JP2014127701A - Wiring board and method of manufacturing the same - Google Patents
Wiring board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2014127701A JP2014127701A JP2012285992A JP2012285992A JP2014127701A JP 2014127701 A JP2014127701 A JP 2014127701A JP 2012285992 A JP2012285992 A JP 2012285992A JP 2012285992 A JP2012285992 A JP 2012285992A JP 2014127701 A JP2014127701 A JP 2014127701A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wiring board
- layer
- hole
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 229920005989 resin Polymers 0.000 claims abstract description 367
- 239000011347 resin Substances 0.000 claims abstract description 367
- 239000010410 layer Substances 0.000 claims abstract description 363
- 239000004020 conductor Substances 0.000 claims abstract description 209
- 239000011521 glass Substances 0.000 claims abstract description 167
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 239000012792 core layer Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 57
- 239000012784 inorganic fiber Substances 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 239000011888 foil Substances 0.000 description 28
- 239000002184 metal Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000011256 inorganic filler Substances 0.000 description 24
- 229910003475 inorganic filler Inorganic materials 0.000 description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 22
- 239000000463 material Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 238000007772 electroless plating Methods 0.000 description 18
- 238000007747 plating Methods 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 239000003822 epoxy resin Substances 0.000 description 13
- 229920000647 polyepoxide Polymers 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000004744 fabric Substances 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- OMIHGPLIXGGMJB-UHFFFAOYSA-N 7-oxabicyclo[4.1.0]hepta-1,3,5-triene Chemical compound C1=CC=C2OC2=C1 OMIHGPLIXGGMJB-UHFFFAOYSA-N 0.000 description 2
- 239000005995 Aluminium silicate Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 235000012211 aluminium silicate Nutrition 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229920006231 aramid fiber Polymers 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000378 calcium silicate Substances 0.000 description 2
- 229910052918 calcium silicate Inorganic materials 0.000 description 2
- OYACROKNLOSFPA-UHFFFAOYSA-N calcium;dioxido(oxo)silane Chemical compound [Ca+2].[O-][Si]([O-])=O OYACROKNLOSFPA-UHFFFAOYSA-N 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical compound O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 description 2
- 239000010445 mica Substances 0.000 description 2
- 229910052618 mica group Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000454 talc Substances 0.000 description 2
- 229910052623 talc Inorganic materials 0.000 description 2
- BVKSYBQAXBWINI-LQDRYOBXSA-N (2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-6-amino-2-[[(2s)-2-amino-5-(diaminomethylideneamino)pentanoyl]amino]hexanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]-3-hydroxypropanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]propanoy Chemical compound OC(=O)CC[C@@H](C(O)=O)NC(=O)[C@H](C)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CO)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CCCCN)NC(=O)[C@@H](N)CCCN=C(N)N BVKSYBQAXBWINI-LQDRYOBXSA-N 0.000 description 1
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PEVJCYPAFCUXEZ-UHFFFAOYSA-J dicopper;phosphonato phosphate Chemical compound [Cu+2].[Cu+2].[O-]P([O-])(=O)OP([O-])([O-])=O PEVJCYPAFCUXEZ-UHFFFAOYSA-J 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、配線板及びその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof.
特許文献1には、樹脂からなるコア基板を有する配線板が開示されている。
配線板が反ると、電気的信頼性が低下し易くなる。また、配線板の電気的信頼性が低下することは、配線板の歩留まり低下にもつながり得る。 When the wiring board is warped, the electrical reliability tends to be lowered. In addition, a reduction in the electrical reliability of the wiring board can lead to a reduction in the yield of the wiring board.
そこで、特許文献1に記載の配線板では、無機繊維基材に樹脂を含浸させたり、樹脂に無機フィラーを含ませたりして、コア基板の熱膨張率(CTE)を低下させることで、配線板の反りを抑制している。しかしながら、配線板が薄くなると、配線板の反りが生じ易くなるため、配線板をより反りにくい構造にすることが求められる。
Therefore, in the wiring board described in
本発明は、こうした実情に鑑みてなされたものであり、配線板の反りを抑制することを目的とする。また、本発明は、配線板の薄型化を図ることを他の目的とする。また、本発明は、配線板の歩留まり向上を他の目的とする。 This invention is made | formed in view of such a situation, and it aims at suppressing the curvature of a wiring board. Another object of the present invention is to reduce the thickness of the wiring board. Another object of the present invention is to improve the yield of wiring boards.
本発明に係る配線板は、
第1面と該第1面の反対側の第2面とを有し、貫通孔が形成されたコア基板と、
前記コア基板の前記第1面上に形成されている第1導体パターンと、
前記コア基板の前記第2面上に形成されている第2導体パターンと、
前記コア基板の前記貫通孔内に充填された導体から構成され、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール導体と、
を備える配線板であって、
前記コア基板は、第3面と該第3面の反対側の第4面とを有し、ガラス板を含むコア層と、前記コア層の前記第3面上に設けられ前記第1面を有する第1樹脂層と、前記コア層の前記第4面上に設けられ前記第2面を有する第2樹脂層と、から構成される。
The wiring board according to the present invention is
A core substrate having a first surface and a second surface opposite to the first surface, wherein a through hole is formed;
A first conductor pattern formed on the first surface of the core substrate;
A second conductor pattern formed on the second surface of the core substrate;
A through-hole conductor composed of a conductor filled in the through hole of the core substrate, connecting the first conductor pattern and the second conductor pattern;
A wiring board comprising:
The core substrate has a third surface and a fourth surface opposite to the third surface, the core layer including a glass plate, and the first surface provided on the third surface of the core layer. And a second resin layer provided on the fourth surface of the core layer and having the second surface.
本発明に係る配線板の製造方法は、
第1面と該第1面の反対側の第2面とを有し、貫通孔が形成されたコア基板を有する配線板の製造方法であって、
第3面と該第3面の反対側の第4面とを有し、ガラス板を含むコア層と、前記コア層の前記第3面上に設けられ前記第1面を有する第1樹脂層と、前記コア層の前記第4面上に設けられ前記第2面を有する第2樹脂層と、から構成されるコア基板を準備することと、
前記コア基板に貫通孔を形成することと、
前記コア基板の前記第1面上に、第1導体パターンを形成することと、
前記コア基板の前記第2面上に、第2導体パターンを形成することと、
前記貫通孔内に、導体を充填することにより、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール導体を形成することと、
を含む。
A method for manufacturing a wiring board according to the present invention includes:
A method of manufacturing a wiring board having a core substrate having a first surface and a second surface opposite to the first surface and having a through hole formed thereon,
A core layer having a third surface and a fourth surface opposite to the third surface, including a glass plate, and a first resin layer provided on the third surface of the core layer and having the first surface And preparing a core substrate composed of a second resin layer provided on the fourth surface of the core layer and having the second surface;
Forming a through hole in the core substrate;
Forming a first conductor pattern on the first surface of the core substrate;
Forming a second conductor pattern on the second surface of the core substrate;
Forming a through-hole conductor connecting the first conductor pattern and the second conductor pattern by filling the through-hole with a conductor; and
including.
本発明に係る配線板の製造方法は、
第1面と該第1面の反対側の第2面とを有するガラス板を準備することと、
第3面と該第3面の反対側の第4面とを有し、第1貫通孔が形成された樹脂板を準備することと、
前記樹脂板の前記第1貫通孔内に、前記ガラス板を配置することと、
前記ガラス板の前記第1面上と前記樹脂板の前記第3面上とにわたって、第1樹脂層を形成することと、
前記ガラス板の前記第2面上と前記樹脂板の前記第4面上とにわたって、第2樹脂層を形成することと、
前記ガラス板、前記第1樹脂層、及び前記第2樹脂層を貫通する第2貫通孔を形成することと、
前記第1樹脂層上に、第1導体パターンを形成することと、
前記第2樹脂層上に、第2導体パターンを形成することと、
前記第2貫通孔内に、導体を充填することにより、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール導体を形成することと、
を含む。
A method for manufacturing a wiring board according to the present invention includes:
Providing a glass plate having a first surface and a second surface opposite the first surface;
Providing a resin plate having a third surface and a fourth surface opposite to the third surface, the first through hole being formed;
Disposing the glass plate in the first through hole of the resin plate;
Forming a first resin layer over the first surface of the glass plate and the third surface of the resin plate;
Forming a second resin layer over the second surface of the glass plate and the fourth surface of the resin plate;
Forming a second through hole penetrating the glass plate, the first resin layer, and the second resin layer;
Forming a first conductor pattern on the first resin layer;
Forming a second conductor pattern on the second resin layer;
Forming a through-hole conductor connecting the first conductor pattern and the second conductor pattern by filling the second through hole with a conductor;
including.
本発明によれば、配線板の耐衝撃性を高く維持しながら、配線板の反りを抑制することが可能になる。また、本発明によれば、上記効果に加えて又は上記効果に代えて、配線板の薄型化を図ることが可能になるという効果が奏される場合がある。また、本発明によれば、上記効果に加えて又は上記効果に代えて、配線板の歩留まりを向上させることが可能になるという効果が奏される場合がある。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to suppress the curvature of a wiring board, maintaining the impact resistance of a wiring board highly. Further, according to the present invention, in addition to the above effect or instead of the above effect, there may be an effect that the wiring board can be thinned. Further, according to the present invention, in addition to the above effect or instead of the above effect, there may be an effect that the yield of the wiring board can be improved.
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向に相当する配線板の積層方向(又は配線板の厚み方向)を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(又は各層の側方)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。積層方向において、コアに近い側を下層、コアから遠い側を上層という。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the figure, arrows Z1 and Z2 indicate the stacking direction of the wiring boards (or the thickness direction of the wiring boards) corresponding to the normal direction of the main surface (front and back surfaces) of the wiring boards. On the other hand, arrows X1 and X2 and Y1 and Y2 respectively indicate directions orthogonal to the stacking direction (or sides of each layer). The main surface of the wiring board is an XY plane. The side surface of the wiring board is an XZ plane or a YZ plane. In the stacking direction, the side closer to the core is called the lower layer, and the side far from the core is called the upper layer.
導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線(グランドも含む)、パッド、又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。 The conductor layer is a layer composed of one or more conductor patterns. The conductor layer may include a conductor pattern that constitutes an electric circuit, for example, a wiring (including a ground), a pad, a land, or the like, or a planar conductor pattern that does not constitute an electric circuit.
開口部は、部分的に材料を取り除いて出来る空間を意味し、開口部には、孔や溝のほか、切欠や切れ目等も含まれる。 The opening means a space formed by partially removing material, and the opening includes notches and cuts in addition to holes and grooves.
(実施形態1)
本実施形態に係る配線板10は、例えば図1に示すような多層プリント配線板(両面リジッド配線板)である。配線板10は、基板100と、絶縁層101、102、103、104と、導体層100a、100b、110、120、130、140と、スルーホール導体100dと、ビア導体101b、102b、103b、104bと、ソルダーレジスト層11、12と、を有する。配線板10には、配線板10全体を貫通するスルーホール10aが形成されている。本実施形態の配線板10は、例えば矩形板状のリジッド配線板である。ただしこれに限られず、配線板10は、矩形板状以外の形状を有していてもよいし、フレキシブル配線板であってもよい。配線板10は、例えば電子機器の回路を含む。配線板10の表面又は内部に電子部品が実装されてもよい。以下、基板100の表裏面(2つの主面)の一方(Z1側)を面F11、他方(Z2側)を面F12という。
(Embodiment 1)
The
基板100は、配線板10のコア基板に相当する。基板100の面F11上には導体層100aが形成され、基板100の面F12上には導体層100bが形成される。導体層100a及び100bは、基板100に形成された孔内の導体(スルーホール導体100d)によって相互に電気的に接続される。本実施形態の配線板10では、基板100と、スルーホール導体100dと、導体層100a及び100bとが、コア部に相当する。
The
本実施形態に係る配線板10では、基板100の面F11上及び導体層100a上に、絶縁層101、103(それぞれ層間絶縁層)と導体層110、130とが交互に形成される。また、基板100の面F12上及び導体層100b上に、絶縁層102、104(それぞれ層間絶縁層)と導体層120、140とが交互に形成される。各導体層は、層間絶縁層に形成された孔内の導体(例えばビア導体101b、102b、103b、104b)によって相互に電気的に接続される。
In the
コア部上に積層される導体層、層間絶縁層、及びビア導体は、ビルドアップ部に相当する。以下、最も下層に位置するビルドアップ部を、下層ビルドアップ部といい、下層ビルドアップ部よりも上層のビルドアップ部を、上層ビルドアップ部という。本実施形態では、下層ビルドアップ部が、絶縁層101、102と、導体層110、120と、ビア導体101b、102bと、から構成される。また、上層ビルドアップ部が、絶縁層103、104と、導体層130、140と、ビア導体103b、104bと、から構成される。
The conductor layer, the interlayer insulating layer, and the via conductor laminated on the core part correspond to the build-up part. Hereinafter, the buildup part located in the lowest layer is referred to as a lower layer buildup part, and the buildup part higher than the lower layer buildup part is referred to as an upper layer buildup part. In the present embodiment, the lower layer build-up portion includes insulating
最外の絶縁層103上及び導体層130上には、ソルダーレジスト層11が設けられ、最外の絶縁層104上及び導体層140上には、ソルダーレジスト層12が設けられる。ソルダーレジスト層11、12にはそれぞれ開口部11a、12aが形成され、開口部11a、12aでそれぞれ露出する導体層130、140がパッドP1、P2(外部接続端子)となる。配線板10の片面又は両面に他の配線板又は電子部品等が実装されることで、配線板10は、例えば携帯機器(携帯電話等)の回路基板として使用することができる。本実施形態の配線板10は、例えば片面に電子部品(ICチップ等)が実装され、反対側の面にマザーボートに実装するためのバンプが形成されるパッケージ基板(PKG基板)である。また、配線板10に、PoP(Package on Package)技術を適用してもよい。
The solder resist
配線板10を構成する各導体(導体層、ビア導体など)は、例えば銅からなる。各ビア導体はそれぞれ、例えばフィルド導体からなる。ただしこれに限られず、各ビア導体は、例えばコンフォーマル導体からなってもよい。配線板10を構成する各絶縁層(基板100を除く)は、例えばガラスクロス、アラミド繊維の不織布、又は紙等の基材に、エポキシ樹脂、ポリイミド樹脂、又はフェノール系樹脂等を含浸させたものからなる。また、配線板10を構成する各絶縁層(基板100を除く)は、例えば無機フィラーを含む。ただし、配線板10を構成する導体及び絶縁層の材料は任意である。例えば各絶縁層(基板100を除く)は、基材(ガラスクロス等)なしで樹脂のみから構成されてもよいし、無機フィラーを含んでいなくてもよい。
Each conductor (conductor layer, via conductor, etc.) constituting the
ソルダーレジスト層11及び12の各々は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化型の樹脂等からなる。
Each of the solder resist
配線板10の厚さは、例えば400μmである。各導体層(導体層100a、100bを除く)の厚さはそれぞれ、例えば15μmである。各絶縁層(基板100を除く)の厚さはそれぞれ、例えば40μmである。ソルダーレジスト層11、12の厚さはそれぞれ、例えば13〜35μmの範囲にある。
The thickness of the
以下、図2及び図3を参照して、本実施形態に係る配線板10のコア部について詳述する。
Hereinafter, with reference to FIG.2 and FIG.3, the core part of the
図2は、図1に示される配線板10のスルーホール導体100d及びその周辺を拡大して示す平面図である。図2には、基板100の面F11上の導体層100aが示されている。
FIG. 2 is an enlarged plan view showing the through-
図2に示すように、本実施形態では、導体層100aが、円板状のランドP11と、ランドP11につながるライン状の配線P12と、を含む。
As shown in FIG. 2, in this embodiment, the
図3は、図1に示される配線板10におけるスルーホール導体100d及びその周辺を拡大して示す断面図である。
FIG. 3 is an enlarged cross-sectional view showing the through-
本実施形態に係る配線板10のコア部は、図3に示すように、基板100と、スルーホール導体100dと、導体層100a及び100bと、から構成される。導体層100bは、スルーホール導体100dのランドP21と、ランドP21につながるライン状の配線P22と、を有する。導体層100bに含まれるランドP21、配線P22はそれぞれ、例えばランドP11、配線P12(図2参照)と同様の形態を有する。
As shown in FIG. 3, the core portion of the
基板100は、図3に示すように、ガラス層1010(コア層)と、樹脂層1011と、樹脂層1012と、から構成される。本実施形態では、ガラス層1010の表裏面(2つの主面)の一方(Z1側)を面F1、他方(Z2側)を面F2という。樹脂層1011は、ガラス層1010の面F1上に形成され、樹脂層1012は、ガラス層1010の面F2上に形成される。本実施形態では、樹脂層1011の上面が、基板100の面F11に相当し、樹脂層1012の上面が、基板100の面F12に相当する。
As illustrated in FIG. 3, the
本実施形態の配線板10では、ガラス層1010が、コア層に相当し、ガラス板のみからなる。本実施形態では、コア層が1枚のガラス板のみからなるため、コア層の主面(X−Y平面)には、ガラス領域しか存在しない。本実施形態では、ガラス層1010の全体が、単一のガラス材料、例えば石英ガラスからなる。ただしこれに限られず、ガラス層1010の材料は、ガラスであれば任意であり、例えばガラス層1010は、多成分系ガラス又はソーダガラス等からなってもよい。また、ガラス層1010の全体が、複数のガラス板を貼り合わせた構造(例えば2層構造)からなってもよい。ガラス層1010(ガラス基板)にはスルーホール導体形成予定の貫通孔を設けてもよい。
In the
樹脂層1011及び1012の各々は、例えば無機繊維は含まず無機フィラーを含むエポキシ樹脂から構成される。エポキシ樹脂は、熱硬化性を有する。樹脂層1011及び1012の各々を構成する樹脂は、例えばポリイミド樹脂、BT樹脂、アリル化フェニレンエーテル樹脂(A−PPE樹脂)、アラミド樹脂、液晶ポリマー(LCP)、PEEK樹脂、又はPTFE樹脂(フッ素樹脂)であってもよい。無機フィラーとしては、例えばシリカ系フィラー(溶解石英、等方性シリカ、シリカ、タルク、雲母、カオリン、又はケイ酸カルシウム等)を用いることができる。ただしこれに限られず、樹脂層1011及び1012の各々は、無機繊維に樹脂を含浸させたものであってもよい。
Each of the
本実施形態では、樹脂層1011とガラス層1010と樹脂層1012とから構成される基板100の熱膨張率が、1〜10ppm/Kの範囲にある。好適に配線板10の反りを抑制するためには、基板100の熱膨張率が、1〜5ppm/Kの範囲にあることが好ましいと考えられる。
In the present embodiment, the coefficient of thermal expansion of the
基板100にはスルーホール100cが形成され、スルーホール100c内に導体(例えば銅めっき)が充填されることにより、スルーホール導体100d(例えばフィルド導体)が形成される。スルーホール導体100dの形状は、例えば砂時計状(鼓状)である。具体的には、スルーホール導体100dは、括れ部100eと、第1端部100fと、第2端部100gと、から構成される。括れ部100eの形状は、例えば円柱状であり、第1端部100fの形状は、例えば面F11から括れ部100eに向かって縮径されるようにテーパしたテーパ円柱(円錐台)であり、第2端部100gの形状は、例えば面F12から括れ部100eに向かって縮径されるようにテーパしたテーパ円柱(円錐台)である。
A through
導体層100aは、基板100の面F11上に、金属箔2001(例えば銅箔)と、例えば銅の無電解めっき膜2003と、例えば銅の電解めっき2004とが、この順で積層されて構成される。導体層100bは、基板100の面F12上に、金属箔2002(例えば銅箔)と、例えば銅の無電解めっき膜2003と、例えば銅の電解めっき2004とが、この順で積層されて構成される。本実施形態では、金属箔2001が、導体層100aの最下層に位置し、金属箔2002が、導体層100bの最下層に位置する。金属箔2001は樹脂層1011に接し、金属箔2002は樹脂層1012に接する。
The
スルーホール導体100dは、スルーホール100cの壁面上に、例えば銅の無電解めっき膜2003と、例えば銅の電解めっき2004とが、この順で積層されて構成される。スルーホール導体100dは、めっきにより、基板100(絶縁層)の両面の導体層100a及び100bと一緒に形成される。このため、スルーホール導体100dと基板100の両側の導体層100a及び100bとは、少なくとも一部で連続している。具体的には、図3に示すように、スルーホール導体100d及びその両端の導体層100a、100bにわたって、無電解めっき膜2003及び電解めっき2004が形成され、無電解めっき膜2003及び電解めっき2004の各々は、継ぎ目なしで連続して(一体的に)形成される。
The through-
図3において、ガラス層1010の厚さD10は、例えば40〜100μmの範囲にあり、樹脂層1011の厚さD11は、例えば5〜30μmの範囲にあり、樹脂層1012の厚さD12は、例えば5〜30μmの範囲にある。
In FIG. 3, the thickness D10 of the
導体層100a及び100bの厚さはそれぞれ、例えば15〜20μmの範囲にある。金属箔2001及び2002の厚さはそれぞれ、例えば10〜15μmの範囲にある。導体層100aを構成する無電解めっき膜2003の厚さと導体層100bを構成する無電解めっき膜2003の厚さとはそれぞれ、例えば1μmである。本実施形態では、導体層100a(金属箔2001、無電解めっき膜2003、電解めっき2004)と導体層100b(金属箔2002、無電解めっき膜2003、電解めっき2004)とが、互いに同じ厚さを有する。しかしこれに限られず、導体層100aと導体層100bとが、互いに異なる厚さを有していてもよい。
Each of the conductor layers 100a and 100b has a thickness in the range of, for example, 15 to 20 μm. Each of the metal foils 2001 and 2002 has a thickness in the range of, for example, 10 to 15 μm. The thickness of the
図2及び図3において、スルーホール100c両端の開口の直径D101はそれぞれ、例えば80μmである。スルーホール100cの括れ部100eの直径D102は、例えば50μmである。
2 and 3, the diameters D101 of the openings at both ends of the through
本実施形態の配線板10は、面F11とその反対側の面F12とを有し、スルーホール100c(貫通孔)が形成された基板100(コア基板)と、基板100の面F11上に形成されている導体層100a(第1導体パターンを含む)と、基板100の面F12上に形成されている導体層100b(第2導体パターンを含む)と、基板100のスルーホール100c内に充填された導体から構成され、導体層100aに含まれる第1導体パターンと導体層100bに含まれる第2導体パターンとを接続するスルーホール導体100dと、を備える。そして、基板100は、面F1とその反対側の面F2とを有し、ガラス板を含むガラス層1010(コア層)と、ガラス層1010の面F1上に設けられ面F11を有する樹脂層1011(第1樹脂層)と、ガラス層1010の面F2上に設けられ面F12を有する樹脂層1012(第2樹脂層)と、から構成される。
The
本実施形態の配線板10では、ガラス板(ガラス層1010)により基板100(コア基板)の熱膨張率(CTE)を低下させて、配線板10の反りを抑制し易くなる。その結果、配線板10を薄くし易くなる。また、配線板10の歩留まりを向上させることが可能になる。また、ガラス層1010(ガラス基板)に予めスルーホール導体形成予定の貫通孔(後述の図25参照)を設ける場合には、その貫通孔に、樹脂層1011及び1012(第1及び第2樹脂層)の樹脂を充填し、その樹脂が充填された貫通孔にスルーホール導体100dを形成することが可能になる。そして、こうした構成では、貫通孔により応力が緩和され、スルーホール導体100dの剥離等を抑制し易くなる。また、ガラス層1010に予めスルーホール導体形成予定の貫通孔を設けることで、ガラス層1010と樹脂層1011、1012(第1樹脂層、第2樹脂層)との密着性が高くなる。
In the
本実施形態では、スルーホール導体100dが、面F11から遠ざかるにつれて直径が小さくなる第1端部100fと、面F12から遠ざかるにつれて直径が小さくなる第2端部100gと、を有する。そして、スルーホール導体100dのうち、円柱状の括れ部100eは、直径が一定である。こうした構造では、括れ部100eの全体に略均一に応力が加わり、括れ部100eの一部に応力が集中することは起こりにくい。その結果、強度に関して高い信頼性が得られ易くなる。
In the present embodiment, the through-
本実施形態では、ガラス層1010(コア層)の厚さD10が、基板100の厚さ(樹脂層1011の厚さD11とガラス層1010の厚さD10と樹脂層1012の厚さD12との合計)の25〜80%の範囲にある。基板100におけるガラス層1010(コア層)の割合が大きくなれば、基板100の熱膨張率が小さくなり、配線板10の反りが抑制されると考えられる。ただし、基板100におけるガラス層1010(コア層)の割合が大きくなり過ぎると、基板100は衝撃に対して弱くなり、強度に関する信頼性の低下が懸念されるようになる。この点、本実施形態では、基板100におけるガラス層1010(コア層)の割合が上記範囲にあることで、強度に関して高い信頼性を維持しつつ、配線板10の反りを抑制することが可能になる。
In this embodiment, the thickness D10 of the glass layer 1010 (core layer) is the sum of the thickness of the substrate 100 (the thickness D11 of the
本実施形態では、基板100が、ガラス層1010のみから構成されるのではなく、基板100において、ガラス層1010の両面には、樹脂層1011又は1012が設けられている。これにより、導体層100a及び100bが樹脂層1011又は1012上に形成されるようになり、ガラス層1010上に直接的に導体層100a、100bが形成される場合よりも、基板100と導体層100a、100bとの接着強度が高くなると考えられる。
In the present embodiment, the
以下、本実施形態に係る配線板10(特に、そのコア部)の製造方法について説明する。 Hereinafter, the manufacturing method of the wiring board 10 (especially the core part) which concerns on this embodiment is demonstrated.
まず、図4に示すように、基板100を準備する。具体的には、例えばガラス層1010(例えば石英ガラス)を準備し、ガラス層1010の面F1上に、半硬化状態(Bステージ)の樹脂層1011を塗布し、ガラス層1010の面F2上に、半硬化状態(Bステージ)の樹脂層1012を塗布する。樹脂層1011及び1012はそれぞれ、ガラスクロス(無機繊維)に未硬化のエポキシ樹脂を含浸させてなる。なお、含浸前の樹脂に無機フィラーを含ませてもよい。ガラス層1010と樹脂層1011、1012との間に接着層(接着剤)を設けてもよい。
First, as shown in FIG. 4, a
樹脂層1011及び1012の材料としては、例えばABF(Ajinomoto Build-up Film:味の素ファインテクノ株式会社製)を用いることができる。ABFは、絶縁材料を2枚の保護シートで挟んだフィルムである。ただしこれに限られず、ABFに代えて、プリプレグを用いてもよい。
As a material for the
その後、例えば熱処理により樹脂層1011及び1012を乾燥させる。これにより、樹脂が硬化して、完全に硬化した状態(Cステージ)の樹脂層1011及び1012が形成される。
Thereafter, the
続けて、図5に示すように、樹脂層1011の上面(面F11)に、金属箔2001(例えば銅箔)を貼り付け、樹脂層1012の上面(面F12)に、金属箔2002(例えば銅箔)を貼り付ける。金属箔2001、2002は、樹脂層1011、1012を完全に硬化させてから貼り付けてもよいし、樹脂層1011、1012が半硬化の状態のときに貼り付けて密着性を高めてもよい。金属箔2001又は2002と樹脂層1011又は1012との間に接着層(接着剤)を設けてもよい。
Subsequently, as shown in FIG. 5, a metal foil 2001 (for example, copper foil) is pasted on the upper surface (surface F11) of the
続けて、例えばCO2レーザを用いて、スルーホール100c(図3)を形成する。レーザ強度(光量)の調整は、例えばパルス制御で行う。具体的には、例えばレーザ強度を変更する場合には、1ショット(1回の照射)あたりのレーザ強度は変えずに、ショット数(照射回数)を変更するようにする。すなわち、1ショットでは所望のレーザ強度が得られない場合には、同じ照射位置に、再度レーザ光を照射する。こうした制御方法によれば、照射条件を変える時間を省略できるため、スループットが向上すると考えられる。ただしこれに限られず、レーザ強度の調整方法は任意である。例えば照射位置ごとに照射条件を決め、照射回数を一定(例えば1つの照射位置につき1ショット)にしてもよい。また、同じ照射位置に複数回のレーザ照射を行う場合において、ショットごとにレーザ強度を変えてもよい。
Subsequently, a through
本実施形態では、3ショットのレーザ照射によりスルーホール100c(図3)を形成する。具体的には、まず、図6に示すように、金属箔2001にレーザを1ショットする。これにより、孔100h(第1開口部)が形成される。孔100hは、例えば金属箔2001を貫通し、基板100の表面(面F11)に凹部を形成する。本実施形態では、孔100hが、樹脂層1011を貫通し、ガラス層1010の略真ん中(厚さの半分程度の深さ)又はそれよりも深い位置に到達する。
In this embodiment, the through
続けて、図7に示すように、金属箔2002にレーザを1ショットする。これにより、孔100i(第2開口部)が形成される。孔100iは孔100hと連通する。その結果、孔100h及び孔100iにより、基板100を貫通する孔が形成される。孔100hと孔100iとは、X−Y平面において略同じ位置に形成される。
Subsequently, as shown in FIG. 7, one shot of laser is performed on the
続けて、図8に示すように、孔100iに、さらにレーザを1ショットする。これにより、孔100hと孔100iとの間に孔100hと孔100iとをつなぐ円柱状の開口部(第3開口部)が形成され、この開口部と孔100hと孔100iとによって、スルーホール100cが構成される。面F11から面F12に向かってテーパする孔100hと面F12から面F11に向かってテーパする孔100iとの形成位置がずれることにより孔100hと孔100iとが連通しなかったり、孔100hと孔100iとの連通部におけるスルーホール100cの直径が小さかったりする場合でも、上記のように3ショット目のレーザ照射を行うことで、基板100を貫通し、十分大きな直径を有するスルーホール100cを形成し易くなる。
Subsequently, as shown in FIG. 8, one more shot of laser is shot into the
スルーホール100cの形状は、例えば前述の砂時計状(鼓状)である。なお、このレーザ照射は、孔100hに行ってもよい。また、孔100hを形成するためのレーザ照射と孔100iを形成するためのレーザ照射とは、同時に行っても、片面ずつ行ってもよい。また、レーザ光の吸収効率を高めるため、レーザ照射に先立って金属箔2001、2002の表面を黒化処理してもよい。また、必要に応じて、スルーホール100cを形成した後、スルーホール100cについてデスミアを行うことが好ましい。また、レーザ照射の回数は、3ショットに限られず任意である。スルーホール100cの形成は、ドリル又はエッチングなど、レーザ以外の方法で行ってもよい。ただし、レーザ加工であれば、微細な加工をし易い。
The shape of the through
続けて、図9に示すように、例えばめっきにより、金属箔2001、2002上及びスルーホール100c内に、例えば銅の無電解めっき膜2003を形成する。めっき方法は、例えば化学めっき法であり、めっき液としては、例えば還元剤等が添加された硫酸銅溶液を用いることができる。
Subsequently, as shown in FIG. 9, for example, an
続けて、図10に示すように、基板100の両面(無電解めっき膜2003上)に、所定の位置に開口部(例えば貫通孔)を有するめっきレジスト2005、2006を形成する。めっきレジスト2005、2006の開口部では、無電解めっき膜2003が露出する。めっきレジスト2005、2006の開口部はそれぞれ、導体層100a、100b(図3)に対応して配置されている。
Subsequently, as shown in FIG. 10, plating resists 2005 and 2006 having openings (for example, through holes) at predetermined positions are formed on both surfaces (on the electroless plating film 2003) of the
続けて、図11に示すように、例えばめっきにより、めっきレジスト2005、2006の開口部に、例えば銅の電解めっき2004を形成する。これにより、スルーホール100c内における無電解めっき膜2003よりも内側に電解めっき2004が充填され、スルーホール導体100dが形成される。また、樹脂層1011上及び樹脂層1012上にはそれぞれ、金属箔、無電解めっき膜、及び電解めっきからなる導体層が形成される。めっき液としては、例えば硫酸銅溶液、ピロリン酸銅溶液、青(シアン)化銅溶液、又はホウフッ化銅溶液などを用いることができる。電解めっきのためのシード層は無電解めっき膜に限られず、無電解めっき膜に代えて、スパッタ膜等をシード層として用いてもよい。
Subsequently, as shown in FIG. 11, for example,
続けて、例えば所定の剥離液により、めっきレジスト2005、2006を除去し、さらに続けて、不要な無電解めっき膜2003及び金属箔2001、2002を除去する。これにより、導体層100a及び100b(図3参照)が形成される。その結果、本実施形態に係る配線板10のコア部が完成する。
Subsequently, for example, the plating resists 2005 and 2006 are removed with a predetermined stripping solution, and further, the unnecessary
続けて、配線板10のコア部の両面に、ビルドアップ部を形成する。ビルドアップ部は、例えばめっき法及び樹脂付き銅箔を用いたプロセスなど、積層配線基板の一般的な製造方法により製造することができる。各導体層は、例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ(SAP)法、サブトラクティブ法、転写法、及びテンティング法のいずれか1つ、又はこれらの2以上を任意に組み合わせた方法で、形成することができる。各絶縁層は、例えばプリプレグ又はABFを用いて形成することができる。
Subsequently, build-up portions are formed on both surfaces of the core portion of the
これにより、本実施形態に係る配線板10(図1)が完成する。本実施形態の製造方法は、配線板10の製造に適している。こうした製造方法であれば、低コストで、良好な配線板10が得られる。
Thereby, the wiring board 10 (FIG. 1) according to the present embodiment is completed. The manufacturing method of this embodiment is suitable for manufacturing the
(実施形態2)
本発明の実施形態2について、上記実施形態1との相違点を中心に説明する。なおここでは、上記図1等に示した要素と同一の要素には各々同一の符号を付し、既に説明した共通の部分については、その説明を省略又は簡略化する。
(Embodiment 2)
The second embodiment of the present invention will be described focusing on the differences from the first embodiment. Here, the same elements as those shown in FIG. 1 and the like are denoted by the same reference numerals, and the description of common parts already described is omitted or simplified.
本実施形態(実施形態2)の配線板は、図12及び図13に示すように、実施形態1の配線板10とは、基板100(コア基板)の構成が異なる。詳しくは、本実施形態の配線板では、基板100(コア基板)が、コア層200と、樹脂層1011と、樹脂層1012と、から構成される。このうち、コア層200は、キャビティR100(例えば貫通孔)が形成された樹脂板1010aと、キャビティR100に配置されたガラス板1010b(ガラスブロック)と、から構成される。コア層200において樹脂板1010aとガラス板1010bとの隙間には、樹脂層1011から流出した樹脂1010cが充填される(図20参照)。ただしこれに限られず、樹脂1010cは、別途用意されて上記隙間に充填されてもよい。樹脂1010cは、周囲の絶縁体(樹脂板1010a、樹脂層1011、1012)と同じ材料(ひいては、同じ熱膨張率)であることが好ましい。
As shown in FIGS. 12 and 13, the wiring board of the present embodiment (Embodiment 2) is different from the
本実施形態では、樹脂板1010aの厚さとガラス板1010bの厚さとが、互いに略同一になっている。また、本実施形態では、キャビティR100の厚さとガラス板1010bの厚さとが、互いに略同一になっている。以下、樹脂板1010aとガラス板1010bとの共通の厚さを、コア層200の厚さD10という。ただしこれに限られず、樹脂板1010aの厚さとガラス板1010bの厚さとは、互いに異なっていてもよい。
In the present embodiment, the thickness of the
本実施形態の配線板は、配線板のサイズよりも小さいサイズのガラス板1010bを内蔵する。詳しくは、本実施形態の配線板では、コア層200が、樹脂板1010a、ガラス板1010b、及び樹脂1010cから構成される。このため、図12に示されるように、コア層200の主面(X−Y平面)には、ガラス領域(ガラス板1010b)と、樹脂領域(樹脂板1010a及び樹脂1010c)と、が存在する。なお、キャビティR100及びそこに配置されるガラス板1010bの数はそれぞれ任意である。コア層200の一箇所にキャビティR100が設けられてもよいし、コア層200の複数の箇所にキャビティR100が設けられてもよい。1つのキャビティR100に、複数のガラス板が配置されてもよい。1つのキャビティR100における複数のガラス板は、Z方向に重ねて配置されてもよいし、X方向又はY方向に並べて配置されてもよい。
The wiring board of this embodiment incorporates a
本実施形態では、ガラス板1010bの表裏面(2つの主面)の一方(Z1側)を面F13、他方(Z2側)を面F14という。また、樹脂板1010aの表裏面(2つの主面)の一方(Z1側)を面F15、他方(Z2側)を面F16という。樹脂層1011は、ガラス板1010bの面F13上及び樹脂板1010aの面F15上に形成され、樹脂層1012は、ガラス板1010bの面F14上及び樹脂板1010aの面F16上に形成される。樹脂層1011及び樹脂層1012はそれぞれ、樹脂板1010a上とガラス板1010b上との両方にまたがって形成される。本実施形態では、樹脂層1011の上面が、基板100の面F11に相当し、樹脂層1012の上面が、基板100の面F12に相当する。
In the present embodiment, one (Z1 side) of the front and back surfaces (two main surfaces) of the
樹脂板1010aは、例えば無機繊維に樹脂を含浸させてなる。本実施形態では、樹脂板1010aが、ガラスクロスにエポキシ樹脂を含浸させてなる。エポキシ樹脂は、熱硬化性を有する。ただしこれに限られず、樹脂板1010aは、例えばアラミド繊維の不織布等の無機繊維に、ポリイミド樹脂、又はフェノール系樹脂等を含浸させてなるものであってもよい。樹脂板1010aは、無機フィラーを含んでいてもよいし、無機フィラーを含んでいなくてもよい。
The
本実施形態では、ガラス板1010bの全体が、単一のガラス材料、例えば石英ガラスからなる。ただしこれに限られず、ガラス板1010bの材料は、ガラスであれば任意であり、例えばガラス板1010bは、多成分系ガラス又はソーダガラス等からなってもよい。また、ガラス板1010bに代えて、複数のガラス板を貼り合わせた構造(例えば2層構造)を用いてもよい。
In the present embodiment, the
樹脂層1011及び1012の各々は、無機繊維は含まず無機フィラーを含むエポキシ樹脂から構成される。エポキシ樹脂は、熱硬化性を有する。樹脂層1011及び1012の各々を構成する樹脂は、例えばポリイミド樹脂、BT樹脂、アリル化フェニレンエーテル樹脂(A−PPE樹脂)、アラミド樹脂、液晶ポリマー(LCP)、PEEK樹脂、又はPTFE樹脂(フッ素樹脂)であってもよい。無機フィラーとしては、例えばシリカ系フィラー(溶解石英、等方性シリカ、シリカ、タルク、雲母、カオリン、又はケイ酸カルシウム等)を用いることができる。ただしこれに限られず、樹脂層1011及び1012の各々は、無機繊維に樹脂を含浸させたものであってもよい。
Each of the
本実施形態では、基板100の熱膨張率が、1〜10ppm/Kの範囲にある。好適に配線板の反りを抑制するためには、基板100の熱膨張率が、1〜5ppm/Kの範囲にあることが好ましいと考えられる。
In the present embodiment, the coefficient of thermal expansion of the
キャビティR100及びガラス板1010bの各々は、例えば約14mm角(約14mm×約14mm)の外形を有する。ただし、本実施形態では、X方向及びY方向の各々について、例えば約80μmのクリアランスが設けられる。すなわち、図12において、キャビティR100のX方向の幅D201は、ガラス板1010bのX方向の幅D203よりも約80μm大きく、且つ、キャビティR100のY方向の幅D202は、ガラス板1010bのY方向の幅D204よりも約80μm大きい。
Each of the cavity R100 and the
図13において、樹脂層1011の厚さD11は、例えば5〜30μmの範囲にあり、コア層200の厚さD10は、例えば40〜100μmの範囲にあり、樹脂層1012の厚さD12は、例えば5〜30μmの範囲にある。
In FIG. 13, the thickness D11 of the
本実施形態に係る配線板の上記構成によれば、配線板の反りを抑制することが可能になる。以下、図14を参照して、このことについてさらに説明する。 According to the configuration of the wiring board according to the present embodiment, it is possible to suppress warping of the wiring board. Hereinafter, this will be further described with reference to FIG.
図14のグラフにおいて、縦軸は、室温における配線板の反り、横軸は、配線板(又はコア基板)の厚さである。図14中、線L1〜L5はそれぞれ、試料A〜Eについてのシミュレーション結果を示している。試料A〜Eの構成は、下記の点以外は、本実施形態の配線板(図12及び図13参照)と同じである。 In the graph of FIG. 14, the vertical axis indicates the warpage of the wiring board at room temperature, and the horizontal axis indicates the thickness of the wiring board (or core substrate). In FIG. 14, lines L1 to L5 indicate simulation results for samples A to E, respectively. The configurations of the samples A to E are the same as those of the wiring board of the present embodiment (see FIGS. 12 and 13) except for the following points.
試料A〜Eはそれぞれ、約10mm角のダイが実装された6層の導体層を有する約14mm角の配線板である。試料A〜Eの各々において、導体層の厚さは8μmであり、層間絶縁層の厚さは12.5μmである。ただし、試料A及び試料Bの各々では、コア部の導体層(コア基板上の導体層)の厚さは12μmであり、ビルドアップ部の導体層の厚さが8μmである。各試料における導体層の各々は、銅からなり、65%の割合で導体(銅)を有する。 Each of the samples A to E is an approximately 14 mm square wiring board having 6 conductor layers on which a 10 mm square die is mounted. In each of Samples A to E, the thickness of the conductor layer is 8 μm, and the thickness of the interlayer insulating layer is 12.5 μm. However, in each of Sample A and Sample B, the thickness of the conductor layer in the core (the conductor layer on the core substrate) is 12 μm, and the thickness of the conductor layer in the build-up portion is 8 μm. Each of the conductor layers in each sample is made of copper and has a conductor (copper) at a ratio of 65%.
試料A(線L1)、試料B(線L2)、及び試料C(線L3)の各々では、コア基板がプリプレグからなり、ガラス板を含まない。ただし、これら試料A、B、Cのコア基板に含まれるガラス繊維では、ガラスそのものの熱膨張率が異なる。 In each of sample A (line L1), sample B (line L2), and sample C (line L3), the core substrate is made of a prepreg and does not include a glass plate. However, the glass fibers contained in the core substrates of these samples A, B, and C have different coefficients of thermal expansion.
試料D(線L4)及び試料E(線L5)の各々では、本実施形態の配線板(図12及び図13参照)と同様、コア基板が、コア層と、コア層の両面に形成された第1樹脂層及び第2樹脂層と、から構成され、コア層が、ガラス板を含む。コア層において、ガラス板は、樹脂板に形成されたキャビティに配置される。試料D(線L4)のコア層は、多成分系ガラスからなるガラス板を含み、試料E(線L5)のコア層は、石英ガラスからなるガラス板を含む。 In each of the sample D (line L4) and the sample E (line L5), the core substrate was formed on both the core layer and the core layer as in the wiring board of the present embodiment (see FIGS. 12 and 13). The first resin layer and the second resin layer are included, and the core layer includes a glass plate. In the core layer, the glass plate is disposed in a cavity formed in the resin plate. The core layer of sample D (line L4) includes a glass plate made of multicomponent glass, and the core layer of sample E (line L5) includes a glass plate made of quartz glass.
図14に示されるように、配線板の反りは、大きい方から、試料A(線L1)、試料B(線L2)、試料C(線L3)、試料D(線L4)、及び試料E(線L5)の順になった。 As shown in FIG. 14, the warping of the wiring board starts from the larger sample A (line L1), sample B (line L2), sample C (line L3), sample D (line L4), and sample E ( The order was line L5).
図14に示されるように、試料D(線L4)及び試料E(線L5)の各々では、試料A(線L1)、試料B(線L2)、及び試料C(線L3)のいずれよりも、配線板の反りが小さかった。このことから、コア基板にガラス板を含ませることで、配線板の反りを抑制することができると推察できる。 As shown in FIG. 14, each of sample D (line L4) and sample E (line L5) is more than any of sample A (line L1), sample B (line L2), and sample C (line L3). The warping of the wiring board was small. From this, it can be inferred that warpage of the wiring board can be suppressed by including a glass plate in the core substrate.
図14に示されるように、試料D(線L4)では、試料E(線L5)よりも、配線板の反りが小さかった。このことから、コア基板に、石英ガラスからなるガラス板を含ませることが、配線板の反りを抑制する上で特に有効であると推察できる。 As shown in FIG. 14, in the sample D (line L4), the warping of the wiring board was smaller than in the sample E (line L5). From this, it can be inferred that including a glass plate made of quartz glass in the core substrate is particularly effective in suppressing warpage of the wiring board.
本実施形態の配線板では、コア層200が、キャビティR100(詳しくは、貫通孔)が形成された樹脂板1010aと、キャビティR100に配置されたガラス板1010bと、から構成される。こうした構成では、ガラス板1010bにより基板100(コア基板)の熱膨張率(CTE)を低下させて、配線板の反りを抑制することが可能になると考えられる。また、ガラス板1010bは、コア層200の全体ではなく、部分的にコア層200に設けられるため、コア層200の全部がガラス板からなる場合に比べて、配線板の強度に関して高い信頼性を維持し易くなる。このため、本実施形態の配線板は、高い剛性を有し、落下衝撃に対する破壊靱性に優れる。その結果、配線板の歩留まりを向上させることが可能になる。また、配線板を薄くし易くなる。また、ガラス板1010bに予めスルーホール導体形成予定の貫通孔(後述の図25参照)を設ける場合には、その貫通孔に、樹脂層1011及び1012(第1及び第2樹脂層)の樹脂を充填し、その樹脂が充填された貫通孔にスルーホール導体100dを形成することが可能になる。そして、こうした構成では、貫通孔により応力が緩和され、スルーホール導体100dの剥離等を抑制し易くなる。また、ガラス板1010bに予めスルーホール導体形成予定の貫通孔を設けることで、ガラス板1010bと樹脂層1011、1012(第1樹脂層、第2樹脂層)との密着性が高くなる。
In the wiring board of the present embodiment, the
本実施形態の配線板(図12及び図13参照)において、コア層200におけるガラス板1010bの割合は、体積比でコア層200の50〜80%の範囲にあることが好ましい。コア層200におけるガラス板1010bの割合が上記範囲にあることで、強度に関して高い信頼性を維持しつつ、配線板10の反りを抑制することが可能になると考えられる。
In the wiring board of the present embodiment (see FIGS. 12 and 13), the ratio of the
本実施形態では、コア層200における樹脂板1010aとガラス板1010bとの隙間に、樹脂層1011から流出した樹脂1010cが充填される(図20参照)。これにより、コア層200と樹脂層1011との一体化が図られる。
In the present embodiment, the
以下、本実施形態に係る配線板の製造方法、特に、基板100(コア基板)の形成方法について説明する。 Hereinafter, a method for manufacturing the wiring board according to the present embodiment, particularly a method for forming the substrate 100 (core substrate) will be described.
まず、図15に示すように、樹脂板1010aを準備する。本実施形態では、樹脂板1010aが、ガラスクロスにエポキシ樹脂を含浸させてなり、この段階において、完全に硬化した状態(Cステージ)になっている。
First, as shown in FIG. 15, a
続けて、図16に示すように、例えばCO2レーザを用いて、樹脂板1010aの所定の部分を切り取って、図17に示すように、樹脂板1010aにキャビティR100を形成する。本実施形態では、キャビティR100が、樹脂板1010aを貫通する孔からなる。キャビティR100に面する樹脂板1010aの壁面F10は、例えば樹脂板1010aの主面(面F1、F2)に対して略垂直になる。レーザ光は、樹脂板1010aの片面に照射してもよいし、両面に照射してもよい。なお、キャビティR100の形成は、ドリル又はエッチングなど、レーザ以外の方法で行ってもよい。
Subsequently, as shown in FIG. 16, a predetermined portion of the
樹脂板1010aの片面にレーザ光を照射した場合、深くなるほどレーザによる加工量が減少して、樹脂板1010aの切断面はテーパ面になり易い。しかし、樹脂板1010aが薄くなると、樹脂板1010aの主面に対して略垂直な切断面が得られ易くなる。
When one side of the
続けて、図18に示すように、例えばPET(ポリ・エチレン・テレフタレート)からなるキャリア1001を、樹脂板1010aの片側(例えば面F2)に設ける。これにより、キャビティR100(孔)の一方の開口がキャリア1001で塞がれる。本実施形態では、キャリア1001が、粘着シート(例えばテープ)からなり、樹脂板1010a側に粘着性を有する。キャリア1001は、例えばラミネートにより、樹脂板1010aと接着される。
Subsequently, as shown in FIG. 18, a
続けて、図18に示すように、キャビティR100(孔)の塞がれた開口とは反対側(Z1側)から、キャビティR100にガラス板1010bを入れる。ガラス板1010bは、例えば石英ガラスからなる。
Subsequently, as shown in FIG. 18, a
図19に示すように、ガラス板1010bは、キャビティR100に入れられ、キャリア1001上に載置される。本実施形態では、樹脂板1010aの1つの主面(面F2)とガラス板1010bの1つの主面(面F2)とが、それぞれキャリア1001の平らな面上に置かれる。このため、これらは、互いに略同じ高さ(Z座標)を有し、同一の平面を構成する。
As shown in FIG. 19, the
続けて、図19に示すように、樹脂板1010a上及びガラス板1010b上(面F1上)に、樹脂層1011及び金属箔2001(例えば樹脂付き銅箔)を設ける。本実施形態では、樹脂層1011が、無機フィラーを含むエポキシ樹脂からなり、この段階において、半硬化の状態(Bステージ)になっている。
Subsequently, as shown in FIG. 19, a
本実施形態では、上記樹脂層1011を、ラミネーションにより設ける。これにより、図20に示すように、樹脂層1011から樹脂が流出してキャビティR100へ流れ込む。その結果、コア層200における樹脂板1010aとガラス板1010bとの隙間に、樹脂1010c(樹脂層1011を構成する樹脂)が充填される。
In this embodiment, the
キャビティR100に樹脂1010cが充填されたら、その充填樹脂(樹脂1010c)とガラス板1010bとの仮溶着を行う。具体的には、加熱により充填樹脂にガラス板1010bを支持できる程度の保持力を発現させる。これにより、キャリア1001に支持されていたガラス板1010bが、充填樹脂によって支持されるようになる。その後、図21に示すように、キャリア1001を除去する。
When the cavity R100 is filled with the
なお、この段階では、樹脂層1011及び樹脂1010cは半硬化しているにすぎず、完全には硬化していない。ただしこれに限られず、例えば、この段階で樹脂層1011及び樹脂1010cを完全に硬化させてもよい。
At this stage, the
続けて、図22に示すように、樹脂板1010a上及びガラス板1010b上(面F2上)に、樹脂層1012及び金属箔2002(例えば樹脂付き銅箔)を設ける。本実施形態では、樹脂層1012が、無機フィラーを含むエポキシ樹脂からなり、この段階において、半硬化の状態(Bステージ)になっている。
Subsequently, as shown in FIG. 22, a
本実施形態では、上記樹脂層1012を、ラミネーションにより設ける。そして、樹脂層1012を半硬化の状態(Bステージ)で樹脂板1010a及びガラス板1010bに接着させた後、加熱して樹脂層1011及び1012の各々を硬化させる。これにより、樹脂板1010a、ガラス板1010b、及び樹脂1010cの両面(面F1、F2上)に、完全に硬化した状態(Cステージ)の樹脂層1011、1012が形成される。
In the present embodiment, the
本実施形態では、樹脂層1011、1012の硬化を同時に行う。ガラス板1010bの両面に形成される樹脂層1011、1012の硬化を同時に行うことにより、基板100の反りが抑制される。その結果、基板100を薄くし易くなる。
In this embodiment, the
なお、樹脂層1011、1012の形成方法(接着方法)は、ラミネーションに限られず任意である。例えばガラス板1010bの強度が十分高い場合には、プレスにより、樹脂板1010a及びガラス板1010bの各々に樹脂層1011、1012を接着させてもよい。また、樹脂層1011及び1012の材料としては、ABF又はプリプレグ等を用いることができる。
In addition, the formation method (adhesion method) of the
続けて、図23に示すように、例えば実施形態1と同じ方法(図6〜図11参照)で、基板100を貫通するスルーホール導体100dと、導体層100a及び100bと、を形成する。その結果、本実施形態に係る配線板のコア部が完成する。本実施形態では、複数のスルーホール導体100dが、ガラス板1010bを貫通する。本実施形態では、樹脂板1010aを貫通するスルーホール導体100dはない。しかしこれに限られず、必要に応じて、樹脂板1010aを貫通するスルーホール導体100dを形成してもよい。
Subsequently, as shown in FIG. 23, the through-
これ以降は、実施形態1と同じ方法で、本実施形態に係る配線板を完成させることができる。本実施形態の製造方法は、本実施形態に係る配線板(図12及び図13参照)の製造に適している。こうした製造方法であれば、低コストで、良好な配線板が得られる。 Thereafter, the wiring board according to the present embodiment can be completed by the same method as that of the first embodiment. The manufacturing method of the present embodiment is suitable for manufacturing the wiring board (see FIGS. 12 and 13) according to the present embodiment. With such a manufacturing method, a good wiring board can be obtained at low cost.
本実施形態に係る配線板の製造方法は、
面F13とその反対側の面F14とを有し、ガラス板1010bを準備すること(図18参照)と、
面F15とその反対側の面F16とを有し、キャビティR100(第1貫通孔)が形成された樹脂板1010aを準備すること(図17参照)と、
樹脂板1010aのキャビティR100内に、ガラス板1010bを配置すること(図18参照)と、
ガラス板1010bの面F13上と樹脂板1010aの面F15上とにわたって、面F11を有する樹脂層1011(第1樹脂層)を形成すること(図19〜図21参照)と、
ガラス板1010bの面F14上と樹脂板1010aの面F16上とにわたって、面F12を有する樹脂層1012(第2樹脂層)を形成すること(図22参照)と、
ガラス板1010b及び樹脂層1011、1012を貫通するスルーホール100c(第2貫通孔)を形成すること(図6〜図8参照)と、
樹脂層1011の面F11上に、導体層100a(第1導体パターンを含む)を形成すること(図9〜図11参照)と、
樹脂層1012の面F12上に、導体層100b(第2導体パターンを含む)を形成すること(図9〜図11参照)と、
スルーホール100c内に、導体を充填することにより、導体層100aに含まれる第1導体パターンと導体層100bに含まれる第2導体パターンとを接続するスルーホール導体100dを形成すること(図9〜図11参照)と、
を含む。
The manufacturing method of the wiring board according to the present embodiment is as follows:
Having a surface F13 and an opposite surface F14, and preparing a
Preparing a
Placing the
Forming a resin layer 1011 (first resin layer) having a surface F11 over the surface F13 of the
Forming a resin layer 1012 (second resin layer) having a surface F12 over the surface F14 of the
Forming a through
Forming the
Forming the
By filling a conductor in the through
including.
上記のような製造方法は、コア部における樹脂板1010aのキャビティR100内にガラス板1010bが配置された配線板の製造に適している。
The manufacturing method as described above is suitable for manufacturing a wiring board in which the
また、実施形態1と同様の構成及び処理については、前述した実施形態1の効果と同様の効果又はそれに準ずる効果が得られる。
Moreover, about the structure and process similar to
(実施形態3)
本発明の実施形態3について、上記実施形態1、2との相違点を中心に説明する。なおここでは、上記各図に示した要素と同一の要素には各々同一の符号を付し、既に説明した共通の部分については、その説明を省略又は簡略化する。
(Embodiment 3)
The third embodiment of the present invention will be described focusing on the differences from the first and second embodiments. Here, the same elements as those shown in the above drawings are denoted by the same reference numerals, and the description of common parts that have already been described is omitted or simplified.
本実施形態(実施形態3)の配線板は、図24A及び図24Bに示すように、キャビティR200が形成された樹脂板301と、実施形態1に係る配線板を個片化したもの(以下、配線板302という)と、樹脂層1013及び1014と、から構成される。キャビティR200は、貫通孔からなる。配線板302は、樹脂板301のキャビティR200に配置される。本実施形態では、樹脂板301の表裏面(2つの主面)の一方(Z1側)を面F21、他方(Z2側)を面F22という。また、配線板302の表裏面(2つの主面)の一方(Z1側)を面F23、他方(Z2側)を面F24という。
樹脂板301の面F21上及び配線板302の面F23上には、樹脂層1013が形成され、樹脂板301の面F22上及び配線板302の面F24上には、樹脂層1014が形成される。樹脂層1013及び樹脂層1014がそれぞれ、樹脂板301上と配線板302上との両方にまたがって形成される。
As shown in FIGS. 24A and 24B, the wiring board of the present embodiment (Embodiment 3) is obtained by dividing the
A
樹脂板301と配線板302との隙間には、樹脂層1013から流出した樹脂303が充填される。ただしこれに限られず、樹脂303は、別途用意されて上記隙間に充填されてもよい。配線板302の寸法は、例えば実施形態2におけるガラス板1010bと同様にする。
The gap between the
樹脂層1013上には、導体層300aが形成され、樹脂層1014上には、導体層300bが形成される。樹脂層1013にはビア導体311が形成され、樹脂層1014にはビア導体312が形成される。配線板302の導体層100aは、ビア導体311を介して、樹脂層1013上の導体層300aに電気的に接続され、配線板302の導体層100bは、ビア導体312を介して、樹脂層1014上の導体層300bに電気的に接続される。
A
樹脂層1013及び1014の各々の材質は、例えば樹脂層1011及び1012と同様にする。導体層300a及び300bの各々の材質は、例えば導体層100a及び100bと同様にする。ビア導体311及び312の各々の形状及び材質は、例えばビルドアップ部のビア導体101b〜104b(図1参照)と同様にする。
The material of each of the
配線板302は、例えば実施形態1(図4〜図11参照)と同様にして、製造することができる。この際、例えばダイシングソーにより個片化することができる。そして、それ以降は、例えば実施形態2(図15〜図22参照)と同様にして、本実施形態の配線板を完成させることができる。
The
本実施形態の配線板は、面F21とその反対側の面F22とを有し、キャビティR200(貫通孔)が形成された樹脂板301を備える。そして、樹脂板301のキャビティR200に、面F23とその反対側の面F24とを有する配線板302が配置される。さらに、本実施形態の配線板は、樹脂板301の面F21上と配線板302の面F23上との両方にまたがって形成される樹脂層1013(第3樹脂層)と、樹脂板301の面F22上と配線板302の面F24上との両方にまたがって形成される樹脂層1014(第4樹脂層)と、を備える。本実施形態の配線板によれば、キャビティR200に配線板302が配置されることで、高密度配線が可能になる。
The wiring board of this embodiment includes a
また、実施形態1、2と同様の構成及び処理については、前述した実施形態1、2の効果と同様の効果又はそれに準ずる効果が得られる。
Moreover, about the structure and process similar to
(他の実施形態)
上記各実施形態において、樹脂層1011と樹脂層1012とに挟まれる部位(ガラス層1010又は樹脂板1010a)に貫通孔を形成し、その貫通孔に樹脂層1011又は1012の樹脂を充填することで、樹脂層1011と樹脂層1012とをつながらせてもよい。こうした構成では、貫通孔が形成されることで、応力が緩和され易くなる。また、樹脂層1011と樹脂層1012とがつながることで、樹脂層1011及び1012、ひいては基板100が一体化し易くなる。
(Other embodiments)
In each of the above embodiments, a through hole is formed in a portion (
上記各実施形態において、スルーホール導体100dとガラス板との間に樹脂が設けられて、スルーホール導体100dとガラス板とが直接触れない構成にしてもよい。例えば図25に示すように、実施形態3において、ガラス層1010を貫通する孔304a(スルーホール導体形成予定の貫通孔)を形成して、孔304a内に樹脂304を充填し、孔304a内の樹脂304に、孔304aよりも小さな直径を有するスルーホール100cを形成するようにしてもよい。スルーホール100c内に導体を充填することによりスルーホール導体100dを形成することができる。こうした構成では、スルーホール導体100dが、樹脂304を介して、ガラス層1010に接続される。孔304aにより応力が緩和され、スルーホール導体100dとガラス層1010とが直接触れないことで、密着性が高くなる。樹脂304は、樹脂層1011又は1012を構成する樹脂を流出させたものであってもよいし、別途用意したものであってもよい。なお、実施形態1、2についても、同様のことがいえる。
In each of the above embodiments, a resin may be provided between the through-
上記実施形態2において、樹脂層1011を形成する際に、樹脂層1011から流出した樹脂で、樹脂板1010aとガラス板1010bとの隙間を完全には埋めないで、樹脂層1012を形成する際に樹脂層1012からも樹脂を流出させることにより、樹脂層1012から流出した樹脂が、樹脂層1011から流出した樹脂と一緒に樹脂1010cを構成するようにしてもよい。この場合、コア層200と樹脂層1011、1012との一体化が図られる。なお、実施形態3についても、同様のことがいえる。
In the second embodiment, when the
上記実施形態2において、樹脂板1010aに複数のキャビティR100(開口部)が形成されてもよい。例えば図26(図12に対応する図)に示すように、樹脂板1010aに形成された複数のキャビティR100(開口部)が、格子状に配列され、キャビティR100の各々に、ガラス板1010bが配置されてもよい。ただしこれに限られず、複数のキャビティR100(ひいては、そこに配置されるガラス板1010b)の配置は任意である。なお、実施形態3についても、同様のことがいえる。
In the second embodiment, a plurality of cavities R100 (openings) may be formed in the
上記実施形態2において、キャビティR100が樹脂板1010aを貫通することは必須の構成ではない。キャビティR100が、樹脂板1010aを貫通しない孔からなってもよい。また、キャビティR100に配置されるガラス板1010bは、樹脂板1010aよりも薄くてもよい。なお、実施形態3についても、同様のことがいえる。
In the second embodiment, it is not essential that the cavity R100 penetrates the
上記各実施形態において、樹脂層1011(第1樹脂層)及び樹脂層1012(第2樹脂層)はそれぞれ、樹脂のみ(無機フィラーも無機繊維も含まない樹脂)からなってもよいし、無機繊維は含まず無機フィラーを含む樹脂からなってもよいし、無機繊維に無機フィラーを含まない樹脂を含浸させたものであってもよいし、無機繊維に無機フィラーを含む樹脂を含浸させたものであってもよい。ただし、樹脂層1011及び樹脂層1012はそれぞれ、無機フィラー及び無機繊維の少なくとも一方を含む樹脂からなることが好ましい。なお、無機繊維に無機フィラーを含む樹脂を含浸させた樹脂層は、プリプレグを用いることで、容易に形成することができる。また、無機繊維は含まず無機フィラーを含む樹脂からなる樹脂層は、ABFを用いることで、容易に形成することができる。樹脂層の熱膨張率(CTE)を低下させるためには、樹脂層に無機フィラーを含ませることが好ましい。一方、無機フィラーの突出又は脱粒によって樹脂層の表面特性(平坦性又は安定性等)が悪化することを防ぐ上では、樹脂層に無機フィラーを含ませないことが好ましい。
In each of the above embodiments, each of the resin layer 1011 (first resin layer) and the resin layer 1012 (second resin layer) may be made of only a resin (a resin containing neither inorganic fillers nor inorganic fibers) or inorganic fibers. It may be made of a resin containing an inorganic filler, not containing an inorganic filler, or impregnating an inorganic fiber with a resin containing no inorganic filler, or impregnating an inorganic fiber with a resin containing an inorganic filler. There may be. However, each of the
上記各実施形態において、樹脂層1011及び1012の各々(又は、いずれか一方)は、無機繊維を含有する層と、無機繊維を含有しない層と、から構成されてもよい。例えば図27に示すように、実施形態1の配線板において、樹脂層1011が、無機繊維を含有する樹脂層1011aと、無機繊維を含有しない樹脂層1011bとから構成され、樹脂層1012が、無機繊維を含有する樹脂層1012aと、無機繊維を含有しない樹脂層1012bとから構成されてもよい。図27の例では、樹脂層1011a及び1012aがそれぞれ、ガラス層1010上に形成され、樹脂層1011b及び1012bがそれぞれ、導体層100a又は100bに接する。
In each said embodiment, each (or any one) of the
上記各実施形態の配線板の構成、特に、その構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。 The configuration of the wiring board of each of the above embodiments, in particular, the type, performance, dimensions, material, shape, number of layers, or arrangement of the components can be arbitrarily changed without departing from the spirit of the present invention. .
各ガラス板に着色剤等を添加するなどして、レーザの吸収率を高めることにより、レーザ加工をし易くしてもよい。また、樹脂との密着性を高めるための添加物を、各ガラス板に添加してもよい。各ガラス板の表面は、平滑であってもよいし、樹脂との密着性を高めるために粗化してもよい。 Laser processing may be facilitated by increasing the laser absorptivity by adding a colorant or the like to each glass plate. Moreover, you may add the additive for improving adhesiveness with resin to each glass plate. The surface of each glass plate may be smooth, or may be roughened to improve the adhesion with the resin.
各導体層の材料は、上記のものに限定されず、用途等に応じて変更可能である。例えば導体層の材料として、銅以外の金属又は非金属の導体を用いてもよい。開口部内の導体(スルーホール導体及びビア導体等)の材料も、同様に任意である。 The material of each conductor layer is not limited to the above, and can be changed according to the application. For example, a metal other than copper or a non-metal conductor may be used as the material of the conductor layer. Similarly, the material of conductors (through-hole conductors, via conductors, etc.) in the openings is also arbitrary.
例えば上記実施形態において、ビルドアップ部の層数は任意に変更できる。また、基板100の面F11側と基板100の面F12側とで、ビルドアップ部の層数が異なっていてもよい。ただし、応力を緩和するためには、基板100の面F11側と基板100の面F12側とで、ビルドアップ部の層数を同じにして、表裏の対称性を高めることが好ましいと考えられる。また、絶縁層の片面のみに導体層及び層間絶縁層が積層される片面配線板であってもよい。
For example, in the above embodiment, the number of layers in the buildup unit can be arbitrarily changed. Further, the number of layers of the buildup portion may be different between the surface F11 side of the
配線板の製造方法は、上記実施形態に示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。 The method for manufacturing a wiring board is not limited to the order and contents shown in the above embodiment, and the order and contents can be arbitrarily changed without departing from the gist of the present invention. Moreover, you may omit the process which is not required according to a use etc.
上記実施形態及び変形例(各要素について列記した材質等)は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましいと考えられる。 The above embodiment and modifications (materials listed for each element) can be arbitrarily combined. It is considered preferable to select an appropriate combination according to the application.
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。 The embodiment of the present invention has been described above. However, various modifications and combinations required for design reasons and other factors are not limited to the invention described in the “claims” or the “mode for carrying out the invention”. It should be understood that it is included in the scope of the invention corresponding to the specific examples described in the above.
10 配線板
10a スルーホール
11、12 ソルダーレジスト層
11a、12a 開口部
100 基板
100a、100b 導体層
100c スルーホール
100d スルーホール導体
100e 括れ部
100f 第1端部
100g 第2端部
100h、100i 孔
101、102、103、104 絶縁層
101b、102b、103b、104b ビア導体
110、120、130、140 導体層
200 コア層
300a、300b 導体層
301 樹脂板
302 配線板
303 樹脂
304 樹脂
304a 孔
311、312 ビア導体
1001 キャリア
1010 ガラス層
1010a 樹脂板
1010b ガラス板
1010c 樹脂
1011、1011a、1011b 樹脂層
1012、1012a、1012b 樹脂層
1013、1014 樹脂層
2001、2002 金属箔
2003 無電解めっき膜
2004 電解めっき
2005、2006 めっきレジスト
F1、F2 面
F10 壁面
F11、F12、F13、F14、F15、F16 面
F21、F22、F23、F24 面
P1、P2 パッド
P11、P21 ランド
P12、P22 配線
R100、R200 キャビティ
DESCRIPTION OF
Claims (13)
前記コア基板の前記第1面上に形成されている第1導体パターンと、
前記コア基板の前記第2面上に形成されている第2導体パターンと、
前記コア基板の前記貫通孔内に充填された導体から構成され、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール導体と、
を備える配線板であって、
前記コア基板は、第3面と該第3面の反対側の第4面とを有し、ガラス板を含むコア層と、前記コア層の前記第3面上に設けられ前記第1面を有する第1樹脂層と、前記コア層の前記第4面上に設けられ前記第2面を有する第2樹脂層と、から構成される、
ことを特徴とする配線板。 A core substrate having a first surface and a second surface opposite to the first surface, wherein a through hole is formed;
A first conductor pattern formed on the first surface of the core substrate;
A second conductor pattern formed on the second surface of the core substrate;
A through-hole conductor composed of a conductor filled in the through hole of the core substrate, connecting the first conductor pattern and the second conductor pattern;
A wiring board comprising:
The core substrate has a third surface and a fourth surface opposite to the third surface, the core layer including a glass plate, and the first surface provided on the third surface of the core layer. A first resin layer having a second resin layer provided on the fourth surface of the core layer and having the second surface;
A wiring board characterized by that.
前記第1樹脂層及び前記第2樹脂層の少なくとも一方が、前記樹脂板上と前記ガラス板上との両方にまたがって形成される、
ことを特徴とする請求項1に記載の配線板。 The core layer is composed of a resin plate in which an opening is formed, and the glass plate disposed in the opening,
At least one of the first resin layer and the second resin layer is formed over both the resin plate and the glass plate;
The wiring board according to claim 1.
前記第1樹脂層及び前記第2樹脂層はそれぞれ、前記樹脂板上と前記ガラス板上との両方にまたがって形成される、
ことを特徴とする請求項2に記載の配線板。 The opening consists of a hole penetrating the resin plate,
Each of the first resin layer and the second resin layer is formed over both the resin plate and the glass plate.
The wiring board according to claim 2.
ことを特徴とする請求項2又は3に記載の配線板。 The plurality of openings are arranged in a lattice shape, and the glass plate is disposed in each of the plurality of openings.
The wiring board according to claim 2 or 3, wherein
ことを特徴とする請求項2乃至4のいずれか一項に記載の配線板。 The gap between the resin plate and the glass plate in the core layer is filled with resin that has flowed out from at least one of the first resin layer and the second resin layer.
The wiring board as described in any one of Claims 2 thru | or 4 characterized by these.
ことを特徴とする請求項2乃至5のいずれか一項に記載の配線板。 The ratio of the glass plate in the core layer is in the range of 50 to 80% of the core layer by volume ratio.
The wiring board according to any one of claims 2 to 5, wherein the wiring board is provided.
ことを特徴とする請求項1に記載の配線板。 The core layer consists only of the glass plate,
The wiring board according to claim 1.
ことを特徴とする請求項1乃至7のいずれか一項に記載の配線板。 Each of the first resin layer and the second resin layer contains inorganic fibers,
The wiring board according to any one of claims 1 to 7, wherein
ことを特徴とする請求項1乃至8のいずれか一項に記載の配線板。 The through-hole conductor has a first end that decreases in diameter as it moves away from the first surface, and a second end that decreases in diameter as it moves away from the second surface.
The wiring board according to any one of claims 1 to 8, wherein
請求項1に記載の配線板と、
を備え、
前記配線板は、第7面と該第7面の反対側の第8面とを有し、
前記樹脂板の前記貫通孔に、前記配線板が配置され、
前記樹脂板の前記第5面上と前記配線板の前記第7面上との両方にまたがって形成される第3樹脂層と、
前記樹脂板の前記第6面上と前記配線板の前記第8面上との両方にまたがって形成される第4樹脂層と、
をさらに備える、
ことを特徴とする配線板。 A resin plate having a fifth surface and a sixth surface opposite to the fifth surface, in which a through hole is formed;
The wiring board according to claim 1;
With
The wiring board has a seventh surface and an eighth surface opposite to the seventh surface,
The wiring board is disposed in the through hole of the resin plate,
A third resin layer formed across both the fifth surface of the resin plate and the seventh surface of the wiring board;
A fourth resin layer formed over both the sixth surface of the resin plate and the eighth surface of the wiring board;
Further comprising
A wiring board characterized by that.
第3面と該第3面の反対側の第4面とを有し、ガラス板を含むコア層と、前記コア層の前記第3面上に設けられ前記第1面を有する第1樹脂層と、前記コア層の前記第4面上に設けられ前記第2面を有する第2樹脂層と、から構成されるコア基板を準備することと、
前記コア基板に貫通孔を形成することと、
前記コア基板の前記第1面上に、第1導体パターンを形成することと、
前記コア基板の前記第2面上に、第2導体パターンを形成することと、
前記貫通孔内に、導体を充填することにより、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール導体を形成することと、
を含む、
ことを特徴とする配線板の製造方法。 A method of manufacturing a wiring board having a core substrate having a first surface and a second surface opposite to the first surface and having a through hole formed thereon,
A core layer having a third surface and a fourth surface opposite to the third surface, including a glass plate, and a first resin layer provided on the third surface of the core layer and having the first surface And preparing a core substrate composed of a second resin layer provided on the fourth surface of the core layer and having the second surface;
Forming a through hole in the core substrate;
Forming a first conductor pattern on the first surface of the core substrate;
Forming a second conductor pattern on the second surface of the core substrate;
Forming a through-hole conductor connecting the first conductor pattern and the second conductor pattern by filling the through-hole with a conductor; and
including,
A method for manufacturing a wiring board.
請求項11に記載の配線板の製造方法により、第7面と該第7面の反対側の第8面とを有する配線板を製造することと、
前記樹脂板の前記貫通孔に、前記配線板を配置することと、
前記樹脂板の前記第5面上と前記配線板の前記第7面上とにわたって、第3樹脂層を形成することと、
前記樹脂板の前記第6面上と前記配線板の前記第8面上とにわたって、第4樹脂層を形成することと、
を含む、
ことを特徴とする配線板の製造方法。 Preparing a resin plate having a fifth surface and a sixth surface opposite to the fifth surface and having a through hole;
Manufacturing a wiring board having a seventh surface and an eighth surface opposite to the seventh surface by the method of manufacturing a wiring board according to claim 11;
Disposing the wiring board in the through hole of the resin plate;
Forming a third resin layer over the fifth surface of the resin plate and the seventh surface of the wiring board;
Forming a fourth resin layer over the sixth surface of the resin plate and the eighth surface of the wiring board;
including,
A method for manufacturing a wiring board.
第3面と該第3面の反対側の第4面とを有し、第1貫通孔が形成された樹脂板を準備することと、
前記樹脂板の前記第1貫通孔内に、前記ガラス板を配置することと、
前記ガラス板の前記第1面上と前記樹脂板の前記第3面上とにわたって、第1樹脂層を形成することと、
前記ガラス板の前記第2面上と前記樹脂板の前記第4面上とにわたって、第2樹脂層を形成することと、
前記ガラス板、前記第1樹脂層、及び前記第2樹脂層を貫通する第2貫通孔を形成することと、
前記第1樹脂層上に、第1導体パターンを形成することと、
前記第2樹脂層上に、第2導体パターンを形成することと、
前記第2貫通孔内に、導体を充填することにより、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール導体を形成することと、
を含む、
ことを特徴とする配線板の製造方法。 Providing a glass plate having a first surface and a second surface opposite the first surface;
Providing a resin plate having a third surface and a fourth surface opposite to the third surface, the first through hole being formed;
Disposing the glass plate in the first through hole of the resin plate;
Forming a first resin layer over the first surface of the glass plate and the third surface of the resin plate;
Forming a second resin layer over the second surface of the glass plate and the fourth surface of the resin plate;
Forming a second through hole penetrating the glass plate, the first resin layer, and the second resin layer;
Forming a first conductor pattern on the first resin layer;
Forming a second conductor pattern on the second resin layer;
Forming a through-hole conductor connecting the first conductor pattern and the second conductor pattern by filling the second through hole with a conductor;
including,
A method for manufacturing a wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012285992A JP2014127701A (en) | 2012-12-27 | 2012-12-27 | Wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012285992A JP2014127701A (en) | 2012-12-27 | 2012-12-27 | Wiring board and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014127701A true JP2014127701A (en) | 2014-07-07 |
Family
ID=51406939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012285992A Pending JP2014127701A (en) | 2012-12-27 | 2012-12-27 | Wiring board and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014127701A (en) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092406A (en) * | 2014-11-10 | 2016-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and manufacturing method thereof |
JP2016127251A (en) * | 2014-12-26 | 2016-07-11 | 京セラ株式会社 | Printed wiring board and manufacturing method thereof |
US9674944B2 (en) | 2015-07-01 | 2017-06-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
WO2017094457A1 (en) * | 2015-12-03 | 2017-06-08 | 日本電気硝子株式会社 | Method for forming wiring hole, and electronic device |
JP2018512736A (en) * | 2015-04-06 | 2018-05-17 | コーニング精密素材株式会社Corning Precision Materials Co., Ltd. | Integrated circuit package substrate |
KR20200003942A (en) * | 2017-06-01 | 2020-01-10 | 코닝 인코포레이티드 | Assembly substrates comprising through hole vias and methods of making same |
CN110709987A (en) * | 2017-05-25 | 2020-01-17 | 康宁股份有限公司 | Article comprising via having geometric properties and method of making the same |
WO2020180145A1 (en) * | 2019-03-07 | 2020-09-10 | 에스케이씨 주식회사 | Packaging substrate and semiconductor apparatus comprising same |
JP2021111735A (en) * | 2020-01-15 | 2021-08-02 | イビデン株式会社 | Printed wiring board and manufacturing method of printed wiring board |
JP2021521655A (en) * | 2019-02-26 | 2021-08-26 | ジョージア テック リサーチ コーポレイション | Embedded semiconductor package and its method |
US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11972993B2 (en) | 2017-05-25 | 2024-04-30 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US12180108B2 (en) | 2017-12-19 | 2024-12-31 | Corning Incorporated | Methods for etching vias in glass-based articles employing positive charge organic molecules |
US12198994B2 (en) | 2019-03-12 | 2025-01-14 | Absolics Inc. | Packaging substrate and method for manufacturing same |
US12288742B2 (en) | 2019-03-07 | 2025-04-29 | Absolics Inc. | Packaging substrate and semiconductor apparatus comprising same |
-
2012
- 2012-12-27 JP JP2012285992A patent/JP2014127701A/en active Pending
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092406A (en) * | 2014-11-10 | 2016-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and manufacturing method thereof |
US9736927B2 (en) | 2014-11-10 | 2017-08-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
JP2016127251A (en) * | 2014-12-26 | 2016-07-11 | 京セラ株式会社 | Printed wiring board and manufacturing method thereof |
JP2018512736A (en) * | 2015-04-06 | 2018-05-17 | コーニング精密素材株式会社Corning Precision Materials Co., Ltd. | Integrated circuit package substrate |
US9674944B2 (en) | 2015-07-01 | 2017-06-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
WO2017094457A1 (en) * | 2015-12-03 | 2017-06-08 | 日本電気硝子株式会社 | Method for forming wiring hole, and electronic device |
US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
JP2020521335A (en) * | 2017-05-25 | 2020-07-16 | コーニング インコーポレイテッド | Article having via having geometric attribute and manufacturing method thereof |
KR102539132B1 (en) * | 2017-05-25 | 2023-06-01 | 코닝 인코포레이티드 | Articles having vias with geometrical properties and methods of manufacturing the same |
KR20200010478A (en) * | 2017-05-25 | 2020-01-30 | 코닝 인코포레이티드 | Articles with vias with geometric properties and methods of making the same |
CN110709987B (en) * | 2017-05-25 | 2023-10-20 | 康宁股份有限公司 | Article comprising vias having geometric properties and method of making same |
US11972993B2 (en) | 2017-05-25 | 2024-04-30 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
JP7320456B2 (en) | 2017-05-25 | 2023-08-03 | コーニング インコーポレイテッド | Article having vias with geometry attributes and method of making same |
CN110709987A (en) * | 2017-05-25 | 2020-01-17 | 康宁股份有限公司 | Article comprising via having geometric properties and method of making the same |
KR20200003942A (en) * | 2017-06-01 | 2020-01-10 | 코닝 인코포레이티드 | Assembly substrates comprising through hole vias and methods of making same |
KR102543621B1 (en) * | 2017-06-01 | 2023-06-14 | 코닝 인코포레이티드 | Assembly substrate including through-hole vias and method of manufacturing the same |
CN110692142A (en) * | 2017-06-01 | 2020-01-14 | 康宁股份有限公司 | Assembly substrate including through-hole and method of manufacturing the same |
US12180108B2 (en) | 2017-12-19 | 2024-12-31 | Corning Incorporated | Methods for etching vias in glass-based articles employing positive charge organic molecules |
JP2021521655A (en) * | 2019-02-26 | 2021-08-26 | ジョージア テック リサーチ コーポレイション | Embedded semiconductor package and its method |
US12165979B2 (en) | 2019-03-07 | 2024-12-10 | Absolics Inc. | Packaging substrate and semiconductor apparatus comprising same |
US12288742B2 (en) | 2019-03-07 | 2025-04-29 | Absolics Inc. | Packaging substrate and semiconductor apparatus comprising same |
WO2020180145A1 (en) * | 2019-03-07 | 2020-09-10 | 에스케이씨 주식회사 | Packaging substrate and semiconductor apparatus comprising same |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US12198994B2 (en) | 2019-03-12 | 2025-01-14 | Absolics Inc. | Packaging substrate and method for manufacturing same |
US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
US11728259B2 (en) | 2019-08-23 | 2023-08-15 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US12027454B1 (en) | 2019-08-23 | 2024-07-02 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
JP7453509B2 (en) | 2020-01-15 | 2024-03-21 | イビデン株式会社 | Printed wiring board and printed wiring board manufacturing method |
JP2021111735A (en) * | 2020-01-15 | 2021-08-02 | イビデン株式会社 | Printed wiring board and manufacturing method of printed wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014127701A (en) | Wiring board and method of manufacturing the same | |
US9258897B2 (en) | Wiring board and method for manufacturing the same | |
US8829357B2 (en) | Wiring board and method for manufacturing the same | |
US9955591B2 (en) | Circuit substrate and method for manufacturing the same | |
US20120188734A1 (en) | Wiring board and method for manufacturing the same | |
US9078366B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2014175485A (en) | Wiring board and manufacturing method of the same | |
JP2012146983A (en) | Wiring board and method of manufacturing the same | |
US10051740B2 (en) | Wiring substrate and method for manufacturing same | |
JP2008198999A (en) | Printed circuit board with built-in electronic device and method of manufacturing the same | |
JP2015220281A (en) | Printed wiring board | |
JP2016096297A (en) | Metal block built-in wiring board and method of manufacturing the same | |
JP2015170770A (en) | Printed wiring board | |
US20130025914A1 (en) | Wiring board and method for manufacturing the same | |
JP2015211204A (en) | Circuit board and manufacturing method thereof | |
US9831163B2 (en) | Circuit substrate and method for manufacturing the same | |
JP2016201424A (en) | Printed wiring board and method for manufacturing the same | |
KR20160004157A (en) | Chip embedded substrate and method of manufacturing the same | |
JP2019067858A (en) | Printed wiring board and manufacturing method thereof | |
JP2013115136A (en) | Substrate with built-in electronic components and manufacturing method of the same | |
JP2015060981A (en) | Printed wiring board | |
JP2014183179A (en) | Multilayer substrate and method of manufacturing the same | |
JP2017069474A (en) | Circuit board and manufacturing method therefor | |
JP2020004930A (en) | Printed-wiring board | |
KR20090123032A (en) | Semiconductor chip embedded printed circuit board manufacturing method |