[go: up one dir, main page]

JP2013243345A - 超薄埋設ダイモジュール及びその製造方法 - Google Patents

超薄埋設ダイモジュール及びその製造方法 Download PDF

Info

Publication number
JP2013243345A
JP2013243345A JP2013057468A JP2013057468A JP2013243345A JP 2013243345 A JP2013243345 A JP 2013243345A JP 2013057468 A JP2013057468 A JP 2013057468A JP 2013057468 A JP2013057468 A JP 2013057468A JP 2013243345 A JP2013243345 A JP 2013243345A
Authority
JP
Japan
Prior art keywords
laminate
layer
uncut
flexible layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013057468A
Other languages
English (en)
Other versions
JP2013243345A5 (ja
JP6342120B2 (ja
Inventor
Paul Alan Mcconnelee
ポール・アラン・マッコネリー
Ann Burke Elizabeth
エリザベス・アン・バーク
Smith Scott
スコット・スミス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2013243345A publication Critical patent/JP2013243345A/ja
Publication of JP2013243345A5 publication Critical patent/JP2013243345A5/ja
Application granted granted Critical
Publication of JP6342120B2 publication Critical patent/JP6342120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】超薄埋設ダイモジュール及びその製造方法を提供する。
【解決手段】初期ラミネート可撓性層１８を貫通するダイ開口部を形成する。第１の未切断ラミネート可撓性層３２を接着材料３４によって初期ラミネート可撓性層１８の第１の表面に固定し、ダイ３０を初期ラミネート可撓性層１８のダイ開口部内で接着材料３４上に配置する。第２の未切断ラミネート可撓性層３８を接着材料３４によって初期ラミネート可撓性層１８の第２の表面に固定し、第１，第２の未切断ラミネート可撓性層３２，３８と初期ラミネート可撓性層１８の間の接着材料３４を硬化させる。複数のビア金属インターコネクト２２を第１，第２の未切断ラミネート可撓性層３２，３８中に及び上に形成し、金属インターコネクト２２の各々が、それぞれのビア２０を通って延在し、初期ラミネート可撓性層１８上の金属インターコネクト２２又はダイ上のダイパッド４０に直接メタライズされる。
【選択図】図１０

Description

本発明の実施形態は、一般に集積回路パッケージに関し、より詳細には、チップボンドパッド又は電気部品接続パッドへの直接的な低抵抗金属インターコネクトを使用して、高デバイス速度、低電力消費、及び小さなサイズを可能にする埋設ダイビルドアップに関する。１以上のダイ又は電子部品を中に有する埋設ダイモジュールを製造することができる。複数のラミネート可撓性層を通ってルーティングされた金属インターコネクトによって、複数のダイ又は電子部品を入力／出力システムに電気的に接続する。
集積回路がますます小さくなり、動作性能がより良好になるにつれて、集積回路（ＩＣ）パッケージング用のパッケージング技術は、それに応じてリード付パッケージから、ラミネート系ボールグリッドアレイ（ＢＧＡ）パッケージへ、チップスケールパッケージング（ＣＳＰ）へ、次にフリップチップパッケージ、さらに現在は埋設ダイ／埋込みチップビルドアップパッケージングへと進化した。ＩＣチップパッケージング技術の進歩は、より優れた性能、さらなる小型化、より高い信頼性を実現することがますます求められることによって拍車がかけられている。新たなパッケージング技術は、大規模製造を目的とするバッチ製造の可能性をさらにもたらし、これによって規模の経済性を可能にする必要がある。
ＩＣチップパッケージング要件の拡大により、既存の埋設ダイビルドアッププロセスが困難になる。すなわち、多くの現在の埋設ダイモジュールでは、リディストリビューション層を増やすことが望ましく、８層以上のリディストリビューション層が一般的である。１以上のダイがＩＣ基板上に最初に置かれ、その後リディストリビューション層が層毎に付着される標準的な埋設ダイビルドアッププロセスは、ルーティング及びインターコネクションシステムに湾曲を引き起こすことがあり、成形エポキシ応力バランス層又は金属補強材の使用を必要とする。
既存の埋設ダイビルドアッププロセスに対する別の難題は、製造サイクル／ビルドアップサイクルの時間である。ビルドアップ時間を増す主な要因は、複数のベーキング段階など、埋設ダイモジュールに含まれる複数の接着層を硬化させるために実施される複数の硬化段階である。
米国特許第８００８１２５号
したがって、製造サイクル時間を短縮し、補強材を使用せずにモジュールの湾曲を最小にしつつ複数のラミネート層を付着することを可能にする埋設ダイ用の製造方法が求められている。
本発明の実施形態は、完全にバランスのとれたモジュールを構築することを可能にする両面式で複数のラミネート可撓性層がダイの周りに付着される埋設ダイモジュールビルドアッププロセスを提供することによって、上記の欠点を克服する。モジュール内の複数の接着剤層を硬化させるために、１回の硬化段階が実施され、これによってビルドアップ時間を短縮する。
本発明の一態様によれば、埋設ダイモジュールを形成する方法は、初期ラミネート可撓性層を用意し、初期ラミネート可撓性層中に及び上に複数のビア及び複数の金属インターコネクトを形成し、複数の金属インターコネクトが、初期ラミネート可撓性層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成するようにそれぞれのビアを通って延在し、初期ラミネート可撓性層を貫通するダイ開口部を形成することを含む。本方法はまた、接着材料によって第１の未切断ラミネート可撓性層を初期ラミネート可撓性層の第１の表面に固定し、初期ラミネート可撓性層のダイ開口部内で接着材料上にダイを配置し、接着材料によって第２の未切断ラミネート可撓性層を初期ラミネート可撓性層の第２の表面に固定し、第１の未切断ラミネート可撓性層と初期ラミネート可撓性層との間及び第２の未切断ラミネート可撓性層と初期ラミネート可撓性層との間の接着材料を硬化させ、第１及び第２の未切断ラミネート可撓性層中に及び上に複数のビア及び複数の金属インターコネクトを形成し、複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、初期ラミネート可撓性層上の金属インターコネクト及びダイ上のダイパッドのうちの一方に直接メタライズされることを含む。
本発明の別の一態様によれば、埋込みチップパッケージを形成する方法は、中央ラミネート層中に複数のビアを形成し、中央ラミネート層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成するように、複数のビアを通って延在する複数の金属インターコネクトを形成し、中央ラミネート層を貫通するチップ開口部を形成し、接着材料によって第１の未切断ラミネート層を中央ラミネート層の第１の表面に付着し、中央ラミネート層のチップ開口部内で接着材料上にチップを配置し、チップが中央ラミネート層の厚さに等しい厚さを有することを含む。本方法はまた、接着材料によって第２の未切断ラミネート層を中央ラミネート層の第２の表面に付着し、第１の未切断ラミネート層と中央ラミネート層との間及び第２の未切断ラミネート層と中央ラミネート層との間の接着材料を硬化させ、複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、中央ラミネート層上の金属インターコネクト及びチップ上のチップパッドのうちの一方に直接メタライズされるように、複数のビア及び複数の金属インターコネクトを形成するために第１及び第２の未切断ラミネート層をパターニングすることを含む。
本発明のさらに別の一態様によれば、埋込みチップパッケージは、複数のビア及びこの複数のビアを通って延在する複数の金属インターコネクトを形成するために中央ラミネート層を事前パターニングし、複数の金属インターコネクトが中央ラミネート層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成する段階を含むプロセスによって製造される。本プロセスはまた、中央ラミネート層を貫通するダイ開口部を形成し、接着材料によって第１の未切断ラミネート層を中央ラミネート層の第１の表面に付着し、中央ラミネート層のダイ開口部内で接着材料の上にダイを配置し、ダイが中央ラミネート層の厚さに等しい厚さを有し、接着材料によって第２の未切断ラミネート層を中央ラミネート層の第２の表面に付着し、第１の未切断ラミネート可撓性層とベースラミネート可撓性層との間及び第２の未切断ラミネート可撓性層とベースラミネート可撓性層との間の接着材料を同時に一緒に硬化させ、複数のビア及び複数の金属インターコネクトを形成するために第１及び第２の未切断ラミネート可撓性層の両面パターニングを実行し、第１の未切断ラミネート可撓性層の複数のビア及び複数の金属インターコネクトが第１の方向から形成され、第２の未切断ラミネート可撓性層の複数のビア及び複数の金属インターコネクトが第１の方向と反対である第２の方向から形成されることを含む。
これらの及びその他の利点及び特徴は、添付の図面と共に本方法の好ましい実施形態の下記の詳細な説明を併せ読めばさらに容易に理解されるであろう。
図面は、本発明を実行するために現在想定される実施形態を図示する。
本発明の一実施形態による複数の埋設ダイモジュールの上面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による製造／ビルドアッププロセスの様々な段階中の埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態によるボールグリッドアレイ（ＢＧＡ）パッケージに連結した埋設ダイモジュールの模式的な断面側面図である。 本発明の一実施形態による埋設ダイモジュールの積層した配列の模式的な断面側面図である。 本発明の一実施形態による埋設ダイモジュールの模式的な断面側面図である。
本発明は、埋設ダイモジュール（ずなわち、埋込みチップパッケージ）を形成する方法を提供する。埋設ダイモジュールは、ラミネート可撓性層及びこのラミネート層に関連してチップ又は電気部品を配置することを使用して製造される。埋設ダイモジュール中の（１以上の）ダイ／電気部品は、パターンを形成したラミネート層中に形成した金属インターコネクトによってもたらされる直接金属接続によって入力／出力（Ｉ／Ｏ）システムに接続される。
本発明の実施形態は、複数のパターンを形成したラミネート可撓性層（ずなわち、リディストリビューション層）内に埋め込まれた１以上のダイ（すなわち、チップ）を含む埋設ダイモジュールのビルドアップを対象とする。埋設ダイモジュール中に埋め込まれたチップが、以下具体的にダイ又はチップとして図１〜図１２の実施形態において参照されるが、他の電気部品をダイの代わりに埋設ダイモジュール中で置き換えることができ、したがって、本発明の実施形態は、埋設ダイモジュール中にチップ／ダイを埋め込むことだけに限定されないことを理解されたい。すなわち、下記の埋設ダイモジュール実施形態におけるダイ／チップの使用は、埋設ダイモジュール中に設けることができる抵抗器、キャパシタ、インダクタ、又は他の類似のデバイスなどの他の電気部品を網羅することをも理解されたい。
図１を参照して、複数の製造した埋設ダイモジュール１０又は埋込みチップパッケージを、本発明の例示的な実施形態にしたがって示す。各埋設ダイモジュール１０は、複数のラミネート可撓性層１４（すなわち、リディストリビューション層）と接続され、その中に埋め込まれた１以上のチップ１２（すなわち、ダイ）を含む。各チップ１２は、シリコン又はＧａＡｓなどの半導電性材料から形成され、集積回路（ＩＣ）レイアウトがその表面上に形成されるように準備される。複数のラミネート層１４の各々は、（１以上の）チップ１２に関連して置くことができる事前成形したラミネートシート又は膜の形態である。ラミネート層１４を、Ｋａｐｔｏｎ（登録商標）、Ｕｌｔｅｍ（登録商標）、ポリテトラフロロエチレン（ＰＴＦＥ）、又は液晶ポリマー（ＬＣＰ）もしくはポリイミド材料などの別のポリマー膜から形成することができる。図１に示したように、各埋設ダイモジュール１０は、埋設ダイモジュールビルドアッププロセスが枠１６上で実行された状態で、隣接する埋設ダイモジュール１０間の領域内のラミネート層１４を貫通してダイシングすることによって形成される。
図２〜図１０を参照して、複数の埋設ダイモジュール１０の各々を製造するための技法を、本発明の一実施形態にしたがって説明する。単一埋設ダイモジュールビルドアッププロセスの断面を、ビルドアッププロセスの可視化を容易にするために図２〜図１０の各々に示す。
本発明の一実施形態によれば、埋設ダイモジュールビルドアッププロセスは、未切断の初期又は「中央」ラミネート可撓性層１８を用意し、パターニングすることで始まる。一実施形態によれば、初期ラミネート可撓性層１８は、Ｋａｐｔｏｎ（登録商標）ラミネート可撓性物の形態であるが、上に引用したように、Ｕｌｔｅｍ（登録商標）、ポリテトラフロロエチレン（ＰＴＦＥ）、又は液晶ポリマー（ＬＣＰ）もしくはポリイミド材料などの別のポリマー膜などの他の適切な材料をやはり採用することができる。初期ラミネート可撓性層１８は、下記に詳細に説明するように、初期ラミネート可撓性層１８中に形成した開口部中に超薄ダイを配置することに適応するために、５０マイクロメートル近辺の厚さを有する。
図２の初期ラミネート可撓性層１８をパターニングする際に、ラミネート層を貫通する複数のビア２０を形成する。例示的な実施形態によれば、ビア２０を、レーザアブレーションプロセス又はレーザ穴あけ加工プロセスによって形成する。或いは、プラズマエッチングプロセス、フォトデフィニションプロセス、又は機械的穴あけ加工プロセスを含む他の方法によって、ビア２０を形成することができることをも理解されたい。ビア２０を形成すると、金属層／材料（例えば、シード金属及び／又は銅）を次に、例えば、スパッタリング、電気めっき、及び／又は無電解塗布プロセスによってラミネート可撓性層１８上に付着し、それから金属インターコネクト２２へと形成する。本発明の一実施形態によれば、ビア２０を通って延在し、初期ラミネート可撓性層１８の第１の表面２４及び初期ラミネート可撓性層１８の第２の表面２６の各々の上にインターコネクト２２を形成する金属インターコネクト２２を形成するように、金属層／材料をパターニングしエッチングする。別の一実施形態によれば、初期ラミネート可撓性層１８上に／中に既に形成した複数のビア２０及び複数の金属インターコネクト２２を有する「事前にパターニングした」層として、初期ラミネート可撓性層１８を設けることができることを理解されたい。
埋設ダイモジュールビルドアッププロセスの次の段階では、図３に示したように、ダイ開口部２８を、初期ラミネート可撓性層１８中に形成する。ダイ開口部２８は、その中に配置すべきダイ（すなわち、図６のダイ３０）のサイズ及び形状と基本的に整合するサイズ及び形状のものであり、開口部２８がその中にダイを受容することに適応するようにわずかに大きなサイズにされる。図３に示したように、初期ラミネート可撓性層１８の得られる形状は、「窓枠」構造のものである。本発明の実施形態によれば、開口部２８を、レーザ切断及びダイ打抜き加工操作のうちの１つによって形成することができる。
ここで図４〜図５を参照して、埋設ダイモジュールビルドアッププロセスは、初期ラミネート可撓性層１８に接合すべき一面上にコーティングした又は付着した接着材料／層３４を有する未切断ラミネート可撓性層３２を用意することに続く。未切断ラミネート可撓性層３２は、無地又はパターニングしていないラミネート可撓性物である。未切断ラミネート可撓性層３２を、初期ラミネート可撓性層１８の第１の表面２４上に配置し（すなわち、その上にラミネートし）、図５に示したように、未切断ラミネート可撓性層３２が初期ラミネート可撓性層１８中に形成したダイ開口部２８の一方の側を覆った状態で、接着剤３４によって初期ラミネート可撓性層１８に固定する。一実施形態によれば、接着材料３４の硬化が起こらない温度で真空ラミネーションを実行しながら、未切断ラミネート可撓性層３２を真空ラミネーションによって初期ラミネート可撓性層１８に付着する。
初期ラミネート可撓性層１８上に未切断ラミネート可撓性層３２を配置すると、図６に示したように、ダイ３０を初期ラミネート可撓性層１８内に形成したダイ開口部２８内に配置する。ダイ３０を、未切断ラミネート可撓性層３２に塗布した接着材料３４によって開口部２８内に固定する。本発明の例示的な実施形態によれば、図６に示したように、ダイ３０は、初期ラミネート可撓性層１８の厚さに等しい厚さ又は一致する厚さを有する「超薄ダイ」の形態である。したがって、例えば、初期ラミネート可撓性層１８及びダイ３０の各々を、５０マイクロメートル近辺の一致する厚さを有するように構成することができる。
図６に示したように、開口部２８中へとダイ３０を配置すると、開いた／空所の周縁凹部領域３６が、ダイ３０と初期ラミネート可撓性層１８との間に存在したままで残る。未切断ラミネート可撓性層３２を初期ラミネート可撓性層１８に固定するために実施される真空ラミネーション段階はまた、周縁凹部領域３６内に存在する空所を（少なくとも部分的に）解消するように働く。すなわち、真空ラミネーションを実行する際に、接着材料３４は、周縁凹部領域を少なくとも部分的に解消する／充填するように、周縁凹部領域３６中へと引き込まれる。
埋設ダイモジュールビルドアッププロセスは、図７に示したように、初期ラミネート可撓性層１８の第２の表面２６上及びまだ露出しているダイ３０の表面上に付着される別の未切断ラミネート可撓性層３８を設けることで続く。未切断ラミネート可撓性層３８は、無地又はパターニングしていないラミネート可撓性物であり、初期ラミネート可撓性層１８上に配置され（すなわち、ラミネートされ）、接着材料／層３４によって初期ラミネート可撓性層１８に固定される。初期ラミネート可撓性層１８上に未切断ラミネート可撓性層３８を置く際に、真空ラミネーション（すなわち、真空ベーキング）段階を実行して、初期ラミネート可撓性層１８に未切断ラミネート可撓性層３８を固定する。周縁凹部領域３６内の空所を少なくとも部分的に解消し周縁凹部領域を充填するように周縁凹部領域３６中へと接着材料３４を引き込むことによって、真空ラミネーションはまた、ダイ３０と初期ラミネート可撓性層１８との間の周縁凹部領域３６内に存在する空所を（少なくとも部分的に）解消する／充填するように機能する。前に示したように、この真空ラミネーションを、接着材料の硬化が起こらない温度で実行する。
初期ラミネート可撓性層１８中の開口部２８内にダイ３０を配置し、初期ラミネート可撓性層１８及びダイ３０に未切断ラミネート可撓性層３２、３８をラミネートすると、接着層３４の硬化を実行する。一実施形態によれば、硬化を、加圧ベーキング操作によって実現することができるが、他の適切な硬化プロセスを採用することができることを理解されたい。有利なことに、本発明の実施形態によれば、１回のベーキング／硬化段階だけを、両方の接着層３４を硬化させるために実行する、それゆえ、埋設ダイモジュールのビルドアップに関連する処理時間及びコストを削減する。
ここで図８を参照して、ビルドアップ技術の次の段階では、未切断ラミネート可撓性層３２、３８を貫通してビアを穴あけ加工して複数のビア２０を形成するために、未切断ラミネート可撓性層３２、３８をパターニングする。金属インターコネクト２２を露出させるように、ビア２０を、初期リディストリビューション層１８上に形成された金属インターコネクト２２に対応する位置のところに形成する。追加のビア２０を、ダイ３０上のパッド４０まで穴あけ加工し、その結果これらのパッドを露出させる。例示的な実施形態によれば、ビア２０を、レーザアブレーションプロセス又はレーザ穴あけ加工プロセスによって形成する。或いは、ビア２０を、プラズマエッチングプロセス、フォトデフィニションプロセス、又は機械的穴あけ加工プロセスを含む他の方法によって形成することができることを理解されたい。次に、例えば、スパッタリング又は電気めっきプロセスによって、金属層／材料（例えば、シード金属及び／又は銅）を、未切断ラミネート可撓性層３２、３８上に付着し、それから金属インターコネクト２２へと形成する。ラミネート可撓性層３２、３８の外向き表面４２からビア２０まで貫通して延在する金属インターコネクト２２を形成するように、金属層／材料をパターニングしエッチングする。ラミネート可撓性層３２、３８上の金属インターコネクト２２は、したがって、初期ラミネート可撓性層１８上のインターコネクト２２との電気的接続及びダイパッド４０への直接の金属的かつ電気的接続を形成する。
図８に示したように、初期ラミネート可撓性層１８の第１の表面２４に付着されている未切断ラミネート可撓性層３２に対しては、ビア２０を第１の方向４４から形成する（すなわち、穴あけ加工する、レーザアブレーションする）。すなわち、未切断ラミネート可撓性層３２中のビア２０を上から下に形成する。反対に、初期ラミネート可撓性層１８の第２の表面２６に付着された未切断ラミネート可撓性層３８に対しては、ビア２０を、第１の方向４４の反対である第２の方向４６から穴あけ加工する。すなわち、未切断ラミネート可撓性層３８中のビア２０を、下から上へ穴あけ加工する。
ここで図９を参照して、製造技法の次の段階では、追加の未切断ラミネート可撓性層４８、５０を、未切断ラミネート可撓性層３２、３８上にラミネートし、引き続いてパターニングする。追加のラミネート可撓性層４８、５０は、初期ラミネート可撓性層１８から外へと広がる同じ数のラミネート可撓性層を有するバランスのとれた埋設ダイモジュールを形成するように、接着材料５１によって埋設ダイモジュールの反対向きの表面に付着される未切断ラミネート可撓性層の形態である。すなわち、初期ラミネート可撓性層１８は、「中央」ラミネート可撓性層を形成し、追加のラミネート可撓性層４８、５０が、初期ラミネート可撓性層１８の反対向きの面に（すなわち、初期ラミネート可撓性層１８の第１及び第２の表面２４、２６の両方の上に）付着される。かかる両面ラミネートプロセスは、初期ラミネート可撓性層１８に加わる応力を小さくするように働き、初期ラミネート可撓性層１８の湾曲を防止する。
図９に示したように、複数のビア２０を、追加のラミネート可撓性層４８、５０の各々の中に形成する。追加のラミネート可撓性層４８、５０の各々を隣接する未切断ラミネート可撓性層３２、３８に電気的に接続するように、金属インターコネクト２２を、ビア２０を通って下まで、追加のラミネート可撓性層４８、５０を貫通して延在するようにやはり形成し／パターニングする。ラミネート可撓性層３２、３８のパターニングと同様に、追加のラミネート可撓性層４８、５０のパターニングを、両面パターニングプロセスにより実行する。すなわち、ラミネート可撓性層４８中に形成するビア２０を、第１の方向４４から（すなわち、上から下へ）穴あけ加工し／レーザアブレーションし、一方で、ラミネート可撓性層５０中に形成するビア２０を、第２の方向４６から（すなわち、下から上へ）穴あけ加工する／レーザアブレーションする。
本発明の実施形態によれば、層４８、５０よりも多くのさらに追加のラミネート可撓性層を、埋設ダイモジュールのさらなるビルドアップ中に付着することができ、付着する追加のラミネート可撓性層の数は埋設ダイモジュールの設計考慮事項に依存することを理解されたい。
ここで図１０を参照して、すべての追加のラミネート可撓性層４８、５０を付着した後で、はんだマスク層５２を、埋設ダイモジュールの反対向きの表面上の最外層のラミネート可撓性層４８、５０に付着する。はんだマスク５２は、埋設ダイモジュールへの別個のパッケージ／モジュールの接続を与える。例えば、一実施形態によれば、図１１に示したように、ボールグリッドアレイ（ＢＧＡ）パッケージ５４を、埋設ダイモジュール１０に組み立てる又はその上に積み重ねる。別の一実施形態によれば、図１２に示したように、別個の埋設ダイモジュール５６を、埋設ダイモジュール１０上に積み重ねる。一実施形態によれば、積み重ねた埋設ダイモジュール１０、５６が、ボールグリッドアレイ５８によって一緒に結合されるが、例えば、ランドグリッドアレイ又は導電性エポキシをまた、モジュールを一緒に結合させるために使用することができることを理解されたい。図１２は、垂直配列で２つの埋設ダイモジュール１０、５６の積み重ねを示しているが、さらに多くの数の埋設ダイモジュールを相互に積み重ねることができることを理解されたい。
ここで図１３を参照して、本発明の別の一実施形態によれば、共通水平面内に配列され／付着された第１のダイ６２及び第２のダイ６４を含む埋設ダイモジュール６０を示す。図１３の実施形態によれば、第１及び第２のダイ６２、６４の各々は、初期ラミネート可撓性層６６の厚さに一致する厚さを有する。第１及び第２のダイ６２、６４の各々を、同じ水平面内に配列されるように、初期ラミネート可撓性層６６中に形成した別個のダイ開口部６８、７０内に置く。複数のビア２０及びこのビア２０を貫通して下へ延在する金属インターコネクト２２を、隣接する未切断ラミネート可撓性層７２、７４中にパターニングし、その結果、金属インターコネクトが第１及び第２のダイ６２、６４の各々の上のパッド７６まで延在する。すなわち、金属インターコネクト２２は、パッド７６まで下へ延在して、第１及び第２のダイ６２、６４のダイパッド７６への直接の金属的かつ電気的な接続を形成する。同じ平面、すなわち、ラミネート可撓性層６６）上に第１及び第２のダイ６２、６４を横並びに埋め込むことは、埋設ダイモジュール６０中のラミネート可撓性層の数を削減することを可能にし、したがって、埋設ダイモジュール６０の全体の厚さを薄くすること及び関連する製造コストを削減することに役立つ。
都合のよいことに、本発明の実施形態は、したがって、短い製造サイクル時間を有する埋設ダイモジュールビルドアッププロセスを提供し、これは補強材を使用せずに湾曲を最小にしつつ複数のラミネート層を付着することを可能にする。ビルドアッププロセスは、硬化させることに関係する処理時間とコストを削減させるために、（複数の硬化させる段階を介して）複数の接着層を硬化させることを１回の硬化させる段階に統合し、ダイの周りの周縁凹部領域が完全に充填される状態で、ダイの周りのすべての空所を完全に除去するための真空ラミネーション段階を採用する。加えて、ビルドアッププロセスは、両面ラミネーション及びそこに含まれるビア形成プロセスに基づき、並びに埋設されるダイの両側に同一の接着剤を使用することに基づいて、完全にバランスのとれたモジュールを提供する。ビルドアッププロセスから得られる完成した埋設ダイモジュールは、積層したダイモジュールの形態を提供するために、非常に薄く、追加の埋設ダイモジュールと互換性がある。本発明の埋設ダイモジュールビルドアップ技法に基づいて、他の既存の埋設ダイモジュールビルドアップ技法よりも、薄い厚さ、制御した平坦度、改善された設計密度、高い解像度、及び改善された電気的性能を有する埋設ダイモジュールを、このように構築することができる。
したがって、本発明の一実施形態によれば、埋設ダイモジュールを形成する方法は、初期ラミネート可撓性層を用意し、初期ラミネート可撓性層中に及び上に複数のビア及び複数の金属インターコネクトを形成し、複数の金属インターコネクトが、初期ラミネート可撓性層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成するようにそれぞれのビアを通って延在し、初期ラミネート可撓性層を貫通するダイ開口部を形成することを含む。本方法はまた、接着材料によって第１の未切断ラミネート可撓性層を初期ラミネート可撓性層の第１の表面に固定し、初期ラミネート可撓性層のダイ開口部内で接着材料上にダイを配置し、接着材料によって第２の未切断ラミネート可撓性層を初期ラミネート可撓性層の第２の表面に固定し、第１の未切断ラミネート可撓性層と初期ラミネート可撓性層との間及び第２の未切断ラミネート可撓性層と初期ラミネート可撓性層との間の接着材料を硬化させ、第１及び第２の未切断ラミネート可撓性層中に及び上に複数のビア及び複数の金属インターコネクトを形成し、複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、初期ラミネート可撓性層上の金属インターコネクト及びダイ上のダイパッドのうちの一方に直接メタライズされることを含む。
本発明の別の一実施形態によれば、埋込みチップパッケージを形成する方法は、中央ラミネート層中に複数のビアを形成し、中央ラミネート層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成するように、複数のビアを通って延在する複数の金属インターコネクトを形成し、中央ラミネート層を貫通するチップ開口部を形成し、接着材料によって第１の未切断ラミネート層を中央ラミネート層の第１の表面に付着し、中央ラミネート層のチップ開口部内で接着材料上にチップを配置し、チップが中央ラミネート層の厚さに等しい厚さを有することを含む。本方法はまた、接着材料によって第２の未切断ラミネート層を中央ラミネート層の第２の表面に付着し、第１の未切断ラミネート層と中央ラミネート層との間及び第２の未切断ラミネート層と中央ラミネート層との間の接着材料を硬化させ、複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、中央ラミネート層上の金属インターコネクト及びチップ上のチップパッドのうちの一方に直接メタライズされるように、複数のビア及び複数の金属インターコネクトを形成するために第１及び第２の未切断ラミネート層をパターニングすることを含む。
本発明のさらに別の一実施形態によれば、埋込みチップパッケージは、複数のビア及びこの複数のビアを通って延在する複数の金属インターコネクトを形成するために中央ラミネート層を事前パターニングし、複数の金属インターコネクトが中央ラミネート層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成する段階を含むプロセスによって製造される。本プロセスはまた、中央ラミネート層を貫通するダイ開口部を形成し、接着材料によって第１の未切断ラミネート層を中央ラミネート層の第１の表面に付着し、中央ラミネート層のダイ開口部内で接着材料の上にダイを配置し、ダイが中央ラミネート層の厚さに等しい厚さを有し、接着材料によって第２の未切断ラミネート層を中央ラミネート層の第２の表面に付着し、第１の未切断ラミネート可撓性層とベースラミネート可撓性層との間及び第２の未切断ラミネート可撓性層とベースラミネート可撓性層との間の接着材料を同時に一緒に硬化させ、複数のビア及び複数の金属インターコネクトを形成するために第１及び第２の未切断ラミネート可撓性層の両面パターニングを実行し、第１の未切断ラミネート可撓性層の複数のビア及び複数の金属インターコネクトが第１の方向から形成され、第２の未切断ラミネート可撓性層の複数のビア及び複数の金属インターコネクトが第１の方向と反対である第２の方向から形成されることを含む。
本発明を限られた数の実施形態にだけ関連して詳細に説明してきたが、本発明がかかる開示した実施形態に限定されないことが、容易に理解されるはずである。それどころか、本発明は、これまでに説明していない任意の数の変形形態、代替形態、置換形態又は等価な配置を組み入れるように修正することができ、しかしこれらは本発明の精神及び範囲に対応する。加えて、本発明の様々な実施形態を説明してきたが、本発明の態様が説明した実施形態の一部だけを含むことができることを理解されたい。したがって、本発明は、上記の記載によって限定されるように見なされないだけなく、別記の特許請求の範囲の範囲によって限定されるだけである。
１０ 埋設ダイモジュール
１２ チップ
１４ ラミネート層
１６ 枠
１８ 初期ラミネート可撓性層
２０ ビア
２２ 金属インターコネクト
２４ 第１の表面
２６ 第２の表面
２８ 開口部
３０ ダイ
３２ 未切断ラミネート可撓性層
３４ 接着材料
３６ 周縁凹部領域
３８ 未切断ラミネート可撓性層
４０ パッド
４２ 外向き表面
４４ 第１の方向
４６ 第２の方向
４８ 追加の未切断ラミネート可撓性層
５０ 追加の未切断ラミネート可撓性層
５１ 接着材料
５２ はんだマスク層
５４ ボールグリッドアレイパッケージ
５６ 埋設ダイモジュール
５８ ボールグリッドアレイ
６０ 埋設ダイモジュール
６２ 第１のダイ
６４ 第２のダイ
６６ 初期ラミネート可撓性層
６８ ダイ開口部
７０ ダイ開口部
７２ 隣接する未切断ラミネート可撓性層
７４ 隣接する未切断ラミネート可撓性層
７６ パッド

Claims (20)

  1. 埋設ダイモジュールを形成する方法であって、
    初期ラミネート可撓性層を用意し、
    前記初期ラミネート可撓性層中に及び上に複数のビア及び複数の金属インターコネクトを形成し、前記複数の金属インターコネクトが、前記初期ラミネート可撓性層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成するようにそれぞれのビアを通って延在し、
    前記初期ラミネート可撓性層を貫通するダイ開口部を形成し、
    接着材料によって第１の未切断ラミネート可撓性層を前記初期ラミネート可撓性層の前記第１の表面に固定し、
    前記初期ラミネート可撓性層の前記ダイ開口部内で前記接着材料上にダイを配置し、
    接着材料によって第２の未切断ラミネート可撓性層を前記初期ラミネート可撓性層の前記第２の表面に固定し、
    前記第１の未切断ラミネート可撓性層と前記初期ラミネート可撓性層との間及び前記第２の未切断ラミネート可撓性層と前記初期ラミネート可撓性層との間の前記接着材料を硬化させ、
    前記第１及び第２の未切断ラミネート可撓性層中に及び上に複数のビア及び複数の金属インターコネクトを形成し、前記複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、前記初期ラミネート可撓性層上の金属インターコネクト及び前記ダイ上のダイパッドのうちの一方に直接メタライズされる
    ことを含んでなる方法。
  2. 接着材料によって追加の未切断ラミネート可撓性層を前記第１及び第２の未切断ラミネート可撓性層の各々に固定し、
    複数のビア及び複数の金属インターコネクトを形成するために前記追加の未切断ラミネート可撓性層の各々を選択的にパターニングし、前記複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、前記第１及び第２の未切断ラミネート可撓性層のそれぞれ一方の上の金属インターコネクトに直接メタライズされる
    ことをさらに含む、請求項１記載の方法。
  3. 前記第１の未切断ラミネート可撓性層を前記初期ラミネート可撓性層に真空ラミネートし、
    前記第２の未切断ラミネート可撓性層を前記初期ラミネート可撓性層に真空ラミネートする
    ことをさらに含む、請求項１記載の方法。
  4. 前記ダイ開口部を形成することは、前記ダイが前記開口部内に配置されるときに周縁凹部領域が前記ダイの周りに存在するように、前記ダイの面積よりも大きな面積を有する開口部を形成することを含み、
    前記周縁凹部領域は、空所が前記ダイの周りに存在しないように、前記第１及び第２の未切断ラミネート可撓性層を前記初期ラミネート可撓性層に前記真空ラミネートすることの結果として接着材料で完全に充填される、請求項３記載の方法。
  5. 前記ダイが前記初期ラミネート可撓性層の厚さに等しい厚さを有する、請求項１記載の方法。
  6. 前記第１の未切断ラミネート可撓性層を前記初期ラミネート可撓性層の前記第１の表面に前記固定することが、
    前記接着材料で前記第１の未切断ラミネート可撓性層をコーティングし、
    前記接着材料によって前記第１の未切断ラミネート可撓性層を前記初期ラミネート可撓性層にラミネートする
    ことを含む、請求項１記載の方法。
  7. 前記第１及び第２の未切断ラミネート可撓性層は、前記接着材料の硬化が起こらない温度で前記初期ラミネート可撓性層にラミネートされる、請求項６記載の方法。
  8. 形成した前記ダイ開口部内に配置した前記ダイを有する前記初期ラミネート可撓性層が、前記第１及び第２の表面にそれぞれ追加された同じ数の未切断ラミネート可撓性層を有する前記埋設ダイモジュール内の中央ラミネート可撓性層を含む、請求項１記載の方法。
  9. 前記複数の金属インターコネクトを形成することが、
    前記ラミネート可撓性層上に金属材料を堆積し、
    前記金属インターコネクトを形成するために前記金属材料をパターニングし、エッチングする
    ことを含む、請求項１記載の方法。
  10. 前記初期ラミネート可撓性層を貫通する第２のダイ開口部を形成し、
    前記初期ラミネート可撓性層の前記第２のダイ開口部内で前記第１の未切断ラミネート可撓性層上の前記接着材料上に第２のダイを配置する
    ことをさらに含む、請求項１記載の方法。
  11. 埋込みチップパッケージを形成する方法であって、

    中央ラミネート層中に複数のビアを形成し、
    前記中央ラミネート層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成するように、前記複数のビアを通って延在する複数の金属インターコネクトを形成し、
    前記中央ラミネート層を貫通するチップ開口部を形成し、
    接着材料によって第１の未切断ラミネート層を前記中央ラミネート層の前記第１の表面に付着し、
    前記中央ラミネート層の前記チップ開口部内で前記接着材料上にチップを配置し、前記チップが前記中央ラミネート層の厚さに等しい厚さを有し、
    接着材料によって第２の未切断ラミネート層を前記中央ラミネート層の前記第２の表面に付着し、
    前記第１の未切断ラミネート層と前記中央ラミネート層との間及び前記第２の未切断ラミネート層と前記中央ラミネート層との間の前記接着材料を硬化させ、
    前記複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、前記中央ラミネート層上の金属インターコネクト及び前記チップ上のチップパッドのうちの一方に直接メタライズされるように、複数のビア及び複数の金属インターコネクトを形成するために前記第１及び第２の未切断ラミネート層をパターニングする
    ことを含んでなる方法。
  12. 前記第１の未切断ラミネート層を前記中央ラミネート層に真空ラミネートし、
    前記第２の未切断ラミネート層を前記中央ラミネート層に真空ラミネートする
    ことをさらに含む、請求項１１記載の方法。
  13. 接着材料によって追加のラミネート層を前記第１及び第２の未切断ラミネート層の各々に固定し、
    複数のビア及び複数の金属インターコネクトを形成するために前記追加のラミネート層の各々をパターニングし、前記複数の金属インターコネクトの各々が、それぞれのビアを通って延在し、前記第１及び第２の未切断ラミネート層のそれぞれ一方の上の金属インターコネクトに直接メタライズされる
    ことをさらに含む、請求項１２記載の方法。
  14. 前記チップ開口部を形成することは、前記チップが前記開口部内に配置されるときに周縁凹部領域が前記チップの周りに存在するように、前記チップの面積よりも大きな面積を有する開口部を形成することを含み、
    前記周縁凹部領域は、空所が前記チップの周りに存在しないように、前記第１及び第２の未切断ラミネート層を前記中央ラミネート層に前記真空ラミネートすることの結果として接着材料で完全に充填される、
    請求項１１記載の方法。
  15. 前記第１及び第２の未切断ラミネート層は、前記接着材料の硬化が起こらない温度で前記中央ラミネート層に付着される、請求項１１記載の方法。
  16. 前記第１及び第２の未切断ラミネート層をパターニングすることが、
    第１の方向から前記第１の未切断ラミネート層中に前記複数のビアを形成し、
    第２の方向から前記第２の未切断ラミネート層中に前記複数のビアを形成する
    ことを含む、請求項１１記載の方法。
  17. 複数のビア及び前記複数のビアを通って延在する複数の金属インターコネクトを形成するために中央ラミネート層を事前パターニングし、前記複数の金属インターコネクトが前記中央ラミネート層の反対向きの第１及び第２の表面の各々の上にインターコネクトを形成し、
    前記中央ラミネート層を貫通するダイ開口部を形成し、
    接着材料によって第１の未切断ラミネート層を前記中央ラミネート層の前記第１の表面に付着し、
    前記中央ラミネート層の前記ダイ開口部内で前記接着材料の上にダイを配置し、前記ダイが前記中央ラミネート層の厚さに等しい厚さを有し、
    接着材料によって第２の未切断ラミネート層を前記中央ラミネート層の前記第２の表面に付着し、
    前記第１の未切断ラミネート可撓性層と前記ベースラミネート可撓性層との間及び前記第２の未切断ラミネート可撓性層と前記ベースラミネート可撓性層との間の前記接着材料を同時に一緒に硬化させ、
    複数のビア及び複数の金属インターコネクトを形成するために前記第１及び第２の未切断ラミネート可撓性層の両面パターニングを実行し、前記第１の未切断ラミネート可撓性層の前記複数のビア及び前記複数の金属インターコネクトが第１の方向から形成され、前記第２の未切断ラミネート可撓性層の前記複数のビア及び前記複数の金属インターコネクトが前記第１の方向と反対である第２の方向から形成される
    段階を含んでなるプロセスによって製造した埋込みチップパッケージ。
  18. 前記プロセスが、前記ダイを囲む周縁凹部領域内に存在するいずれの空所をも前記接着材料で充填するように、前記第１及び第２の未切断ラミネート可撓性層を前記初期ラミネート可撓性層に真空ラミネートすることをさらに含む、請求項１７記載の埋込みチップパッケージ。
  19. 前記ダイが、前記初期ラミネート可撓性層の厚さに等しい厚さを有する、請求項１７記載の埋込みチップパッケージ。
  20. 前記埋込みチップ構造が、前記中央ラミネート層上の前記第１及び第２の未切断ラミネート層の前記両面ラミネーション並びに前記第１の未切断ラミネート層と前記中央ラミネート層との間及び前記第２の未切断ラミネート層と前記中央ラミネート層との間に同じ接着材料を付着することに基づいて完全にバランスのとれた構造を備える、請求項１７記載の埋込みチップパッケージ。
JP2013057468A 2012-03-27 2013-03-21 超薄埋設ダイモジュール及びその製造方法 Active JP6342120B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/431,168 US8658473B2 (en) 2012-03-27 2012-03-27 Ultrathin buried die module and method of manufacturing thereof
US13/431,168 2012-03-27

Publications (3)

Publication Number Publication Date
JP2013243345A true JP2013243345A (ja) 2013-12-05
JP2013243345A5 JP2013243345A5 (ja) 2017-09-21
JP6342120B2 JP6342120B2 (ja) 2018-06-13

Family

ID=47997208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013057468A Active JP6342120B2 (ja) 2012-03-27 2013-03-21 超薄埋設ダイモジュール及びその製造方法

Country Status (7)

Country Link
US (2) US8658473B2 (ja)
EP (1) EP2672789B1 (ja)
JP (1) JP6342120B2 (ja)
KR (1) KR102071522B1 (ja)
CN (2) CN108109982A (ja)
SG (1) SG193756A1 (ja)
TW (1) TWI593030B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122472A (ja) * 2013-12-24 2015-07-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． ビルドアップ絶縁フィルム、それを用いた電子部品内蔵型印刷回路基板、及びその製造方法
JP2015192144A (ja) * 2014-03-27 2015-11-02 インテル・コーポレーション フレキシブル基板上の電気回路
KR20160023585A (ko) * 2014-08-21 2016-03-03 제네럴 일렉트릭 컴퍼니 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
KR20160053807A (ko) * 2014-11-05 2016-05-13 인피니언 테크놀로지스 오스트리아 아게 시스템 및 방법
JP2016219477A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 電子部品内蔵配線板及びその製造方法
WO2017022807A1 (ja) * 2015-08-03 2017-02-09 Ｊｘ金属株式会社 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
KR20180029483A (ko) * 2016-09-12 2018-03-21 삼성전기주식회사 팬-아웃 반도체 패키지
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6438370B2 (ja) * 2015-08-03 2018-12-12 Ｊｘ金属株式会社 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
KR102384863B1 (ko) * 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
EP3206229B1 (en) * 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
KR102566996B1 (ko) * 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
CN106876291B (zh) * 2016-12-30 2020-04-10 清华大学 一种薄芯片柔性扇出封装方法及所制备的封装结构
CN106711053B (zh) * 2016-12-30 2019-09-17 清华大学 薄芯片柔性封装方法及所制备的封装结构
KR102647213B1 (ko) 2016-12-31 2024-03-15 인텔 코포레이션 전자 디바이스 패키지
TWI648854B (zh) * 2017-06-14 2019-01-21 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
US11227841B2 (en) * 2018-06-28 2022-01-18 Intel Corporation Stiffener build-up layer package
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN110957269A (zh) * 2019-11-08 2020-04-03 广东佛智芯微电子技术研究有限公司 一种改善埋入式扇出型封装结构电镀性能的制作方法
CN116034466A (zh) * 2020-09-10 2023-04-28 斯莫特克有限公司 具有集成部件和重新分布层堆叠的电子部件封装

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164475A (ja) * 2000-11-24 2002-06-07 Nitto Denko Corp 半導体装置
JP2011023626A (ja) * 2009-07-17 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011058879A1 (ja) * 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5567657A (en) 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP2002246745A (ja) 2001-02-14 2002-08-30 Ibiden Co Ltd 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP4694007B2 (ja) 2001-02-14 2011-06-01 イビデン株式会社 三次元実装パッケージの製造方法
JP2002270712A (ja) 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US20030116860A1 (en) 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
JP2003234432A (ja) 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板および多層化回路基板
EP2866258B1 (en) 2002-05-31 2019-04-17 Socionext Inc. Semiconductor device and manufacturing method thereof
TWI251916B (en) 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
JP2005317903A (ja) 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
DE102004041889B4 (de) 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
TWI261329B (en) 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
US7640655B2 (en) 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
TWI330401B (en) * 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
US20080318413A1 (en) 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US9262015B2 (en) 2010-06-28 2016-02-16 Intel Corporation System for portable tangible interaction
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164475A (ja) * 2000-11-24 2002-06-07 Nitto Denko Corp 半導体装置
JP2011023626A (ja) * 2009-07-17 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011058879A1 (ja) * 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122472A (ja) * 2013-12-24 2015-07-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． ビルドアップ絶縁フィルム、それを用いた電子部品内蔵型印刷回路基板、及びその製造方法
JP2015192144A (ja) * 2014-03-27 2015-11-02 インテル・コーポレーション フレキシブル基板上の電気回路
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate
KR20160023585A (ko) * 2014-08-21 2016-03-03 제네럴 일렉트릭 컴퍼니 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
KR102392414B1 (ko) * 2014-08-21 2022-05-02 제네럴 일렉트릭 컴퍼니 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
KR101941737B1 (ko) * 2014-11-05 2019-01-23 인피니언 테크놀로지스 오스트리아 아게 시스템 및 방법
KR20160053807A (ko) * 2014-11-05 2016-05-13 인피니언 테크놀로지스 오스트리아 아게 시스템 및 방법
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
US10064287B2 (en) 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
JP2016219477A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 電子部品内蔵配線板及びその製造方法
WO2017022807A1 (ja) * 2015-08-03 2017-02-09 Ｊｘ金属株式会社 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
US10157886B2 (en) 2016-09-12 2018-12-18 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10304807B2 (en) 2016-09-12 2019-05-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101994748B1 (ko) * 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
KR20180029483A (ko) * 2016-09-12 2018-03-21 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
CN108109982A (zh) 2018-06-01
TW201349364A (zh) 2013-12-01
EP2672789B1 (en) 2020-03-18
US20130256900A1 (en) 2013-10-03
TWI593030B (zh) 2017-07-21
KR102071522B1 (ko) 2020-03-02
EP2672789A3 (en) 2017-11-22
JP6342120B2 (ja) 2018-06-13
CN103367169A (zh) 2013-10-23
US9236348B2 (en) 2016-01-12
US8658473B2 (en) 2014-02-25
US20140183750A1 (en) 2014-07-03
KR20130110052A (ko) 2013-10-08
CN103367169B (zh) 2018-02-27
EP2672789A2 (en) 2013-12-11
SG193756A1 (en) 2013-10-30

Similar Documents

Publication Publication Date Title
JP6342120B2 (ja) 超薄埋設ダイモジュール及びその製造方法
JP2013243345A5 (ja)
KR101690549B1 (ko) 내장 칩 패키지
US9226382B2 (en) Printed wiring board
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
US10068840B2 (en) Electrical interconnect for an integrated circuit package and method of making same
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2005216936A (ja) 半導体装置およびその製造方法
CN108074907A (zh) 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
US9570376B2 (en) Electrical interconnect for an integrated circuit package and method of making same
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
JP2009246367A (ja) ウェーハ・スケール・パッケージを形成するシステム及び方法
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170707

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180516

R150 Certificate of patent or registration of utility model

Ref document number: 6342120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250