[go: up one dir, main page]

JP2013012739A - 電気接続端子構造体及びその製造方法 - Google Patents

電気接続端子構造体及びその製造方法 Download PDF

Info

Publication number
JP2013012739A
JP2013012739A JP2012141771A JP2012141771A JP2013012739A JP 2013012739 A JP2013012739 A JP 2013012739A JP 2012141771 A JP2012141771 A JP 2012141771A JP 2012141771 A JP2012141771 A JP 2012141771A JP 2013012739 A JP2013012739 A JP 2013012739A
Authority
JP
Japan
Prior art keywords
layer
connection terminal
intermetallic compound
terminal structure
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012141771A
Other languages
English (en)
Inventor
Don-Jun Lee
リ・ドン・ジュン
Jun-Suk Kim
キム・ジュン・スク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013012739A publication Critical patent/JP2013012739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C23C18/1692—Heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H01L2224/08503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemically Coating (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】本発明は、電気接続端子構造体とその製造方法、及びこれを含むプリント回路基板に関する。
【解決手段】本発明は、接続端子、金属間化合物（ＩＭＣ）、及びはんだ層を含み、前記金属間化合物（ＩＭＣ）は１μｍ以下のニッケルメッキ被膜を含む無電解表面処理メッキ層からなるものである電気接続端子構造体とその製造方法、及びこれを含むプリント回路基板に関する。
本発明による金属間化合物構造を有する電気接続端子構造体は、リフロー工程を経る間はんだ接合界面においてＮｉ−Ｓｎ系の金属間化合物及びリン蓄積層の生成を抑制することにより耐衝撃性を向上させることができ、リフロー（ｒｅｆｌｏｗ）を行う前まではＮｉ層を含んで作業性を向上させることができる結合構造を有する。
【選択図】図４

Description

本発明は、電気接続端子構造体とその製造方法、及びこれを含むプリント回路基板に関する。
携帯電話、電子機器などの電子製品市場が急速に拡大されるにつれ、電子製品の携帯性が次第に重要になっている。このような傾向に伴って、製品を落としたり衝撃を与えるようになる可能性が多くなっている。従って、耐衝撃性は電子製品が具備すべき必須の項目となり、このような耐衝撃性に最も劣っている部分は、主に、電子デバイスを連結させるはんだ（ｓｏｌｄｅｒ）界面である。
通常、ダイ（ｄｉｅ）及びメインボード（ｍａｉｎ ｂｏａｒｄ）などの各種デバイスを連結する方法は、ワイヤーボンディング（ｗｉｒｅ−ｂｏｎｄｉｎｇ）方式とはんだ接合（ｓｏｌｄｅｒ ｊｏｉｎｔ）方式の二つに大別される。このうち、はんだ接合方式を用いる場合、はんだ界面における耐衝撃性は非常に重要な要素である。
一方、電子部品の高密度化に伴ってプリント回路基板（ＰＣＢ）の表面処理に関する技術が多様化している。ＰＣＢ製品は、薄板化、高密度化されており、このような時代の要求に応じて、最近、ＰＣＢの表面処理は、ノイズフリー（Ｎｏｉｓｅ ｆｒｅｅ）などの問題点を解決し、工程を単純化するために、電解Ｎｉ／Ａｕの表面処理からテールレス（Ｔａｉｌｌｅｓｓ）を容易に具現することができる無電解表面処理に変化している。
特に、前記表面処理方法が、Ｎｉを含む無電解Ｎｉ／Ａｕ（以下、ＥＮＩＧとする）メッキ層或いはＮｉ／Ｐｄ／Ａｕ（以下、ＥＮＥＰＩＧとする）メッキ層に用いられる場合、はんだと、前記ニッケルメッキ層であるＥＮＩＧ及びＥＮＥＰＩＧで衝撃により破壊が発生する。このように耐衝撃性に劣っている理由は、前記Ｎｉ層とはんだとの間のリフロー（ｒｅｆｌｏｗ）途中に形成されるＮｉ３ＳＮ４系の金属間化合物（Ｉｎｔｅｒｍｅｔａｌｌｉｃ ｃｏｍｐｏｕｎｄ；ＩＭＣ）とリン蓄積層（Ｐ−ｅｎｒｉｃｈｅｄ ｌａｙｅｒ）のためであると公知されている。
さらに、前記Ｎｉ被膜層内には、様々な元素が含まれており、このうち、リン（ｐｈｏｓｐｈｏｒｕｓ；Ｐ）の濃度は非常に重要である。特に、はんだ接合の際にリンの濃度が高いと、はんだと下に配置された被膜界面にリンを多く含むリン蓄積層（Ｐ−ｅｎｒｉｃｈｅｄ ｌａｙｅｒ）を形成するため、ソルダリング後の信頼性が低下する。これはＰｄにおいても同様であり、被膜中のはんだ接続信頼性（ｓｏｌｄｅｒ ｊｏｉｎｔ ｒｅｌｉａｂｉｌｉｔｙ）が低下する。
添付の図１は、従来無電解Ｎｉ／Ａｕ或いはＮｉ／Ｐｄ／Ａｕを用いて、銅接続端子に、表面処理が施されたメッキ層をはんだ接合方式により金属を内部接合させる場合の形状を示したものである。
これを参照すると、銅接続端子１０上に表面処理メッキ層（不図示）であるＥＮＩＧ及びＥＮＥＰＩＧが形成され、はんだ接合のためのはんだ層２０が位置している。前記Ｎｉメッキ層と前記はんだ層２０がリフロー工程を経る間、前記はんだ接合界面ＡにおいてＮｉ−Ｐ層３０及びリン蓄積層４０、Ｎｉ−Ｓｎ系の金属間化合物５０が形成される。Ｎｉ−Ｐ層３０及びリン蓄積層４０、Ｎｉ−Ｓｎ系の金属間化合物５０の形成によって、はんだ接合界面Ａにおいて割れやすい破断面がよく発生され、ｄｒｏｐ信頼性が悪くなる。
前記金属間化合物及びリン蓄積層の生成は、リフロー過程において、前記表面処理メッキ層とはんだ層に含まれた金属の拡散速度の差によるものである。従って、前記表面処理メッキ層のニッケル（Ｎｉ）とリン（Ｐ）及び前記はんだ層のスズ（Ｓｎ）などが拡散されて前記メッキ層とはんだ層との間で別途の金属間化合物及びリン蓄積層を生成させるようになる。
前記表面処理メッキ層がＥＮＩＧである場合、Ｎｉは少なくとも３μｍ、Ａｕは約０．０５〜０．５μｍの厚さを有し、前記表面処理メッキ層がＥＮＥＰＩＧである場合、Ｎｉは少なくとも３μｍ、Ｐｄは約０．０５〜０．３μｍ、Ａｕは約０．０５〜０．５μｍの厚さを有する。
一方、添付の図２は、従来Ｎｉ層が含まれていない材料（例えばＣｕ ＯＳＰ、Ｉｍｍｅｒｓｉｏｎ Ｓｎなど）を用いて銅接続端子に、表面処理が施されたメッキ層をはんだ接合方式を利用し金属を内部接合させる場合の形状を示したものである。
これを参照すると、銅接続端子１０上に表面処理メッキ層及びはんだ接合のためのはんだ層２０が位置している。この場合には、Ｃｕ−Ｓｎ系の金属間化合物５０が生成される。前記Ｃｕ−Ｓｎ系の金属間化合物を詳細に分析すると、Ｃｕ６Ｓｎ５層とＣｕ３Ｓｎ層の２つ層に分けられる。この場合、リフロー工程や熱処理工程が増加するほど、前記Ｃｕ３Ｓｎ層からボイド（ｖｏｉｄ）が発生して耐熱性及びはんだ信頼性（ｓｏｌｄｅｒａｂｉｌｉｔｙ）が落ちるという問題点がある。
韓国公開特許第１０−２００８−００８８１１６号公報
本発明は、表面処理されたメッキ層をはんだ接合を用いて外部端子と連結する方式において、表面処理されたメッキ層が占めるＮｉ層の厚さを最小化すると、前記ニッケル層の拡散による金属間化合物及びリン蓄積層の生成を抑制することができるという点に着眼した。
従って、本発明は、リフロー過程において、脆弱な構造を有するニッケル層を金属間化合物内に吸収されるように導出し、耐衝撃性に優れ、はんだ接合特性を向上させることができる電気接続端子構造体を提供することを目的とする。
また、本発明は、前記電気接続端子構造体の製造方法を提供することを目的とする。
さらに、本発明は、前記電気接続端子構造体を含むプリント回路基板を提供することを目的とする。
本発明の課題を解決するために、一態様による電気接続端子構造体は、接続端子、金属間化合物（ＩＭＣ）、及びはんだ層を含み、前記金属間化合物（ＩＭＣ）は、１μｍ以下のニッケルメッキ被膜を含む無電解表面処理メッキ層から生成されたことを特徴とする。
前記ニッケルメッキ被膜を含む無電解表面処理メッキ層は、無電解ニッケルメッキ被膜及び無電解金メッキ被膜からなるＥＮＩＧメッキ層、または無電解ニッケルメッキ被膜、無電解パラジウムメッキ被膜及び無電解金メッキ被膜からなるＥＮＥＰＩＧメッキ層であることができる。
前記金属間化合物（ＩＭＣ）は、Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉの組成を有することが好ましい。
前記金属間化合物（ＩＭＣ）において、Ｐｄは０．５〜５ｗｔ％、Ｎｉは２〜２０ｗｔ％の含量で含まれることが好ましい。
前記金属間化合物（ＩＭＣ）の厚さは０．２〜３．０μｍであることが好ましい。
前記電気接続端子構造体の前記無電解表面処理メッキ層と前記はんだ層は、はんだ接合により連結されることができる。
前記はんだ接合部にリン蓄積層（Ｐ−ｅｎｒｉｃｈｅｄ ｌａｙｅｒ）を実質的に含まない。
前記はんだ層の主成分としてＳｎを含むことができる。
本発明の他の課題を解決するために、一態様による電気接続端子構造体の製造方法は、接続端子上にニッケルを含む無電解表面処理メッキ層を形成する段階、前記無電解表面処理メッキ層にはんだ層を形成する段階、及びはんだ接合のためのリフロー（ｒｅｆｌｏｗ）工程により金属間化合物（ＩＭＣ）を形成する段階を経て接続端子、金属間化合物（ＩＭＣ）、及びはんだ層からなる電気接続端子構造体を製造することができる。
前記無電解表面処理メッキ層の無電解ニッケルメッキ被膜の厚さは、１μｍ以下であることが好ましい。
前記金属間化合物（ＩＭＣ）は、Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉの組成を有することが好ましい。
前記金属間化合物（ＩＭＣ）において、Ｐｄは０．５〜５ｗｔ％、Ｎｉは２〜２０ｗｔ％の含量で含まれることが好ましい。
前記金属間化合物（ＩＭＣ）の厚さは、０．２〜３．０μｍであることが好ましい。
前記はんだ接合部にリン蓄積層を含まないことが好ましい。
本発明はまた、前記製造された電気接続端子構造体を含むプリント回路基板を提供することができる。
本発明による金属間化合物構造を有する電気接続端子構造体は、リフロー工程を経る間、はんだ接合界面においてＮｉ−Ｓｎ系の金属間化合物及びリン蓄積層の生成を抑制することにより、耐衝撃性を向上させることができ、リフロー（ｒｅｆｌｏｗ）を行う前には、Ｎｉ層を含んではんだ信頼性（ｓｏｌｄｅｒａｂｉｌｉｔｙ）を向上させることができる結合構造を有する。
従来銅接続端子に、ニッケルを含む無電解表面処理されたメッキ層をはんだ接合させる場合において、金属間化合物が生成される形状を示した図面である。 従来銅接続端子に、ニッケルを含まないメッキ層をはんだ接合させる場合において、金属間化合物が生成される形状を示した図面である。 本発明の一実施形態によりはんだ接合させる場合において、金属間化合物が生成される形状を示した図面である。 本発明の一実施形態による電気接続端子構造体断面を走査型電子顕微鏡で測定した写真である。
本発明をより詳細に説明すると以下のとおりである。
本明細書で用いられる用語は、特定の実施形態を説明するために用いられ、本発明を限定しようとするものではない。本明細書に用いられたように、単数形は文脈上異なる場合を明白に指摘するものでない限り、複数形を含むことができる。また、本明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」及び／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は言及された形状、数字、段階、動作、部材、要素、及び／またはこれらの組み合わせが存在することを特定するものであり、一つ以上の他の形状、数字、段階、動作、部材、要素、及び／またはこれらの組み合わせの存在または付加を排除するものではない。
本発明は、リフロー過程において、接続端子に形成された無電解ニッケルメッキ皮膜層を金属間化合物層内に吸収されるようにすることではんだ接合信頼性が向上された電気接続端子構造体に関する。
本発明による電気接続端子構造体は、接続端子、金属間化合物（ＩＭＣ）、及びはんだ層を含み、前記金属間化合物（ＩＭＣ）は、１μｍ以下のニッケルメッキ被膜を含む無電解表面処理メッキ層から生成されたものであることができる。
このような本発明の電気接続端子構造体の構造を添付の図３に示した。これを参照すると、銅接続端子１１０、金属間化合物１５０、及びはんだ層１２０からなっている。
前記金属間化合物１５０は、リフロー過程において、前記銅接続端子１１０の表面処理のために形成されたニッケルメッキ被膜を含む無電解表面処理メッキ層（不図示）からなることができる。
前記ニッケルメッキ被膜を含む無電解表面処理メッキ層は、無電解ニッケルメッキ被膜及び無電解金メッキ被膜からなるＥＮＩＧメッキ層、または無電解ニッケルメッキ被膜、無電解パラジウムメッキ被膜及び無電解金メッキ被膜からなるＥＮＥＰＩＧメッキ層であることができる。
即ち、リフロー工程を経る前までは前記無電解表面処理メッキ層が形成されており、リフロー工程を経る間に、前記無電解表面処理メッキ層に含まれた無電解金メッキ被膜は、前記はんだ層１２０に吸収され、前記はんだ層１２０の主成分であるＳｎと前記銅接続端子１１０から一部の銅（Ｃｕ）金属が前記無電解表面処理メッキ層のニッケル、及びパラジウムに吸収されて金属間化合物１５０という新しい層（ｌａｙｅｒ）を形成する。
この過程において重要な点は、前記無電解表面処理メッキ層がＥＮＩＧまたはＥＮＥＰＩＧのいずれの構造を有しても、前記メッキ層のニッケルメッキ被膜の厚さは１μｍ以下、好ましくは０．０２〜０．５μｍの範囲に、非常に薄くなければならないという点である。その理由は、ニッケルメッキ被膜が厚い場合、ニッケル層の一部はＩＭＣ反応に参加せず残存するようになるが、この時、前記ニッケルメッキ被膜内には他の元素、特にリン（Ｐ）が含まれているため、リン蓄積層（Ｐ−ｅｎｒｉｃｈｅｄ ｌａｙｅｒ）を形成するようになる。このように形成されたリン蓄積層は、はんだ接合の側面において良くない影響を及ぼすため、前記ニッケルメッキ被膜の厚さが１μｍを超える場合、従来のように、銅接続端子１１０とはんだ層１２０との間にリン蓄積層、及びＮｉ−Ｓｎ金属間化合物などが生成される問題があって好ましくない。
従って、本発明の電気接続端子構造体において生成される金属間化合物（ＩＭＣ）は、Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉの構造を有するようにしたことを特徴とする。前記金属間化合物（ＩＭＣ）の厚さは０．１〜３μｍであることが好ましい。前記金属間化合物（ＩＭＣ）の厚さが０．１μｍ未満の場合、Ｃｕ３Ｓｎ層のボイド（ｖｏｉｄ）を抑制することができるＮｉの濃度が低すぎて問題となり、また、３μｍを超える場合、脆性が強いＩＭＣ層が厚くなるため、はんだ結合信頼性が悪くなって好ましくない。
前記Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉ構造の金属間化合物（ＩＭＣ）において、Ｐｄは０．５〜５ｗｔ％、Ｎｉは２〜２０ｗｔ％の含量で含まれることが好ましい。
本発明による電気接続端子構造体では、前記無電解表面処理メッキ層と前記はんだ層をはんだ接合により連結する。この場合、前記はんだ接合部においてリン蓄積層（Ｐ−ｅｎｒｉｃｈｅｄ ｌａｙｅｒ）を実質的に含まない。
これは前記詳細な説明のように、無電解表面処理メッキ層においてニッケル層を最小限の厚さに維持させることにより、前記無電解表面処理メッキ層と前記はんだ層の界面接合部においてリン蓄積層を含まないように調節することができるという効果を有する。
本発明の電気接続端子構造体において、前記はんだ層の主成分はＳｎであることが好ましい。前記はんだ層を構成する主成分であるＳｎは、リフロー工程において、前記金属間化合物に一部が吸収され、金属間化合物であるＣｕ−Ｓｎ−Ｐｄ−Ｎｉ構造の一成分として作用する。
本発明による電気接続端子構造体の製造方法を具体的に説明する。先ず、接続端子上にニッケルを含む無電解表面処理メッキ層を形成する。前記接続端子は銅を使用することが好ましい。
前記無電解表面処理メッキ層は、ニッケル金属被膜を含み、前記無電解表面処理メッキ層は、無電解ニッケルメッキ被膜及び無電解金メッキ被膜からなるＥＮＩＧメッキ層、または無電解ニッケルメッキ被膜、無電解パラジウムメッキ被膜及び無電解金メッキ被膜からなるＥＮＥＰＩＧメッキ層であることができる。
前記メッキ層のニッケル金属被膜の厚さは、希望しない金属間化合物の生成を最大限に抑制するために１μｍ以下に形成することが好ましい。
また、前記メッキ層においてパラジウム金属被膜及び金メッキ被膜の厚さはそれぞれ０．０２〜０．３μｍ、及び０．０２〜０．５μｍに形成することができる。
本発明による無電解表面処理メッキ層を構成するパラジウム、及び金メッキ液は、当業界において一般的に用いられるものであれば、特に限定されず使用されることができる。また、具体的なメッキ方法も通常のレベルのものであり、特に限定されない。
前記のように銅接続端子に無電解ニッケルメッキ被膜及び無電解金メッキ被膜からなる無電解表面処理メッキ層、または無電解ニッケルメッキ被膜、無電解パラジウムメッキ被膜、及び無電解金メッキ被膜からなる無電解表面処理メッキ層を順次に形成した後、前記無電解表面処理メッキ層にはんだ層を形成する。
前記はんだ層は、市販されているはんだボールを使用したり、別途のはんだ層で塗布して形成することができ、どのようなものを使用してもよい。
最後に、はんだ接合のためのリフロー（ｒｅｆｌｏｗ）工程により金属間化合物（ＩＭＣ）を形成する段階を経て、接続端子、金属間化合物（ＩＭＣ）、及びはんだ層からなる電気接続端子構造体を製造することができる。
前記リフロー工程は、通常のはんだ方式を用いて接合する方法に使用される条件に基づき行われることができ、本発明において特に限定されない。
リフロー工程を経て製造された前記金属間化合物（ＩＭＣ）は、Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉ構造を有することが好ましい。前記Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉ構造の金属間化合物（ＩＭＣ）において、Ｐｄは０．５〜５ｗｔ％、Ｎｉは２〜２０ｗｔ％の含量で含まれることが好ましい。
また、前記金属間化合物（ＩＭＣ）の厚さは、０．１〜３μｍであることが好ましい。
本発明による電気接続端子構造体では、前記無電解表面処理メッキ層と前記はんだ層をはんだ接合により連結する。この場合、前記はんだ接合部においてリン蓄積層（Ｐ−ｅｎｒｉｃｈｅｄ ｌａｙｅｒ）を実質的に含まない。
また、本発明では前記Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉ構造以外に他の構造を有する金属間化合物を含まない。従来の方式がＣｕ／Ｎｉ／Ｎｉ−Ｓｎ系の金属間化合物／ｓｏｌｄｅｒの界面を有する構造、或いはＣｕ／Ｃｕ−Ｓｎ系の金属間化合物／ｓｏｌｄｅｒの界面構造を有する方式であれば、本発明はＣｕ／Ｎｉ−Ｓｎ−Ｐｄ−Ｃｕの金属間化合物／ｓｏｌｄｅｒの界面を有する構造を有する。
従って、本発明による電気接続端子構造体は、耐衝撃性を向上させることができ、リフローを行う前まではＮｉ層を有しているため、はんだ信頼性が既存のＮｉ／Ａｕ層のレベルまで満足させられる結合構造を有することができる。
本発明はまた、前記製造された電気接続端子構造体を含むプリント回路基板を提供することができる。
本発明を実施例により詳細に説明すると以下のとおりであるが、これら実施例は単に本発明を例示するためのものであって、本発明はこれらに限定されるものではない。
テスト基板製造
銅張積層板にホールを加工してスルーホールメッキを行って、エッチングレジストを形成し、不要な銅をエッチング除去して不要な位置にメッキを析出させないためにはんだレジストを兼ねたメッキレジストにおいて、Φ６００μｍのはんだボール接続端子用パッドを形成してテスト基板を製造した。
前処理工程
以下の工程により、製造されたテスト基板のはんだボール接続端子用パッドに、表面処理を形成する前処理を施した。前記テスト基板を脱脂液ＡＣＬ−００７（ＵＹＥＭＵＲＡ社製、商品名）に５０℃で３分間浸漬し、その後、２分間水洗した後、１００ｇ／ＬのＳｏｄｉｕｍ Ｐｅｒｐｈｏｓｐｈａｔｅ溶液に１分間浸漬してエッチングを行った。その後、２分間水洗して１０％の硫酸で１分間浸漬して酸活性を行った後、２分間水洗した。その後、メッキ活性化処理液であるＡｃｃｅｍａｒｔａ ＭＳＲ−２８（ＵＹＥＭＵＲＡ社製、商品名）に３５℃で３分間浸漬処理した後、２分間水洗した。
実施例
１）無電解Ｎｉメッキ
前記前処理工程を経た基板を、メッキ被膜中に含まれたリンが６〜９ｗｔ％の含量を有するｍｅｄｉｕｍ Ｎｉ−Ｐ形態の無電解Ｎｉメッキ液（ＴＯＰ ＮＩＣＯＲＯＮ ＬＰＨ−ＬＦ：ＯＫＵＮＯ社製）に７５℃で１分間浸漬した後、２分間洗浄して、厚さ０．１μｍの無電解ニッケルメッキ被膜を得た。
２）無電解Ｐｄメッキ
前記無電解Ｎｉメッキが施された基板を、無電解Ｐｄメッキ液であるＸＴＰ（Ｐ＝３ｗｔ％、ＵＹＥＭＵＲＡ社製）に５０℃で１０分間浸漬した後、２分間洗浄して、厚さ０．１μｍの無電解パラジウムメッキ被膜を得た。
３）無電解Ａｕメッキ
前記Ｐｄがメッキされた基板を、無電解金メッキ液ＧｏＢｒｉｇｈｔ ＴＳＢ−７２（ＵＹＥＭＵＲＡ社製）に８０℃で５分間浸漬した後、２分間洗浄して１５０℃の送風乾燥機で５分間乾燥した。厚さ０．１μｍの無電解金メッキ被膜が形成された無電解ニッケル／パラジウム／金メッキ層を得た。
４）はんだ接合
前記メッキされた基板のはんだボール接続用端子に、Ｓｎを主成分とするＰｂフリーはんだボール（ＳＡＣ３０５、Φ７６０μｍ：千住金属工業社製）をリフロー（ｒｅｆｌｏｗ）工程において接続した。接続後に、製造した基板を１５０℃で１００時間熱処理を施した。
実験例
前記リフロー工程を経た基板の断面を走査型電子顕微鏡で観察し、その結果を添付の図４に示した。
添付の図４で確認できるように、本発明による電気接続端子構造体は、銅接続端子、Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉ構造の金属間化合物、及びはんだ層が形成されていることが確認できる。
本発明による金属間化合物の構造にはリン成分を含んでおらず、従来の破断の原因を提供する可能性のあるＮｉ−Ｓｎ系の金属間化合物を含まない。このような結果は、銅接続端子にメッキされる無電解表面処理メッキ層のニッケル層の厚さを最小化することにより得られる効果であって、希望しない金属間化合物の生成を抑制して基板の耐衝撃性を向上させることができ、はんだ接合の際に信頼性を確保することができる。
１０、１１０ 銅接続端子
２０、１２０ はんだ層
３０ Ｎｉ−Ｐ層
４０ リン蓄積層（Ｐ−ｅｎｒｉｃｈｅｄ ｌａｙｅｒ）
５０、１５０ 金属間化合物
Ａ はんだ接合界面

Claims (15)

  1. 接続端子、金属間化合物（ＩＭＣ）、及びはんだ層を含み、
    前記金属間化合物（ＩＭＣ）は、１μｍ以下のニッケルメッキ被膜を含む無電解表面処理メッキ層から生成されたものである電気接続端子構造体。
  2. 前記ニッケルメッキ被膜を含む無電解表面処理メッキ層は、無電解ニッケルメッキ被膜及び無電解金メッキ被膜からなるＥＮＩＧメッキ層、または無電解ニッケルメッキ被膜、無電解パラジウムメッキ被膜及び無電解金メッキ被膜からなるＥＮＥＰＩＧメッキ層である請求項１に記載の電気接続端子構造体。
  3. 前記金属間化合物（ＩＭＣ）は、Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉからなる請求項１に記載の電気接続端子構造体。
  4. 前記金属間化合物（ＩＭＣ）は、Ｐｄの含量が０．５〜５ｗｔ％、Ｎｉの含量が２〜２０ｗｔ％の構造を有するものである請求項１に記載の電気接続端子構造体。
  5. 前記金属間化合物（ＩＭＣ）の厚さは０．１〜３μｍである請求項１に記載の電気接続端子構造体。
  6. 前記電気接続端子構造体の前記無電解表面処理メッキ層と前記はんだ層は、はんだ接合により連結されるものである請求項１に記載の電気接続端子構造体。
  7. 前記はんだ接合部にリン蓄積層（Ｐ−ｅｎｒｉｃｈｅｄ ｌａｙｅｒ）を含まない請求項６に記載の電気接続端子構造体。
  8. 前記はんだ層の主成分はＳｎである請求項１に記載の電気接続端子構造体。
  9. 接続端子上にニッケルを含む無電解表面処理メッキ層を形成する段階、
    前記無電解表面処理メッキ層にはんだ層を形成する段階、及び
    はんだ接合のためのリフロー（ｒｅｆｌｏｗ）工程により金属間化合物（ＩＭＣ）を形成する段階を含む接続端子、金属間化合物（ＩＭＣ）、及びはんだ層からなる電気接続端子構造体の製造方法。
  10. 前記無電解表面処理メッキ層の無電解ニッケルメッキ被膜の厚さは１μｍ以下である請求項９に記載の電気接続端子構造体の製造方法。
  11. 前記金属間化合物（ＩＭＣ）は、Ｃｕ−Ｓｎ−Ｐｄ−Ｎｉからなる請求項９に記載の電気接続端子構造体。
  12. 前記金属間化合物（ＩＭＣ）において、Ｐｄは０．５〜５ｗｔ％、Ｎｉは２〜２０ｗｔ％の含量で含まれる請求項１１に記載の電気接続端子構造体。
  13. 前記金属間化合物（ＩＭＣ）の厚さは０．１〜３μｍである請求項９に記載の電気接続端子構造体の製造方法。
  14. はんだ接合部にリン蓄積層を含まない請求項９に記載の電気接続端子構造体の製造方法。
  15. 請求項１に記載の電気接続端子構造体を含むプリント回路基板。
JP2012141771A 2011-06-28 2012-06-25 電気接続端子構造体及びその製造方法 Pending JP2013012739A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110062947A KR101184875B1 (ko) 2011-06-28 2011-06-28 전기 접속단자 구조체 및 이의 제조방법
KR10-2011-0062947 2011-06-28

Publications (1)

Publication Number Publication Date
JP2013012739A true JP2013012739A (ja) 2013-01-17

Family

ID=47113957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012141771A Pending JP2013012739A (ja) 2011-06-28 2012-06-25 電気接続端子構造体及びその製造方法

Country Status (3)

Country Link
US (1) US20130000967A1 (ja)
JP (1) JP2013012739A (ja)
KR (1) KR101184875B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230900A (ja) * 2014-06-03 2015-12-21 三菱マテリアル株式会社 パワーモジュール
JP2016034665A (ja) * 2014-08-04 2016-03-17 デラウェア キャピタル フォーメーション インコーポレイテッド 自動半田付け接続検査を伴う半田ごて
JP6029039B1 (ja) * 2015-07-08 2016-11-24 オーケー インターナショナル，インコーポレイティド 自動はんだ接続検証のためのインテリジェントはんだ付けカートリッジ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570421B2 (en) 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
WO2024261536A1 (en) * 2023-06-19 2024-12-26 Amphenol Interconnect India Pvt. Ltd. A method to improve a plurality of material properties of an electrical joint

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2012204476A (ja) * 2011-03-24 2012-10-22 Toppan Printing Co Ltd 配線基板およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812296B2 (ja) 2004-12-24 2011-11-09 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2007031826A (ja) 2005-06-23 2007-02-08 Hitachi Chem Co Ltd 接続用端子、およびこれを有する半導体搭載用基板
KR100793970B1 (ko) 2007-03-12 2008-01-16 삼성전자주식회사 Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2012204476A (ja) * 2011-03-24 2012-10-22 Toppan Printing Co Ltd 配線基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230900A (ja) * 2014-06-03 2015-12-21 三菱マテリアル株式会社 パワーモジュール
JP2016034665A (ja) * 2014-08-04 2016-03-17 デラウェア キャピタル フォーメーション インコーポレイテッド 自動半田付け接続検査を伴う半田ごて
JP6029039B1 (ja) * 2015-07-08 2016-11-24 オーケー インターナショナル，インコーポレイティド 自動はんだ接続検証のためのインテリジェントはんだ付けカートリッジ

Also Published As

Publication number Publication date
US20130000967A1 (en) 2013-01-03
KR101184875B1 (ko) 2012-09-20

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
JP5552958B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
CN103314651B (zh) 用于获得对印刷电路板和ic基板上的铜线键合的钯表面修饰的方法
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JP5042894B2 (ja) 電子部品およびその製造方法
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
JP5755231B2 (ja) 錫及び錫合金の無電解めっき法
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
WO2005034597A1 (ja) 配線基板のパッド構造及び配線基板
KR20140035701A (ko) 금 박막 형성 방법 및 인쇄회로기판
JP2012140705A (ja) 基板構造物及びその製造方法
JP2002167676A (ja) 無電解金メッキ方法
JP6280754B2 (ja) 配線基板、及び配線基板の製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP2005054267A (ja) 無電解金めっき方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP6025259B2 (ja) めっき物
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP2010147245A (ja) 電子部品の製造方法
JP2011006762A (ja) 端子接続部の表面被膜構造及びその形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131112