JP2012182395A - 電子デバイス - Google Patents
電子デバイス Download PDFInfo
- Publication number
- JP2012182395A JP2012182395A JP2011045727A JP2011045727A JP2012182395A JP 2012182395 A JP2012182395 A JP 2012182395A JP 2011045727 A JP2011045727 A JP 2011045727A JP 2011045727 A JP2011045727 A JP 2011045727A JP 2012182395 A JP2012182395 A JP 2012182395A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- power amplifier
- electrode
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】本発明は、絶縁性基板10と、絶縁性基板10の上面にフリップチップ実装されたパワーアンプ20と、絶縁性基板10上に設けられ、パワーアンプ20を封止し、パワーアンプ20より高い熱伝導率を有する封止部材22と、絶縁性基板10を貫通し、封止部材22と接触し、絶縁性基板10より高い熱伝導率を有するビア配線16cと、を具備する電子デバイスである。
【選択図】図3
Description
サンプルA:比較例1において絶縁性基板110をHTCC基板としたサンプル
サンプルB:比較例2において絶縁性基板110をHTCC基板としたサンプル
サンプルC:実施例1において絶縁性基板10をHTCC基板としたサンプル
サンプルD:実施例2において絶縁性基板10をHTCC基板としたサンプル
サンプルE:比較例1において絶縁性基板110をLTCC基板としたサンプル
サンプルF:比較例2において絶縁性基板110をLTCC基板としたサンプル
サンプルG:実施例1において絶縁性基板10をLTCC基板としたサンプル
サンプルH:実施例2において絶縁性基板10をLTCC基板としたサンプル
サンプルA
ボンディングワイヤ111:金(Au)
導電性接着剤113:銀(Ag)ペースト
封止部材122:エポキシ樹脂
外部接続電極112a〜112b、電極114a〜114b、ビア配線116
a〜116b:タングステン(W)
サンプルB
バンプ124:金(Au)
サンプルC
封止部材22:錫銀(SnAg)からなる半田
バンプ24:金(Au)
外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c:
タングステン(W)
サンプルD
封止部材22:錫銀(SnAg)からなる半田
バンプ24:金(Au)
外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c、
内部配線層18a〜18c:タングステン(W)
サンプルE、サンプルF
外部接続電極112a〜112b、電極114a〜114b、ビア配線116
a〜116b:銅(Cu)
サンプルG
封止部材22:錫銀(SnAg)からなる半田
バンプ24:金(Au)
外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c:
銅(Cu)
サンプルH
封止部材22:錫銀(SnAg)からなる半田
バンプ24:金(Au)
外部接続電極12a〜12c、電極14a〜14c、ビア配線16a〜16c、内部配線層18a〜18c:銅(Cu)
マザーボード30及びマザーボード130:0.45W/(m・K)
HTCC基板:1.6W/(m・K)
LTCC基板:3.5W/(m・K)
エポキシ樹脂:0.5〜1.5W/(m・K)
銀(Ag)ペースト:1.5〜2W/(m・K)
タングステン(W):180W/(m・K)
銅(Cu):380W/(m・K)
絶縁性基板10及び絶縁性基板110の厚さ:0.25mm
ビア配線16a〜16cの太さ:0.075mm
マザーボード30及びマザーボード130の厚さ:0.25mm
そしてパワーアンプ120及びパワーアンプ20発熱量は5.9×109W/m3とし、マザーボード130の下面及びマザーボード30の下面を25℃とした場合の、パワーアンプ120及びパワーアンプ20の温度を検証した。
外部接続電極 12a、12b、12c、12d、12f、12g
電極 14a、14b、14c、14d、14e、14f、14g
ビア配線 16a、16b、16c、16d、16f、16g
内部配線層 18a、18b、18c、18f、18g
パワーアンプ 20
封止部材 22
バンプ 24
マザーボード 30
SAWデバイスチップ 32
チップ部品 34
金属層 38
保護膜 40、45
電子デバイス 100、200、300、400、500、600、700、800、900
Claims (10)
- 基板と、
前記基板の上面にフリップチップ実装された能動素子と、
前記基板上に設けられ、前記能動素子を封止し、前記能動素子より高い熱伝導率を有する封止部と、
前記基板を貫通し、前記封止部と接触し、前記基板より高い熱伝導率を有する放熱部と、を具備することを特徴とする電子デバイス。 - 前記封止部は金属からなることを特徴とする請求項1記載の電子デバイス。
- 前記放熱部は、ビア配線であることを特徴とする請求項1又は2記載の電子デバイス。
- 前記放熱部の電位は接地電位であることを特徴とする請求項3記載の電子デバイス。
- 前記基板内に設けられ、前記放熱部と接触する内部放熱パターンを具備することを特徴とする請求項1から4いずれか一項記載の電子デバイス。
- 前記基板の上面に実装された弾性波デバイスを具備し、
前記封止部は、前記能動素子と前記弾性波デバイスチップとを封止することを特徴とする請求項1から5いずれか一項記載の電子デバイス。 - 複数の前記内部放熱パターンのうち、前記能動素子の中心から見て前記弾性波デバイスチップに遠い第1内部放熱パターンは、前記能動素子の中心から見て前記弾性波デバイスチップに近い第2内部放熱パターンより大きいことを特徴とする請求項6記載の電子デバイス。
- 前記基板の上面に実装されたチップ部品を具備することを特徴とする請求項1から7いずれか一項記載の電子デバイス。
- 前記封止部の上に設けられ、前記封止部より高い融点を有する金属層を具備することを特徴とする請求項1から8いずれか一項記載の電子デバイス。
- 前記封止部を覆う保護膜を具備することを特徴とする請求項1から9いずれか一項記載の電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011045727A JP2012182395A (ja) | 2011-03-02 | 2011-03-02 | 電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011045727A JP2012182395A (ja) | 2011-03-02 | 2011-03-02 | 電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012182395A true JP2012182395A (ja) | 2012-09-20 |
Family
ID=47013325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011045727A Pending JP2012182395A (ja) | 2011-03-02 | 2011-03-02 | 電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012182395A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014049965A1 (ja) * | 2012-09-27 | 2014-04-03 | 三洋電機株式会社 | 実装基板を用いた回路モジュール |
WO2014136735A1 (ja) * | 2013-03-04 | 2014-09-12 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
KR20140121180A (ko) * | 2013-04-05 | 2014-10-15 | 삼성전자주식회사 | 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법 |
JP2015032634A (ja) * | 2013-07-31 | 2015-02-16 | 太陽誘電株式会社 | 電子デバイス |
JP2015092524A (ja) * | 2013-11-08 | 2015-05-14 | 日立金属株式会社 | 電子部品の放熱構造 |
JP2015220645A (ja) * | 2014-05-19 | 2015-12-07 | 太陽誘電株式会社 | 弾性波デバイス |
WO2015190388A1 (ja) * | 2014-06-12 | 2015-12-17 | 日東電工株式会社 | 封止用樹脂シート |
WO2016117196A1 (ja) * | 2015-01-21 | 2016-07-28 | 株式会社村田製作所 | 電力増幅モジュール |
CN108807290A (zh) * | 2018-06-15 | 2018-11-13 | 南通沃特光电科技有限公司 | 一种半导体功率器件封装模块及其制造方法 |
WO2021010173A1 (ja) * | 2019-07-12 | 2021-01-21 | ソニーセミコンダクタソリューションズ株式会社 | 配線モジュール及び撮像装置 |
US11004837B2 (en) | 2018-09-14 | 2021-05-11 | Toshiba Memory Corporation | Semiconductor device with improved heat dissipation |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0432251A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | 半導体パッケージ及びその製造方法 |
JPH08279576A (ja) * | 1995-04-07 | 1996-10-22 | Shinko Electric Ind Co Ltd | 半導体素子の実装構造体及び半導体素子の実装方法 |
JPH10125834A (ja) * | 1996-10-23 | 1998-05-15 | Nec Corp | 半導体素子の放熱構造 |
JPH10284654A (ja) * | 1997-04-11 | 1998-10-23 | Nec Corp | 半導体装置の冷却構造 |
JP2005026373A (ja) * | 2003-06-30 | 2005-01-27 | Tdk Corp | 放熱構造を備えた電子部品 |
JP2005243787A (ja) * | 2004-02-25 | 2005-09-08 | Kyocera Corp | 高周波モジュール |
JP2006203149A (ja) * | 2004-12-24 | 2006-08-03 | Fujitsu Media Device Kk | 電子部品及びその製造方法 |
JP2007535230A (ja) * | 2004-01-30 | 2007-11-29 | ノキア コーポレイション | 封入された電子部品内における熱放散を改善する方法 |
JP2010200221A (ja) * | 2009-02-27 | 2010-09-09 | Taiyo Yuden Co Ltd | 電子部品、デュープレクサ、通信モジュール、通信装置、および電子部品の製造方法 |
-
2011
- 2011-03-02 JP JP2011045727A patent/JP2012182395A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0432251A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | 半導体パッケージ及びその製造方法 |
JPH08279576A (ja) * | 1995-04-07 | 1996-10-22 | Shinko Electric Ind Co Ltd | 半導体素子の実装構造体及び半導体素子の実装方法 |
JPH10125834A (ja) * | 1996-10-23 | 1998-05-15 | Nec Corp | 半導体素子の放熱構造 |
JPH10284654A (ja) * | 1997-04-11 | 1998-10-23 | Nec Corp | 半導体装置の冷却構造 |
JP2005026373A (ja) * | 2003-06-30 | 2005-01-27 | Tdk Corp | 放熱構造を備えた電子部品 |
JP2007535230A (ja) * | 2004-01-30 | 2007-11-29 | ノキア コーポレイション | 封入された電子部品内における熱放散を改善する方法 |
JP2005243787A (ja) * | 2004-02-25 | 2005-09-08 | Kyocera Corp | 高周波モジュール |
JP2006203149A (ja) * | 2004-12-24 | 2006-08-03 | Fujitsu Media Device Kk | 電子部品及びその製造方法 |
JP2010200221A (ja) * | 2009-02-27 | 2010-09-09 | Taiyo Yuden Co Ltd | 電子部品、デュープレクサ、通信モジュール、通信装置、および電子部品の製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014049965A1 (ja) * | 2012-09-27 | 2014-04-03 | 三洋電機株式会社 | 実装基板を用いた回路モジュール |
WO2014136735A1 (ja) * | 2013-03-04 | 2014-09-12 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
US9907175B2 (en) | 2013-03-04 | 2018-02-27 | Longitude Semiconductors S.A.R.L. | Semiconductor device |
KR102178826B1 (ko) * | 2013-04-05 | 2020-11-13 | 삼성전자 주식회사 | 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법 |
KR20140121180A (ko) * | 2013-04-05 | 2014-10-15 | 삼성전자주식회사 | 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법 |
JP2015032634A (ja) * | 2013-07-31 | 2015-02-16 | 太陽誘電株式会社 | 電子デバイス |
JP2015092524A (ja) * | 2013-11-08 | 2015-05-14 | 日立金属株式会社 | 電子部品の放熱構造 |
JP2015220645A (ja) * | 2014-05-19 | 2015-12-07 | 太陽誘電株式会社 | 弾性波デバイス |
WO2015190388A1 (ja) * | 2014-06-12 | 2015-12-17 | 日東電工株式会社 | 封止用樹脂シート |
JP2016000784A (ja) * | 2014-06-12 | 2016-01-07 | 日東電工株式会社 | 封止用樹脂シート |
CN106459445A (zh) * | 2014-06-12 | 2017-02-22 | 日东电工株式会社 | 密封用树脂片 |
WO2016117196A1 (ja) * | 2015-01-21 | 2016-07-28 | 株式会社村田製作所 | 電力増幅モジュール |
US10404226B2 (en) | 2015-01-21 | 2019-09-03 | Murata Manufacturing Co., Ltd. | Power amplifier module |
CN108807290A (zh) * | 2018-06-15 | 2018-11-13 | 南通沃特光电科技有限公司 | 一种半导体功率器件封装模块及其制造方法 |
US11004837B2 (en) | 2018-09-14 | 2021-05-11 | Toshiba Memory Corporation | Semiconductor device with improved heat dissipation |
WO2021010173A1 (ja) * | 2019-07-12 | 2021-01-21 | ソニーセミコンダクタソリューションズ株式会社 | 配線モジュール及び撮像装置 |
US11882646B2 (en) | 2019-07-12 | 2024-01-23 | Sony Semiconductor Solutions Corporation | Wiring module and imaging apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012182395A (ja) | 電子デバイス | |
US10404226B2 (en) | Power amplifier module | |
US7211934B2 (en) | Electronic device and method of manufacturing the same | |
US8592959B2 (en) | Semiconductor device mounted on a wiring board having a cap | |
JP3982876B2 (ja) | 弾性表面波装置 | |
US11277114B2 (en) | Elastic wave device and manufacturing method therefor | |
KR100714917B1 (ko) | 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지 | |
JP2012151698A (ja) | 弾性波デバイス | |
JPH11214578A (ja) | Mmicパッケージ | |
KR20120132387A (ko) | 모듈 및 모듈 제조 방법 | |
US10862450B2 (en) | Elastic wave device | |
JP7565365B2 (ja) | 配線用に構成されたデバイスキャリア、配線を有するデバイスキャリアを実装するパッケージ、およびその製作方法 | |
US8363422B2 (en) | Electronic component module and method for manufacturing the same | |
JP2013131711A (ja) | 電子部品 | |
US11121099B2 (en) | Semiconductor device | |
JP6054188B2 (ja) | 半導体パッケージおよびその製造方法 | |
KR20180101832A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP4858985B2 (ja) | 弾性表面波フィルタパッケージ | |
JP2015023194A (ja) | 半導体装置 | |
KR20060095092A (ko) | 고주파 모듈 부품 및 그 제조 방법 | |
JP2003179181A (ja) | 樹脂製配線基板 | |
JP7320923B2 (ja) | モジュール | |
KR20040063784A (ko) | 반도체장치 | |
US20180240738A1 (en) | Electronic package and fabrication method thereof | |
JP6579396B2 (ja) | 半導体装置、及び基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160105 |