[go: up one dir, main page]

JP2012134300A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012134300A
JP2012134300A JP2010284700A JP2010284700A JP2012134300A JP 2012134300 A JP2012134300 A JP 2012134300A JP 2010284700 A JP2010284700 A JP 2010284700A JP 2010284700 A JP2010284700 A JP 2010284700A JP 2012134300 A JP2012134300 A JP 2012134300A
Authority
JP
Japan
Prior art keywords
case
semiconductor device
main electrode
electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010284700A
Other languages
English (en)
Inventor
Yukimasa Hayashida
幸昌 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010284700A priority Critical patent/JP2012134300A/ja
Priority to US13/178,952 priority patent/US20120153451A1/en
Priority to CN2011102707776A priority patent/CN102569229A/zh
Priority to DE102011087353A priority patent/DE102011087353A1/de
Publication of JP2012134300A publication Critical patent/JP2012134300A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】本発明は、半導体装置のケースに損傷を与えることなく、当該半導体装置と本体装置との締結時の締結トルクを増加させることができる、半導体装置を提供する。
【解決手段】本発明に係る半導体装置１００は、半導体素子１と、半導体素子１と接続される主電極８１，８２と、半導体素子１を封止する、ケース１１とを備えている。主電極８１，８２は、ケース１１内部からケース１１外部に延設されており、ケース１１外部へ延設されている主電極８１，８２の延設部分８１Ａにおいて、外部端子と締結する雄ねじまたは雌ねじが、一体的に設けられている。
【選択図】図２

Description

本発明は、大電力用などの半導体装置に関するものであり、特に当該半導体装置のケース部分に関するものでる。
インバータ装置などでは、本体装置（外部アプリケーション）と独立して、大電力用の半導体素子を搭載した半導体装置が使用される。当該半導体装置は、半導体素子がケース内部に封止されている。
また、当該半導体装置では、半導体素子と電気的に接続された主電極が、ケース外部へと延設されている。一方、ケース内部にはナットが配設されており、インバータ側の電極と電気的に接続されたボルトは、主電極を介して、当該ナットと締結する。これにより、本体装置と半導体装置とが接続される。
なお、上記締結を可能せしめる半導体装置側の構造を示す先行文献として、たとえば特許文献１が存在する。
特開２０１０−９８０３６号公報
半導体装置と本体装置との締結は、上記の通り、ケースにアウトサートされたナットで行われている。半導体装置の締結耐力は、ナットとケースで保持しており、従来では、締結の限界はケースが破損する耐力であった。
一方近年、当該締結のトルクアップの要求が生じている。しかしながら、ケースは、ＰＰＳ樹脂などで形成されており、当該ＰＰＳ（ポリフェニレンサルファイド）樹脂の締結耐力は大きくない。したがって、締結によるケースの亀裂・破損を防止するため、締結トルクの設定には限界があった。
そこで、本発明は、半導体装置のケースに損傷を与えることなく、当該半導体装置と本体装置との締結時の締結トルクを増加させることができる、半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る半導体装置は、半導体素子と、前記半導体素子と接続される主電極と、前記半導体素子を封止する、ケースとを備えており、前記主電極は、前記ケース内部から前記ケース外部に延設されており、前記ケース外部へ延設されている前記主電極の延設部分において、外部端子と締結する雄ねじまたは雌ねじが、一体的に設けられている。
本発明に係る半導体装置では、ケース外部へ延設されている主電極の延設部分において、外部端子と締結する雄ねじまたは雌ねじが、一体的に設けられている。
したがって、半導体装置と本体装置との締結の際にかかる力は、ケースでなく、金属製である主電極に印加される。これにより、半導体装置のケースに損傷を与えることなく、当該半導体装置と本体装置との締結時の締結トルクを増加させることができる。
半導体装置の全体構成を示す断面図である。 実施の形態１に係る半導体装置の要部構成（主電極の延設部分付近領域）を示す拡大断面図である。 主電極の延設部分を折り曲げる前の状態を示す拡大断面図である。 実施の形態２に係る半導体装置の要部構成（主電極の延設部分付近領域）を示す拡大断面図である。 実施の形態３に係る半導体装置の要部構成（主電極の延設部分付近領域）を示す拡大断面図である。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
＜実施の形態１＞
まず、半導体装置全体の概略構成について説明する。図１は、半導体装置１００の全体構成を例示する断面図である。
半導体素子１は、基板３に対して、はんだ２によって接合される。基板３は、表面電極４１，４２と、絶縁板３１と、裏面電極３２とから構成されている。
具体的に、絶縁板３１の第一の主面に、表面電極４１，４２が接合され、絶縁板３１の第二の主面に、裏面電極３２が接合されている。そして、図１の例では、表面電極４１上に、はんだ２を介して半導体素子１が接合されている。また、基板３は、裏面電極３２を介して、はんだ５によってベース板６に接合されている。
また、半導体素子１および基板３は、絶縁性のケース１１によって覆われている。
ケース１１には、例えば、ＰＰＳ等のプラスチック材料の成型品（つまり、樹脂製品）を用いることができる。ケース１１には開口部１１ａが形成されており、ケース１１内の電気絶縁性を向上するために、開口部１１ａを介して、ゲル９がケース１１内に充填される。さらに、ケース１１内の耐湿性を向上させるために、開口部１１ａを介して、エポキシ樹脂１０が充填される。当該エポキシ樹脂１０により、ケース１１の上面が封止される。
また、図１の例では、半導体素子１のエミッタ電極は、表面電極４１およびはんだ７を介して、主電極８１と接続されている。また、半導体素子１のコレクタ電極は、アルミワイヤ１４、表面電極４２およびはんだ７を介して、主電極８２と接続されている。各主電極８１，８２は、ケース１１内からケース１１外へと引出されている（延設されている）。ここで、各種電極４１，４２，３２，８１，８２は、銅などの金属成型品を採用できる。
また、本実施の形態に係る半導体装置１００では、インバータ等の本体装置の電極（より具体的には、当該電極と電気的に接続したボルト）は、主電極８１，８２を介して、ナット１２によって接続される。これにより、半導体装置１００の半導体素子１と、本体装置の外部回路とは、電気的に接続される。
なお、図示していない放熱器は、取り付け穴１３を用いてベース板６にねじ止めされる。
以下、図１に示す丸で囲まれた領域付近の具体的な構成について説明する。なお、以下、本実施の形態を含め、他の実施の形態においても、主電極８１側の丸で囲まれた領域付近の構成について説明するが、主電極８２側の丸で囲まれた領域付近の構成についても同様の説明が適用される。
図２は、本実施の形態に係るケース１１外に延設された主電極８１の部分付近の構成を示す拡大断面図である。
図２に示すように、主電極８１は、ケース１１内からケース１１外にかけて延設されている。ここで、ケース１１外に配設されている主電極８１の部分を、延設部分８１Ａと称することとする。主電極８１の延設部分８１Ａは、ケース１１の上面部と面するように配設されている。また、延設部分８１Ａには、穴８１Ｂが形成されている。
これに対して、延設部分８１Ａと面するケース１１の上面には、図２に示すように、凹部１１Ｈが形成されている。そして、当該ケース１１の凹部１１Ｈ内部には、アウトサートにより、ナット１２が配設（埋設）されている。ここで、ナット１２に設けられた穴（図示省略）の中心と、延設部分８１Ａに設けられた穴８１Ｂの中心とは、略一致している。
さらに、本実施の形態では、延設部分８１Ａの下面とナット１２の上面とが、溶接されている。図２において当該溶接の箇所、溶接部分２０として図示されている。ここで、延設分８１Ａの穴８１Ｂの部分と、ナット１２の穴の部分とが面する領域には、溶接部分２０は存在しない。
次に、図２に示す構成の製造方法について説明する。
まず、予め、所望の形状の樹脂製のケース１１を製造する。ここで、当該製造されたケース１１には、ナット１２が配設される凹部１１Ｈ、主電極８１，８２が貫通可能な穴および開口部１１ａ等が形成されている。
一方で、図１に示す構成の基板３の表面電極４１上に、はんだ２により半導体素子１を接合し、基板３の裏面電極３２に、はんだ５によりベース板６を接合する。また、表面電極４１と主電極８１とをはんだ７により接合することにより、半導体素子１のエミッタ電極は、主電極８１と接続される。また、半導体素子１と表面電極４２とをアルミワイヤ１４により接続し、表面電極４２と主電極８２とをはんだ７により接合することにより、半導体素子１のコレクタ電極は、主電極８２と接続される。ここまで工程で作製された部材を、半導体素子構成体と称する。
次に、半導体素子構成体を覆うようにケース１１を配置させ、ケース１１とベース板６とを接着する。ここで、前記半導体素子構成体では、各主電極８１，８２の延設部分８１Ａは、図１の下から上方向に立ち上がっている。したがって、前記のようにケース１１を配置させる際に、ケース１１に設けられた穴に、各主電極８１，８２の延設部分８１Ａを貫通させる。ケース１１とベース板６とを接着した状態おいて、当該延設部分８１Ａは、ケース１１の上面から突出して、立ち上がった状態となっている。
次に、ケース１１に形成された開口部１１ａから、ゲル９をケース１１内に充填し、その後、当該開口部１１ａから、エポキシ樹脂１０をケース１１内に充填する。ここまでの工程により、半導体素子構成体は、ケース１１、エポキシ樹脂１０およびベース板６により封止される。当該封止後の半導体装置における、主電極８１の延設部分８１Ａ付近の拡大構成を、図３の断面図に示す。
図３に示すように、延設部分８１Ａは、ケース１１の上面から突出している。なお、当該延設部分８１Ａには、穴８１Ｂが形成されている。
次に、図３において、延設部分８１Ａにナット１２を溶接する。具体的に、図３において、延設部分８１Ａと右側にナット１２の上面となる部分とを重ねる。ここで、延設部分８１Ａの穴８１Ｂの中心とナット１２の穴の中心とは、略一致している。前記両穴が重なる部分に、インバータなどに設けられたボルトが挿入される。前記延設部分８１Ａとナット１２とを重ねた後、両者を溶接する。これにより、延設部分８１Ａとナット１２とは固着される。
その後、ナット１２が溶接された延設部分８１Ａを、ケース１１に設けられた凹部１１Ｈに向けて、折り曲げる。これにより、延設部分８１Ａはケース１１の上面と面することとなり、また延設部分８１Ａに溶接されたナット１２は、ケース１１の凹部１１Ｈ内に収納される。なお、図２の構成と異なり、延設部分８１Ａがケース１１の上面と密着していても当然良い。
以上のように、本実施の形態では、主電極８１の延設部分８１Ａが、ケース１１の凹部１１Ｈ内に配設されるナット１２と溶接されている。
したがって、本体装置の電極に接続されたボルトとナット１２とを締結する際に、当該締結の耐力は、ナット１２に溶接された金属である主電極８１で保持される。つまり、締結の際にかかる力は、樹脂製であるケース１１でなく、金属製である主電極８１に印加される。これにより、半導体装置１００のケース１１に損傷を与えることなく、当該半導体装置１００と本体装置との締結時の締結トルクを増加させることができる。
＜実施の形態２＞
図４は、本実施の形態に係るケース１１外に延設された主電極８１の部分付近の構成を示す拡大断面図である。
図４に示すように、主電極８１は、ケース１１内からケース１１外にかけて延設されている。ここで、ケース１１外に配設されている主電極８１の部分を、延設部分８１Ｄと称することとする。主電極８１の延設部分８１Ｄは、ケース１１の上面部と面するように配設されている。また、延設部分８１Ｄと面するケース１１の上面には、図４に示すように、凹部１１Ｈが形成されている。
さらに、本実施の形態では、延設部分８１Ｄの一部は、ケース１１の凹部１１Ｈ内部に落ち込んで形成されている。つまり、ケース１１外から引出された延設部分８１Ｄは、まずケース１１の上面上に配設され、凹部１１Ｈの側面を経由して、ケース１１の他の上面上にかけて配設されている。前記のように、凹部１１Ｈの側面上には延設部分８１Ｄが配設されているが、当該凹部１１Ｈの側面に配設された延設部分８１Ｄの露出面には、ねじ山（雌ねじ）８１Ｆが形成されている。また、以下に示す製造方法を採用する場合には、図４に示すように、凹部１１Ｈの底面には、延設部分８１Ｄは形成されない。
なお、本実施の形態では、ケース１１の凹部１１Ｈ内にはナットは配設されておらず、当該凹部１１Ｈ内に配設された延設部分８１Ｄが、実施の形態１で説明したナット１２の機能も兼用する（つまり、本体装置の電極に接続されたボルトは、凹部１１Ｈ内の延設部分８１Ｄと締結する。
主電極８１の延設部分８１Ｄの形態およびケース１１の凹部１１Ｈ内にナット１２が配設されない以外、本実施の形態に係る半導体装置と実施の形態１に係る半導体装置とで、構成は、同じである。したがって、図４以外の本実施の形態に係る半導体装置の構成の説明は、ここでは省略する。
次に、図４に示す構成の製造方法について説明する。
まず、予め、所望の形状の樹脂製のケース１１を製造する。ここで、当該製造されたケース１１には、主電極８１の延設部分８１Ｄが配設される凹部１１Ｈ、主電極８１，８２が貫通可能な穴および開口部１１ａ等が形成されている。
一方で、図１に示す構成の基板３の表面電極４１上に、はんだ２により半導体素子１を接合し、基板３の裏面電極３２に、はんだ５によりベース板６を接合する。また、表面電極４１と主電極８１とをはんだ７により接合することにより、半導体素子１のエミッタ電極は、主電極８１と接続される。また、半導体素子１と表面電極４２とをアルミワイヤ１４により接続し、表面電極４２と主電極８２とをはんだ７により接合することにより、半導体素子１のコレクタ電極は、主電極８２と接続される。ここまで工程で作製された部材を、半導体素子構成体と称する。
次に、半導体素子構成体を覆うようにケース１１を配置させ、ケース１１とベース板６とを接着する。ここで、前記半導体素子構成体では、各主電極８１，８２の延設部分８１Ｄは、図１の下から上方向に立ち上がっている。したがって、前記のようにケース１１を配置させる際に、ケース１１に設けられた穴に、各主電極８１，８２の延設部分８１Ｄを貫通させる。ケース１１とベース板６とを接着した状態おいて、当該延設部分８１Ｄは、ケース１１の上面から突出して、立ち上がった状態となっている。
次に、ケース１１に形成された開口部１１ａから、ゲル９をケース１１内に充填し、その後、当該開口部１１ａから、エポキシ樹脂１０をケース１１内に充填する。ここまでの工程により、半導体素子構成体は、ケース１１、エポキシ樹脂１０およびベース板６により封止される。当該封止後の半導体装置における、主電極８１の延設部分８１Ｄ付近の拡大構成は、図３の断面図と同様である。
図３での説明と同様に、本実施の形態においても、延設部分８１Ｄは、ケース１１の上面から突出している。なお、当該延設部分８１Ｄには、バーリング加工時の下穴となる穴が形成されている。
次に、延設部分８１Ｄを、ケース１１に設けられた凹部１１Ｈに向けて、折り曲げる。これにより、延設部分８１Ｄはケース１１の上面と面することとなる。ここで、当該折り曲げられた延設部分８１Ｄにおいて、上記下穴となる穴の中心と凹部１１Ｈの中心とが略一致している。
その後、バーリング加工で使用されるツールの先端を、延設部分８１Ｄの前記下穴となる穴に当接し、凹部１１Ｈの内部に向けて、当該ツールを押し下げる（バーリング加工）。これにより、図４に示すように、延設部分８１Ｄの前記下穴となる穴は押し広げられ、凹部１１Ｈ内の側面に沿って下方向に（つまり、凹部１１Ｈ内へ立下がって）配設され、当該凹部１１Ｈ上の延設部分８１Ｄの前記立下がった部分の露出面には、ねじ山８１Ｆが形成される。このように、バーリング加工により、延設部分８１Ｄに設けられた前記下穴となる穴は拡がり、かつ当該下穴となる穴の周辺は下方向立下げられ、図４に示すように、凹部１１Ｈの底面が露出するような円筒状の開口部が、延設部分８１Ｄには形成される。
以上のように、本実施の形態では、主電極８１の延設部分８１Ｄが、ケース１１の凹部１１Ｈ内に落ち込むように配設され、当該凹部１１Ｈ内において延設部分８１Ｄにはねじ山８１Ｆが形成されている。
したがって、本体装置の電極に接続されたボルトと延設部分８１Ｄとを締結する際に、当該締結の耐力は、金属である主電極８１で保持される。つまり、締結の際にかかる力は、樹脂製であるケース１１でなく、金属製である主電極８１に印加される。これにより、半導体装置１００のケース１１に損傷を与えることなく、当該半導体装置１００と本体装置との締結時の締結トルクを増加させることができる。
＜実施の形態３＞
図５は、本実施の形態に係るケース１１外に延設された主電極８１の部分付近の構成を示す拡大断面図である。
図５に示すように、主電極８１は、ケース１１内からケース１１外にかけて延設されている。ここで、ケース１１外に配設されている主電極８１の部分を、延設部分８１Ｌと称することとする。主電極８１の延設部分８１Ｌは、ケース１１の上面部と面するように配設されている。
ここで、本実施の形態では、延設部分８１Ｌと面するケース１１の上面には、実施の形態１，２と異なり、凹部１１Ｈは形成されていない（当該凹部１１Ｈが形成されないので、本実施の形態では当然、実施の形態１で説明したナット１２も配設されない）。また、本実施の形態では、延設部分８１Ｄには、実施の形態１で説明した穴８１Ｂや実施の形態２で説明したバーリング加工時の下穴などは、形成されていない。
また、本実施の形態では、延設部分８１Ｌの上面に、ボルト２７が図面上方向に向けて配設されている。そして、延設部分８１Ｌとボルト２７との接触部分は、溶接されている。つまり、本実施の形態では、延設部分８１Ｌとボルト２７との間に、溶接部分２３が形成されている。
本実施の形態に係る半導体装置では、延設部分８１Ｌに溶接されたボルト２７が、本体装置の電極に接続されたナットと締結する。なお、図５では省略されているが、ボルト２７には、ねじ山（雄ねじ）が形成されている。
上記以外の構成は、本実施の形態に係る半導体装置と実施の形態１に係る半導体装置とで、同じである。したがって、図５以外の本実施の形態に係る半導体装置の構成の説明は、ここでは省略する。
次に、図５に示す構成の製造方法について説明する。
まず、予め、所望の形状の樹脂製のケース１１を製造する。ここで、当該製造されたケース１１には、主電極８１，８２が貫通可能な穴および開口部１１ａ等が形成されている。
一方で、図１に示す構成の基板３の表面電極４１上に、はんだ２により半導体素子１を接合し、基板３の裏面電極３２に、はんだ５によりベース板６を接合する。また、表面電極４１と主電極８１とをはんだ７により接合することにより、半導体素子１のエミッタ電極は、主電極８１と接続される。また、半導体素子１と表面電極４２とをアルミワイヤ１４により接続し、表面電極４２と主電極８２とをはんだ７により接合することにより、半導体素子１のコレクタ電極は、主電極８２と接続される。ここまで工程で作製された部材を、半導体素子構成体と称する。
次に、半導体素子構成体を覆うようにケース１１を配置させ、ケース１１とベース板６とを接着する。ここで、前記半導体素子構成体では、各主電極８１，８２の延設部分８１Ｌは、図１の下から上方向に立ち上がっている。したがって、前記のようにケース１１を配置させる際に、ケース１１に設けられた穴に、各主電極８１，８２の延設部分８１Ｌを貫通させる。ケース１１とベース板６とを接着した状態おいて、当該延設部分８１Ｌは、ケース１１の上面から突出して、立ち上がった状態となっている。
次に、ケース１１に形成された開口部１１ａから、ゲル９をケース１１内に充填し、その後、当該開口部１１ａから、エポキシ樹脂１０をケース１１内に充填する。ここまでの工程により、半導体素子構成体は、ケース１１、エポキシ樹脂１０およびベース板６により封止される。当該封止後の半導体装置における、主電極８１の延設部分８１Ｌ付近の拡大構成は、図３の断面図と同様である。
図３での説明と同様に、本実施の形態においても、延設部分８１Ｌは、ケース１１の上面から突出している。ただし、本実施の形態では、延設部分８１Ｌには、穴は形成されていない。
次に、延設部分８１Ｌを、ケース１１上面に向けて、折り曲げる。これにより、延設部分８１Ｌはケース１１の上面と面することとなる。なお、図５の構成とことなり、延設部分８１Ｌとケース１１の上面とが密着していても当然良い。
その後、折り曲げられた延設部分８１Ｌ上に、ボルト２７を起立状態で配置させる。そして、延設部分８１Ｌとボルト２７との接触部を溶接する。これにより、延設部分８１Ｌとボルト２７との間に、溶接部分２３が形成され、延設部分８１Ｌにおいてボルト２７が固着される。
以上のように、本実施の形態では、主電極８１の延設部分８１Ｌに、ボルト２７が溶接されている。
したがって、本体装置の電極に接続されたナットと延設部分８１Ｌに溶接されたボルト２７とを締結する際に、当該締結の耐力は、金属である主電極８１で保持される。つまり、締結の際にかかる力は、樹脂製であるケース１１でなく、金属製である主電極８１に印加される。これにより、半導体装置１００のケース１１に損傷を与えることなく、当該半導体装置１００と本体装置との締結時の締結トルクを増加させることができる。
１ 半導体素子、２，５，７ はんだ、３ 基板、６ ベース板、９ ゲル、１０ エポキシ樹脂、１１ ケース、１１ａ 開口部、１１Ｈ 凹部、１２ ナット、１３ 取り付け穴、１４ アルミワイヤ、２０，２３ 溶接部分、２７ ボルト、３１ 絶縁板、３２ 裏面電極、４１，４２ 表面電極、８１，８２ 主電極、８１Ａ，８１Ｄ，８１Ｌ 延設部分、８１Ｂ 穴、８１Ｆ ねじ山（雌ねじ）。

Claims (4)

  1. 半導体素子と、
    前記半導体素子と接続される主電極と、
    前記半導体素子を封止するケースとを、備えており、
    前記主電極は、前記ケース内部から前記ケース外部に延設されており、
    前記ケース外部へ延設されている前記主電極の延設部分において、外部端子と締結する雄ねじまたは雌ねじが、一体的に設けられている、
    ことを特徴とする半導体装置。
  2. 前記ケース外部へ延設されている前記主電極の延設部分は、前記ケース上面部に面しており、
    前記延設部分と面する前記ケースには、凹部が形成されており、
    前記ケースの前記凹部内部には、ナットが配設されており、
    前記ナットと前記主電極の前記延設部分とは、溶接されている、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記ケースには、凹部が形成されており、
    前記ケース外部へ延設されている前記主電極の延設部分は、前記ケースの前記凹部内に落ち込んで配設されており、
    前記凹部内部に落ち込んでいる部分の前記延設部分には、ねじ山が形成されている、
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記ケース外部へ延設されている前記主電極の延設部分は、前記ケース上面部に面しており、
    前記延設部分上には、ボルトが突出するように配置されており、
    前記ボルトと前記延設部分とは、溶接されている、
    ことを特徴とする請求項１に記載の半導体装置。
JP2010284700A 2010-12-21 2010-12-21 半導体装置 Pending JP2012134300A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010284700A JP2012134300A (ja) 2010-12-21 2010-12-21 半導体装置
US13/178,952 US20120153451A1 (en) 2010-12-21 2011-07-08 Semiconductor device
CN2011102707776A CN102569229A (zh) 2010-12-21 2011-09-01 半导体装置
DE102011087353A DE102011087353A1 (de) 2010-12-21 2011-11-29 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010284700A JP2012134300A (ja) 2010-12-21 2010-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2012134300A true JP2012134300A (ja) 2012-07-12

Family

ID=46233308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010284700A Pending JP2012134300A (ja) 2010-12-21 2010-12-21 半導体装置

Country Status (4)

Country Link
US (1) US20120153451A1 (ja)
JP (1) JP2012134300A (ja)
CN (1) CN102569229A (ja)
DE (1) DE102011087353A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086433A (ja) * 2012-10-19 2014-05-12 Mitsubishi Electric Corp 半導体装置
US10897093B2 (en) 2018-08-07 2021-01-19 Fuji Electric Co., Ltd. Semiconductor apparatus
JP2022076164A (ja) * 2020-11-09 2022-05-19 富士電機株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6233528B2 (ja) * 2014-10-14 2017-11-22 富士電機株式会社 半導体装置
DE102014115847B4 (de) 2014-10-30 2018-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6696442B2 (ja) * 2017-01-12 2020-05-20 三菱電機株式会社 半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955462A (ja) * 1995-08-16 1997-02-25 Fuji Electric Co Ltd 半導体装置
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2010080355A (ja) * 2008-09-29 2010-04-08 Sanyo Electric Co Ltd 角形二次電池及び電池モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745505A (en) * 1971-10-21 1973-07-10 J Harnden Semiconductor device-metal oxide varistorheat sink assembly
US4907124A (en) * 1988-09-01 1990-03-06 Kaufman Lance R Bolted circuit assembly with isolating washer
US5488623A (en) * 1990-11-07 1996-01-30 Fuji Electric Co., Ltd. Mold-type semiconductor laser device with reduced light-emitting point displacement during operation
US6627975B2 (en) * 2001-03-12 2003-09-30 International Rectifier Corporation Minitab rectifying diode package with two different types of diodes for alternators
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
JP4564937B2 (ja) * 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
US7713771B2 (en) * 2006-09-01 2010-05-11 Grundfos A/S Pressure sensor
CN201017869Y (zh) * 2007-02-14 2008-02-06 齐齐哈尔齐力达电子有限公司 绝缘型大功率电力半导体模块
US20100081284A1 (en) * 2008-09-29 2010-04-01 Applied Materials, Inc. Methods and apparatus for improving flow uniformity in a process chamber
JP5125975B2 (ja) 2008-10-15 2013-01-23 富士電機株式会社 樹脂ケース製造方法
US9147666B2 (en) * 2009-05-14 2015-09-29 Rohm Co., Ltd. Semiconductor device
US9476915B2 (en) * 2010-12-09 2016-10-25 Infineon Technologies Ag Magnetic field current sensors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955462A (ja) * 1995-08-16 1997-02-25 Fuji Electric Co Ltd 半導体装置
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2010080355A (ja) * 2008-09-29 2010-04-08 Sanyo Electric Co Ltd 角形二次電池及び電池モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086433A (ja) * 2012-10-19 2014-05-12 Mitsubishi Electric Corp 半導体装置
US10897093B2 (en) 2018-08-07 2021-01-19 Fuji Electric Co., Ltd. Semiconductor apparatus
JP2022076164A (ja) * 2020-11-09 2022-05-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7543854B2 (ja) 2020-11-09 2024-09-03 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20120153451A1 (en) 2012-06-21
CN102569229A (zh) 2012-07-11
DE102011087353A1 (de) 2012-06-21

Similar Documents

Publication Publication Date Title
CN107818955B (zh) 半导体模块及半导体模块的制造方法
JP5262793B2 (ja) 電力用半導体装置とその製造方法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US9640453B2 (en) Power semiconductor device
JP2012134300A (ja) 半導体装置
JP2009105267A (ja) 半導体装置およびその製造方法
TWI419188B (zh) 固態電解電容器
CN103883995B (zh) 易于装配的cob灯珠、灯珠支架和灯珠制作方法、装配简单的led模组
KR20150089609A (ko) 전력반도체 모듈
JP2007234694A (ja) 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
CN106952882A (zh) 半导体装置及半导体装置的制造方法
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP2002009217A (ja) 樹脂封止型半導体装置
JP2009164240A (ja) 半導体装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
CN1763933A (zh) 印刷电路板与引入其的电路单元
CN103779313A (zh) 一种带电极压力装置的功率半导体模块
CN203812873U (zh) 导线框架与无外引脚封装构造
JP4736849B2 (ja) 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
KR100801502B1 (ko) 자동차 발전기용 전압조정기의 회로기판과 리드프레임의접속구조
US6894377B2 (en) Rectification chip terminal structure
JP4293232B2 (ja) 半導体装置の製造方法
JP3347059B2 (ja) 複合半導体装置
CN102693952A (zh) 一种tvs二极管的封装结构及制作方法
KR20150091671A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128