[go: up one dir, main page]

JP2012079743A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012079743A
JP2012079743A JP2010220774A JP2010220774A JP2012079743A JP 2012079743 A JP2012079743 A JP 2012079743A JP 2010220774 A JP2010220774 A JP 2010220774A JP 2010220774 A JP2010220774 A JP 2010220774A JP 2012079743 A JP2012079743 A JP 2012079743A
Authority
JP
Japan
Prior art keywords
region
impurity
insulating film
layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010220774A
Other languages
English (en)
Other versions
JP5630185B2 (ja
Inventor
Taiji Ema
泰示 江間
Kazuji Fujita
和司 藤田
Junshi O
純志 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010220774A priority Critical patent/JP5630185B2/ja
Priority to US13/172,224 priority patent/US8294217B2/en
Priority to CN201110264514.4A priority patent/CN102446856B/zh
Priority to CN201410326526.9A priority patent/CN104078463B/zh
Publication of JP2012079743A publication Critical patent/JP2012079743A/ja
Priority to US13/625,176 priority patent/US8766369B2/en
Priority to US14/265,860 priority patent/US9105743B2/en
Application granted granted Critical
Publication of JP5630185B2 publication Critical patent/JP5630185B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】低電圧トランジスタ及び高電圧トランジスタの双方の要求を満たし、高性能・高信頼性を実現しうる半導体装置及びその製造方法を提供する。
【解決手段】ボロン又はリンを含む第１の不純物層と、第１の不純物層上に形成された第１のエピタキシャル層と、第１のエピタキシャル層上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、第１のソース／ドレイン領域とを有する第１のトランジスタと、ボロン及び炭素又は砒素を含む第２の不純物層と、第２の不純物層上に形成された第２のエピタキシャル層と、第２のエピタキシャル層上に、第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を介して形成された第２のゲート電極と、第２のソース／ドレイン領域とを有する第２のトランジスタとを有する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
半導体装置の微細化・高集積化に伴い、チャネル不純物の統計的揺らぎによるトランジスタの閾値電圧ばらつきが顕在化している。閾値電圧はトランジスタの性能を決定づける重要なパラメータの一つであり、高性能且つ高信頼性の半導体装置を製造するために、不純物の統計的揺らぎによる閾値電圧ばらつきを低減することは重要である。
不純物の統計的揺らぎによる閾値電圧のばらつきを低減する技術の一つとして、急峻な不純物濃度分布を有する高濃度のチャネル不純物層上にノンドープのエピタキシャルシリコン層を形成する方法が提案されている。
米国特許第６４８２７１４号明細書 米国特許出願公開第２００９／０１０８３５０号明細書
しかしながら、提案されている上記技術を半導体装置の製造プロセスに組み込むための方法については、具体的な提案はなされていなかった。例えば、低電圧動作のトランジスタと高電圧動作のトランジスタとを含む半導体装置の製造プロセスに適用した場合に生じる新たな課題やその解決手段について、具体的な検討はなされていなかった。
本発明の目的は、低電圧動作のトランジスタ及び高電圧動作のトランジスタの双方の要求を満たし、高性能・高信頼性を実現しうる半導体装置及びその製造方法を提供することにある。
実施形態の一観点によれば、半導体基板の第１の領域を露出する第１のマスクを用いて、前記第１の領域に、第１導電型の第１の不純物をイオン注入する工程と、前記半導体基板の第２の領域を露出する第２のマスクを用いて、前記第２の領域に、第１の不純物よりも拡散定数の小さい前記第１導電型の第２の不純物、又は、前記第１の不純物及び前記第１の不純物の拡散を抑制する第３の不純物をイオン注入する工程と、前記第１の不純物及び前記第２の不純物を活性化し、前記第１の領域に第１の不純物層を、前記第２の領域に第２の不純物層を、それぞれ形成する工程と、前記第１の不純物層及び前記第２の不純物層が形成された前記半導体基板上に、半導体層をエピタキシャル成長する工程と、前記半導体層の前記第１の領域上及び前記第２の領域上に、第１のゲート絶縁膜を成長する工程と、前記第２の領域を露出する第３のマスクを用いて、前記第２の領域の前記第１のゲート絶縁膜を除去する工程と、前記半導体層の前記第２の領域上に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を成長する工程と、前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程とを有する半導体装置の製造方法が提供される。
また、実施形態の他の観点によれば、半導体基板の第１の領域を露出する第１のマスクを用いて、前記第１の領域に、第１の不純物をイオン注入する工程と、前記半導体基板の第２の領域を露出する第２のマスクを用いて、前記第２の領域に、前記第１の不純物と同導電型の第２の不純物をイオン注入する工程と、前記半導体基板の第３の領域を露出する第３のマスクを用いて、前記第３の領域に、前記第１の不純物と逆導電型の第３の不純物をイオン注入する工程と、前記半導体基板の第４の領域を露出する第４のマスクを用いて、前記第４の領域に、前記第１の不純物と逆導電型の第４の不純物をイオン注入する工程と、前記第１の不純物、第２の不純物、第３の不純物、及び前記第４の不純物を活性化し、前記第１の領域に第１の不純物層を、前記第２の領域に第２の不純物層を、前記第３の領域に第３の不純物層を、前記第４の領域に第４の不純物層を、それぞれ形成する工程と、前記第１の不純物層、前記第２の不純物層、前記第３の不純物層、及び前記第４の不純物層が形成された前記半導体基板上に、半導体層をエピタキシャル成長する工程と、前記半導体層の前記第１の領域上、前記第２の領域上、前記第３の領域上、及び前記第４の領域上に、第１のゲート絶縁膜を成長する工程と、前記第２の領域及び前記第４の領域を露出する第５のマスクを用いて、前記第２の領域及び前記第４の領域の前記第１のゲート絶縁膜を除去する工程と、前記半導体層の前記第２の領域上及び前記第４の領域上に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を成長する工程と、前記第１の領域の前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２の領域の前記第２のゲート絶縁膜上に第２のゲート電極を、前記第３の領域の前記第１のゲート絶縁膜上に第３のゲート電極を、前記第４の領域の前記第２のゲート絶縁膜上に第４のゲート電極を、それぞれ形成する工程とを有する半導体装置の製造方法が提供される。
また、実施形態の更に他の観点によれば、半導体基板の第１の領域に形成され、ボロンを含む第１の不純物層と、前記第１の不純物層上に形成された第１のエピタキシャル半導体層と、前記第１のエピタキシャル半導体層上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、前記第１のエピタキシャル半導体層及び前記第１の領域の前記半導体基板内に形成された第１のソース／ドレイン領域とを有する第１のトランジスタと、前記半導体基板の第２の領域に形成され、ボロン及び炭素を含む第３の不純物層と、前記第２の不純物層上に形成された第２のエピタキシャル半導体層と、前記第２のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、前記第２のエピタキシャル半導体層及び前記第２の領域の前記半導体基板内に形成された第２のソース／ドレイン領域とを有する第２のトランジスタと、前記半導体基板の第３の領域に形成され、リンを含む第３の不純物層と、前記第３の不純物層上に形成された第３のエピタキシャル半導体層と、前記第３のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜と膜厚の等しい第３のゲート絶縁膜と、前記第３のゲート絶縁膜上に形成された第３のゲート電極と、前記第３のエピタキシャル半導体層及び前記第３の領域の前記半導体基板内に形成された第３のソース／ドレイン領域とを有する第３のトランジスタと、前記半導体基板の第４の領域に形成され、砒素又はアンチモンを含む第３の不純物層と、前記第４の不純物層上に形成された第４のエピタキシャル半導体層と、前記第４のエピタキシャル半導体層上に形成され、前記第２のゲート絶縁膜と膜厚の等しい第４のゲート絶縁膜と、前記第４のゲート絶縁膜上に形成された第４のゲート電極と、前記第４のエピタキシャル半導体層及び前記第４の領域の前記半導体基板内に形成された第４のソース／ドレイン領域とを有する第４のトランジスタとを有する半導体装置が提供される。
開示の半導体装置及びその製造方法によれば、チャネル不純物層上にエピタキシャル層を有するトランジスタにおいて、低電圧トランジスタのチャネル不純物層を急峻な不純物分布にするとともに、高電圧トランジスタのチャネル不純物層をなだらかな不純物分布にすることができる。これにより、低電圧トランジスタの閾値電圧の安定化し、高電圧トランジスタの接合耐圧やホットキャリア耐性を向上することができ、高性能・高信頼性を有する半導体装置を実現することができる。
図１は、第１実施形態による半導体装置の構造を示す概略断面図（その１）である。 図２は、第１実施形態による半導体装置の構造を示す概略断面図（その２）である。 図３は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図３は、第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図５は、第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図６は、第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図７は、第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 図８は、第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 図９は、第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 図１０は、第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 図１１は、第１実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 図１２は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 図１３は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 図１４は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 図１５は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 図１６は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 図１７は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。 図１８は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１６）である。 図１９は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１７）である。 図２０は、第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図２１は、第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図２２は、第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図２３は、第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図２４は、第１参考例による半導体装置の製造方法を示す工程断面図（その１）である。 図２５は、第１参考例による半導体装置の製造方法を示す工程断面図（その２）である。 図２６は、第１参考例による半導体装置の製造方法を示す工程断面図（その３）である。 図２７は、第２参考例による半導体装置の製造方法を示す工程断面図（その１）である。 図２８は、第２参考例による半導体装置の製造方法を示す工程断面図（その２）である。 図２９は、第２参考例による半導体装置の製造方法を示す工程断面図（その３）である。 図３０は、第２参考例による半導体装置の製造方法を示す工程断面図（その４）である。 図３１は、第２参考例による半導体装置の製造方法を示す工程断面図（その５）である。 図３２は、第２参考例による半導体装置の製造方法を示す工程断面図（その６）である。
［第１実施形態］
第１実施形態による半導体装置及びその製造方法について図１乃至図２０を用いて説明する。
図１及び図２は、本実施形態による半導体装置の構造を示す概略断面図である。図３乃至図２０は、本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図１及び図２を用いて説明する。
シリコン基板１０上には、低電圧ＮＭＯＳトランジスタ（ＬＶ ＮＭＯＳ）と、低電圧ＰＭＯＳトランジスタ（ＬＶ ＰＭＯＳ）と、高電圧ＮＭＯＳトランジスタ（ＨＶ ＮＭＯＳ）と、高電圧ＰＭＯＳトランジスタ（ＨＶ ＰＭＯＳ）とが形成されている。低電圧トランジスタは、主に、高速動作が必要とされる回路部分に用いられるものである。高電圧トランジスタは、３．３Ｖ Ｉ／Ｏ等、高電圧の印加される回路部分に用いられるものである。
低電圧ＮＭＯＳトランジスタ（ＬＶ ＮＭＯＳ）は、シリコン基板１０の低電圧ＮＭＯＳトランジスタ形成領域１６に形成されている。
低電圧ＮＭＯＳトランジスタ形成領域１６のシリコン基板１０内には、Ｐウェル２０と、Ｐ型高濃度不純物層２２とが形成されている。Ｐ型高濃度不純物層２２上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、ゲート絶縁膜６４ａが形成されている。ゲート絶縁膜６４ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域７８が形成されている。これらにより、低電圧ＮＭＯＳトランジスタ（ＬＶ ＮＭＯＳ）が形成されている。
低電圧ＰＭＯＳトランジスタは、シリコン基板１０の低電圧ＰＭＯＳトランジスタ形成領域２４に形成されている。
低電圧ＰＭＯＳトランジスタ形成領域２４のシリコン基板１０内には、Ｎウェル２８と、Ｎ型高濃度不純物層３０とが形成されている。Ｎ型高濃度不純物層３０上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、ゲート絶縁膜６４ａが形成されている。ゲート絶縁膜６４ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域８０が形成されている。これらにより、低電圧ＰＭＯＳトランジスタ（ＬＶ ＰＭＯＳ）が形成されている。
高電圧ＮＭＯＳトランジスタ（ＨＶ ＮＭＯＳ）は、シリコン基板１０の高電圧ＮＭＯＳトランジスタ形成領域３２に形成されている。
高電圧ＮＭＯＳトランジスタ形成領域３２のシリコン基板１０内には、Ｐウェル３６と、Ｐ型不純物層３８とが形成されている。Ｐ型不純物層３８は、接合耐圧やホットキャリア耐性を向上するために、低電圧ＮＭＯＳトランジスタのＰ型高濃度不純物層２２よりも低濃度且つなだらかな不純物分布になっている。Ｐ型不純物層３８上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、低電圧トランジスタのゲート絶縁膜６４ａよりも厚いゲート絶縁膜６０ａが形成されている。ゲート絶縁膜６０ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域７８が形成されている。これらにより、高電圧ＮＭＯＳトランジスタ（ＨＶ ＮＭＯＳ）が形成されている。
高電圧ＰＭＯＳトランジスタ（ＨＶ ＰＭＯＳ）は、シリコン基板１０の高電圧ＰＭＯＳトランジスタ形成領域４０に形成されている。
高電圧ＰＭＯＳトランジスタ形成領域４０のシリコン基板１０内には、Ｎウェル４４と、Ｎ型不純物層４６とが形成されている。Ｎ型不純物層４６は、接合耐圧やホットキャリア耐性を向上するために、低電圧ＰＭＯＳトランジスタのＮ型高濃度不純物層３０よりも低濃度且つなだらかな不純物分布になっている。Ｎ型不純物層４６上には、シリコン基板１０上にエピタキシャル成長されたシリコン層４８が形成されている。シリコン層４８上には、低電圧トランジスタのゲート絶縁膜６４ａよりも厚いゲート絶縁膜６０ａが形成されている。ゲート絶縁膜６０ａ上には、ゲート電極６６が形成されている。ゲート電極６６の両側のシリコン層４８及びシリコン基板１０内には、ソース／ドレイン領域８０が形成されている。これらにより、高電圧ＰＭＯＳトランジスタ（ＨＶ ＰＭＯＳ）が形成されている。
各トランジスタのゲート電極６６上及びソース／ドレイン領域７８，８０上には、金属シリサイド膜８４が形成されている。
４種類のトランジスタが形成されたシリコン基板１０上には、層間絶縁膜８６が形成されている。層間絶縁膜８６には、トランジスタに接続されたコンタクトプラグ８８が埋め込まれている。コンタクトプラグ８８には、配線９０が接続されている。
このように、本実施形態による半導体装置は、２種類の低電圧トランジスタと、２種類の高電圧トランジスタとを有している。
低電圧トランジスタは、いずれも、例えば図２に示すように、チャネル領域１０６に、急峻な不純物濃度分布を有する高濃度不純物層１０８と、高濃度不純物層１０８上にエピタキシャル成長されたノンドープのシリコン層１１０とを有するものである。このようなトランジスタの構造は、不純物の統計的揺らぎによるトランジスタの閾値電圧ばらつきを抑制するために有効である。閾値電圧ばらつきを抑制するためには、高濃度不純物層１０８の不純物濃度分布が急峻であることが重要である。
急峻な不純物濃度分布を実現するために、低電圧ＮＭＯＳトランジスタの高濃度不純物層２２には、アクセプタ不純物としてのボロンのほかに、ボロンの拡散を防止するための炭素が導入されている。また、低電圧ＰＭＯＳトランジスタの高濃度不純物層３０には、ドナー不純物として拡散定数の小さい砒素又はアンチモンが導入されている。
一方、高電圧ＮＭＯＳトランジスタの不純物層３８及び高電圧ＰＭＯＳトランジスタの不純物層４６を高濃度で急峻な不純物濃度分布とすると、接合耐圧やホットキャリア耐性が低下する。このため、高電圧ＮＭＯＳトランジスタの不純物層３８には、アクセプタ不純物としてボロンは導入されているが、拡散防止作用のある炭素は導入されていない。また、高電圧ＰＭＯＳトランジスタの不純物層４６には、砒素やアンチモンよりも拡散定数の大きいリンが導入されている。これにより、不純物層３８及び不純物層４６は、高濃度不純物層２２及び高濃度不純物層３０と比較して、低濃度且つなだらかな分布とされている。
次に、本実施形態による半導体装置の製造方法について図３乃至図２０を用いて説明する。
まず、フォトリソグラフィ及びエッチングにより、シリコン基板１０の製品形成領域外（例えば、スクライブ領域）に、マスクアライメント用のマークとして用いる溝１２を形成する。
本実施形態による半導体装置の製造方法では、素子分離絶縁膜５８の形成前に、ウェルやチャネル不純物層を形成する。溝１２は、素子分離絶縁膜５８の形成前に行われるリソグラフィー工程（ウェルやチャネル不純物層の形成等）において、マスクアライメント用のマークとして用いられるものである。
なお、素子分離絶縁膜５８の形成前にウェルやチャネル不純物層を形成するのは、シリコン酸化膜１４，５２，６０を除去する際の素子分離絶縁膜５８の膜減りを抑制するためである（後述の第１参考例を参照）。
次いで、シリコン基板１０の全面に、例えば熱酸化法により、シリコン基板１０の表面の保護膜としてのシリコン酸化膜１４を形成する（図３）。
次いで、フォトリソグラフィにより、低電圧ＮＭＯＳトランジスタ形成領域１６を露出し、他の領域を覆うフォトレジスト膜１８を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜１８をマスクとしてイオン注入を行い、シリコン基板１０の低電圧ＮＭＯＳトランジスタ形成領域１６に、Ｐウェル２０と、Ｐ型高濃度不純物層２２とを形成する（図４）。
Ｐウェル２０は、例えば、ボロンイオン（Ｂ＋）を、加速エネルギー１５０ｋｅＶ、ドーズ量７．５×１０１２ｃｍ−２の条件で、基板法線方向に対して傾斜した４方向から、それぞれイオン注入することにより形成する。Ｐ型高濃度不純物層２２は、ゲルマニウムイオン（Ｇｅ＋）を、例えば、加速エネルギー５０ｋｅＶ、ドーズ量５×１０１４ｃｍ−２の条件で、炭素イオン（Ｃ＋）を、例えば、加速エネルギー３ｋｅＶ、ドーズ量３×１０１４ｃｍ−２の条件で、ボロンイオンを、例えば、加速エネルギー２ｋｅＶ、ドーズ量３×１０１３ｃｍ−２の条件で、それぞれイオン注入することにより形成する。ゲルマニウムは、シリコン基板１０を非晶質化してボロンイオンのチャネリングを防止するとともに、シリコン基板１０を非晶質化して炭素が格子点に配される確率を高めるように作用する。格子点に配された炭素は、ボロンの拡散を抑制するように作用する。かかる観点から、ゲルマニウムは、炭素及びボロンよりも先にイオン注入する。Ｐウェル２０は、Ｐ型高濃度不純物層２２よりも先に形成することが望ましい。
次いで、例えばアッシングにより、フォトレジスト膜１８を除去する。
次いで、フォトリソグラフィにより、低電圧ＰＭＯＳトランジスタ形成領域２４を露出し、他の領域を覆うフォトレジスト膜２６を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜２６をマスクとしてイオン注入を行い、シリコン基板１０の低電圧ＰＭＯＳトランジスタ形成領域２４に、Ｎウェル２８と、Ｎ型高濃度不純物層３０とを形成する（図５）。
Ｎウェル２８は、例えば、リンイオン（Ｐ＋）を、加速エネルギー３６０ｋｅＶ、ドーズ量７．５×１０１２ｃｍ−２の条件で、基板法線方向に対して傾斜した４方向から、それぞれイオン注入することにより形成する。Ｎ型高濃度不純物層３０は、例えば、砒素イオンを、例えば、加速エネルギー６ｋｅＶ、ドーズ量２×１０１３ｃｍ−２の条件でイオン注入することにより形成する。Ｎウェル２８は、Ｎ型高濃度不純物層３０よりも先に形成することが望ましい。
次いで、例えばアッシングにより、フォトレジスト膜２６を除去する。
次いで、フォトリソグラフィにより、高電圧ＮＭＯＳトランジスタ形成領域３２を露出し、他の領域を覆うフォトレジスト膜３４を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜３４をマスクとしてイオン注入を行い、シリコン基板１０の高電圧ＮＭＯＳトランジスタ形成領域３２に、Ｐウェル３６と、Ｐ型不純物層３８とを形成する（図６）。
Ｐウェル３６は、例えば、ボロンイオンを、加速エネルギー１５０ｋｅＶ、ドーズ量７．５×１０１２ｃｍ−２の条件で、基板法線方向に対して傾斜した４方向から、それぞれイオン注入することにより形成する。Ｐ型不純物層３８は、ボロンイオンを、例えば、加速エネルギー２ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件でイオン注入することにより形成する。なお、高電圧ＮＭＯＳトランジスタでは、チャネル領域の不純物濃度分布をなだらかにして接合耐圧、ホットキャリア耐性を改善する観点から、炭素及びゲルマニウムのイオン注入を行わない。
次いで、例えばアッシングにより、フォトレジスト膜３４を除去する。
次いで、フォトリソグラフィにより、高電圧ＰＭＯＳトランジスタ形成領域４０を露出し、他の領域を覆うフォトレジスト膜４２を形成する。フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、フォトレジスト膜４２をマスクとしてイオン注入を行い、シリコン基板１０の高電圧ＰＭＯＳトランジスタ形成領域４０に、Ｎウェル４４と、Ｎ型不純物層４６とを形成する（図７）。
Ｎウェル４４は、例えば、リンイオンを、加速エネルギー３６０ｋｅＶ、ドーズ量７．５×１０１２ｃｍ−２の条件で、基板法線方向に対して傾斜した４方向から、それぞれイオン注入することにより形成する。Ｎ型不純物層４６は、リンイオンを、例えば、加速エネルギー２ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件でイオン注入することにより形成する。なお、高電圧PＭＯＳトランジスタでは、チャネル領域の不純物濃度分布をなだらかにして接合耐圧、ホットキャリア耐性を改善する観点から、砒素よりも拡散定数の大きいリンを用いている。
次いで、例えばアッシングにより、フォトレジスト膜４２を除去する。
次いで、不活性雰囲気中で熱処理を行い、シリコン基板１０を再結晶化するとともに、注入した不純物を格子位置に配置する。例えば、窒素雰囲気中で、６００℃１５０秒間の熱処理を行い、次いで１０００℃０秒間の熱処理を行う。
次いで、例えばＣＶＤ法により、シリコン基板１０の表面に、例えば膜厚３０ｎｍのノンドープのシリコン層４８をエピタキシャル成長する（図８）。
次いで、例えばＩＳＳＧ（in-situ steam generation）法により、減圧下でシリコン層４８の表面をウェット酸化し、例えば膜厚３ｎｍのシリコン酸化膜５２を形成する。処理条件は、例えば、温度を８１０℃、時間を２０秒間とする。
次いで、シリコン酸化膜５２上に、例えばＬＰＣＶＤ法により、例えば膜厚７０ｎｍのシリコン窒化膜５４を堆積する。処理条件は、例えば、温度を７００℃、時間を１５０分間とする。
次いで、フォトリソグラフィ及びドライエッチングにより、シリコン窒化膜５４、シリコン酸化膜５２、シリコン層４８、及びシリコン基板１０を異方性エッチングし、各トランジスタ形成領域の間の領域を含む素子分離領域に、素子分離溝５６を形成する（図９）。なお、フォトリソグラフィの位置合わせには、溝１２のマークを用いる。
次いで、例えばＩＳＳＧ法により、減圧下でシリコン層４８及びシリコン基板１０の表面をウェット酸化し、素子分離溝５６の内壁に、ライナー膜として、例えば膜厚２ｎｍのシリコン酸化膜を形成する。処理条件は、例えば、温度を８１０℃、時間を１２秒間とする。
次いで、例えば高密度プラズマＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜を堆積し、素子分離溝５６をシリコン酸化膜によって埋め込む。
次いで、例えばＣＭＰ法により、シリコン窒化膜５４上のシリコン酸化膜を除去する。こうして、いわゆるＳＴＩ（Shallow Trench Isolation）法により、素子分離溝５６に埋め込まれたシリコン酸化膜により、素子分離絶縁膜５８を形成する（図１０）。
次いで、シリコン窒化膜５４をマスクとして、例えば弗酸水溶液を用いたウェットエッチングにより、素子分離絶縁膜５８を、例えば３０ｎｍ程度エッチングする。このエッチングは、完成したトランジスタにおいて、シリコン層４８の表面の高さと素子分離絶縁膜５８の表面の高さとが同程度になるように調整するためのものである。
次いで、例えばホットリン酸を用いたウェットエッチングにより、シリコン窒化膜５４を除去する（図１１）。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜５２を除去する。この際、シリコン酸化膜５２を完全に除去するために、膜厚３ｎｍのシリコン酸化膜５２に対して、熱酸化膜で５ｎｍ相当のエッチングを行う。
素子分離絶縁膜５８のシリコン酸化膜は、高密度プラズマＣＶＤ法により堆積した膜であり、弗酸水溶液に対するエッチングレートは、熱酸化膜の２倍程度である。また、もしシリコン酸化膜中にイオン注入されると、イオン種にも依存するが、エッチングレートは更に増大する。高温の熱処理を施せばエッチングレートを小さくできるが、急峻なチャネル不純物分布を実現されるためには好ましくない。
本実施形態では、素子分離絶縁膜５８を形成するシリコン酸化膜に不純物がイオン注入されていないため、シリコン酸化膜５２のエッチングに伴う素子分離絶縁膜５８の沈み込み量は、１０ｎｍと小さく抑えることができる。
次いで、熱酸化法により、例えば膜厚７ｎｍのシリコン酸化膜６０を形成する（図１２）。処理条件は、例えば、温度を７５０℃、時間を５２分間とする。
次いで、フォトリソグラフィにより、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域４０を覆い、他の領域を露出するフォトレジスト膜６２を形成する。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、フォトレジスト膜６２をマスクとしてシリコン酸化膜６０をエッチングする。これにより、低電圧ＮＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４のシリコン酸化膜６０を除去する（図１３）。この際、シリコン酸化膜６０を完全に除去するために、膜厚７ｎｍのシリコン酸化膜６０に対して、熱酸化膜で１０ｎｍ相当のエッチングを行う。
素子分離絶縁膜５８のシリコン酸化膜は、高密度プラズマＣＶＤ法により堆積した膜であり、弗酸水溶液に対するエッチングレートは、熱酸化膜の２倍程度である。また、もしシリコン酸化膜中にイオン注入されると、イオン種にも依存するが、エッチングレートは更に増大する。高温の熱処理を施せばエッチングレートを小さくできるが、急峻なチャネル不純物分布を実現されるためには好ましくない。
本実施形態では、素子分離絶縁膜５８を形成するシリコン酸化膜に不純物がイオン注入されていないため、シリコン酸化膜６０のエッチングに伴う素子分離絶縁膜５８の沈み込み量は、２０ｎｍと小さく抑えることができる。
これにより、シリコン酸化膜５２，６０を除去する際の素子分離絶縁膜５８の沈み込み量の総和は、高電圧トランジスタ形成領域３２，４０で１０ｎｍ程度、低電圧トランジスタ形成領域１６，２４で３０ｎｍ程度と、小さく抑えることができる。
次いで、例えばアッシングにより、フォトレジスト膜６２を除去する。
次いで、熱酸化法により、例えば膜厚２ｎｍのシリコン酸化膜６４を形成する。処理条件は、例えば、温度を８１０℃、時間を８秒間とする。
次いで、ＮＯ雰囲気中で、例えば８７０℃、１３秒間の熱処理を行い、シリコン酸化膜６０，６４内に窒素を導入する。
こうして、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域３２に、シリコン酸化膜６０のゲート絶縁膜６０ａを形成する。また、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４に、シリコン酸化膜６０よりも薄いシリコン酸化膜６４のゲート絶縁膜６４ａを形成する（図１４）。
次いで、全面に、例えばＬＰＣＶＤ法により、例えば膜厚１００ｎｍのノンドープのポリシリコン膜を堆積する。処理条件は、例えば、温度を６０５℃とする。
次いで、フォトリソグラフィ及びドライエッチングにより、ポリシリコン膜をパターニングし、各トランジスタ形成領域にゲート電極６６を形成する（図１５）。
次いで、フォトリソグラフィ及びイオン注入により、高電圧ＮＭＯＳトランジスタ形成領域３２に、ゲート電極６６をマスクとしてＮ型不純物を選択的にイオン注入し、ＬＤＤ領域となるＮ型不純物層６８を形成する。例えば、リンイオンを、加速エネルギー３５ｋｅＶ、ドーズ量２×１０１３ｃｍ−２の条件でイオン注入し、Ｎ型不純物層６８を形成する。
次いで、フォトリソグラフィ及びイオン注入により、高電圧ＰＭＯＳトランジスタ形成領域４０に、ゲート電極６６をマスクとしてＰ型不純物を選択的にイオン注入し、ＬＤＤ領域となるＰ型不純物層７０を形成する。例えば、ボロンイオンを、加速エネルギー１０ｋｅＶ、ドーズ量２×１０１３ｃｍ−２の条件でイオン注入し、Ｐ型不純物層７０を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６に、ゲート電極６６をマスクとしてＮ型不純物を選択的にイオン注入し、エクステンション領域となるＮ型不純物層７２を形成する。例えば、砒素イオンを、加速エネルギー６ｋｅＶ、ドーズ量２×１０１４ｃｍ−２の条件でイオン注入し、Ｎ型不純物層７２を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４に、ゲート電極６６をマスクとして選択的にイオン注入し、エクステンション領域となるＰ型不純物層７４を形成する（図１６）。例えば、ボロンイオンを、加速エネルギー０．６ｋｅＶ、ドーズ量７×１０１４ｃｍ−２の条件でイオン注入し、Ｐ型不純物層７４を形成する。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚８０ｎｍのシリコン酸化膜を堆積する。処理条件は、例えば、温度を５２０℃とする。
次いで、全面に堆積したシリコン酸化膜を異方性エッチングし、ゲート電極６６の側壁部分に選択的に残存させる。これにより、シリコン酸化膜のサイドウォールスペーサ７６を形成する（図１７）。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２に、ゲート電極６６及びサイドウォールスペーサ７６をマスクとして選択的にイオン注入する。これにより、ソース／ドレイン領域となるＮ型不純物層７８を形成するとともに、ＮＭＯＳトランジスタのゲート電極６６にＮ型不純物を添加する。イオン注入条件は、例えば、リンイオンを、加速エネルギー８ｋｅＶ、ドーズ量１．２×１０１６ｃｍ−２とする。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０に、ゲート電極６６及びサイドウォールスペーサ７６をマスクとして選択的にイオン注入する。これにより、ソース／ドレイン領域となるＰ型不純物層８０を形成するとともに、ＰＭＯＳトランジスタのゲート電極６６にＰ型不純物を添加する。イオン注入条件は、例えば、ボロンイオンを、加速エネルギー４ｋｅＶ、ドーズ量６×１０１５ｃｍ−２とする。
次いで、不活性ガス雰囲気中で、例えば１０２５℃、０秒間の短時間熱処理を行い、注入した不純物の活性化及びゲート電極６６中の拡散を行う。１０２５℃、０秒間の短時間熱処理は、ゲート電極６６とゲート絶縁膜との界面まで不純物を拡散させるのに十分である。
また、低電圧ＮＭＯＳトランジスタのチャネル部は炭素がボロンの拡散を抑制することにより、低電圧ＰＭＯＳトランジスタのチャネル部は砒素の拡散が遅いことにより、急峻な不純物分布を維持することができる。一方、高電圧ＮＭＯＳトランジスタのチャネル部は炭素が導入されていないことにより拡散は抑制されず、高電圧ＰＭＯＳトランジスタのチャネル部には砒素よりも拡散定数の大きいリンが導入されているため、なだらかな不純物分布を形成することができる。
こうして、シリコン基板１０上に、４種類のトランジスタを完成する。すなわち、低電圧ＮＭＯＳトランジスタ形成領域１６に、低電圧ＮＭＯＳトランジスタ（ＬＶ ＮＭＯＳ）を形成する。また、低電圧ＰＭＯＳトランジスタ形成領域２４に、低電圧ＰＭＯＳトランジスタ（ＬＶ ＰＭＯＳ）を形成する。また、高電圧ＮＭＯＳトランジスタ形成領域に、高電圧ＮＭＯＳトランジスタ（ＨＶ ＮＭＯＳ）を形成する。また、高電圧ＰＭＯＳトランジスタ形成領域に、高電圧ＰＭＯＳトランジスタ（ＨＶ ＰＭＯＳ）を形成する（図１８）。
次いで、サリサイドプロセスにより、ゲート電極６６上、Ｎ型不純物層７８上、及びＰ型不純物層８０上に、金属シリサイド膜８４、例えばコバルトシリサイド膜を形成する。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜を堆積し、エッチングストッパ膜としてのシリコン窒化膜を形成する。
次いで、シリコン窒化膜上に、例えば高密度プラズマＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜を堆積する。
これにより、シリコン窒化膜とシリコン酸化膜との積層膜の層間絶縁膜８６を形成する。
次いで、例えばＣＭＰ法により、層間絶縁膜８６の表面を研磨し、平坦化する。
この後、層間絶縁膜８６に埋め込まれたコンタクトプラグ８８、コンタクトプラグ８８に接続された配線９０等を形成し、半導体装置を完成する（図１９）。
このように、本実施形態によれば、低電圧ＮＭＯＳトランジスタの高濃度不純物層２２をボロン及び炭素を含む不純物層により、低電圧ＰＭＯＳトランジスタの高濃度不純物層３０を砒素を含む不純物層により形成するので、急峻な不純物分布を実現することができる。他方、高電圧ＮＭＯＳトランジスタの不純物層３８をボロンを含む不純物層により、高電圧ＰＭＯＳトランジスタの不純物層４６をリンを含む不純物層により形成するので、なだらかな不純物分布を実現することができる。これにより、閾値電圧の安定した信頼性の高い低電圧トランジスタを実現できるとともに、接合耐圧やホットキャリア耐性の高い高電圧トランジスタを実現することができる。
また、ウェル及びチャネル不純物層を形成した後に素子分離絶縁膜を形成するので、素子分離絶縁膜に高濃度のチャネル不純物が導入されるのを防止することができ、エッチング工程においける素子分離絶縁膜の膜減りを大幅に抑制することができる。これにより、基板表面の平坦性が向上するとともに、寄生トランジスタチャネルの発生を防止することができ、信頼性が高く高性能の半導体装置を実現することができる。
［第２実施形態］
第２実施形態による半導体装置の製造方法について図２０乃至図２３を用いて説明する。図１乃至図１９に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２０乃至図２３は、本参考例による半導体装置の製造方法を示す工程断面図である。
第１実施形態による半導体装置の製造方法では、エッチングに伴う素子分離絶縁膜５８の沈み込み量を、高電圧トランジスタ形成領域３２，４０で１０ｎｍ程度、低電圧トランジスタ形成領域１６，２４で３０ｎｍ程度と、小さく抑えることができた。しかしながら、高電圧トランジスタ形成領域３２，４０と比較すると、低電圧トランジスタ形成領域１６，２４における素子分離絶縁膜５８の沈み込み量は大きい。
本実施形態では、低電圧トランジスタ形成領域１６，２４における素子分離絶縁膜５８の沈み込み量を更に抑制しうる方法について説明する。
まず、図３乃至図１１に示す第１実施形態による半導体装置の製造方法と同様にして、活性領域を画定する素子分離絶縁膜５８を形成する。活性領域の表面には、膜厚３ｎｍ程度のシリコン酸化膜５２が残存している（図２０）。
次いで、フォトリソグラフィにより、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４を覆い、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域４０を露出するフォトレジスト膜９２を形成する。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、フォトレジスト膜９２をマスクとしてシリコン酸化膜５２をエッチングする。これにより、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域４０のシリコン酸化膜５２を除去する（図２１）。
この際、シリコン酸化膜５２を完全に除去するために、膜厚３ｎｍのシリコン酸化膜５２に対して、熱酸化膜で５ｎｍ相当のエッチングを行う。
素子分離絶縁膜５８のシリコン酸化膜は、高密度プラズマＣＶＤ法により堆積した膜であり、弗酸水溶液に対するエッチングレートは、熱酸化膜の２倍程度である。また、もしシリコン酸化膜中にイオン注入されると、イオン種にも依存するが、エッチングレートは更に増大する。高温の熱処理を施せばエッチングレートを小さくできるが、急峻なチャネル不純物分布を実現されるためには好ましくない。
本実施形態では、素子分離絶縁膜５８を形成するシリコン酸化膜に不純物がイオン注入されていないため、シリコン酸化膜５２のエッチングに伴う高電圧トランジスタ形成領域３２，４０の素子分離絶縁膜５８の沈み込み量は、１０ｎｍと小さく抑えることができる。一方、低電圧トランジスタ形成領域１６，２４はフォトレジスト膜９２で覆われているため、低電圧トランジスタ形成領域１６，２４の素子分離絶縁膜５８はエッチングされない。
次いで、例えばアッシングにより、フォトレジスト膜９２を除去する。
次いで、熱酸化法により、例えば膜厚７ｎｍのシリコン酸化膜６０を形成する（図２２）。処理条件は、例えば、温度を７５０℃、時間を５２分間とする。
この際、低電圧トランジスタ形成領域１６，２４に残存しているシリコン酸化膜５２も追加酸化され、膜厚が８ｎｍ程度となる。
次いで、フォトリソグラフィにより、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域４０を覆い、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４を露出するフォトレジスト膜６２を形成する。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、フォトレジスト膜６２をマスクとしてシリコン酸化膜６０をエッチングする。これにより、低電圧ＮＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４のシリコン酸化膜６０を除去する（図２３）。この際、シリコン酸化膜５２を完全に除去するために、膜厚８ｎｍのシリコン酸化膜５２に対して、熱酸化膜で１１ｎｍ相当のエッチングを行う。
素子分離絶縁膜５８のシリコン酸化膜は、高密度プラズマＣＶＤ法により堆積した膜であり、弗酸水溶液に対するエッチングレートは、熱酸化膜の２倍程度である。また、もしシリコン酸化膜中にイオン注入されると、イオン種にも依存するが、エッチングレートは更に増大する。高温の熱処理を施せばエッチングレートを小さくできるが、急峻なチャネル不純物分布を実現されるためには好ましくない。
本実施形態では、素子分離絶縁膜５８を形成するシリコン酸化膜に不純物がイオン注入されていないため、シリコン酸化膜５２のエッチングに伴う素子分離絶縁膜５８の沈み込み量は、２２ｎｍと小さく抑えることができる。
これにより、シリコン酸化膜５２，６０を除去する際の素子分離絶縁膜５８の沈み込み量の総和は、高電圧トランジスタ形成領域３２，４０で１０ｎｍ程度、低電圧トランジスタ形成領域１６，２４で２２ｎｍ程度と、小さく抑えることができる。
第１実施形態による半導体装置の製造方法と比較すると、低電圧トランジスタ形成領域１６，２４における素子分離絶縁膜５８の沈み込み量を、２５％程度改善することができた。
この後、図１４乃至図１９に示す第１実施形態による半導体装置の製造方法と同様にして、半導体装置を完成する。
このように、本実施形態によれば、高電圧トランジスタのゲート絶縁膜を形成する前に、高電圧トランジスタ形成領域に形成されている絶縁膜を選択的に除去するので、低電圧トランジスタ形成領域の素子分離絶縁膜の膜減りを大幅に抑制することができる。これにより、基板表面の平坦性が向上し、信頼性が高く高性能の半導体装置を実現することができる。
［第１参考例］
第１参考例による半導体装置の製造方法について図２４乃至図２６を用いて説明する。図１乃至図２３に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２４乃至図２６は、本参考例による半導体装置の製造方法を示す工程断面図である。
本参考例では、素子分離絶縁膜５８の形成の後にＰ型高濃度不純物層２２及びＮ型高濃度不純物層３０等のチャネルイオン注入を行うプロセスについて説明する。
まず、シリコン基板１０に、ＳＴＩ法により、素子分離絶縁膜５８を形成する。
次いで、素子分離絶縁膜５８により画定された活性領域上に、保護酸化膜としてのシリコン酸化膜１４を形成する（図２４（ａ））。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６に、Ｐ型高濃度不純物層２２を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４に、Ｎ型高濃度不純物層３０を形成する。
次いで、フォトリソグラフィ及びイオン注入により、高電圧ＮＭＯＳトランジスタ形成領域３２に、Ｐ型不純物層３８を形成する。
次いで、フォトリソグラフィ及びイオン注入により、高電圧ＰＭＯＳトランジスタ形成領域４０に、Ｎ型不純物層４６を形成する（図２４（ｂ））。
次いで、熱処理を行い、イオン注入ダメージを回復するとともに、注入した不純物を活性化する。
次いで、弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜１４を除去し、活性領域のシリコン基板１０を露出する。
このとき、素子分離絶縁膜５８にはＰ型高濃度不純物層２２及びＮ型高濃度不純物層３０の形成の際のイオン注入によって高濃度の不純物が導入されているため、素子分離絶縁膜５８におけるエッチングが増速される。特に、急峻な不純物プロファイルを得る等の目的で、Ｎ型不純物層３０の形成のために砒素をイオン注入した場合には、低電圧ＰＭＯＳトランジスタ形成領域２４におけるエッチングレートの増加は顕著である。
この結果、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４において、シリコン酸化膜１４のエッチングの際に素子分離絶縁膜５８が過剰にエッチングされ、活性領域の側面部分が露出されてしまう。
なお、Ｐ型不純物層３８及びＮ型不純物層４６はＰ型高濃度不純物層２２及びＮ型高濃度不純物層３０と比較すると不純物濃度が１桁程度低い。このため、高電圧ＮＭＯＳトランジスタ形成領域３２及び高電圧ＰＭＯＳトランジスタ形成領域４０における素子分離絶縁膜５８のエッチング量は、比較的に少ない。
次いで、シリコン基板１０上に、ノンドープのシリコン層４８をエピタキシャル成長する（図２５（ａ））。この際、シリコン層４８の成長は活性領域の表面及び側面から進行するため、異なる面方位に沿って形成されたシリコン層が重なる部分、すなわち素子分離絶縁膜５８の端部に、結晶欠陥が導入されてしてしまう。
シリコン層４８に導入された結晶欠陥は、リーク電流の増加等、トランジスタの特性に多大な影響を与えるため、好ましくない。
次いで、活性領域上に、高電圧ＮＭＯＳトランジスタ及び高電圧ＰＭＯＳトランジスタ用のゲート絶縁膜６０ａとなるシリコン酸化膜６０を形成する（図２５（ｂ））。
次いで、フォトリソグラフィ及びウェットエッチングにより、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４のシリコン酸化膜６０を選択的に除去する（図２６（ａ））。
この際、シリコン酸化膜６０のエッチングとともに素子分離絶縁膜５８もエッチングされ、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４では、素子分離絶縁膜５８の端部においてシリコン層４８の下面が露出される。
次いで、低電圧ＮＭＯＳトランジスタ領域１６及び低電圧ＰＭＯＳトランジスタ領域２４の活性領域上に、ゲート絶縁膜６４ａとなるシリコン酸化膜６４を形成する（図２６（ｂ））。
この後、ゲート絶縁膜６４ａ上にゲート電極６６を形成すると、素子分離絶縁膜５８の端部のシリコン層４８の下方には、シリコン層４８を介さずにゲート電極６６と対向する寄生トランジスタチャネルが形成されてしまう。素子分離絶縁膜５８の形成後にシリコン層４８をエピタキシャル成長し、次いで、膜厚の異なる２種類以上のゲート絶縁膜を形成すると、この寄生トランジスタチャネルの形成は避けられない。
また、素子分離絶縁膜５８の膜減りは、以降のエッチングプロセスにおいても生じる。素子分離絶縁膜５８の膜減りが生じると、基板表面の平坦性が低下し、後工程のプロセスに不具合を生じることもある。
［第２参考例］
第２参考例による半導体装置の製造方法について図２７乃至図３２を用いて説明する。図１乃至図２３に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図２７乃至図３２は、本参考例による半導体装置の製造方法を示す工程断面図である。
本参考例では、Ｐ型高濃度不純物層２２及びＮ型高濃度不純物層３０の形成の後に素子分離絶縁膜５８を形成するプロセスについて説明する。
まず、フォトリソグラフィ及びエッチングにより、シリコン基板１０の製品形成領域外に、マスクアライメント用のマークとして用いる溝１２を形成する。
次いで、シリコン基板１０の全面に、シリコン基板１０の表面の保護膜としてのシリコン酸化膜１４を形成する（図２７（ａ））。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ形成領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２に、Ｐウェル２０及びＰ型高濃度不純物層２２を形成する。Ｐウェル２０及びＰ型高濃度不純物層２２は、例えば、ボロン又は弗化ボロン（ＢＦ２）を２重にイオン注入することにより形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＰＭＯＳトランジスタ形成領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０に、Ｎウェル２８及びＮ型高濃度不純物層３０を形成する（図２７（ｂ））。Ｎウェル２８及びＮ型高濃度不純物層３０は、例えば、リン又は砒素若しくはアンチモン（Ｓｂ）を２重にイオン注入することにより形成する。
次いで、熱処理を行い、イオン注入ダメージを回復するとともに、注入した不純物を活性化する。
次いで、弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜１４を除去する。
次いで、シリコン基板１０上に、ノンドープのシリコン層４８をエピタキシャル成長する（図２８（ａ））。
次いで、ＳＴＩ法により、シリコン基板１０及びシリコン層４８に、素子分離絶縁膜５８を形成する（図２８（ｂ））。
次いで、活性領域上に、高電圧ＮＭＯＳトランジスタ及び高電圧ＰＭＯＳトランジスタ用のゲート絶縁膜６０ａとなるシリコン酸化膜６０を形成する（図２９（ａ））。
次いで、フォトリソグラフィ及びウェットエッチングにより、低電圧ＮＭＯＳトランジスタ形成領域１６及び低電圧ＰＭＯＳトランジスタ形成領域２４のシリコン酸化膜６０を選択的に除去する（図２９（ｂ））。
次いで、低電圧ＮＭＯＳトランジスタ領域１６及び低電圧ＰＭＯＳトランジスタ領域２４の活性領域上に、ゲート絶縁膜６４ａとなるシリコン酸化膜６４を形成する（図３０（ａ））。
次いで、全面に、ポリシリコン膜６６ａを形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２のポリシリコン膜６６ａに、Ｎ型不純物を添加する。また、低電圧ＰＭＯＳトランジスタ領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０のポリシリコン膜６６ａに、Ｐ型不純物を添加する（図３０（ｂ））。
次いで、ポリシリコン膜６６ａをパターニングし、各トランジスタ形成領域に、ゲート電極６６を形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ領域１６に、エクステンション領域となるＮ型不純物層７２を形成する。また、低電圧ＰＭＯＳトランジスタ領域２４に、エクステンション領域となるＰ型不純物層７４を形成する。また、高電圧ＮＭＯＳトランジスタ形成領域３２に、ＬＤＤ領域となるＮ型不純物層６８を形成する。また、高電圧ＰＭＯＳトランジスタ形成領域４０に、ＬＤＤ領域となるＰ型不純物層７０を形成する（図３１（ａ））。
次いで、シリコン酸化膜を堆積して異方性エッチングし、ゲート電極６６の側壁部分に、サイドウォールスペーサ６８を形成する（図３１（ｂ））。
次いで、フォトリソグラフィ及びイオン注入により、低電圧ＮＭＯＳトランジスタ領域１６及び高電圧ＮＭＯＳトランジスタ形成領域３２に、ソース／ドレイン領域となるＮ型不純物層７８を形成する。また、低電圧ＰＭＯＳトランジスタ領域２４及び高電圧ＰＭＯＳトランジスタ形成領域４０に、ソース／ドレイン領域となるＰ型不純物層８０を形成する（図３２）。
次いで、熱処理を行い、注入した不純物を活性化する。
こうして、シリコン基板１０上に、低電圧ＮＭＯＳトランジスタと、低電圧ＰＭＯＳトランジスタと、高電圧ＮＭＯＳトランジスタと、高電圧ＰＭＯＳトランジスタを形成する。
本参考例では、低電圧トランジスタのウェル（チャネル不純物層を含む）と、高電圧トランジスタのウェル（チャネル不純物層を含む）とを同時に形成している。しかしながら、低電圧トランジスタのチャネル不純物層には急峻な不純物分布が求められる一方、高電圧トランジスタのチャネル不純物層層は急峻な不純物分布を必要としない。むしろ、急峻な分布による接合耐圧の低下やホットキャリア耐性の低下を生じるため、好ましくない。かかる観点から、低電圧トランジスタのウェルと高電圧トランジスタのウェルとは、別々に形成することが望ましい。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、Ｐ型高濃度不純物層２２を形成する際に、非晶質化のためにゲルマニウムをイオン注入しているが、非晶質化に用いるイオン種は、これに限定されるものではない。例えば、シリコン、窒素、アルゴン、キセノン等を用いるようにしてもよい。
また、上記実施形態では、下地の半導体基板としてシリコン基板を用いたが、下地の半導体基板は、必ずしもバルクのシリコン基板である必要はない。ＳＯＩ基板など、他の半導体基板を適用してもよい。
また、上記実施形態では、エピタキシャル半導体層としてシリコン層を用いたが、必ずしもシリコン層である必要はない。シリコン層の代わりに、ＳｉＧｅ層やＳｉＣ層等の他の半導体層を適用してもよい。
また、上記実施形態に記載した半導体装置の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１） 半導体基板の第１の領域を露出する第１のマスクを用いて、前記第１の領域に、第１導電型の第１の不純物をイオン注入する工程と、
前記半導体基板の第２の領域を露出する第２のマスクを用いて、前記第２の領域に、第１の不純物よりも拡散定数の小さい前記第１導電型の第２の不純物、又は、前記第１の不純物及び前記第１の不純物の拡散を抑制する第３の不純物をイオン注入する工程と、
前記第１の不純物及び前記第２の不純物を活性化し、前記第１の領域に第１の不純物層を、前記第２の領域に第２の不純物層を、それぞれ形成する工程と、
前記第１の不純物層及び前記第２の不純物層が形成された前記半導体基板上に、半導体層をエピタキシャル成長する工程と、
前記半導体層の前記第１の領域上及び前記第２の領域上に、第１のゲート絶縁膜を成長する工程と、
前記第２の領域を露出する第３のマスクを用いて、前記第２の領域の前記第１のゲート絶縁膜を除去する工程と、
前記半導体層の前記第２の領域上に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を成長する工程と、
前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２） 付記１記載の半導体装置の製造方法において、
前記第１の不純物は、ボロンであり、
前記第３の不純物は、炭素である
ことを特徴とする半導体装置の製造方法。
（付記３） 付記２記載の半導体装置の製造方法において、
前記第１の不純物及び前記第３の不純物のイオン注入に先立ち、前記第２の領域に、前記半導体基板の表面領域を非晶質化するための第４の不純物をイオン注入する
ことを特徴とする半導体装置の製造方法。
（付記４） 付記３記載の半導体装置の製造方法において、
前記第４の不純物は、ゲルマニウムである
ことを特徴とする半導体装置の製造方法。
（付記５） 付記１記載の半導体装置の製造方法において、
前記第１の不純物は、リンであり、
前記第２の不純物は、砒素である
ことを特徴とする半導体装置の製造方法。
（付記６） 付記１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記半導体層を形成する工程の後、前記半導体層を形成した前記半導体基板に素子分離絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記７） 付記１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記第１のゲート絶縁膜を成長する工程では、前記第１の領域を露出する第３のマスクを用いてエッチングを行い、前記第１の領域の前記半導体層の表面を露出した後、前記第１のゲート絶縁膜を成長する
ことを特徴とする半導体装置の製造方法。
（付記８） 半導体基板の第１の領域を露出する第１のマスクを用いて、前記第１の領域に、第１の不純物をイオン注入する工程と、
前記半導体基板の第２の領域を露出する第２のマスクを用いて、前記第２の領域に、前記第１の不純物と同導電型の第２の不純物をイオン注入する工程と、
前記半導体基板の第３の領域を露出する第３のマスクを用いて、前記第３の領域に、前記第１の不純物と逆導電型の第３の不純物をイオン注入する工程と、
前記半導体基板の第４の領域を露出する第４のマスクを用いて、前記第４の領域に、前記第１の不純物と逆導電型の第４の不純物をイオン注入する工程と、
前記第１の不純物、第２の不純物、第３の不純物、及び前記第４の不純物を活性化し、前記第１の領域に第１の不純物層を、前記第２の領域に第２の不純物層を、前記第３の領域に第３の不純物層を、前記第４の領域に第４の不純物層を、それぞれ形成する工程と、
前記第１の不純物層、前記第２の不純物層、前記第３の不純物層、及び前記第４の不純物層が形成された前記半導体基板上に、半導体層をエピタキシャル成長する工程と、
前記半導体層の前記第１の領域上、前記第２の領域上、前記第３の領域上、及び前記第４の領域上に、第１のゲート絶縁膜を成長する工程と、
前記第２の領域及び前記第４の領域を露出する第５のマスクを用いて、前記第２の領域及び前記第４の領域の前記第１のゲート絶縁膜を除去する工程と、
前記半導体層の前記第２の領域上及び前記第４の領域上に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を成長する工程と、
前記第１の領域の前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２の領域の前記第２のゲート絶縁膜上に第２のゲート電極を、前記第３の領域の前記第１のゲート絶縁膜上に第３のゲート電極を、前記第４の領域の前記第２のゲート絶縁膜上に第４のゲート電極を、それぞれ形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記９） 付記８記載の半導体装置の製造方法において、
前記第１の不純物は、ボロンであり、
前記第２の不純物は、ボロンと炭素を含み、
前記第３の不純物は、リンであり、
前記第４の不純物は、砒素又はアンチモンである
ことを特徴とする半導体装置の製造方法。
（付記１０） 付記８又は９記載の半導体装置の製造方法において、
前記第２の不純物をイオン注入する工程では、前記第２の不純物のイオン注入に先立ち、前記半導体基板の表面領域を非晶質化するための第５の不純物をイオン注入する
ことを特徴とする半導体装置の製造方法。
（付記１１） 付記１０記載の半導体装置の製造方法において、
前記第５の不純物は、ゲルマニウムである
ことを特徴とする半導体装置の製造方法。
（付記１２） 付記８乃至１１のいずれか１項に記載の半導体装置の製造方法において、
前記半導体層を形成する工程の後、前記半導体層を形成した前記半導体基板に素子分離絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１３） 付記８乃至１２のいずれか１項に記載の半導体装置の製造方法において、
前記第１のゲート絶縁膜を成長する工程では、前記第１の領域及び前記第３の領域を露出する第６のマスクを用いてエッチングを行い、前記第１の領域及び前記第３の領域の前記半導体層の表面を露出した後、前記第１のゲート絶縁膜を成長する
ことを特徴とする半導体装置の製造方法。
（付記１４） 半導体基板の第１の領域に形成され、ボロンを含む第１の不純物層と、
前記第１の不純物層上に形成された第１のエピタキシャル半導体層と、
前記第１のエピタキシャル半導体層上に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
前記第１のエピタキシャル半導体層及び前記第１の領域の前記半導体基板内に形成された第１のソース／ドレイン領域とを有する第１のトランジスタと、
前記半導体基板の第２の領域に形成され、ボロン及び炭素を含む第３の不純物層と、
前記第２の不純物層上に形成された第２のエピタキシャル半導体層と、
前記第２のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
前記第２のエピタキシャル半導体層及び前記第２の領域の前記半導体基板内に形成された第２のソース／ドレイン領域とを有する第２のトランジスタと、
前記半導体基板の第３の領域に形成され、リンを含む第３の不純物層と、
前記第３の不純物層上に形成された第３のエピタキシャル半導体層と、
前記第３のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜と膜厚の等しい第３のゲート絶縁膜と、
前記第３のゲート絶縁膜上に形成された第３のゲート電極と、
前記第３のエピタキシャル半導体層及び前記第３の領域の前記半導体基板内に形成された第３のソース／ドレイン領域とを有する第３のトランジスタと、
前記半導体基板の第４の領域に形成され、砒素又はアンチモンを含む第３の不純物層と、
前記第４の不純物層上に形成された第４のエピタキシャル半導体層と、
前記第４のエピタキシャル半導体層上に形成され、前記第２のゲート絶縁膜と膜厚の等しい第４のゲート絶縁膜と、
前記第４のゲート絶縁膜上に形成された第４のゲート電極と、
前記第４のエピタキシャル半導体層及び前記第４の領域の前記半導体基板内に形成された第４のソース／ドレイン領域とを有する第４のトランジスタと
を有することを特徴とする半導体装置。
（付記１５） 付記１４記載の半導体装置において、
前記第２の不純物層は、ゲルマニウムを含む
ことを特徴とする半導体装置。
１０…シリコン基板
１２…溝
１４，５２，６０，６４…シリコン酸化膜
１６…低電圧ＮＭＯＳトランジスタ形成領域
１８，２６，３４，４２，５０，６２…フォトレジスト膜
２０，３６…Ｐウェル
２２…Ｐ型高濃度不純物層
２４…低電圧ＰＭＯＳトランジスタ形成領域
２８，４４…Ｎウェル
３０…Ｎ型高濃度不純物層
３２…高電圧ＮＭＯＳトランジスタ形成領域
３８，７０，７４…Ｐ型不純物層
４０…高電圧ＰＭＯＳトランジスタ形成領域
４６，６８，７２…Ｎ型不純物層
４８…シリコン層
５４…シリコン窒化膜
５６…素子分離溝
５８…素子分離絶縁膜
６０ａ，６４ａ…ゲート絶縁膜
６６ａ…ポリシリコン膜
６６…ゲート電極
７６…サイドウォールスペーサ
７８…Ｎ型不純物層（ソース／ドレイン領域）
８０…Ｐ型不純物層（ソース／ドレイン領域）
８４…金属シリサイド膜
８６…層間絶縁膜
８８…コンタクトプラグ
９０…配線
１００…シリコン基板
１０２…ソース領域
１０４…ドレイン領域
１０６…チャネル領域
１０８…高濃度不純物層
１１０…シリコン層
１１２…ゲート絶縁膜
１１４…ゲート電極

Claims (10)

  1. 半導体基板の第１の領域を露出する第１のマスクを用いて、前記第１の領域に、第１導電型の第１の不純物をイオン注入する工程と、
    前記半導体基板の第２の領域を露出する第２のマスクを用いて、前記第２の領域に、第１の不純物よりも拡散定数の小さい前記第１導電型の第２の不純物、又は、前記第１の不純物及び前記第１の不純物の拡散を抑制する第３の不純物をイオン注入する工程と、
    前記第１の不純物及び前記第２の不純物を活性化し、前記第１の領域に第１の不純物層を、前記第２の領域に第２の不純物層を、それぞれ形成する工程と、
    前記第１の不純物層及び前記第２の不純物層が形成された前記半導体基板上に、半導体層をエピタキシャル成長する工程と、
    前記半導体層の前記第１の領域上及び前記第２の領域上に、第１のゲート絶縁膜を成長する工程と、
    前記第２の領域を露出する第３のマスクを用いて、前記第２の領域の前記第１のゲート絶縁膜を除去する工程と、
    前記半導体層の前記第２の領域上に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を成長する工程と、
    前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第１の不純物は、ボロンであり、
    前記第３の不純物は、炭素である
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記第１の不純物は、リンであり、
    前記第２の不純物は、砒素である
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
    前記半導体層を形成する工程の後、前記半導体層を形成した前記半導体基板に素子分離絶縁膜を形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のゲート絶縁膜を成長する工程では、前記第１の領域を露出する第３のマスクを用いてエッチングを行い、前記第１の領域の前記半導体層の表面を露出した後、前記第１のゲート絶縁膜を成長する
    ことを特徴とする半導体装置の製造方法。
  6. 半導体基板の第１の領域を露出する第１のマスクを用いて、前記第１の領域に、第１の不純物をイオン注入する工程と、
    前記半導体基板の第２の領域を露出する第２のマスクを用いて、前記第２の領域に、前記第１の不純物と同導電型の第２の不純物をイオン注入する工程と、
    前記半導体基板の第３の領域を露出する第３のマスクを用いて、前記第３の領域に、前記第１の不純物と逆導電型の第３の不純物をイオン注入する工程と、
    前記半導体基板の第４の領域を露出する第４のマスクを用いて、前記第４の領域に、前記第１の不純物と逆導電型の第４の不純物をイオン注入する工程と、
    前記第１の不純物、第２の不純物、第３の不純物、及び前記第４の不純物を活性化し、前記第１の領域に第１の不純物層を、前記第２の領域に第２の不純物層を、前記第３の領域に第３の不純物層を、前記第４の領域に第４の不純物層を、それぞれ形成する工程と、
    前記第１の不純物層、前記第２の不純物層、前記第３の不純物層、及び前記第４の不純物層が形成された前記半導体基板上に、半導体層をエピタキシャル成長する工程と、
    前記半導体層の前記第１の領域上、前記第２の領域上、前記第３の領域上、及び前記第４の領域上に、第１のゲート絶縁膜を成長する工程と、
    前記第２の領域及び前記第４の領域を露出する第５のマスクを用いて、前記第２の領域及び前記第４の領域の前記第１のゲート絶縁膜を除去する工程と、
    前記半導体層の前記第２の領域上及び前記第４の領域上に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を成長する工程と、
    前記第１の領域の前記第１のゲート絶縁膜上に第１のゲート電極を、前記第２の領域の前記第２のゲート絶縁膜上に第２のゲート電極を、前記第３の領域の前記第１のゲート絶縁膜上に第３のゲート電極を、前記第４の領域の前記第２のゲート絶縁膜上に第４のゲート電極を、それぞれ形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記第１の不純物は、ボロンであり、
    前記第２の不純物は、ボロンと炭素を含み、
    前記第３の不純物は、リンであり、
    前記第４の不純物は、砒素又はアンチモンである
    ことを特徴とする半導体装置の製造方法。
  8. 請求項６又は７記載の半導体装置の製造方法において、
    前記半導体層を形成する工程の後、前記半導体層を形成した前記半導体基板に素子分離絶縁膜を形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  9. 請求項６乃至８のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のゲート絶縁膜を成長する工程では、前記第１の領域及び前記第３の領域を露出する第６のマスクを用いてエッチングを行い、前記第１の領域及び前記第３の領域の前記半導体層の表面を露出した後、前記第１のゲート絶縁膜を成長する
    ことを特徴とする半導体装置の製造方法。
  10. 半導体基板の第１の領域に形成され、ボロンを含む第１の不純物層と、
    前記第１の不純物層上に形成された第１のエピタキシャル半導体層と、
    前記第１のエピタキシャル半導体層上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
    前記第１のエピタキシャル半導体層及び前記第１の領域の前記半導体基板内に形成された第１のソース／ドレイン領域とを有する第１のトランジスタと、
    前記半導体基板の第２の領域に形成され、ボロン及び炭素を含む第３の不純物層と、
    前記第２の不純物層上に形成された第２のエピタキシャル半導体層と、
    前記第２のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
    前記第２のエピタキシャル半導体層及び前記第２の領域の前記半導体基板内に形成された第２のソース／ドレイン領域とを有する第２のトランジスタと、
    前記半導体基板の第３の領域に形成され、リンを含む第３の不純物層と、
    前記第３の不純物層上に形成された第３のエピタキシャル半導体層と、
    前記第３のエピタキシャル半導体層上に形成され、前記第１のゲート絶縁膜と膜厚の等しい第３のゲート絶縁膜と、
    前記第３のゲート絶縁膜上に形成された第３のゲート電極と、
    前記第３のエピタキシャル半導体層及び前記第３の領域の前記半導体基板内に形成された第３のソース／ドレイン領域とを有する第３のトランジスタと、
    前記半導体基板の第４の領域に形成され、砒素又はアンチモンを含む第３の不純物層と、
    前記第４の不純物層上に形成された第４のエピタキシャル半導体層と、
    前記第４のエピタキシャル半導体層上に形成され、前記第２のゲート絶縁膜と膜厚の等しい第４のゲート絶縁膜と、
    前記第４のゲート絶縁膜上に形成された第４のゲート電極と、
    前記第４のエピタキシャル半導体層及び前記第４の領域の前記半導体基板内に形成された第４のソース／ドレイン領域とを有する第４のトランジスタと
    を有することを特徴とする半導体装置。
JP2010220774A 2010-09-30 2010-09-30 半導体装置及びその製造方法 Expired - Fee Related JP5630185B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010220774A JP5630185B2 (ja) 2010-09-30 2010-09-30 半導体装置及びその製造方法
US13/172,224 US8294217B2 (en) 2010-09-30 2011-06-29 Semiconductor device and method of manufacturing semiconductor device
CN201110264514.4A CN102446856B (zh) 2010-09-30 2011-08-31 半导体器件及制造半导体器件的方法
CN201410326526.9A CN104078463B (zh) 2010-09-30 2011-08-31 半导体器件
US13/625,176 US8766369B2 (en) 2010-09-30 2012-09-24 Semiconductor device and method of manufacturing semiconductor device
US14/265,860 US9105743B2 (en) 2010-09-30 2014-04-30 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010220774A JP5630185B2 (ja) 2010-09-30 2010-09-30 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014200645A Division JP5854104B2 (ja) 2014-09-30 2014-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2012079743A true JP2012079743A (ja) 2012-04-19
JP5630185B2 JP5630185B2 (ja) 2014-11-26

Family

ID=45889071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010220774A Expired - Fee Related JP5630185B2 (ja) 2010-09-30 2010-09-30 半導体装置及びその製造方法

Country Status (3)

Country Link
US (3) US8294217B2 (ja)
JP (1) JP5630185B2 (ja)
CN (2) CN104078463B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033072A (ja) * 2012-08-03 2014-02-20 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
KR20150093897A (ko) * 2014-02-07 2015-08-19 매그나칩 반도체 유한회사 반도체 소자 및 제조 방법
JP2016001700A (ja) * 2014-06-12 2016-01-07 富士通セミコンダクター株式会社 半導体装置の製造方法
CN111627810A (zh) * 2020-06-05 2020-09-04 合肥晶合集成电路有限公司 一种半导体结构及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601848B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
JP5870478B2 (ja) * 2010-09-30 2016-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5578001B2 (ja) * 2010-09-30 2014-08-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5821174B2 (ja) * 2010-09-30 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5605134B2 (ja) * 2010-09-30 2014-10-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5837387B2 (ja) 2011-10-11 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法
JP2014207361A (ja) * 2013-04-15 2014-10-30 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9240454B1 (en) 2014-10-22 2016-01-19 Stmicroelectronics, Inc. Integrated circuit including a liner silicide with low contact resistance
US9773733B2 (en) 2015-03-26 2017-09-26 Mie Fujitsu Semiconductor Limited Semiconductor device
CN107290913A (zh) * 2017-07-31 2017-10-24 武汉华星光电技术有限公司 显示面板、阵列基板及其形成方法
CN109524307B (zh) * 2018-11-14 2022-02-01 长江存储科技有限责任公司 Mos晶体管的制造方法、集成电路的制造方法、mos晶体管及集成电路
US12154950B2 (en) * 2019-12-30 2024-11-26 Unist (Ulsan National Institute Of Science And Technology) Transistor, ternary inverter comprising same, and transistor manufacturing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330264A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000243958A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 半導体装置およびその製造方法
JP2003338561A (ja) * 2002-05-20 2003-11-28 Hynix Semiconductor Inc 半導体素子のトランジスタ形成方法
JP2006121025A (ja) * 2004-09-27 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006278974A (ja) * 2005-03-30 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2006303189A (ja) * 2005-04-20 2006-11-02 Nec Electronics Corp 半導体装置の製造方法
JP2008042059A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008153621A (ja) * 2006-11-22 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060072A (ja) * 2001-08-10 2003-02-28 Seiko Epson Corp 半導体装置の製造方法及びこれにより製造された半導体装置
JP2003100902A (ja) * 2001-09-21 2003-04-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004039866A (ja) * 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
US6936506B1 (en) * 2003-05-22 2005-08-30 Advanced Micro Devices, Inc. Strained-silicon devices with different silicon thicknesses
JPWO2007004535A1 (ja) * 2005-07-05 2009-01-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100632068B1 (ko) * 2005-08-02 2006-10-04 동부일렉트로닉스 주식회사 반도체 소자의 모스 트랜지스터 제조 방법
JP5038633B2 (ja) * 2006-02-14 2012-10-03 株式会社東芝 半導体装置及びその製造方法
JP5080032B2 (ja) * 2006-06-27 2012-11-21 セイコーインスツル株式会社 半導体集積回路装置
US7855111B2 (en) * 2007-06-11 2010-12-21 Texas Instruments Incorporated Border region defect reduction in hybrid orientation technology (HOT) direct silicon bonded (DSB) substrates
US8329564B2 (en) 2007-10-26 2012-12-11 International Business Machines Corporation Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
JP5173582B2 (ja) * 2008-05-19 2013-04-03 株式会社東芝 半導体装置
JP2010157570A (ja) * 2008-12-26 2010-07-15 Toshiba Corp 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330264A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000243958A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 半導体装置およびその製造方法
JP2003338561A (ja) * 2002-05-20 2003-11-28 Hynix Semiconductor Inc 半導体素子のトランジスタ形成方法
JP2006121025A (ja) * 2004-09-27 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006278974A (ja) * 2005-03-30 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2006303189A (ja) * 2005-04-20 2006-11-02 Nec Electronics Corp 半導体装置の製造方法
JP2008042059A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008153621A (ja) * 2006-11-22 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033072A (ja) * 2012-08-03 2014-02-20 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US9147744B2 (en) 2012-08-03 2015-09-29 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of semiconductor device
KR101614580B1 (ko) 2012-08-03 2016-04-21 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치와 그 제조 방법
US9691767B2 (en) 2012-08-03 2017-06-27 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of semiconductor device
US10192866B2 (en) 2012-08-03 2019-01-29 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of semiconductor device
KR20150093897A (ko) * 2014-02-07 2015-08-19 매그나칩 반도체 유한회사 반도체 소자 및 제조 방법
KR102143249B1 (ko) * 2014-02-07 2020-08-11 매그나칩 반도체 유한회사 반도체 소자 및 제조 방법
JP2016001700A (ja) * 2014-06-12 2016-01-07 富士通セミコンダクター株式会社 半導体装置の製造方法
US10090201B2 (en) 2014-06-12 2018-10-02 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device reducing variation in thickness of silicon layer among semiconductor wafers
CN111627810A (zh) * 2020-06-05 2020-09-04 合肥晶合集成电路有限公司 一种半导体结构及其制造方法
CN111627810B (zh) * 2020-06-05 2022-10-11 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
CN102446856B (zh) 2014-07-23
US8294217B2 (en) 2012-10-23
JP5630185B2 (ja) 2014-11-26
CN104078463A (zh) 2014-10-01
US20140235022A1 (en) 2014-08-21
US20120080754A1 (en) 2012-04-05
CN102446856A (zh) 2012-05-09
US9105743B2 (en) 2015-08-11
CN104078463B (zh) 2017-04-12
US20130020650A1 (en) 2013-01-24
US8766369B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
JP5630185B2 (ja) 半導体装置及びその製造方法
JP5605134B2 (ja) 半導体装置及びその製造方法
JP5286701B2 (ja) 半導体装置および半導体装置の製造方法
JP5772068B2 (ja) 半導体装置及びその製造方法
US10411112B2 (en) Semiconductor device with silicon layer containing carbon
JP2006278974A (ja) 半導体装置及びその製造方法
JP2014041974A (ja) 半導体装置およびその製造方法
US20100078735A1 (en) Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions
JP2012049248A (ja) 半導体装置およびその製造方法
JP5870478B2 (ja) 半導体装置の製造方法
JP5578001B2 (ja) 半導体装置の製造方法
JP5821174B2 (ja) 半導体装置の製造方法
JP2009111046A (ja) 半導体装置および半導体装置の製造方法
JP5854104B2 (ja) 半導体装置
CN104779286A (zh) 一种nmosfet器件及其制备方法
JP2004253707A (ja) 半導体装置及びその製造方法
JP2010004056A (ja) 半導体装置の製造方法
JP2006108703A (ja) 半導体装置
KR20070069368A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140922

R150 Certificate of patent or registration of utility model

Ref document number: 5630185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees