[go: up one dir, main page]

JP2012049554A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2012049554A
JP2012049554A JP2011224506A JP2011224506A JP2012049554A JP 2012049554 A JP2012049554 A JP 2012049554A JP 2011224506 A JP2011224506 A JP 2011224506A JP 2011224506 A JP2011224506 A JP 2011224506A JP 2012049554 A JP2012049554 A JP 2012049554A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
impurity
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011224506A
Other languages
English (en)
Other versions
JP5520911B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Osamu Nakamura
理 中村
Masayuki Kajiwara
誠之 梶原
Koichiro Tanaka
幸一郎 田中
Hideto Onuma
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011224506A priority Critical patent/JP5520911B2/ja
Publication of JP2012049554A publication Critical patent/JP2012049554A/ja
Application granted granted Critical
Publication of JP5520911B2 publication Critical patent/JP5520911B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】金属元素を用いた結晶化法において、ゲッタリングのために必要な不純物元素の濃度が高く、その後のアニールによる再結晶化の妨げとなり問題となっている。
【解決手段】
本発明は半導体膜に、希ガス元素を添加した不純物領域を形成し、加熱処理およびレーザアニールにより前記不純物領域に半導体膜に含まれる金属元素を偏析させるゲッタリングを行なうことを特徴としている。そして、半導体膜が形成された基板（半導体膜基板）の上方または下方からレーザ光を照射してゲート電極を加熱し、その熱によってゲート電極の一部と重なる不純物領域を加熱する。このようにして、ゲート電極の一部と重なる不純物領域の結晶性の回復および不純物元素の活性化を行なうことを可能とする。
【選択図】図３

Description

本発明はレーザビームを用いた半導体膜のアニール（以下、レーザアニールという）を工程に含んで作製された半導体装置及びその作製方法に関する。なお、ここでいう半導体装置には、液晶表示装置や発光装置等の電気光学装置及び該電気光学装置を部品として含む電子装置も含まれるものとする。
ガラス等の絶縁基板上に形成された半導体膜に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素がよく用いられる。
近年、量産効率の向上のために基板を大面積化する動きが著し著しく、新しく建設される量産工場のラインは、基板サイズ６００×７２０ｍｍが標準となりつつある。このような大面積基板に合成石英ガラス基板を加工することは現在の技術では難しく、たとえできたとしても産業として成り立つ価格までは下がらないと考えられる。大面積基板を容易に作製できる材料に、例えばガラス基板がある。ガラス基板は、従来よく使用されてきた合成石英ガラス基板と比較し、安価で、大面積基板を容易に作製できる利点を持っている。また、結晶化に好んでレーザが使用されるのは、ガラス基板の融点が低いからである。レーザは基板の温度を余り上昇させずに、半導体膜のみ高いエネルギーを与えることが出来る。
ガラス基板には、例えばコーニング７０５９と呼ばれているものがある。コーニング７０５９は非常に安価で加工性に富み、大面積化も容易である。しかしながら、コーニング７０５９は歪点温度が５９３℃であり、６００℃以上の加熱には問題があった。また、ガラス基板の１つに、歪点温度が比較的高いコーニング１７３７というものがある。コーニング１７３７の歪点温度は６６７℃とコーニング７０５９の歪点温度に比べて高い。前記コーニング１７３７基板に非晶質半導体膜を成膜し、６００℃、２０時間の雰囲気に置いても、作製工程に影響するほどの基板の変形は見られなかった。しかしながら、２０時間の加熱時間は量産工程としては長過ぎ、また、加熱温度６００℃は、コストの面から考えると、少しでも低い方が好ましかった。
このような問題を解決するため、新しい結晶化の方法が考案された。前記方法の詳細は特開平７−１８３５４０号公報に記載されている。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば５５０℃の窒素雰囲気に４時間、非晶質半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記金属元素の添加量や、非晶質半導体膜の状態による。
しかしながら、前記技術では、結晶化を促進するために用いた前記金属元素が高抵抗層（チャネル形成領域やオフセット領域）中にも残留すると言う問題がある。前記金属元素は電気が流れやすいため、高抵抗層であるべき領域の抵抗を下げる。そのため、オフ電流が増加し、また、個々の素子間でばらつくと言ったＴＦＴの特性の安定性および信頼性を損なう原因となっていた。
この問題を解決するため、結晶質半導体膜から結晶化を促進するための金属元素を除去する技術（ゲッタリング技術）を開発し、特開平１０−２７０３６３号公報に開示している。前記ゲッタリング技術とは、まず、結晶質半導体膜に１５族に属する元素を選択的に添加して加熱処理を行なう。前記加熱処理により、前記１５族に属する元素が添加されていない領域（被ゲッタリング領域）の前記金属元素は前記被ゲッタリング領域から放出され、拡散し、前記１５族に属する元素の添加領域（ゲッタリング領域）に捕獲される。その結果、前記被ゲッタリング領域において前記金属元素の除去または低減することができ、さらにゲッタリング時の加熱温度はガラス基板が耐え得る６００℃以下とすることができる。また、１５族に属する元素だけでなく１３族に属する元素も導入しても、金属元素をゲッタリングできることは確認されている。
このような作製工程を経て形成された結晶質半導体膜は、高い移動度を有するため、この結晶質半導体膜を用いて薄膜トランジスタ（ＴＦＴ）を形成し、例えば、アクティブマトリクス型の電気光学装置等に盛んに利用されている。
アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行なう画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素回路を制御するための駆動回路が一枚の基板上に形成される。
アクティブマトリクス型液晶表示装置の画素回路には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
画素ＴＦＴはｎチャネル型ＴＦＴから成り、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることが重要である。
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。
また、ＧＯＬＤ構造を形成するために、ゲート電極の端部はテーパーを有する形状とする。このような形状にすることで、ｎチャネル型ＴＦＴを形成する半導体層にｎ型を付与する不純物元素を導入する工程と、ｐチャネル型ＴＦＴを形成する半導体層にｐ型を付与する不純物元素を導入する工程は、それぞれ１回のドーピング処理で、ゲート電極と重ならない部分にソース領域およびドレイン領域が形成され、ゲート電極のテーパーの下方には前記テーパーの形状に沿った濃度勾配を有するＬＤＤ領域を形成することができる。
また、ドーピング処理において、半導体膜へ打ち込まれるイオンのエネルギーは、半導体膜を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記半導体膜へ打ち込まれるイオンは前記半導体膜を形成する元素を格子点から弾き飛ばして結晶に欠陥を生じさせる。したがって、ドーピング処理後は前記欠陥の回復を行ない、また同時に打ち込んだ不純物元素を活性化させるため、加熱処理を行なうことが多い。加熱処理として、ファーネスアニール炉を用いた熱アニール法、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）が挙げられる。また、不純物元素を活性化させることは、不純物元素が添加された領域を低抵抗領域にしてＬＤＤ領域、ソース領域およびドレイン領域として機能させるために重要なプロセスである。
１５族に属する元素はイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体膜中に注入する方法であり、基本的にイオンの質量分離を行なわない方法を指す）で半導体膜に注入するが、ゲッタリングのために例えばリンを導入した場合、必要なリン濃度は１×１０20/cm3以上である。イオンドープ法による１５族に属する元素の添加は、半導体膜の非晶質化をもたらすが、１５族に属する元素の濃度の増加はその後の加熱処理による再結晶化の妨げとなり問題となっている。また、高濃度の１５族に属する元素の添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。
さらに、１５族に属する元素はｎ型を付与する不純物元素であり、ｐチャネル型ＴＦＴのソース領域およびドレイン領域に添加した１５族に属する元素に対し、その導電型を反転させるために必要なｐ型を付与する不純物元素（例えば、１３族に属する元素）の濃度は１．５〜３倍が必要であり、再結晶化の困難さに伴って、ソース領域およびドレイン領域の高抵抗化をもたらし問題となっている。
本発明はこのような問題点を解決するための技術であり、半導体膜の結晶化を助長する金属元素を用いて得られる結晶質半導体膜に残存する当該金属元素を効果的に除去し、また、十分な半導体膜の結晶性の回復および不純物元素の活性化を行なって、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される半導体装置において、半導体装置の動作特性および信頼性の向上を実現することを目的としている。
本発明は、ゲート電極の一部と重なる不純物領域の結晶性の回復及び不純物元素の活性化を行なうために、前記半導体膜基板の表面側（本明細書中では、膜が形成されている面と定義する。）からレーザ光を照射し、該レーザ光によって加熱された前記ゲート電極が前記不純物領域を加熱することを特徴とする。このとき、基板を４５０℃程度まで加熱してもよい。レーザ光の照射と同時に基板を加熱することで、前記不純物領域の結晶性の回復および不純物元素の活性化をより図ることができる。
また、本発明は、ゲート電極の一部と重なる不純物領域の結晶性の回復及び不純物元素の活性化を行なうために、前記半導体膜基板の裏面側（本明細書中では、膜が形成されている面と反対の面と定義する。）からレーザ光を照射し、半導体膜を透過した前記レーザ光の一部によって加熱された前記ゲート電極が、前記不純物領域を加熱することを特徴とする。このとき、基板を４５０℃程度まで加熱してもよい。レーザ光の照射と同時に基板を加熱することで、前記不純物領域の結晶性の回復および不純物元素の活性化をより図ることができる。
また、前記ゲート電極を形成する材料としては、耐熱性材料を用いる。図５に示すように、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）や銀（Ａｇ）から選ばれた元素、または前記元素を成分とする化合物或いは合金から形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろん、ゲート電極は単層ではなく、積層としてもよい。
前記不純物元素領域は、一導電型の不純物が導入された領域である。一導電型不純物は１５族に属する元素あるいは１３族に属する元素が適用される。加えて、当該不純物領域に水素を添加してもよく、当該不純物領域には、一導電型の不純物、及び水素が共に含まれる。
また、前記不純物領域は、１５族に属する元素及び１３族に属する元素を添加してもよく、当該不純物領域には、１５族に属する元素、及び１３族に属する元素が共に含まれる。
また、前記不純物領域は、１５族に属する元素、１３族に属する元素、及び水素を添加してもよく、不純物領域には、１５族に属する元素、１３族に属する元素、及び水素が共に含まれる。
また、裏面側からレーザ光を照射するには、半導体膜を透過するレーザ光であることが望ましい。図２４（Ａ）に波長に対する膜厚５５ｎｍの非晶質珪素膜の透過率、図２４（Ｂ）に波長に対する膜厚５５ｎｍの結晶質珪素膜の透過率を示す。図２４より、レーザ光の波長は３５０ｎｍ（好ましくは４００ｎｍ）以上が望ましい。もちろん、用いる半導体膜や膜厚によってレーザ光の透過率は異なるので、実施者が適宜決定すれば良い。
さらに、本発明は、半導体膜に結晶化を助長する金属元素を用いて結晶化させ、希ガス元素（希ガスとも呼ばれる）を添加した不純物領域を形成し、加熱処理により前記不純物領域に半導体膜に含まれる金属元素を偏析させてゲッタリングを行ない、続いて、半導体膜基板の表面側からレーザ光を照射して、該レーザ光によって加熱された前記ゲート電極が前記不純物領域を加熱することを特徴とする。
また、本発明は、半導体膜に結晶化を助長する金属元素を用いて結晶化させ、希ガス元素（希ガスとも呼ばれる）を添加した不純物領域を形成し、加熱処理により前記不純物領域に半導体膜に含まれる金属元素を偏析させてゲッタリングを行ない、続いて、半導体膜基板の裏面側からレーザ光を照射して、半導体膜を透過した前記レーザ光の一部によって加熱された前記ゲート電極が、前記不純物領域を加熱することを特徴とする。
前記希ガス元素を用いることで、不純物元素の導入量を従来の１／３程度まで低減することができる。そのため、ドーピング処理によるゲート絶縁膜および半導体膜およびその界面におけるダメージを低減することができ、トラップセンターを少なくすることができる。このことにより、ＴＦＴを作製したときの信頼性の向上を図ることができる。また、トラップセンターが少なくなることから、ゲート電極と不純物領域のオーバーラップ領域の幅を小さくする事ができる。そのことから、トランジスタのさらなる微細化が可能となる。
また、前記希ガス元素を用いることで、前記金属元素の導入量を増やすことが出来る。そのため、結晶化のための加熱時間を短縮することが出来る。
前記希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを電界で加速して半導体膜に注入することにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。
また、希ガス元素を添加した不純物領域に一導電型の不純物を添加してもよく、当該不純物領域には、希ガス元素及び一導電型の不純物が共に含まれる。一導電型不純物は１５族に属する元素あるいは１３族に属する元素が適用される。加えて、当該不純物領域に水素を添加してもよく、当該不純物領域には、希ガス元素、一導電型の不純物、及び水素が共に含まれる。
また、希ガス元素を添加した不純物領域に１５族に属する元素及び１３族に属する元素を添加してもよく、当該不純物領域には、希ガス元素、１５族に属する元素、及び１３族に属する元素が共に含まれる。
また、希ガス元素を添加した不純物領域に１５族に属する元素、１３族に属する元素、及び水素を添加してもよく、不純物領域には、希ガス元素、１５族に属する元素、１３族に属する元素、及び水素が共に含まれる。
また、用いるレーザはガスレーザより固体レーザが望ましい。ガスレーザに用いるガスは一般に非常に高価であり、ガス交換の頻度が高くなると製造コストの増加を招くという問題がある。また、レーザ発振を行なうレーザチューブや発振過程で生成した不要な化合物を除去するためのガス精製器などの付属機器の交換が２〜３年に一度必要となる。これらの付属機器は高価なものが多く、やはり製造コストの増加を招くという問題がある。そのため、ＹＡＧレーザ等の固体レーザ（結晶ロッドを共振キャビティとしたレーザビームを出力するレーザ）を用いれば、ガスレーザに比べランニングコスト（ここでは稼働に伴い発生する費用を意味する）を低くすることができるためである。
また、半導体膜基板に該半導体膜基板の表面側からレーザ光を照射する際、前記レーザ光を前記半導体膜基板に対して、斜めから照射しても良い。
また、半導体膜として非晶質半導体膜や結晶質半導体膜があり、非晶質珪素膜のほかに、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
以上のような本発明を適用することで、金属元素のゲッタリング、半導体膜の結晶性の回復および不純物元素の活性化が十分に行なわれた半導体膜を得ることができ、半導体装置の性能を大幅に向上させうる。例えば、ＴＦＴを例に挙げると、金属元素のゲッタリングが十分に行なわれることで、オフ電流値を低減させ、しかもオフ電流値のばらつきを抑えることを可能とする。また、半導体膜の結晶性の回復が十分に行なわれることで、チャネル形成領域が高抵抗領域となり、リーク電流を低下させることを可能とする。また、不純物元素の活性化が十分に行なわれることで、不純物元素が添加された領域を低抵抗領域にしてＬＤＤ領域、ソース領域およびドレイン領域として機能させることを可能とする。
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに完全に適合した、簡単な構成である。
（ｂ）不純物元素の導入量を低減することができる。そのため、ゲート絶縁膜や半導体膜やその界面においてドーピング処理によるダメージを低減することができる。
（ｃ）不純物元素が導入された半導体膜の結晶性の回復を容易なものする。
（ｄ）不純物元素の活性化を十分行なうことができる。
（ｅ）結晶化を助長するために用いた金属元素を十分に除去することができる。
（ｆ）ゲート電極と低濃度不純物領域のオーバーラップ領域の幅を小さくする事ができる。そのことにより、トランジスタのさらなる微細化を可能とする。
（ｇ）以上の利点を満たした上で、電気的特性の優れたＴＦＴを作製できる方法である。
レーザ装置の構成を示す図。 レーザ装置の光学系の構成を示す図。 本発明のレーザアニール方法の一例を示す図。 ゲート電極形成までのＴＦＴの作製工程を示す図。 導電層材料の例における波長に対する反射率を示す図。 ゲート電極形成までのＴＦＴの作製工程を示す図。 ゲート電極形成までのＴＦＴの作製工程を示す図。 画素ＴＦＴ、駆動回路のＴＦＴの作製工程の例を示す断面図。 画素ＴＦＴ、駆動回路のＴＦＴの作製工程の例を示す断面図。 画素ＴＦＴ、駆動回路のＴＦＴの作製工程の例を示す断面図。 画素ＴＦＴ、駆動回路のＴＦＴの作製工程の例を示す断面図。 画素部の画素を示す上面図。 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。 発光装置の駆動回路及び画素部の断面構造図。 （Ａ）発光装置の上面図。 （Ｂ）発光装置の駆動回路及び画素部の断面構造図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 発光装置の画素部の断面構造図。 ゲッタリング後にレーザ処理を施した抵抗値を示す図。 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。 本発明を適用してＴＦＴを作製したときの電気的特性を示す図。 （Ａ）半導体膜の上方からレーザ光の照射の様子を示す図。 （Ｂ）半導体膜の下方からレーザ光の照射の様子を示す図。 （Ａ）非晶質珪素膜における波長に対する透過率を示す図。 （Ｂ）結晶質珪素膜における波長に対する透過率を示す図。
本発明の実施形態について説明する。図１（Ａ）はレーザ照射装置の構成を示す図である。このレーザ照射装置は、レーザ発振器１０１、レーザ発振器１０１を発振源とするレーザ光（好ましくは第２高調波）を線状に加工する光学系２０１、透光性基板を固定するステージ１０２を有し、ステージ１０２にはヒータ１０３とヒータコントローラー１０４が具備されて、基板を４５０℃まで加熱することができる。また、ステージ１０２上には半導体膜が形成された基板１０６が設置される。
なお、レーザ発振器１０１から出力されたレーザ光を第２高調波または第３高調波に変調する場合は、レーザ発振器１０１の直後に非線形光学素子を含む波長変調器を設ければ良い。
次に、図１（Ａ）のような構成のレーザ照射装置において、基板１０６の保持方法を図１（Ｂ）を用いて説明する。ステージ１０２に保持された基板１０６は、反応室１０７に設置され、レーザ１０１を発振源とする線状のレーザ光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることができ、半導体膜を汚染させることなく４５０℃程度まで加熱することができる。
また、ステージ１０２はガイドレール１０８に沿って反応室内を移動することができ、基板の全面に線状のレーザ光を照射することができる。レーザ光は基板１０６の上面に設けられた図示されていない石英製の窓から入射する。また、図１（Ｂ）ではこの反応室１０７にトランスファー室１０９、中間室１１０、ロード・アンロード室１１１が接続され、それぞれの室は仕切弁１１２、１１３で分離されている。
ロード・アンロード室１１１には複数の基板を保持することが可能なカセット１１４が設置され、トランスファー室１０９に設けられた搬送ロボット１１５により基板が搬送される。基板１０６'は搬送中の基板を表す。このような構成とすることによりレーザアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
次に、レーザ光を線状にする光学系２０１の構成について図２を用いて説明する。図２（Ａ）は光学系２０１を側面から見た図であり、図２（Ｂ）は光学系２０１を上面から見た図である。
レーザ１０１を発振源とするレーザ光はシリンドリカルアレイレンズ２０２により縦方向に分割される。この分割されたレーザ光はシリンドリカルレンズ２０３によりさらに横方向に分割される。即ち、レーザ光はシリンドリカルアレイレンズ２０２、２０３によって最終的にはマトリクス状に分割されることになる。
そして、レーザ光はシリンドリカルレンズ２０４により一旦集光される。その際、シリンドリカルレンズ２０４の直後にシリンドリカルレンズ２０５を通る。
その後、ミラー２０６で反射され、シリンドリカルレンズ２０７を通った後、照射面２０８に達する。
このとき、照射面２０８に投影されたレーザ光は線状の照射面を示す。即ち、シリンドリカルレンズ２０７を透過したレーザ光の断面形状は線状になっていることを意味する。この線状に加工されたレーザ光の幅方向（短い方向）の均質化は、シリンドリカルアレイレンズ２０２、シリンドリカルレンズ２０４及びシリンドリカルレンズ２０７で行われる。また、上記レーザ光の長さ方向（長い方向）の均質化は、シリンドリカルアレイレンズ２０３及びシリンドリカルレンズ２０５で行われる。
次に、本発明のレーザ光をゲート電極の一部と重なる不純物領域の結晶性の回復および不純物元素の活性化を行なうための構成について図３を用いて説明する。図３に示したのは、図１における基板１０６とレーザ光の照射の様子を示す図である。
図３において、３１１はＴＦＴのゲート電極まで形成されているものである。
ここで、ＴＦＴのゲート電極まで形成する方法について図４を用いて説明する。
まず、透光性基板３００はガラス基板、合成石英ガラス基板、結晶化ガラス基板若しくはプラスチック基板が用いられる。下地絶縁膜３０１は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜を用いれば良い。もちろん下地絶縁膜は単層でなく、積層としてもよい。
そして、非晶質構造を有する半導体膜３０３を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成するとよい。そして前記半導体膜に結晶化を助長する金属元素を添加して金属含有層３０４を形成し、加熱処理を行なって半導体膜を結晶化させる。もちろん、他の公知の結晶化法（レーザ結晶化法など）を組み合わせても良い。
結晶化した半導体膜をパターニングした後、絶縁膜３０６を酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜などで形成し、続いて導電膜３０６を形成する。導電膜の材料に特に限定はないが、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろん、導電膜は単層ではなく、積層としてもよい。続いてエッチングを行なって端部にテーパーを有するゲート電極３０７を形成する。
そして、ドーピング処理を行なって、不純物元素の導入を行なう。ドーピング処理は、イオンドープ法やイオン注入法などにより、希ガス元素から選ばれた一種または複数種の元素と、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。希ガス元素から選ばれた一種または複数種の元素、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素を導入してもよい。加えて、水素を添加してもよい。もちろん、希ガス元素を導入する工程と、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する工程とを分けて行なっても良い。ドーピング処理により、不純物元素が高濃度に導入された領域３０３、ゲート電極の端部のテーパーにより低濃度に導入された領域３０４および不純物元素が導入されない領域（チャネル形成領域）３０５が形成される。そして、加熱処理を行なって、前記金属元素のゲッタリングを行なう。前記加熱処理により、チャネル形成領域から不純物元素が添加された領域へ金属元素が移動し、チャネル形成領域を高抵抗領域とすることができる。
そして、希ガス元素が導入された領域の結晶性の回復を十分に行なうための方法を図３に示す。図２で説明した光学系２０１（図中ではシリンドリカルレンズ２０７のみを示す。）を経由して線状に加工されたレーザ光がゲート電極３０７を加熱し、その熱により前記ゲート電極３０７の一部と重なる不純物領域３０９が加熱される。（図２３（Ａ））
また、希ガス元素が導入された領域の結晶性の回復を十分に行なうための他の方法を図２３（Ｂ）に示す。図２３（Ｂ）のように、半導体基板の裏面側からレーザ光３１７を照射すると、前記レーザ光の一部が半導体膜を透過してゲート電極を加熱し、該ゲート電極からの熱３１８およびレーザ光３１７によって前記ゲート電極３０７の一部と重なる不純物領域３０９が加熱される。
以上のように、本発明によれば、レーザ光（好ましくは固体レーザを発振源とするレーザ光）を線状に加工することが可能であり、且つ、そのレーザ光をゲート電極に照射して加熱された前記ゲート電極が、前記ゲート電極の一部と重なる不純物領域を加熱することが可能である。さらに、ソース領域およびドレイン領域はＬＤＤ領域に比べて低抵抗領域でなくてはならないが、レーザ光がゲート電極を介せず照射されるため、不純物元素を活性化が十分行なわれることになる。
さらに、レーザ照射装置のステージ１０２にはヒータ１０３とヒータコントローラー１０４が具備されているため、基板を４５０℃程度まで加熱しながら、レーザ光を照射することが可能となり、さらに効率良く結晶性の回復および不純物元素の活性化を行なうことができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行なうこととする。
本実施例では、希ガス元素（Ａｓ、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種または複数種）のうちアルゴンを添加してゲッタリングした後、レーザ照射を行った例を示す。
まず、半導体膜として５０nmの非晶質珪素膜に１０ppmの酢酸ニッケル含有水溶液を塗布した後、５００℃にて１時間の脱水素処理と、５５０℃にて４時間の加熱処理により結晶化させた結晶質半導体膜を用いた。この結晶化半導体膜をパターニングした後、９０ｎｍの酸化珪素膜を形成した。次いで、９０ｎｍの酸化珪素膜を通過させて、結晶質半導体膜にリンを注入した後にアルゴンを注入した。この時、リンの注入条件は、水素で希釈された５％のＰＨ3を用い、加速電圧８０keV、ドーズ量１．５×１０15/cm2とした。注入に要する時間は約８分であり、結晶質半導体膜には平均濃度で２×１０20/cm3のリンを注入することができる。一方、アルゴンは９０keVの加速電圧で、２×１０15または４×１０15/cm2のドーズ量で注入した。次いで、窒素雰囲気中、５５０℃にて４時間の加熱処理を行ってゲッタリングを行った。
次いで、レーザエネルギーの条件をふり、エキシマレーザ光を照射した。その後、シート抵抗を測定した実験結果を図２０に示す。
図２０に示したようにレーザ光を照射することによって、シート抵抗値をデバイス特性上、問題ないレベルにまで低減することができた。
本発明は、ゲート電極形成後にレーザ光を照射し、該レーザ光により加熱されたゲート電極が、前記ゲート電極の一部と重なる不純物領域の結晶性の回復および不純物元素の活性化を行なうものである。図２０においては、ゲート電極は形成されていない場合を示したが、シート抵抗値をデバイスの特性上、問題のないレベルまで低減することが出来ている。そのため、本発明を適用し、ゲート電極によってさらに前記不純物領域を加熱する手段が増えれば、図２０で示したより低いレーザエネルギーでシート抵抗値を低減することも可能となる。このことにより、さらにランニングコストを低減することが可能となる。
なお、本実施例ではレーザ光としてパルス発振型のエキシマレーザを用いたが、特に限定されず、連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザを用いてもよい。
本発明の実施例について説明する。図１（Ａ）はレーザ照射装置の構成を示す図である。このレーザ照射装置は、レーザ発振器１０１、レーザ発振器１０１を発振源とするレーザ光（好ましくは第２高調波）を線状に加工する光学系２０１、透光性基板を固定するステージ１０２を有し、ステージ１０２にはヒータ１０３とヒータコントローラー１０４が具備されて、基板を１００〜４５０℃まで加熱することができる。また、ステージ１０２上には半導体膜が形成された基板１０６が設置される。
なお、レーザ発振器１０１から出力されたレーザ光を第２高調波または第３高調波に変調する場合は、レーザ発振器１０１の直後に非線形光学素子を含む波長変調器を設ければ良い。本実施例ではレーザ発振器１０１として、Ｎｄ：ＹＡＧレーザを用い、非線形光学素子によって第２高調波に変調したレーザ光を用いた。しかしながら、Ｎｄ：ＹＡＧレーザはコヒーレント性の高いレーザであるため、光学系２０１の前に薄膜偏光素子（ＴＦＰ；Thin Film Polarizer）および偏光板などを設置して、レーザ発振器１０１から発振されたレーザ光の一部に光路長を追加し、照射面における干渉を防ぐことが望ましい。
次に、図１（Ａ）のような構成のレーザ照射装置において、基板１０６の保持方法を図１（Ｂ）を用いて説明する。ステージ１０２に保持された基板１０６は、反応室１０７に設置され、レーザ１０１を発振源とする線状のレーザ光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることができ、半導体膜を汚染させることなく４５０℃程度まで加熱することができる。
また、ステージ１０２はガイドレール１０８に沿って反応室内を移動することができ、基板の全面に線状のレーザ光を照射することができる。レーザ光は基板１０６の上面に設けられた図示されていない石英製の窓から入射する。また、図１（Ｂ）ではこの反応室１０７にトランスファー室１０９、中間室１１０、ロード・アンロード室１１１が接続され、それぞれの室は仕切弁１１２、１１３で分離されている。
ロード・アンロード室１１１には複数の基板を保持することが可能なカセット１１４が設置され、トランスファー室１０９に設けられた搬送ロボット１１５により基板が搬送される。基板１０６'は搬送中の基板を表す。このような構成とすることによりレーザアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
次に、レーザ光を線状にする光学系２０１の構成について図２を用いて説明する。図２（Ａ）は光学系２０１を側面から見た図であり、図２（Ｂ）は光学系２０１を上面から見た図である。
レーザ１０１を発振源とするレーザ光はシリンドリカルアレイレンズ２０２により縦方向に分割される。この分割されたレーザ光はシリンドリカルレンズ２０３によりさらに横方向に分割される。即ち、レーザ光はシリンドリカルアレイレンズ２０２、２０３によって最終的にはマトリクス状に分割されることになる。
そして、レーザ光はシリンドリカルレンズ２０４により一旦集光される。その際、シリンドリカルレンズ２０４の直後にシリンドリカルレンズ２０５を通る。
その後、ミラー２０６で反射され、シリンドリカルレンズ２０７を通った後、照射面２０８に達する。
このとき、照射面２０８に投影されたレーザ光は線状の照射面を示す。即ち、シリンドリカルレンズ２０７を透過したレーザ光の断面形状は線状になっていることを意味する。この線状に加工されたレーザ光の幅方向（短い方向）の均質化は、シリンドリカルアレイレンズ２０２、シリンドリカルレンズ２０４及びシリンドリカルレンズ２０７で行われる。また、上記レーザ光の長さ方向（長い方向）の均質化は、シリンドリカルアレイレンズ２０３及びシリンドリカルレンズ２０５で行われる。
次に、本発明のレーザ光をゲート電極の一部と重なる不純物領域の結晶性の回復および不純物元素の活性化を行なうための構成について図３を用いて説明する。図３に示したのは、図１における基板１０６とレーザ光の照射の様子を示す図である。
ここで、ＴＦＴのゲート電極まで形成する方法について図４を用いて説明する。まず、透光性基板３００はガラス基板、合成石英ガラス基板、結晶化ガラス基板若しくはプラスチック基板が用いられる。本実施例では透光性基板として合成石英ガラス基板を用いる。
そして、下地絶縁膜３０１は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜を用いれば良い。もちろん下地絶縁膜は単層でなく、積層としてもよい。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化珪素膜を形成する。
そして、非晶質構造を有する半導体膜３０３を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成するとよい。本実施例では、プラズマＣＶＤ法により、膜厚５０ｎｍの非晶質珪素膜を形成する。そして前記半導体膜に結晶化を助長する金属元素を添加して金属含有層３０４を形成する。前記金属元素の導入する方法は、プラズマ処理や蒸着、スパッタ法、イオン注入、溶液塗布等を利用すればよい。本実施例では、酢酸ニッケル水溶液（重量換算濃度１５ｐｐｍ、体積５ｍｌ）を前記非晶質珪素膜表面にスピンコート法にて塗布する。そして、加熱処理を行なって半導体膜を結晶化させる。加熱時間や温度は、半導体膜や添加する金属元素によるので、実施者が適宜決定すれば良い。本実施例では、５５０℃の窒素雰囲気中に４時間曝す。結晶化した半導体膜のパターニング後、絶縁膜３０６を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜などで形成する。
続いて、導電膜３０６を形成する。導電膜の材料に特に限定はないが、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろん、導電膜は単層ではなく、積層としてもよい。本実施例では、膜厚４００ｎｍのＷ膜からなる導電膜３０６を形成する。
続いてエッチングを行なって端部にテーパーを有するゲート電極３０７を形成する。フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なう。本実施例ではエッチング処理として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行なった。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。このエッチング処理によりＷ膜をエッチングして導電層の端部をテーパー形状とする。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
上記エッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。３０５はゲート絶縁膜であり、導電層３０６で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
そして、ドーピング処理を行なって、不純物元素の導入を行なう。ドーピング処理は、イオンドープ法やイオン注入法などにより、希ガス元素から選ばれた一種または複数種の元素と、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。希ガス元素から選ばれた一種または複数種の元素、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素を導入してもよい。加えて、水素を添加してもよい。もちろん、希ガス元素を導入する工程と、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する工程とを分けて行なっても良い。ドーピング処理により、不純物元素が高濃度に導入された領域３０３、ゲート電極の端部のテーパーにより低濃度に導入された領域３０４および不純物元素が導入されない領域（チャネル形成領域）３０５が形成される。本実施例では、１５族に属する元素としてリンを、希ガス元素としてアルゴンを用いた。リンの注入条件は、水素で希釈された５％のＰＨ3を用い、加速電圧８０keV、ドーズ量１．５×１０15/cm2とした。注入に要する時間は約８分であり、結晶質半導体膜には平均濃度で２×１０20/cm3のリンを注入することができる。一方、アルゴンは９０keVの加速電圧で、２×１０15/cm2のドーズ量で注入した。
続いて、加熱処理を行なって、前記金属元素のゲッタリングを行なう。前記加熱処理により、チャネル形成領域から不純物元素が添加された領域へ金属元素が移動し、チャネル形成領域を高抵抗領域とすることができる。本実施例では、窒素雰囲気中、５５０℃にて４時間の加熱処理を行ってゲッタリングを行った。
そして、ゲート電極の一部と重なる不純物領域の結晶性の回復を十分に行なうための方法を図３に示す。図２で説明した光学系２０１（図中ではシリンドリカルレンズ２０７のみを示す。）を経由して線状に加工されたレーザ光がゲート電極３０７を加熱し、その熱により前記ゲート電極３０７の一部と重なる不純物領域が加熱される。
以上のように、本発明によれば、レーザ光（好ましくは固体レーザを発振源とするレーザ光）を線状に加工することが可能であり、且つ、そのレーザ光をゲート電極に照射して加熱された前記ゲート電極が、前記ゲート電極の一部と重なる不純物領域を加熱することが可能である。さらに、ソース領域およびドレイン領域はＬＤＤ領域に比べて低抵抗領域でなくてはならないが、レーザ光がゲート電極を介せず照射されるため、不純物元素を活性化が十分行なわれることになる。
さらに、レーザ照射装置のステージ１０２にはヒータ１０３とヒータコントローラー１０４が具備されているため、基板を４５０℃程度まで加熱しながら、レーザ光を照射することが可能となり、さらに効率良く結晶性の回復および不純物元素の活性化を行なうことができる。
本実施例では、実施例２とは異なる作製工程を経た半導体膜基板にレーザアニールを行なう場合について説明する。
ここで、ＴＦＴのゲート電極まで形成する方法について図６を用いて説明する。まず、実施例２にしたがって、図４（Ａ）の状態を得る。なお、図６（Ａ）
は図４（Ａ）と同じ状態を示している。
そして、第１の加熱処理を行なって半導体膜を結晶化させる。加熱時間や温度は、半導体膜や添加する金属元素によるので、実施者が適宜決定すれば良い。本実施例では、５５０℃の窒素雰囲気中に４時間曝す。
続いて、マスク７５５を形成して、第１のドーピング処理を行ない、半導体膜に選択的に不純物元素を導入する。ドーピング処理は、イオンドープ法やイオン注入法などにより、希ガス元素から選ばれた一種または複数種の元素と、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。希ガス元素から選ばれた一種または複数種の元素、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素を導入してもよい。加えて、水素を添加してもよい。本実施例では、イオンドープ法によりアルゴンを９０keVの加速電圧で、２×１０15/cm2のドーズ量で注入する。
そして、第２の加熱処理を行なって、結晶化を助長するために用いた金属元素を不純物元素が導入された領域へ移動させる（ゲッタリング）。本実施例では、窒素雰囲気中、５５０℃にて４時間の加熱処理を行ってゲッタリングを行なう。
金属元素がゲッタリングされた領域をエッチングし、またマスクを除去して、半導体層を形成する。そして、絶縁膜７５８を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜などで形成する。
続いて、導電膜７５９を形成する。導電膜の材料に特に限定はないが、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろん、導電膜は単層ではなく、積層としてもよい。本実施例では、膜厚４００ｎｍのＷ膜からなる導電膜７５６を形成した。Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成する。
続いてエッチングを行なって端部にテーパーを有するゲート電極７６０を形成する。フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なう。該エッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。７０８はゲート絶縁膜であり、導電層７６０で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
そして、ドーピング処理を行なって不純物元素の導入を行なう。ドーピング処理は、イオンドープ法やイオン注入法などにより、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。ドーピング処理により、不純物元素が高濃度に導入された領域７６１、ゲート電極の端部のテーパーにより低濃度に導入された領域７６２および不純物元素が導入されない領域（チャネル形成領域）７６３が形成される。本実施例では、１５族に属する元素としてリンを用いた。リンの注入条件は、水素で希釈された５％のＰＨ3を用い、加速電圧８０keV、ドーズ量１．５×１０15/cm2とした。注入に要する時間は約８分であり、結晶質半導体膜には平均濃度で２×１０20/cm3のリンを注入することができる。
そして、加熱処理を行なって、前記金属元素のゲッタリングを行なう。前記加熱処理により、チャネル形成領域から不純物元素が添加された領域へ金属元素が移動し、チャネル形成領域を高抵抗領域とすることができる。本実施例では、窒素雰囲気中、５５０℃にて４時間の加熱処理を行ってゲッタリングを行った。
そして、実施例２で説明した図３に示す方法で、ゲート電極の一部と重なる不純物領域の結晶性の回復を十分に行なう。
さらに、レーザ照射装置のステージ１０２にはヒータ１０３とヒータコントローラー１０４が具備されているため、基板を４５０℃程度まで加熱しながら、レーザ光を照射することが可能となり、さらに効率良く結晶性の回復および不純物元素の活性化を行なうことができる。
本実施例では、実施例２および実施例３とは異なる作製工程を経た半導体膜基板にレーザアニールを行なう場合について説明する。
ここで、ＴＦＴのゲート電極まで形成する方法について図７を用いて説明する。まず、実施例２にしたがって、図４（Ａ）の半導体膜３０３が形成された状態を得る。なお、図４（Ａ）と対応する部分には図７（Ａ）において同じ符号を用いている。
そして、開口部を有する絶縁膜７７０を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜で形成した後、結晶化を助長する金属元素を添加して金属含有層３０４を形成する。前記金属元素の導入する方法は、プラズマ処理や蒸着、スパッタ法、イオン注入、溶液塗布等を利用すればよい。第１の加熱処理を行なって半導体膜を結晶化させる。加熱時間や温度は、半導体膜や添加する金属元素によるので、実施者が適宜決定すれば良い。本実施例では、５５０℃の窒素雰囲気中に４時間曝す。
続いて、第１のドーピング処理を行ない、半導体膜に選択的に不純物元素を導入する。ドーピング処理は、イオンドープ法やイオン注入法などにより、希ガス元素から選ばれた一種または複数種の元素を導入する。または、希ガス元素から選ばれた一種または複数種の元素と、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入してもよい。希ガス元素から選ばれた一種または複数種の元素、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素を導入してもよい。加えて、水素を添加してもよい。本実施例では、イオンドープ法によりアルゴンを９０keVの加速電圧で、２×１０15/cm2のドーズ量で注入する。
そして、第２の加熱処理を行なって、結晶化を助長するために用いた金属元素を不純物元素が導入された領域へ移動させる（ゲッタリング）。本実施例では、窒素雰囲気中、５５０℃にて４時間の加熱処理を行ってゲッタリングを行なう。
絶縁膜７７０および半導体膜の一部エッチングして、半導体層７７３を形成する。そして、絶縁膜７７４を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜などで形成する。
続いて、導電膜７７５を形成する。導電膜の材料に特に限定はないが、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろん、導電膜は単層ではなく、積層としてもよい。本実施例では、膜厚４００ｎｍのＷ膜からなる導電膜７７５を形成する。
続いてエッチングを行なって端部にテーパーを有するゲート電極７７６を形成する。フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なう。該エッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。７０８はゲート絶縁膜であり、導電層７６０で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
そして、第２のドーピング処理を行なって不純物元素の導入を行なう。ドーピング処理は、イオンドープ法やイオン注入法などにより、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。ドーピング処理により、不純物元素が高濃度に導入された領域７７７、ゲート電極の端部のテーパーにより低濃度に導入された領域７７８および不純物元素が導入されない領域（チャネル形成領域）７７９が形成される。本実施例では、ｎ型を付与する不純物元素としてリンを用いた。リンの注入条件は、水素で希釈された５％のＰＨ3を用い、加速電圧８０keV、ドーズ量１．５×１０15/cm2とした。注入に要する時間は約８分であり、結晶質半導体膜には平均濃度で２×１０20/cm3のリンを注入することができる。
そして、実施例２で説明した図３に示す方法で、ゲート電極の一部と重なる不純物領域の結晶性の回復を十分に行なう。
さらに、レーザ照射装置のステージ１０２にはヒータ１０３とヒータコントローラー１０４が具備されているため、基板を１００〜４５０℃まで加熱しながら、レーザ光を照射することが可能となり、さらに効率良く結晶性の回復および不純物元素の活性化を行なうことができる。
本実施例ではアクティブマトリクス基板の作製方法について図８〜図１２を用いて説明する。
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板３２０を用いる。なお、基板３２０としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
次いで、基板３２０上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜３２１を形成する。本実施例では下地膜３２１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３２１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３２１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜３２１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
次いで、下地膜上に半導体膜３２２を形成する。半導体膜３２２は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。続いて、ニッケルなどの触媒を用いた熱結晶化法を行なう。後工程で、Ａｒを用いた金属元素のゲッタリングを行なうのであれば、ニッケルなどの触媒を用いた熱結晶化法において、金属元素の導入量は３〜５０ｐｐｍ（好ましくは１５〜３０ｐｐｍ）とすることができる。また、ニッケルなどの触媒を用いた熱結晶化法と、他の公知の結晶化処理（レーザ結晶化法、熱結晶化法等）を組み合わせても良い。を行って得られた結晶質半導体膜を所望の形状にパターニングして、半導体層４０２〜４０６を形成する。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させる。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、加熱処理（５５０℃、４時間）を行ない、結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成する。
また、半導体膜の結晶化にレーザ結晶化法も適用する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。
結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜８００mJ/cm2(代表的には２００〜７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行ってもよい。
半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行なってもよい。
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
次いで、図８（Ｂ）に示すように、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。
ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。
また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行なう。第１のエッチング処理では第１及び第２のエッチング条件で行なう。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行ない、半導体層にｎ型を付与する不純物元素および結晶化を助長するために用いた金属元素をゲッタリングするための希ガス元素を添加する。（図９（Ａ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０12〜５×１０15／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行なう。Ａｒによる金属元素のゲッタリングを適用すれば、ドーズ量はこれまでの１／３程度にまで低減することができる。本実施例ではドーズ量を１．５×１０14／ｃｍ2とし、加速電圧を８０ｋｅＶとして行なう。
ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。また、希ガス元素としてアルゴンを用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の高濃度不純物領域３０６〜３１０が形成される。第１の高濃度不純物領域３０６〜３１０には１×１０20〜１×１０21／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。一方、アルゴンは９０keVの加速電圧で、２×１０15/cm2のドーズ量で注入した。
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行なう。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
次いで、レジストからなるマスクを除去せずに、図９（Ｂ）に示すように、第２のドーピング処理を行なう。この場合、第１のドーピング処理よりもドーズ量を下げて、７０〜１２０ｋｅＶの高い加速電圧で、ｎ型を付与する不純物元素を導入する。本実施例ではドーズ量を１．５×１０14／ｃｍ2とし、加速電圧を９０ｋｅＶとして行なった。第２のドーピング処理は第２の形状の導電層４２８〜４３３をマスクとして用い、第２の導電層４２８ｂ〜４３３ｂの下方における半導体層にも不純物元素が導入され、新たに第２の高濃度不純物領域４２３ａ〜４２７ａおよび低濃度不純物領域４２３ｂ〜４２７ｂが形成される。
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａおよび４３４ｂを形成して、図９（Ｃ）に示すように、第３のエッチング処理を行なう。エッチング用ガスにＳＦ6およびＣｌ2とを用い、ガス流量比を５０／１０（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、約３０秒のエッチング処理を行なう。基板側（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的には不の自己バイアス電圧を印加する。こうして、前記大３のエッチング処理により、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素ＴＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電層４３５〜４３８を形成する。
次いで、レジストからなるマスクを除去した後、第２の形状の導電層４２８、４３０および第２の形状の導電層４３５〜４３８をマスクとして用い、ゲート絶縁膜４１６を選択的に除去して絶縁層４３９〜４４４を形成する。（図１０（Ａ））
次いで、新たにレジストからなるマスク４４５ａ〜４４５ｃを形成して第３のドーピング処理を行なう。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４４６、４４７を形成する。第２の導電層４３５ａ、４３８ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４４６、４４７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図１０（Ｂ））この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４４５ａ〜４４５ｃで覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４４６、４４７にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０20〜１×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。また、Ａｒによる金属元素のゲッタリングを適用すれば、ドーズ量はこれまでの１／３程度にまで低減することができる。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有しており、まず加速電圧８０keV、ドーズ量９×１０14/cm2とし、続けて加速電圧３０keV、ドーズ量２×１０15/cm2として行なった。
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
次いで、レジストからなるマスク４４５ａ〜４４５ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。もちろん、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
次いで、図１０（Ｃ）に示すように、加熱処理を行なって、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域４２３ａ、４２５ａ、４２６ａ、４４６ａ、４４７ａを結晶化する。そのため、前記不純物領域に前記金属元素がゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
また、第１の層間絶縁膜を形成する前に加熱処理を行なっても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で加熱処理を行なうことが好ましい。
ゲート電極の一部と重なる不純物領域の結晶性の回復および不純物元素の活性化を十分に行なうため、基板の表面側から照射したレーザ光により加熱されたゲート電極が、該ゲート電極の一部と重なる不純物領域を加熱する。（図１０（Ｃ））このとき、同時にヒーター等を利用して、基板の裏面側から加熱処理も行なえば、第１層間膜に含有する水素により、水素化処理を行なうことができる。
また、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行なった場合は、裏面からのレーザ光の照射により、チャネル形成領域の結晶性の回復も十分行なわれることになる。
レーザアニールを行なう工程で、同時に加熱処理を行なわない場合は、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行ない、半導体層を水素化する工程を行なうことが望ましい。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行なっても良い。
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いた。
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行なうことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。（図１１）この接続電極４６８によりソース配線（４４３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４２３ｃ、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２３ａを有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４６ｄ、ゲート電極の外側に形成される不純物領域４４６ｂ、４４６ｃ、ソース領域またはドレイン領域として機能する高濃度不純物領域４４６ａを有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４２５ｃ、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２５ａを有している。
画素部の画素ＴＦＴ５０４にはチャネル形成領域４２６ｃ、ゲート電極の外側に形成される低濃度不純物領域４２６ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４２６ａを有している。また、保持容量５０５の一方の電極として機能する半導体層４４７ａ、４４７ｂには、それぞれｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４４４を誘電体として、電極（４３８ａと４３８ｂの積層）と、半導体層４４７ａ〜４４７ｃとで形成している。
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１２に示す。なお、図８〜図１１に対応する部分には同じ符号を用いている。図１１中の鎖線Ａ−Ａ’は図１２中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１１中の鎖線Ｂ−Ｂ’は図１２中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
本発明の有効性を確認するため、実施例５にしたがって作製したＴＦＴの電気的特性を測定した。ＹＡＧレーザを用いて以下の実験を行なった。
ただし、本実施例ではＴＦＴのしきい値を制御するために、加速電圧３０keV、ドーズ量５×１０13/cm2でボロンを注入しており、実施例５における第１のドーピング処理を、本実施例ではリンのみを加速電圧８０keV、ドーズ量１×１０15/cm2で注入した。また、本実施例では、図１０（Ｃ）で示される加熱処理およびレーザアニールの工程を、加熱処理（熱アニール）のみの場合とレーザアニールのみの場合とを行ない、ＴＦＴの電気的特性を測定し比較評価した。加熱処理はファーネスアニール炉を用いた熱アニールで、温度５５０℃、窒素雰囲気中に４時間曝した。レーザアニールはＹＡＧレーザの第２高調波を用いて基板の上方から照射した。
このような工程を経てＴＦＴを作製し、電気的特性を測定した。その結果を図２２に示す。図２２（Ａ）はオフ電流値であり、図２２（Ｂ）はしきい値、図２２（Ｃ）はＳ値を示している。どの特性もレーザアニールを行なった方が熱によるアニールよりも特性が向上していることがわかる。このことからも本発明が極めて有効であることを示している。
本実施例では、実施例５で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１３を用いる。
まず、実施例５に従い、図１１の状態のアクティブマトリクス基板を得た後、図１１のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行なう。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７２とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
本実施例では、実施例５に示す基板を用いている。従って、実施例５の画素部の上面図を示す図１２では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１３に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
なお、本実施例は実施例１乃至６と自由に組み合わせることが可能である。
本実施例では、実施例５で作製したアクティブマトリクス基板から、実施例７とは異なるアクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図２１を用いる。
まず、実施例５に従い、図１１の状態のアクティブマトリクス基板を得た後、図１１のアクティブマトリクス基板上に配向膜１０６７を形成しラビング処理を行う。なお、本実施例では配向膜１０６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
次いで、対向基板１０６８を用意する。この対向基板には、着色層１０７４、遮光層１０７５が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層１０７７を設けた。このカラーフィルタと遮光層１０７７とを覆う平坦化膜１０７６を設けた。次いで、平坦化膜１７６上に透明導電膜からなる対向電極１０６９を画素部に形成し、対向基板の全面に配向膜１０７０を形成し、ラビング処理を施した。
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材１０７１で貼り合わせる。シール材１０７１にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料１０７３を注入し、封止剤（図示せず）によって完全に封止する。液晶材料１０７３には公知の液晶材料を用いれば良い。このようにして図２１に示すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
なお、本実施例は実施例１乃至６と自由に組み合わせることが可能である。
本実施例では、本発明を用いて発光装置を作製した例について説明する。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
図１４は本実施例の発光装置の断面図である。図１４において、基板７００上に設けられたスイッチングＴＦＴ６０３は図１４のｎチャネル型ＴＦＴ５０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良い。
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
基板７００上に設けられた駆動回路は図１４のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はソース配線７０８とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はドレイン配線７０９とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。
なお、電流制御ＴＦＴ６０４は図１４のｐチャネル型ＴＦＴ５０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１０上に重ねることで画素電極７１０と電気的に接続する電極である。
なお、７１０は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１０は、上記配線を形成する前に平坦な層間絶縁膜７１１上に形成する。本実施例においては、樹脂からなる平坦化膜７１１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
配線７０１〜７０７を形成後、図１４に示すようにバンク７１２を形成する。
バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
画素電極７１０の上には発光層７１３が形成される。なお、図１４では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。
Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、高分子系有機発光材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。
これらの有機発光材料や無機材料は公知の材料を用いることができる。
次に、発光層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
この陰極７１４まで形成された時点で発光素子７１５が完成する。なお、ここでいう発光素子７１５は、画素電極（陽極）７１０、発光層７１３及び陰極７１４で形成されたダイオードを指す。
発光素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層７１３が酸化するといった問題を防止できる。
さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
こうして図１４に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
こうして、プラスチック基板を母体とする絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型発光装置よりも少ない。
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
さらに、図１４を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図１５を用いて説明する。なお、必要に応じて図１４で用いた符号を引用する。
図１５（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１５（Ｂ）は図１５（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
次に、断面構造について図１５（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１０を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
画素電極７１０は発光素子の陽極として機能する。また、画素電極７１０の両端にはバンク７１２が形成され、画素電極７１０上には発光層７１３および発光素子の陰極７１４が形成される。
陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
発光素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
以上のような構造で発光素子を封止材９０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
なお、本実施例は実施例１乃至６と自由に組み合わせることが可能である。
本実施例では、実施例９とは異なる画素構造を有した発光装置について説明する。説明には図１９を用いる。
図１９では電流制御用ＴＦＴ４５０１として図１１のｎチャネル型ＴＦＴ５０４と同一構造のＴＦＴを用いる。勿論、電流制御用ＴＦＴ４５０１のゲート電極はスイッチング用ＴＦＴ４４０２のドレイン配線に電気的に接続されている。また、電流制御用ＴＦＴ４５０１のドレイン配線は画素電極４５０４に電気的に接続されている。
本実施例では、導電膜からなる画素電極４５０４が発光素子の陰極として機能する。具体的には、アルミニウムとリチウムとの合金膜を用いるが、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
画素電極４５０４の上には発光層４５０５が形成される。なお、図１９では一画素しか図示していないが、本実施例ではＧ（緑）に対応した発光層を蒸着法及び塗布法（好ましくはスピンコーティング法）により形成している。具体的には、電子注入層として２０ｎｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に発光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレンビニレン）膜を設けた積層構造としている。
次に、発光層４５０５の上には透明導電膜からなる陽極４５０６が設けられる。本実施例の場合、透明導電膜として酸化インジウムと酸化スズとの化合物もしくは酸化インジウムと酸化亜鉛との化合物からなる導電膜を用いる。
この陽極４５０６まで形成された時点で発光素子４５０７が完成する。なお、ここでいう発光素子４５０７は、画素電極（陰極）４５０４、発光層４５０５及び陽極４５０６で形成されたダイオードを指す。
発光素子４５０７を完全に覆うようにしてパッシベーション膜４５０８を設けることは有効である。パッシベーション膜４５０８としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
さらに、パッシベーション膜４５０８上に封止材４５０９を設け、カバー材４５１０を貼り合わせる。封止材４５０９としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材４５１０はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
なお、本実施例は実施例１乃至６と自由に組み合わせることが可能である。
本発明を適用して、本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ、アクティブマトリクス型発光ディスプレイ）に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施出来る。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１６、図１７及び図１８に示す。
図１６（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を表示部３００３に適用することができる。
図１６（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２に適用することができる。
図１６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５に適用できる。
図１６（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２に適用することができる。
図１６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部３４０２に適用することができる。
図１６（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を表示部３５０２に適用することができる。
図１７（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
図１７（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
なお、図１７（Ｃ）は、図１７（Ａ）及び図１７（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１７（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図１７（Ｄ）は、図１７（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター２８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子２８１５、集光レンズ３８１６で構成される。なお、図１７（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
ただし、図１７に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
図１８（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表示部３９０４に適用することができる。
図１８（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３に適用することができる。
図１８（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。

Claims (7)

  1. 基板上に非晶質半導体膜を形成し、
    前記非晶質半導体膜に結晶化を助長する金属元素を添加し、
    前記非晶質半導体膜に第１の加熱処理を行い、結晶質半導体膜を形成し、
    前記結晶質半導体膜上に絶縁膜を形成し、
    前記絶縁膜上に端部の断面形状が先細り形状の導電膜を形成し、
    前記導電膜をマスクとして、前記結晶質半導体膜に不純物元素を添加して、前記導電膜と重なるチャネル形成領域と、前記導電膜の先細り形状の端部と重なる第１の不純物領域と、前記第１の不純物領域と接し、前記導電膜とは重ならない第２の不純物領域と、を形成し、
    前記導電膜をマスクとして、前記第２の不純物領域に、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅから選ばれた一種または複数種の元素を添加し、
    前記結晶質半導体膜に第２の加熱処理を行い、前記チャネル形成領域に含まれる前記金属元素を前記第２の不純物領域にゲッタリングし、
    前記結晶質半導体膜にレーザ光を照射することで前記導電膜及び前記第２の不純物領域を加熱し、
    前記レーザ光により加熱された前記導電膜が前記第１の不純物領域を加熱することを特徴とする半導体装置の作製方法。
  2. 基板上に非晶質半導体膜を形成し、
    前記非晶質半導体膜に結晶化を助長する金属元素を添加し、
    前記非晶質半導体膜に第１の加熱処理を行い、結晶質半導体膜を形成し、
    前記結晶質半導体膜上に絶縁膜を形成し、
    前記絶縁膜上に端部の断面形状が先細り形状の導電膜を形成し、
    前記導電膜をマスクとして、前記結晶質半導体膜に不純物元素を添加して、前記導電膜と重なるチャネル形成領域と、前記導電膜の先細り形状の端部と重なる第１の不純物領域と、前記第１の不純物領域と接し、前記導電膜とは重ならない第２の不純物領域と、を形成し、
    前記導電膜をマスクとして、前記第２の不純物領域に、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅから選ばれた一種または複数種の元素を添加し、
    前記結晶質半導体膜に第２の加熱処理を行い、前記チャネル形成領域に含まれる前記金属元素を前記第２の不純物領域にゲッタリングし、
    前記結晶質半導体膜にレーザ光を照射すると同時に、前記基板を下方から加熱することで前記導電膜及び前記第２の不純物領域を加熱し、
    前記レーザ光により加熱された前記導電膜が前記第１の不純物領域を加熱することを特徴とする半導体装置の作製方法。
  3. 請求項２において、
    前記レーザ光を照射する際、ヒータによって、前記結晶質半導体膜は０〜４５０℃に加熱されることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記基板は透光性を有することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記不純物元素は、１５族に属する元素から選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項４のいずれか一において、
    前記不純物元素は、１５族に属する元素から選ばれた一種または複数種の元素、及び１３族に属する元素から選ばれた一種または複数種の元素、であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一において、
    前記導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ及びＮｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料よりなる単層または積層であることを特徴とする半導体装置の作製方法。
JP2011224506A 2011-10-12 2011-10-12 半導体装置の作製方法 Expired - Lifetime JP5520911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011224506A JP5520911B2 (ja) 2011-10-12 2011-10-12 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011224506A JP5520911B2 (ja) 2011-10-12 2011-10-12 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001016314A Division JP4926321B2 (ja) 2001-01-24 2001-01-24 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013190327A Division JP2014033212A (ja) 2013-09-13 2013-09-13 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2012049554A true JP2012049554A (ja) 2012-03-08
JP5520911B2 JP5520911B2 (ja) 2014-06-11

Family

ID=45904002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011224506A Expired - Lifetime JP5520911B2 (ja) 2011-10-12 2011-10-12 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5520911B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103014672A (zh) * 2012-12-21 2013-04-03 深圳市华星光电技术有限公司 镀膜方法及装置
KR102647965B1 (ko) * 2022-10-12 2024-03-15 디아이티 주식회사 전력 반도체 소자의 어닐링 시스템

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213162A (ja) * 1986-03-14 1987-09-19 Hitachi Ltd 耐放射線ｍｉｓ形半導体装置
JPH05109737A (ja) * 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH08330602A (ja) * 1995-03-27 1996-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10135226A (ja) * 1996-10-31 1998-05-22 Motorola Inc 横方向ゲッタリングを用いた半導体素子の製造方法
JP2000068518A (ja) * 1998-08-26 2000-03-03 Sony Corp 薄膜トランジスタの製造方法
JP2000216397A (ja) * 1998-11-16 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000223714A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213162A (ja) * 1986-03-14 1987-09-19 Hitachi Ltd 耐放射線ｍｉｓ形半導体装置
JPH05109737A (ja) * 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH08330602A (ja) * 1995-03-27 1996-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10135226A (ja) * 1996-10-31 1998-05-22 Motorola Inc 横方向ゲッタリングを用いた半導体素子の製造方法
JP2000068518A (ja) * 1998-08-26 2000-03-03 Sony Corp 薄膜トランジスタの製造方法
JP2000216397A (ja) * 1998-11-16 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000223714A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103014672A (zh) * 2012-12-21 2013-04-03 深圳市华星光电技术有限公司 镀膜方法及装置
KR102647965B1 (ko) * 2022-10-12 2024-03-15 디아이티 주식회사 전력 반도체 소자의 어닐링 시스템

Also Published As

Publication number Publication date
JP5520911B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
US7205182B2 (en) Method of manufacturing semiconductor device
KR100803231B1 (ko) 반도체장치 및 그의 제작방법
JP4939690B2 (ja) 半導体装置の作製方法
JP4869509B2 (ja) 半導体装置の作製方法
US7459354B2 (en) Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
JP5078205B2 (ja) レーザ照射装置
KR100871449B1 (ko) 반도체장치 제작방법
JP4845309B2 (ja) レーザアニール方法及び半導体装置の作製方法
JP5046439B2 (ja) 半導体装置の作製方法
JP4064075B2 (ja) 半導体装置の作製方法
JP4827305B2 (ja) 半導体装置の作製方法
JP5520911B2 (ja) 半導体装置の作製方法
JP4748873B2 (ja) 半導体装置の作製方法
JP5292453B2 (ja) 半導体装置の作製方法
JP3910524B2 (ja) レーザ照射方法および半導体装置の作製方法
JP4255639B2 (ja) 半導体装置の作製方法
JP5222450B2 (ja) レーザー照射装置及び半導体装置の作製方法
JP4926321B2 (ja) 半導体装置の作製方法
JP4968996B2 (ja) 半導体装置の作製方法
JP2002261007A (ja) 半導体装置の作製方法
JP4641598B2 (ja) 半導体装置の作製方法
JP4954387B2 (ja) 半導体装置の作製方法
JP4968982B2 (ja) 半導体装置の作製方法
JP3910523B2 (ja) レーザ照射装置
JP4637816B2 (ja) レーザ照射装置および半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5520911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250