JP4869509B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4869509B2 JP4869509B2 JP2001217315A JP2001217315A JP4869509B2 JP 4869509 B2 JP4869509 B2 JP 4869509B2 JP 2001217315 A JP2001217315 A JP 2001217315A JP 2001217315 A JP2001217315 A JP 2001217315A JP 4869509 B2 JP4869509 B2 JP 4869509B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- semiconductor
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電子機器の構成に関する。また、その作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電子機器もその範疇にあるとする。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置および発光装置はその代表例として知られている。特に、結晶性珪素膜（典型的には多結晶珪素膜）を活性領域にしたＴＦＴは電界効果移動度が高いことから、いろいろな機能回路を形成することも可能である。
【０００３】
例えば、アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素回路を制御するための駆動回路が一枚の基板上に形成される。また、基板の大面積化は特に生産効率を上げるためには必要不可欠な要素である。近年、生産効率の向上のために基板を大面積化する動きが著しく、将来的には、一辺が１ｍを越える基板が生産工場で使用される見込みである。
【０００４】
ところで、アクティブマトリクス型液晶表示装置の画素回路には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
【０００５】
画素ＴＦＴは、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることが重要である。
【０００６】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。
【０００７】
また、不純物元素を導入する処理において、半導体膜へ打ち込まれるイオンのエネルギーは、半導体膜を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記半導体膜へ打ち込まれるイオンは前記半導体膜を形成する元素を格子点から弾き飛ばして結晶に欠陥を生じさせる。したがって、ドーピング処理後は前記欠陥の回復を行い、また同時に打ち込んだ不純物元素を活性化させるため、熱処理を行うことが多い。熱処理として、ファーネスアニール炉を用いた熱アニール法を用いるのが最も一般的である。また、不純物元素を活性化させることは、不純物元素が添加された領域を低抵抗領域にしてＬＤＤ領域、ソース領域およびドレイン領域として機能させるために重要なプロセスである。
【０００８】
なお、不純物元素の導入方法として、プラズマドーピング法やイオン注入法などが挙げられる。プラズマドーピング法はイオンを質量分離せずに導入する方法（非質量分離型）であり、この方法を用いて不純物元素を導入する装置にはプラズマドーピング装置、イオンドーピング装置（イオンシャワードーピング装置）などがある。また、イオン注入法はイオンの質量分離を行って導入する方法であり、この方法を用いて不純物元素を導入する装置としてイオン注入装置がある。
【０００９】
【発明が解決しようとする課題】
しかしながら、ますます基板が大型化する中で、ファーネスアニール炉を用いて行う熱アニール法は、半導体装置を作製する上でスループットを低下させる要因の１つとなっている。ファーネスアニール炉の使用をできるだけ少なくするために、少なくともドーピング処理後の不純物元素の活性化をレーザアニール法により行う方法が適している。しかしながら、レーザアニール法による不純物元素の活性化には、ファーネスアニール炉を用いた熱アニール法に比べ電気的特性が悪化するという問題があった。
【００１０】
例えば、図１のようなＧＯＬＤ構造のＴＦＴを作製した場合について説明する。ガラス基板１０上に下地絶縁膜１１としてプラズマＣＶＤ法により膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）および膜厚１００ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を積層形成した。前記下地絶縁膜１１上に半導体膜１２としてプラズマＣＶＤ法により膜厚５４ｎｍの非晶質珪素膜を形成し、前記半導体膜１２を覆って絶縁膜１３として膜厚１１５ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成し、前記絶縁膜１３上に第１の導電膜１４および第２の導電膜１５を形成する。前記第１の導電膜１４として、スパッタ法により膜厚５０ｎｍのＴａＮ膜を、前記第２の導電膜１５として膜厚３７０ｎｍのＷ膜を形成した。
【００１１】
続いて、前記第２の導電膜１５上にレジスト１６ａを形成し、エッチングを行って、ゲート電極を形成した。ここでは、第１のエッチング条件および第２のエッチング条件によりエッチングを行った。いずれのエッチング条件においても、ＩＣＰエッチング法により行い、第１のエッチング条件はエッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。（図１（Ｂ））第２のエッチング条件はエッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。（図１（Ｃ））
【００１２】
そして、プラズマの発生方式が直流アーク放電方式のイオンドーピング装置により、Ｂ2Ｈ6のガスを用いて、加速電圧６０ＫＶ、１．５×１０16／ｃｍ2のドーズ量でドーピング処理を行った。（図１（Ｄ））直流アーク放電方式とは、タングステンのフィラメントに直流電流を流してプラズマを発生させる方式である。なお、本明細書中ではこの方式を直流方式と呼ぶ。
【００１３】
続いて、不純物元素の活性化の条件を振って行った。ファーネスアニール炉を用いた熱アニール法においては５５０度で4時間、レーザアニール法による活性化はＹＡＧレーザの第２高調波を用い、基板の表面側（本明細書中では、素子が形成される面を表面と定義する。）から照射した場合と、裏面側（本明細書中では、素子が形成される面と反対の面を裏面と定義する。）から照射した場合について行った。なお、ファーネスアニール炉を用いた熱アニール法を行うものについては、膜厚５０ｎｍの酸化珪素膜２３を形成してから行った。それぞれの活性化を行って得られた半導体膜を用いてＴＦＴを作製し、チャネル形成領域の長さおよび幅は設計値でそれぞれ８μｍのＴＦＴの電気的特性を測定した。その結果を図２（Ａ）〜（Ｃ）に示す。図２（Ａ）は活性化にファーネスアニール炉を用いた熱アニール法を用いたものであり、図２（Ｂ）は基板の表面側からレーザ光を照射したもの、図２（Ｃ）は基板の裏面側からレーザ光を照射したものである。
【００１４】
図２（Ａ）はＳ値（サブスレッショルド係数：ドレイン電流値がログスケールで一桁変化するのに要するゲート電圧値）も良好であり、オン電流値および移動度も高く、半導体装置として機能するのに十分な特性を有している。しかしながら、図２（Ｂ）はＳ値が悪い上、オン電流値および移動度も低い。図２（Ｃ）は図２（Ｂ）より移動度が高いものの、基板内におけるばらつきが大きい。このように、不純物元素の活性化をレーザアニール法によって行うと、ファーネスアニール炉を用いた熱アニール法のときより電気的特性が悪化した。
【００１５】
そこで、本発明は、GOLD構造のＴＦＴにおいて、良好な電気的特性を実現することを目的とする。また、半導体装置の動作特性、信頼性および歩留まりの向上を目的とする。さらに、半導体装置の製造コストの低減を目的とする。
【００１６】
【課題を解決するための手段】
本発明者等は上記の活性化条件以外にも、直流方式のイオンドーピング装置を用いて不純物元素の導入を行い、活性化を行わない場合、および、交流方式のイオンドーピング装置を用いて不純物元素の導入を行い、基板の表面側からレーザ光を照射して前記不純物元素の活性化を行った場合においても、ＴＦＴを作製し、その電気的特性について測定した。測定したＴＦＴのチャネル形成領域の長さ及び幅は設計値でそれぞれ８μｍのものである。その結果を図３（Ａ）および図３（Ｂ）に示す。なお、交流方式のイオンドーピング装置とは高周波電力によりフィラメントレスでプラズマを発生させる方式の装置のことを言う。
【００１７】
図３（Ａ）で示す活性化を行わない場合の特性は、図２（Ｂ）で既に示した不純物元素の導入に直流方式のイオンドーピング装置を用い、基板の表面側からレーザ光を照射して活性化を行った場合と同程度の悪い電気的特性を示した。基板の表面側からレーザ光を照射すると、ソース領域およびドレイン領域では活性化が行われるが、ゲート電極の一部と重なるＬＤＤ領域においてはゲート電極がレーザ光を遮光してしまい、活性化がほとんど行われていないと考えられる。しかしながら、レーザアニール法による活性化の有無に関わらず、同程度の悪い電気的特性となっている。そこで、ゲート電極の一部と重なるＬＤＤ領域に、電気的特性に悪影響を及ぼす要因があることが推測できる。
【００１８】
また、図３（Ｂ）で示す交流方式のイオンドーピング装置を用いて不純物元素の導入を行い、基板の表面側からレーザ光を照射して活性化を行った場合の電気的特性は、図２（Ｂ）で既に示した直流方式のイオンドーピング装置を用いて不純物元素の導入を行い、基板の表面側からレーザ光を照射した場合より、Ｓ値、オン電流値および移動度が良好であった。
【００１９】
以上の実験結果から、活性化条件によって電気的特性が悪化したのではなく、イオンドーピング装置の違いによって、ゲート電極の一部と重なるＬＤＤ領域において何らかの違いが生じたためと考えられる。
【００２０】
そこで、次のような実験を行って、イオンドーピング装置の違いにより何が異なるかについて調べた。直流方式のイオンドーピング装置および交流方式のイオンドーピング装置を用い、加速電圧を６０ｋＶとし、ガスにＢ2Ｈ6を用いて、Ｂ（ボロン）の濃度プロファイルがほぼ同じになるようにそれぞれのドーズ量を変えて、シリコンウエハーにドーピング処理を行った。直流方式のイオンドーピング装置を用いた場合のドーズ量は、２．０×１０16／ｃｍ2とし、交流方式のイオンドーピング装置を用いた場合のドーズ量は５．０×１０15／ｃｍ2とした。その結果を図４（Ａ）および図４（Ｂ）にそれぞれ示す。図４（Ａ）および図４（Ｂ）より、Ｂの濃度プロファイルの形状はほとんど同じであるものの、Ｈ（水素）の濃度プロファイルはまったく異なっている。なお、Ｈの濃度プロファイルの表面近くにおけるピークはＢＨｘに起因するものであり、次のピークはＨ3に起因するものである。
【００２１】
また、図１で示したＧＯＬＤ構造のＴＦＴの場合、ゲート電極の一部と重なるＬＤＤ領域の上方には膜厚１１５ｎｍの酸化窒化珪素膜および膜厚が０〜５０ｎｍのテーパー部を有するＴａＮ膜が存在する。また、半導体膜の膜厚は５４ｎｍであった。本発明者の経験値から、ＴａＮ膜のイオン阻止能は珪素膜の約２．５倍であり、酸化窒化珪素膜のイオン阻止能は珪素膜とほぼ同じである。これらを用いて、ゲート電極の一部と重なるＬＤＤ領域に導入されるＢおよびＨの濃度プロファイルは、シリコンウエハーにおける濃度プロファイルのどの位置に相当するかを計算することができる。５０[nm]×２．５[倍]＋１１５[nm]＝２４０[nm]より、ゲート電極の一部と重なるＬＤＤ領域におけるＨの濃度プロファイルは、シリコンウエハーの表面から２４０〜２９４ｎｍの膜厚での議論と同じになる。図４（Ａ）より、２４０〜２９４ｎｍの膜厚では、Ｈの濃度プロファイルのピークに相当しており、図４（Ｂ）より、２４０〜２９４ｎｍの膜厚では、図４（Ａ）の１０分の１程度の導入になることがわかる。
【００２２】
つまり、活性化条件が同じであっても電気的特性の悪化する場合が生じる原因は、不純物元素の導入の際にＨが多く導入されていたためと結論付けることができる。Ｈが多く導入されると、半導体膜おける欠陥が激しくなり、熱処理を行っても結晶性の回復が制限される。また、半導体膜におけるＨ濃度が高いと、該半導体膜の膜質を低下させる要因となる。
【００２３】
そこで、本発明は、Ｈの濃度プロファイルのピークがゲート電極の一部と重なるＬＤＤ領域に形成されることを避けることにより、膜中のＨ濃度を低減し、レーザ光による活性化を行う場合においても、良好な電気的特性を有するＴＦＴを作製することを特徴とする。具体的には、ゲート電極、ゲート絶縁膜または下地絶縁膜等にＨの濃度プロファイルのピークが形成される加速電圧で不純物元素の導入を行う。またレーザ光による活性化だけでなく、ＲＴＡ（Rapid Thermal Annealing）による活性化においても本発明は適用できる。
【００２４】
ゲート電極の一部と重なるＬＤＤ領域における、水素と不純物元素の割合は、図４（Ａ）のＨ3の濃度のピークが４．０×１０21／ｃｍ3であり、そのときのＢの濃度は５．０×１０19／ｃｍ3であることから、Ｂ：Ｈ＝１：８０では、電気的特性が悪化することが分かる。つまり、Ｈの濃度は４．０×１０21／ｃｍ3未満で、Ｂの濃度の８０倍より少なくてはならない。
【００２５】
また、本発明は、レーザ光が基板の表面側から照射されてもゲート電極が遮光してしまい、前記ゲート電極の一部と重なるＬＤＤ領域に照射されないことから、半導体膜中のＨ濃度を低減し、不純物元素の活性化のための熱処理を行わずに水素化処理のみを行うことを特徴とする。
【００２６】
このとき、既に述べたように、Ｈの濃度はＢの濃度の８０倍より少ないと、ＴＦＴの電気的特性は良好なものとなる。
【００２７】
本発明により、半導体膜中におけるＨの導入量を従来より低減することが可能となり、半導体膜の膜質の低下を抑えることができる。また、不純物元素の導入後に行われる熱処理において、不純物元素の活性化と同時になされる半導体膜の結晶性の回復をし易くする。また、不純物元素の活性化をレーザアニール法またはＲＴＡ法により行うことで、スループットを向上させ、半導体装置のコストを低減することを可能とする。これは大型基板の場合に特に有効である。また、活性化を行わずに水素化処理のみを行えば、工程の削減が実現できる。そして、このような半導体膜を用いれば、良好な電気的特性を有するＴＦＴを作製することを可能とし、さらには半導体装置の性能、信頼性および歩留まりの向上をも向上し得る。
【００２８】
なお、これまでに述べた実験において、異なる放電方式のイオンドーピング装置を用いてＨの濃度プロファイルの比較を行っているが、本発明はＨの濃度プロファイルにおけるピークを半導体膜中に形成することを避けることで、該半導体膜を用いて作製された半導体装置の電気的特性を向上させるものであり、プラズマの放電方式を制限するものではない。しかしながら、放電方式の違いによりイオンビームに相違が生じる場合もある。一般に、交流方式はドーズレートを高くするのが困難であり、直流方式はドーズレートが広範囲にできることから、現状では直流方式が主流になりつつある。一方で、直流方式は膜中に導入されるＨ量が多くなる傾向がある。そこで、直流方式の中でも、ビームに磁場を掛けることで質量分離する装置が製造されているが、装置が複雑化してしまうという問題もある。装置の複雑化は、装置自体の価格を上げ、半導体装置のコストの増加に繋がる。本発明は、複雑な装置を用いず、またコストを増加することなく、膜中のＨ濃度を低減することを可能としている。
【００２９】
また、ｐチャネル型ＴＦＴを例に挙げて説明を行ったが、ｎチャネル型ＴＦＴにも適用できる。さらに、本発明は、イオンドーピング装置だけでなく、非質量分離型の他のドーピング装置（プラズマドーピング装置など）に適用することができる。
【００３０】
【発明の実施の形態】
［実施形態１］
本発明の有効性を確認するため次のような実験を行った。図１を用いて説明する。なお、図１（Ｃ）までの作製方法は、発明が解決しようとする課題で述べた方法と同じであるので省略する。
【００３１】
図１（Ｃ）までの作製したあと、不純物元素の導入を行う。この処理は、直流放電タイプのイオンドーピング装置により、Ｂ2Ｈ6のガスを用いて、加速電圧５０ｋＶ、６０ｋＶ、７０ｋＶ、８０ｋＶとし、ドーズ量を５０ｋＶおよび６０ｋＶの場合は２．０×１０16／ｃｍ2、７０ｋＶおよび８０ｋＶの場合は２．５×１０16／ｃｍ2、でドーピング処理を行った。（図１（Ｄ））ドーズ量を加速電圧により変えたのは、Ｂの濃度プロファイルをできるだけ同じにするためである。６０ｋV、７０ｋVおよび８０ｋVにおけるＢの濃度プロファイルは図５のようになっている。加速電圧が高くなるにつれて、濃度プロファイルのピークが表面から深い位置に形成されていることがわかる。図示しないが、水素の濃度プロファイルのピークも加速電圧が高くなるにつれて、表面から深い位置に形成される。
【００３２】
続いて、不純物元素の活性化は、レーザアニール法またはＲＴＡ法を適用する。本実施形態では、レーザアニール法を適用し、ＹＡＧレーザの第２高調波を用いて基板の表面側から照射した。もちろん、YAGレーザに限定されるものではなく、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。このようにして形成された半導体膜を用いてＴＦＴを作製し、その電気的特性を測定した結果を図６および図７に示す。なお、測定は、チャネル形成領域の長さおよび幅は設計値でそれぞれ８μｍのＴＦＴについて行った。図６（Ａ）は加速電圧５０ｋＶ、図６（Ｂ）は６０ｋＶ、図７（Ａ）は７０ｋＶ、図７（Ｂ）は８０ｋＶとしたときのＴＦＴの電気的特性である。
【００３３】
図６および図７から加速電圧が高くなるにつれて、オン電流値および移動度が向上し、Ｓ値も改善されたことがわかる。つまり、加速電圧を高くすることにより、導入されるＨの濃度プロファイルのピークを半導体膜中に形成することを避けることができ、このようにして作製されたTFTの電気的特性は良好なものとなることが確認できた。
【００３４】
［実施形態２］
本実施形態では、実施形態１とは異なる方法で、ゲート電極の一部と重なるＬＤＤ領域におけるＨの濃度プロファイルのピークを半導体膜中に形成することを避ける方法について図１および図８を用いて説明する。なお、実施形態１と同様に、図１（Ｃ）までの作製方法は発明が解決しようとする課題と同じであるので省略する。
【００３５】
図１（Ｃ）までの作製した後、エッチング処理を行って、ソース領域およびドレイン領域となる半導体膜に接する絶縁膜の膜厚を薄くし、膜厚を２０ｎｍ以下とする。（図８（Ａ））本実施形態においては２０ｎｍとした。続いて、交流放電タイプのイオンドーピング装置により、第１のドーピング処理および第２のドーピング処理を行う。第１のドーピング処理は加速電圧を８０〜１２０ｋVとして行う。（図８（Ｂ））本実施形態では、交流放電のイオンドーピング装置により、Ｂ2Ｈ6のガスを用いて、加速電圧８０ｋＶとし、ドーズ量を８．０×１０15／ｃｍ2として行った。このとき、ソース領域およびドレイン領域にも不純物元素は導入されるが、高濃度不純物領域を形成する上で、低濃度の不純物元素が導入されても機能性は失われず、問題はない。次いで、第２のドーピング処理は、ソース領域およびドレイン領域４４となる半導体膜中には不純物元素が導入されるが、ゲート電極の下方に存在する半導体膜４０、４１にほとんど不純物元素が導入されない加速電圧（３０ｋV以下）で行う。本実施形態では、Ｂ2Ｈ6のガスを用いて、加速電圧３０ｋＶとし、ドーズ量を１．０×１０16／ｃｍ2としてドーピング処理を行い、高濃度不純物領域であるソース領域およびドレイン領域を形成する。（図８（Ｃ））
【００３６】
続いて、不純物元素の活性化は、レーザアニール法またはＲＴＡ法を適用する。（図８（Ｄ））本実施形態では、ＹＡＧレーザの第２高調波を用い基板の表面側から照射した。このようにして形成された半導体膜を用いてＴＦＴを作製し、その電気的特性を測定した結果を図９に示す。測定したTFTのチャネル形成領域の長さおよび幅は設計値でそれぞれ８μｍである。図９より、オン電流値、移動度およびＳ値も良好な特性が得られていることがわかる。
【００３７】
本実施形態では、絶縁膜を薄膜化し、ソース領域およびドレイン領域と、ＬＤＤ領域を形成するときの加速電圧を変えることにより、導入されるＨの濃度プロファイルのピークを半導体膜中に形成することを避けている。このような方法により、半導体膜中のＨ量を低減することで、ＴＦＴの電気的特性が向上することが確認出来た。
【００３８】
なお、本実施形態において、半導体膜上の絶縁膜を薄膜化し、ソース領域およびドレイン領域と、ＬＤＤ領域を形成するときの加速電圧を変えて、不純物元素の導入を行ったが、絶縁膜を薄膜化せず、１回のドーピング処理でソース領域およびドレイン領域と、ＬＤＤ領域を形成することも可能である。また、不純物元素を導入する際の加速電圧は、ＴＦＴの構造により最適値が異なるため、実施者が適宜が決定すればよい。
【００３９】
［実施形態３］
本実施形態では、実施形態１または実施形態２にしたがって、ゲート電極の一部と重なるＬＤＤ領域におけるＨの濃度プロファイルのピークを半導体膜中に形成することを避け、活性化の有無の条件を振り、水素化処理を行った結果について説明する。
【００４０】
実施形態１または実施形態２にしたがって、ゲート電極まで形成する。ただし、前記第１の導電膜１４はスパッタ法により膜厚３０ｎｍのＴａＮ膜を、前記第２の導電膜１５として膜厚３７０ｎｍのＷ膜を形成し、エッチング処理を行って、ゲート電極を形成した。
【００４１】
続いて、不純物元素の導入を行う。このとき、ゲート電極の一部と重なるＬＤＤ領域においては、Ｈの濃度プロファイルのピークを半導体膜中に形成することを避け、高濃度不純物領域においては活性化を行わなくても低抵抗領域として機能させるために、前記高濃度不純物領域の濃度が１×１０20〜１×１０21／ｃｍ3程度になるように導入しておく。もちろん、この濃度の最適値はＴＦＴの構造によっても異なるので、実施者が適宜決定すればよい。本実施形態では、ガスにＢ2Ｈ6を用い、加速電圧を６０ｋＶ、ドーズ量を２．０×１０16／ｃｍ3として行った。
【００４２】
続いて、不純物元素の活性化の有無の条件を振り、活性化を行う場合は、レーザアニール法を適用し、ＹＡＧレーザの第２高調波を用いて基板の表面側から照射した。
【００４３】
続いて、ゲート電極および半導体膜を覆って絶縁膜を形成し。水素化処理を行う。水素化処理は絶縁膜に含まれる水素により半導体膜のダングリングボンドを終端する工程である。水素化処理の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の熱処理を行っても良い。本実施形態では、前記絶縁膜として、膜厚１００ｎｍの窒化珪素膜を形成した後、４１０℃の窒素雰囲気中にて１時間の熱処理を行った。
【００４４】
このようにして形成された半導体膜を用いてＴＦＴを作製し、その電気的特性を測定した結果を図２０に示す。なお、測定は、チャネル形成領域の長さおよび幅は設計値でそれぞれ８μｍのＴＦＴについて行った。図２０（Ａ）は活性化なし、図２０（Ｂ）は活性化を行ったときのＴＦＴの電気的特性である。
【００４５】
図２０は（Ａ）、（Ｂ）ともに電気的特性は良好である。つまり、ゲート電極の一部と重なるＬＤＤ領域において、Ｈの濃度プロファイルのピークを半導体膜中に形成することを避けることができれば、活性化を行わなくても、良好な電気的特性が得られることが分かった。
【００４６】
［実施形態４］
Ｈの濃度プロファイルのピークを半導体膜中に形成することを避けるためには、ゲート電極の一部と重なるＬＤＤ領域の上方に存在する膜厚によって加速電圧を変えればよく、前記膜厚と前記加速電圧には相関関係にある。そこで、本実施形態では、加速電圧を決定するための相関係数を求める。
【００４７】
実施形態１では第１の導電層の膜厚を５０ｎｍとし、加速電圧を８０ｋＶとしたときに良好な電気的特性が得られた。また、実施形態３では第１の導電層の膜厚を３０ｎｍとし、加速電圧を６０ｋＶとしたときに良好な電気的特性が得られた。なお、いずれの場合もゲート絶縁膜の膜厚は１１５ｎｍであり、ＴＦＴの作製工程における他の条件は同じである。また、エッチングや洗浄により、それぞれ５ｎｍずつエッチングされており、第１の導電膜の阻止能は、本発明者らの経験値により、珪素膜の約２．５倍、ゲート絶縁膜は珪素膜とほぼ同じとする。
【００４８】
ゲート絶縁膜の膜厚ｔ１、導電膜の膜厚ｔ２と加速電圧Ｖの関係式は、イオン阻止能をα、相関係数をｋとすると、
Ｖ＝｛ｔ１＋ｔ２×α｝×ｋ
で表される。そこで、実施形態１で得られた膜厚および加速電圧を当てはめると、
８０＝｛（１１５−５）＋（５０−５）×２．５｝×ｋ
∴ ｋ＝０．３５９６
実施形態２で得られた膜厚および加速電圧を当てはめると、
６０＝｛（１１５−５）＋（３０−５）×２．５｝×ｋ
∴ ｋ＝０．３４７８
が得られる。これらのｋの平均値を求めると、
（０．３５９６＋０．３４７８）／２＝０．３５４
となり、ｋ＝０．３５４が得られる。
【００４９】
この相関係数が得られたことにより、ゲート絶縁膜の膜厚ｔ１およびゲート電極の膜厚ｔ２が決定すれば、Ｈの濃度プロファイルのピークを半導体膜中に形成することを避けるための加速電圧Ｖを求めることができる。
【００５０】
以上の構成でなる本発明について、以下に示す実施例によりさらに詳細な説明を行うこととする。
【００５１】
【実施例】
［実施例１］
本実施例ではアクティブマトリクス基板の作製方法について図１０〜図１３を用いて説明する。本明細書ではＣＭＯＳ回路、及び駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【００５２】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００５３】
次いで、基板４００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【００５４】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで半導体膜を成膜し、公知の結晶化法（レーザ結晶化法、ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等）により結晶化させる。そして、得られた結晶性半導体膜を所望の形状にパターニングして半導体層４０２〜４０６を形成する。前記半導体膜としては、非晶質半導体膜や微結晶半導体膜、結晶性半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜する。そして、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行って結晶性珪素膜を形成する。そして、フォトリソグラフィ法を用いたパターニング処理によって半導体層４０２〜４０６を形成する。
【００５５】
また、レーザ結晶化法で結晶性半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜７００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行ってもよい。
【００５６】
しかしながら、本実施例では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化を行ったため、前記金属元素が結晶性珪素膜中に残留している。そのため、前記結晶性珪素膜上に５０〜１００ｎｍの非晶質珪素膜を形成し、熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、該非晶質珪素膜中に前記金属元素を拡散させ、前記非晶質珪素膜は熱処理後にエッチングを行って除去する。このようにすることで、前記結晶性珪素膜中の金属元素の含有量を低減または除去することができる。
【００５７】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００５８】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５９】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００６０】
次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００６１】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００６２】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。（図１０（Ｂ））本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００６３】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００６４】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００６５】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。（図１０（Ｃ））ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
【００６６】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法などで行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14／ｃｍ2とし、加速電圧を４０〜８０ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０13／cm2とし、加速電圧を６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはＰＨ3またはＡｓＨ3のいずれかのガスを用いて、リン（Ｐ）または砒素（Ａｓ）を導入するが、ここではリン（Ｐ）を用いる。この場合、導電層４２８〜４３３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域４２３〜４２７が形成される。不純物領域４２３〜４２７には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００６７】
レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａ〜４３４ｃを形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15/cm2とし、加速電圧を６０〜１２０ｋｅＶとして行う。ドーピング処理は第２の導電層４２８ｂ〜４３２ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って図１１（Ａ）の状態を得る。イオンドープ法の条件はドーズ量を１×１０15〜１×１０17/cm2とし、加速電圧を５０〜１００ｋｅＶとして行う。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域４３６、４４２、４４８には１×１０18〜５×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加され、高濃度不純物領域４３５、４３８、４４１、４４４、４４７には１×１０19〜５×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。
【００６８】
本実施例では、ｎチャネル型ＴＦＴを形成する半導体膜において、第２のドーピング処理および第３のドーピング処理を分けている。そのため、ゲート電極４２８、４３０の一部と重なるＬＤＤ領域４３６、４４２の水素の濃度を低減することを可能としている。もちろん、適当な加速電圧を選んで第２のドーピング処理および第３のドーピング処理を１回のドーピング処理で行い、低濃度不純物領域および高濃度不純物領域を形成しても、ゲート電極の一部と重なるＬＤＤ領域における水素の濃度を低減することも可能である。
【００６９】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４５０ａ〜４５０ｃを形成して第４のドーピング処理を行う。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性領域となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５３〜４５６、４５９、４６０を形成する。第２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。また、半導体膜中にＨの濃度プロファイルのピークが形成されることを避けるため、本実施例で作製するTFTにおいては加速電圧を８０〜１２０ｋVとして不純物元素を導入する。本実施例では、不純物領域４５３〜４５６、４５９、４６０はジボラン（Ｂ2Ｈ6）を用い、加速電圧を１００ｋVとする。（図１１（Ｂ））この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４５０ａ〜４５０ｃで覆われている。第１乃至３のドーピング処理によって、不純物領域４３８、４３９にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００７０】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【００７１】
次いで、レジストからなるマスク４５０ａ〜４５０ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７２】
次いで、図１１（Ｃ）に示すように、熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行う。この熱処理はレーザアニール法で行う。レーザアニール法としては、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いればよく、本実施例ではパルス発振型のＹＶＯ4レーザを用いて活性化処理を行った。なお、レーザアニール法の他に、ラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００７３】
また、第１の層間絶縁膜を形成する前に熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００７４】
そして、熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行うと水素化を行うことができる。この工程は第１の層間絶縁膜４６１に含まれる水素により半導体層のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の熱処理を行っても良い。
【００７５】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いる。
【００７６】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【００７７】
また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【００７８】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６４〜４６８を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、ＡｌとＴｉに限らない。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜をパターニングして配線を形成してもよい。（図１２）
【００７９】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４４３ａと４４３ｂの積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７１としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００８０】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【００８１】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４３７、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４３６（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５２と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５１を有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４０、ソース領域またはドレイン領域として機能する高濃度不純物領域４５４と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５３を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４４３、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４４２（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５６と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５５を有している。
【００８２】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４４６、ゲート電極の外側に形成される低濃度不純物領域４４５（ＬＤＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５８と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５７を有している。また、保持容量５０５の一方の電極として機能する半導体層には、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４１６を誘電体として、電極（４３２ａと４３２ｂの積層）と、半導体層とで形成している。
【００８３】
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００８４】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１３に示す。なお、図１０〜図１３に対応する部分には同じ符号を用いている。図１２中の鎖線Ａ−Ａ’は図１３中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１２中の鎖線Ｂ−Ｂ’は図１３中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００８５】
なお、本実施例は実施形態１または実施形態２と自由に組み合わせることが可能である。
【００８６】
［実施例２］
本実施例では、実施例１で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１４を用いる。
【００８７】
まず、実施例１に従い、図１２の状態のアクティブマトリクス基板を得た後、図１２のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行う。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００８８】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７１とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【００８９】
本実施例では、実施例１に示す基板を用いている。従って、実施例１の画素部の上面図を示す図１３では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【００９０】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【００９１】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
【００９２】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１４に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【００９３】
以上のようにして作製される液晶表示装置における半導体膜の膜中のＨ濃度は従来より低減されており、前記液晶表示装置の動作特性や信頼性を十分なものとなり得る。そして、このような液晶表示装置は各種電子機器の表示部として用いることができる
【００９４】
なお、本実施例は実施形態１または実施形態２と自由に組み合わせることが可能である。
【００９５】
［実施例３］
本実施例では、本発明を用いて発光装置を作製した例について説明する。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【００９６】
なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【００９７】
図１５は本実施例の発光装置の断面図である。図１５において、基板７００上に設けられたスイッチングＴＦＴ６０３は図１２のｎチャネル型ＴＦＴ５０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良い。
【００９８】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【００９９】
基板７００上に設けられた駆動回路は図１２のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１００】
また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はソース配線とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はドレイン配線とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。
【０１０１】
なお、電流制御ＴＦＴ６０４は図１２のｐチャネル型ＴＦＴ５０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１０２】
また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１１上に重ねることで画素電極７１１と電気的に接続する電極である。
【０１０３】
なお、７１１は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１１は、上記配線を形成する前に平坦な層間絶縁膜７１０上に形成する。本実施例においては、樹脂からなる平坦化膜７１０を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０４】
配線７０１〜７０７を形成後、図１５に示すようにバンク７１２を形成する。バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１０５】
なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【０１０６】
画素電極７１１の上には発光層７１３が形成される。なお、図１５では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１０７】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として２０ｎｍのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００ｎｍ程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１０８】
次に、発光層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１０９】
この陰極７１４まで形成された時点で発光素子７１５が完成する。なお、ここでいう発光素子７１５は、画素電極（陽極）７１１、発光層７１３及び陰極７１４で形成されたダイオードを指す。
【０１１０】
発光素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１１１】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層７１３が酸化するといった問題を防止できる。
【０１１２】
さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１１３】
こうして図１５に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１１４】
さらに、図１５を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１１５】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１１６】
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図１６を用いて説明する。なお、必要に応じて図１５で用いた符号を引用する。
【０１１７】
図１６（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１６（Ｂ）は図１６（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１１８】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１１９】
次に、断面構造について図１６（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１１を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
【０１２０】
画素電極７１１は発光素子の陽極として機能する。また、画素電極７１１の両端にはバンク７１２が形成され、画素電極７１１上には発光層７１３および発光素子の陰極７１４が形成される。
【０１２１】
陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。
【０１２２】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１２３】
発光素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１２４】
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１２５】
以上のような構造で発光素子を封止材９０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１２６】
以上のようにして作製される発光装置における半導体膜の膜中のＨ濃度は従来より低減されており、前記発光装置の動作特性や信頼性を十分なものとなり得る。そして、このような発光装置は各種電子機器の表示部として用いることができる
【０１２７】
［実施例４］
本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）を作製することができる。即ち、それら電気光学装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
【０１２８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの例を図１７、図１８及び図１９に示す。
【０１２９】
図１７（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を表示部３００３に適用することができる。
【０１３０】
図１７（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２に適用することができる。
【０１３１】
図１７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５に適用できる。
【０１３２】
図１７（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２に適用することができる。
【０１３３】
図１７（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部３４０２に適用することができる。
【０１３４】
図１７（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を表示部３５０２に適用することができる。
【０１３５】
図１８（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１３６】
図１８（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置３７０２の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１３７】
なお、図１８（Ｃ）は、図１８（Ａ）及び図１８（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１８（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３８】
また、図１８（Ｄ）は、図１８（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１８（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３９】
ただし、図１８に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
【０１４０】
図１９（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表示部３９０４に適用することができる。
【０１４１】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３に適用することができる。
【０１４２】
図１９（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１４３】
以上の様に、本発明の適用範囲は極めて広く、さまざま分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１、実施形態２および実施例１〜３のどのような組み合わせからなる構成を用いても実現することができる。
【０１４４】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な方法である。
（ｂ）不純物元素の導入による半導体膜の欠陥を低減できる。そのため、結晶性の回復を容易に行うことができる。
（ｃ）半導体膜の膜質の低下を抑えることができる。
（ｄ）不純物元素の活性化にレーザアニール法またはＲＴＡ法を用いることで、スループットを向上させることを可能とする。これは、大型基板の場合に特に有効である。
（ｅ）不純物元素の活性化を行わなくても、水素化処理のみ行えば、良好な電気的特性を有するＴＦＴを作製することができ、工程の削減が実現できる。
（ｆ）以上の利点を満たした上で、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、半導体装置の動作特性、信頼性および歩留まりの向上を実現することができる。さらに、半導体装置の製造コストの低減を実現することができる。
【図面の簡単な説明】
【図１】 本発明の概念を説明する図。
【図２】 実験により作製されたＴＦＴの電気的特性を示す図。
【図３】 実験により作製されたＴＦＴの電気的特性を示す図。
【図４】 ＢとＨの濃度プロファイルを示す図。
【図５】 加速電圧をパラメータとし、Ｂの濃度プロファイルを示す図。
【図６】 実験により作製されたＴＦＴの電気的特性を示す図。
【図７】 実験により作製されたＴＦＴの電気的特性を示す図。
【図８】 本発明の概念を説明する図。
【図９】 実験により作製されたＴＦＴの電気的特性を示す図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴの構成を示す上面図。
【図１４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１５】 発光装置の駆動回路及び画素部の断面構造図。
【図１６】 （Ａ）発光装置の上面図。
（Ｂ）発光装置の駆動回路及び画素部の断面構造図。
【図１７】 半導体装置の例を示す図。
【図１８】 半導体装置の例を示す図。
【図１９】 半導体装置の例を示す図。
【図２０】 実験により作製されたＴＦＴの電気的特性を示す図。
【発明の属する分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電子機器の構成に関する。また、その作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電子機器もその範疇にあるとする。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置および発光装置はその代表例として知られている。特に、結晶性珪素膜（典型的には多結晶珪素膜）を活性領域にしたＴＦＴは電界効果移動度が高いことから、いろいろな機能回路を形成することも可能である。
【０００３】
例えば、アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素回路を制御するための駆動回路が一枚の基板上に形成される。また、基板の大面積化は特に生産効率を上げるためには必要不可欠な要素である。近年、生産効率の向上のために基板を大面積化する動きが著しく、将来的には、一辺が１ｍを越える基板が生産工場で使用される見込みである。
【０００４】
ところで、アクティブマトリクス型液晶表示装置の画素回路には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
【０００５】
画素ＴＦＴは、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることが重要である。
【０００６】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。
【０００７】
また、不純物元素を導入する処理において、半導体膜へ打ち込まれるイオンのエネルギーは、半導体膜を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記半導体膜へ打ち込まれるイオンは前記半導体膜を形成する元素を格子点から弾き飛ばして結晶に欠陥を生じさせる。したがって、ドーピング処理後は前記欠陥の回復を行い、また同時に打ち込んだ不純物元素を活性化させるため、熱処理を行うことが多い。熱処理として、ファーネスアニール炉を用いた熱アニール法を用いるのが最も一般的である。また、不純物元素を活性化させることは、不純物元素が添加された領域を低抵抗領域にしてＬＤＤ領域、ソース領域およびドレイン領域として機能させるために重要なプロセスである。
【０００８】
なお、不純物元素の導入方法として、プラズマドーピング法やイオン注入法などが挙げられる。プラズマドーピング法はイオンを質量分離せずに導入する方法（非質量分離型）であり、この方法を用いて不純物元素を導入する装置にはプラズマドーピング装置、イオンドーピング装置（イオンシャワードーピング装置）などがある。また、イオン注入法はイオンの質量分離を行って導入する方法であり、この方法を用いて不純物元素を導入する装置としてイオン注入装置がある。
【０００９】
【発明が解決しようとする課題】
しかしながら、ますます基板が大型化する中で、ファーネスアニール炉を用いて行う熱アニール法は、半導体装置を作製する上でスループットを低下させる要因の１つとなっている。ファーネスアニール炉の使用をできるだけ少なくするために、少なくともドーピング処理後の不純物元素の活性化をレーザアニール法により行う方法が適している。しかしながら、レーザアニール法による不純物元素の活性化には、ファーネスアニール炉を用いた熱アニール法に比べ電気的特性が悪化するという問題があった。
【００１０】
例えば、図１のようなＧＯＬＤ構造のＴＦＴを作製した場合について説明する。ガラス基板１０上に下地絶縁膜１１としてプラズマＣＶＤ法により膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）および膜厚１００ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を積層形成した。前記下地絶縁膜１１上に半導体膜１２としてプラズマＣＶＤ法により膜厚５４ｎｍの非晶質珪素膜を形成し、前記半導体膜１２を覆って絶縁膜１３として膜厚１１５ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成し、前記絶縁膜１３上に第１の導電膜１４および第２の導電膜１５を形成する。前記第１の導電膜１４として、スパッタ法により膜厚５０ｎｍのＴａＮ膜を、前記第２の導電膜１５として膜厚３７０ｎｍのＷ膜を形成した。
【００１１】
続いて、前記第２の導電膜１５上にレジスト１６ａを形成し、エッチングを行って、ゲート電極を形成した。ここでは、第１のエッチング条件および第２のエッチング条件によりエッチングを行った。いずれのエッチング条件においても、ＩＣＰエッチング法により行い、第１のエッチング条件はエッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。（図１（Ｂ））第２のエッチング条件はエッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。（図１（Ｃ））
【００１２】
そして、プラズマの発生方式が直流アーク放電方式のイオンドーピング装置により、Ｂ2Ｈ6のガスを用いて、加速電圧６０ＫＶ、１．５×１０16／ｃｍ2のドーズ量でドーピング処理を行った。（図１（Ｄ））直流アーク放電方式とは、タングステンのフィラメントに直流電流を流してプラズマを発生させる方式である。なお、本明細書中ではこの方式を直流方式と呼ぶ。
【００１３】
続いて、不純物元素の活性化の条件を振って行った。ファーネスアニール炉を用いた熱アニール法においては５５０度で4時間、レーザアニール法による活性化はＹＡＧレーザの第２高調波を用い、基板の表面側（本明細書中では、素子が形成される面を表面と定義する。）から照射した場合と、裏面側（本明細書中では、素子が形成される面と反対の面を裏面と定義する。）から照射した場合について行った。なお、ファーネスアニール炉を用いた熱アニール法を行うものについては、膜厚５０ｎｍの酸化珪素膜２３を形成してから行った。それぞれの活性化を行って得られた半導体膜を用いてＴＦＴを作製し、チャネル形成領域の長さおよび幅は設計値でそれぞれ８μｍのＴＦＴの電気的特性を測定した。その結果を図２（Ａ）〜（Ｃ）に示す。図２（Ａ）は活性化にファーネスアニール炉を用いた熱アニール法を用いたものであり、図２（Ｂ）は基板の表面側からレーザ光を照射したもの、図２（Ｃ）は基板の裏面側からレーザ光を照射したものである。
【００１４】
図２（Ａ）はＳ値（サブスレッショルド係数：ドレイン電流値がログスケールで一桁変化するのに要するゲート電圧値）も良好であり、オン電流値および移動度も高く、半導体装置として機能するのに十分な特性を有している。しかしながら、図２（Ｂ）はＳ値が悪い上、オン電流値および移動度も低い。図２（Ｃ）は図２（Ｂ）より移動度が高いものの、基板内におけるばらつきが大きい。このように、不純物元素の活性化をレーザアニール法によって行うと、ファーネスアニール炉を用いた熱アニール法のときより電気的特性が悪化した。
【００１５】
そこで、本発明は、GOLD構造のＴＦＴにおいて、良好な電気的特性を実現することを目的とする。また、半導体装置の動作特性、信頼性および歩留まりの向上を目的とする。さらに、半導体装置の製造コストの低減を目的とする。
【００１６】
【課題を解決するための手段】
本発明者等は上記の活性化条件以外にも、直流方式のイオンドーピング装置を用いて不純物元素の導入を行い、活性化を行わない場合、および、交流方式のイオンドーピング装置を用いて不純物元素の導入を行い、基板の表面側からレーザ光を照射して前記不純物元素の活性化を行った場合においても、ＴＦＴを作製し、その電気的特性について測定した。測定したＴＦＴのチャネル形成領域の長さ及び幅は設計値でそれぞれ８μｍのものである。その結果を図３（Ａ）および図３（Ｂ）に示す。なお、交流方式のイオンドーピング装置とは高周波電力によりフィラメントレスでプラズマを発生させる方式の装置のことを言う。
【００１７】
図３（Ａ）で示す活性化を行わない場合の特性は、図２（Ｂ）で既に示した不純物元素の導入に直流方式のイオンドーピング装置を用い、基板の表面側からレーザ光を照射して活性化を行った場合と同程度の悪い電気的特性を示した。基板の表面側からレーザ光を照射すると、ソース領域およびドレイン領域では活性化が行われるが、ゲート電極の一部と重なるＬＤＤ領域においてはゲート電極がレーザ光を遮光してしまい、活性化がほとんど行われていないと考えられる。しかしながら、レーザアニール法による活性化の有無に関わらず、同程度の悪い電気的特性となっている。そこで、ゲート電極の一部と重なるＬＤＤ領域に、電気的特性に悪影響を及ぼす要因があることが推測できる。
【００１８】
また、図３（Ｂ）で示す交流方式のイオンドーピング装置を用いて不純物元素の導入を行い、基板の表面側からレーザ光を照射して活性化を行った場合の電気的特性は、図２（Ｂ）で既に示した直流方式のイオンドーピング装置を用いて不純物元素の導入を行い、基板の表面側からレーザ光を照射した場合より、Ｓ値、オン電流値および移動度が良好であった。
【００１９】
以上の実験結果から、活性化条件によって電気的特性が悪化したのではなく、イオンドーピング装置の違いによって、ゲート電極の一部と重なるＬＤＤ領域において何らかの違いが生じたためと考えられる。
【００２０】
そこで、次のような実験を行って、イオンドーピング装置の違いにより何が異なるかについて調べた。直流方式のイオンドーピング装置および交流方式のイオンドーピング装置を用い、加速電圧を６０ｋＶとし、ガスにＢ2Ｈ6を用いて、Ｂ（ボロン）の濃度プロファイルがほぼ同じになるようにそれぞれのドーズ量を変えて、シリコンウエハーにドーピング処理を行った。直流方式のイオンドーピング装置を用いた場合のドーズ量は、２．０×１０16／ｃｍ2とし、交流方式のイオンドーピング装置を用いた場合のドーズ量は５．０×１０15／ｃｍ2とした。その結果を図４（Ａ）および図４（Ｂ）にそれぞれ示す。図４（Ａ）および図４（Ｂ）より、Ｂの濃度プロファイルの形状はほとんど同じであるものの、Ｈ（水素）の濃度プロファイルはまったく異なっている。なお、Ｈの濃度プロファイルの表面近くにおけるピークはＢＨｘに起因するものであり、次のピークはＨ3に起因するものである。
【００２１】
また、図１で示したＧＯＬＤ構造のＴＦＴの場合、ゲート電極の一部と重なるＬＤＤ領域の上方には膜厚１１５ｎｍの酸化窒化珪素膜および膜厚が０〜５０ｎｍのテーパー部を有するＴａＮ膜が存在する。また、半導体膜の膜厚は５４ｎｍであった。本発明者の経験値から、ＴａＮ膜のイオン阻止能は珪素膜の約２．５倍であり、酸化窒化珪素膜のイオン阻止能は珪素膜とほぼ同じである。これらを用いて、ゲート電極の一部と重なるＬＤＤ領域に導入されるＢおよびＨの濃度プロファイルは、シリコンウエハーにおける濃度プロファイルのどの位置に相当するかを計算することができる。５０[nm]×２．５[倍]＋１１５[nm]＝２４０[nm]より、ゲート電極の一部と重なるＬＤＤ領域におけるＨの濃度プロファイルは、シリコンウエハーの表面から２４０〜２９４ｎｍの膜厚での議論と同じになる。図４（Ａ）より、２４０〜２９４ｎｍの膜厚では、Ｈの濃度プロファイルのピークに相当しており、図４（Ｂ）より、２４０〜２９４ｎｍの膜厚では、図４（Ａ）の１０分の１程度の導入になることがわかる。
【００２２】
つまり、活性化条件が同じであっても電気的特性の悪化する場合が生じる原因は、不純物元素の導入の際にＨが多く導入されていたためと結論付けることができる。Ｈが多く導入されると、半導体膜おける欠陥が激しくなり、熱処理を行っても結晶性の回復が制限される。また、半導体膜におけるＨ濃度が高いと、該半導体膜の膜質を低下させる要因となる。
【００２３】
そこで、本発明は、Ｈの濃度プロファイルのピークがゲート電極の一部と重なるＬＤＤ領域に形成されることを避けることにより、膜中のＨ濃度を低減し、レーザ光による活性化を行う場合においても、良好な電気的特性を有するＴＦＴを作製することを特徴とする。具体的には、ゲート電極、ゲート絶縁膜または下地絶縁膜等にＨの濃度プロファイルのピークが形成される加速電圧で不純物元素の導入を行う。またレーザ光による活性化だけでなく、ＲＴＡ（Rapid Thermal Annealing）による活性化においても本発明は適用できる。
【００２４】
ゲート電極の一部と重なるＬＤＤ領域における、水素と不純物元素の割合は、図４（Ａ）のＨ3の濃度のピークが４．０×１０21／ｃｍ3であり、そのときのＢの濃度は５．０×１０19／ｃｍ3であることから、Ｂ：Ｈ＝１：８０では、電気的特性が悪化することが分かる。つまり、Ｈの濃度は４．０×１０21／ｃｍ3未満で、Ｂの濃度の８０倍より少なくてはならない。
【００２５】
また、本発明は、レーザ光が基板の表面側から照射されてもゲート電極が遮光してしまい、前記ゲート電極の一部と重なるＬＤＤ領域に照射されないことから、半導体膜中のＨ濃度を低減し、不純物元素の活性化のための熱処理を行わずに水素化処理のみを行うことを特徴とする。
【００２６】
このとき、既に述べたように、Ｈの濃度はＢの濃度の８０倍より少ないと、ＴＦＴの電気的特性は良好なものとなる。
【００２７】
本発明により、半導体膜中におけるＨの導入量を従来より低減することが可能となり、半導体膜の膜質の低下を抑えることができる。また、不純物元素の導入後に行われる熱処理において、不純物元素の活性化と同時になされる半導体膜の結晶性の回復をし易くする。また、不純物元素の活性化をレーザアニール法またはＲＴＡ法により行うことで、スループットを向上させ、半導体装置のコストを低減することを可能とする。これは大型基板の場合に特に有効である。また、活性化を行わずに水素化処理のみを行えば、工程の削減が実現できる。そして、このような半導体膜を用いれば、良好な電気的特性を有するＴＦＴを作製することを可能とし、さらには半導体装置の性能、信頼性および歩留まりの向上をも向上し得る。
【００２８】
なお、これまでに述べた実験において、異なる放電方式のイオンドーピング装置を用いてＨの濃度プロファイルの比較を行っているが、本発明はＨの濃度プロファイルにおけるピークを半導体膜中に形成することを避けることで、該半導体膜を用いて作製された半導体装置の電気的特性を向上させるものであり、プラズマの放電方式を制限するものではない。しかしながら、放電方式の違いによりイオンビームに相違が生じる場合もある。一般に、交流方式はドーズレートを高くするのが困難であり、直流方式はドーズレートが広範囲にできることから、現状では直流方式が主流になりつつある。一方で、直流方式は膜中に導入されるＨ量が多くなる傾向がある。そこで、直流方式の中でも、ビームに磁場を掛けることで質量分離する装置が製造されているが、装置が複雑化してしまうという問題もある。装置の複雑化は、装置自体の価格を上げ、半導体装置のコストの増加に繋がる。本発明は、複雑な装置を用いず、またコストを増加することなく、膜中のＨ濃度を低減することを可能としている。
【００２９】
また、ｐチャネル型ＴＦＴを例に挙げて説明を行ったが、ｎチャネル型ＴＦＴにも適用できる。さらに、本発明は、イオンドーピング装置だけでなく、非質量分離型の他のドーピング装置（プラズマドーピング装置など）に適用することができる。
【００３０】
【発明の実施の形態】
［実施形態１］
本発明の有効性を確認するため次のような実験を行った。図１を用いて説明する。なお、図１（Ｃ）までの作製方法は、発明が解決しようとする課題で述べた方法と同じであるので省略する。
【００３１】
図１（Ｃ）までの作製したあと、不純物元素の導入を行う。この処理は、直流放電タイプのイオンドーピング装置により、Ｂ2Ｈ6のガスを用いて、加速電圧５０ｋＶ、６０ｋＶ、７０ｋＶ、８０ｋＶとし、ドーズ量を５０ｋＶおよび６０ｋＶの場合は２．０×１０16／ｃｍ2、７０ｋＶおよび８０ｋＶの場合は２．５×１０16／ｃｍ2、でドーピング処理を行った。（図１（Ｄ））ドーズ量を加速電圧により変えたのは、Ｂの濃度プロファイルをできるだけ同じにするためである。６０ｋV、７０ｋVおよび８０ｋVにおけるＢの濃度プロファイルは図５のようになっている。加速電圧が高くなるにつれて、濃度プロファイルのピークが表面から深い位置に形成されていることがわかる。図示しないが、水素の濃度プロファイルのピークも加速電圧が高くなるにつれて、表面から深い位置に形成される。
【００３２】
続いて、不純物元素の活性化は、レーザアニール法またはＲＴＡ法を適用する。本実施形態では、レーザアニール法を適用し、ＹＡＧレーザの第２高調波を用いて基板の表面側から照射した。もちろん、YAGレーザに限定されるものではなく、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。このようにして形成された半導体膜を用いてＴＦＴを作製し、その電気的特性を測定した結果を図６および図７に示す。なお、測定は、チャネル形成領域の長さおよび幅は設計値でそれぞれ８μｍのＴＦＴについて行った。図６（Ａ）は加速電圧５０ｋＶ、図６（Ｂ）は６０ｋＶ、図７（Ａ）は７０ｋＶ、図７（Ｂ）は８０ｋＶとしたときのＴＦＴの電気的特性である。
【００３３】
図６および図７から加速電圧が高くなるにつれて、オン電流値および移動度が向上し、Ｓ値も改善されたことがわかる。つまり、加速電圧を高くすることにより、導入されるＨの濃度プロファイルのピークを半導体膜中に形成することを避けることができ、このようにして作製されたTFTの電気的特性は良好なものとなることが確認できた。
【００３４】
［実施形態２］
本実施形態では、実施形態１とは異なる方法で、ゲート電極の一部と重なるＬＤＤ領域におけるＨの濃度プロファイルのピークを半導体膜中に形成することを避ける方法について図１および図８を用いて説明する。なお、実施形態１と同様に、図１（Ｃ）までの作製方法は発明が解決しようとする課題と同じであるので省略する。
【００３５】
図１（Ｃ）までの作製した後、エッチング処理を行って、ソース領域およびドレイン領域となる半導体膜に接する絶縁膜の膜厚を薄くし、膜厚を２０ｎｍ以下とする。（図８（Ａ））本実施形態においては２０ｎｍとした。続いて、交流放電タイプのイオンドーピング装置により、第１のドーピング処理および第２のドーピング処理を行う。第１のドーピング処理は加速電圧を８０〜１２０ｋVとして行う。（図８（Ｂ））本実施形態では、交流放電のイオンドーピング装置により、Ｂ2Ｈ6のガスを用いて、加速電圧８０ｋＶとし、ドーズ量を８．０×１０15／ｃｍ2として行った。このとき、ソース領域およびドレイン領域にも不純物元素は導入されるが、高濃度不純物領域を形成する上で、低濃度の不純物元素が導入されても機能性は失われず、問題はない。次いで、第２のドーピング処理は、ソース領域およびドレイン領域４４となる半導体膜中には不純物元素が導入されるが、ゲート電極の下方に存在する半導体膜４０、４１にほとんど不純物元素が導入されない加速電圧（３０ｋV以下）で行う。本実施形態では、Ｂ2Ｈ6のガスを用いて、加速電圧３０ｋＶとし、ドーズ量を１．０×１０16／ｃｍ2としてドーピング処理を行い、高濃度不純物領域であるソース領域およびドレイン領域を形成する。（図８（Ｃ））
【００３６】
続いて、不純物元素の活性化は、レーザアニール法またはＲＴＡ法を適用する。（図８（Ｄ））本実施形態では、ＹＡＧレーザの第２高調波を用い基板の表面側から照射した。このようにして形成された半導体膜を用いてＴＦＴを作製し、その電気的特性を測定した結果を図９に示す。測定したTFTのチャネル形成領域の長さおよび幅は設計値でそれぞれ８μｍである。図９より、オン電流値、移動度およびＳ値も良好な特性が得られていることがわかる。
【００３７】
本実施形態では、絶縁膜を薄膜化し、ソース領域およびドレイン領域と、ＬＤＤ領域を形成するときの加速電圧を変えることにより、導入されるＨの濃度プロファイルのピークを半導体膜中に形成することを避けている。このような方法により、半導体膜中のＨ量を低減することで、ＴＦＴの電気的特性が向上することが確認出来た。
【００３８】
なお、本実施形態において、半導体膜上の絶縁膜を薄膜化し、ソース領域およびドレイン領域と、ＬＤＤ領域を形成するときの加速電圧を変えて、不純物元素の導入を行ったが、絶縁膜を薄膜化せず、１回のドーピング処理でソース領域およびドレイン領域と、ＬＤＤ領域を形成することも可能である。また、不純物元素を導入する際の加速電圧は、ＴＦＴの構造により最適値が異なるため、実施者が適宜が決定すればよい。
【００３９】
［実施形態３］
本実施形態では、実施形態１または実施形態２にしたがって、ゲート電極の一部と重なるＬＤＤ領域におけるＨの濃度プロファイルのピークを半導体膜中に形成することを避け、活性化の有無の条件を振り、水素化処理を行った結果について説明する。
【００４０】
実施形態１または実施形態２にしたがって、ゲート電極まで形成する。ただし、前記第１の導電膜１４はスパッタ法により膜厚３０ｎｍのＴａＮ膜を、前記第２の導電膜１５として膜厚３７０ｎｍのＷ膜を形成し、エッチング処理を行って、ゲート電極を形成した。
【００４１】
続いて、不純物元素の導入を行う。このとき、ゲート電極の一部と重なるＬＤＤ領域においては、Ｈの濃度プロファイルのピークを半導体膜中に形成することを避け、高濃度不純物領域においては活性化を行わなくても低抵抗領域として機能させるために、前記高濃度不純物領域の濃度が１×１０20〜１×１０21／ｃｍ3程度になるように導入しておく。もちろん、この濃度の最適値はＴＦＴの構造によっても異なるので、実施者が適宜決定すればよい。本実施形態では、ガスにＢ2Ｈ6を用い、加速電圧を６０ｋＶ、ドーズ量を２．０×１０16／ｃｍ3として行った。
【００４２】
続いて、不純物元素の活性化の有無の条件を振り、活性化を行う場合は、レーザアニール法を適用し、ＹＡＧレーザの第２高調波を用いて基板の表面側から照射した。
【００４３】
続いて、ゲート電極および半導体膜を覆って絶縁膜を形成し。水素化処理を行う。水素化処理は絶縁膜に含まれる水素により半導体膜のダングリングボンドを終端する工程である。水素化処理の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の熱処理を行っても良い。本実施形態では、前記絶縁膜として、膜厚１００ｎｍの窒化珪素膜を形成した後、４１０℃の窒素雰囲気中にて１時間の熱処理を行った。
【００４４】
このようにして形成された半導体膜を用いてＴＦＴを作製し、その電気的特性を測定した結果を図２０に示す。なお、測定は、チャネル形成領域の長さおよび幅は設計値でそれぞれ８μｍのＴＦＴについて行った。図２０（Ａ）は活性化なし、図２０（Ｂ）は活性化を行ったときのＴＦＴの電気的特性である。
【００４５】
図２０は（Ａ）、（Ｂ）ともに電気的特性は良好である。つまり、ゲート電極の一部と重なるＬＤＤ領域において、Ｈの濃度プロファイルのピークを半導体膜中に形成することを避けることができれば、活性化を行わなくても、良好な電気的特性が得られることが分かった。
【００４６】
［実施形態４］
Ｈの濃度プロファイルのピークを半導体膜中に形成することを避けるためには、ゲート電極の一部と重なるＬＤＤ領域の上方に存在する膜厚によって加速電圧を変えればよく、前記膜厚と前記加速電圧には相関関係にある。そこで、本実施形態では、加速電圧を決定するための相関係数を求める。
【００４７】
実施形態１では第１の導電層の膜厚を５０ｎｍとし、加速電圧を８０ｋＶとしたときに良好な電気的特性が得られた。また、実施形態３では第１の導電層の膜厚を３０ｎｍとし、加速電圧を６０ｋＶとしたときに良好な電気的特性が得られた。なお、いずれの場合もゲート絶縁膜の膜厚は１１５ｎｍであり、ＴＦＴの作製工程における他の条件は同じである。また、エッチングや洗浄により、それぞれ５ｎｍずつエッチングされており、第１の導電膜の阻止能は、本発明者らの経験値により、珪素膜の約２．５倍、ゲート絶縁膜は珪素膜とほぼ同じとする。
【００４８】
ゲート絶縁膜の膜厚ｔ１、導電膜の膜厚ｔ２と加速電圧Ｖの関係式は、イオン阻止能をα、相関係数をｋとすると、
Ｖ＝｛ｔ１＋ｔ２×α｝×ｋ
で表される。そこで、実施形態１で得られた膜厚および加速電圧を当てはめると、
８０＝｛（１１５−５）＋（５０−５）×２．５｝×ｋ
∴ ｋ＝０．３５９６
実施形態２で得られた膜厚および加速電圧を当てはめると、
６０＝｛（１１５−５）＋（３０−５）×２．５｝×ｋ
∴ ｋ＝０．３４７８
が得られる。これらのｋの平均値を求めると、
（０．３５９６＋０．３４７８）／２＝０．３５４
となり、ｋ＝０．３５４が得られる。
【００４９】
この相関係数が得られたことにより、ゲート絶縁膜の膜厚ｔ１およびゲート電極の膜厚ｔ２が決定すれば、Ｈの濃度プロファイルのピークを半導体膜中に形成することを避けるための加速電圧Ｖを求めることができる。
【００５０】
以上の構成でなる本発明について、以下に示す実施例によりさらに詳細な説明を行うこととする。
【００５１】
【実施例】
［実施例１］
本実施例ではアクティブマトリクス基板の作製方法について図１０〜図１３を用いて説明する。本明細書ではＣＭＯＳ回路、及び駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【００５２】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００５３】
次いで、基板４００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【００５４】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで半導体膜を成膜し、公知の結晶化法（レーザ結晶化法、ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等）により結晶化させる。そして、得られた結晶性半導体膜を所望の形状にパターニングして半導体層４０２〜４０６を形成する。前記半導体膜としては、非晶質半導体膜や微結晶半導体膜、結晶性半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜する。そして、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行って結晶性珪素膜を形成する。そして、フォトリソグラフィ法を用いたパターニング処理によって半導体層４０２〜４０６を形成する。
【００５５】
また、レーザ結晶化法で結晶性半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜７００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行ってもよい。
【００５６】
しかしながら、本実施例では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化を行ったため、前記金属元素が結晶性珪素膜中に残留している。そのため、前記結晶性珪素膜上に５０〜１００ｎｍの非晶質珪素膜を形成し、熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、該非晶質珪素膜中に前記金属元素を拡散させ、前記非晶質珪素膜は熱処理後にエッチングを行って除去する。このようにすることで、前記結晶性珪素膜中の金属元素の含有量を低減または除去することができる。
【００５７】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００５８】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５９】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００６０】
次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００６１】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００６２】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。（図１０（Ｂ））本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００６３】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００６４】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００６５】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。（図１０（Ｃ））ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
【００６６】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法などで行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14／ｃｍ2とし、加速電圧を４０〜８０ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０13／cm2とし、加速電圧を６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはＰＨ3またはＡｓＨ3のいずれかのガスを用いて、リン（Ｐ）または砒素（Ａｓ）を導入するが、ここではリン（Ｐ）を用いる。この場合、導電層４２８〜４３３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域４２３〜４２７が形成される。不純物領域４２３〜４２７には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００６７】
レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａ〜４３４ｃを形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15/cm2とし、加速電圧を６０〜１２０ｋｅＶとして行う。ドーピング処理は第２の導電層４２８ｂ〜４３２ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って図１１（Ａ）の状態を得る。イオンドープ法の条件はドーズ量を１×１０15〜１×１０17/cm2とし、加速電圧を５０〜１００ｋｅＶとして行う。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域４３６、４４２、４４８には１×１０18〜５×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加され、高濃度不純物領域４３５、４３８、４４１、４４４、４４７には１×１０19〜５×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。
【００６８】
本実施例では、ｎチャネル型ＴＦＴを形成する半導体膜において、第２のドーピング処理および第３のドーピング処理を分けている。そのため、ゲート電極４２８、４３０の一部と重なるＬＤＤ領域４３６、４４２の水素の濃度を低減することを可能としている。もちろん、適当な加速電圧を選んで第２のドーピング処理および第３のドーピング処理を１回のドーピング処理で行い、低濃度不純物領域および高濃度不純物領域を形成しても、ゲート電極の一部と重なるＬＤＤ領域における水素の濃度を低減することも可能である。
【００６９】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４５０ａ〜４５０ｃを形成して第４のドーピング処理を行う。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性領域となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５３〜４５６、４５９、４６０を形成する。第２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。また、半導体膜中にＨの濃度プロファイルのピークが形成されることを避けるため、本実施例で作製するTFTにおいては加速電圧を８０〜１２０ｋVとして不純物元素を導入する。本実施例では、不純物領域４５３〜４５６、４５９、４６０はジボラン（Ｂ2Ｈ6）を用い、加速電圧を１００ｋVとする。（図１１（Ｂ））この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４５０ａ〜４５０ｃで覆われている。第１乃至３のドーピング処理によって、不純物領域４３８、４３９にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００７０】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【００７１】
次いで、レジストからなるマスク４５０ａ〜４５０ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７２】
次いで、図１１（Ｃ）に示すように、熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行う。この熱処理はレーザアニール法で行う。レーザアニール法としては、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いればよく、本実施例ではパルス発振型のＹＶＯ4レーザを用いて活性化処理を行った。なお、レーザアニール法の他に、ラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００７３】
また、第１の層間絶縁膜を形成する前に熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００７４】
そして、熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行うと水素化を行うことができる。この工程は第１の層間絶縁膜４６１に含まれる水素により半導体層のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の熱処理を行っても良い。
【００７５】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いる。
【００７６】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【００７７】
また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【００７８】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６４〜４６８を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、ＡｌとＴｉに限らない。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜をパターニングして配線を形成してもよい。（図１２）
【００７９】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４４３ａと４４３ｂの積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７１としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００８０】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【００８１】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４３７、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４３６（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５２と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５１を有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４０、ソース領域またはドレイン領域として機能する高濃度不純物領域４５４と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５３を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４４３、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４４２（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５６と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５５を有している。
【００８２】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４４６、ゲート電極の外側に形成される低濃度不純物領域４４５（ＬＤＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５８と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５７を有している。また、保持容量５０５の一方の電極として機能する半導体層には、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４１６を誘電体として、電極（４３２ａと４３２ｂの積層）と、半導体層とで形成している。
【００８３】
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００８４】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１３に示す。なお、図１０〜図１３に対応する部分には同じ符号を用いている。図１２中の鎖線Ａ−Ａ’は図１３中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１２中の鎖線Ｂ−Ｂ’は図１３中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００８５】
なお、本実施例は実施形態１または実施形態２と自由に組み合わせることが可能である。
【００８６】
［実施例２］
本実施例では、実施例１で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１４を用いる。
【００８７】
まず、実施例１に従い、図１２の状態のアクティブマトリクス基板を得た後、図１２のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行う。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００８８】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７１とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【００８９】
本実施例では、実施例１に示す基板を用いている。従って、実施例１の画素部の上面図を示す図１３では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【００９０】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【００９１】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
【００９２】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１４に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【００９３】
以上のようにして作製される液晶表示装置における半導体膜の膜中のＨ濃度は従来より低減されており、前記液晶表示装置の動作特性や信頼性を十分なものとなり得る。そして、このような液晶表示装置は各種電子機器の表示部として用いることができる
【００９４】
なお、本実施例は実施形態１または実施形態２と自由に組み合わせることが可能である。
【００９５】
［実施例３］
本実施例では、本発明を用いて発光装置を作製した例について説明する。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【００９６】
なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【００９７】
図１５は本実施例の発光装置の断面図である。図１５において、基板７００上に設けられたスイッチングＴＦＴ６０３は図１２のｎチャネル型ＴＦＴ５０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良い。
【００９８】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【００９９】
基板７００上に設けられた駆動回路は図１２のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１００】
また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はソース配線とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はドレイン配線とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。
【０１０１】
なお、電流制御ＴＦＴ６０４は図１２のｐチャネル型ＴＦＴ５０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１０２】
また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１１上に重ねることで画素電極７１１と電気的に接続する電極である。
【０１０３】
なお、７１１は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１１は、上記配線を形成する前に平坦な層間絶縁膜７１０上に形成する。本実施例においては、樹脂からなる平坦化膜７１０を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０４】
配線７０１〜７０７を形成後、図１５に示すようにバンク７１２を形成する。バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１０５】
なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【０１０６】
画素電極７１１の上には発光層７１３が形成される。なお、図１５では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１０７】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として２０ｎｍのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００ｎｍ程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１０８】
次に、発光層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１０９】
この陰極７１４まで形成された時点で発光素子７１５が完成する。なお、ここでいう発光素子７１５は、画素電極（陽極）７１１、発光層７１３及び陰極７１４で形成されたダイオードを指す。
【０１１０】
発光素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１１１】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層７１３が酸化するといった問題を防止できる。
【０１１２】
さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１１３】
こうして図１５に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１１４】
さらに、図１５を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１１５】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１１６】
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図１６を用いて説明する。なお、必要に応じて図１５で用いた符号を引用する。
【０１１７】
図１６（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１６（Ｂ）は図１６（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１１８】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１１９】
次に、断面構造について図１６（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１１を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
【０１２０】
画素電極７１１は発光素子の陽極として機能する。また、画素電極７１１の両端にはバンク７１２が形成され、画素電極７１１上には発光層７１３および発光素子の陰極７１４が形成される。
【０１２１】
陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。
【０１２２】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１２３】
発光素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１２４】
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１２５】
以上のような構造で発光素子を封止材９０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１２６】
以上のようにして作製される発光装置における半導体膜の膜中のＨ濃度は従来より低減されており、前記発光装置の動作特性や信頼性を十分なものとなり得る。そして、このような発光装置は各種電子機器の表示部として用いることができる
【０１２７】
［実施例４］
本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）を作製することができる。即ち、それら電気光学装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
【０１２８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの例を図１７、図１８及び図１９に示す。
【０１２９】
図１７（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を表示部３００３に適用することができる。
【０１３０】
図１７（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２に適用することができる。
【０１３１】
図１７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５に適用できる。
【０１３２】
図１７（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２に適用することができる。
【０１３３】
図１７（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部３４０２に適用することができる。
【０１３４】
図１７（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を表示部３５０２に適用することができる。
【０１３５】
図１８（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１３６】
図１８（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置３７０２の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１３７】
なお、図１８（Ｃ）は、図１８（Ａ）及び図１８（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１８（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３８】
また、図１８（Ｄ）は、図１８（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１８（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３９】
ただし、図１８に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
【０１４０】
図１９（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表示部３９０４に適用することができる。
【０１４１】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３に適用することができる。
【０１４２】
図１９（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１４３】
以上の様に、本発明の適用範囲は極めて広く、さまざま分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１、実施形態２および実施例１〜３のどのような組み合わせからなる構成を用いても実現することができる。
【０１４４】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な方法である。
（ｂ）不純物元素の導入による半導体膜の欠陥を低減できる。そのため、結晶性の回復を容易に行うことができる。
（ｃ）半導体膜の膜質の低下を抑えることができる。
（ｄ）不純物元素の活性化にレーザアニール法またはＲＴＡ法を用いることで、スループットを向上させることを可能とする。これは、大型基板の場合に特に有効である。
（ｅ）不純物元素の活性化を行わなくても、水素化処理のみ行えば、良好な電気的特性を有するＴＦＴを作製することができ、工程の削減が実現できる。
（ｆ）以上の利点を満たした上で、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、半導体装置の動作特性、信頼性および歩留まりの向上を実現することができる。さらに、半導体装置の製造コストの低減を実現することができる。
【図面の簡単な説明】
【図１】 本発明の概念を説明する図。
【図２】 実験により作製されたＴＦＴの電気的特性を示す図。
【図３】 実験により作製されたＴＦＴの電気的特性を示す図。
【図４】 ＢとＨの濃度プロファイルを示す図。
【図５】 加速電圧をパラメータとし、Ｂの濃度プロファイルを示す図。
【図６】 実験により作製されたＴＦＴの電気的特性を示す図。
【図７】 実験により作製されたＴＦＴの電気的特性を示す図。
【図８】 本発明の概念を説明する図。
【図９】 実験により作製されたＴＦＴの電気的特性を示す図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴの構成を示す上面図。
【図１４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１５】 発光装置の駆動回路及び画素部の断面構造図。
【図１６】 （Ａ）発光装置の上面図。
（Ｂ）発光装置の駆動回路及び画素部の断面構造図。
【図１７】 半導体装置の例を示す図。
【図１８】 半導体装置の例を示す図。
【図１９】 半導体装置の例を示す図。
【図２０】 実験により作製されたＴＦＴの電気的特性を示す図。
Claims (11)
- 基板上に下地絶縁膜を形成し、
前記下地絶縁膜上に半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、端部にテーパー部を有するゲート電極を形成し、
非質量分離型のドーピング方法により、前記下地絶縁膜、前記ゲート絶縁膜、または前記ゲート電極にＨ３のピークが形成される加速電圧で前記半導体膜にｎ型を付与する元素またはｐ型を付与する元素を添加することにより、ソース領域及びドレイン領域と、前記ゲート電極の前記テーパー部と重なる低濃度不純物領域とを形成することを特徴とする半導体装置の作製方法。 - 基板上に下地絶縁膜を形成し、
前記下地絶縁膜上に半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、端部にテーパー部を有するゲート電極を形成し、
非質量分離型のドーピング方法により、前記下地絶縁膜、前記ゲート絶縁膜、または前記ゲート電極にＨ３のピークが形成される加速電圧で前記半導体膜にｎ型を付与する元素またはｐ型を付与する元素を添加することにより、ソース領域及びドレイン領域と、前記ゲート電極の前記テーパー部と重なる低濃度不純物領域とを形成し、
レーザアニール法またはＲＴＡ法により、前記ｎ型を付与する元素またはｐ型を付与する元素を活性化することを特徴とする半導体装置の作製方法。 - 基板上に下地絶縁膜を形成し、
前記下地絶縁膜上に半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜及び第２の導電膜を形成し、
前記第１の導電膜及び前記第２の導電膜上に第１のレジストマスクを形成した後、前記第１の導電膜及び前記第２の導電膜をエッチングして、前記第１の導電膜の端部及び前記第２の導電膜の端部にテーパー部を有するゲート電極を形成し、
前記第１の導電膜のテーパー部を通して、非質量分離型のドーピング方法により、前記下地絶縁膜、前記ゲート絶縁膜、または前記ゲート電極にＨ３のピークが形成される第１の加速電圧で前記半導体膜にｎ型を付与する元素またはｐ型を付与する元素を添加し、
前記第１のレジストマスクを除去し、
前記ゲート電極をマスクとして、前記非質量分離型のドーピング方法により、前記下地絶縁膜、前記ゲート絶縁膜、または前記ゲート電極にＨ ３ のピークが形成される第２の加速電圧で前記半導体膜に前記ｎ型を付与する元素またはｐ型を付与する元素を添加して、ソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域とチャネル形成領域との間にそれぞれ形成された低濃度不純物領域とを形成し、
レーザアニール法またはＲＴＡ法により、前記ｎ型を付与する元素またはｐ型を付与する元素を活性化することを特徴とする半導体装置の作製方法。 - 請求項２または３において、前記レーザアニール法を行う際に、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、またはＴｉ：サファイアレーザを用いることを特徴とする半導体装置の作製方法。
- 請求項１または２において、
前記加速電圧をＶとし、前記ゲート絶縁膜の膜厚をｔ１、前記ゲート電極の膜厚をｔ２、前記ゲート電極のイオン阻止能をαとしたとき、前記加速電圧Ｖは、
Ｖ≧｛ｔ１＋（ｔ２×α）｝×０．３５
を満たすことを特徴とする半導体装置の作製方法。 - 請求項１、２、または５において、前記加速電圧を８０〜１２０ｋＶとすることを特徴とする半導体装置の作製方法。
- 請求項３において、
前記第１の加速電圧をＶとし、前記ゲート絶縁膜の膜厚をｔ１、前記ゲート電極の膜厚をｔ２、前記ゲート電極のイオン阻止能をαとしたとき、前記第１の加速電圧Ｖは、
Ｖ≧｛ｔ１＋（ｔ２×α）｝×０．３５
を満たすことを特徴とする半導体装置の作製方法。 - 請求項３または７において、前記第１の加速電圧を８０〜１２０ｋＶとすることを特徴とする半導体装置の作製方法。
- 請求項３、７、または８において、前記第２の加速電圧を５〜３０ｋＶとすることを特徴とする半導体装置の作製方法。
- 請求項１乃至９のいずれか一において、前記ゲート電極を形成した後、前記ゲート電極をマスクとして前記ゲート絶縁膜を薄膜化し、当該ゲート絶縁膜の膜厚を２０ｎｍ以下とすることを特徴とする半導体装置の作製方法。
- 請求項１乃至１０のいずれか一において、前記非質量分離型のドーピング方法として、イオンドーピング装置またはプラズマドーピング装置を用いることを特徴とする半導体装置の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001217315A JP4869509B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体装置の作製方法 |
| US10/193,681 US7151016B2 (en) | 2001-07-17 | 2002-07-12 | Method of manufacturing a semiconductor device that includes a hydrogen concentration depth profile |
| US11/611,579 US7709894B2 (en) | 2001-07-17 | 2006-12-15 | Semiconductor device including a transistor with a gate electrode having a taper portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001217315A JP4869509B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003031587A JP2003031587A (ja) | 2003-01-31 |
| JP2003031587A5 JP2003031587A5 (ja) | 2008-06-05 |
| JP4869509B2 true JP4869509B2 (ja) | 2012-02-08 |
Family
ID=19051662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001217315A Expired - Fee Related JP4869509B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7151016B2 (ja) |
| JP (1) | JP4869509B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101032337B1 (ko) * | 2002-12-13 | 2011-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 그의 제조방법 |
| US7485579B2 (en) * | 2002-12-13 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2004200378A (ja) * | 2002-12-18 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4663963B2 (ja) * | 2003-02-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4171428B2 (ja) * | 2003-03-20 | 2008-10-22 | 三洋電機株式会社 | 光起電力装置 |
| JP2005079312A (ja) * | 2003-08-29 | 2005-03-24 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置 |
| KR100635048B1 (ko) * | 2003-11-25 | 2006-10-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치 |
| JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| TWM276311U (en) * | 2005-04-19 | 2005-09-21 | Quanta Comp Inc | Keyboard module heat dissipation film |
| US8115206B2 (en) * | 2005-07-22 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2007053355A (ja) * | 2005-07-22 | 2007-03-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007273919A (ja) | 2006-03-31 | 2007-10-18 | Nec Corp | 半導体装置及びその製造方法 |
| KR101266448B1 (ko) | 2006-07-20 | 2013-05-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터와 이를 포함하는 표시 기판 및 이의제조방법 |
| JP5459899B2 (ja) | 2007-06-01 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4530179B2 (ja) * | 2008-01-22 | 2010-08-25 | Ｏｋｉセミコンダクタ株式会社 | フォトダイオードおよびそれを備えた紫外線センサ、並びにフォトダイオードの製造方法 |
| JP2008300865A (ja) * | 2008-07-30 | 2008-12-11 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置 |
| TWI570809B (zh) * | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI570920B (zh) * | 2011-01-26 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9766763B2 (en) | 2014-12-26 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Functional panel, light-emitting panel, display panel, and sensor panel |
| CN107221563A (zh) * | 2017-05-10 | 2017-09-29 | 陕西师范大学 | 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法 |
| JP6787268B2 (ja) * | 2017-07-20 | 2020-11-18 | 株式会社Sumco | 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法 |
| CN108962734B (zh) * | 2018-06-27 | 2021-01-01 | 武汉华星光电半导体显示技术有限公司 | 一种多晶硅半导体层的制备方法、薄膜晶体管及制备方法 |
| WO2024190116A1 (ja) * | 2023-03-16 | 2024-09-19 | 株式会社ジャパンディスプレイ | 半導体装置及びその製造方法 |
| WO2024190115A1 (ja) * | 2023-03-16 | 2024-09-19 | 株式会社ジャパンディスプレイ | 半導体装置及びその製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4319395A (en) * | 1979-06-28 | 1982-03-16 | Motorola, Inc. | Method of making self-aligned device |
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| EP0566838A3 (en) * | 1992-02-21 | 1996-07-31 | Matsushita Electric Ind Co Ltd | Manufacturing method of thin film transistor |
| JPH06148685A (ja) | 1992-11-13 | 1994-05-27 | Toshiba Corp | 液晶表示装置 |
| US5719065A (en) * | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| JP3398453B2 (ja) | 1994-02-24 | 2003-04-21 | 株式会社東芝 | 薄膜トランジスタの製造方法 |
| JPH08274336A (ja) | 1995-03-30 | 1996-10-18 | Toshiba Corp | 多結晶半導体薄膜トランジスタ及びその製造方法 |
| JPH09260671A (ja) | 1996-03-25 | 1997-10-03 | Toshiba Corp | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| US6274443B1 (en) * | 1998-09-28 | 2001-08-14 | Advanced Micro Devices, Inc. | Simplified graded LDD transistor using controlled polysilicon gate profile |
| JP2000277738A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | 薄膜トランジスタおよびその製造方法 |
| JP4869472B2 (ja) * | 1999-07-22 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TW495854B (en) | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| TW565939B (en) * | 2000-04-07 | 2003-12-11 | Koninkl Philips Electronics Nv | Electronic device manufacture |
| KR100771258B1 (ko) * | 2000-05-09 | 2007-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치 |
| TWI286338B (en) | 2000-05-12 | 2007-09-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP5046439B2 (ja) | 2000-05-12 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4954387B2 (ja) | 2000-05-29 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4064075B2 (ja) | 2000-06-07 | 2008-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW501282B (en) | 2000-06-07 | 2002-09-01 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
| JP4854866B2 (ja) * | 2001-04-27 | 2012-01-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW544938B (en) * | 2001-06-01 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| TW550648B (en) * | 2001-07-02 | 2003-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
-
2001
- 2001-07-17 JP JP2001217315A patent/JP4869509B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-12 US US10/193,681 patent/US7151016B2/en not_active Expired - Fee Related
-
2006
- 2006-12-15 US US11/611,579 patent/US7709894B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031587A (ja) | 2003-01-31 |
| US20030020118A1 (en) | 2003-01-30 |
| US7151016B2 (en) | 2006-12-19 |
| US20070102704A1 (en) | 2007-05-10 |
| US7709894B2 (en) | 2010-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4869509B2 (ja) | 半導体装置の作製方法 | |
| JP4831885B2 (ja) | 半導体装置の作製方法 | |
| JP5078205B2 (ja) | レーザ照射装置 | |
| JP2003045874A (ja) | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 | |
| US7501653B2 (en) | Method of manufacturing semiconductor device having a circuit including thin film transistors | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| US7615473B2 (en) | Method of introducing ion and method of manufacturing semiconductor device | |
| JP5520911B2 (ja) | 半導体装置の作製方法 | |
| JP2012142571A (ja) | 半導体装置 | |
| JP4954387B2 (ja) | 半導体装置の作製方法 | |
| JP6087970B2 (ja) | 表示装置、表示モジュール及び電子機器 | |
| JP4968996B2 (ja) | 半導体装置の作製方法 | |
| JP4255639B2 (ja) | 半導体装置の作製方法 | |
| JP4641598B2 (ja) | 半導体装置の作製方法 | |
| JP4302357B2 (ja) | 半導体装置の作製方法 | |
| JP6553114B2 (ja) | 半導体装置、表示モジュール及び電子機器 | |
| JP4968982B2 (ja) | 半導体装置の作製方法 | |
| JP5799132B2 (ja) | 表示装置、表示モジュール、及び電子機器 | |
| JP6412181B2 (ja) | 半導体装置 | |
| JP4677546B2 (ja) | 半導体装置の作製方法 | |
| JP2018190996A (ja) | 半導体装置 | |
| JP4926321B2 (ja) | 半導体装置の作製方法 | |
| JP2020074442A (ja) | 半導体装置 | |
| JP5448268B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |