JP2012028756A5 - 半導体装置 - Google Patents

Claims (5)

1. 制御ゲートと記憶ゲートとを有するトランジスタを含むメモリセルと、
   ワード線と、
   データ線と、
   読み出し信号線と、
   ビット線と、を有し、
   前記制御ゲートは前記ワード線と電気的に接続され、
   前記記憶ゲートは前記データ線と電気的に接続され、
   前記トランジスタのソースまたはドレインの一方は、前記読み出し信号線と電気的に接続され、
   前記ソースまたは前記ドレインの他方は、前記ビット線と電気的に接続され、
   前記記憶ゲートと前記データ腺とは、直接接続されることを特徴とする半導体装置。
2. 請求項１において、
   前記記憶ゲートとして、酸化物半導体を用いることを特徴とする半導体装置。
3. 請求項１または請求項２において、
   前記トランジスタは、チャネル形成領域を有する半導体層を有し、
   前記記憶ゲートは、前記制御ゲートと前記半導体層との間に位置することを特徴とする半導体装置。
4. 請求項３において、
   前記記憶ゲートは、前記チャネル形成領域と重なることを特徴とする半導体装置。
5. 請求項３又は４において、
   前記記憶ゲートは、絶縁層を介して前記チャネル形成領域と重なり、
   前記記憶ゲートは、前記絶縁層と接することを特徴とする半導体装置。