[go: up one dir, main page]

JP2011129894A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011129894A
JP2011129894A JP2010251942A JP2010251942A JP2011129894A JP 2011129894 A JP2011129894 A JP 2011129894A JP 2010251942 A JP2010251942 A JP 2010251942A JP 2010251942 A JP2010251942 A JP 2010251942A JP 2011129894 A JP2011129894 A JP 2011129894A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
memory chip
memory
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010251942A
Other languages
English (en)
Inventor
Naohisa Okumura
村 尚 久 奥
Taku Nishiyama
山 拓 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010251942A priority Critical patent/JP2011129894A/ja
Priority to US12/948,160 priority patent/US20110115100A1/en
Publication of JP2011129894A publication Critical patent/JP2011129894A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】携帯電話等の小型機器に実装可能なＳＳＤ（Solid State Drive）等の半導体装置を提供する。
【解決手段】半導体装置は、基台１と、メモリチップ１１と、コントローラチップ１２と、複数の受動素子８と、を備える。基台１は、ボンディングパッド１６を有する。メモリチップ１１は、基台１上に設けられ、ワイヤによりボンディングパッド１６に接続され、データを電気的に記憶可能である。コントローラチップ１２は、メモリチップ１１から基台１に向かう方向についてメモリチップ１１を含むメモリ領域ＭＡに設けられ、メモリチップ１１の動作を制御する。複数の受動素子８は、それぞれ、メモリ領域ＭＡに設けられる。
【選択図】図３

Description

本発明は、半導体装置に関する。
近年、ＨＤＤ（Hard Disc Drive）等の大容量記憶装置をフラッシュメモリに置き換えたＳＳＤ（Solid State Drive）が開発されている。
従来のＳＳＤは、矩形小型基板であるマザーボード等の実装基板に複数の半導体パッケージが実装されたモジュールであり、マザーボード型ＳＳＤと呼ばれる。各半導体パッケージは、半導体チップを樹脂で封止するＢＧＡ（Ball Grid Array）型の半導体パッケージであり、不揮発性半導体記憶装置としてのＮＡＮＤ型フラッシュメモリを内蔵するメモリパッケージと、メモリコントローラとしてのドライブ制御回路を内蔵するコントローラパッケージと、容量素子及び抵抗素子から構成される受動素子等と、を備えている。また、実装基板の外周縁部の短辺の一辺には、コネクタが設けられている。
しかしながら、マザーボード型ＳＳＤは、面積が大きいため、携帯電話等の小型機器には実装できない。
特開２００９−２０６４２９号公報
本発明が解決しようとする課題は、携帯電話等の小型機器に実装可能な半導体装置を提供することである。
本発明の実施形態に係る半導体装置は、基台と、メモリチップと、コントローラチップと、複数の受動素子と、を備える。基台は、ボンディングパッドを有する。メモリチップは、基台の上方に設けられ、ワイヤによりボンディングパッドに接続され、データを電気的に記憶可能である。コントローラチップは、メモリチップから基台に向かう方向についてメモリチップを含むメモリ領域に設けられ、メモリチップの動作を制御する。複数の受動素子は、メモリ領域に設けられる。
本発明によれば、携帯電話等の小型機器に実装可能な半導体装置を提供することができる。
本発明の第１実施形態に係る半導体装置の平面図。 図１ＡのＡ−Ａ線に沿った断面図。 図１Ｂの領域Ｂの拡大図。 本発明の実施形態に係る半導体装置の構造を示す概略図。 図１Ａのコントローラチップ１２の周辺の拡大図。 本発明の第２実施形態に係る半導体装置の平面図。 図５ＡのＡ−Ａ線に沿った断面図。 図５Ａのコントローラチップ１２の周辺の拡大図。 本発明の第３実施形態に係る半導体装置の平面図。 図７ＡのＡ−Ａ線に沿った断面図。 本発明の第４実施形態に係る半導体装置の平面図。 図８ＡのＡ−Ａ線に沿った断面図。 図８Ｂの領域Ｃの拡大図。 本発明の第５実施形態に係る半導体装置の平面図。 図１０ＡのＡ−Ａ線に沿った断面図。 本発明の第２実施形態及び第３実施形態を組み合わせた半導体装置の平面図。 図１１ＡのＡ−Ａ線に沿った断面図。 ボンディングパッドの合わせ余裕を含めたメモリセル領域ＭＡを説明するための断面図。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
本発明の実施形態に係る半導体装置について説明する。図３は、本発明の実施形態に係る半導体装置の構造を示す概略図である。
図３の半導体装置は、パッケージ基板（基台）１と、メモリチップ１１と、コントローラチップ１２と、複数の受動素子８と、を備える。パッケージ基板１は、ボンディングパッドを有する。メモリチップ１１は、パッケージ基板１の上方に設けられ、ワイヤによりボンディングパッドに接続され、データを電気的に記憶可能な第１半導体チップである。コントローラチップ１２は、メモリチップ１１からパッケージ基板１に向かう方向についてメモリチップ１１が形成された領域（以下、「メモリ領域」という）ＭＡに少なくとも一部が設けられ、メモリチップ１１の動作（例えば、読み出し動作及び書き込み動作）を制御する第２半導体チップである。受動素子８は、少なくとも１つがメモリ領域ＭＡに設けられる。受動素子８は、チップコンデンサ又はチップ抵抗素子である。チップコンデンサ又はチップ抵抗素子を受動素子８として使用することにより、半導体装置の全体の高さを低くすることができる。
すなわち、本実施形態に係る半導体装置では、コントローラチップ１２の少なくとも一部及び受動素子８の少なくとも１つが、それぞれ、メモリ領域ＭＡ内に設けられる。換言すると、受動素子８、メモリチップ１１、及びコントローラチップ１２が、１つのパッケージ内に設けられる。また、上方から見て、受動素子８、メモリチップ１１、及びコントローラチップ１２は、メモリ領域ＭＡ内に設けられる。ここで、メモリ領域ＭＡとは、上方から見て、ワイヤを介してメモリチップ１１に接続されるパッケージ基板１上の複数のボンディングパッドのうち、両端に位置するボンディングパッドに挟まれた領域であって、メモリチップ１１を含む領域である。なお、ボンディングパッドが１つだけ設けられる場合には、メモリ領域ＭＡは、ボンディングパッドと半導体装置の端部とに挟まれた領域であって、メモリチップ１１を含む領域である。すなわち、メモリ領域ＭＡの端部は、パッケージ基板１上のボンディングパッドの位置によって決まる。
（第１実施形態）
本発明の第１実施形態について説明する。本発明の第１実施形態は、パッケージ基板内に受動素子が設けられ、パッケージ基板の上方にメモリチップが設けられ、メモリチップの上方にコントローラチップが設けられる半導体装置の例である。
本発明の第１実施形態に係る半導体装置の構成について説明する。図１は、本発明の第１実施形態に係る半導体装置の構成図である。図１Ａは、本発明の第１実施形態に係る半導体装置の平面図である。図１Ｂは、図１ＡのＡ−Ａ線に沿った断面図である。図２は、図１Ｂの領域Ｂの拡大図である。図４は、図１Ａのコントローラチップ１２の周辺の拡大図である。
図１Ｂに示すように、パッケージ基板１は、ガラスエポキシ基板３と、電極材５と、受動素子８と、を備える。例えば、ガラスエポキシ基板３は、ガラス基板と、ガラス基板上のエポキシを硬化させたガラスエポキシ材料又はエポキシを半硬化させたシート状の接着部材（以下、「プリプレグ」という）と、から構成される。
図２に示すように、電極材５は、複数の配線層２を備える。例えば、各配線層２は銅配線である。複数の配線層２の最下層（以下、「第１配線層」という）２ａの下面には、外部端子７が接続されている。例えば、外部端子７は、半田ボールである。外部端子７と第１配線層２ａとの接続部分は、ソルダーレジスト（図示せず）で覆われる。なお、本発明の第１実施形態では、この外部端子７は、メッキ（Ｎｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕ）を介して第１配線層２ａと直接接続されても良い。
図２に示すように、ガラスエポキシ基板３の下面には第１配線層２ａが設けられ、ガラスエポキシ基板３の上面には、第２配線層２ｂが設けられる。なお、この第２配線層２ｂの一部は、ガラスエポキシ基板３に形成されたバンプ４を介して第１配線層２ａと接続されている。なお、第２配線層２ｂは、バンプ４に換えて、ガラスエポキシ基板３に形成された貫通孔（図示せず）を介して第１配線層２ａと接続されてもよい。この第２配線層２ｂは、導電材料９によって受動素子８と接続されている。例えば、導電材料９は、半田である。
図１Ａ及び図１Ｂに示すように、パッケージ基板１上には、複数のボンディングパッド１６が設けられる。このボンディングパッド１６は、図２の複数の配線層２の最上層（以下、「第３配線層」という）２ｃと電気的に接続されている。
図１Ｂ及び図２に示すように、受動素子８及び導電材料９は、絶縁膜層６で覆われる。例えば、絶縁膜層６は、プリプレグを溶融することにより形成される。図２の電極材５は、絶縁膜層６を介して受動素子８に隣接するように設けられる。この電極材５は、複数の配線層２（第１配線層２ａ、第２配線層２ｂ、第３配線層２ｃ、及び第２配線層２ｂと第３配線層２ｃとの間の複数の配線層（以下、「第４配線層」という）２ｄ）と、複数のバンプ４と、を備える。複数のバンプ４は、それぞれ、第１配線層２ａと第２配線層２ｂとの間と、第２配線層２ｂと最下層の第４配線層２ｄとの間と、各第４配線層２ｄの間と、最上層の第４配線層２ｄと第３配線層２ｃとの間に設けられる。複数の第４配線層２ｄは、第２配線層２ｂと第３配線層２ｃとの間に設けられ、バンプ４によって互いに接続されている。電極材５は、例えば、バンプ４と、第４配線層２ｄと、を交互に重ね、プリプレグを溶融させてバンプ４と各第４配線層２ｄとを熱圧着させることにより形成される。具体的には、プリプレグが溶融して、バンプ４とバンプ４の上面側に設けられた第４配線層２ｄの導電層とが接触することにより、各第４配線層２ｄが互いに接続される。また、最下層の第４配線層２ｄの下面と第２配線層２ｂの上面とは、バンプ４によって接続されている。また、第３配線層２ｃの下面と最上層の第４配線層２ｄの上面とは、バンプ４によって接続されている。その結果、複数の第４配線層２ｄを介して第３配線層２ｃと第２配線層２ｂとが接続される。
図１Ｂに示すように、パッケージ基板１上には、接着部材１０を介して複数のメモリチップ１１が積層される。メモリチップ１１は、その上面に複数の第１パッド（メモリパッド）２２を有している。また、本発明の第１実施形態では、接着部材１０及びメモリチップ１１の対が複数層形成される。接着部材１０及びメモリチップ１１の各対は、それぞれの中心線が重ならないように交互に積層される。すなわち、接着部材１０及びメモリチップ１１の各対は、下層のメモリチップ１１上の第１パッド２２の上面に上層の接着部材１０及びメモリチップ１１の対が重ならないように積層される。
図１Ｂに示すように、最上層のメモリチップ１１の上方には、接着部材１０を介してコントローラチップ１２が設けられる。このコントローラチップ１２は、その上面に複数の第２パッド（コントローラパッド）１３を有している。また、図１Ａに示すように、上方から見たコントローラチップ１２の面積は、上方から見たメモリチップ１１の面積よりも小さい。
図１Ｂに示すように、メモリチップ１１上の各第１パッド２２は、第１ワイヤ１５によってパッケージ基板１上の各ボンディングパッド１６に接続されている。また、コントローラチップ１２上の各第２パッド１３は、第２ワイヤ１７によってパッケージ基板１上の各ボンディングパッド１６に接続されている。
図１Ｂに示すように、最上層のメモリチップ１１の上方には、接着部材１０を介して中継部材（第３半導体チップ）１４が設けられる。この中継部材１４は、コントローラチップ１２とパッケージ基板１とを接続する配線を中継するための半導体チップである。中継部材１４は、その上面に複数の第３パッド（中継パッド）１８を有している。図４に示すように、例えば、コントローラチップ１２は、上方から見た形状が四角形である。コントローラチップ１２の４辺には、複数の第２パッド１３から構成される第２パッド群（コントローラパッド群）１３ａ〜１３ｄが設けられる。コントローラチップ１２は、メモリチップ１１の１角付近に設けられる。従って、仮に、メモリチップ１１上に中継部材１４が設けられていない場合には、メモリチップ１１の１角付近に設けられたコントローラチップ１２の２辺の第２パッド群１３ａ及び１３ｂからボンディングパッド１６までの距離は短くなるが、他の２辺の第２パッド群１３ｃ及び１３ｄからボンディングパッド１６までの距離は長くなってしまう。これに対して、メモリチップ１１上に中継部材１４が設けられる場合には、第２パッド群１３ｃ及び１３ｄとボンディングパッド１６との間のワイヤ長を短くすることができる。具体的には、コントローラチップ１２上の第２パッド群１３ｃ及び１３ｄと中継部材１４上の第３パッド１８とを第３ワイヤ２０で接続し、中継部材１４上の第３パッド１８と中継チップ用第３パッド１８ａとを中継配線２３で接続し、中継部材１４上の中継チップ用第３パッド１８ａとパッケージ基板１上のボンディングパッド１６とを第４ワイヤ１９で接続する。これにより、ワイヤ長を短くすることができる。例えば、第１ワイヤ１５〜第４ワイヤ１９の材料は、金線、銀線、銅線、又はこれらの混合物である。
図１Ｂに示すように、複数のメモリチップ１１、コントローラチップ１２、及び中継部材１４は、樹脂２１で覆われる。
なお、本発明の第１実施形態では、電極材５が複数の配線層２及びバンプ４によって形成される例について説明したが、本発明の範囲はこれに限られるものではない。例えば、電極材５は、パッケージ基板１に貫通孔を形成し、この貫通孔に導電材料を埋め込むことによって形成されても良い。
本発明の第１実施形態によれば、パッケージ基板１の上方にメモリチップ１１が設けられ、メモリチップ１１の上方にコントローラチップ１２及び中継部材（中継チップ）１４が設けられる。そして、コントローラチップ１２は、ワイヤボンディング接続によって中継部材（中継チップ）１４を介してパッケージ基板１と接続される。これにより、半導体装置を小型化することができるとともに、パッケージ基板１とコントローラチップ１２との間のワイヤ長を短くすることができる。従って、携帯電話等の小型機器に実装可能なＳＳＤ等の半導体装置が提供される。その結果、半導体装置が高速に動作可能になる。
ここで、半導体装置の上方から見て、メモリチップ１１、コントローラチップ１２、受動素子８及び中継部材１４の面積のうち、メモリチップ１１の面積が最も大きい。すなわち、半導体装置の上方から見て、メモリチップ１１の内側にコントローラチップ１２、受動素子８及び中継部材１４が全て包含されるように配置されている。その結果、半導体装置の上方から見た面積を小さくすることができる。
また、本発明の第１実施形態によれば、受動素子８は、パッケージ基板１上に直接設けられる。従って、半田等を用いて受動素子８を容易に搭載することができる。また、搭載時におけるメモリチップ１１等へのダメージを回避することができる。
また、受動素子８は、半田ポール７の近くに配置することができる。その結果、半導体装置の外部から半田ボール７を介して入力される信号のノイズを効果的に除去することができる。このような構成は高速動作するＳＳＤに特に効果がある。
（第２実施形態）
本発明の第２実施形態について説明する。本発明の第２実施形態は、パッケージ基板上にメモリチップが設けられ、メモリチップの上方にコントローラチップ及び受動素子が設けられる半導体装置の例である。なお、上述の実施形態と同様の説明は省略する。
本発明の第２実施形態に係る半導体装置の構成について説明する。図５は、本発明の第２実施形態に係る半導体装置の構成図である。図５Ａは、本発明の第２実施形態に係る半導体装置の平面図である。図５Ｂは、図５ＡのＡ−Ａ線に沿った断面図である。図６は、図５Ａのコントローラチップ１２の周辺の拡大図である。
図５Ｂに示すように、パッケージ基板１は、第１配線層２ａと、ガラスエポキシ基板３と、第２配線層２ｂと、を備える。ガラスエポキシ基板３は、第１配線層２ａと第２配線層２ｂとに挟まれている。例えば、ガラスエポキシ基板３は、ガラス基板とガラス基板上のエポキシを硬化させたガラスエポキシ材料又はエポキシを半硬化させたシート状のプリプレグと、から構成される。
図５Ａ及び図５Ｂに示すように、パッケージ基板１上には、複数のボンディングパッド１６が設けられる。このボンディングパッド１６は、複数の配線層の最上層（第３配線層）と接続されている。
図５Ｂに示すように、パッケージ基板１上には、接着部材１０を介して複数のメモリチップ１１が積層される。メモリチップ１１上は、その上面に複数の第１パッド（メモリパッド）２２を有している。また、本発明の第２実施形態では、接着部材１０及びメモリチップ１１の対が複数層形成される。接着部材１０及びメモリチップ１１の各対は、それぞれの中心線が重ならないように交互に積層される。すなわち、接着部材１０及びメモリチップ１１の各対は、下層のメモリチップ１１上の第１パッド２２の上面に上層の接着部材１０及びメモリチップ１１の対が重ならないように積層される。
図５Ｂに示すように、最上層のメモリチップ１１の上層には、中継部材（中継基板）１４が設けられる。中継部材１４上には、接着部材１０を介してコントローラチップ１２が設けられるとともに、導電材料９によって受動素子８が接続されている。この中継部材１４は、コントローラチップ１２及び受動素子８とパッケージ基板１とを接続する配線を中継するための基板である。このコントローラチップ１２上には、複数の第２パッド（コントローラパッド）１３が設けられる。また、図５Ａに示すように、上方から見たコントローラチップ１２の面積は、上方から見たメモリチップ１１の面積よりも小さい。この中継部材１４上には、複数の第３パッド（中継パッド）１８が設けられる。
図５Ｂに示すように、メモリチップ１１上の各第１パッド２２は、第１ワイヤ１５によってパッケージ基板１上の各ボンディングパッド１６に接続されている。また、コントローラチップ１２上の各第２パッド１３は、第２ワイヤ１７によってパッケージ基板１上の各ボンディングパッド１６に接続されている。また、中継部材１４上の各第３パッド１８は、第４ワイヤ１９によってパッケージ基板１上の各ボンディングパッド１６に接続されている。
図６に示すように、例えば、コントローラチップ１２は、上方から見た形状が四角形であり、４辺に第２パッド１３を有している。第２パッド１３は、第２パッド群（コントローラパッド群）１３ａ〜１３ｄから構成される。第２パッド群（コントローラパッド群）１３ａ〜１３ｄは、それぞれ、コントローラチップ１２の４辺に位置している。コントローラチップ１２は、中継部材１４の１角付近に設けられる。従って、仮に、メモリチップ１１上に中継部材１４が設けられていない場合には、コントローラチップ１２の第２パッド群１３ａ〜１３ｄからボンディングパッド１６までの距離は長くなってしまう。これに対して、メモリチップ１１上に中継部材１４が設けられる場合には、第２パッド群１３ａ〜１３ｄとボンディングパッド１６との間のワイヤ長を短くすることができる。具体的には、コントローラチップ１２上の第２パッド群１３ａ〜１３ｄと中継部材１４上の第３パッド１８とを第２ワイヤ１７で接続し、中継部材１４上の第３パッド１８と中継チップ用第３パッド１８ａとを内部配線（図示せず）で接続し、中継部材１４上の中継チップ用第３パッド１８ａとパッケージ基板１上のボンディングパッド１６とを第４ワイヤ１９で接続する。これにより、ワイヤ長を短くすることができる。例えば、第１ワイヤ１５〜第４ワイヤ１９の材料は、金線、銀線、銅線、又はこれらの混合物である。
図５Ｂに示すように、複数のメモリチップ１１、コントローラチップ１２、及び中継部材１４は、樹脂２１で覆われる。
本発明の第２実施形態によれば、パッケージ基板１の上方にメモリチップ１１が設けられ、メモリチップ１１の上方に中継部材（中継基板）１４が設けられ、中継部材（中継基板）１４の上方にコントローラチップ１２及び受動素子８が設けられる。そして、コントローラチップ１２は、ワイヤボンディング接続によって中継部材（中継基板）１４を介してパッケージ基板１と接続される。これにより、半導体装置を小型化することができるとともに、パッケージ基板１とコントローラチップ１２との間のワイヤ長を短くすることができる。その結果、半導体装置が高速に動作可能になる。
ここで、半導体装置の上方から見て、メモリチップ１１、コントローラチップ１２、受動素子８及び中継部材１４の面積のうち、メモリチップ１１の面積が最も大きい。すなわち、半導体装置の上方から見て、メモリチップ１１の内側に、コントローラチップ１２、受動素子８及び中継部材１４が全て包含されるように配置されている。その結果、半導体装置の上方から見た面積を小さくすることができる。
また、本発明の第２実施形態によれば、中継チップの代わりに中継基板が中継部材１４として用いられる。その結果、コントローラチップ１２と受動素子８の接続距離を短くできる。従って、コントローラチップ１２に入出力される信号のノイズを効果的に除去することができる。また、コントローラチップ１２と受動素子８は中継基板上方に設けられるため、等長配線のレイアウトが容易になる。このような構成は、特に高速動作するＳＳＤに対して有効である。
（第３実施形態）
本発明の第３実施形態について説明する。第３実施形態は、パッケージ基板内に受動素子が設けられ、パッケージ基板の上方にメモリチップが設けられ、パッケージ基板とメモリチップとの間にコントローラチップが設けられる半導体装置の例である。
本発明の第３実施形態に係る半導体装置の構成について説明する。図７は、本発明の第３実施形態に係る半導体装置の構成図である。図７Ａは、本発明の第３実施形態に係る半導体装置の平面図である。図７Ｂは、図７ＡのＡ−Ａ線に沿った断面図である。
図７Ｂに示すように、パッケージ基板１は、ガラスエポキシ基板３と、電極材５と、受動素子８と、を備える。例えば、ガラスエポキシ基板３は、ガラス基板と、ガラス基板上のエポキシを硬化させたガラスエポキシ材料又はエポキシを半硬化させたシート状のプリプレグと、から構成される。電極材５は、第１実施形態と同様である（図２を参照）。
図７Ａ及び図７Ｂに示すように、パッケージ基板１上には、複数のボンディングパッド１６が設けられる。このボンディングパッド１６は、図２の複数の配線層２の最上層（第３配線層）２ｃと接続されている。
図７Ｂに示すように、パッケージ基板１上には、接着部材１０を介してコントローラチップ１２が形成される。コントローラチップ１２は、封止用部材２４により封止される。封止用部材２４上には、接着部材１０を介して複数のメモリチップ１１が積層される。メモリチップ１１上は、複数の第１パッド（メモリパッド）２２を有している。また、本発明の第３実施形態では、接着部材１０及びメモリチップ１１の対が複数層形成される。接着部材１０及びメモリチップ１１の各対は、それぞれの中心線が重ならないように交互に積層される。すなわち、接着部材１０及びメモリチップ１１の各対は、下層のメモリチップ１１上の第１パッド２２の上面に上層の接着部材１０及びメモリチップ１１の対が重ならないように積層される。但し、最下層のメモリチップ１１は、接着部材１０を介さずに、封止用部材２４上に直接設けられる。
図７Ｂに示すように、コントローラチップ１２上には、複数の第２パッド（コントローラパッド）１３が設けられる。また、図７Ａに示すように、上方から見たコントローラチップ１２の面積は、上方から見たメモリチップ１１の面積よりも小さい。
図７Ｂに示すように、メモリチップ１１上の各第１パッド２２は、第１ワイヤ１５によってパッケージ基板１上のボンディングパッド１６に接続されている。また、コントローラチップ１２上の各第２パッド１３は、第２ワイヤ１７によりパッケージ基板１上のボンディングパッド１６に接続されている。例えば、第１ワイヤ１５及び第２ワイヤ１７の材料は、金線、銀線、銅線、又はこれらの混合物である。
本発明の第３実施形態では、電極材５が複数の配線層２及びバンプ４によって形成される例について説明したが、本発明の範囲はこれに限られるものではない。例えば、電極材５は、パッケージ基板１に貫通孔を形成し、この貫通孔に導電材料を埋め込むことによって形成されても良い。
本発明の第３実施形態によれば、パッケージ基板１の上方にメモリチップ１１が設けられ、パッケージ基板１とメモリチップ１１との間にコントローラチップ１２が設けられ、パッケージ基板１内に受動素子８が設けられる。そして、コントローラチップ１２は、ワイヤボンディング接続によってパッケージ基板１と接続される。これにより、半導体装置を小型化することができるとともに、パッケージ基板１とコントローラチップ１２との間のワイヤ長を短くすることができる。その結果、半導体装置が高速に動作可能になる。また、中継部材１４が不要なので、半導体装置の製造コストを低減することができる。
ここで、半導体装置の上方から見て、メモリチップ１１、コントローラチップ１２及び受動素子８の面積のうち、メモリチップ１１の面積が最も大きい。すなわち、半導体装置の上方から見て、メモリチップ１１の内側に、コントローラチップ１２、受動素子８及び中継部材１４が全て包含されるように配置されている。その結果、半導体装置の上方から見た面積を小さくすることができる。
また、本発明の第３実施形態によれば、受動素子８は、パッケージ基板１内に設けられる。従って、半田等を用いて受動素子８を容易に搭載することができる。また、搭載時におけるメモリチップ１１等へのダメージを回避することができる。
また、受動素子８は、半田ポール７の近くに配置することができる。その結果、半導体装置の外部から半田ボール７を介して入力される信号のノイズを効果的に除去することができる。また、コントローラチップ１２はパッケージ基板１の上方に設けられるため、等長配線のレイアウトが容易になる。このような構成は高速動作するＳＳＤに特に効果がある。
（第４実施形態）
本発明の第４実施形態について説明する。本発明の第４実施形態は、パッケージ基板上にメモリチップが設けられ、パッケージ基板内にコントローラチップ及び受動素子が設けられる半導体装置の例である。なお、上述の実施形態と同様の説明は省略する。
本発明の第４実施形態に係る半導体装置の構成について説明する。図８は、本発明の第４実施形態に係る半導体装置の構成図である。図８Ａは、本発明の第４実施形態に係る半導体装置の平面図である。図８Ｂは、図８ＡのＡ−Ａ線に沿った断面図である。図９は、図８Ｂの領域Ｃの拡大図である。
図８Ｂに示すように、パッケージ基板１は、ガラスエポキシ基板３と、電極材５と、受動素子８と、を備える。例えば、ガラスエポキシ基板３は、ガラス基板と、ガラス基板上のエポキシを硬化させたガラスエポキシ材料又はエポキシを半硬化させたシート状のプリプレグと、から構成される。電極材５は、第１実施形態と同様である（図２を参照）。
図８Ａ及び図８Ｂに示すように、パッケージ基板１上には、複数のボンディングパッド１６が設けられる。このボンディングパッド１６は、図２の複数の配線層２の最上層（第３配線層）２ｃと接続されている。
図８Ｂに示すように、パッケージ基板１内には、接着部材１０を介してコントローラチップ１２が形成される。メモリチップ１１は、その上面に複数の第１パッド（メモリパッド）２２を有している。また、本発明の第４実施形態では、接着部材１０及びメモリチップ１１の対が複数層形成される。接着部材１０及びメモリチップ１１の各対は、それぞれの中心線が重ならないように交互に積層される。すなわち、接着部材１０及びメモリチップ１１の各対は、下層のメモリチップ１１上の第１パッド２２の上面に上層の接着部材１０及びメモリチップ１１の対が重ならないように積層される。
図９に示すように、パッケージ基板１内のコントローラチップ１２の下面には、接着部材１０が設けられる。接続部材１０の下面には、複数の電極２５が設けられる。各電極２５は、第２配線層２ｂに接している。コントローラチップ１２は、電極２５を介して第２配線層２ｂに接続されている。コントローラチップ１２、接着部材１０、及び複数の電極２５は、絶縁膜層６に覆われている。また、図８Ａに示すように、上方から見たコントローラチップ１２の面積は、上方から見たメモリチップ１１の面積よりも小さい。
図８Ｂに示すように、メモリチップ１１上の各第１パッド２２は、第１ワイヤ１５によってパッケージ基板１上のボンディングパッド１６に接続されている。例えば、第１ワイヤ１５の材料は、金線、銀線、銅線、又はこれらの混合物である。
本発明の第４実施形態では、電極材５が複数の配線層２及びバンプ４によって形成される例について説明したが、本発明の範囲はこれに限られるものではない。例えば、電極材５は、パッケージ基板１に貫通孔を形成し、この貫通孔に導電材料を埋め込むことによって形成されても良い。
本発明の第４実施形態によれば、パッケージ基板１の上方にメモリチップ１１が設けられ、パッケージ基板１内にコントローラチップ１２及び受動素子８が設けられる。そして、コントローラチップ１２は、フリップチップ接続によってパッケージ基板１の第２配線層２ｂと接続される。これにより、半導体装置を小型化することができるとともに、パッケージ基板１の第２配線層２ｂとコントローラチップ１２との間のワイヤを省略することができる。その結果、半導体装置が高速に動作可能になる。また、中継部材１４が不要なので、半導体装置の製造コストを低減することができる。また、パッケージ基板１内にコントローラチップ１２が設けられるため、半導体装置の高さを低くすることができる。
ここで、半導体装置の上方から見て、メモリチップ１１、コントローラチップ１２及び受動素子８の面積のうち、メモリチップ１１の面積が最も大きい。すなわち、半導体装置の上方から見て、メモリチップ１１の内側に、コントローラチップ１２、受動素子８及び中継部材１４が全て包含されるように配置されている。その結果、半導体装置の上方から見た面積を小さくすることができる。
また、本発明の第４実施形態によれば、受動素子８は、パッケージ基板１内に設けられる。従って、半田等を用いて受動素子８を容易に搭載することができる。また、搭載時におけるメモリチップ１１等へのダメージを回避することができる。
また、受動素子８は、コントローラチップ１２と半田ポール７の双方の近くに配置することができる。その結果、半導体装置の外部から半田ボール７を介して入力される信号のノイズとコントローラチップ１２の入出力される信号のノイズを効果的に除去することができる。また、コントローラチップ１２と受動素子８はパッケージ基板１のガラスエポキシ基板３の上方に設けられるため、等長配線のレイアウトが容易になる。このような構成は高速動作するＳＳＤに特に効果がある。
（第５実施形態）
本発明の第５実施形態について説明する。本発明の第５実施形態は、パッケージ基板上にメモリチップが設けられ、パッケージ基板内にコントローラチップが設けられ、パッケージ基板内であって、メモリチップの内側に一部が包含されるように受動素子が設けられる半導体装置の例である。なお、上述の実施形態と同様の説明は省略する。
本発明の第５実施形態に係る半導体装置の構成について説明する。図１０は、本発明の第５実施形態に係る半導体装置の構成図である。図１０Ａは、本発明の第５実施形態に係る半導体装置の平面図である。図１０Ｂは、図１０ＡのＡ−Ａ線に沿った断面図である。
図１０Ｂに示すように、パッケージ基板１は、ガラスエポキシ基板３と、電極材５と、受動素子８と、を備える。例えば、ガラスエポキシ基板３は、ガラス基板と、ガラス基板上のエポキシを硬化させたガラスエポキシ材料又はエポキシを半硬化させたシート状のプリプレグと、から構成される。電極材５は、第１実施形態と同様である（図２を参照）。
図１０Ａ及び図１０Ｂに示すように、パッケージ基板１上には、複数のボンディングパッド１６が設けられる。このボンディングパッド１６は、図２の複数の配線層２の最上層（第３配線層）２ｃと接続されている。
図１０Ｂに示すように、パッケージ基板１内には、接着部材１０を介してコントローラチップ１２が形成される。メモリチップ１１は、その上面に複数の第１パッド（メモリパッド）２２を有している。また、本発明の第５実施形態では、接着部材１０及びメモリチップ１１の対が複数層形成される。接着部材１０及びメモリチップ１１の各対は、それぞれの中心線が重ならないように交互に積層される。すなわち、接着部材１０及びメモリチップ１１の各対は、下層のメモリチップ１１上の第１パッド２２の上面に上層の接着部材１０及びメモリチップ１１の対が重ならないように積層される。また、本発明の第５実施形態では、受動素子８は、その一部がメモリチップ１１の外側に位置するように、設けられる。
第４実施形態と同様に（図９を参照）、パッケージ基板１内のコントローラチップ１２の下面には、接着部材１０が設けられる。接続部材１０の下面には、複数の電極２５が設けられる。各電極２５は、第２配線層２ｂに接している。コントローラチップ１２は、電極２５を介して第２配線層２ｂに接続されている。コントローラチップ１２、接着部材１０、及び複数の電極２５は、絶縁膜層６に覆われている。また、図１０Ａに示すように、上方から見たコントローラチップ１２の面積は、上方から見たメモリチップ１１の面積よりも小さい。
図１０Ｂに示すように、メモリチップ１１上の各第１パッド２２は、第１ワイヤ１５によってパッケージ基板１上のボンディングパッド１６に接続されている。例えば、第１ワイヤ１５の材料は、金線、銀線、銅線、又はこれらの混合物である。
本発明の第５実施形態によれば、図１０Ａ及び図１０Ｂに示すように、上方からみて、メモリチップ１１の内側に受動素子８が無くても、ワイヤ１５が接続されるボンディングパッド１６の内側（すなわち、メモリ領域ＭＡ内）に受動素子８が配置されていれば、半導体装置の上方から見た面積を小さくすることができる。ここで、上方からみた半導体装置の大きさは、上方からみたパッケージ基板１の大きさに依存する。そして、上方から見たパッケージ基板１の大きさは、メモリチップ１１の大きさではなく、ボンディングパッド１６の位置に依存する。すなわち、図１０に示すように、上方からみて受動素子８がメモリチップ１１の内側に包含されていなくても、ボンディングパッド１６の内側（すなわち、メモリ領域ＭＡ内）に包含されていれば、半導体装置の上方から見た面積を小さくすることができる。言い換えれば、半導体装置の上方から見て、メモリ領域ＭＡの内側にコントローラチップ１２、受動素子８及び中継部材１４が全て包含されるように配置されているので、半導体装置の上方から見た面積を小さくすることができる。
本発明の第５実施形態では、電極材５が複数の配線層２及びバンプ４によって形成される例について説明したが、本発明の範囲はこれに限られるものではない。例えば、電極材５は、パッケージ基板１に貫通孔を形成し、この貫通孔に導電材料を埋め込むことによって形成されても良い。
なお、本発明の実施形態では、メモリチップ１１上にキャッシュメモリとして用いられるＤＲＡＭ（Dynamic Random Access Memory）チップ又はＳＲＡＭ（Static Random Access Memory）チップ等の様々なメモリチップが積層されても良い。
また、本発明の実施形態では、パッケージ基板１の端部とボンディングパッド１６の端部とは一致しなくても良い。すなわち、パッケージ基板１の端部とボンディングパッド１６の端部とは所定の距離だけ離れていても良い。これは、パッケージ基板１にボンディングパッド１６を形成する際の合わせ余裕である。すなわち、上方からみた半導体装置の大きさは、パッケージ基板１上のボンディングパッド１６の位置に加え、ボンディングパッド１６の合わせ余裕に依存する。よって、図１２に示すように、メモリ領域ＭＡは、ボンディングパッド１６の位置ではなく、ボンディングパッド１６の合わせ余裕を含めた位置まで拡張しても良い。
また、本発明の実施形態では、図１１のように、第２実施形態及び第３実施形態を組み合わせても良い。第２実施形態及び第３実施形態を組み合わせた本発明の実施形態の変形例に係る半導体装置では、パッケージ基板１の上方にメモリチップ１１が設けられ、パッケージ基板１とメモリチップ１１との間にコントローラチップ１２及び受動素子８が設けられ、メモリチップ１１の上方に中継部材（中継基板）１４が設けられ、中継部材（中継基板）１４の上方にも受動素子８が設けられる。そして、コントローラチップ１２は、ワイヤボンディング接続によってパッケージ基板１と接続され、受動素子８は半田９により第２配線層２ｂ及び中継部材（中継基板）１４と接続される。これにより、コントローラチップ１２と受動素子８が電気的に接続される。なお、パッケージ基板１とメモリチップ１１との間に全ての受動素子８が入るスペースが有れば、中継部材（中継基板）１４及び中継部材（中継基板）１４上方の受動素子８は省略することができる。すなわち、パッケージ基板１とメモリチップ１１との間に配置しきれなかった受動素子８をメモリチップ１１の上方に配置することにより、半導体装置の上方から見た面積を小さくすることができる。
また、受動素子８は、コントローラチップ１２及び半田ポール７の双方の近くに配置することができる。その結果、半導体装置の外部から半田ボール７を介して入力される信号のノイズとコントローラチップ１２の入出力される信号のノイズを効果的に除去することができる。また、コントローラチップ１２と受動素子８はパッケージ基板１上方に設けられるため、等長配線のレイアウトが容易になる。このような構成は高速動作するＳＳＤに特に効果がある。
また、本発明の実施形態は、ＳＳＤに限らず、高速動作のために受動素子８を配置する必要があるその他の半導体装置にも適用可能である。
本発明の実施形態によれば、受動素子８、メモリチップ１１、及びコントローラチップ１２が、１つのパッケージ内に設けられる。これにより、半導体装置を小型化することができる。その結果、携帯電話等の小型機器に実装可能な半導体装置が提供可能になる。
また、本発明の実施形態によれば、メモリチップ１１が複数枚連続して積層されても良い。従って、上述の効果を得るとともに、大容量の半導体装置を得ることができる。
上述した実施形態は、いずれも一例であって限定的なものではないと考えられるべきである。本発明の技術的範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ パッケージ基板（基台）
２ 配線層
２ａ 第１配線層
２ｂ 第２配線層
２ｃ 第３配線層
２ｄ 第４配線層
３ ガラスエポキシ基板
４ バンプ
５ 電極材
６ 絶縁膜層
７ 外部端子
８ 受動素子
９ 導電材料
１０ 接着部材
１１ メモリチップ（第１半導体チップ）
１２ コントローラチップ（第２半導体チップ）
１３ 第２パッド（コントローラパッド）
１３ａ〜１３ｄ 第２パッド郡（コントローラパッド群）
１４ 中継部材
１５ 第１ワイヤ
１６ ボンディングパッド
１７ 第２ワイヤ
１８ 第３パッド（中継パッド）
１８ａ 中継用第３パッド
１９ 第４ワイヤ
２０ 第３ワイヤ
２１ 樹脂
２２ 第１パッド（メモリパッド）
２３ 中継配線
２４ 封止用部材
２５ 電極

Claims (7)

  1. ボンディングパッドを有する基台と、
    前記基台の上方に設けられ、ワイヤにより前記ボンディングパッドに接続され、データを電気的に記憶可能なメモリチップと、
    前記メモリチップから前記基台に向かう方向について前記メモリチップを含むメモリ領域に設けられ、前記メモリチップの動作を制御するコントローラチップと、
    前記メモリ領域に設けられる複数の受動素子と、
    を備えることを特徴とする半導体装置。
  2. 前記コントローラチップの面積は、前記メモリチップの面積より小さく、
    前記コントローラチップ及び受動素子の全ては、前記メモリ領域内に含まれる、請求項１に記載の半導体装置。
  3. 前記コントローラチップは、前記基台と前記メモリチップとの間に設けられる、請求項２に記載の半導体装置。
  4. 前記コントローラチップと前記基台とを接続するワイヤを中継する中継部材をさらに備え
    前記複数の受動素子が、前記中継部材上に設けられる、請求項２又は３に記載の半導体装置。
  5. 前記コントローラチップは、前記メモリチップの上方に設けられ、
    前記コントローラチップと前記基台とを接続するワイヤを中継する中継部材をさらに備え
    前記複数の受動素子が、前記中継部材上に設けられる、請求項２に記載の半導体装置。
  6. 前記コントローラチップは、前記基台内に設けられる、請求項２に記載の半導体装置。
  7. 前記複数の受動素子の全てが前記基台内に設けられる、請求項２又は６に記載の半導体装置。
JP2010251942A 2009-11-18 2010-11-10 半導体装置 Withdrawn JP2011129894A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010251942A JP2011129894A (ja) 2009-11-18 2010-11-10 半導体装置
US12/948,160 US20110115100A1 (en) 2009-11-18 2010-11-17 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009263276 2009-11-18
JP2009263276 2009-11-18
JP2010251942A JP2011129894A (ja) 2009-11-18 2010-11-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2011129894A true JP2011129894A (ja) 2011-06-30

Family

ID=44010699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010251942A Withdrawn JP2011129894A (ja) 2009-11-18 2010-11-10 半導体装置

Country Status (2)

Country Link
US (1) US20110115100A1 (ja)
JP (1) JP2011129894A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055082A (ja) * 2011-08-31 2013-03-21 Toshiba Corp 半導体パッケージ
JP2013062328A (ja) * 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
JP2013131557A (ja) * 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933364B1 (ko) 2013-01-09 2018-12-27 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 반도체 다이를 매립 및/또는 이격시키기 위한 독립적인 필름을 포함하는 반도체 디바이스
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP2015135875A (ja) * 2014-01-16 2015-07-27 株式会社東芝 半導体パッケージおよび電子機器
US9673183B2 (en) * 2015-07-07 2017-06-06 Micron Technology, Inc. Methods of making semiconductor device packages and related semiconductor device packages
WO2017101037A1 (en) * 2015-12-16 2017-06-22 Intel Corporation Pre‐molded active ic of passive components to miniaturize system in package
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955712B2 (ja) * 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
US7675180B1 (en) * 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055082A (ja) * 2011-08-31 2013-03-21 Toshiba Corp 半導体パッケージ
JP2013062328A (ja) * 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
JP2013131557A (ja) * 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20110115100A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
JP6122290B2 (ja) 再配線層を有する半導体パッケージ
JP2011129894A (ja) 半導体装置
JP5222509B2 (ja) 半導体装置
JP4921937B2 (ja) 半導体集積回路
JP4489100B2 (ja) 半導体パッケージ
JP4068974B2 (ja) 半導体装置
JP3490314B2 (ja) マルチチップ型半導体装置
KR20170001238A (ko) 계단형 기판을 포함하는 반도체 패키지
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
TW201946241A (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
KR20040014156A (ko) 반도체장치
KR102175723B1 (ko) 반도체 패키지
CN107316853A (zh) 半导体封装件
US11037890B2 (en) Semiconductor assembly with package on package structure and electronic device including the same
KR20170008588A (ko) 에스오씨 및 메모리칩들이 적층된 반도체 패키지
JP4930699B2 (ja) 半導体装置
US20160079206A1 (en) Semiconductor package, package-on-package device including the same, and mobile device including the same
JP2011222807A (ja) 半導体装置
CN111524879A (zh) 具有层叠芯片结构的半导体封装
JP2009111062A (ja) 半導体装置及びその製造方法
KR20140028209A (ko) 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법
CN103367366A (zh) 半导体封装构件
KR101688005B1 (ko) 이중 랜드를 갖는 반도체패키지 및 관련된 장치
KR20130044050A (ko) 반도체 패키지 및 적층 반도체 패키지

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140204