JP2011035948A - Ｄｃ−ｄｃコンバータ、制御回路及び電源電圧制御方法 - Google Patents

Abstract

【課題】出力電圧の平均値と目標電圧との差を小さく維持することができるＤＣ−ＤＣコンバータを提供する。
【解決手段】比較器２５の比較結果に応じてメイン側のトランジスタＴ１をオンオフ制御するコンパレータ方式のＤＣ−ＤＣコンバータ１０の制御回路１２は、第１増幅器２２と、第２増幅器２３と、制御部２４とを備える。この第１増幅器２２は、出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢと基準電圧Ｖｒとの差電圧ΔＶｉｎ１を増幅し、第２増幅器２３は、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２を増幅する。制御部２４内の比較器２５は、両増幅器２２，２３の差動出力電圧ΔＶｏｕｔ１，ΔＶｏｕｔ２に応じて生成される第１電圧Ｖ１と第２電圧Ｖ２とを比較し、その比較結果に応じて出力信号Ｖｃ１を生成する。そして、制御回路１２は、その出力信号Ｖｃ１に応じてトランジスタＴ１をオンオフ制御する。
【選択図】図１

Description

本発明は、ＤＣ−ＤＣコンバータ、制御回路及び電源電圧制御方法に関するものである。

従来、負荷急変に高速応答できる制御方式として、コンパレータ方式のＤＣ−ＤＣコンバータが知られている（例えば、特許文献１，２参照）。
図１１は、従来のコンパレータ方式のＤＣ−ＤＣコンバータの一例を示す。このＤＣ−ＤＣコンバータ６０は、コンバータ部６１と制御回路６２とを備えている。コンバータ部６１は、トランジスタＴ１，Ｔ２と、コイルＬ１と、コンデンサＣ１とを含む。

制御回路６２内の比較器７１は、出力電圧Ｖｏと基準電圧Ｖｒｅｆとを比較し、その比較結果に応じたレベルの出力信号ＳＧ１を１ショットフリップフロップ（ＦＦ）回路７２に出力する。

ＦＦ回路７２は、出力電圧Ｖｏが基準電圧Ｖｒｅｆより低くなって比較器７１からＨレベルの出力信号Ｓ１が入力されると、セット状態になる。すると、ＦＦ回路７２は、出力端子ＱからＨレベルの制御信号ＤＨを一定時間出力し（図１２参照）、トランジスタＴ１を一定時間オンさせる。そして、一定時間が経過すると、ＦＦ回路７２は、リセット状態に戻り、Ｌレベルの制御信号ＤＨを出力し、トランジスタＴ１をオフさせる。

このようなＤＣ−ＤＣコンバータ６０では、図１２に示すように、トランジスタＴ１のオン動作に基づいて出力電圧Ｖｏが上昇し、一定時間経過後にトランジスタＴ１がオフされると、コイルＬ１に蓄えられたエネルギーが放出される。コイルＬ１に蓄えられたエネルギーが減少して出力電圧Ｖｏが低下し、その出力電圧Ｖｏが基準電圧Ｖｒｅｆよりも低くなると、ＦＦ回路７２の制御信号ＤＨが一定時間Ｈレベルとなり、トランジスタＴ１が再度オンされる。このような動作により、出力端子Ｐｏから出力される出力電圧Ｖｏが目標電圧である基準電圧Ｖｒｅｆに維持される。

特開２００４−１０４９４２号公報 特開２００７−１７４７７２号公報

ところが、上記コンパレータ方式のＤＣ−ＤＣコンバータ６０では、入力電圧ＶｉやコンデンサＣ１の等価直列抵抗（ＥＳＲ）に依存して、出力電圧Ｖｏにリップル電圧が発生する。このリップル電圧に起因して、図１２に示すように、出力電圧Ｖｏの平均値（破線参照）と目標電圧である基準電圧Ｖｒｅｆとの間に誤差が生じるという問題がある。

開示のＤＣ−ＤＣコンバータは、第１基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅する第１増幅器と、前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、を有する。

開示のＤＣ−ＤＣコンバータによれば、出力電圧の平均値と目標電圧との差を小さく維持することができるという効果を奏する。

第１実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。 第１及び第２増幅器の内部構成例を示す回路図。 第１及び第２増幅器と制御部の動作を説明するためのシミュレーション結果。 第１及び第２増幅器と制御部の動作を説明するためのシミュレーション結果。 タイマ回路の内部構成例を示す回路図。 第１実施形態のＤＣ−ＤＣコンバータの動作を示すタイミング図。 第２実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。 電流傾斜検出回路の内部構成例を示す回路図。 第２実施形態のＤＣ−ＤＣコンバータの動作を示すタイミング図。 変形例のＤＣ−ＤＣコンバータを示すブロック回路図。 従来例のＤＣ−ＤＣコンバータを示すブロック回路図。 従来例のＤＣ−ＤＣコンバータの動作を示すタイミング図。

（第１実施形態）
以下、第１実施形態を図１〜図６に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１０は、入力電圧Ｖｉに基づいてその入力電圧Ｖｉよりも低い出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２とを含む。

コンバータ部１１は、トランジスタＴ１，Ｔ２と、コイルＬ１と、コンデンサＣ１とを含む。入力電圧Ｖｉが供給される入力端子Ｐｉと、出力電圧Ｖｏを出力する出力端子Ｐｏとの間には、メイン側のトランジスタＴ１とコイルＬ１が直列に接続されている。また、入力端子Ｐｉと、入力電圧Ｖｉより低い電圧を供給するための電源線（本実施形態ではグランド）との間にはメイン側のトランジスタＴ１と同期側のトランジスタＴ２が直列に接続されている。

トランジスタＴ１，Ｔ２はＮチャネルＭＯＳトランジスタである。トランジスタＴ１のドレインは入力端子Ｐｉに接続され、トランジスタＴ１のソースはトランジスタＴ２のドレインに接続され、トランジスタＴ２のソースはグランドに接続されている。トランジスタＴ１のゲートには制御回路１２から制御信号ＤＨが供給され、トランジスタＴ２のゲートには制御回路１２から制御信号ＤＬが供給される。

トランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答してオンオフする。制御回路１２は、メイン側のトランジスタＴ１と同期側のトランジスタＴ２を相補的にオンオフするように制御信号ＤＨ，ＤＬを生成する。

両トランジスタＴ１，Ｔ２間の接続点は、コイルＬ１の第１端子に接続され、コイルＬ１の第２端子は出力端子Ｐｏに接続されている。また、コイルＬ１の第２端子は平滑用コンデンサＣ１の第１端子に接続され、コンデンサＣ１の第２端子はグランドに接続されている。コンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。

メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合、コイルＬ１に入力電圧Ｖｉと出力電圧Ｖｏとの差に応じたコイル電流ＩＬが流れ、コイルＬ１にはエネルギーが蓄積される。一方、メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、コイルＬ１は蓄えたエネルギーを放出し、そのコイルＬ１に誘導電流（コイル電流ＩＬ）が流れる。そして、制御回路１２は、コンバータ部１１から帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。

次に、制御回路１２の内部構成を説明する。
制御回路１２は、抵抗Ｒ１，Ｒ２と、積分回路２１と、第１増幅器２２と、第２増幅器２３と、比較器２５を含む制御部２４と、ＲＳ−フリップフロップ回路２６と、タイマ回路２７と、駆動回路２８と、ドライバ回路２９，３０と、基準電源Ｅ１とを含む。

抵抗Ｒ１，Ｒ２は、上記出力端子Ｐｏから帰還される出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢ（本実施形態では、出力電圧Ｖｏの分圧電圧）を、積分回路２１及び第１増幅器２２に供給する分圧回路として機能する。

積分回路２１は、オペアンプ２１ａと、抵抗Ｒ３と、コンデンサＣ２とを含む。具体的には、上記抵抗Ｒ１，Ｒ２の接続点がオペアンプ２１ａの入力端子に接続され、そのオペアンプ２１ａの出力端子が抵抗Ｒ３の第１端子に接続されている。抵抗Ｒ３の第２端子はコンデンサＣ２を介してグランドに接続されている。これら抵抗Ｒ３及びコンデンサＣ２の接続点が第２増幅器２３の非反転入力端子に接続されている。そして、積分回路２１は、入力されるフィードバック電圧ＶＦＢを積分し、その積分値をフィードバック電圧ＶＦＢの平均電圧ＶＦＢａとして第２増幅器２３の非反転入力端子に供給する。

第１増幅器２２及び第２増幅器２３の各々の反転入力端子には、基準電源Ｅ１にて生成される基準電圧Ｖｒが入力される。第１増幅器２２は、上記フィードバック電圧ＶＦＢと基準電圧Ｖｒとの差電圧ΔＶｉｎ１を、利得Ａ１に基づき増幅した差動出力電圧ΔＶｏｕｔ１を生成する。また、第２増幅器２３は、上記平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２を、利得Ａ２に基づき増幅した差動出力電圧ΔＶｏｕｔ２を生成する。なお、第１増幅器２２の利得Ａ１が第２増幅器２３の利得Ａ２よりも小さくなるように設定されている。本実施形態では、これら利得Ａ１，Ａ２の利得比（Ａ１／Ａ２）が「１／５」になるように、両増幅器２２，２３の利得Ａ１，Ａ２が設定されている。

制御部２４において、これら第１及び第２増幅器２２，２３の各々の第１出力端子が互いに接続され、第１及び第２増幅器２２，２３の各々の第２出力端子が互いに接続されている。また、両増幅器２２，２３の第１出力端子は比較器２５の反転入力端子に接続され、両増幅器２２，２３の第２出力端子は比較器２５の非反転入力端子に接続されている。そして、制御部２４は、両増幅器２２，２３の差動出力電圧ΔＶｏｕｔ１，ΔＶｏｕｔ２に基づいて、平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２が小さくなるように、相補電圧（第１電圧Ｖ１及び第２電圧Ｖ２）を生成する。具体的には、制御部２４は、フィードバック電圧ＶＦＢと基準電圧Ｖｒとの差電圧ΔＶｉｎ１が、平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２に応じた所定の差に達したときに、第１電圧Ｖ１が第２電圧Ｖ２を横切るように電圧Ｖ１，Ｖ２を生成する。

比較器２５の各入力端子には、相補電圧（第１電圧Ｖ１及び第２電圧Ｖ２）が入力される。具体的には、比較器２５は、反転入力端子に第１電圧Ｖ１が入力され、非反転入力端子に第２電圧Ｖ２が入力される。この比較器２５は、第１電圧Ｖ１と第２電圧Ｖ２とを比較し、その比較結果に応じた出力信号Ｖｃ１を生成する。本実施形態において、比較器２５は、第１電圧Ｖ１が第２電圧Ｖ２よりも高いときにＬレベルの出力信号Ｖｃ１を生成し、第１電圧Ｖ１が第２電圧Ｖ２よりも低くなるとＨレベルの出力信号Ｖｃ１を生成する。なお、この第１電圧Ｖ１が第２電圧よりも低くなってＨレベルの出力信号Ｖｃ１が出力されるタイミングは、上述したように、平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２が小さくなるように、増幅器２２，２３及び制御部２４によって調整されている。

ＲＳ−フリップフロップ（ＲＳ−ＦＦ）回路２６は、セット端子に出力信号Ｖｃ１が供給され、リセット端子にパルス信号Ｓ２が供給される。ＲＳ−ＦＦ回路２６は、Ｈレベルの出力信号Ｖｃ１に応答してＨレベルの出力信号Ｓ１を出力し、Ｈレベルのパルス信号Ｓ２に応答してＬレベルの出力信号Ｓ１を出力する。すなわち、ＲＳ−ＦＦ回路２６に対して、Ｈレベルの出力信号Ｖｃ１はセット信号であり、Ｈレベルのパルス信号Ｓ２はリセット信号である。ＲＳ−ＦＦ回路２６から出力される出力信号Ｓ１は、タイマ回路２７と駆動回路２８に供給される。

タイマ回路２７は、Ｈレベルの出力信号Ｓ１に応答して、その出力信号Ｓ１の立ち上がりタイミングから所定時間経過後にＨレベルのパルス信号Ｓ２を出力する。ここで、この所定時間は、例えば入力電圧Ｖｉと出力電圧Ｖｏに依存する時間である。つまり、タイマ回路２７は、出力信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに依存した時間経過後にＨレベルのパルス信号Ｓ２を出力する。上記ＲＳ−ＦＦ回路２６は、Ｈレベルのパルス信号Ｓ２に応答してＬレベルの出力信号Ｓ１を出力する。この結果、ＲＳ−ＦＦ回路２６から出力される出力信号Ｓ１は、入力電圧Ｖｉと出力電圧Ｖｏに依存した期間だけＨレベルとなる。

駆動回路２８は、ＲＳ−ＦＦ回路２６からの出力信号Ｓ１に基づいて、コンバータ部１１のトランジスタＴ１，Ｔ２を、相補的にオンオフするように、制御信号ＳＨ，ＳＬを生成する。なお、駆動回路２８において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＳＨ，ＳＬにデッドタイムを設定してもよい。

ドライバ回路２９は、制御信号ＳＨに応答して制御信号ＤＨを出力する。このドライバ回路２９の高電位側の電源端子にはバイアス電圧ＶＢがダイオードＤ１を介して供給される。また、ドライバ回路２９の高電位側の電源端子は、コンデンサＣ３を介してトランジスタＴ１，Ｔ２間のノードに接続されている。

ドライバ回路３０は、制御信号ＳＬに応答して制御信号ＤＬを出力する。このドライバ回路３０の高電位側の電源端子にはバイアス電圧ＶＢが供給される。
本実施形態において、駆動回路２８は、Ｈレベルの出力信号Ｓ１に応答してＨレベルの制御信号ＳＨ及びＬレベルの制御信号ＳＬを出力し、Ｌレベルの出力信号Ｓ１に応答してＬレベルの制御信号ＳＨとＨレベルの制御信号ＳＬを出力する。メイン側のトランジスタＴ１は、Ｈレベルの制御信号ＳＨに基づく制御信号ＤＨに応答してオンし、Ｌレベルの制御信号ＳＨに基づく制御信号ＤＨに応答してオフする。同様に、同期側のトランジスタＴ２は、Ｈレベルの制御信号ＳＬに基づく制御信号ＤＬに応答してオンし、Ｌレベルの制御信号ＳＬに基づく制御信号ＤＬに応答してオフする。

このように構成された制御回路１２は、第１電圧Ｖ１が第２電圧Ｖ２より低くなってＨレベルの出力信号Ｖｃ１が出力されるとメイン側のトランジスタＴ１をオンし、同期側のトランジスタＴ２をオフする。すなわち、上記第１増幅器２２、第２増幅器２３及び制御部２４では、平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２が小さくなるように、メイン側のトランジスタＴ１のオンタイミングが調整されている。なお、制御回路１２は、トランジスタＴ１をオンしてから所定時間経過後、トランジスタＴ１をオフし、トランジスタＴ２をオンする。

次に、第１増幅器２２、第２増幅器２３及び制御部２４の内部構成の一例を図２に従って説明する。
図２に示すように、第１増幅器２２は、電流源３５と、入力差動対３６と、ＮチャネルＭＯＳトランジスタである入力トランジスタＴ３，Ｔ４とを含む差動型のトランスコンダクタンスアンプ（ｇｍアンプ）と、抵抗Ｒ４，Ｒ５とを有する固定利得増幅器である。

電流源３５は、入力差動対３６内のカレントミラー回路３６ａ，３６ｂに定電流Ｉ１を供給する。具体的には、電流源３５は、カレントミラー回路３６ａに電流Ｉ１１を供給するとともに、カレントミラー回路３６ｂに電流Ｉ１３を供給する。

カレントミラー回路３６ａは、ＮＰＮトランジスタＱ１，Ｑ２を含む。ＮＰＮトランジスタＱ１のコレクタ及びベースには電流源３５が接続され、上記電流Ｉ１１が供給される。トランジスタＱ１，Ｑ２のベースは互いに接続され、トランジスタＱ１，Ｑ２のエミッタは抵抗Ｒ６，Ｒ７をそれぞれ介して入力トランジスタＴ３のドレインに接続されている。トランジスタＱ２のコレクタは、グランドよりも高い電源電圧Ｖｃｃを供給するための電源線に抵抗Ｒ４を介して接続されている。このカレントミラー回路３６ａは、両トランジスタＱ１，Ｑ２の電気的特性に応じて、トランジスタＱ１に流れる電流Ｉ１１に比例した電流Ｉ１２をトランジスタＱ２に流す。この電流Ｉ１２が抵抗Ｒ４によって電圧変換され、トランジスタＱ２のコレクタ電圧が比較器２５の反転入力端子に入力される。

上記入力トランジスタＴ３のソースはグランドに接続されている。この入力トランジスタＴ３のゲートには上記基準電圧Ｖｒが供給される。従って、この入力トランジスタＴ３には、基準電圧Ｖｒに応じたドレイン電流Ｉａが流れる。このドレイン電流Ｉａは入力差動対３６の入力電流となる。

一方、カレントミラー回路３６ｂは、ＮＰＮトランジスタＱ３，Ｑ４を含む。ＮＰＮトランジスタＱ３のコレクタ及びベースには電流源３５が接続され、上記電流Ｉ１３が供給される。トランジスタＱ３，Ｑ４のベースは互いに接続され、トランジスタＱ３，Ｑ４のエミッタは抵抗Ｒ８，Ｒ９をそれぞれ介して入力トランジスタＴ４のドレインに接続されている。トランジスタＱ４のコレクタは、電源電圧Ｖｃｃを供給するための電源線に抵抗Ｒ５を介して接続されている。このカレントミラー回路３６ｂは、両トランジスタＱ３，Ｑ４の電気的特性に応じて、トランジスタＱ３に流れる電流Ｉ１３に比例した電流Ｉ１４をトランジスタＱ４に流す。この電流Ｉ１４が抵抗Ｒ５によって電圧変換され、トランジスタＱ４のコレクタ電圧が比較器２５の非反転入力端子に入力される。なお、本実施形態では、抵抗Ｒ５の抵抗値は上記抵抗Ｒ４の抵抗値と同一値に設定されている。また、トランジスタＱ１，Ｑ２及びトランジスタＱ３，Ｑ４の電気的特性は、所望の利得Ａ１が得られるように設定される。

上記入力トランジスタＴ４のソースはグランドに接続されている。この入力トランジスタＴ４のゲートには上記フィードバック電圧ＶＦＢが供給される。従って、この入力トランジスタＴ４には、フィードバック電圧ＶＦＢに応じたドレイン電流Ｉｂが流れる。このドレイン電流Ｉｂは入力差動対３６の入力電流となる。

また、第２増幅器２３は、第１増幅器２２と同様に、電流源３７と、入力差動対３８と、ＮチャネルＭＯＳトランジスタである入力トランジスタＴ５，Ｔ６とを含む差動型のｇｍアンプと、抵抗Ｒ４，Ｒ５とを有する固定利得増幅器である。

電流源３７は、入力差動対３８内のカレントミラー回路３８ａ，３８ｂに定電流Ｉ２を供給する。具体的には、電流源３７は、カレントミラー回路３８ａに電流Ｉ２１を供給するとともに、カレントミラー回路３８ｂに電流Ｉ２３を供給する。

カレントミラー回路３８ａは、ＮＰＮトランジスタＱ５，Ｑ６を含む。ＮＰＮトランジスタＱ５のコレクタ及びベースには電流源３７が接続され、上記電流Ｉ２１が供給される。トランジスタＱ５，Ｑ６のベースは互いに接続され、トランジスタＱ５，Ｑ６のエミッタは抵抗Ｒ１０，Ｒ１１をそれぞれ介して入力トランジスタＴ５のドレインに接続されている。トランジスタＱ６のコレクタは、電源電圧Ｖｃｃを供給するための電源線に上記抵抗Ｒ４を介して接続されている。このカレントミラー回路３８ａは、両トランジスタＱ５，Ｑ６の電気的特性に応じて、トランジスタＱ５に流れる電流Ｉ２１に比例した電流Ｉ２２をトランジスタＱ６に流す。この電流Ｉ２２が抵抗Ｒ４によって電圧変換され、トランジスタＱ６のコレクタ電圧が比較器２５の反転入力端子に入力される。

上記入力トランジスタＴ５のソースはグランドに接続されている。この入力トランジスタＴ５のゲートには上記基準電圧Ｖｒが供給される。従って、この入力トランジスタＴ５には、基準電圧Ｖｒに応じたドレイン電流Ｉｃが流れる。このドレイン電流Ｉｃは入力差動対３８の入力電流となる。

一方、カレントミラー回路３８ｂは、ＮＰＮトランジスタＱ７，Ｑ８を含む。ＮＰＮトランジスタＱ７のコレクタ及びベースには電流源３７が接続され、上記電流Ｉ２３が供給される。トランジスタＱ７，Ｑ８のベースは互いに接続され、トランジスタＱ７，Ｑ８のエミッタは抵抗Ｒ１２，Ｒ１３をそれぞれ介して入力トランジスタＴ６のドレインに接続されている。トランジスタＱ７のコレクタは、電源電圧Ｖｃｃを供給するための電源線に上記抵抗Ｒ５を介して接続されている。このカレントミラー回路３８ｂは、両トランジスタＱ７，Ｑ８の電気的特性に応じて、トランジスタＱ７に流れる電流Ｉ２３に比例した電流Ｉ２４をトランジスタＱ８に流す。この電流Ｉ２４が抵抗Ｒ５によって電圧変換され、トランジスタＱ８のコレクタ電圧が比較器２５の非反転入力端子に入力される。なお、トランジスタＱ５，Ｑ６及びトランジスタＱ７，Ｑ８の電気的特性は、所望の利得Ａ２が得られるように設定される。

上記入力トランジスタＴ６のソースはグランドに接続されている。この入力トランジスタＴ６のゲートには上記平均電圧ＶＦＢａが供給される。従って、この入力トランジスタＴ６には、平均電圧ＶＦＢａに応じたドレイン電流Ｉｄが流れる。このドレイン電流Ｉｄは入力差動対３８の入力電流となる。

また、制御部２４において、上記第２増幅器２３内のトランジスタＱ６のコレクタは、上記第１増幅器２２内のトランジスタＱ２のコレクタと共に抵抗Ｒ４に接続されている。このため、抵抗Ｒ４には、トランジスタＱ２に流れる電流Ｉ１２とトランジスタＱ６に流れる電流Ｉ２２とを加算した電流が流れる。従って、電源電圧Ｖｃｃから抵抗Ｒ４による電圧降下（Ｒ４×（Ｉ１２＋Ｉ２２））分だけ低い電圧が第１電圧Ｖ１として比較器２５の反転入力端子に入力される。このため、電流Ｉ１２を基準に考えた場合には、加算される電流Ｉ２２が増加するほど第１電圧Ｖ１が低下し、反対に、加算される電流Ｉ２２が減少するほど第１電圧Ｖ１が上昇する。

また、制御部２４において、上記第２増幅器２３内の上記トランジスタＱ８のコレクタは、上記第１増幅器２２内のトランジスタＱ４のコレクタと共に抵抗Ｒ５に接続されている。このため、抵抗Ｒ５には、トランジスタＱ４に流れる電流Ｉ１４とトランジスタＱ８に流れる電流Ｉ２４とを加算した電流が流れる。従って、電源電圧Ｖｃｃから抵抗Ｒ５による電圧降下（Ｒ５×（Ｉ１４＋Ｉ２４））分だけ低い電圧が第２電圧Ｖ２として比較器２５の非反転入力端子に入力される。このため、電流Ｉ１４を基準に考えた場合には、加算される電流Ｉ２４が増加するほど第２電圧Ｖ２が低下し、反対に、加算される電流Ｉ２４が減少するほど第２電圧Ｖ２が上昇する。

次に、このように構成された第１増幅器２２、第２増幅器２３及び制御部２４の動作を図３及び図４のシミュレーション結果を参照して説明する。
まず、図３に示すように、平均電圧ＶＦＢａと基準電圧Ｖｒとが等しい場合の動作について説明する。平均電圧ＶＦＢａと基準電圧Ｖｒとが等しい、すなわち差電圧ΔＶｉｎ２が０（ゼロ）の場合には、入力トランジスタＴ５，Ｔ６にそれぞれ流れる電流Ｉｃ，Ｉｄが等しくなる。すると、カレントミラー回路３８ａ，３８ｂにそれぞれ供給される電流Ｉ２１，Ｉ２３が等しくなり、それら電流Ｉ２１，Ｉ２３に比例する電流Ｉ２２，Ｉ２４も等しくなる。このため、電流Ｉ２２と電流Ｉ２４との差分電流はゼロになる。従って、このような場合には、第１増幅器２２のみによって動作する場合と同様の動作となる。

このとき、フィードバック電圧ＶＦＢが基準電圧Ｖｒよりも高い場合には（図３の時刻ｔ１〜ｔ２参照）、入力トランジスタＴ４に流れる電流Ｉｂが入力トランジスタＴ３に流れる電流Ｉａよりも大きくなる。すると、これら電流Ｉｂ，Ｉａの差分値（基準電圧Ｖｒとフィードバック電圧ＶＦＢの差電圧）に応じて、カレントミラー回路３６ｂに供給される電流Ｉ１３がカレントミラー回路３６ａに供給される電流Ｉ１１よりも大きくなる。これに伴って、電流Ｉ１３に比例する電流Ｉ１４が、電流Ｉ１１に比例する電流Ｉ１２よりも大きくなる。これにより、抵抗Ｒ５及び電流Ｉ１４による電圧降下が、抵抗Ｒ４及び電流Ｉ１２による電圧降下よりも大きくなるため、第２電圧Ｖ２（トランジスタＱ４のコレクタ電圧）が第１電圧Ｖ１（トランジスタＱ２のコレクタ電圧）よりも低くなる。なお、このときの第１電圧Ｖ１と第２電圧Ｖ２の差電圧（ここでは、トランジスタＱ２のコレクタ電圧とトランジスタＱ４のコレクタ電圧との差電圧、つまり差動出力電圧ΔＶｏｕｔ１）は、基準電圧Ｖｒとフィードバック電圧ＶＦＢの差電圧によって決まる。すなわち、図３に示すように、基準電圧Ｖｒとフィードバック電圧ＶＦＢの差電圧が小さくなるほど、第１電圧Ｖ１と第２電圧Ｖ２の差電圧が小さくなる。

やがて、フィードバック電圧ＶＦＢと基準電圧Ｖｒとが等しくなると（時刻ｔ２参照）、入力トランジスタＴ３，Ｔ４にそれぞれ流れる電流Ｉａ，Ｉｂが等しくなる。すると、トランジスタＱ２に流れる電流Ｉ１２とトランジスタＱ４に流れる電流Ｉ１４とが等しくなるため、第１電圧Ｖ１と第２電圧Ｖ２とが等しくなる。なお、このように第１電圧Ｖ１が第２電圧Ｖ２を横切ると、比較器２５からＨレベルの出力信号Ｖｃ１が出力される。

続いて、フィードバック電圧ＶＦＢが基準電圧Ｖｒよりも低い場合について説明する。なお、図１に示す回路では、上記Ｈレベルの出力信号Ｖｃ１が出力されると、メイン側のトランジスタＴ１がオンされ、それに伴って出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が上昇し始める。このため、図３の時刻ｔ２以降のようにフィードバック電圧ＶＦＢが減少し続けることはない。しかし、本シミュレーションにおいては、増幅器２２，２３及び制御部２４の動作を明確にするために、Ｈレベルの出力信号Ｖｃ１が出力された後も、フィードバック電圧ＶＦＢが減少し続けるようにしている。この点は、図４のシミュレーション結果においても同様である。

図３の時刻ｔ２以降のように、フィードバック電圧ＶＦＢが基準電圧Ｖｒよりも低い場合には、入力トランジスタＴ４に流れる電流Ｉｂが入力トランジスタＴ３に流れる電流Ｉａよりも小さくなる。すると、これら電流Ｉｂ，Ｉａの差分値に応じて、カレントミラー回路３６ｂに供給される電流Ｉ１３がカレントミラー回路３６ａに供給される電流Ｉ１１よりも小さくなる。これに伴って、電流Ｉ１３に比例する電流Ｉ１４が、電流Ｉ１１に比例する電流Ｉ１２よりも小さくなる。これにより、抵抗Ｒ５及び電流Ｉ１４による電圧降下が、抵抗Ｒ４及び電流Ｉ１２による電圧降下よりも小さくなるため、第２電圧Ｖ２が第１電圧Ｖ１よりも高くなる。なお、このときの第１電圧Ｖ１と第２電圧Ｖ２の差電圧は、基準電圧Ｖｒとフィードバック電圧ＶＦＢの差電圧が大きくなるほど、大きくなる。

以上のように、平均電圧ＶＦＢａと基準電圧Ｖｒとが等しい場合には、フィードバック電圧ＶＦＢと基準電圧Ｖｒとの差電圧ΔＶｉｎ１に合わせて第１電圧Ｖ１及び第２電圧Ｖ２が生成される。従って、この場合には、フィードバック電圧ＶＦＢが基準電圧Ｖｒよりも低くなるときに、第１電圧Ｖ１が第２電圧Ｖ２よりも低くなってＨレベルの出力信号Ｖｃ１が出力され、メイン側のトランジスタＴ１がオンされることになる。

次に、図４に示すように、平均電圧ＶＦＢａが基準電圧Ｖｒよりも高い場合の動作について説明する。このような高い場合には、増幅器２２，２３及び制御部２４は、平均電圧ＶＦＢａが基準電圧Ｖｒに近づくように、第１電圧Ｖ１及び第２電圧Ｖ２を生成する。具体的には、平均電圧ＶＦＢａが基準電圧Ｖｒに近づくように、第１電圧Ｖ１が第２電圧Ｖ２よりも低くなるタイミング（Ｈレベルの出力信号Ｖｃ１が出力されるタイミング）、つまりメイン側のトランジスタＴ１のオンタイミングを調整している。以下に、その詳細な動作について説明する。

図４に示すように、平均電圧ＶＦＢａが基準電圧Ｖｒよりも高い場合には、入力トランジスタＴ６に流れる電流Ｉｄが入力トランジスタＴ５に流れる電流Ｉｃよりも大きくなる。すると、これら電流Ｉｃ，Ｉｄの差分値（基準電圧Ｖｒと平均電圧ＶＦＢａの差電圧ΔＶｉｎ２）に応じて、カレントミラー回路３８ｂに供給される電流Ｉ２３がカレントミラー回路３８ａに供給される電流Ｉ２１よりも大きくなる。これに伴って、電流Ｉ２３に比例する電流Ｉ２４が、電流Ｉ２１に比例する電流Ｉ２２よりも大きくなる。このときの電流Ｉ２２と電流Ｉ２４との差分電流は、基準電圧Ｖｒと平均電圧ＶＦＢａの差電圧ΔＶｉｎ２が大きくなるほど、大きくなる。すなわち、差電圧ΔＶｉｎ２が大きくなるほど、電流Ｉ２４が増加するとともに、電流Ｉ２２が減少する。

このとき、フィードバック電圧ＶＦＢが基準電圧Ｖｒよりも高い場合には（時刻ｔ３〜ｔ４参照）、上述した動作と同様に、入力トランジスタＴ４に流れる電流Ｉｂが入力トランジスタＴ３に流れる電流Ｉａよりも大きくなる。すると、電流Ｉ１３に比例する電流Ｉ１４が、電流Ｉ１１に比例する電流Ｉ１２よりも大きくなる。これにより、抵抗Ｒ５及び電流Ｉ１４による電圧降下が、抵抗Ｒ４及び電流Ｉ１２による電圧降下よりも大きくなるため、トランジスタＱ４のコレクタ電圧がトランジスタＱ２のコレクタ電圧よりも低くなる。このとき、抵抗Ｒ４には電流Ｉ１２と上記差電圧ΔＶｉｎ２が大きくなるほど減少する電流Ｉ２２とを加算した電流が流れ、抵抗Ｒ５には電流Ｉ１４と上記差電圧ΔＶｉｎ２が大きくなるほど増加する電流Ｉ２４とを加算した電流が流れる。このため、第１電圧Ｖ１は、差電圧ΔＶｉｎ２が大きくなって電流Ｉ２２が減少するほど、トランジスタＱ２のコレクタ電圧よりも高い電圧になる。また、第２電圧Ｖ２は、差電圧ΔＶｉｎ２が大きくなって電流Ｉ２４が増加するほど、トランジスタＱ４のコレクタ電圧よりも低い電圧になる。換言すると、第１及び第２電圧Ｖ１，Ｖ２は、トランジスタＱ２のコレクタ電圧とトランジスタＱ４のコレクタ電圧との差電圧である差動出力電圧ΔＶｏｕｔ１から、トランジスタＱ６のコレクタ電圧とトランジスタＱ８のコレクタ電圧との差電圧である差動出力電圧ΔＶｏｕｔ２を減算して生成される。従って、差電圧ΔＶｉｎ２が大きくなるほど差動出力電圧ΔＶｏｕｔ２が大きくなるため、第１電圧Ｖ１と第２電圧Ｖ２との差電圧が差動出力電圧ΔＶｏｕｔ１よりも大きくなる。

このように第１及び第２電圧Ｖ１，Ｖ２の差電圧が差動出力電圧ΔＶｏｕｔ１よりも大きくなると、図４に示すように、フィードバック電圧ＶＦＢが基準電圧Ｖｒより低くなるタイミング（時刻ｔ４）よりも遅れて第１電圧Ｖ１が第２電圧Ｖ２より低くなる（時刻ｔ５）。これにより、比較器２５からＨレベルの出力信号Ｖｃ１が出力され、メイン側のトランジスタＴ１がオンされる。このときの時刻ｔ４から時刻ｔ５までの遅延時間（遅延量）は、差電圧ΔＶｉｎ２に応じて設定される。

換言すると、増幅器２２，２３及び制御部２４は、平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２に応じて、メイン側のトランジスタＴ１のオンタイミングを調整している。より具体的には、制御部２４では、第１増幅器２２の差動出力電圧ΔＶｏｕｔ１が、差電圧ΔＶｉｎ２に応じた差動出力電圧ΔＶｏｕｔ２に達するまでは、第１電圧Ｖ１が未だ第２電圧Ｖ２よりも高いため、メイン側のトランジスタＴ１をオンさせる制御が停止される。そして、制御部２４では、第１増幅器２２の差動出力電圧ΔＶｏｕｔ１が差動出力電圧ΔＶｏｕｔ２に達したときに、第１電圧Ｖ１が第２電圧Ｖ２よりも低くなるため、これに伴ってトランジスタＴ１がオンされる。従って、基準電圧Ｖｒと平均電圧ＶＦＢａとの差電圧ΔＶｉｎ２が大きいほど、差動出力電圧ΔＶｏｕｔ１が差動出力電圧ΔＶｏｕｔ２に達するまでに時間がかかるため、トランジスタＴ１がオフする期間（オフ期間）が長くなる。このオフ期間が長くなった分だけ出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が低下する期間が長くなるため、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａが低下して基準電圧Ｖｒに近づく。

さらに、このとき第１及び第２増幅器２２，２３の利得Ａ１，Ａ２の利得比（Ａ１／Ａ２）を、１／５に設定するようにしているため、平均電圧ＶＦＢａを高精度に基準電圧Ｖｒに収束させることができる。この理由について以下に説明する。

上述したように、第１電圧Ｖ１と第２電圧Ｖ２が等しくなるとき、すなわち比較器２５からＨレベルの出力信号Ｖｃ１が出力されるとき、差動出力電圧ΔＶｏｕｔ１と差動出力電圧ΔＶｏｕｔ２とは以下の関係式が成り立つ。

ΔＶｏｕｔ１＝ΔＶｏｕｔ２ ・・・（１）
ここで、差動出力電圧ΔＶｏｕｔ１は、第１増幅器２２の利得Ａ１に基づいて、基準電圧Ｖｒとフィードバック電圧ＶＦＢとの差電圧ΔＶｉｎ１を増幅した電圧であるため、
ΔＶｏｕｔ１＝ΔＶｉｎ１×Ａ１ ・・・（２）
となる。また、差動出力電圧ΔＶｏｕｔ２は、第２増幅器２３の利得Ａ２に基づいて、基準電圧Ｖｒと平均電圧ＶＦＢａとの差電圧ΔＶｉｎ２を増幅した電圧であるため、
ΔＶｏｕｔ２＝ΔＶｉｎ２×Ａ２ ・・・（３）
となる。従って、これら式１〜式３に基づいて、差電圧ΔＶｉｎ２を下記式４のように表わすことができる。

ΔＶｉｎ２＝（Ａ１／Ａ２）×ΔＶｉｎ１ ・・・（式４）
この式４から明らかなように、利得比（Ａ１／Ａ２）を小さくすることで、差電圧ΔＶｉｎ２、つまり基準電圧Ｖｒと平均電圧ＶＦＢａとの差電圧を小さくすることができる。すなわち、利得比（Ａ１／Ａ２）を小さくすることで、平均電圧ＶＦＢａが基準電圧Ｖｒに近づくように、トランジスタＴ１のオンタイミングを高精度に調整することができる。

なお、上記式１〜式３に基づいて、差電圧ΔＶｉｎ１を下記式５のように表わすことができる。
ΔＶｉｎ１＝（Ａ２／Ａ１）×ΔＶｉｎ２ ・・・（式５）
この式５及び上記式１から、制御部２４は、差電圧ΔＶｉｎ１が、差電圧ΔＶｉｎ２に応じた所定の差、すなわち（Ａ２／Ａ１）×ΔＶｉｎ２に達したときに、メイン側のトランジスタＴ１をオンしているとも言える。

次に、タイマ回路２７の内部構成の一例を図５に従って説明する。
図５に示すように、タイマ回路２７は、オペアンプ４１，４２と、インバータ回路４３と、コンデンサＣ１１と、抵抗Ｒ１５と、トランジスタＴ１１〜Ｔ１４とを含む。

オペアンプ４１の非反転入力端子には入力電圧Ｖｉが供給されている。オペアンプ４１の反転入力端子は抵抗Ｒ１５の第１端子に接続され、その抵抗Ｒ１５の第２端子はグランドに接続されている。また、抵抗Ｒ１５の第１端子はトランジスタＴ１１に接続されている。トランジスタＴ１１はＮチャネルＭＯＳトランジスタであり、ソースが抵抗Ｒ１５に接続され、ゲートがオペアンプ４１の出力端子に接続され、ドレインはトランジスタＴ１２に接続されている。

抵抗Ｒ１５の両端子間には、この抵抗Ｒ１５に流れる電流と抵抗値に応じた電位差が生じる。オペアンプ４１は、抵抗Ｒ１５とトランジスタＴ１１の間のノードの電位を、入力電圧Ｖｉと等しくするように、トランジスタＴ１１のゲート電圧を生成する。従って、トランジスタＴ１１には、入力電圧Ｖｉに応じた電流が流れる。

トランジスタＴ１２はＰチャネルＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給され、ドレインはトランジスタＴ１１に接続され、ゲートは同トランジスタＴ１２のドレインとトランジスタＴ１３のゲートに接続されている。トランジスタＴ１３はトランジスタＴ１２と同型のＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給されている。従って、トランジスタＴ１２とトランジスタＴ１３はカレントミラー回路に含まれ、このカレントミラー回路は、両トランジスタＴ１２，Ｔ１３の電気的特性に応じて、トランジスタＴ１１に流れる電流に比例した電流をトランジスタＴ１３に流す。

トランジスタＴ１３のドレインはコンデンサＣ１１の第１端子とトランジスタＴ１４に接続され、コンデンサＣ１１の第２端子はグランドに接続されている。トランジスタＴ１４はＮチャネルＭＯＳトランジスタであり、ソースがグランドに接続され、ドレインがトランジスタＴ１３、即ちコンデンサＣ１１の第１端子に接続されている。つまり、トランジスタＴ１４はコンデンサＣ１１に並列接続されている。

トランジスタＴ１４のゲートには、インバータ回路４３により出力信号Ｓ１を論理反転した信号Ｓ１ｘが供給されている。出力信号Ｓ１は、図１に示すＲＳ−ＦＦ回路２６から出力される信号であり、この出力信号Ｓ１がＨレベルであるときにメイン側のトランジスタＴ１（図１参照）がオンし、出力信号Ｓ１がＬレベルであるときにトランジスタＴ１がオフする。

一方、トランジスタＴ１４は、信号Ｓ１ｘがＨレベルであるとき、つまり出力信号Ｓ１がＬレベルであるときにオンし、信号Ｓ１ｘがＬレベル（出力信号がＨレベル）であるときにオフする。コンデンサＣ１１にはトランジスタＴ１３から入力電圧Ｖｉに依存した電流が供給される。そして、オンしたトランジスタＴ１４は、コンデンサＣ１１の両端子を互いに接続するため、コンデンサＣ１１の第１端子はグランドレベルとなる。トランジスタＴ１４がオフすると、コンデンサＣ１１は、トランジスタＴ１３から供給される電流により充電される。この結果、コンデンサＣ１１の第１端子のレベルは、グランドレベルから入力電圧Ｖｉに応じて上昇する。

すなわち、タイマ回路２７は、図１に示すメイン側のトランジスタＴ１がオフしているときにコンデンサＣ１１の両端子間を短絡して、ノードＮ１の電圧Ｖｎ１をグランドレベルにリセットする。そして、トランジスタＴ１がオンすると、コンデンサＣ１１の充電を開始する。その結果、ノードＮ１の電圧Ｖｎ１が入力電圧Ｖｉに応じて上昇する。

ノードＮ１はオペアンプ４２の非反転入力端子に接続され、そのオペアンプの反転入力端子には出力電圧Ｖｏが供給されている。オペアンプ４２は、ノードＮ１の電圧Ｖｎ１と出力電圧Ｖｏとを比較し、その比較結果に応じた信号Ｓ２を出力する。上述したように、ノードＮ１の電圧Ｖｎ１は入力電圧Ｖｉに応じて変化する。オペアンプ４２は、電圧Ｖｎ１が出力電圧Ｖｏよりも低いときにＬレベルの信号Ｓ２を出力し、電圧Ｖｎ１が出力電圧Ｖｏよりも高くなるとＨレベルの信号Ｓ２を出力する。そして、電圧Ｖｎ１は、メイン側のトランジスタＴ１がオンすると上昇する。従って、トランジスタＴ１がオンしてからＨレベルの信号Ｓ２が出力されるまでの期間は、入力電圧Ｖｉと出力電圧Ｖｏに依存する。

次に、このように構成されたＤＣ−ＤＣコンバータ１０の動作を図６に従って説明する。なお、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。

今、比較器２５からＨレベルの出力信号Ｖｃ１が出力され、制御回路１２からＨレベルの制御信号ＤＨ及びＬレベルの制御信号ＤＬが出力されている。すると、メイン側のトランジスタＴ１がオンされ、同期側のトランジスタＴ２がオフされる。このようにトランジスタＴ１がオンされると、入力電圧ＶｉからコイルＬ１を介して出力端子Ｐｏに至る電流経路が形成され、コイルＬ１に流れるコイル電流ＩＬが徐々に増加してコイルＬ１にエネルギーが蓄積される。これにより、出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が徐々に上昇する。

やがて、出力信号Ｓ１（出力信号Ｖｃ１）がＨレベルに立ち上がってから所定時間経過後にタイマ回路２７からＨレベルのパルス信号Ｓ２が出力されると、ＲＳ−ＦＦ回路２６がリセットされる。これにより、制御回路１２からＬレベルの制御信号ＤＨ及びＨレベルの制御信号ＤＬが出力されるため、トランジスタＴ１がオフされ、トランジスタＴ２がオンされる。すると、グランドから出力端子Ｐｏに至る電流経路が形成され、この電流経路に流れるコイル電流ＩＬが減少してコイルＬ１に蓄積されたエネルギーが出力端子Ｐｏに向けて放出される。これにより、出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が徐々に低下する。

このとき、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａが基準電圧Ｖｒよりも高い場合には（時刻ｔ１０参照）、制御部２４によって、これら電圧ＶＦＢａ，Ｖｒの差電圧ΔＶｉｎ２及び利得Ａ１，Ａ２に応じた遅延量だけトランジスタＴ１のオンタイミングが遅延される。詳しくは、第２増幅器２３の差動出力電圧ΔＶｏｕｔ２に基づいて比較器２５にオフセットを持たせることで、第１増幅器２２の差動出力電圧ΔＶｏｕｔ１のみの場合（破線参照）に比べて第１電圧Ｖ１と第２電圧Ｖ２との差電圧が増大される。これにより、第１電圧Ｖ１が第２電圧Ｖ２よりも低くなるタイミング、すなわち差動出力電圧ΔＶｏｕｔ１が差動出力電圧ΔＶｏｕｔ２に達するタイミングが遅延されるため、トランジスタＴ１のオンタイミングが遅延される。このように、トランジスタＴ１のオンタイミングが遅延されると、その分だけトランジスタＴ１のオフ期間が増大し、出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が低下する期間が長くなる。このため、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａが低下し、その平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２が小さくなる。

そして、時刻ｔ１１のように、第１電圧Ｖ１が第２電圧Ｖ２よりも低くなると（第１電圧Ｖ１が第２電圧Ｖ２を横切ると）、比較器２５からＨレベルの出力信号Ｖｃ１が出力される。すると、ＲＳ−ＦＦ回路２６がセットされ、制御回路１２からＨレベルの制御信号ＤＨが出力されるため、トランジスタＴ１が再度オンされる。このような動作が繰り返されることにより、出力端子Ｐｏから出力される出力電圧Ｖｏが基準電圧Ｖｒに基づく目標電圧に維持され、且つフィードバック電圧ＶＦＢの平均電圧ＶＦＢａが基準電圧Ｖｒに維持される。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）フィードバック電圧ＶＦＢと基準電圧Ｖｒとの差電圧ΔＶｉｎ１を増幅する第１増幅器２２と、平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２を増幅する第２増幅器２３とを設けるようにした。また、第１増幅器２２の差動出力電圧ΔＶｏｕｔ１が第２増幅器２３の差動出力電圧ΔＶｏｕｔ２に達したとき、つまり上記差電圧ΔＶｉｎ１が上記差電圧ΔＶｉｎ２に応じた差（Ａ２／Ａ１）×ΔＶｉｎ２に達したときに、メイン側のトランジスタＴ１をオンさせる制御をする制御部２４を設けるようにした。これにより、平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧ΔＶｉｎ２に応じて、トランジスタＴ１のオンタイミングが調整される。従って、差電圧ΔＶｉｎ２が大きいほど、トランジスタＴ１のオンタイミングが遅延されるため、トランジスタＴ１のオフ期間が長くなる。このオフ期間が長くなった分だけ出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が低下する期間が長くなるため、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａが低下して基準電圧Ｖｒに近づく。この結果、平均電圧ＶＦＢａと基準電圧Ｖｒとの差を小さく維持することができ、ひいては出力電圧Ｖｏの平均値と基準電圧Ｖｒに基づく目標電圧との差を小さく維持することができる。

（２）第１増幅器２２の利得Ａ１を、第２増幅器２３の利得Ａ２よりも小さく設定するようにした。これにより、制御部２４において、平均電圧ＶＦＢａが基準電圧Ｖｒに近づくように、トランジスタＴ１のオンタイミングを高精度に調整することができる（上記式４参照）。

（第２実施形態）
以下、第２実施形態について、図７〜図９に従って説明する。この実施形態のＤＣ−ＤＣコンバータ１０ａの制御回路１２ａは、電流傾斜検出回路３１及び加算回路３２を追加した点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。

図７に示すように、電流傾斜検出回路３１は、コイルＬ１に流れるコイル電流ＩＬの負の傾斜を検出し、その検出した傾斜に応じたスロープ電圧ＶＳを生成する。
ここで、コイルＬ１に流れる電流ＩＬは、図９に示すように、メイン側のトランジスタＴ１がオンされると増加し、トランジスタＴ１がオフされると減少する。すなわち、コイル電流ＩＬは、その波形において、オン期間は正の傾斜にて変化し、オフ期間は負の傾斜にて変化する。このようなコイル電流ＩＬの変化分は、コイル電流ＩＬにおけるリップル成分であり、このリップル成分はトランジスタＴ１のオンオフに対応して変化する。

従って、上記電流傾斜検出回路３１は、このコイル電流ＩＬのリップル成分（とくに、トランジスタＴ１のオフ期間における負の傾斜）を検出し、そのリップル成分に応じたスロープ電圧ＶＳを生成する。具体的には、電流傾斜検出回路３１は、コイル電流ＩＬのリップル成分に応じて徐々に増加するスロープ電圧ＶＳを生成する。

加算回路３２は、基準電源Ｅ１にて生成される第１基準電圧Ｖｒ１に、電流傾斜検出回路３１にて生成されるスロープ電圧ＶＳを加算して第２基準電圧Ｖｒ２を生成し、その第２基準電圧Ｖｒ２を第１増幅器２２の反転入力端子に出力する。この第２基準電圧Ｖｒ２は、メイン側のトランジスタＴ１のオフ期間におけるコイル電流ＩＬのリップル成分に対応して増加する。

このように第２基準電圧Ｖｒ２を、コイル電流ＩＬのリップル成分に応じて変化させることで、上記第１実施形態における出力電圧Ｖｏのようなリップル成分を擬似的に生成することができる。これにより、出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）のリップル成分（振幅）を小さく設定しても、フィードバック系が不安定になることを抑制することができ、出力電圧Ｖｏを安定化させることができる。ここで、出力電圧Ｖｏのリップル成分は、主に、コイルＬ１に流れるコイル電流ＩＬと、コンデンサＣ１を接続することによる抵抗成分（等価直列抵抗）により決定される。このため、コンデンサＣ１におけるリーク電流を小さくする、すなわち等価直列抵抗の抵抗値を小さくすることで、出力電圧Ｖｏのリップル成分を小さくすることができる。そこで、本実施形態では、コンデンサＣ１として等価直列抵抗の抵抗値の小さなコンデンサ（例えば積層セラミックコンデンサ）を用いる。これにより、リップル成分が少なくなって出力電圧Ｖｏが安定化するとともに、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。

また、第１増幅器２２ａは、反転入力端子に入力される上記第２基準電圧Ｖｒ２と、非反転入力端子に入力されるフィードバック電圧ＶＦＢとの差電圧ΔＶｉｎ１を、利得Ａ１に基づき増幅する。第２増幅器２３ａは、非反転入力端子に入力されるフィードバック電圧ＶＦＢの平均電圧ＶＦＢａと、反転入力端子に供給される第１基準電圧Ｖｒ１との差電圧ΔＶｉｎ２を、利得Ａ２に基づき増幅する。なお、これら第１及び第２増幅器２２ａ，２３ａの内部構成は、図２に示した回路と同様であり、基準電圧Ｖｒに代えて第２基準電圧Ｖｒ２及び第１基準電圧Ｖｒ１がそれぞれ入力トランジスタＴ３及び入力トランジスタＴ５のゲートに供給される点が異なるだけである。

次に、電流傾斜検出回路３１の内部構成の一例を図８に従って説明する。
図８に示すように、電流傾斜検出回路３１は、オペアンプ５１と、遅延回路５２と、スイッチＳＷ１と、コンデンサＣ２１とを含む。

オペアンプ５１の非反転入力端子は図７に示すコンバータ部１１に含まれるコイルＬ１の入力側端子、すなわちトランジスタＴ１１，Ｔ１２間のノードに接続され、そのノードにおける電圧（コイル電圧）ＶＬが供給される。また、このノードにはスイッチＳＷ１の第１端子が接続されている。スイッチＳＷ１の第２端子は、オペアンプ５１の反転入力端子と、コンデンサＣ２１の第１端子とに接続され、コンデンサＣ２１の第２端子はグランドに接続されている。スイッチＳＷ１の制御端子は遅延回路５２に接続されている。

遅延回路５２には、メイン側のトランジスタＴ１（図７参照）をオンオフ制御するための制御信号ＤＨが供給される。遅延回路５２は、Ｈレベルの制御信号ＤＨに応答してＨレベルの遅延信号ＣＳを出力し、Ｌレベルの制御信号ＤＨに応答してそのＬレベルの信号ＤＨから所定時間遅延してＬレベルの遅延信号ＣＳを出力する（図９参照）。スイッチＳＷ１は、Ｈレベルの遅延信号ＣＳに応答してオンし、Ｌレベルの遅延信号ＣＳに応答してオフする。

スイッチＳＷ１がオンすると、オペアンプ５１の両端子にはコイル電圧ＶＬが供給される。また、このコイル電圧ＶＬはコンデンサＣ２１の第１端子に供給される。従って、コンデンサＣ２１の第１端子の電圧は、オペアンプ５１の端子電圧と等しくなる。

スイッチＳＷ１がオフすると、オペアンプ５１の反転入力端子とコンデンサＣ２１の第１端子にはコイル電圧ＶＬが供給されなくなる。その結果、オペアンプ５１の反転入力端子の電圧は、コンデンサＣ２１の端子電圧、すなわちコンデンサＣ２１によりスイッチＳＷ１をオフする直前の電圧を保持した電圧となる。このコンデンサＣ２１に保持した電圧を保持電圧ＶＬｓとする。

上記遅延回路５２は、オペアンプ５１の２つの入力端子に供給される電圧が互いに同じ値であるときに、その２つの入力端子のうちの何れか一方（本実施形態では反転入力端子）における電圧をコンデンサＣ２１に保持するために設けられている。上述したように、オペアンプ５１の非反転入力端子は図７に示すコイルＬ１の入力側端子に直接的に接続され、オペアンプ５１の反転入力端子はスイッチＳＷ１を介して接続されている。また、オペアンプ５１の反転入力端子にはコンデンサＣ２１が接続されている。そして、コイル電圧ＶＬは、図７に示すトランジスタＴ１，Ｔ２の切り替えに応じて変化する。このため、スイッチＳＷ１をオンしているときに、オペアンプ５１の両端子における電圧レベルが互いに相違する期間がある。このため、スイッチＳＷ１をオフするタイミングをトランジスタＴ１，Ｔ２の切り替えよりも所定時間遅らせることで、オペアンプ５１の両入力端子の電圧レベルが互いに等しくなってからスイッチＳＷ１をオフしてその電圧をコンデンサＣ２１に保持するようにしている。

上記コイル電圧ＶＬは、トランジスタＴ１のオン期間では、入力電圧Ｖｉに応じた電圧となる。そして、コイル電圧ＶＬは、トランジスタＴ２のオフ期間に、トランジスタＴ２のオン抵抗によって、コイル電流ＩＬに応じて変化する。なお、オフ期間に、コイル電流ＩＬは減少し、そのコイル電流ＩＬに応じてコイル電圧ＶＬが上昇する。

オペアンプ５１は、両端子における電位差を増幅した電位差を増幅した電圧をスロープ電圧ＶＳとして出力する。このスロープ電圧ＶＳは、コイル電圧ＶＬと保持電圧ＶＬｓの電位差に対応する、すなわちオフ期間におけるコイル電流ＩＬの変化量（リップル成分）に対応する。このスロープ電圧ＶＳは、オン期間は０Ｖとなり、スイッチＳＷ１がオフされると、徐々に上昇する。このため、このスロープ電圧ＶＳが第１基準電圧Ｖｒ１に重畳されて生成される第２基準電圧Ｖｒ２は、図９に示すように、オン期間は第１基準電圧Ｖｒ１のレベル（一点鎖線参照）となり、スイッチＳＷ１がオフされると、徐々に上昇する。

次に、このように構成されたＤＣ−ＤＣコンバータ１０の動作を図９に従って説明する。なお、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。

今、比較器２５からＨレベルの出力信号Ｖｃ１が出力され、制御回路１２からＨレベルの制御信号ＤＨ及びＬレベルの制御信号ＤＬが出力され、メイン側のトランジスタＴ１がオンされ、同期側のトランジスタＴ２がオフされている（時刻ｔ２０参照）。このようにトランジスタＴ１がオンされると、入力電圧ＶｉからコイルＬ１を介して出力端子Ｐｏに至る電流経路が形成され、コイルＬ１に流れるコイル電流ＩＬが徐々に増加してコイルＬ１にエネルギーが蓄積される。これにより、出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が徐々に上昇する。なお、このトランジスタＴ１のオン期間における電流傾斜検出回路３１では、Ｈレベルの制御信号ＤＨに応答してＨレベルの遅延信号ＣＳが出力されるため、スイッチＳＷ１がオンされ、０Ｖのスロープ電圧ＶＳが生成される。従って、このトランジスタＴ１のオン期間では、第２基準電圧Ｖｒ２が第１基準電圧Ｖｒ１と同じ電圧レベルとなる。

やがて、出力信号Ｓ１（出力信号Ｖｃ１）がＨレベルに立ち上がってから所定時間経過後にタイマ回路２７からＨレベルのパルス信号Ｓ２が出力されると、ＲＳ−ＦＦ回路２６がリセットされる（時刻ｔ２１）。これにより、制御回路１２からＬレベルの制御信号ＤＨ及びＨレベルの制御信号ＤＬが出力されるため、トランジスタＴ１がオフされ、トランジスタＴ２がオンされる。すると、グランドから出力端子Ｐｏに至る電流経路が形成され、この電流経路に流れるコイル電流ＩＬが減少してコイルＬ１に蓄積されたエネルギーが出力端子Ｐｏに向けて放出される。これにより、出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が徐々に低下する。一方、電流傾斜検出回路３１では、Ｌレベルの制御信号ＤＨに応答してその制御信号ＤＨから所定時間経過してＬレベルの遅延信号ＣＳが出力されるため、スイッチＳＷ１がオフされ、コイル電流ＩＬの変化量に応じて徐々に増加するスロープ電圧ＶＳが生成される。従って、このトランジスタＴ１のオフ期間では、第２基準電圧Ｖｒ２は徐々に上昇する。

ここで、第２増幅器２３ａが動作していないと仮定した場合には、フィードバック電圧ＶＦＢが第２基準電圧Ｖｒ２よりも低くなると（時刻ｔ２２）、第１電圧Ｖ１が第２電圧Ｖ２を横切るため、比較器２５からＨレベルの出力信号Ｖｃ１が出力される。これにより、Ｈレベルの制御信号ＤＨが出力されるため、トランジスタＴ１が再度オンされる。但し、この場合には、図９に示すように、フィードバック電圧ＶＦＢが第１基準電圧Ｖｒ１よりも上昇することになる。このため、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａと第１基準電圧Ｖｒ１との差電圧ΔＶｉｎ２が大きくなってしまう。

これに対し、第２増幅器２３ａを動作させることによって、平均電圧ＶＦＢａと第１基準電圧Ｖｒ１との差電圧ΔＶｉｎ２及び増幅器２２ａ，２３ａの利得Ａ１，Ａ２に応じた遅延量だけトランジスタＴ１のオンタイミングを遅延させることができる。すなわち、平均電圧ＶＦＢａと第１基準電圧Ｖｒ１との差電圧ΔＶｉｎ２が大きいほど、フィードバック電圧ＶＦＢと第２基準電圧Ｖｒ２との差電圧ΔＶｉｎ１が上記差電圧ΔＶｉｎ２に応じた差（Ａ２／Ａ１）×ΔＶｉｎ２に達するまでに時間がかかる。このため、トランジスタＴ１のオンタイミングの遅延量が大きくなる。これによって、図９の時刻ｔ２３のように、フィードバック電圧ＶＦＢが第１基準電圧Ｖｒ１よりも低くなった後、上記遅延量だけ遅延してＨレベルの出力信号Ｖｃ１が出力され、トランジスタＴ１がオンされる。このように、トランジスタＴ１のオンタイミングが遅くなると、その分だけトランジスタＴ１のオフ期間が増大し、出力電圧Ｖｏ（フィードバック電圧ＶＦＢ）が低下する期間が長くなる。このため、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａが低下し、その平均電圧ＶＦＢａと第１基準電圧Ｖｒ１との差電圧ΔＶｉｎ２が小さくなる。この結果、平均電圧ＶＦＢａと第１基準電圧Ｖｒ１との差を小さく維持することができ、ひいては出力電圧Ｖｏの平均値と第１基準電圧Ｖｒ１に基づく目標電圧との差を小さく維持することができる。

そして、上述のように時刻ｔ２３において、比較器２５からＨレベルの出力信号Ｖｃ１が出力されると、ＲＳ−ＦＦ回路２６がセットされ、制御回路１２からＨレベルの制御信号ＤＨが出力されるため、トランジスタＴ１が再度オンされる。このような動作が繰り返されることにより、出力端子Ｐｏから出力される出力電圧Ｖｏが第１基準電圧Ｖｒ１に基づく目標電圧に維持される。さらに、出力電圧Ｖｏ等が安定した状態では、トランジスタＴ１のオフ期間におけるコイル電流ＩＬの変化量は、一定値であるため、安定した間隔（周期）でトランジスタＴ１，Ｔ２をオンオフすることができる。このため、コイル電流ＩＬのリップル成分を低減し、出力電圧Ｖｏを安定化させることができる。

以上説明した実施形態によれば、第１実施形態の（１）及び（２）の作用効果に加えて以下の効果を奏する。
（３）制御回路１２の電流傾斜検出回路３１は、コイル電流ＩＬのリップル成分のみを検出し、その検出結果に応じたスロープ電圧ＶＳを生成する。加算回路３２は、第１基準電圧Ｖｒ１にスロープ電圧ＶＳを加算して第２基準電圧Ｖｒ２を生成する。また、第１増幅器２２ａは、出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢと第２基準電圧Ｖｒ２との差電圧を増幅し、第２増幅器２３ａは、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａと第１基準電圧Ｖｒ１との差電圧を増幅する。そして、比較器２５は、両増幅器２２ａ，２３ａの出力によって生成される第１電圧Ｖ１と第２電圧Ｖ２とを比較し、その比較結果に応じた出力信号Ｖｃ１を出力する。制御回路１２は、この出力信号Ｖｃ１に基づいてコンバータ部１１のトランジスタＴ１，Ｔ２をオンオフするようにした。その結果、リップルが少ない出力電圧ＶｏであってもトランジスタＴ１，Ｔ２を周期的にオンオフ制御することができるため、出力電圧Ｖｏの安定化を図ることができる。

（４）電流傾斜検出回路３１は、コイル電流ＩＬのリップル成分のみを検出し、その検出結果に応じたスロープ電圧ＶＳを生成する。従って、出力端子Ｐｏに接続された負荷（図示略）によるコンバータ部１１における電流（出力電流）のＤＣ的な増減は、スロープ電圧ＶＳに影響しない。このため、出力電流を検出する方式と比べて、安定した出力電圧Ｖｏを生成することができる。

（５）平滑用コンデンサＣ１を接続することによる等価直列抵抗の抵抗値を小さくすることができるため、コンデンサＣ１に例えば積層セラミックコンデンサを用いることができ、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。

なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第２実施形態では、コイル電流ＩＬのリップル成分に応じたスロープ電圧ＶＳを第１基準電圧Ｖｒ１に付加して第２基準電圧Ｖｒ２を生成するようにした。これに限らず、例えばスロープ電圧ＶＳをフィードバック電圧ＶＦＢに付加するようにしてもよい。

例えば図１０に示すように、制御回路１２ｂは、加算回路３２ａを含む。加算回路３２ａの第１の入力端子は抵抗Ｒ１と抵抗Ｒ２の間に接続され、フィードバック電圧ＶＦＢが供給される。加算回路３２ａの第２の入力端子には電流傾斜検出回路３１に接続され、スロープ電圧ＶＳが供給される。加算回路３２ａは、第１の入力端子に供給されるフィードバック電圧ＶＦＢに対して、第２の入力端子に供給されるスロープ電圧ＶＳを重畳してフィードバック電圧ＶＦ２を生成する。このとき、第１増幅器２２ｂは、フィードバック電圧ＶＦ２と基準電圧Ｖｒとの差電圧を増幅し、第２増幅器２３ｂは、フィードバック電圧ＶＦＢの平均電圧ＶＦＢａと基準電圧Ｖｒとの差電圧を増幅する。そして、比較器２５は、両増幅器２２ｂ，２３ｂの出力によって生成される第１電圧Ｖ１と第２電圧Ｖ２とを比較し、その比較結果に応じた出力信号Ｖｃ１を出力する。このように構成したＤＣ−ＤＣコンバータは、上記第２実施形態と同様の効果を奏する。

・上記第２実施形態におけるスロープ電圧ＶＳの生成方法は特に制限されない。例えば、コンバータ部１１における出力電流を検出し、その検出結果に応じてスロープ電圧を生成する方式であってもよい。

・上記第２実施形態では、図８に示す遅延回路５２に制御信号ＤＨを供給するようにしたが、トランジスタＴ１のオン期間又はオフ期間に対応する信号であればよく、図７に示す制御信号ＳＨや出力信号Ｓ１を遅延回路５２に供給するようにしてもよい。また、トランジスタＴ２をオンオフするための信号ＤＬ，ＳＬを論理反転して遅延回路５２に供給する、又は信号ＤＬ，ＳＬを遅延回路５２に供給してその遅延回路５２内で論理反転するようにしてもよい。

・上記各実施形態において、タイマ回路２７を、出力信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに依存した時間経過後にＨレベルのパルス信号Ｓ２を出力するように構成したが、このタイマ回路２７の構成を適宜変更してもよい。

例えばタイマ回路２７を、出力信号Ｓ１の立ち上がりタイミングから、固定された時間経過後にＨレベルのパルス信号Ｓ２を出力するように構成してもよい。また、タイマ回路２７を、出力電圧Ｖｏのみに依存したタイミングでパルス信号Ｓ２を出力するように構成してもよい。また、タイマ回路２７を、入力電圧Ｖｉのみに依存したタイミングでパルス信号Ｓ２を出力するように構成してもよい。

あるいは、ＲＳ−ＦＦ回路２６及びタイマ回路２７に代えて１ショットフリップフロップ回路を設けるようにしてもよい。
・上記第２実施形態では、同期側のトランジスタＴ２のオン抵抗により、コイル電圧ＶＬがコイル電流ＩＬに応じて変化するようにしている。従って、コイル電圧ＶＬがコイル電流ＩＬに応じて変化可能であれば、同期側のスイッチ回路の構成を適宜変更してもよい。例えばトランジスタＴ２に代えて、抵抗とダイオードの直列回路を接続するようにしてもよい。

・上記第１実施形態では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２にて分圧した分圧電圧をフィードバック電圧ＶＦＢとしたが、これに限らず、例えば出力電圧Ｖｏそのものをフィードバック電圧ＶＦＢとしてもよい。

・上記各実施形態では、スイッチ回路の一例としてＮチャネルＭＯＳトランジスタを開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態におけるトランジスタＴ１，Ｔ２を各制御回路１２，１２ａ，１２ｂに含めるようにしてもよい。また、コンバータ部１１を各制御回路１２，１２ａ，１２ｂに含めるようにしてもよい。

・上記各実施形態では、オン時間固定型のＤＣ−ＤＣコンバータに具体化したが、オフ時間固定型のＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態では、入力電圧Ｖｉを降圧した出力電圧Ｖｏを生成する降圧型のＤＣ−ＤＣコンバータに具体化したが、入力電圧Ｖｉを昇圧した出力電圧Ｖｏを生成する昇圧型のＤＣ−ＤＣコンバータに具体化してもよい。

以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式のＤＣ−ＤＣコンバータであって、
第１基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅する第１増幅器と、
前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
を有することを特徴とするＤＣ−ＤＣコンバータ。
（付記２）
コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式のＤＣ−ＤＣコンバータであって、
第１基準電圧にスロープを与えた第２基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅する第１増幅器と、
前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
を有することを特徴とするＤＣ−ＤＣコンバータ。
（付記３）
コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式のＤＣ−ＤＣコンバータであって、
出力電圧に応じたフィードバック電圧にスロープを与えた第１電圧と第１基準電圧との第１の差を増幅する第１増幅器と、
前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
を有することを特徴とするＤＣ−ＤＣコンバータ。
（付記４）
前記制御部は、前記第１の差としての前記第２基準電圧から前記出力電圧を減じた差が、前記第２の差としての前記積分値から前記第１基準電圧を減じた差に応じた前記差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をすることを特徴とする付記２に記載のＤＣ−ＤＣコンバータ。
（付記５）
前記制御部は、前記第１の差が、前記第２の差に応じた前記差に達するまでは、前記スイッチ回路のオンオフを切り替える制御を停止することを特徴とする付記２〜４のいずれか１つに記載のＤＣ−ＤＣコンバータ。
（付記６）
前記第１増幅器の利得は、前記第２増幅器の利得よりも小さいことを特徴とする付記１〜５のいずれか１つに記載のＤＣ−ＤＣコンバータ。
（付記７）
前記スイッチ回路と前記出力電圧を出力する出力端子との間に接続されたコイルと、
前記スイッチ回路のオフ期間に前記コイルに流れるコイル電流の傾斜に応じたスロープ電圧を生成する電流傾斜検出回路と、
前記スロープ電圧を前記第１基準電圧に付加して前記第２基準電圧を生成する加算回路と、
を有することを特徴とする付記２に記載のＤＣ−ＤＣコンバータ。
（付記８）
前記制御部は、前記第１増幅器の出力端子と前記第２増幅器の出力端子とを接続することを特徴とする付記１〜７のいずれか１つに記載のＤＣ−ＤＣコンバータ。
（付記９）
前記第１増幅器及び前記第２増幅器は、トランスコンダクタンスアンプと該トランスコンダクタンスアンプの出力電流を電圧変換するための抵抗とを含むことを特徴とする付記１〜８のいずれか１つに記載のＤＣ−ＤＣコンバータ。
（付記１０）
コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式の電源装置の制御回路であって、
第１基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅する第１増幅器と、
前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
を有することを特徴とする制御回路。
（付記１１）
コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式の電源装置の制御回路であって、
第１基準電圧にスロープを与えた第２基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅する第１増幅器と、
前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
を有することを特徴とする制御回路。
（付記１２）
コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式の電源装置の電源電圧制御方法であって、
第１基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅するとともに、前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅し、
前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする、
ことを特徴とする電源電圧制御方法。
（付記１３）
コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式の電源装置の電源電圧制御方法であって、
第１基準電圧にスロープを与えた第２基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅するとともに、前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅し、
前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする、
ことを特徴とする電源電圧制御方法。

１０，１０ａ，１０ｂ ＤＣ−ＤＣコンバータ（電源装置）
１２，１２ａ，１２ｂ 制御回路
２１ 積分回路
２２，２２ａ，２２ｂ 第１増幅器
２３，２３ａ，２３ｂ 第２増幅器
２４ 制御部
２５ 比較器（コンパレータ）
３１ 電流傾斜検出回路
３２ 加算回路
Ｔ１ トランジスタ（スイッチ回路）
Ｌ１ コイル

Claims (10)

1. コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式のＤＣ−ＤＣコンバータであって、
   第１基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅する第１増幅器と、
   前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
   前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
   を有することを特徴とするＤＣ−ＤＣコンバータ。
2. コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式のＤＣ−ＤＣコンバータであって、
   第１基準電圧にスロープを与えた第２基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅する第１増幅器と、
   前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
   前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
   を有することを特徴とするＤＣ−ＤＣコンバータ。
3. コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式のＤＣ−ＤＣコンバータであって、
   出力電圧に応じたフィードバック電圧にスロープを与えた第１電圧と第１基準電圧との第１の差を増幅する第１増幅器と、
   前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
   前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
   を有することを特徴とするＤＣ−ＤＣコンバータ。
4. 前記制御部は、前記第１の差としての前記第２基準電圧から前記出力電圧を減じた差が、前記第２の差としての前記積分値から前記第１基準電圧を減じた差に応じた前記差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をすることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
5. 前記制御部は、前記第１の差が、前記第２の差に応じた前記差に達するまでは、前記スイッチ回路のオンオフを切り替える制御を停止することを特徴とする請求項２〜４のいずれか１つに記載のＤＣ−ＤＣコンバータ。
6. 前記第１増幅器の利得は、前記第２増幅器の利得よりも小さいことを特徴とする請求項１〜５のいずれか１つに記載のＤＣ−ＤＣコンバータ。
7. 前記スイッチ回路と前記出力電圧を出力する出力端子との間に接続されたコイルと、
   前記スイッチ回路のオフ期間に前記コイルに流れるコイル電流の傾斜に応じたスロープ電圧を生成する電流傾斜検出回路と、
   前記スロープ電圧を前記第１基準電圧に付加して前記第２基準電圧を生成する加算回路と、
   を有することを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
8. 前記制御部は、前記第１増幅器の出力端子と前記第２増幅器の出力端子とを接続することを特徴とする請求項１〜７のいずれか１つに記載のＤＣ−ＤＣコンバータ。
9. コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式の電源装置の制御回路であって、
   第１基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅する第１増幅器と、
   前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅する第２増幅器と、
   前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする制御部と、
   を有することを特徴とする制御回路。
10. コンパレータの比較結果に応じてスイッチ回路をオンオフ制御するコンパレータ方式の電源装置の電源電圧制御方法であって、
    第１基準電圧と出力電圧に応じたフィードバック電圧との第１の差を増幅するとともに、前記第１基準電圧と前記フィードバック電圧の積分値との第２の差を増幅し、
    前記第１の差が、前記第２の差に応じた差に達した場合に、前記スイッチ回路のオンオフを切り替える制御をする、
    ことを特徴とする電源電圧制御方法。

Images