[go: up one dir, main page]

JP2010525558A - 電気的相互接続構造体及びその形成方法 - Google Patents

電気的相互接続構造体及びその形成方法 Download PDF

Info

Publication number
JP2010525558A
JP2010525558A JP2010502479A JP2010502479A JP2010525558A JP 2010525558 A JP2010525558 A JP 2010525558A JP 2010502479 A JP2010502479 A JP 2010502479A JP 2010502479 A JP2010502479 A JP 2010502479A JP 2010525558 A JP2010525558 A JP 2010525558A
Authority
JP
Japan
Prior art keywords
solder
metal core
solderless
conductive pad
core structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010502479A
Other languages
English (en)
Other versions
JP2010525558A5 (ja
JP5186550B2 (ja
Inventor
ブックウォルター、ステファン、レスリー
ファーマン、ブルース、ケネス
グルーバー、ピーター、アルフレッド
ナ、ジェウーン
シー、ダユアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010525558A publication Critical patent/JP2010525558A/ja
Publication of JP2010525558A5 publication Critical patent/JP2010525558A5/ja
Application granted granted Critical
Publication of JP5186550B2 publication Critical patent/JP5186550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H01L2224/17505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 電気的相互接続構造体及びその作成方法を提供する。
【解決手段】 電気的構造体は、第１の導電性パッドを含む第１の基板と、第２の導電性パッドを含む第２の基板と、第１の導電性パッドを第２の導電性パッドに電気的かつ機械的に接続する相互接続構造体とを含む。相互接続構造体は、無はんだ金属コア構造体と、第１のはんだ構造体と、第２のはんだ構造体とを含む。第１のはんだ構造体は、無はんだ金属コア構造体の第１の部分を第１の導電性パッドに電気的かつ機械的に接続する。第２のはんだ構造体は、無はんだ金属コア構造体の第２の部分を第２の導電性パッドに電気的かつ機械的に接続する。
【選択図】 図１

Description

本発明は、電気的相互接続構造体及び電気的相互接続構造体を形成するための関連する方法に関する。
通常、構造体間の接続は信頼性が低く故障し易い。
従って、当技術分野において、上記の欠点及び制約のうちの少なくとも１つを克服する必要性が存在する。
本発明は、第１の導電性パッドを含む第１の基板と、第２の導電性パッドを含む第２の基板と、第１の導電性パッドを第２の導電性パッドに電気的かつ機械的に接続する相互接続構造体とを備えた電気的構造体を提供する。ここで相互接続構造体は、無はんだ（non-solder）金属コア構造体と、無はんだ金属コア構造体の第１の部分と直接機械的に接触する第１のはんだ構造体と、無はんだ金属コア構造体の第２の部分と直接機械的に接触する第２のはんだ構造体とを含み、第１のはんだ構造体は、無はんだ金属コア構造体の第１の部分を第１の導電性パッドに電気的かつ機械的に接続し、第２のはんだ構造体は、無はんだ金属コア構造体の第２の部分を第２の導電性パッドに電気的かつ機械的に接続する。
本発明は、第１の導電性パッドを含む第１の基板と、第２の導電性パッドを含む第２の基板と、第１の導電性パッドを第２の導電性パッドに電気的かつ機械的に接続する相互接続構造体とを備えた電気的構造体を提供するが、ここで相互接続構造体は、無はんだ金属コア構造体と、無はんだ金属コア構造体の全外表面を覆うはんだ層とを含み、全外表面は、第１の金属構造体を完全に取り囲み、はんだ層は、無はんだ金属コア構造体の全表面と直接に電気的かつ機械的に接触し、またはんだ層は、無はんだ金属コア構造体を第１の導電性パッド及び第２の導電性パッドに電気的かつ機械的に接続する。
本発明は、第１の導電性パッドを含む第１の基板と、第２の導電性パッドを含む第２の基板と、円筒形状を備えた無はんだ金属コア構造体を含むトランスファー（転移）膜とを準備するステップと、第１の導電性パッド上に第１のはんだ構造体を形成するステップと、第１のはんだ構造体を形成するステップの後で、無はんだ金属コア構造体の第１の側面が第１のはんだ構造体と接触するようにトランスファー膜を配置する第１の位置決めステップと、第１の位置決めステップの後で、第１のはんだ構造体を溶融させて無はんだ金属コア構造体の第１の側面と第１の導電性パッドとの間に電気的かつ機械的接続を形成するのに十分な温度まで無はんだ金属コア構造体を加熱する第１の加熱ステップと、第１の加熱ステップの後で、無はんだ金属コア構造体からトランスファー膜を除去するステップと、第２の導電性パッド上に第２のはんだ構造体を形成するステップと、第２のはんだ構造体を形成するステップの後で、無はんだ金属コア構造体の第２の側面が第２のはんだ構造体と接触するように、無はんだ金属コア構造体を含む第１の基板を配置する第２の位置決めステップと、第２の位置決めステップの後で、第２のはんだ構造体のはんだを溶融させ、無はんだ金属コア構造体の第２の側面と第２の導電性パッドとの間に電気的かつ機械的接続を形成するのに十分な温度まで無はんだ金属コア構造体を加熱して第１の導電性パッドと第２の導電性パッドとの間に電気的かつ機械的接続をもたらす第２の加熱ステップとを含む、電気的構造体を形成する方法を提供する。
本発明は、第１の導電性パッドを含む第１の基板と、第２の導電性パッドを含む第２の基板と、第１のキャビティを含む第１のトランスファー基板と、球形状を備え、第１のキャビティの直径よりも小さな直径を備える無はんだ金属コア構造体とを準備するステップと、第１の導電性パッド上に第１のはんだ構造体を形成するステップと、第１のトランスファー基板内の第１のキャビティ内に無はんだ金属コア構造体をディスペンス（分配）するステップと、ディスペンスするステップの後で、無はんだ金属コア構造体の表面の第１の部分が第１のはんだ構造体と接触するように、第１のトランスファー基板を配置する第１の位置決めステップと、第１の位置決めステップの後で、第１のはんだ構造体を溶融させて無はんだ金属コア構造体の表面の第１の部分と第１の導電性パッドとの間に電気的かつ機械的接続を形成するのに十分な温度まで無はんだ金属コア構造体を加熱する第１の加熱ステップと、第１の加熱ステップの後で、無はんだ金属コア構造体から第１のトランスファー基板を除去するステップと、第２の導電性パッド上に第２のはんだ構造体を形成するステップと、無はんだ金属コア構造体の表面の第２の部分が第２のはんだ構造体と接触するように無はんだ金属コア構造体を含む第１の基板を配置する第２の位置決めステップと、第２の位置決めステップの後に、第２のはんだ構造体を溶融させ、無はんだ金属コア構造体の表面の第２の部分と第２の導電性パッドとの間に電気的かつ機械的接続を形成するのに十分な温度まで無はんだ金属コア構造体を加熱して第１の導電性パッドと第２の導電性パッドとの間に電気的かつ機械的接続をもたらすステップとを含む、電気的構造体を形成する方法を提供する。
本発明は、第１の導電性パッドを含む第１の基板と、第２の導電性パッドを含む第２の基板と、第１のキャビティを含む第１のトランスファー基板と、球形状を備え、第１のキャビティの直径よりも小さな直径を備える第１の無はんだ金属コア構造体と、球形状を備え、第１のキャビティの直径よりも小さな直径を備える第２の無はんだ金属コア構造体とを準備するステップと、第１の導電性パッド上に第１のはんだ構造体を形成するステップと、第１のトランスファー基板内の第１のキャビティ内に第１の無はんだ金属コア構造体をディスペンスする第１のディスペンス・ステップと、第１のディスペンス・ステップの後で、第１の無はんだ金属コア構造体の表面の第１の部分が第１のはんだ構造体と接触するように第１のトランスファー基板を配置する第１の位置決めステップと、第１の位置決めステップの後で、第１のはんだ構造体を溶融させて第１の無はんだ金属コア構造体の表面の第１の部分と第１の導電性パッドとの間に電気的かつ機械的接続を形成するのに十分な温度まで第１の無はんだ金属コア構造体を加熱する第１の加熱ステップと、第１の加熱ステップの後に、無はんだ金属コア構造体から第１のトランスファー基板を除去するステップと、第１のアンダーフィル封止材料層を第１の基板に塗布するステップと、第１の無はんだ金属コア構造体の表面の第２の部分の上に第２のはんだ構造体を形成するステップと、第１のトランスファー基板内の第１のキャビティ内に第２の無はんだ金属コア構造体をディスペンスする第２のディスペンス・ステップと、第２のディスペンス・ステップの後で、第２の無はんだ金属コア構造体の表面の第１の部分が第２のはんだ構造体と接触するように第１のトランスファー基板を配置する第２の位置決めステップと、第２の位置決めステップの後で、第２のはんだ構造体を溶融させて第１の無はんだ金属コア構造体の表面の第２の部分と第２の無はんだ金属コア構造体の表面の第１の部分との間に電気的かつ機械的接続を形成するのに十分な温度まで第２の無はんだ金属コア構造体を加熱する第２の加熱ステップと、第２の加熱ステップの後で、第２の無はんだ金属コア構造体から、第２の無はんだ金属コア構造体の第１の部分及び第１のトランスファー基板を除去するステップと、第２の導電性パッド上に第３のはんだ構造体を形成するステップと、第２の無はんだ金属コア構造体の表面の第２の部分が第２のはんだ構造体と接触するように、第１の無はんだ金属コア構造体及び第２の無はんだ金属コア構造体を含む第１の基板を配置する第３の位置決めステップと、第３の位置決めステップの後で、第３のはんだ構造体のはんだを溶融させ、第２の無はんだ金属コア構造体の表面の第２の部分と第２の導電性パッドとの間に電気的かつ機械的接続を形成するのに十分な温度まで第２の無はんだ金属コア構造体を加熱して第１の導電性パッドと第２の導電性パッドとの間に電気的かつ機械的接続をもたらす第３の加熱ステップとを含む、電気的構造体を形成する方法を提供する。
本発明は、第１の導電性パッド及び第２の導電性パッドを含む第１の基板と、第３の導電性パッド及び第４の導電性パッドを含む第２の基板と、第１のキャビティ及び第２のキャビティを含む第１のトランスファー基板と、球形状を備え、第１のキャビティの直径よりも小さな直径を備える無はんだ金属コア構造体とを準備するステップと、第１の導電性パッド上に第１のはんだ構造体を形成するステップと、第２の導電性パッド上に第２のはんだ構造体を形成するステップと、第１のキャビティに対応する開口部を有する膜で第２のキャビティを覆うステップと、第１のトランスファー基板内の第１のキャビティ内に無はんだ金属コア構造体をディスペンスするステップと、無はんだ金属コア構造体の表面の第１の部分が第１のはんだ構造体に接触し、かつ、第２のキャビティが第２のはんだ構造体に位置合せされるように第１のトランスファー基板を配置する第１の位置決めステップと、第１のはんだ構造体を溶融させて無はんだ金属コア構造体の表面の第１の部分と第１の導電性パッドとの間に電気的かつ機械的接続を形成するのに十分な温度まで無はんだ金属コア構造体を加熱する第１の加熱ステップと、無はんだ金属コア構造体から第１のトランスファー基板を除去するステップと、第３の導電性パッド上に第３のはんだ構造体を形成するステップと、第４の導電性パッド上に第４のはんだ構造体を形成するステップと、無はんだ金属コア構造体の表面の第２の部分が第３のはんだ構造体と接触し、かつ、第２のはんだ構造体が第４のはんだ構造体と接触するように無はんだ金属コア構造体を含む第１の基板を配置する第２の位置決めステップと、第３のはんだ構造体のはんだを溶融させ、無はんだ金属コア構造体の表面の第２の部分と第３の導電性パッドとの間に電気的かつ機械的接続を形成するのに十分な温度まで無はんだ金属コア構造体を加熱して第１の導電性パッドと第３の導電性パッドとの間に電気的かつ機械的接続をもたらす第２の加熱ステップと、第２のはんだ構造体及び第４のはんだ構造体を溶融させ、第２のはんだ構造体と第４のはんだ構造体との間に電気的かつ機械的接続を形成するのに十分な温度まで第２のはんだ構造体及び第４のはんだ構造体を加熱して第２の導電性パッドと第４の導電性パッドとの間に電気的かつ機械的接続をもたらす第３の加熱ステップであって、第２の加熱ステップと同時に実行される第３の加熱ステップとを含む電気的構造体を形成する方法を提供する。
本発明は、有益なことに、構造体間の接続部を形成するための簡単な構造体及び関連する方法を提供する。
本発明の実施形態による第１の電気的構造体の断面図を示す。 図１の第１の代替物を図示し、本発明の実施形態による第２の電気的構造体の断面図を示す。 図２の第１の代替物を図示し、本発明の実施形態による第３の電気的構造体の断面図を示す。 図３の第１の代替物を図示し、本発明の実施形態による第４の電気的構造体の断面図を示す。 本発明の実施形態による第５の電気的構造体の断面図を示す。 図２の第２の代替物を図示し、本発明の実施形態による第６の電気的構造体の断面図を示す。 図１の第２の代替物を図示し、本発明の実施形態による第７の電気的構造体の断面図を示す。 図３の第２の代替物を図示し、本発明の実施形態による第８の電気的構造体の断面図を示す。 本発明の実施形態による、図１の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図１の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図１の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図１の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図１の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図１の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図１の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図２、図３及び図５の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図４の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図４の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図４の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図４の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図４の電気的構造体を形成するプロセス示す。 本発明の実施形態による、図４の電気的構造体を形成するプロセス示す。
図１は、本発明の実施形態による電気的構造体２ａの断面図を示す。電気的構造体２ａは、基板１と、基板４と、複数の相互接続構造体５ａとを含む。基板１は、複数の導電性パッド１０を含む。導電性パッド１０の各々のパッドは、基板１内の配線又は電気的コンポーネントに接続することができる。基板４は、複数の導電性パッド１２を含む。導電性パッド１２の各々のパッドは、基板４内の配線又は電気的コンポーネントに接続することができる。基板１は、とりわけ、半導体デバイス（例えば、集積回路チップ、半導体ウェハ等）、チップ・キャリア（有機物又は無機物）、プリント回路基板等を含むことができる。基板４は、とりわけ、半導体デバイス（例えば、集積回路チップ、半導体ウェハ等）、チップ・キャリア（有機物又は無機物）、プリント回路基板等を含むことができる。各々の相互接続構造体５ａは、無はんだ金属（即ち、はんだ材料を含まない）コア構造体１４と、はんだ構造体６ａとを含む。はんだ構造体６ａは、はんだを含む。はんだは、本明細書においては、金属表面を溶融させることなく金属表面を互いに接合するのに用いられる低融点（即ち、摂氏約１００度から摂氏約３４０度まで）を備えた金属合金と定義する。はんだ構造体６ａは、無はんだ金属コア構造体１４を完全に取り囲むはんだ層を含む。代替的に（即ち、無はんだ金属コア構造体１４を完全に取り囲むはんだ層の代りに）、はんだ構造体６ａは、無はんだ金属コア構造体１４の上面１４ａに結合された第１のはんだ部分９ａと、無はんだ金属コア構造体１４の底面１４ｂに結合された第２のはんだ部分９ｂとを含むことができる。各々の無はんだ金属コア構造体１４は、とりわけ、銅、金、ニッケル等を含む、はんだを含まない何れかの導電性金属材料を含むことができる。各々の相互接続構造体５ａは、導電性パッド１０を導電性パッド１２に電気的かつ機械的に接続する。無はんだ金属コア構造体１４は円筒形状を備える。はんだ構造体６ａは、とりわけ、ＳｎＣｕ、ＳｎＡｇＣｕ、ＳｎＰｂ等のようなスズの合金を含む、フリップ・チップ相互接続に適した何れかのはんだ材料を含むことができる。
図２は、図１の第１の代替物を図示し、本発明の実施形態による電気的構造体２ｂの断面図を示す。電気的構造体２ｂは、基板１と、基板４と、複数の相互接続構造体５ｂとを含む。図１の電気的構造体２ａと対比すると、図２の電気的構造体２ｂは、複数の相互接続構造体５ｂを含む。相互接続構造体５ｂの各々は、球形の無はんだ（即ち、はんだ材料を含まない）金属コア構造体１７と、はんだ構造体６ｂとを含む。各々のはんだ構造体６ｂは、対応する無はんだ金属コア構造体１７を完全に取り囲むはんだ層を含む。さらに、相互接続構造体５ｂの各々は、付加的なはんだ構造体６ｄを含むことができる。各々のはんだ構造体６ｂは、対応する無はんだ金属コア構造体１７を対応する導電性パッド１０に電気的かつ機械的に接続する。各々のはんだ構造体６ｄは、対応する無はんだ金属コア構造体１７を（即ち、はんだ構造体６ｂを通して）対応する導電性パッド１２に電気的かつ機械的に接続する。上述の接続は、導電性パッド１０を対応する導電性パッド１２に電気的かつ機械的に接続する各々の相互接続構造体５ｂをもたらす。随意的に、２つの異なるタイプのはんだ材料をはんだ構造体６ｂ及びはんだ構造体６ｄに用いることができる。例えば、はんだ構造体６ｂは、ＡｕＳｎはんだ材料を含むことができ、はんだ構造体６ｄは、とりわけ、ＳｎＡｇ、ＳｎＣｕ、ＳｎＡｇＣｕ、ＳｎＢｉ等のようなはんだ材料を含むことができる。第１のレベル領域のアレイ相互接続部に対しては、各々の無はんだ金属コア構造体１７は、約２５ミクロン乃至約１５０ミクロンの直径を備えることができる。第２のレベル領域のアレイ相互接続部（例えば、ボール・グリッド・アレイ（ＢＧＡ））に対しては、各々の無はんだ金属コア構造体１７は、約０．２ｍｍ乃至約１．５ｍｍの直径を備えることができる。各々の無はんだ金属コア構造体１７は、とりわけ、銅、金、ニッケル等を含む、はんだを含まない何れかの導電性金属材料のコアを含むことができる。さらに、各々の無はんだ金属コア構造体１７は、無はんだ金属コア構造体１７を取り囲む（例えば、下記の図３の層１９を参照）無はんだ金属材料（即ち、無はんだ金属コア構造体１７に含まれる材料とは異なる）の付加的な層を含むことができる。付加的な層は、とりわけ、ニッケル、金、スズ等を含む何れかの導電性金属材料を含むことができる。
図３は、図２の第１の代替物を図示し、本発明の実施形態による電気的構造体２ｃの断面図を示す。電気的構造体２ｃは、基板１と、基板４と、複数の相互接続構造体５ｃとを含む。図２の電気的構造体２ｂと対比すると、図３の電気的構造体２ｃは、複数の相互接続構造体５ｃを含む。相互接続構造体５ｃの各々は、無はんだ金属コア構造体１７と、はんだ構造体６ｃと、はんだ構造体６ｄとを含む。各々のはんだ構造体６ｃは、対応する無はんだ金属コア構造体１７を対応する導電性パッド１０に電気的かつ機械的に接続する。各々のはんだ構造体６ｄは、対応する無はんだ金属コア構造体１７を対応する導電性パッド１２に電気的かつ機械的に接続する。上述の接続は、導電性パッド１０を対応する導電性パッド１２に電気的かつ機械的に接続する各々の相互接続構造体５ｃをもたらす。随意的に、２つの異なるタイプのはんだ材料をはんだ構造体６ｃ及びはんだ構造体６ｄに用いることができる。例えば、はんだ構造体６ｃはＡｕＳｎはんだ材料を含むことができ、はんだ構造体６ｄは、とりわけ、ＳｎＡｇ、ＳｎＣｕ、ＳｎＡｇＣｕ、ＳｎＢｉ等のようなはんだ材料を含むことができる。各々の無はんだ金属コア構造体１７は、とりわけ、銅、金、ニッケル等を含む、はんだを含まない何れかの導電性金属材料のコアを含むことができる。さらに、各々の無はんだ金属コア構造体１７は、無はんだ金属コア構造体１７を取り囲む無はんだ金属材料の（即ち、無はんだ金属コア構造体１７に含まれる材料とは異なる）付加的な層１９を含むことができる。付加的な層１９は、とりわけ、ニッケル、金、スズ等を含む何れかの導電性金属材料を含むことができる。
図４は、図３の第１の代替物を図示し、本発明の実施形態による電気的構造体２ｄの断面図を示す。電気的構造体２ｄは、基板１と、基板４と、複数の相互接続構造体５ｄとを含む。図３の電気的構造体２ｃと対比すると、図４の電気的構造体２ｄは、複数の相互接続構造体５ｄを含む。相互接続構造体５ｄの各々は、無はんだ金属コア構造体１７ａと、無はんだ金属コア構造体１７ｂと、はんだ構造体６ｃと、はんだ構造体６ｄと、はんだ構造体６ｅとを含む。これに加えて（即ち、随意的に）、電気的構造体２ｄは、アンダーフィル封止材料層２５ａと、アンダーフィル封止材料層２５ｂとを含む。各々のはんだ構造体６ｅは、無はんだ金属コア構造体１７ａを対応する無はんだ金属コア構造体１７ｂに電気的かつ機械的に接続する。各々のはんだ構造体６ｃは、無はんだ金属コア構造体１７ａを対応する導電性パッド１０に電気的かつ機械的に接続する。各々のはんだ構造体６ｄは、無はんだ金属コア構造体１７ｂを対応する導電性パッド１２に電気的かつ機械的に接続する。上述の接続は、導電性パッド１０を対応する導電性パッド１２に電気的かつ機械的に接続する各々の相互接続構造体５ｄをもたらす。随意的に、３つの異なるタイプのはんだ材料をはんだ構造体６ｃ、はんだ構造体６ｄ及びはんだ構造体６ｅに用いることができる。例えば、はんだ構造体６ｃはＡｕＳｎのはんだ材料を含むことができ、はんだ構造体６ｄは、とりわけ、ＳｎＡｇ、ＳｎＣｕ等のようなはんだ材料を含むことができ、はんだ構造体６ｅは、とりわけ、ＳｎＡｇＣｕ、ＳｎＢｉ等のようなはんだ材料を含むことができる。各々の無はんだ金属コア構造体１７ａ及び１７ｂは、とりわけ、銅、金、ニッケル等を含む、はんだを含まない何れかの導電性金属材料のコアを含むことができる。無はんだ金属コア構造体１７ａは第１の材料（例えば、銅）を含むことができ、無はんだ金属コア構造体１７ｂは第２の材料（例えば、金）を含むことができる。さらに、各々の無はんだ金属コア構造体１７ａ及び１７ｂは、無はんだ金属コア構造体１７ａ及び１７ｂを取り囲む金属材料の（即ち、無はんだ金属コア構造体１７ａ及び１７ｂに含まれる材料とは異なる）付加的な層１９を含むことができる。付加的な層１９は、とりわけ、ニッケル、金、スズ等を含む何れかの導電性金属材料を含むことができる。さらに、無はんだ金属コア構造体１７ａは、無はんだ金属コア構造体１７ｂ上の層１９とは異なる材料を含む層１９を含むことができる。アンダーフィル封止材料層２５ａは、無はんだ金属コア構造体１７ａを取り囲み、基板１と接触する。アンダーフィル封止材料層２５ｂは、無はんだ金属コア構造体１７ｂを取り囲み、基板４と接触する。アンダーフィル封止材料層２５ａは、アンダーフィル封止材料層２５ｂと接触する。アンダーフィル封止材料層２５ａは、第１の材料（例えば、高度に充填されたシリカ・エポキシ複合接着剤）を含むことができ、アンダーフィル封止材料層２５ｂは、第２の異なる材料（例えば、軽度に充填されたシリカ・エポキシ複合接着剤）を含むことができる。アンダーフィル封止材料層２５ａは、カプセル材料層２５ｂが有する第２の熱膨張係数（例えば、約１５．１−４０ｐｐｍ／Ｃの範囲を含む）とは異なる（例えば、より小さな）第１の熱膨張係数（例えば、約５−１５ｐｐｍ／Ｃの範囲を含む）を有することができる。アンダーフィル封止材料層２５ａは、さらに、全域に分散したフィラー２５ｃを含むことができる。
図５は、本発明の実施形態による電気的構造体２ｅの断面図を示す。図５の電気的構造体２ｅは、図２及び図３の電気的構造体２ｂ及び２ｃの組合せである。図２及び図３の電気的構造体２ｂ及び２ｃに加えて、図５の電気的構造体２ｅは、導電性パッド１０の幾つかを対応する導電性パッド１２に電気的かつ機械的に接続する相互接続構造体２９（即ち、はんだを含む）を含む。従って、電気的構造体２ｅは、相互接続構造体５ｂ、５ｃ及び２９の組合せを用いて、導電性パッド１０を対応する導電性パッド１２に電気的かつ機械的に接続する。相互接続構造体５ｂ、５ｃ及び２９の任意の組合せ及び任意の構成を用いて、導電性パッド１０を対応する導電性パッド１２に電気的かつ機械的に接続することができることに留意されたい。例えば、電気的構造体２ｅは、導電性パッド１０を対応する導電性パッド１２に電気的かつ機械的に接続するために相互接続構造体５ｃ及び２９のみを備えることができる。任意の数又は割合の相互接続構造体５ｂ、５ｃ及び２９を任意のパターンに配置することができる（例えば、相互接続構造体５ｂ及び２９は、それらが交互配置されるように配置することができ、ランダムな位置に配置することができ、３つの相互接続構造体２９毎に１つの相互接続構造体５ｂが存在するように配置することができ、相互接続構造体５ｂは電力及び接地接続のみをもたらし、かつ、相互接続構造体２９は信号相互接続用にのみ配置することができる等）。さらに、電気的構造体２ｅは、基板１と基板４の間にアンダーフィル封止材料層３１を含むことができる。
図６は、図２の第２の代替物を図示し、本発明の実施形態による電気的構造体２ｆの断面図を示す。図２の電気的構造体２ｂと対比すると、図６の電気的構造体２ｆは、基板１と基板４の間にアンダーフィル封止材料層３２ａを含む。基板１が半導体デバイス又はシリコン・ウェハである場合には、アンダーフィル封止材料層３２ａは、代替的に、チップ接合の前に塗布されるか又は相互接続構造体５ｂを覆ってシリコン・ウェハ上に塗布されるアンダーフィル層を含むことができる。このようなアンダーフィル層は、ウェハ・レベルのアンダーフィルと定義される。
図７は、図１の第２の代替物を図示し、本発明の実施形態による電気的構造体２ｇの断面図を示す。図１の電気的構造体２ａと対比すると、図７の電気的構造体２ｇは、基板１と基板４の間にアンダーフィル封止材料層３２ｂを含む。基板１が半導体デバイス又はシリコン・ウェハである場合には、アンダーフィル封止材料層３２ｂは、代替的に、チップ接合の前に塗布されるか又は相互接続構造体５ａ上のシリコン・ウェハ上に塗布されるアンダーフィル層を含むことができる。このようなアンダーフィル層は、ウェハ・レベルのアンダーフィルと定義される。
図８は、図３の第２の代替物を図示し、本発明の実施形態による電気的構造体２ｈの断面図を示す。図３の電気的構造体２ｃと対比すると、図８の電気的構造体２ｈは、基板１と基板４の間にアンダーフィル封止材料層３２ｃを含む。基板１が半導体デバイス又はシリコン・ウェハである場合には、アンダーフィル封止材料層３２ｃは、代替的に、チップ接合の前に塗布されるか又は相互接続構造体５ｃを覆ってシリコン・ウェハ上に塗布されるアンダーフィル層を含むことができる。このようなアンダーフィル層は、ウェハ・レベルのアンダーフィルと定義される。
図９乃至図１５は、本発明の実施形態による、図１の電気的構造体２ａを形成するプロセスを示す。
図９は、本発明に実施形態による、絶縁体層３５の上に形成された無はんだ金属層３７の断面図を示す。無はんだ金属層３７は、とりわけ、銅、金、ニッケル等のような何れかの無はんだ金属材料を含むことができる。絶縁体層３５は、とりわけ、ポリマー膜（例えば、ポリイミド）等のような何れかの絶縁体材料を含むことができる。
図１０は、本発明に実施形態による、構造体３５ａを形成するために無はんだ金属相互接続構造体１４を形成した後の図９の構造体の断面図を示す。無はんだ金属相互接続構造体１４は、無はんだ金属相互接続構造体１４（即ち、図１の）を形成するように無はんだ金属層３７の部分を減法エッチングすることによって形成することができる。無はんだ金属相互接続構造体１４は、種々の幅、高さ及び高さ対幅のアスペクト比を備えることができる。減法エッチング・プロセスは、
１．保護フォトレジスト層を塗布し、パターン形成するステップと、
２．化学溶液を用いて、銅の非保護領域をエッチング又は溶解するステップと、
３．保護フォトレジスト層を剥離するステップと
を含む。
無はんだ金属相互接続構造体１４の各々は、約１０ミクロン乃至約１００ミクロンの幅を備え、約１：１乃至約５：１の高さ対幅のアスペクト比を備えることができる。
図１１は、本発明の実施形態による、第１のはんだ部分９ａ（即ち、はんだ構造体）を形成して構造体３５ｂを形成した後の図１の基板１の断面図を示す。例えば、基板１は、導電性相互接続パッド（例えば、図１のパッド１０を参照）を備えたシリコン・デバイス・ウェハを含むことができる。はんだをパッドに塗布して、第１のはんだ部分９ａを形成する。はんだを導電性相互接続パッドに塗布するのに、とりわけ、射出成形はんだとしてはんだを塗布することを含む任意の方法を用いることができる。
図１２は、本発明の実施形態による図１において、図１１の構造体３５ｂと位置合せされた、図１０の構造体３５ａの断面図を示す。無はんだ金属相互接続構造体１４は、対応する第１のはんだ部分９ａに位置合せされる。位置合せプロセスは、基板１及び絶縁体層３５上の基準点の光検出を用いる市販の接合ツールを用いるステップを含むことができる。
図１３は、本発明の実施形態による、図１２に関して説明した位置合せプロセスの後に形成された構造体３５ｃの断面図を示す。図１３において、トランスファー（転移）プロセスは、図１２の位置合せされた組立体を、第１のはんだ部分９ａを形成するのに用いたはんだの融点より高い温度に加熱することによって（即ち、フラックス剤又はフラックス雰囲気の助けにより）実行することができる。随意的に、トランスファー・プロセスは、絶縁体層３５の裏面２１を通して適用されるレーザ放出プロセスによって支援することができる。レーザによって発生された光エネルギーは、絶縁体層３５により無はんだ金属相互接続構造体１４との界面２３において吸収され、接着力（すなわち、界面２３における）を低下させて絶縁体層３５から無はんだ金属相互接続構造体１４を解放する。代替的に、上述のはんだ溶融プロセス中に接着剤（すなわち、界面２３における）を劣化させて絶縁体層３５から無はんだ金属相互接続構造体１４を解放することができる。
図１４は、本発明の実施形態による、図１３の構造体３５ｃを構造体３５ｄに位置合せするプロセスの断面図を示す。構造体３５ｄは、形成されたはんだ構造体９ｂ（即ち、図１１に関して実行されたプロセスと同様のプロセスによって形成された）を含んだ基板４を含む。
図１５は、本発明の実施形態による、図１の電気的構造体２ａに類似の完成した電気的構造体３５ｅを示す。基板１から基板４までの、無はんだ金属相互接続構造体１４、はんだ構造体９ａ、及びはんだ構造体９ｂを通した組立ては、フラックス剤又はフラックス雰囲気の助けにより、無はんだ金属相互接続構造体１４の温度をはんだ構造体９ｂの溶融温度よりも高くすることによって行われる。随意的に、無はんだ金属相互接続構造体１４、はんだ構造体９ａ、及びはんだ構造体９ｂは、基板１を基板４に接合した後にキャピラリ・アンダーフィルによってポリマー材料で封止することができる。代替的に、アンダーフィル封止材料は、基板１を基板４に接合する前にウェハ・レベルで又は個別化したデバイスに塗布することができる。
図１６乃至図２４は、本発明の実施形態による、図２の電気的構造体２ｂ、図３の電気的構造体２ｃ、及び図５の電気的構造体２ｅを形成するプロセスを示す。図１６乃至図２４は射出成形はんだとして、はんだを塗布するプロセスを示すが、任意のはんだ塗布プロセスを用いることができることに留意されたい。
図１６は、本発明の実施形態による、基板１（即ち、図２及び図３からの）上に配置された充填ガラス又はシリコン・モールド４０を含む構造体３９ａの断面図を示す。ガラス又はシリコン・モールド４０は、ガラス・モールドから解放されるときに、図２のはんだ構造体６ｂ、図３のはんだ構造体６ｃ、及び図５のはんだ構造体６ｂとなるはんだで充填される。はんだは、とりわけ、ＡｕＳｎ、ＳｎＣｕ、ＳｎＡｇＣｕ等のような、とりわけ、スズの合金を含む、フリップ・チップ相互接続に適した何れかのはんだを含むことができる。はんだは、はんだ構造体６ｂ、６ｃが次のステップ中に溶融しないように高い融点を備えることができる。
図１７は、本発明の実施形態による、図１６の構造体３９ａから形成された構造体３９ｂの断面図を示す。図１７において、はんだはガラス又はシリコン・モールド４０から解放されて基板１上の導電性パッド１０に結合されたはんだ構造体６ｃを形成する。
図１８は、本発明の実施形態による、複数の無はんだ金属コア構造体１７を含むトランスファー基板４３の断面図を示す。無はんだ金属コア構造体１７は、トランスファー基板４３内のキャビティ４３ａ内に配置される。キャビティ４３ａの各々は、導電性パッド１０上の対応するはんだ構造体６ｃの位置に対応するキャビティ位置を有する無はんだ金属コア構造体１７と類似の寸法を備える。トランスファー基板４３は、とりわけ、ガラス、シリコン、又は射出成形はんだモールド等に用いられる何れかの材料を含むことができる。無はんだ金属コア構造体１７は、とりわけ、水、アルコール（例えば、イソプロパノール）等のような溶剤中のスラリーとしてキャビティ４３ａ内にディスペンスすることができる。溶剤は、はんだ構造体６ｃの無はんだ金属コア構造体１７への濡れを補助するように適切な量のフラックスを含むことができる。無はんだ金属コア構造体１７が金でコーティングされる場合には、フラックスは不要である。随意的に、溶剤はさらに、無はんだ金属コア構造体１７をキャビティ４３ａ内に保持するのを補助する少量の熱分解性ポリマー接着剤を含むことができる。キャビティ４３ａは、無はんだ金属コア構造体１７のディスペンス中に、１つの無はんだ金属コア構造体１７だけをその中に入れるサイズに形成される。
図１９は、本発明の実施形態による、選択された複数の無はんだ金属コア構造体１７を含む、図１８のトランスファー基板４３の断面図を示す。プロセスの随意的な特徴として、トランスファー基板４３は、キャビティ４３ａのある所定部分と適合する貫通孔を有するポリマー膜（図示せず）で覆うことができる。ポリマー膜で覆われたキャビティ４３ａの所定部分は、無はんだ金属コア構造体１７の受取りを妨げられることになる。キャビティ４３ａの所定部分は、パッケージ化設計技術者が無はんだ金属コア構造体１７を選択的に配置することを可能にする。さらに、はんだ相互接続部２９は、基板１上への配置のために幾つかのキャビティ４３ａ内に選択的に配置する（即ち、無はんだ金属コア構造体１７を選択する代りに）ことができる。この選択肢においては、トランスファー基板４３は、残りのキャビティ４３ａと適合する貫通孔を有する第２のポリマー膜（図示せず）で覆うことができる。ポリマー膜で覆われたキャビティ４３ａは、はんだ相互接続部２９の受取りを妨げられることになる。
図２０は、本発明の実施形態による、無はんだ金属コア構造体１７を含むトランスファー基板４３上に配置された、図１７の基板１の断面図を示す。図１７の基板１は、無はんだ金属コア構造体１７を基板１に転写させるために、無はんだ金属コア構造体１７を含むトランスファー基板４３の上に配置される。
図２１は、本発明の実施形態による、無はんだ金属コア構造体１７がトランスファー基板４３から解放され、はんだ構造体６ｂに接続された後の基板１の断面図を示す。図２１において、はんだ構造体６ｂは、無はんだ金属コア構造体１７を完全に取り囲む。
図２２は、図２１の代替物を示し、本発明の実施形態による、無はんだ金属コア構造体１７がトランスファー基板４３から解放され、はんだ構造体６ｃに接続された後の基板１を含む構造体３９ｃの断面図を示す。図２２において、はんだ構造体６ｃは、無はんだ金属コア構造体１７を部分的に取り囲む。
図２３は、本発明の実施形態による、基板４上に配置された基板１の断面図を示す。基板１は基板４に接続されて図２の電気的構造体２ｂを形成する。
図２４は、本発明の実施形態による、基板４上に配置された基板１の代替的な断面図を示す。図１９の選択肢が用いられる（即ち、はんだ相互接続構造体２９を含む）場合には、配置（図示せず）は、図２４における場合と同様に行われる。基板１は基板４に接続されて図３の電気的構造体２ｃを形成する。
図２５乃至図３０は、本発明の実施形態による、図４の電気的構造体２ｄを形成するプロセスを示す。
図２５は、本発明の実施形態による、アンダーフィル層２５ａを含む、図２２の構造体３９ｃを示す。図２５の基板３９ｃは、図１６乃至図２０を参照して説明したプロセス・ステップによって形成される。アンダーフィル層２５ａは、小さい熱膨張係数（ＣＴＥ）を生成するようにフィラー２５ｃを含むことができる。アンダーフィル層２５ａは、基板１のものと同様の熱膨張係数（ＣＴＥ）を備えることができる。
図２６は、本発明の実施形態による、無はんだ金属コア構造体１７ａ上に配置されたガラス又はシリコン・モールド４０ｂを含む構造体３９ｃを示す。ガラス又はシリコン・モールド４０ｂは、モールド４０ｂから解放されるときに、図４のはんだ構造体６ｅとなるはんだで充填される。はんだは、とりわけ、ＡｕＳｎ、ＳｎＣｕ、ＳｎＡｇＣｕ等のような、スズの合金を含む、フリップ・チップ相互接続に適した何れかのはんだを含むことができる。はんだは、はんだ構造体６ｅが次のステップ中に溶融しないように高融点を備えることができる。
図２７は、本発明の実施形態による、無はんだ金属コア構造体１７ａに結合されたはんだ構造体６ｅを含む構造体３９ｃの断面図を示す。図２７において、はんだは、ガラス又はシリコン・モールド４０ｂから解放されて、無はんだ金属コア構造体１７ａに結合されたはんだ構造体６ｅを形成する。
図２８は、本発明の実施形態による、無はんだ金属コア構造体１７ｂを含むトランスファー基板４３上に配置された、図２７の構造体３９ｃの断面図を示す。図２７の構造体３９ｃは、無はんだ金属コア構造体１７ｂを転写させて無はんだ金属コア構造体１７ａに接続するように、無はんだ金属コア構造体１７ｂを含むトランスファー基板４３上に配置される。
図２９は、本発明の実施形態による、無はんだ金属コア構造体１７ｂが無はんだ金属コア構造体１７ａに接続された後の図２８の構造体３９ｃの断面図を示す。
図３０は、本発明の実施形態による、アンダーフィル層２５ａ上に塗布されたアンダーフィル層２５ｂを含む、図２９の構造体３９ｃの断面図を示す。アンダーフィル層２５ｂがアンダーフィル層２５ａ上に塗布された後に、基板１は基板４に接続されて図４の電気的構造体２ｄを形成する。
本明細書において本発明の実施形態を例証のために説明したが、当業者であれば、多くの修正及び変更が明らかとなるであろう。従って、添付の特許請求の範囲は、全てのそのような修正及び変更を本発明の範囲内に含まれるものとして包含することが意図されている。
１、４：基板
２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ，２ｈ：電気的構造体
５ａ、５ｂ、５ｃ、５ｄ、２９：相互接続構造体
６ａ、６ｂ、６ｃ、６ｄ、６ｅ：はんだ構造体
９ａ：第１のはんだ部分（はんだ構造体）
９ｂ：第２のはんだ部分（はんだ構造体）
１０、１２：導電性パッド
１４：無はんだ金属コア構造体（無はんだ金属相互接続構造体）
１４ａ：無はんだ金属コア構造体１４の上面
１７、１７ａ、１７ｂ：球状無はんだ金属コア構造体
１９：付加層
２１：絶縁体層３５の裏面
２３：界面
２５ａ、２５ｂ、３１、３２ａ、３２ｂ、３２ｃ：アンダーフィル封止材料層
２５ｃ：フィラー
３５：絶縁体層
３５ａ、３５ｂ、３５ｃ、３５ｄ、３９ａ、３９ｂ、３９ｃ：構造体
３７：無はんだ金属層
４０、４０ｂ：ガラス又はシリコン・モールド
４３：トランスファー基板
４３ａ：キャビティ

Claims (29)

  1. 第１の導電性パッドを含む第１の基板と、
    第２の導電性パッドを含む第２の基板と、
    前記第１の導電性パッドを前記第２の導電性パッドに電気的かつ機械的に接続する相互接続構造体と
    を含み、
    前記相互接続構造体は、無はんだ金属コア構造体と、前記無はんだ金属コア構造体の第１の部分と直接機械的に接触する第１のはんだ構造体と、前記無はんだ金属コア構造体の第２の部分と直接機械的に接触する第２のはんだ構造体とを含み、
    前記第１のはんだ構造体は、前記無はんだ金属コア構造体の前記第１の部分を前記第１の導電性パッドに電気的かつ機械的に接続し、
    前記第２のはんだ構造体は、前記無はんだ金属コア構造体の前記第２の部分を前記第２の導電性パッドに電気的かつ機械的に接続する、
    電気的構造体。
  2. 前記無はんだ金属コア構造体は円筒形状を備える、請求項１に記載の電気的構造体。
  3. 前記無はんだ金属コア構造体は球形状を備える、請求項１に記載の電気的構造体。
  4. 前記無はんだ金属コア構造体は、銅、ニッケル、及び金からなる群から選択された金属材料を含む、請求項１に記載の電気的構造体。
  5. 前記無はんだ金属コア構造体は、第１の金属構造体と、該第１の金属構造体の全外表面を覆い、かつそれに直接機械的に接触する第２の金属構造体とを含み、
    前記全外表面は、前記第１の金属構造体を完全に取り囲み、
    前記第１の金属構造体は第１の金属材料からなり、
    前記第２の金属構造体は、前記第１の金属材料とは異なる第２の金属材料からなる、
    請求項１に記載の電気的構造体。
  6. 前記相互接続構造体は第３のはんだ構造体を含み、
    前記無はんだ金属コア構造体は、球形状を備える第１の無はんだ金属コアと、前記球形状を備える第２の無はんだ金属コアとを含み、
    前記第３のはんだ構造体は、前記第１の無はんだ金属コアを前記第２の無はんだ金属コアに電気的かつ機械的に結合させ、
    前記無はんだ金属コア構造体の前記第１の部分は、前記第１の無はんだ金属コア上に配置され、
    前記無はんだ金属コア構造体の前記第２の部分は、前記第２の無はんだ金属コア上に配置される、
    請求項１に記載の電気的構造体。
  7. 前記第１のはんだ構造体は第１のはんだ材料を含み、
    前記第２のはんだ構造体は第２のはんだ材料を含み、
    前記第１のはんだ材料は、前記第２のはんだ材料とは異なる、
    請求項６に記載の電気的構造体。
  8. 前記第３のはんだ構造体は第３のはんだ材料を含み、
    前記第３のはんだ材料は、前記第１のはんだ材料及び前記第２のはんだ材料とは異なる、
    請求項７に記載の電気的構造体。
  9. 前記第１の無はんだ金属コアを取り囲み、かつ前記第１の基板と接触するアンダーフィル封止材料の第１の層と、
    前記第２の無はんだ金属コアを取り囲み、かつ前記第２の基板と接触するアンダーフィル封止材料の第２の層と
    をさらに含み、
    前記第１の層は第１の熱膨張係数を備え、
    前記第２の層は第２の熱膨張係数を備え、
    前記第１の熱膨張係数は、前記第２の熱膨張係数とは異なる、
    請求項６に記載の電気的構造体。
  10. 前記第１の基板は半導体デバイスであり、
    前記第２の基板はチップ・キャリアであり、
    前記第１の熱膨張係数は、前記第２の熱膨張係数よりも小さい、
    請求項９に記載の電気的構造体。
  11. はんだで構成されるはんだ相互接続構造体をさらに含み、
    前記第１の基板は第３の導電性パッドを含み、
    前記第２の基板は第４の導電性パッドを含み、
    前記はんだ相互接続構造体は、前記第３の導電性パッドを前記第４の導電性パッドに電気的かつ機械的に接続する、
    請求項１に記載の電気的構造体。
  12. 前記第１の無はんだ金属コアを取り囲み、かつ前記第１の基板と前記第２の基板との間の空間を充填する、ウェハ・レベルのアンダーフィル封止材料の第１の層をさらに含む、請求項１に記載の電気的構造体。
  13. 第１の導電性パッドを含む第１の基板と、
    第２の導電性パッドを含む第２の基板と、
    前記第１の導電性パッドを前記第２の導電性パッドに電気的かつ機械的に接続する相互接続構造体と
    を含み、
    前記相互接続構造体は、無はんだ金属コア構造体と、前記無はんだ金属コア構造体の全外表面を覆うはんだ層とを含み、
    前記全外表面は、前記第１の金属構造体を完全に取り囲み、
    前記はんだ層は、前記無はんだ金属コア構造体の前記全外表面と直接電気的かつ機械的に接触し、
    前記はんだ層は、前記無はんだ金属コア構造体を前記第１の導電性パッド及び前記第２の導電性パッドに電気的かつ機械的に接続する、
    電気的構造体。
  14. 前記無はんだ金属コア構造体は円筒形状を備える、請求項１３に記載の電気的構造体。
  15. 前記無はんだ金属コア構造体は球形状を備える、請求項１３に記載の電気的構造体。
  16. 前記無はんだ金属コア構造体は、銅、ニッケル、及び金からなる群から選択された金属材料を含む、請求項１３に記載の電気的構造体。
  17. 前記無はんだ金属コア構造体は、第１の金属構造体と、該第１の金属構造体の全外表面を覆い、かつそれに直接機械的に接触する第２の金属構造体とを含み、
    前記第１の金属構造体の前記全外表面は、前記第１の金属構造体を完全に取り囲み、
    前記第１の金属構造体は第１の金属材料からなり、
    前記第２の金属構造体は、前記第１の金属材料とは異なる第２の金属材料からなる、
    請求項１３に記載の電気的構造体。
  18. はんだで構成されるはんだ相互接続構造体をさらに含み、
    前記第１の基板は第３の導電性パッドを含み、
    前記第２の基板は第４の導電性パッドを含み、
    前記はんだ相互接続構造体は、前記第３の導電性パッドを前記第４の導電性パッドに電気的かつ機械的に接続する、
    請求項１３に記載の電気的構造体。
  19. 前記相互接続構造体を取り囲み、かつ前記第１の基板と前記第２の基板との間の空間を充填する、ウェハ・レベルのアンダーフィル封止材料の第１の層をさらに含む、請求項１３に記載の電気的構造体。
  20. 電気的構造体を形成する方法であって、
    第１の導電性パッドを含む第１の基板と、第２の導電性パッドを含む第２の基板と、円筒形状を備えた無はんだ金属コア構造体を含むトランスファー膜とを準備するステップと、
    前記第１の導電性パッド上に第１のはんだ構造体を形成するステップと、
    前記第１のはんだ構造体を前記形成するステップの後で、前記無はんだ金属コア構造体の第１の側面が前記第１のはんだ構造体と接触するように、前記トランスファー膜を配置する第１の位置決めステップと、
    前記第１の位置決めステップの後で、前記第１のはんだ構造体を溶融させて前記無はんだ金属コア構造体の前記第１の側面と前記第１の導電性パッドとの間に電気的かつ機械的な接続を形成するのに十分な温度まで前記無はんだ金属コア構造体を加熱する第１の加熱ステップと、
    前記第１の加熱ステップの後で、前記無はんだ金属コア構造体から前記トランスファー膜を除去するステップと、
    前記第２の導電性パッド上に第２のはんだ構造体を形成するステップと、
    前記第２のはんだ構造体を前記形成するステップの後で、前記無はんだ金属コア構造体の第２の側面が前記第２のはんだ構造体と接触するように、前記無はんだ金属コア構造体を含む前記第１の基板を配置する第２の位置決めステップと、
    前記第２の位置決めステップの後で、前記第２のはんだ構造体のはんだを溶融させ、前記無はんだ金属コア構造体の前記第２の側面と前記第２の導電性パッドとの間に電気的かつ機械的な接続を形成するのに十分な温度まで前記無はんだ金属コア構造体を加熱して前記第１の導電性パッドと前記第２の導電性パッドとの間に電気的かつ機械的な接続をもたらす第２の加熱ステップと
    を含む方法。
  21. 前記第１のはんだ構造体を前記形成するステップは、溶融はんだの第１の部分を、該溶融はんだの第１の部分で充填された第１のキャビティを含むトランスファー基板から、前記第１の導電性パッドに塗布するステップを含み、
    前記第２のはんだ構造体を前記形成するステップは、溶融はんだの第２の部分を、該溶融はんだの第２の部分で充填された第２のキャビティを含む前記トランスファー基板から、前記第２の導電性パッドに塗布するステップを含む、
    請求項２０に記載の方法。
  22. 前記無はんだ金属コア構造体から前記トランスファー膜を前記除去するステップは、前記トランスファー膜にレーザアブレーションを用いてトランスファー膜から前記無はんだ金属コア構造体を解放するステップを含む、請求項２０に記載の方法。
  23. 前記トランスファー膜は、前記無はんだ金属コア構造体に熱分解性接着剤で接合される、請求項２０に記載の方法。
  24. 前記無はんだ金属コア構造体から前記トランスファー膜を前記除去するステップの後で、ウェハ・レベルのアンダーフィル封止材料層を前記第１の基板に塗布するステップをさらに含む、請求項２０に記載の方法。
  25. 電気的構造体を形成する方法であって、
    第１の導電性パッドを含む第１の基板と、第２の導電性パッドを含む第２の基板と、第１のキャビティを含む第１のトランスファー基板と、球形状を備え、前記第１のキャビティの直径よりも小さな直径を備えた無はんだ金属コア構造体とを準備するステップと、
    前記第１の導電性パッド上に第１のはんだ構造体を形成するステップと、
    前記第１のトランスファー基板内の前記第１のキャビティ内に前記無はんだ金属コア構造体をディスペンスするステップと、
    前記ディスペンスするステップの後で、前記無はんだ金属コア構造体の表面の第１の部分が前記第１のはんだ構造体と接触するように、前記第１のトランスファー基板を配置する第１の位置決めステップと、
    前記第１の位置決めステップの後で、前記第１のはんだ構造体を溶融させて前記無はんだ金属コア構造体の前記表面の前記第１の部分と前記第１の導電性パッドとの間に電気的かつ機械的な接続を形成するのに十分な温度まで前記無はんだ金属コア構造体を加熱する第１の加熱ステップと、
    前記第１の加熱ステップの後で、前記無はんだ金属コア構造体から前記第１のトランスファー基板を除去するステップと、
    前記第２の導電性パッド上に第２のはんだ構造体を形成するステップと、
    前記無はんだ金属コア構造体の前記表面の第２の部分が前記第２のはんだ構造体と接触するように、前記無はんだ金属コア構造体を含む前記第１の基板を配置する第２の位置決めステップと、
    前記第２の位置決めステップの後で、前記第２のはんだ構造体のはんだを溶融させ、前記無はんだ金属コア構造体の前記表面の前記第２の部分と前記第２の導電性パッドとの間に電気的かつ機械的な接続を形成するのに十分な温度まで前記無はんだ金属コア構造体を加熱して前記第１の導電性パッドと前記第２の導電性パッドとの間に電気的かつ機械的な接続をもたらす第２の加熱ステップと
    を含む方法。
  26. 前記第１のはんだ構造体を前記形成するステップは、溶融はんだの第１の部分を、該溶融はんだの第１の部分で充填された第２のキャビティを含む第２のトランスファー基板から、前記第１の導電性パッドに塗布するステップを含み、
    前記第２のはんだ構造体を前記形成するステップは、溶融はんだの第２の部分を、該溶融はんだの第２の部分で充填された第３のキャビティを含む前記第２のトランスファー基板から、前記第２の導電性パッドに塗布するステップを含む、
    請求項２５に記載の方法。
  27. 前記無はんだ金属コア構造体を前記第１のトランスファー基板内の前記第１のキャビティ内に前記ディスペンスするステップは、前記無はんだ金属コア構造体を液体媒体中にディスペンスするステップを含み、
    前記液体媒体は、フラックス剤、水、アルコール及び熱分解性可溶ポリマー接着剤からなる群から選択された液体を含む、
    請求項２５に記載の方法。
  28. 前記第１の位置決めステップ及び前記第２の位置決めステップは、気体フラックス剤を用いてはんだ濡れプロセスを支援するステップを含む、請求項２５に記載の方法。
  29. 前記無はんだ金属コア構造体から前記トランスファー基板を前記除去するステップの後で、ウェハ・レベルのアンダーフィル封止材料層を前記第１の基板に塗布するステップをさらに含む、請求項２５に記載の方法。
JP2010502479A 2007-04-11 2008-03-26 電気的相互接続構造体及びその形成方法 Expired - Fee Related JP5186550B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/733,840 US7786001B2 (en) 2007-04-11 2007-04-11 Electrical interconnect structure and method
US11/733,840 2007-04-11
PCT/EP2008/053527 WO2008125440A1 (en) 2007-04-11 2008-03-26 Electrical interconnect structure and method of forming the same

Publications (3)

Publication Number Publication Date
JP2010525558A true JP2010525558A (ja) 2010-07-22
JP2010525558A5 JP2010525558A5 (ja) 2012-08-16
JP5186550B2 JP5186550B2 (ja) 2013-04-17

Family

ID=39554841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010502479A Expired - Fee Related JP5186550B2 (ja) 2007-04-11 2008-03-26 電気的相互接続構造体及びその形成方法

Country Status (8)

Country Link
US (4) US7786001B2 (ja)
EP (1) EP2156465B1 (ja)
JP (1) JP5186550B2 (ja)
KR (1) KR20090103886A (ja)
CN (1) CN101652847B (ja)
AT (1) ATE528796T1 (ja)
TW (1) TWI459505B (ja)
WO (1) WO2008125440A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035056A (ja) * 2009-07-30 2011-02-17 Oki Semiconductor Co Ltd 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JP2013074169A (ja) * 2011-09-28 2013-04-22 Kyocera Corp 薄膜配線基板
JP2015141906A (ja) * 2014-01-27 2015-08-03 富士通株式会社 電子部品の製造方法及び電子装置の製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
WO2008093757A1 (ja) * 2007-01-31 2008-08-07 Kyocera Corporation プリプレグシートの製造方法および製造装置ならびにプリプレグシート
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
US8043893B2 (en) * 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
JP5045688B2 (ja) * 2009-01-29 2012-10-10 日立金属株式会社 半導体装置
US8728873B2 (en) * 2010-09-10 2014-05-20 Infineon Technologies Ag Methods for filling a contact hole in a chip package arrangement and chip package arrangements
US8969176B2 (en) * 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
US8936967B2 (en) * 2011-03-23 2015-01-20 Intel Corporation Solder in cavity interconnection structures
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9128289B2 (en) * 2012-12-28 2015-09-08 Pixtronix, Inc. Display apparatus incorporating high-aspect ratio electrical interconnects
US8497579B1 (en) * 2012-02-16 2013-07-30 Chipbond Technology Corporation Semiconductor packaging method and structure thereof
US8809123B2 (en) * 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
US9082754B2 (en) 2012-08-03 2015-07-14 International Business Machines Corporation Metal cored solder decal structure and process
US20140071142A1 (en) * 2012-09-13 2014-03-13 Pixtronix, Inc. Display apparatus incorporating vertically oriented electrical interconnects
TWI468086B (zh) * 2012-11-07 2015-01-01 Universal Scient Ind Shanghai 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
US10020275B2 (en) * 2013-12-26 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive packaging device and manufacturing method thereof
US10170444B2 (en) * 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
US9793232B1 (en) * 2016-01-05 2017-10-17 International Business Machines Corporation All intermetallic compound with stand off feature and method to make
KR102420126B1 (ko) 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
US10177099B2 (en) * 2016-04-07 2019-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor package structure, package on package structure and packaging method
US10297575B2 (en) 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die
CN109121319A (zh) * 2018-08-21 2019-01-01 北京无线电测量研究所 微波子阵三维堆叠的焊球塌陷控制方法、设备和存储介质
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN112885802A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 半导体结构及其制造方法
US12107065B2 (en) 2020-07-17 2024-10-01 International Business Machines Corporation Uniform chip gaps via injection-molded solder pillars

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330126A (ja) * 1998-04-30 1999-11-30 Internatl Business Mach Corp <Ibm> 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
JP2003258029A (ja) * 2002-02-27 2003-09-12 Matsushita Electric Ind Co Ltd 電子部品実装方法および電子部品実装構造
JP2004356138A (ja) * 2003-05-27 2004-12-16 Sharp Corp 配線基板の積層構造

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244143A (en) * 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
US6025258A (en) * 1994-01-20 2000-02-15 Fujitsu Limited Method for fabricating solder bumps by forming solder balls with a solder ball forming member
JP2581456B2 (ja) * 1994-06-27 1997-02-12 日本電気株式会社 部品の接続構造及びその製造方法
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
TW335544B (en) * 1996-03-18 1998-07-01 Olin Corp Improved solder joint reliability
US5775569A (en) * 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
US20020106832A1 (en) * 1996-11-26 2002-08-08 Gregory B. Hotchkiss Method and apparatus for attaching solder members to a substrate
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
JP3420917B2 (ja) 1997-09-08 2003-06-30 富士通株式会社 半導体装置
US5956606A (en) 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
JP3230487B2 (ja) * 1998-04-20 2001-11-19 住友金属工業株式会社 三次元パッケージおよびその製造方法
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
US6458622B1 (en) * 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US7053491B2 (en) * 2002-02-04 2006-05-30 Intel Corporation Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
US6919420B2 (en) * 2002-12-05 2005-07-19 International Business Machines Corporation Acid-cleavable acetal and ketal based epoxy oligomers
TWM244577U (en) * 2003-08-14 2004-09-21 Via Tech Inc Bump transfer fixture
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330126A (ja) * 1998-04-30 1999-11-30 Internatl Business Mach Corp <Ibm> 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
JP2003258029A (ja) * 2002-02-27 2003-09-12 Matsushita Electric Ind Co Ltd 電子部品実装方法および電子部品実装構造
JP2004356138A (ja) * 2003-05-27 2004-12-16 Sharp Corp 配線基板の積層構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035056A (ja) * 2009-07-30 2011-02-17 Oki Semiconductor Co Ltd 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JP2013074169A (ja) * 2011-09-28 2013-04-22 Kyocera Corp 薄膜配線基板
JP2015141906A (ja) * 2014-01-27 2015-08-03 富士通株式会社 電子部品の製造方法及び電子装置の製造方法

Also Published As

Publication number Publication date
US20100230475A1 (en) 2010-09-16
ATE528796T1 (de) 2011-10-15
CN101652847B (zh) 2011-11-02
KR20090103886A (ko) 2009-10-01
TWI459505B (zh) 2014-11-01
US8541299B2 (en) 2013-09-24
CN101652847A (zh) 2010-02-17
JP5186550B2 (ja) 2013-04-17
US20100230143A1 (en) 2010-09-16
US7786001B2 (en) 2010-08-31
EP2156465B1 (en) 2011-10-12
US8476773B2 (en) 2013-07-02
US20080251281A1 (en) 2008-10-16
TW200849470A (en) 2008-12-16
US20100230474A1 (en) 2010-09-16
US8242010B2 (en) 2012-08-14
EP2156465A1 (en) 2010-02-24
WO2008125440A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP5186550B2 (ja) 電気的相互接続構造体及びその形成方法
US8541291B2 (en) Thermo-compression bonded electrical interconnect structure and method
US8164192B2 (en) Thermo-compression bonded electrical interconnect structure
JP3554695B2 (ja) 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法
US6596634B2 (en) Wiring board and fabricating method thereof, semiconductor device and fabricating method thereof, circuit board and electronic instrument
TWI478254B (zh) 引線上凸塊之倒裝晶片互連
TWI404114B (zh) 具有在基板上之窄互連部位之倒裝晶片互連
TWI588960B (zh) 導電連接、具有此種連接的結構、及製造方法
US20120322210A1 (en) Semiconductor device and manufacturing of the semiconductor device
JP2004538619A (ja) バンプのない積層配線構造を有する超小型電子パッケージ
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
JP2000223819A (ja) 電子モジュ―ル製造方法、基板間接合方法、円錐形状半田形成方法、及び基板
US20100025862A1 (en) Integrated Circuit Interconnect Method and Apparatus
JP4629912B2 (ja) はんだバンプの形成方法
US8183697B2 (en) Apparatus and methods of forming an interconnect between a workpiece and substrate
US20050151273A1 (en) Semiconductor chip package
CN218887167U (zh) 半导体封装装置
CN107516638A (zh) 一种扇出型封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101124

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120628

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees