[go: up one dir, main page]

JP2010520645A - 半導体材料内へのトレンチの形成 - Google Patents

半導体材料内へのトレンチの形成 Download PDF

Info

Publication number
JP2010520645A
JP2010520645A JP2009552782A JP2009552782A JP2010520645A JP 2010520645 A JP2010520645 A JP 2010520645A JP 2009552782 A JP2009552782 A JP 2009552782A JP 2009552782 A JP2009552782 A JP 2009552782A JP 2010520645 A JP2010520645 A JP 2010520645A
Authority
JP
Japan
Prior art keywords
gate structure
trench
layer
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009552782A
Other languages
English (en)
Other versions
JP2010520645A5 (ja
JP5370161B2 (ja
Inventor
ディ． ホール、マーク
シー． アベルン、グレン
エム． グラント、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2010520645A publication Critical patent/JP2010520645A/ja
Publication of JP2010520645A5 publication Critical patent/JP2010520645A5/ja
Application granted granted Critical
Publication of JP5370161B2 publication Critical patent/JP5370161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体素子（１０）を半導体層（１６）に形成する。ゲート誘電体層（１８）を該半導体層の上に形成する。ゲート材料層（２０）を該ゲート誘電体層の上に形成する。該ゲート材料層をパターニングしてゲート構造（２０）を形成する。該ゲート構造をマスクとして使用して、該半導体層へのイオン注入（２４）を行なう。第１のパターニング済みゲート構造（２０）及びトレンチ（４２）を該半導体層（１６）に、該半導体層の第１部分（２８）及び第２部分（３０）、及び該ゲートを取り囲むように形成するために、該ゲート構造（２０）及び該半導体層（１６）を貫通するエッチングを行なう。該トレンチ（４２）に絶縁材料（４６）を充填する。

Description

本開示は概して、半導体素子に関し、特に半導体材料内へのトレンチの形成に関する。
一つ以上の半導体素子に必要とされるレイアウト面積を最小にすることが、集積回路のコストを低減するために重要となる。
先行技術による回路１を示す上面図。 本発明の一つの実施形態による回路１０１を示す上面図。 本発明の一つの実施形態による回路１０１を示す上面図（図４〜２２の偶数番号の図は、同じ切断線を使用して得られる断面図である（図３を参照）のに対し、図５〜２３の奇数番号の図は、異なる切断線を使用して得られる断面図である）。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。 本発明の一つの実施形態による半導体素子１０を示す断面図。
本明細書において説明する半導体基板は、砒化ガリウム、シリコンゲルマニウム、シリコンオンインシュレータ（ＳＯＩ）、シリコン、単結晶シリコンなどのような、いずれかの半導体材料または複合材料、及び上に列挙した材料の組み合わせとすることができる。
先行技術の図１は、２ｘ２ビットセルアレイ（例えば、ビットセル２）を有する先行技術による６トランジスタビットセルスタティックランダムアクセスメモリ（ＳＲＡＭ）回路１を示している。先行技術の図１に示すように、トランジスタレイアウトでは通常、ゲート層４を描画する必要があり、この場合、非ゼロの長さの取り出し部、またはエンドキャップ６が、トランジスタ活性領域５の辺の上を延びて、重ね合わせずれ、及び活性領域の臨界寸法におけるプロセス変動を吸収することができる。しかしながら、この構成によって、幾つかの回路に必要とされるレイアウト面積が大きくなる。例えば、先行技術の図１に示す回路１では、寸法Ｃの最小値は、寸法Ａ及びＢの両方の最小値によって決まる。寸法Ａは、活性領域を通り過ぎて延びるために必要な最小のゲートオーバーラップ長（すなわち、エンドキャップの長さ）である。寸法Ｂは、２つのエンドキャップの端部の間（例えば、エンドキャップ６とエンドキャップ７との間）でパターニングすることができる最小間隔である。図示の実施形態では、寸法Ｂの最小値は、利用可能な処理技術によって決まる。寸法Ｃは、２つの個別の半導体素子の活性領域の間の距離である。図１（先行技術）では、寸法Ｃの最小値は、寸法Ａ及びＢの両方の最小値によって決まる。寸法Ｃ（すなわち、２つの個別の半導体素子の活性領域の間の距離）は、Ｃが寸法Ａ及びＢによって決まることがない場合には小さくすることが可能である。
図２は、２ｘ２ビットセルアレイ（例えば、ビットセル１０２）を有する６トランジスタビットセルスタティックランダムアクセスメモリ（ＳＲＡＭ）回路１０１を示している。半導体素子（例えば、トランジスタ）を、分離トレンチを形成する前に形成することにより、エンドキャップ（図１の６及び７）を無くすことができる。別の表現をすると、図１（先行技術）の寸法Ａを小さくして、図２の回路１０１においてゼロにする。従って、寸法ＣはＢと同じになる。更に、Ｃの最小寸法は、利用可能な処理技術によって決まる。
図３は、トレンチ（例えば、１０８）を形成した後の図２のＳＲＡＭ回路１０１を示している。トレンチ（例えば、１０８）を形成した結果として、ゲート（例えば、１０４）は、活性領域（例えば、１０５）と同じ垂直平面で終端するように形成することができる。本明細書において使用する「ｃｏｔｅｒｍｉｎｏｕｓ」とは、ゲート（例えば、１０４）及び活性領域（例えば、１０５）が、幅Ｃ’を持つトレンチ１０８が活性領域１０５と１１５との間に形成される場合に、同じ垂直平面で終端するような状態、またはほぼ同じ垂直平面で終端するような状態として定義される。各６トランジスタビットセル１０２（図２及び３を参照）に必要とされる面積は、ビットセル２（図１を参照）に必要とされる面積よりも小さくなっていることに注目されたい。ＳＲＡＭにおける各ビットセルの面積を低減することにより、半導体チップサイズを大幅に小さくすることができるので、集積回路のコストを大幅に減らすことができる。図２，３に示す回路１０１はＳＲＡＭ回路であったが、本発明は、どのような種類の回路にも適用することができる。
図４〜２４の偶数番号の図は、図３に示す切断線に沿った断面図であり、この断面図は、トランジスタを流れる電流の方向に直交する平面を示していることに留意されたい。図５〜２５の奇数番号の図は、図３に示す切断線に沿った断面図であり、この断面図は、トランジスタを流れる電流の方向に平行な平面を示していることに留意されたい。
図４，５は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。図示の実施形態では、素子１０は、基板１２を含むＳＯＩ（シリコンオンインシュレータ）ウェハを含み、この場合、絶縁層１４が基板１２の上に設けられ、そして半導体層１６が絶縁層１４の上に設けられる。ゲート誘電体層１８は、誘電体材料により構成され、かつ半導体層１６の上に形成される。ゲート誘電体層１８は、いずれかの適切な技術を使用して成長させる、堆積させる、または形成することができる。ゲート層２０は、導電材料により構成され、かつゲート誘電体層１８の上に形成される。ゲート層２０は、他のいずれかの適切な技術を使用して堆積させる、または形成することができる。
図６，７は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。図示の実施形態では、ゲート層２０がパターニングされている。一つの実施形態では、フォトレジストマスク及びそれに続くエッチングを利用してパターニングを行なう。別の実施形態では、パターニングは、いずれかの適切な技術を使用して行なうことができる。
図８，９は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。図示の実施形態では、一つ以上のイオン注入工程（例えば、イオン注入２４）を使用してソース／ドレインエクステンションを形成する。種々の公知のマスク技術を利用して、イオン注入の領域を選択することができることに留意されたい。また、異なるイオン注入種を、異なる素子導電型（例えば、種々のｐチャネルトランジスタ、及び種々のｎチャネルトランジスタ）に対して用いることができることに留意されたい。
図１０，１１は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。サイドウォールスペーサ２５がゲート２０の側壁に形成される。図示の実施形態では、一つ以上のイオン注入工程（例えば、イオン注入２６）を使用してソース／ドレイン接合（ソース／ドレイン領域２８，３０を参照されたい）を形成する。種々の公知のマスク技術を利用して、イオン注入の領域を選択することができることに留意されたい。また、異なるイオン注入種を、異なる素子導電型（例えば、種々のｐチャネルトランジスタ、及び種々のｎチャネルトランジスタ）に対して用いることができることに留意されたい。
図１２，１３は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。シリサイド層３２，３４，３６がゲート層２０及びソース／ドレイン領域２８，３０の上に形成される。
図１２，１３に示す処理の後、種々の選択を処理に当たって行なうことができる。一つの実施形態では、図２４のように、窒化膜層４１をシリサイド層３２，３４，３６の上に堆積させることができる。別の実施形態では、窒化膜層４１を複数のステップで堆積させて、窒化膜４１が選択領域の上では圧縮性を持ち、そして異なる領域の上では引っ張り性を持つようにすることができる。更に他の別の実施形態では、酸化膜層（図１５の層３８と同様の）及び窒化膜層（図１５の層４０と同様の）を堆積させることができる。次に、一つ以上のフォトリソグラフィ工程及びエッチング工程を行なって、トレンチを領域４７にエッチング形成することができる。窒化膜／酸化膜／シリコン積層体を貫通するようにエッチングしてトレンチ分離を行なうことは公知である。ポリシリコンはシリコンと同じ態様で、または非常に類似する態様でエッチングすることができる。シリサイド層は、化学種を若干変更することにより容易にエッチングすることができる。一つの例として、ニッケルシリサイドの場合、ＣＯを従来のハロゲン系トレンチエッチング化学種に付加することにより、シリサイドを正常にエッチングすることができる。他のシリサイドには、化学種を変更した類似のエッチング化学種を使用することができる。別の実施形態では、トレンチ領域の特定の構造及び材料に最も適用可能性の高い他のエッチング及び化学種を使用することができる。別の実施形態では、次のエッチング：化学エッチング、物理的スパッタエッチング、時限エッチング、エンドポイントエッチングなどのうちの一つ以上のエッチングのいずれかの組み合わせを使用することができることに留意されたい。
図２４を続けて参照すると、一つの実施形態では、トレンチスペーサ４５は、公知の処理技術を使用して形成することができる。別の実施形態では、トレンチスペーサ４５を使用しなくても良い。次に、フィールド酸化膜４７をトレンチ領域４７に堆積させる。次に、フィールド酸化膜４７を、従来の技術（例えば、化学的機械研磨またはＣＭＰ）を使用して平坦化することができる。トレンチ領域４７に堆積させる。別の実施形態では、異なる方法で平坦化を行なうことができる。幾つかの実施形態では、平坦化の後に、更に別の酸化膜層（図示せず）を、上部表面全体に堆積させることができる。一つの実施形態では、この更に別の酸化膜層（図示せず）の目的は、一つの誘電体を設けることにあり、この誘電体の中に、ダマシン層を形成することができる。このダマシン層（図示せず）を形成するためのエッチングは、ゲート層２０上の窒化膜層４０に対して選択性を示すように行なうことができる。短時間の酸化膜エッチングを行なって、ゲート２０，３６を露出させる開口を完成させることができる。
図２５によれば、一つ以上のフォトリソグラフィ工程及びエッチング工程を行なって、窒化膜層４１をエッチングすることにより、ゲート２０，３６との電気コンタクトを行なうことができる。このようなエッチングはこの技術分野では公知である。次に、一つ以上の導電材料を含む配線層４９をゲート２０，３６の上に、かつゲート２０，３６と電気コンタクトするように堆積させる。窒化膜層４１の表層平面の上に覆い被さる余剰な材料４９は全て、いずれかの適切な技術（例えば、ＣＭＰ、プラズマエッチバック）を使用して除去することができる。別の実施形態では、異なる方法で平坦化を行なうことができる。
再度、図１２，１３を参照すると、図１２，１３に示す処理の後、種々の選択を処理に当たって行うことができる。別の実施形態では、図１４及び１５を参照すると、酸化膜層３８がシリサイド層３２，３４，３６の上に形成される。窒化膜層４１を酸化膜層３８の上に堆積させる。
図１６，１７は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。一つ以上のフォトリソグラフィ工程及びエッチング工程を行なって、トレンチ（例えば、４２）をエッチング形成することができる。窒化膜／酸化膜／シリコン積層体を貫通するようにエッチングしてトレンチ分離を行なうことは公知である。ポリシリコンはシリコンと同じ態様で、または非常に類似する態様でエッチングすることができる。シリサイド層は、化学種を若干変更することにより容易にエッチングすることができる。一つの例として、ニッケルシリサイドの場合、ＣＯを従来のハロゲン系トレンチエッチング化学種に付加することにより、シリサイドを正常にエッチングすることができる。他のシリサイドには、化学種を変更した類似のエッチング化学種を使用することができる。別の実施形態では、トレンチ領域の特定の構造及び材料に最も適用可能性の高い他のエッチング及び化学種を使用することができる。別の実施形態では、次のエッチング：化学エッチング、物理的スパッタエッチング、時限エッチング、エンドポイントエッチングなどのうちの一つ以上のエッチングのいずれかの組み合わせを使用することができることに留意されたい。
図１６，１７を続けて参照すると、一つの実施形態では、トレンチスペーサ（図示せず）は、公知の処理技術を使用して形成することができる。別の実施形態では、トレンチスペーサを使用しなくても良い。
図１８，１９は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。フィールド酸化膜４６をトレンチ領域４２に堆積させる。次に、フィールド酸化膜４６を、従来の技術（例えば、化学的機械研磨またはＣＭＰ）を使用して平坦化することができる。別の実施形態では、異なる方法で平坦化を行なうことができる。一つの実施形態では、平坦化は窒化膜層４０で停止する。別の実施形態では、平坦化は、いずれかの適切な位置で停止させても良い。
図２０，２１は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。窒化膜層４０の露出領域を、この技術分野で公知のいずれかの適切なエッチング（例えば、ドライエッチング）を使用して除去する。更に、酸化膜層３８を、この技術分野で公知のいずれかの適切なエッチング（例えば、ウェットエッチングまたはドライエッチング）を使用して除去する。図示の実施形態では、酸化膜エッチングによって、厚いフィールド酸化膜４６の薄い上部層を除去することもできることに注目されたい。また、窒化膜層４０及び酸化膜層３８を除去することにより、電気コンタクトをゲート２０，３６に対して行なうことができることに注目されたい。
図２２及び２３は、２つの異なる断面図（図３の切断線を参照されたい）で、本発明の一つの実施形態による半導体素子１０を示している。次に、一つ以上の導電材料を含む配線層４８をゲート２０，３６の上に、かつゲート２０，３６と電気コンタクトするように堆積させる。従来のフォトリソグラフィ工程及びエッチング工程を行なって、配線層４８をパターニングすることができる。配線層４８を使用することにより、一つ以上の半導体素子（例えば、トランジスタ）のゲートを電気的に接続することができることに注目されたい。配線層４８を形成した後、標準の処理を用いて、半導体素子１０を完成させることができる。例えば、一つ以上の層間誘電体層及び／又は一つ以上の導電配線層を形成することができる。
本発明を特定の導電型または電位極性に関して説明してきたが、当業者であれば、導電型及び電位極性は逆にすることができることが理解できる。
本発明の１つの実施形態によると、半導体層上に半導体素子を製造するための方法において、
半導体層の上にゲート誘電体層を形成する工程と、
前記ゲート誘電体層の上にゲート材料層を形成する工程と、
前記ゲート材料層をパターニングしてゲート構造を形成する工程と、
前記ゲート構造をマスクとして使用して、前記半導体層にイオン注入する工程と、
前記ゲート構造を貫通するようにエッチングして、第１のパターニング済みゲート構造を形成し、及び、前記半導体層を貫通するようにエッチングして、前記半導体層の第１部分及び第２部分、及び前記パターニング済みゲート構造を取り囲むトレンチを前記半導体層に形成する工程と、
前記トレンチに絶縁材料を充填する工程とを備える、方法を要旨とする。
上記の方法において、サイドウォールスペーサを前記ゲート構造の側壁に形成する工程と、前記ゲート構造及び該サイドウォールスペーサをマスクとして使用して、前記第１部分及び前記第２部分にイオン注入する工程とをさらに備えていてもよい。
上記の方法において、導電配線を前記第１のパターニング済みゲート構造に電気的に接続する工程をさらに備えていてもよい。
上記の方法において、前記電気的に接続する工程は、
絶縁層を前記基板の上に堆積させる工程と、
トレンチを、前記ゲートの少なくとも一部分の上の前記絶縁層に形成する工程と、
前記絶縁層中の前記トレンチに導電材料を充填する工程とを備えていてもよい。
前記電気的に接続する工程は、
金属層を前記第１のパターニング済みゲート構造の上に堆積させる工程と、
前記金属層をパターニングして、該金属層の一部分を前記第１のパターニング済みゲート構造の上に残す工程とを備えるものであってもよい。
トレンチに充填する前記工程の後に、前記半導体層の中において、ストレッサ層を前記第１部分、前記第１のパターニング済みゲート構造、及び前記第２部分の上に形成する工程をさらに備え、前記ストレッサ層が、前記第１のパターニング済みゲート構造の高さよりも高い高さを該第１及び第２部分の上に有することもある。
前記ストレッサを形成する工程において、前記ストレッサが窒化物を含むものであってもよい。
エッチングする前記工程では更に、前記第１のパターニング済みゲート構造が、前記半導体層中の前記トレンチと同じ垂直平面で終端する端部を有し、前記第１部分は前記第１のパターニング済みゲート構造の第１の側に位置するとともに、前記第２部分は第１のパターニング済みゲート構造の第２の側に位置するものでもよい。
ゲート構造を貫通するようにエッチングする前記工程において、第２のパターニング済みゲート構造を形成し、前記第１及び第２のパターニング済みゲート構造がトレンチの幅だけ離間するものであってもよい。
前記トレンチに充填する工程は、
トレンチサイドウォールスペーサを前記トレンチの側壁に形成する工程と、
絶縁材料を前記トレンチに、前記トレンチサイドウォールスペーサを形成する工程の後に堆積させる工程を備えることもある。
本発明のさらなる実施形態によると、半導体層の上に半導体素子を製造するための方法において、
半導体層の上にゲート構造を形成する工程と、
前記ゲート構造をマスクとして使用してイオン注入を行う工程と、
イオン注入する前記工程の後に、前記半導体層にトレンチを形成することにより前記半導体層に活性領域を画定する工程において、前記ゲート構造及び前記半導体層を貫通するようにエッチングして、前記エッチングによってパターニング済みゲート構造が前記活性領域に形成される、前記活性領域を画定する工程と、
絶縁材料を前記トレンチに堆積させる工程とを備える。
前記活性領域を画定する工程において、前記パターニング済みゲート構造が２つの端部を有し、各端部は、前記トレンチによって画定される前記活性領域の境界と同じ垂直平面で終端するものであってもよい。
前記ゲート構造を形成する工程において、前記ゲート構造がポリシリコン及び金属から成るグループのうちの一つを含むことを特徴とし、前記方法はさらに、
高ｋ誘電体をゲート誘電体として該半導体層の上に、該ゲート構造を形成する前に形成する工程を備えるものでもよい。
前記トレンチに充填する工程の後に、ストレッサを前記パターニング済みゲート構造に隣接する前記活性領域の上、かつパターニング済み隣接部分の上に形成する工程と、
導電配線を前記パターニング済みゲート構造に電気的に接続する工程とをさらに備えることもある。
前記ストレッサを形成する工程において、前記ストレッサが、前記パターニング済みゲート構造の高さよりも高い高さを、該パターニング済みゲート構造に隣接する活性領域の上に有することもある。
本発明のさらなる実施形態によると、半導体素子は、半導体層と、前記半導体層を貫通し、かつ活性領域の境界を画定するトレンチと、前記活性領域の中に位置し、かつ第１端部及び第２端部を有する第１導電構造と、
前記第１及び第２端部は前記活性領域の前記境界と同じ垂直平面で終端し、及び、前記第１導電構造はゲートとして機能するとともに、ソースドレインイオン注入を行なうためのイオン注入マスクとして機能することができるために十分厚いことと、該トレンチ内の絶縁材料とを備える。
更に、ストレッサを該パターニング済みゲート構造に隣接する該活性領域の上に、そして該パターニング済み隣接部分の上に備えることもある。
また、第２導電構造をさらに備え、前記第２導電構造は、一部分前記第１導電構造の上に有し、前記第１導電構造と電気的にコンタクトし、前記第１導電構造の材料とは異なる材料からなり、及び前記活性領域の外に延びるものであってもよい。
前記第１導電構造は、ポリシリコン層と、前記ポリシリコン層上のシリサイド層とを備えてもよい。
前記第１導電構造は金属を含み、高ｋ誘電体によって前記第１導電構造が前記半導体層から分離されるものであってもよい。
更に、記述及び請求項において用いられているとすると、「ｆｒｏｎｔ」、「ｂａｃｋ」、「ｔｏｐ」、「ｂｏｔｔｏｍ」、「ｏｖｅｒ」、「ｕｎｄｅｒ」などの用語は、表現上の目的で使用し、必ずしも恒久的な相対位置を表わすために使用するのではない。このように使用する用語は適切な状況の下では入れ替え可能であるので、本明細書に記載される本発明の実施形態が、例えば例示の配置以外の他の配置で、または本明細書に記載される配置以外の配置で動作することができることを理解されたい。
本発明について特定の実施形態を参照しながら記載してきたが、種々の変形及び変更を、以下の請求項に示される本発明の範囲から逸脱しない限り加え得る。例えば、トレンチは、トレンチ分離を本明細書に示す実施形態において実現するために形成されるが、別の実施形態では、一つ以上のトレンチをいずれかの所望の目的のために形成することができる。更に、トレンチは、いずれのタイプの半導体素子を形成するためにも使用することができ、そしてこれらの半導体素子を使用していずれのタイプの回路も形成することができる。本明細書に示すＳＲＡＭ回路１０１は、本発明を用いることができる単なる一つの可能な回路に過ぎない。従って、本明細書及び図は、制限的な意味ではなく例示として捉えられるべきであり、そして全てのこのような変形は、本発明の範囲に包含されるべきであると考えられる。特定の実施形態に関して本明細書に記載されるいかなる効果、利点、及び技術的問題に対する解決法も、いずれかの請求項、または請求項の全ての、必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。
本明細書において使用する「ｃｏｕｐｌｅｄ」という用語は、直接的に接続される形態に、または機械的に接続される形態に制限されるものではない。
更に、本明細書において使用する「ａ」または「ａｎ」は、一つ（ｏｎｅ）よりも多くの一つ以上（ｏｎｅ ｏｒ ｍｏｒｅ）として定義される。また、請求項群における「ａｔ ｌｅａｓｔ ｏｎｅ」及び「ｏｎｅ ｏｒ ｍｏｒｅ」のような前置き語句の使用は、別の請求要素の前に不定冠詞「ａ」または「ａｎ」を配置することによって、このような不定冠詞の付いた請求要素を含む特定の請求項が決して、同じ請求項が前置き語句「ｏｎｅ ｏｒ ｍｏｒｅ」または「ａｔ ｌｅａｓｔ ｏｎｅ」、及び「ａ」または「ａｎ」のような不定冠詞を含む場合においても、このような要素を一つのみ含む発明に制限されるものとして解釈されてはならない。同じ解釈が定冠詞の使用に関しても当てはまる。
特に断らない限り、「ｆｉｒｓｔ」及び「ｓｅｃｏｎｄ」のような用語は、このような用語によって記述される構成要素を適宜区別するために使用される。従って、これらの用語は、必ずしもこのような構成要素の時間的な優先度、または他の優先度を指すために使用されるのではない。

Claims (20)

  1. 半導体層上に半導体素子を製造するための方法において、
    半導体層の上にゲート誘電体層を形成する工程と、
    前記ゲート誘電体層の上にゲート材料層を形成する工程と、
    前記ゲート材料層をパターニングしてゲート構造を形成する工程と、
    前記ゲート構造をマスクとして使用して、前記半導体層にイオン注入する工程と、
    前記ゲート構造を貫通するようにエッチングして、第１のパターニング済みゲート構造を形成し、及び、前記半導体層を貫通するようにエッチングして、前記半導体層の第１部分及び第２部分、及び前記パターニング済みゲート構造を取り囲むトレンチを前記半導体層に形成する工程と、
    前記トレンチに絶縁材料を充填する工程とを備える、方法。
  2. サイドウォールスペーサを前記ゲート構造の側壁に形成する工程と、
    前記ゲート構造及び該サイドウォールスペーサをマスクとして使用して、前記第１部分及び前記第２部分にイオン注入する工程とをさらに備える、請求項１に記載の方法。
  3. 導電配線を前記第１のパターニング済みゲート構造に電気的に接続する工程をさらに備える、請求項１に記載の方法。
  4. 前記電気的に接続する工程は、
    絶縁層を前記基板の上に堆積させる工程と、
    トレンチを、前記ゲートの少なくとも一部分の上の前記絶縁層に形成する工程と、
    前記絶縁層中の前記トレンチに導電材料を充填する工程とを備える、請求項１に記載の方法。
  5. 前記電気的に接続する工程は、
    金属層を前記第１のパターニング済みゲート構造の上に堆積させる工程と、
    前記金属層をパターニングして、該金属層の一部分を前記第１のパターニング済みゲート構造の上に残す工程とを備える、請求項１に記載の方法。
  6. トレンチに充填する前記工程の後に、前記半導体層の中において、ストレッサ層を前記第１部分、前記第１のパターニング済みゲート構造、及び前記第２部分の上に形成する工程をさらに備え、前記ストレッサ層が、前記第１のパターニング済みゲート構造の高さよりも高い高さを該第１及び第２部分の上に有する、請求項１に記載の方法。
  7. 前記ストレッサを形成する工程において、前記ストレッサが窒化物を含むことを特徴とする、請求項６に記載の方法。
  8. エッチングする前記工程では更に、前記第１のパターニング済みゲート構造が、前記半導体層中の前記トレンチと同じ垂直平面で終端する端部を有し、前記第１部分は前記第１のパターニング済みゲート構造の第１の側に位置するとともに、前記第２部分は第１のパターニング済みゲート構造の第２の側に位置することを特徴とする、請求項１に記載の方法。
  9. ゲート構造を貫通するようにエッチングする前記工程において、第２のパターニング済みゲート構造を形成し、前記第１及び第２のパターニング済みゲート構造がトレンチの幅だけ離間することを特徴とする、請求項１に記載の方法。
  10. 前記トレンチに充填する工程は、
    トレンチサイドウォールスペーサを前記トレンチの側壁に形成する工程と、
    絶縁材料を前記トレンチに、前記トレンチサイドウォールスペーサを形成する工程の後に堆積させる工程を備える、請求項１に記載の方法。
  11. 半導体層の上に半導体素子を製造するための方法において、
    半導体層の上にゲート構造を形成する工程と、
    前記ゲート構造をマスクとして使用してイオン注入を行う工程と、
    イオン注入する前記工程の後に、前記半導体層にトレンチを形成することにより前記半導体層に活性領域を画定する工程において、前記ゲート構造及び前記半導体層を貫通するようにエッチングして、前記エッチングによってパターニング済みゲート構造が前記活性領域に形成される、前記活性領域を画定する工程と、
    絶縁材料を前記トレンチに堆積させる工程とを備える、方法。
  12. 前記活性領域を画定する工程において、前記パターニング済みゲート構造が２つの端部を有し、各端部は、前記トレンチによって画定される前記活性領域の境界と同じ垂直平面で終端することを特徴とする、請求項１１に記載の方法。
  13. 前記ゲート構造を形成する工程において、前記ゲート構造がポリシリコン及び金属から成るグループのうちの一つを含むことを特徴とし、前記方法はさらに、
    高ｋ誘電体をゲート誘電体として該半導体層の上に、該ゲート構造を形成する前に形成する工程を備える、請求項１２に記載の方法。
  14. 前記トレンチに充填する工程の後に、ストレッサを前記パターニング済みゲート構造に隣接する前記活性領域の上、かつパターニング済み隣接部分の上に形成する工程と、
    導電配線を前記パターニング済みゲート構造に電気的に接続する工程とをさらに備える、請求項１２に記載の方法。
  15. 前記ストレッサを形成する工程において、前記ストレッサが、前記パターニング済みゲート構造の高さよりも高い高さを、該パターニング済みゲート構造に隣接する活性領域の上に有することを特徴とする、請求項１４に記載の方法。
  16. 半導体層と、
    前記半導体層を貫通し、かつ活性領域の境界を画定するトレンチと、
    前記活性領域の中に位置し、かつ第１端部及び第２端部を有する第１導電構造と、
    前記第１及び第２端部は前記活性領域の前記境界と同じ垂直平面で終端し、及び、前記第１導電構造はゲートとして機能するとともに、ソースドレインイオン注入を行なうためのイオン注入マスクとして機能することができるために十分厚いことと、
    該トレンチ内の絶縁材料とを備える、半導体素子。
  17. 前記パターニング済みゲート構造に隣接する該活性領域の上、かつ前記パターニング済み隣接部分の上に、ストレッサをさらに備える、請求項１６記載の半導体素子。
  18. 第２導電構造をさらに備え、前記第２導電構造の一部は前記第１導電構造の上にあり、前記第２導電構造は、前記第１導電構造と電気的にコンタクトし、前記第１導電構造の材料とは異なる材料からなり、及び前記活性領域の外に延びることを特徴とする、請求項１６に記載の半導体素子。
  19. 前記第１導電構造は、ポリシリコン層と、前記ポリシリコン層上のシリサイド層とを備える、請求項１６に記載の半導体素子。
  20. 前記第１導電構造は金属を含み、高ｋ誘電体によって前記第１導電構造が前記半導体層から分離される、請求項１６に記載の半導体素子。
JP2009552782A 2007-03-08 2008-02-06 半導体材料内へのトレンチの形成 Expired - Fee Related JP5370161B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/683,846 2007-03-08
US11/683,846 US7879663B2 (en) 2007-03-08 2007-03-08 Trench formation in a semiconductor material
PCT/US2008/053133 WO2008109221A1 (en) 2007-03-08 2008-02-06 Trench formation in a semiconductor material

Publications (3)

Publication Number Publication Date
JP2010520645A true JP2010520645A (ja) 2010-06-10
JP2010520645A5 JP2010520645A5 (ja) 2011-03-24
JP5370161B2 JP5370161B2 (ja) 2013-12-18

Family

ID=39738663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009552782A Expired - Fee Related JP5370161B2 (ja) 2007-03-08 2008-02-06 半導体材料内へのトレンチの形成

Country Status (7)

Country Link
US (1) US7879663B2 (ja)
EP (1) EP2122677A4 (ja)
JP (1) JP5370161B2 (ja)
KR (1) KR101530099B1 (ja)
CN (1) CN101627468A (ja)
TW (1) TWI414039B (ja)
WO (1) WO2008109221A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130167A (ja) * 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US10573751B2 (en) * 2012-01-23 2020-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for providing line end extensions for fin-type active regions
JP2019106441A (ja) * 2017-12-12 2019-06-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10707352B2 (en) * 2018-10-02 2020-07-07 Qualcomm Incorporated Transistor with lightly doped drain (LDD) compensation implant

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206775A (ja) * 1990-11-30 1992-07-28 Casio Comput Co Ltd 薄膜トランジスタ
JPH0521465A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd 半導体装置及びその製造方法
JPH0613615A (ja) * 1992-04-10 1994-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH113999A (ja) * 1997-06-13 1999-01-06 Sony Corp 半導体装置の製造方法
JPH11274508A (ja) * 1998-03-25 1999-10-08 Toshiba Corp 薄膜トランジスタの製造方法
JP2002016082A (ja) * 2000-04-04 2002-01-18 Matsushita Electric Ind Co Ltd 薄膜半導体素子およびその製造方法
JP2002033483A (ja) * 2000-07-17 2002-01-31 Sony Corp 薄膜半導体装置の製造方法
JP2005197727A (ja) * 2003-12-30 2005-07-21 Samsung Electronics Co Ltd 多結晶シリコン半導体素子及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4988643A (en) * 1989-10-10 1991-01-29 Vlsi Technology, Inc. Self-aligning metal interconnect fabrication
US5021848A (en) 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
US5019879A (en) 1990-03-15 1991-05-28 Chiu Te Long Electrically-flash-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area
US5523258A (en) 1994-04-29 1996-06-04 Cypress Semiconductor Corp. Method for avoiding lithographic rounding effects for semiconductor fabrication
US5496771A (en) 1994-05-19 1996-03-05 International Business Machines Corporation Method of making overpass mask/insulator for local interconnects
US5545581A (en) 1994-12-06 1996-08-13 International Business Machines Corporation Plug strap process utilizing selective nitride and oxide etches
US5920108A (en) * 1995-06-05 1999-07-06 Harris Corporation Late process method and apparatus for trench isolation
TW351849B (en) * 1997-09-11 1999-02-01 United Microelectronics Corp Method for fabricating shadow trench insulation structure
US5998835A (en) * 1998-02-17 1999-12-07 International Business Machines Corporation High performance MOSFET device with raised source and drain
KR20000074841A (ko) 1999-05-26 2000-12-15 윤종용 트렌치 격리 형성 방법
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6359305B1 (en) 1999-12-22 2002-03-19 Turbo Ic, Inc. Trench-isolated EEPROM flash in segmented bit line page architecture
JP3519662B2 (ja) * 2000-03-14 2004-04-19 松下電器産業株式会社 半導体装置及びその製造方法
KR20020042312A (ko) 2000-11-30 2002-06-05 윤종용 반도체 디바이스 및 그 제조방법
US6624043B2 (en) * 2001-09-24 2003-09-23 Sharp Laboratories Of America, Inc. Metal gate CMOS and method of manufacturing the same
KR20030055997A (ko) 2001-12-27 2003-07-04 삼성전자주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 장치 및 그형성방법
US6858514B2 (en) * 2002-03-29 2005-02-22 Sharp Laboratories Of America, Inc. Low power flash memory cell and method
US6867462B2 (en) * 2002-08-09 2005-03-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device using an SOI substrate and having a trench isolation and method for fabricating the same
GB0229217D0 (en) * 2002-12-14 2003-01-22 Koninkl Philips Electronics Nv Vertical insulated gate transistor and manufacturing method
KR100878498B1 (ko) 2002-12-30 2009-01-15 주식회사 하이닉스반도체 트랜지스터 제조방법
US7018873B2 (en) * 2003-08-13 2006-03-28 International Business Machines Corporation Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate
US6838332B1 (en) * 2003-08-15 2005-01-04 Freescale Semiconductor, Inc. Method for forming a semiconductor device having electrical contact from opposite sides
US7087965B2 (en) * 2004-04-22 2006-08-08 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
US7141476B2 (en) * 2004-06-18 2006-11-28 Freescale Semiconductor, Inc. Method of forming a transistor with a bottom gate
KR100617051B1 (ko) * 2004-12-27 2006-08-30 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7470573B2 (en) * 2005-02-18 2008-12-30 Sharp Laboratories Of America, Inc. Method of making CMOS devices on strained silicon on glass
KR100653714B1 (ko) 2005-04-12 2006-12-05 삼성전자주식회사 반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
US7335932B2 (en) * 2005-04-14 2008-02-26 International Business Machines Corporation Planar dual-gate field effect transistors (FETs)
US7192855B2 (en) * 2005-04-15 2007-03-20 Freescale Semiconductor, Inc. PECVD nitride film
US7361534B2 (en) * 2005-05-11 2008-04-22 Advanced Micro Devices, Inc. Method for fabricating SOI device
US7732289B2 (en) * 2005-07-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a MOS device with an additional layer
US7326617B2 (en) * 2005-08-23 2008-02-05 United Microelectronics Corp. Method of fabricating a three-dimensional multi-gate device
JP5098261B2 (ja) * 2005-12-09 2012-12-12 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7635620B2 (en) * 2006-01-10 2009-12-22 International Business Machines Corporation Semiconductor device structure having enhanced performance FET device
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206775A (ja) * 1990-11-30 1992-07-28 Casio Comput Co Ltd 薄膜トランジスタ
JPH0521465A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd 半導体装置及びその製造方法
JPH0613615A (ja) * 1992-04-10 1994-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH113999A (ja) * 1997-06-13 1999-01-06 Sony Corp 半導体装置の製造方法
JPH11274508A (ja) * 1998-03-25 1999-10-08 Toshiba Corp 薄膜トランジスタの製造方法
JP2002016082A (ja) * 2000-04-04 2002-01-18 Matsushita Electric Ind Co Ltd 薄膜半導体素子およびその製造方法
JP2002033483A (ja) * 2000-07-17 2002-01-31 Sony Corp 薄膜半導体装置の製造方法
JP2005197727A (ja) * 2003-12-30 2005-07-21 Samsung Electronics Co Ltd 多結晶シリコン半導体素子及びその製造方法

Also Published As

Publication number Publication date
US20080217705A1 (en) 2008-09-11
EP2122677A1 (en) 2009-11-25
EP2122677A4 (en) 2011-11-23
WO2008109221A1 (en) 2008-09-12
CN101627468A (zh) 2010-01-13
TW200903711A (en) 2009-01-16
KR20090125247A (ko) 2009-12-04
US7879663B2 (en) 2011-02-01
TWI414039B (zh) 2013-11-01
JP5370161B2 (ja) 2013-12-18
KR101530099B1 (ko) 2015-06-18

Similar Documents

Publication Publication Date Title
JP4904815B2 (ja) 半導体装置及びその製造方法
US8895400B2 (en) Methods of fabricating semiconductor devices having buried word line interconnects
KR101412906B1 (ko) 전계 효과 트랜지스터를 위한 구조 및 방법
US10050129B2 (en) Method of forming fine patterns
TW201917792A (zh) 形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法
JP3860582B2 (ja) 半導体装置の製造方法
US8928073B2 (en) Semiconductor devices including guard ring structures
US10211212B2 (en) Semiconductor devices
JP2014517512A (ja) 複数の平行な導電材料含有構造を備える半導体構造およびスタティック・ランダム・アクセス・メモリ（ｓｒａｍ）・セル、ならびに半導体構造を形成する方法
CN108257919A (zh) 随机动态处理存储器元件的形成方法
KR100621633B1 (ko) 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법및 그에 의해 형성된 반도체 장치
US9461171B2 (en) Methods of increasing silicide to epi contact areas and the resulting devices
KR20120057818A (ko) 반도체 장치 제조 방법
CN103579242A (zh) 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法
US10008409B2 (en) Method for fabricating a semiconductor device
US9786607B2 (en) Interconnect structure including middle of line (MOL) metal layer local interconnect on ETCH stop layer
JP5370161B2 (ja) 半導体材料内へのトレンチの形成
US10991620B2 (en) Semiconductor device
US10374084B2 (en) Vertical channel devices and method of fabricating same
KR101120185B1 (ko) 반도체 소자의 형성 방법
CN222941144U (zh) 半导体器件
KR100620196B1 (ko) 반도체 소자의 제조 방법
KR100575360B1 (ko) 반도체 소자의 제조방법
KR101076813B1 (ko) 반도체 소자 및 그 제조 방법
KR20000003492A (ko) 고집적 반도체 기억소자 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5370161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees