JP2010278137A - 半導体装置 - Google Patents

Abstract

【課題】ドレイン電極部分での破壊を抑制して、耐圧を向上できる半導体装置を提供する。
【解決手段】ドレイン電極１０５は、バリア層１０２に、ショットキー接触するショットキー電極である。このように、ドレイン電極１０５を、高温アニールで合金化してバリア層１０２にオーミック接触することなく、形成できる。したがって、ドレイン電極１０５部分において破壊電界が低くならないので、ドレイン電極１０５部分での破壊を抑制して、耐圧を向上できる。
【選択図】図１

Description

この発明は、例えば、大電力パワーデバイス等で用いられる窒化物の半導体装置に関する。

近年、窒化ガリウム（ＧａＮ）等を用いた窒化物半導体は、絶縁破壊電界が３〜５ＭＶ／ｃｍとシリコン（Ｓｉ）半導体に比べて一桁大きく、電子の飽和速度が高いため、高耐圧・高出力が望めるデバイスとして注目され研究が進められている。特に、スイッチング電源用素子に用いる場合、高耐圧で低オン抵抗であることが求められるが、これらの関係はトレードオフの関係がある。

ヘテロ接合電界効果トランジスタ（Heterojunction Field Effect Transistor。以下「ＨＦＥＴ」と呼ぶ。）と呼ばれる半導体装置において、低オン抵抗を実現するためにはゲート・ドレイン間隔を短くする必要があるが、その場合耐圧が低下してしまう。

しかし、低オン抵抗のまま高耐圧を実現するための方法として、ゲート電極、ソース電極、ドレイン電極にフィールドプレート電極を配置することが知られている。フィールドプレート電極によって、ゲート電極端やドレイン電極端に電界が集中するのを緩和することができる。

例えば、図４に示すように、ＨＦＥＴとしては、ソース電極４０４、ゲート電極４０３およびドレイン電極４０５のそれぞれに、フィールドプレート電極４０８，４０７，４０９を有するものがある（特開２００５−９３８６４号公報：特許文献１参照）。

図４に示すように、ノンドープのＧａＮチャネル層４０１上に、ｎ型ＡｌＧａＮバリア層４０２が積層されており、ｎ型ＡｌＧａＮバリア層４０２上に、ゲート電極４０３、ソース電極４０４およびドレイン電極４０５が形成されている。

バリア層４０２は、ゲート電極４０３とドレイン電極４０５の間で、第１絶縁膜４０６に被覆されている。この第１絶縁膜４０６上に、ゲートフィールドプレート電極４０７が、配置されている。このゲートフィールドプレート電極４０７は、ゲート電極４０３のドレイン電極側に、ゲート電極４０３と一体化して、形成されている。

ゲート電極４０３、ゲートフィールドプレート電極４０７および第１絶縁膜４０６は、第２絶縁膜４１０に被覆されている。

第２絶縁膜４１０上に、ソース電極４０４と一体化して形成されたソースフィールドプレート電極４０８が配置されている。第１絶縁膜４０６および第２絶縁膜４１０上に、ドレイン電極４０５と一体化して形成されたドレインフィールドプレート電極４０９が配置されている。

この構造のＨＦＥＴでは、ゲート電極４０３の端部やドレイン電極４０５の端部に電界集中をすることを防いで、ゲート・ドレイン間の電界分布が理想的な平坦状態に近づくため、耐圧を高くすることができる。

特開２００５−９３８６４号公報（図５）

しかしながら、上記従来のＨＦＥＴでは、ゲート・ドレイン間の電界分布が理想的な平坦状態になっており、高い耐圧が期待されるＨＦＥＴであるにも関わらず、ゲート・ドレイン間に高電圧を印加するとドレイン電極部分で破壊しやすいことがわかった。

我々が調査した結果、ドレイン電極部分では、ゲート電極部分など他の部分に比べかなり低い電界強度で破壊していることが判明した。ドレイン電極は、６００〜９００℃の高温アニールで合金化することによりＡｌＧａＮバリア層とオーミック接触しており、合金層の不均一な形状が耐圧に影響していると考えられる。

そこで、この発明の課題は、ドレイン電極部分での破壊を抑制して、耐圧を向上できる半導体装置を提供することである。

上記課題を解決するため、この発明の半導体装置は、
基板と、
この基板上に設けられたIII−Ｖ族窒化物半導体からなるチャネル層と、
このチャネル層上に設けられると共に上記チャネル層のバンドギャップよりも大きいバンドギャップを有するIII−Ｖ族窒化物半導体からなるバリア層と、
このバリア層上に設けられたソース電極、ゲート電極およびドレイン電極と
を備え、
上記ドレイン電極と上記バリア層との間にショットキー接合が存在し、
上記ドレイン電極は、上記ショットキー接合を介して上記バリア層に電気的に接続するショットキー電極であることを特徴としている。

この発明の半導体装置によれば、上記ドレイン電極は、ショットキー電極であるので、ドレイン電極を、高温アニールで合金化してオーミック接合することなく、形成できる。

したがって、ドレイン電極部分において破壊電界が低くならないので、ドレイン電極部分での破壊を抑制して、耐圧を向上できる。

また、一実施形態の半導体装置では、
上記ドレイン電極に接触する他のドレイン電極を有し、
この他のドレイン電極と上記バリア層との間にオーミック接合が存在し、
この他のドレイン電極は、上記オーミック接合を介して上記バリア層に電気的に接続するオーミック電極である。

この実施形態の半導体装置によれば、上記ドレイン電極に接触する他のドレイン電極を有し、この他のドレイン電極は、オーミック電極であるので、このオーミック電極によって、オン電圧を低くすることができる。

また、一実施形態の半導体装置では、上記ショットキー電極は、上記オーミック電極よりも上記ゲート電極側に、位置している。

この実施形態の半導体装置によれば、上記ショットキー電極は、上記オーミック電極よりも上記ゲート電極側に、位置しているので、このショットキー電極がフィールドプレート電極のような働きをして、オーミック電極の合金層にかかる電界を低くすることができ、耐圧を維持することができる。

また、一実施形態の半導体装置では、
上記バリア層上に、上記ショットキー電極および上記オーミック電極を回避するように設けられた絶縁膜と、
この絶縁膜上に設けられ、上記ショットキー電極または上記オーミック電極に電気的に接続するドレインフィールドプレート電極と
を有する。

この実施形態の半導体装置によれば、上記ショットキー電極または上記オーミック電極に電気的に接続するドレインフィールドプレート電極を有するので、ショットキー電極およびオーミック電極にかかる電界をさらに低くすることが可能で、耐圧を一層高くすることができる。

この発明の半導体装置によれば、上記ドレイン電極は、ショットキー電極であるので、ドレイン電極部分での破壊を抑制して、耐圧を向上できる。

本発明の半導体装置の第１実施形態を示す断面図である。 本発明の半導体装置の第２実施形態を示す断面図である。 本発明の半導体装置の第３実施形態を示す断面図である。 従来の半導体装置を示す断面図である。

以下、この発明を図示の実施の形態により詳細に説明する。

（第１の実施形態）
図１は、この発明の半導体装置の第１実施形態である断面図を示している。この半導体装置は、ヘテロ接合電界効果トランジスタ（Heterojunction Field Effect Transistor。以下「ＨＦＥＴ」と呼ぶ。）である。

図１に示すように、上記半導体装置は、基板１１１と、この基板１１１上に設けられたチャネル層１０１と、このチャネル層１０１上に設けられたバリア層１０２と、このバリア層１０２上に設けられたソース電極１０４、ゲート電極１０３およびドレイン電極１０５とを有する。ゲート電極１０３は、ドレイン電極１０５よりも、ソース電極１０４側にある。

上記基板１１１は、例えば、サファイア基板である。上記チャネル層１０１は、III−Ｖ族窒化物半導体からなり、例えば、ノンドープのＧａＮチャネル層である。上記バリア層１０２は、上記チャネル層１０１のバンドギャップよりも大きいバンドギャップを有するIII−Ｖ族窒化物半導体からなり、例えば、ノンドープのＡｌＧａＮバリア層である。

上記ソース電極１０４は、上記バリア層１０２にオーミック接触するオーミック電極である。例えば、ソース電極１０４は、Ｔｉ／Ａｌとし、６００〜９００℃の高温アニールを行いバリア層１０２と合金層を形成することによって、バリア層１０２にオーミック接触する。

上記ゲート電極１０３および上記ドレイン電極１０５は、上記バリア層１０２にショットキー接触するショットキー電極である。つまり、ドレイン電極１０５とバリア層１０２との間にショットキー接合が存在し、ドレイン電極１０５は、ショットキー接合を介してバリア層１０２に電気的に接続するショットキー電極である。例えば、ゲート電極１０３およびドレイン電極１０５は、Ｎｉ／ＡｕやＷＮ／Ａｕをスパッタや蒸着等の方法で、形成できる。ドレイン電極１０５は、バリア層１０２とショットキー障壁が小さくなる材料を選定することが望ましく、ショットキー障壁が低いほど、ＨＦＥＴのオン電圧が小さくなり、電力損失を小さくできる。

上記構成の半導体装置では、ドレイン電極１０５をソース電極１０４と同じオーミック電極にした場合に比べて、耐圧が約１５０Ｖ上昇した。高温アニールにより合金層を形成しないドレイン電極１０５にしたため、耐圧が高くなったと考えられる。

上記構成の半導体装置によれば、上記ドレイン電極１０５は、ショットキー電極であるので、ドレイン電極１０５を、高温アニールで合金化してバリア層１０２にオーミック接触することなく、形成できる。

したがって、ドレイン電極１０５部分において破壊電界が低くならないので、ドレイン電極１０５部分での破壊を抑制して、耐圧を向上できる。

（第２の実施形態）
図２は、この発明の半導体装置の第２の実施形態を示している。図２に示すように、上記半導体装置は、基板２１１と、この基板２１１上に順に設けられたバッファ層２１２、チャネル層２０１、バリア層２０２およびキャップ層２１３とを有する。

上記基板２１１は、例えば、シリコン基板である。上記チャネル層２０１は、III−Ｖ族窒化物半導体からなり、例えば、ノンドープのＧａＮチャネル層である。上記バリア層２０２は、上記チャネル層２０１よりバンドギャップが大きいIII−Ｖ族窒化物半導体からなり、例えば、ノンドープのｎ型のＡｌＧａＮバリア層である。上記キャップ層２１３は、例えば、ノンドープのＧａＮキャップ層である。

上記キャップ層２１３上に、ＳｉＯ_２ゲート絶縁膜２１４を挟んで、ゲート電極２０３が形成されている。このＳｉＯ_２ゲート絶縁膜２１４は、ゲート電極２０３のリーク電流を低減している。

上記バリア層２０２および上記キャップ層２１３は、一部が除去され、この除去された部分に進入するように、ソース電極２０４およびドレイン電極２０５Ａ、２０５Ｂが形成されている。この両方のドレイン電極２０５Ａ、２０５Ｂは、互いに接触している。ゲート電極２０３は、ドレイン電極２０５Ａ，２０５Ｂよりも、ソース電極２０４側にある。

上記一方のドレイン電極２０５Ａは、上記バリア層２０２および上記キャップ層２１３にショットキー接触するショットキー電極である。つまり、ドレイン電極２０５Ａとバリア層２０２との間にショットキー接合が存在し、ドレイン電極２０５Ａは、ショットキー接合を介してバリア層２０２に電気的に接続するショットキー電極である。

上記他方のドレイン電極２０５Ｂおよび上記ソース電極２０４は、上記バリア層２０２にオーミック接触するオーミック電極である。つまり、ドレイン電極２０５Ｂとバリア層２０２との間にオーミック接合が存在し、ドレイン電極２０５Ｂは、オーミック接合を介してバリア層２０２に電気的に接続するオーミック電極である。例えば、ドレイン電極２０５Ｂおよびソース電極２０４は、Ｔｉ／Ａｌとし、６００〜９００℃の高温アニールを行いバリア層２０２と合金層を形成することによって、バリア層２０２にオーミック接触する。バリア層２０２およびキャップ層２１３の一部を除去することによって、オーミック電極であるソース電極２０４および他方のドレイン電極２０５Ｂのコンタクト抵抗を低くすることができる。

ショットキー電極である一方のドレイン電極２０５Ａは、オーミック電極である他方のドレイン電極２０５Ｂよりもゲート電極２０３側に、位置している。

上記キャップ層２１３上に、ゲート電極２０３、ソース電極２０４およびドレイン電極２０５Ａ、２０５Ｂを回避するように、ＳｉＮ絶縁膜２１５が設けられている。

この絶縁膜２１５上に、ゲート電極２０３に電気的に接触するゲートフィールドプレート電極２０７が設けられている。このゲートフィールドプレート電極２０７は、ゲート電極２０３におけるドレイン電極２０５Ａ側の端面に接触している。ゲートフィールドプレート電極２０７は、ゲート電極２０３に一体に形成されている。ゲートフィールドプレート電極２０７は、ゲート電極２０３端にかかる電界を緩和する。

上記構成の半導体装置によれば、上記第１の実施形態の作用効果に加えて、上記他方のドレイン電極２０５Ｂは、バリア層２０２に、オーミック接触するオーミック電極であるので、Ｉ−Ｖ特性はショットキーバリアダイオードのようにはならず、オン電圧を低くすることができる。

また、ショットキー電極であるドレイン電極２０５Ａは、オーミック電極であるドレイン電極２０５Ｂよりもゲート電極２０３側に、位置しているので、このショットキー電極であるドレイン電極２０５Ａがフィールドプレート電極のような働きをして、オーミック電極であるドレイン電極２０５Ｂの合金層にかかる電界を低くすることができ、耐圧を維持することができる。

なお、上記ゲートフィールドプレート電極２０７および上記ＳｉＯ_２ゲート絶縁膜２１４の構成や、上記バリア層２０２および上記キャップ層２１３の一部除去は、必ずしも必要ではない。

（第３の実施形態）
図３は、この発明の半導体装置の第３の実施形態を示している。上記第２の実施形態と相違する点を説明すると、この第３の実施形態では、バリア層およびキャップ層の一部を除去した部分を除去せずにイオン注入して、ｎ^＋層を形成した点、および、ドレイン電極のゲート電極側にドレインフィールドプレート電極を形成した点が、異なる。なお、この第３の実施形態において、上記第２の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。

図３に示すように、キャップ層２１３上に、ソース電極２０４およびドレイン電極２０５Ａ、２０５Ｂが形成されている。

上記ソース電極２０４および上記ドレイン電極２０５Ａ、２０５Ｂの下面の一部には、例えば、Ｓｉイオンを注入して、ｎ^＋層３１６が形成されている。このｎ^＋層３１６は、キャップ層２１３、バリア層２０２およびチャネル層２０１に形成されている。

上記一方のドレイン電極２０５Ａは、ｎ^＋層３１６とショットキー接触するショットキー電極である。つまり、ドレイン電極２０５Ａとバリア層２０２との間にショットキー接合が存在し、ドレイン電極２０５Ａは、ショットキー接合を介してバリア層２０２に電気的に接続するショットキー電極である。

上記ソース電極２０４および上記他方のドレイン電極２０５Ｂは、ｎ^＋層３１６とオーミック接触するオーミック電極である。つまり、ドレイン電極２０５Ｂとバリア層２０２との間にオーミック接合が存在し、ドレイン電極２０５Ｂは、オーミック接合を介してバリア層２０２に電気的に接続するオーミック電極である。例えば、ドレイン電極２０５Ｂおよびソース電極２０４は、Ｔｉ／Ａｌとし、６００〜９００℃の高温アニールを行いｎ^＋層３１６と合金層を形成することによって、ｎ^＋層３１６にオーミック接触する。

上記両方のドレイン電極２０５Ａ、２０５Ｂは、互いに接触している。ショットキー電極である一方のドレイン電極２０５Ａは、オーミック電極である他方のドレイン電極２０５Ｂよりもゲート電極２０３側に、位置している。

上記キャップ層２１３上に、ゲート電極２０３、ソース電極２０４およびドレイン電極２０５Ａ、２０５Ｂを回避するように、ＳｉＮ絶縁膜２１５が設けられている。

この絶縁膜２１５上に、ゲート電極２０３に電気的に接触するゲートフィールドプレート電極２０７が設けられている。このゲートフィールドプレート電極２０７は、ゲート電極２０３におけるドレイン電極２０５Ａ側の端面に接触している。ゲートフィールドプレート電極２０７は、ゲート電極２０３に一体に形成されている。ゲートフィールドプレート電極２０７は、ゲート電極２０３端にかかる電界を緩和する。

上記絶縁膜２１５上に、上記一方のドレイン電極（ショットキー電極）２０５Ａに電気的に接触するドレインフィールドプレート電極３０９が設けられている。このドレインフィールドプレート電極３０９は、ドレイン電極２０５Ａにおけるゲート電極２０３側の端面に接触している。ドレインフィールドプレート電極３０９は、ドレイン電極２０５Ａに一体に形成されている。

上記構成の半導体装置によれば、上記第１、上記第２の実施形態の作用効果に加えて、上記ドレイン電極２０５Ａに電気的に接続するドレインフィールドプレート電極３０９を有するので、ショットキー電極（ドレイン電極２０５Ａ）およびオーミック電極（ドレイン電極２０５Ｂ）にかかる電界をさらに低くすることが可能で、耐圧を一層高くすることができる。

なお、ドレインフィールドプレート電極３０９を、他方のドレイン電極（オーミック電極）２０５Ｂに電気的に接触するように、設けてもよい。

なお、この発明は上述の実施形態に限定されない。例えば、上記第２、上記第３の実施形態において、オーミック電極である他方のドレイン電極２０５Ｂは、ショットキー電極である一方のドレイン電極２０５Ａよりもゲート電極２０３側に、位置していてもよい。また、上記第１〜上記第３の実施形態の特徴点を、様々に組み合わせてもよい。

１０１、２０１ チャネル層
１０２、２０２ バリア層
１０３、２０３ ゲート電極
１０４、２０４ ソース電極
１０５、２０５Ａ ドレイン電極（ショットキー電極）
２０５Ｂ ドレイン電極（オーミック電極）
１１１、２１１ 基板
２１２ バッファ層
２１３ キャップ層
２１４、２１５ 絶縁膜
２０７ ゲートフィールドプレート電極
３０９ ドレインフィールドプレート電極
３１６ ｎ^＋層

Claims (4)

1. 基板と、
   この基板上に設けられたIII−Ｖ族窒化物半導体からなるチャネル層と、
   このチャネル層上に設けられると共に上記チャネル層のバンドギャップよりも大きいバンドギャップを有するIII−Ｖ族窒化物半導体からなるバリア層と、
   このバリア層上に設けられたソース電極、ゲート電極およびドレイン電極と
   を備え、
   上記ドレイン電極と上記バリア層との間にショットキー接合が存在し、
   上記ドレイン電極は、上記ショットキー接合を介して上記バリア層に電気的に接続するショットキー電極であること特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   上記ドレイン電極に接触する他のドレイン電極を有し、
   この他のドレイン電極と上記バリア層との間にオーミック接合が存在し、
   この他のドレイン電極は、上記オーミック接合を介して上記バリア層に電気的に接続するオーミック電極であること特徴とする半導体装置。
3. 請求項２に記載の半導体装置において、
   上記ショットキー電極は、上記オーミック電極よりも上記ゲート電極側に、位置していることを特徴とする半導体装置。
4. 請求項２または３に記載の半導体装置において、
   上記バリア層上に、上記ショットキー電極および上記オーミック電極を回避するように設けられた絶縁膜と、
   この絶縁膜上に設けられ、上記ショットキー電極または上記オーミック電極に電気的に接続するドレインフィールドプレート電極と
   を有することを特徴とする半導体装置。

Images