JP2010267873A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2010267873A JP2010267873A JP2009118921A JP2009118921A JP2010267873A JP 2010267873 A JP2010267873 A JP 2010267873A JP 2009118921 A JP2009118921 A JP 2009118921A JP 2009118921 A JP2009118921 A JP 2009118921A JP 2010267873 A JP2010267873 A JP 2010267873A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- module
- hole
- terminal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】電気的かつ機械的な結合が必要とされる半導体装置としての組み立てを容易としてその生産性を向上することのできる半導体装置を提供する。
【解決手段】モジュール100には、半導体素子101の端子102と電気的に接続されて内周面が導通面となる端子穴110、およびロック溝120が穿設される。制御回路基板200には、端子穴110とロック溝120とに対応する位置に、制御回路の端子として内周面に導通面となる端子孔210、および貫通孔220が設けられる。端子穴110と端子孔210とに対応する部分が密着可能に拡幅された導通ピン310および貫通孔220から挿入されてロック溝120に掛合されるロックピン320が、絶縁性を有する固定ブロック300に設けられている。そして、固定ブロック300の導通ピン310およびロックピン320の嵌入により、モジュール100と制御回路基板200とが電気的かつ機械的に結合される。
【選択図】図1A semiconductor device capable of facilitating assembly as a semiconductor device requiring electrical and mechanical coupling and improving productivity.
A module is provided with a terminal hole that is electrically connected to a terminal of a semiconductor element and has an inner peripheral surface serving as a conductive surface, and a lock groove. The control circuit board 200 is provided with a terminal hole 210 serving as a conductive surface on the inner peripheral surface as a terminal of the control circuit and a through hole 220 at positions corresponding to the terminal hole 110 and the lock groove 120. The conductive pin 310 widened so that the portions corresponding to the terminal hole 110 and the terminal hole 210 can be brought into close contact with each other, and the lock pin 320 inserted into the through hole 220 and engaged with the lock groove 120 are formed in the fixing block 300 having insulation. Is provided. The module 100 and the control circuit board 200 are electrically and mechanically coupled to each other by fitting the conduction pins 310 and the lock pins 320 of the fixed block 300.
[Selection] Figure 1
Description
この発明は、例えば半導体素子が実装されているモジュールと、その半導体素子を制御する基板とを備える半導体装置(IPM:インテリジェント・パワー・モジュール)に関する。 The present invention relates to a semiconductor device (IPM: intelligent power module) including, for example, a module on which a semiconductor element is mounted and a substrate that controls the semiconductor element.
従来、この種の半導体装置としては、例えば特許文献1に記載された半導体装置がある。図3に、この特許文献1に記載の装置も含めて従来一般に知られている半導体装置について、その組み立て前の分解斜視構造を、また図4に、その組み立て後の斜視構造を示す。 Conventionally, as this type of semiconductor device, for example, there is a semiconductor device described in Patent Document 1. FIG. 3 shows an exploded perspective structure before assembling a semiconductor device generally known in the art including the device described in Patent Document 1, and FIG. 4 shows a perspective structure after assembling.
まず図3に示すように、この半導体装置(IPM:インテリジェント・パワー・モジュール)は、半導体素子(例えばパワー半導体素子)が実装されているモジュール10と、例えばその半導体素子を制御する制御回路が設けられているIPM制御基板20とから構成されている。具体的には、モジュール10は、パワー半導体素子たるIGBT(絶縁ゲート・バイポーラ・トランジスタ)チップTrおよび複数の端子TMを有し、これらはワイヤーボンディングによって電気的に接続されている。そして、モジュール10には、これらの端子TMと内部で電気的に導通されつつ、その上面から突き出た複数の導通ピン11が、IGBTチップTrと基板20上の制御回路とを電気的に接続すべく一列に設けられている。なお、モジュール10には、これらモジュール10と基板20とを位置決めし、かつ固定するための位置決めピン12と、2つのねじ穴13とがこれらの導通ピン11を挟むように並設されている。また、基板20には、導通ピン11および位置決めピン12が下面から上面に向けて貫入されるピン孔21および位置決め孔22と、ねじ穴13の位置に対応するねじ貫通孔23とが一列に設けられている。そして、位置決めピン12を位置決め孔22に嵌挿して導通ピン11とピン孔21との位置合わせをしつつ、導通ピン11をピン孔21に遊嵌して、モジュール10上に基板20を載置し、この状態でねじ30を基板20の上面からねじ貫通孔23を介してねじ穴13に螺入することによって、モジュール10に基板20を締結する。このようにして、モジュール10に基板20を組み付けた後は、図4に示すように、基板20の上面のピン孔21の周囲に設けられた制御回路の各端子と導通ピン11とを半田付けによって電気的に接続して、当該半導体装置としての組み立てを終了する。
First, as shown in FIG. 3, this semiconductor device (IPM: intelligent power module) is provided with a
このように、上記従来の半導体装置(IPM:インテリジェント・パワー・モジュール)にあっては、IPM制御基板20をねじ30でモジュール10に固定することにより、振動等による分解を防止するとともに、導通ピン11と基板20上の端子とを半田40を用いて結合、すなわち半田付けすることにより、これらを電気的に接続するようにしている。しかし、こうした半導体装置にあっては上述のように、ねじ止めした後でさらに半田付けせざるを得ないなど、その作業の煩雑さから作業時間の短縮を図ることが困難となっている。すなわち、生産コストの増大が無視できないものとなっている。
As described above, in the conventional semiconductor device (IPM: intelligent power module), the
この発明はこうした実情に鑑みてなされたものであり、電気的かつ機械的な結合が必要
とされる半導体装置としての組み立てを容易としてその生産性を向上することのできる半導体装置を提供することを目的とする。
The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a semiconductor device capable of facilitating assembly as a semiconductor device that requires electrical and mechanical coupling and improving productivity. Objective.
以下、上記課題を解決するための手段およびその作用効果について記載する。
請求項1に記載の発明では、半導体素子が実装されたモジュールと半導体素子を制御する制御回路基板とが電気的かつ機械的に結合される半導体装置であって、前記モジュールの前記制御回路基板との当接面には、前記半導体素子の1以上の端子と電気的に接続されて内周面が電気的な導通面となる端子穴および該端子穴を挟む位置にあって底部が段状に拡幅されたロック溝が穿設されてなるとともに、前記制御回路基板には、前記モジュールのこれら端子穴およびロック溝とそれぞれ対応する位置に、制御回路の端子として内周面に電気的な導通面を有して貫通された端子孔および前記ロック溝の延長線上に貫通された貫通孔が設けられてなり、これらモジュールおよび制御回路基板は、前記端子穴と前記端子孔とにそれぞれ対応する部分が密着可能に拡幅された導通ピンおよび前記貫通孔から挿入されて前記ロック溝に掛合される先端形状を有するロックピンが絶縁性のブロックから突出されてなる固定ブロックのそれら導通ピンおよびロックピンの嵌入によって電気的かつ機械的に結合されてなることを要旨とする。
Hereinafter, means for solving the above-described problems and the effects thereof will be described.
The invention according to claim 1 is a semiconductor device in which a module on which a semiconductor element is mounted and a control circuit board for controlling the semiconductor element are electrically and mechanically coupled, and the control circuit board of the module Are contacted with one or more terminals of the semiconductor element, the inner peripheral surface is an electrically conductive surface, and the bottom portion is stepped in a position sandwiching the terminal hole. A widened lock groove is formed, and the control circuit board is electrically connected to the inner peripheral surface as a terminal of the control circuit at a position corresponding to each of the terminal hole and the lock groove of the module. And the module hole and the control circuit board have portions corresponding to the terminal hole and the terminal hole, respectively. Insertion of the conductive pin and the lock pin of the fixed block in which the conductive pin widened so as to be in close contact and the lock pin having a tip shape inserted from the through hole and hooked into the lock groove protrude from the insulating block The gist is that they are electrically and mechanically coupled to each other.
このような半導体装置によれば、振動等による分解を防止するために、従来の半導体装置の組み立てで行われていたねじ止め作業と、そのねじ止め作業後に行われていた半田付け作業とを省くことができる。すなわち、ねじ止め作業および半田付け作業に要していた作業時間を削減することができるようになる。これにより、作業時間が短縮されて作業効率を向上させることができるようになるとともに、不必要となったねじおよび半田を組立部品から削除することができるようにもなる。 According to such a semiconductor device, in order to prevent disassembly due to vibration or the like, the screwing operation performed in the assembly of the conventional semiconductor device and the soldering operation performed after the screwing operation are omitted. be able to. That is, the work time required for the screwing work and the soldering work can be reduced. As a result, the working time can be shortened to improve working efficiency, and unnecessary screws and solder can be deleted from the assembly parts.
図1および図2に、この発明に係る半導体装置の一実施の形態を示す。
まず図1に示すように、本実施の形態の半導体装置(IPM:インテリジェント・パワー・モジュール)は、半導体素子(例えばパワー半導体素子)101が実装されているモジュール100と、例えばその半導体素子101を制御する制御回路が設けられている制御回路基板200と、これらモジュール100と制御回路基板200とを電気的かつ機械的に結合する固定ブロック300とから構成されている。
1 and 2 show an embodiment of a semiconductor device according to the present invention.
First, as shown in FIG. 1, a semiconductor device (IPM: intelligent power module) of the present embodiment includes a
具体的には、モジュール100には、パワー半導体素子としてIGBT(絶縁ゲート・バイポーラ・トランジスタ)チップたる半導体素子101および複数の端子102が設けられており、これらはワイヤーボンディングによって電気的に接続されている。そして、モジュール100には、これらの端子102と内部で電気的に導通されつつ、内周面が電気的な導通面となっている複数の端子穴110と、これらの端子穴110を挟む位置にあって、底部が段状に拡幅されている2つのロック溝120とが、一列に穿設されている。
Specifically, the
また、制御回路基板200には、モジュール100に実装された半導体素子101を制御する制御回路の端子として、貫通されつつ内周面が電気的な導通面となっている複数の
端子孔210と、これらの端子孔210を挟む位置にある2つの貫通孔220とが、一列に貫設されている。ここで、これらの端子孔210は、モジュール100と制御回路基板200とを組み立てる際に、同モジュール100の各端子穴110とそれぞれ対応する位置に配されるように設けられている。一方、2つの貫通孔220も、モジュール100と制御回路基板200とを組み立てる際に、同モジュール100の各ロック溝120とそれぞれ対応する位置に配されるように設けられている。
Further, the
そして、樹脂等の絶縁体たる固定ブロック300には、上記モジュール100に穿設された端子穴110と、上記制御回路基板200に貫設された端子孔210との各内周面と、密着可能なように拡幅された複数の導通ピン310が、突出して設けられている。さらに、固定ブロック300には、上記制御回路基板200に貫設された貫通孔220から挿入され、上記モジュール100に穿設されたロック溝120の段状に拡幅されている底部と掛合する先端形状を有するロックピン320が、上記導通ピン310と同じ方向に突出して設けられている。すなわち、固定ブロック300には、上記複数の導通ピン310と、これらの導通ピン310を挟む位置にある2本のロックピン320とが、同じ方向に向け、突出して一列に設けられている。なお、ロックピン320の先端形状は、上述のように掛合すべく、他の部分よりも拡幅された部分を有し、上記制御回路基板200に貫設された貫通孔220および上記モジュール100に穿設されたロック溝120に挿入し易くすべく、その拡幅された部分から先端に向けて徐々に狭幅された、略矢印形状をしている。さらにロックピン320の先端形状は、その中心に切れ込みを備えており、上記制御回路基板200に貫設された貫通孔220等に挿入する際にはこの切れ込みの間隔が狭まる。そして、上記モジュール100に穿設されたロック溝120の段状に拡幅されている底部と掛合する際には、再びその間隔が広がることで、一種の板ばねとしての機能を発揮するようになっている。また、ロックピン320の長さは、導通ピン310の長さよりも長くなっている。
The
ここで、上記モジュール100および制御回路基板200を、上記固定ブロック300を用いて、電気的かつ機械的に結合する手順の一例を説明する。
まず、固定ブロック300に設けられているロックピン320を、制御回路基板200に貫設されている貫通孔220に挿入して、同じく貫設されている端子孔210と固定ブロック300に設けられている導通ピン310との位置合わせを行う。そして、ロックピン320を貫通孔220に嵌挿して制御回路基板200上に固定ブロック300を載置しつつ、導通ピン310の拡幅された部分を端子孔210の各内周面と密着させ、これらの導通ピン310が、上記モジュール100に実装された半導体素子101を制御する制御回路と電気的に接続するようにする。これにより、導通ピン310およびロックピン320が、制御回路基板200が固定ブロック300を載置する面の反対側の面から突出している状態となる。次に、その状態のまま、ロックピン320を、モジュール100に穿設されているロック溝120に挿入して、同じく穿設されている端子穴110と導通ピン310との位置合わせを行う。そして、ロックピン320をロック溝120に挿入かつ掛合させてモジュール100と制御回路基板200とを機械的に結合させつつ、導通ピン310の拡幅された部分を端子穴110の各内周面と密着させ、これらの導通ピン310が、半導体素子101とワイヤーボンディングにより接続された端子102と電気的に接続されるようにする。この機械的な結合は、上述のように、モジュール100に穿設されたロック溝120の段状に拡幅されている底部と、固定ブロックに設けられたロックピン320の先端形状とが掛合することで達成され、この掛合した状態は、ロックピン320の先端形状が備える板ばねとしての機能により、解除されることはない。このようにして、モジュール100に制御回路基板200を固定ブロック300によって組み付けると同時に、図2に示すように、その固定ブロック300に設けられた導通ピン310を介し、制御回路基板200に設けられた制御回路と、モジュール100に実装された半導体素子101とを電気的に接続して、本実施の形態の半導体装置としての組み立てを終了する。
Here, an example of a procedure for electrically and mechanically coupling the
First, the
以上説明したように、この実施の形態に係る半導体装置によれば、以下列記するような効果が得られるようになる。
(1)固定ブロック300が備えるロックピン320を、制御回路基板200に貫設された貫通孔220に嵌挿しつつ、そのロックピン320の先端形状と、モジュール100に穿設されたロック溝120の段状に拡幅されている底部とを掛合させて、モジュール100に制御回路基板200を組み付けるようにした。すなわち、モジュール100に制御回路基板200を組み付けた後で、ロックピン320の先端形状が有する板ばねの機能によって、上述のような掛合した状態が解除されないようにした。これにより、振動等による分解を防止すべく、従来の半導体装置の組み立てで行われていたねじ止め作業を省くことができるようになる。すなわち、ねじ止め作業に要していた作業時間を削除して、電気的かつ機械的な結合が必要とされる半導体装置としての組み立てを容易としてその生産性を向上させることができるようになるとともに、不要となったねじを組立部品から削除することもできるようになる。
As described above, according to the semiconductor device of this embodiment, the effects listed below can be obtained.
(1) While inserting the
(2)モジュール100に制御回路基板200を組み付けると同時に、固定ブロック300に設けられた導通ピン310を介し、モジュール100に実装された半導体素子101と、制御回路基板200に設けられた制御回路とを電気的に接続するようにした。すなわち、導通ピン310の拡幅された部分が、半導体素子101と電気的に接続している端子穴110の電気的な導通面となっている内周面と、その半導体素子101を制御する制御回路の端子たる端子孔210の電気的な導通面となっている内周面とに密着するようにした。これにより、従来、ねじ止め作業後に行われていた半田付け作業を省くことができるようになる。すなわち、半田付け作業に要していた時間を削減して電気的かつ機械的な結合が必要とされる半導体装置としての組み立てを容易としてその生産性を向上させることができるようになるとともに、不要となった半田を組立部品から削除することもできるようになる。
(2) At the same time as assembling the
(3)導通ピン310の長さをロックピン320の長さよりも短くした。したがって、ロックピン320の先端がいち早く制御回路基板200に貫設された貫通孔220と接触するため、ロックピン320を、導通ピン310を制御回路基板200に貫設された端子孔210に挿入する際の位置決めガイドとして使用することができる。これと同様に、ロックピン320を、導通ピン310をモジュール100に穿設された端子穴110に挿入する際の位置決めガイドとして使用することもできる。これにより、従来、モジュール100に設けられていた位置決めピンと、制御回路基板200に設けられていた位置決め孔とを削除することができるようになる。すなわち、モジュール100を製造するための、例えばインジェクションモールド用の鋳型や、制御回路基板200を製造するための抜き型等の構造を簡略化して、これら鋳型等の設計や保守を容易にすることができるようになるとともに、各部品形状の寸法管理項目を減らすことができるようにもなる。
(3) The length of the
なお、上記実施の形態は、以下のような態様をもって実施することもできる。
・上記実施の形態では、導通ピン310の拡幅された部分における、拡幅程度について何も言及していないが、端子穴110の内周面と密着する部分の幅が端子孔210の内周面と密着する部分の幅よりも狭くなるようにすることが望ましい。これに応じて、端子穴110の穴径が、端子孔210の穴径よりも小さくなるようにすることが望ましい。これにより、導通ピン310の形状を先細りの形状とすることができるため、半導体装置を組み立てる際に、導通ピン310の端子穴110および端子孔210への挿入作業が容易となり、組み立てを容易としてその生産性を向上させることができるようになる。また、組み立ての際に、導通ピン310の側面が、端子孔210の内周面と必要以上に接触することを回避し、その内周面を導電面とすべく設けられた金メッキ等の研削による剥離を防ぐこともできるようになる。
In addition, the said embodiment can also be implemented with the following aspects.
In the above embodiment, nothing is mentioned about the degree of widening in the widened portion of the
・上記実施の形態では、固定ブロック300にロックピン320が設けられているが、モジュール100にこのロックピンが設けられているようにしてもよい。具体的には例えば、ロックピンは、制御回路基板200に貫設される貫通孔220に、上記実施の形態とは逆の方向(すなわち制御回路基板200の下面から上面に向けて)から挿入され、このロックピンの先端形状が備える板ばねとしての機能により、固定ブロック300に設けられた、ロック溝120と同様の機能を有するロック孔と掛合するようにする。これにより、上記実施の形態と同様の作用効果を奏しつつ、掛合する部分が固定ブロック300上にあるため、半導体装置の組立後においても、モジュール100、制御回路基板200、および固定ブロック300を破壊せずに分解することができるようになる。また、ここではモジュール100が備えるロックピンが固定ブロック300と掛合することにより機械的に固定するとしたが、ロックピンが、例えば熱可塑性樹脂等を用いて製造されたときは、ロックピンを熱かしめして固定ブロック300と緊合するようにしてもよい。これにより、上記実施の形態と同様の作用効果を奏しつつ、ロックピンの形状を簡略化することができるため、上記鋳型等の構造の簡略化や設計および保守の容易化を図りつつ、固定ピンの形状の寸法管理項目を減らすことができるようにもなる。
In the above embodiment, the
・上記実施の形態では、導通ピン310は一列に並んでいるが、互い違いに配列する等して複数列に並ぶようにしてもよく、さらに、導通ピン310とロックピン320とが一列に並ばないようにしてもよい。
In the above embodiment, the
・上記実施の形態では、導通ピン310およびロックピン320の形状を板状としているが、上記実施の形態と同様の作用効果を奏することができるのであれば、どのような形状としてもよい。さらに、端子穴110および端子孔210の断面形状を円とし、ロック溝120および貫通孔220の断面形状を長方形としたが、これも上記実施の形態と同様の作用効果を奏することができるのであれば、どのような形状としてもよい。
In the above embodiment, the
TM…端子、Tr…IGBTチップ、10…モジュール、11…導通ピン、12…位置決めピン、13…ねじ穴、20…IPM制御基板、21…ピン孔、22…位置決め孔、23…ねじ貫通孔、30…ねじ、40…半田、100…モジュール、101…半導体素子、102…端子、110…端子穴、120…ロック溝、200…制御回路基板、210…端子孔、220…貫通孔、300…固定ブロック、310…導通ピン、320…ロックピン。
TM ... Terminal, Tr ... IGBT chip, 10 ... Module, 11 ... Conduction pin, 12 ... Positioning pin, 13 ... Screw hole, 20 ... IPM control board, 21 ... Pin hole, 22 ... Positioning hole, 23 ... Screw through hole, DESCRIPTION OF
Claims (1)
前記モジュールの前記制御回路基板との当接面には、前記半導体素子の1以上の端子と電気的に接続されて内周面が電気的な導通面となる端子穴および該端子穴を挟む位置にあって底部が段状に拡幅されたロック溝が穿設されてなるとともに、前記制御回路基板には、前記モジュールのこれら端子穴およびロック溝とそれぞれ対応する位置に、制御回路の端子として内周面に電気的な導通面を有して貫通された端子孔および前記ロック溝の延長線上に貫通された貫通孔が設けられてなり、これらモジュールおよび制御回路基板は、前記端子穴と前記端子孔とにそれぞれ対応する部分が密着可能に拡幅された導通ピンおよび前記貫通孔から挿入されて前記ロック溝に掛合される先端形状を有するロックピンが絶縁性のブロックから突出されてなる固定ブロックのそれら導通ピンおよびロックピンの嵌入によって電気的かつ機械的に結合されてなる
ことを特徴とする半導体装置。 In a semiconductor device in which a module on which a semiconductor element is mounted and a control circuit board that controls the semiconductor element are electrically and mechanically coupled,
The contact surface of the module with the control circuit board is a terminal hole that is electrically connected to one or more terminals of the semiconductor element and has an inner peripheral surface serving as an electrically conductive surface, and a position that sandwiches the terminal hole The control circuit board is provided with a control circuit terminal at a position corresponding to each of the terminal hole and the lock groove of the module. A terminal hole penetrating through the peripheral surface with an electrically conductive surface and a through hole penetrating on an extension line of the lock groove are provided, and the module and the control circuit board include the terminal hole and the terminal. A conductive pin that is widened so that the portions corresponding to the holes can be in close contact with each other and a lock pin having a tip shape that is inserted through the through hole and hooked into the lock groove are not protruded from the insulating block. A semiconductor device characterized by comprising electrically and mechanically coupled by fitting their conductive pins and locking pins of the fixed block.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118921A JP5136513B2 (en) | 2009-05-15 | 2009-05-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118921A JP5136513B2 (en) | 2009-05-15 | 2009-05-15 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010267873A true JP2010267873A (en) | 2010-11-25 |
JP5136513B2 JP5136513B2 (en) | 2013-02-06 |
Family
ID=43364586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118921A Expired - Fee Related JP5136513B2 (en) | 2009-05-15 | 2009-05-15 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5136513B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187564A (en) * | 2010-03-05 | 2011-09-22 | Keihin Corp | Semiconductor device |
JP2013149673A (en) * | 2012-01-17 | 2013-08-01 | Denso Corp | Electronic device and manufacturing method of the same |
JP2019071502A (en) * | 2019-02-20 | 2019-05-09 | 富士電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
JP2020136369A (en) * | 2019-02-15 | 2020-08-31 | 富士電機株式会社 | Semiconductor module and manufacturing method of semiconductor module |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7224272B2 (en) | 2019-10-30 | 2023-02-17 | 三菱電機株式会社 | power semiconductor equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307056A (en) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | Vehicle-mounted semiconductor device |
JP2001144249A (en) * | 1999-11-15 | 2001-05-25 | Nippon Inter Electronics Corp | Composite semiconductor device |
JP2001189416A (en) * | 1999-12-28 | 2001-07-10 | Mitsubishi Electric Corp | Power module |
JP2007184315A (en) * | 2006-01-04 | 2007-07-19 | Hitachi Ltd | Resin-encapsulated power semiconductor module |
-
2009
- 2009-05-15 JP JP2009118921A patent/JP5136513B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307056A (en) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | Vehicle-mounted semiconductor device |
JP2001144249A (en) * | 1999-11-15 | 2001-05-25 | Nippon Inter Electronics Corp | Composite semiconductor device |
JP2001189416A (en) * | 1999-12-28 | 2001-07-10 | Mitsubishi Electric Corp | Power module |
JP2007184315A (en) * | 2006-01-04 | 2007-07-19 | Hitachi Ltd | Resin-encapsulated power semiconductor module |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187564A (en) * | 2010-03-05 | 2011-09-22 | Keihin Corp | Semiconductor device |
JP2013149673A (en) * | 2012-01-17 | 2013-08-01 | Denso Corp | Electronic device and manufacturing method of the same |
JP2020136369A (en) * | 2019-02-15 | 2020-08-31 | 富士電機株式会社 | Semiconductor module and manufacturing method of semiconductor module |
JP7298177B2 (en) | 2019-02-15 | 2023-06-27 | 富士電機株式会社 | Semiconductor module and method for manufacturing semiconductor module |
JP2019071502A (en) * | 2019-02-20 | 2019-05-09 | 富士電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP5136513B2 (en) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101577262B (en) | Power semiconductor module system | |
US9263820B2 (en) | Electrical press-fit pin for a semiconductor module | |
US6503090B2 (en) | Circuit board connecting structure and method of connecting the circuit board | |
US11596077B2 (en) | Method for producing a semiconductor module arrangement | |
US6979204B2 (en) | Pressure piece for use in a power semiconductor module | |
US7477518B2 (en) | Sub-assembly | |
JP5136513B2 (en) | Semiconductor device | |
KR20090033015A (en) | Electric control unit with bus bar | |
US20090120677A1 (en) | Wiring substrate and associated manufacturing method | |
JPWO2018179981A1 (en) | Semiconductor device | |
JP4848252B2 (en) | Power semiconductor module with terminal elements | |
KR101343274B1 (en) | Arrangement having a power semiconductor component and a contact device | |
JP4570092B2 (en) | Semiconductor module | |
US9991621B2 (en) | Optoelectronic arrangement | |
KR101013738B1 (en) | Coaxial Connector with RF Switch | |
US9774112B2 (en) | Press-fit terminal, semiconductor device, power conversion apparatus and method of manufacturing press-fit terminal | |
WO2020049975A1 (en) | Circuit structure and method for producing circuit structure | |
KR101823119B1 (en) | Relay socket, relay socket module, and test board for semiconductor package | |
US20230056822A1 (en) | Circuit board interconnection device and circuit board assembly | |
CN109920767A (en) | Power semiconductor module and method of material bonding thereof | |
JP2003045594A (en) | IC socket | |
JP6533230B2 (en) | Active electrical component | |
CN112292786B (en) | Printed circuit board assembly | |
JP3727412B2 (en) | Pin grid array socket | |
JP2003297520A (en) | Manufacturing method of contact sheet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |