JP2010193119A - 画像情報盗取の防止方法、及び、当該防止方法を実現するためのグラフィックコントローラ - Google Patents

Abstract

【課題】電子機器又は部屋のシールドが不要で、かつ、既存のディスプレイが使用可能な画像情報盗取の防止方法を提供する。
【解決手段】コンピュータ１００は、画像情報（ビデオ信号ｖｉｄｅｏ）をディスプレイ２００に送信する際に、水平・垂直同期信号生成回路１２５によって、水平同期信号Ｈｓｙｎｃの周波数ｆｈ及び垂直同期信号Ｖｓｙｎｃの周波数ｆｖがそれぞれに予め設定された範囲内で常に変動するように、水平同期信号及び垂直同期信号を生成して、ディスプレイに送信することにより、ディスプレイに、周波数が変動する水平同期信号及び垂直同期信号に基づいて画像情報を表示させる。
【選択図】図２

Description

本発明は、コンピュータから漏洩する微弱な電磁波を傍受することによって行われる画像情報の盗取を防止する画像情報盗取の防止方法、及び、当該防止方法を実現するためのグラフィックコントローラに関する。

コンピュータや周辺機器（例えば、ディスプレイ）等の電子機器は、電子機器から漏洩する微弱な電磁波を傍受することによって、情報が盗取される可能性がある。このような情報を盗取する手法は、「ＴＥＭＰＥＳＴ（Ｔｒａｎｓｉｅｎｔ Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｐｕｌｓｅ Ｓｕｒｖｅｉｌｌａｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ）」と称されている。「ＴＥＭＰＥＳＴ」では、特に、ディスプレイに表示される画像情報が盗取され易い。そのため、電子機器は、ＴＥＭＰＥＳＴ対策が施されることが好ましい。

一般的なＴＥＭＰＥＳＴ対策は、電磁波が漏洩しないように、電子機器のメーカ又はユーザが電子機器（具体的には、コンピュータ本体、周辺機器、及び、コンピュータと周辺機器との接続部のすべて）をシールドすることである。ただし、電子機器の操作性を考慮して、電子機器が設置される部屋そのものがシールドされる場合もある。

また、例えば、特許文献１は、ＴＥＭＰＥＳＴ対策として、画像情報送信側のコンピュータが水平同期信号及び垂直同期信号の位相をずらしてこれらの同期信号とともにビデオ信号を送信し、画像情報受信側のディスプレイが位相の異なる水平同期信号及び垂直同期信号に同期させてビデオ信号を表示する技術を開示している。

特開平０６−８３２９８号公報

しかしながら、前記した一般的なＴＥＭＰＥＳＴ対策は、電子機器又は部屋をシールドする必要があるため、コスト面でユーザに負担がかかるという課題があった。

また、特許文献１に開示された技術は、ディスプレイの構成を改変する必要がある。すなわち、特許文献１に開示された技術は、位相の異なる水平同期信号及び垂直同期信号に同期させてビデオ信号を表示するための回路をディスプレイに設ける必要がある。したがって、特許文献１に開示された技術は、ディスプレイの構成が複雑になるため、ディスプレイのコストが増加するという課題があった。また、特許文献１に開示された技術は、ディスプレイの構成を改変する必要があるため、広く普及している既存のディスプレイを使用できないという課題があった。

本発明は、前記した課題を解決するためになされたものであり、電子機器又は部屋のシールドが不要で、かつ、ディスプレイの構成を改変することなく、既存のディスプレイが使用可能な画像情報盗取の防止方法、及び、この防止方法を実現するために、画像情報送信側のコンピュータに組み込むグラフィックコントローラを提供することを主な目的とする。

ところで、ＴＥＭＰＥＳＴでは、悪意ある者が、画像情報送信側から受信側に送信された画像情報を盗取しても、盗取した画像情報の中からは、ビデオ信号等の低周波成分（それも、黒色等の連続する信号の塊部分）は抽出できるが、同期信号は抽出できない。そのため、悪意ある者は、同期信号を想定値に固定しておき、盗取した画像情報の中からビデオ信号を抽出して、抽出したビデオ信号を想定値の同期信号に同期することによって、画像情報を再生（表示）している。
そこで、発明者は、ＴＥＭＰＥＳＴでは抽出できない同期信号に特別な特性を与える（具体的には、同期信号の周波数が予め設定された範囲（特に、好ましくは、画像情報受信側のディスプレイの表示動作の保証範囲）内で常に変動する）ことにより、簡易で有効なＴＥＭＰＥＳＴ対策を電子機器に施すことができると考えた。

このような観点に基づき、前記目的を達成するため、第１発明は、コンピュータから漏洩する微弱な電磁波を傍受することによって行われる画像情報の盗取を防止するための画像情報盗取の防止方法であって、前記コンピュータは、水平同期信号及び垂直同期信号を生成する水平・垂直同期信号生成回路を有しており、前記画像情報をディスプレイに送信する際に、前記水平・垂直同期信号生成回路によって、前記水平同期信号の周波数及び前記垂直同期信号の周波数がそれぞれに予め設定された範囲内で常に変動するように、前記水平同期信号及び前記垂直同期信号を生成して、前記ディスプレイに送信することにより、前記ディスプレイに、周波数が変動する前記水平同期信号及び前記垂直同期信号に基づいて前記画像情報を表示させることを特徴とする。

また、第２発明は、ディスプレイに表示させる画像情報を生成するグラフィックコントローラであって、水平同期信号の周波数及び垂直同期信号の周波数がそれぞれに予め設定された範囲内で常に変動するように、当該水平同期信号及び当該垂直同期信号を生成する水平・垂直同期信号生成回路を有することを特徴とする。

第１発明によれば、電子機器及び部屋のシールドが不要で、かつ、ディスプレイの構成を改変することなく、既存のディスプレイが使用可能な画像情報盗取の防止方法を、また、第２発明によれば、この第１発明の防止方法を実現するためのグラフィックコントローラを提供することができる。

実施形態に係る水平・垂直同期信号生成回路の構成を説明するためのブロック図（１）である。 実施形態に係る水平・垂直同期信号生成回路の構成を説明するためのブロック図（２）である。 垂直同期信号出力回路の動作を説明するための状態遷移図である。 水平同期信号出力回路の動作を説明するための状態遷移図である。 レジスタの設定値と同期周波数との関係説明図である。 同期周波数の説明図である。 表示画面の説明図である。

以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。

＜水平・垂直同期信号生成回路の構成＞
以下、図１及び図２を参照して、本発明の特徴的な構成要素である水平・垂直同期信号生成回路の構成につき説明する。なお、図１及び図２は、それぞれ、実施形態に係る水平・垂直同期信号生成回路の構成を説明するためのブロック図である。

まず、図１を参照して、水平・垂直同期信号生成回路１２５が組み込まれているコンピュータ１００の構成につき説明する。
図１に示すように、コンピュータ１００は、ビデオメモリ１１０、グラフィックコントローラ１２０、クロックジェネレータ１３０、及び、トランスミッタ１４０を有している。

ビデオメモリ１１０は、画像情報が格納される格納手段である。ビデオメモリ１１０は、画像情報を構成するビデオ信号Ｖｉｄｅｏをグラフィックコントローラ１２０に出力する。

グラフィックコントローラ１２０は、ディスプレイ２００に画像情報を表示させるための信号生成手段である。グラフィックコントローラ１２０は、図示せぬＣＰＵとＣＰＵバス２０で接続されており、ＣＰＵからの指令に基づいて、ディスプレイ２００に表示させる画像情報を生成する。グラフィックコントローラ１２０は、水平・垂直同期信号生成回路１２５を有している。水平・垂直同期信号生成回路１２５は、水平同期信号Ｈｓｙｎｃの周波数（以下、「水平同期周波数」と称する）ｆｈ（図５参照）及び垂直同期信号Ｖｓｙｎｃの周波数（以下、「垂直同期周波数」と称する）ｆｖ（図５参照）がそれぞれに予め設定された範囲内で常に変動するように、水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃを生成するための機能手段である。なお、水平・垂直同期信号生成回路１２５の構成については、後記する。

クロックジェネレータ１３０は、ビデオ信号Ｖｉｄｅｏをサンプリングするためのビデオクロック信号ＶＣＬＯＣＫを生成する機能手段である。クロックジェネレータ１３０は、生成したビデオクロック信号ＶＣＬＯＣＫをグラフィックコントローラ１２０に出力する。

トランスミッタ１４０は、画像情報をディスプレイ２００に送信するための機能手段である。トランスミッタ１４０は、グラフィックコントローラ１２０から出力されるビデオ信号Ｖｉｄｅｏ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、及び、ビデオクロック信号ＶＣＬＯＣＫを、ディスプレイ２００に送信する。なお、ディスプレイ２００は、レシーバ２１０によって、ビデオ信号Ｖｉｄｅｏ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、及び、ビデオクロック信号ＶＣＬＯＣＫを受信し、これらの信号に基づいて、画像情報を表示部２２０に表示する。

次に、図２を参照して、水平・垂直同期信号生成回路１２５の詳細な構成につき説明する。
図２に示すように、水平・垂直同期信号生成回路１２５は、４つのレジスタ１，２，３，４、垂直偏差生成回路５、水平偏差生成回路６、垂直同期信号出力回路７、及び、水平同期信号出力回路８を有している。

レジスタ１は、垂直ライン数ＮＶ（図５参照）の最大値（以下、「最大垂直ライン数ＮＶｍａｘ（図５参照）」と称する）が設定される格納手段である。レジスタ２は、垂直ライン数ＮＶの最小値（以下、「最小垂直ライン数ＮＶｍｉｎ（図５参照）」と称する）が設定される格納手段である。レジスタ３は、水平ドット数ＮＨ（図５参照）の最大値（以下、「最大水平ドット数ＮＨｍａｘ（図５参照）」と称する）が設定される格納手段である。レジスタ４は、水平ドット数ＮＨの最小値（以下、「最小水平ドット数ＮＨｍｉｎ（図５参照）」と称する）が設定される格納手段である。４つのレジスタ１，２，３，４は、それぞれ、ＣＰＵバス２０を介して図示せぬＣＰＵに接続されており、ＣＰＵによって、それぞれに対応する最大垂直ライン数ＮＶｍａｘ、最小垂直ライン数ＮＶｍｉｎ、最大水平ドット数ＮＨｍａｘ、及び、最小水平ドット数ＮＨｍｉｎのいずれか１つが設定（格納）される。

レジスタ１は、出力ｂとして、最大垂直ライン数ＮＶｍａｘを、垂直偏差生成回路５に出力する。レジスタ２は、出力ｃとして、最小垂直ライン数ＮＶｍｉｎを、垂直偏差生成回路５に出力する。レジスタ３は、出力ｄとして、最大水平ドット数ＮＨｍａｘを、水平偏差生成回路６に出力する。レジスタ４は、出力ｅとして、最小水平ドット数ＮＨｍｉｎを、水平偏差生成回路６に出力する。

垂直偏差生成回路５は、後記する垂直カウンタ７ａに設定する垂直ライン数ＮＶを生成する機能手段である。垂直偏差生成回路５は、レジスタ１から最大垂直ライン数ＮＶｍａｘが入力され、レジスタ２から最小垂直ライン数ＮＶｍｉｎが入力され、さらに、垂直同期信号出力回路７から垂直同期信号Ｖｓｙｎｃが入力される。垂直偏差生成回路５は、最小垂直ライン数ＮＶｍｉｎから最大垂直ライン数ＮＶｍａｘまでの範囲内で、値が常に偏差（変動）するように、垂直同期信号Ｖｓｙｎｃに同期して、垂直ライン数ＮＶを生成し、出力ｆとして、垂直同期信号出力回路７に出力する。

水平偏差生成回路６は、後記する水平カウンタ８ａに設定する水平ドット数ＮＨを生成する機能手段である。水平偏差生成回路６は、レジスタ３から最大水平ドット数ＮＨｍａｘが入力され、レジスタ４から最小水平ドット数ＮＨｍｉｎが入力され、さらに、水平同期信号出力回路８から水平同期信号Ｈｓｙｎｃが入力される。水平偏差生成回路６は、最小水平ドット数ＮＨｍｉｎから最大水平ドット数ＮＨｍａｘまでの範囲内で、値が常に偏差（変動）するように、水平同期信号Ｈｓｙｎｃに同期して、水平ドット数ＮＨを生成し、出力ｇとして、水平同期信号出力回路８に出力する。

垂直同期信号出力回路７は、垂直同期信号Ｖｓｙｎｃを後続に出力する機能手段である。垂直同期信号出力回路７は、垂直偏差生成回路５から垂直ライン数ＮＶが入力され、さらに、水平カウンタ８から水平同期信号Ｈｓｙｎｃが入力される。垂直同期信号出力回路７は、水平同期信号Ｈｓｙｎｃに基づいて、値をカウントするカウンタ（以下、「垂直カウンタ」と称する）７ａを備えている。垂直同期信号出力回路７は、垂直偏差生成回路５から垂直ライン数ＮＶが入力されると、入力された垂直ライン数ＮＶをカウントの上限値として垂直カウンタ７ａに設定（格納）する。これにより、垂直カウンタ７ａは、下限値を「０」とし、上限値を「ＮＶ」として、「０」から「ＮＶ」までの値をカウントする。なお、垂直カウンタ７ａに設定される垂直ライン数ＮＶは、変動した値となる。

垂直同期信号出力回路７は、後記するように、垂直カウンタ７ａのカウント値が「０」から「ＮＶ−１」までの間となる場合に、垂直同期信号Ｖｓｙｎｃとして、値「０」のＬ（ロー）信号を生成し、垂直カウンタ７ａのカウント値が「ＮＶ」になったときに、垂直同期信号Ｖｓｙｎｃとして、値「１」のＨ（ハイ）信号を生成する。垂直同期信号出力回路７は、生成した垂直同期信号Ｖｓｙｎｃを、出力ｈとして、垂直偏差生成回路５に出力するとともに、ディスプレイ２００（図１参照）のトランスミッタ１４０を介して表示部２２０に出力する。

水平同期信号出力回路８は、水平同期信号Ｈｓｙｎｃを後続に出力する機能手段である。水平同期信号出力回路８は、水平偏差生成回路６から水平ドット数ＮＶが入力され、さらに、クロックジェネレータ１３０からのビデオクロック信号ＶＣＬＯＣＫが入力される。水平同期信号出力回路８は、ビデオクロック信号ＶＣＬＯＣＫに基づいて、値をカウントするカウンタ（以下、「水平カウンタ」と称する）８ａを備えている。水平同期信号出力回路８は、水平偏差生成回路６から水平ドット数ＮＨが入力されると、入力された水平ドット数ＮＨをカウントの上限値として水平カウンタ８ａに設定（格納）する。これにより、水平カウンタ８ａは、下限値を「０」とし、上限値を「ＮＨ」として、「０」から「ＮＨ」までの値をカウントする。なお、水平カウンタ８ａに設定される水平ドット数ＮＨは、変動した値となる。

水平同期信号出力回路８は、後記するように、水平カウンタ８ａのカウント値が「０」から「ＮＨ−１」までの間となる場合に、水平同期信号Ｈｓｙｎｃとして、値「０」のＬ信号を生成し、水平カウンタ８ａのカウント値が「ＮＨ」になったときに、水平同期信号Ｈｓｙｎｃとして、値「１」のＨ信号を生成する。水平同期信号出力回路８は、生成した水平同期信号Ｈｓｙｎｃを、出力ｉとして、水平偏差生成回路６に出力するとともに、ディスプレイ２００のトランスミッタ１４０を介して表示部２２０に出力する。

＜水平・垂直同期信号生成回路の動作＞
以下、水平・垂直同期信号生成回路１２５の動作につき説明する。
なお、水平・垂直同期信号生成回路１２５は、事前に、図示せぬＣＰＵによって、最大垂直ライン数ＮＶｍａｘがレジスタ１に設定され、最小垂直ライン数ＮＶｍｉｎがレジスタ２に設定され、最大水平ドット数ＮＨｍａｘがレジスタ３に設定され、さらに、最小水平ドット数ＮＨｍｉｎがレジスタ４に設定される。これらの設定値（すなわち、最大垂直ライン数ＮＶｍａｘ、最小垂直ライン数ＮＶｍｉｎ、最大水平ドット数ＮＨｍａｘ、及び、最小水平ドット数ＮＨｍｉｎ）は、それぞれ、垂直同期信号出力回路７によって生成される垂直同期信号Ｖｓｙｎｃの周波数（すなわち、垂直同期周波数ｆｖ）及び水平同期信号出力回路８によって生成される水平同期信号Ｈｓｙｎｃの周波数（すなわち、水平同期周波数ｆｈ）が画像情報受信側のディスプレイ２００の表示動作の保証範囲内の値となる値に予め定められている。これらの設定値の具体的な値については、図５を参照して、後記する。

まず、垂直偏差生成回路５は、レジスタ１及びレジスタ２からそれぞれに設定された設定値（すなわち、最大垂直ライン数ＮＶｍａｘ及び最小垂直ライン数ＮＶｍｉｎ）を読み出し、これらの設定値に基づいて、垂直カウンタ７ａに設定する垂直ライン数ＮＶを決定（生成）する。このとき、垂直偏差生成回路５で決定される垂直ライン数ＮＶは、最小垂直ライン数ＮＶｍｉｎから最大垂直ライン数ＮＶｍａｘまでの範囲内で、垂直同期信号Ｖｓｙｎｃに同期して任意に変化させるものとする。その手段としては、例えば、最小垂直ライン数ＮＶｍｉｎから最大垂直ライン数ＮＶｍａｘへ順に変わる順序回路、又は、擬似ランダム回路等が考えられる。

同様に、水平偏差生成回路６は、レジスタ３及びレジスタ４からそれぞれに設定された設定値（すなわち、最大水平ドット数ＮＨｍａｘ及び最小水平ドット数ＮＨｍｉｎ）を読み出し、これらの設定値に基づいて、水平カウンタ８ａに設定する水平ドット数ＮＨを決定（生成）する。このとき、水平偏差生成回路６で決定される水平ドット数ＮＨは、最小水平ドット数ＮＨｍｉｎから最大水平ドット数ＮＨｍａｘまでの範囲内で、水平同期信号Ｈｓｙｎｃに同期して任意に変化させるものとする。その手段としては、例えば、最小水平ドット数ＮＨｍｉｎから最大水平ドット数ＮＨｍａｘへ順に変わる順序回路、又は、擬似ランダム回路等が考えられる。

垂直同期信号出力回路７は、図３を参照して後記するように、垂直カウンタ７ａのカウント値に応じて、状態が遷移し、各状態に応じた値の垂直同期信号Ｖｓｙｎｃを出力する。このとき、垂直カウンタ７ａに設定される値（すなわち、垂直ライン数ＮＶ）が偏差（変動）するため、この変動に応じて、垂直同期信号出力回路７から出力される垂直同期周波数（すなわち、垂直同期信号Ｖｓｙｎｃの周波数）ｆｖ（図５参照）も変動する。

一方、水平同期信号出力回路８は、図４を参照して後記するように、水平カウンタ８ａのカウント値に応じて、状態が遷移し、各状態に応じた値の水平同期信号Ｈｓｙｎｃを出力する。このとき、水平カウンタ８ａに設定される値（すなわち、水平ドット数ＮＨ）が偏差（変動）するため、この変動に応じて、水平同期信号出力回路８から出力される水平同期周波数（すなわち、水平同期信号Ｈｓｙｎｃの周波数）ｆｈ（図５参照）も変動する。

以下、図３を参照して、垂直同期信号出力回路７の動作につき説明する。なお、図３は、垂直同期信号出力回路の動作を説明するための状態遷移図である。図３は、垂直同期信号出力回路７が、第１状態を初期状態とし、垂直カウンタ７ａのカウント値に応じて、第１状態から、第２状態、第３状態に、順次遷移することを示している。
なお、ここでは、垂直カウンタ７ａのカウント値を「ｎ」とし、また、カウントの下限値を「０」とし、さらに、カウントの上限値を「Ｎ」として説明する。

まず、垂直同期信号出力回路７は、垂直偏差生成回路５によって生成された垂直ライン数ＮＶをカウントの上限値Ｎとして垂直カウンタ７ａに設定（格納）する。これにより、垂直カウンタ７ａは、下限値を「０」とし、上限値Ｎを「ＮＶ」として、「０」から「ＮＶ」までの値をカウントする。

垂直同期信号出力回路７は、垂直同期信号出力回路８から出力ｉとして水平同期信号Ｈｓｙｎｃが入力される。垂直同期信号出力回路７の垂直カウンタ７ａは、この水平同期信号Ｈｓｙｎｃに同期して、値をカウントする。垂直同期信号出力回路７は、この垂直カウンタ７ａのカウント値に応じて、状態が遷移する。したがって、垂直同期信号出力回路７は、水平同期信号Ｈｓｙｎｃに同期して、状態が遷移する。

図３に示すように、垂直同期信号出力回路７は、垂直カウンタ７ａのカウント値が「ｎ＝０」となる場合に、第１状態となり、また、垂直カウンタ７ａのカウント値が「ｎ≠０」でかつ「ｎ≠Ｎ」となる場合（すなわち、垂直カウンタ７ａのカウント値が「ｎ＝１」から「ｎ＝Ｎ−１」までの間となる場合）に、第２状態となり、さらに、垂直カウンタ７ａのカウント値が「ｎ＝Ｎ」となる場合に、第３状態となる。

第１状態において、垂直同期信号出力回路７は、垂直同期信号Ｖｓｙｎｃとして値「０」を出力する。この後、垂直同期信号出力回路７は、垂直カウンタ７ａのカウント値が「ｎ＝１」に更新（処理）されて、第２状態に遷移する。

第２状態において、垂直同期信号出力回路７は、垂直カウンタ７ａのカウント値が「ｎ≠Ｎ−１」となる間は、垂直カウンタ７ａのカウント値ｎが「ｎ＋１」に適宜更新される。この間、垂直同期信号出力回路７は、垂直同期信号Ｖｓｙｎｃとして値「０」を出力する。そして、垂直同期信号出力回路７は、垂直カウンタ７ａのカウント値が「ｎ＝Ｎ−１」となると、垂直カウンタ７ａのカウント値が「ｎ＝Ｎ」に更新されて、第３状態に遷移する。

第３状態において、垂直同期信号出力回路７は、垂直同期信号Ｖｓｙｎｃとして値「１」を出力する。そして、垂直同期信号出力回路７は、垂直カウンタ７ａのカウント値が「ｎ＝０」に初期化（更新）されて、第１状態に遷移する。また、このとき、垂直同期信号出力回路７は、垂直偏差生成回路５によって生成された次の周期用の垂直ライン数ＮＶをカウントの上限値Ｎとして垂直カウンタ７ａに設定（格納）する。

一方、水平同期信号出力回路８も、垂直同期信号出力回路７と同様に動作する。
以下、図４を参照して、水平同期信号出力回路８の動作につき説明する。なお、図４は、水平同期信号出力回路の動作を説明するための状態遷移図である。図４は、水平同期信号出力回路８が、垂直同期信号出力回路７と同様に、第１状態を初期状態とし、水平カウンタ８ａのカウント値に応じて、第１状態から、第２状態、第３状態に、順次遷移することを示している。
ただし、ここでは、水平カウンタ８のカウント値を「ｎ」として説明する。また、ここでは、水平同期信号出力回路８が、水平偏差生成回路６によって生成された水平ドット数ＮＨを、カウントの上限値Ｎとして、水平カウンタ８ａに設定するものとして説明する。

まず、水平同期信号出力回路８は、水平偏差生成回路６によって生成された水平ドット数ＮＨをカウントの上限値Ｎとして水平カウンタ８ａに設定（格納）する。これにより、水平カウンタ８ａは、下限値を「０」とし、上限値Ｎを「ＮＨ」として、「０」から「ＮＨ」までの値をカウントする。

水平同期信号出力回路８は、クロックジェネレータ１３０から出力ｊとしてビデオクロック信号ＶＣＬＯＣＫが入力される。水平同期信号出力回路８の水平カウンタ８ａは、このビデオクロック信号ＶＣＬＯＣＫに同期して、値をカウントする。水平同期信号出力回路８は、この水平カウンタ８ａのカウント値に応じて、状態が遷移する。したがって、水平同期信号出力回路８は、ビデオクロック信号ＶＣＬＯＣＫに同期して、状態が遷移する。

図４に示すように、水平同期信号出力回路８は、垂直同期信号出力回路７と同様に、水平カウンタ８ａのカウント値が「ｎ＝０」となる場合に、第１状態となり、また、水平カウンタ８ａのカウント値が「ｎ≠０」でかつ「ｎ≠Ｎ」となる場合（すなわち、水平カウンタ８ａのカウント値が「ｎ＝１」から「ｎ＝Ｎ−１」までの間となる場合）に、第２状態となり、さらに、水平カウンタ８ａのカウント値が「ｎ＝Ｎ」となる場合に、第３状態となる。

第１状態において、水平同期信号出力回路８は、水平同期信号Ｈｓｙｎｃとして値「０」を出力する。この後、水平同期信号出力回路８は、水平カウンタ８ａのカウント値が「ｎ＝１」に更新（処理）されて、第２状態に遷移する。

第２状態において、水平同期信号出力回路８は、水平カウンタ８ａのカウント値が「ｎ≠Ｎ−１」となる間は、水平カウンタ８ａのカウント値ｎが「ｎ＋１」に適宜更新される。この間、水平同期信号出力回路８は、水平同期信号Ｈｓｙｎｃとして値「０」を出力する。そして、水平同期信号出力回路８は、水平カウンタ８ａのカウント値が「ｎ＝Ｎ−１」となると、水平カウンタ８ａのカウント値が「ｎ＝Ｎ」に更新されて、第３状態に遷移する。

第３状態において、水平同期信号出力回路８は、水平同期信号Ｈｓｙｎｃとして値「１」を出力する。そして、水平同期信号出力回路８は、水平カウンタ８ａのカウント値が「ｎ＝０」に初期化（更新）されて、第１状態に遷移する。また、このとき、水平同期信号出力回路８は、水平偏差生成回路６によって生成された次の周期用の水平ドット数ＮＨをカウントの上限値Ｎとして水平カウンタ８ａに設定（格納）する。

なお。垂直同期信号出力回路７及び水平同期信号出力回路８の状態が遷移するのに伴って、水平同期周波数ｆｈ（図５参照）及び垂直同期周波数ｆｖ（図５参照）が、それぞれ、以下の範囲で変化する。
ｆｈ： ｆｖｉｄｅｏ／ＮＨｍａｘ 〜 ｆｖｉｄｅｏ／ＮＨｍｉｎ
ｆｖ： ｆｖｉｄｅｏ／（ＮＨｍａｘ×ＮＶｍａｘ） 〜 ｆｖｉｄｅｏ／（ＮＨｍｉｎ×ＮＶｍｉｎ）
ただし、ｆｖｉｄｅｏは、ビデオクロック信号ＶＣＬＯＣＫの周波数（以下、「ビデオ周波数」と称する）である。

なお、垂直同期周波数ｆｖ及び水平同期周波数ｆｈは、ある幅の範囲内で常に変動する。以下、図５乃至図７を参照して、垂直同期周波数ｆｖ及び水平同期周波数ｆｈの具体的な値につき説明する。なお、図５は、レジスタの設定値と同期周波数との関係説明図である。また、図６は、同期周波数の説明図であり、図７は、表示画面の説明図である。

ここでは、ディスプレイ２００の表示画素数が水平１０２４×垂直７６８となっており、ビデオ周波数ｆｖｉｄｅｏが６５ＭＨｚとなっている場合を想定して説明する。この場合に、図５に示すように、レジスタ４の設定値である最小水平ドット数ＮＨｍｉｎは「１０８０」ドットとなり、レジスタ３の設定値である最大水平ドット数ＮＨｍａｘは「１２００」ドットとなり、レジスタ２の設定値である最小垂直ライン数ＮＶｍｉｎは「７８０」ラインとなり、レジスタ１の設定値である最大垂直ライン数ＮＶｍａｘは「８４０」ラインとなる。

この場合に、水平同期周波数ｆｈの最小値（以下、「最小水平同期周波数」と称する）ｆｈｍｉｎ及び最大値（以下、「最大水平同期周波数」と称する）ｆｈｍａｘ、並びに、垂直同期周波数ｆｖの最小値（以下、「最小垂直同期周波数」と称する）ｆｖｍｉｎ及び最大値（以下、「最大垂直同期周波数」と称する）ｆｖｍａｘは、以下の通りとなる（図５参照）。
ｆｈｍｉｎ＝ｆｖｉｄｅｏ／ＮＨｍａｘ＝６５ＭＨｚ／１２００＝５４．２ｋＨｚ
ｆｈｍａｘ＝ｆｖｉｄｅｏ／ＮＨｍｉｎ＝６５ＭＨｚ／１０８０＝６０．２ｋＨｚ
ｆｖｍｉｎ＝ｆｖｉｄｅｏ／（ＮＨｍａｘ×ＮＶｍａｘ）＝６５ＭＨｚ／（１２００×８４０）＝６４．５Ｈｚ
ｆｖｍａｘ＝ｆｖｉｄｅｏ／（ＮＨｍｉｎ×ＮＶｍｉｎ）＝６５ＭＨｚ／（１０８０×７８０）＝７７．２Ｈｚ

したがって、水平同期周波数ｆｈ及び垂直同期周波数ｆｖは、図６に示す範囲Ｒ内で常に変動することになる。

仮に、悪意ある者が、ＴＥＭＰＥＳＴによって画像情報の盗取を図った場合に、ＴＥＭＰＥＳＴでは、盗取した画像情報の中から水平同期信号ｆｈ及び垂直同期信号ｆｖを抽出できない。そのため、悪意ある者は、水平同期信号ｆｈ及び垂直同期信号ｆｖを想定値に固定しておき、盗取した同期信号を含まない画像情報の中からビデオ信号Ｖｉｄｅｏを抽出して、抽出したビデオ信号Ｖｉｄｅｏを想定値の水平同期信号ｆｈ及び垂直同期信号ｆｖに同期することによって、画像情報を再生（表示）することになる。しかしながら、実際の水平同期周波数ｆｈ及び垂直同期周波数ｆｖは、図６に示す範囲Ｒ内で常に変動する。そのため、盗取した画像情報は、例えば図７に示す矢印の方向に適宜移動することになり、これによって、常に流れて見える状態となる。つまり、悪意ある者は、ビデオ信号Ｖｉｄｅｏの同期を取ることができないため、画像情報を正常に表示できない。

一方、ディスプレイ２００は、コンピュータ１００とダイレクトに接続されている。そのため、ディスプレイ２００は、ＴＥＭＰＥＳＴでは抽出できない水平同期周波数ｆｈ及び垂直同期周波数ｆｖをコンピュータ１００から適正に取得できる。したがって、ディスプレイ２００は、ビデオ信号Ｖｉｄｅｏの同期を取ることができる。しかも、この水平同期周波数ｆｈ及び垂直同期周波数ｆｖは、ディスプレイ２００の表示動作の保証範囲内の値となっている。そのため、ディスプレイ２００は、画像情報を正常に表示できる。

以上の通り、本実施形態によれば、画像情報送信側のコンピュータ１００は、水平・垂直同期信号生成回路１２５によって、水平同期周波数ｆｈ及び垂直同期周波数ｆｖがそれぞれに予め設定された範囲内で常に変動するように、水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃを生成して、トランスミッタ１４０によって、ディスプレイ２００に送信する。このとき、水平・垂直同期信号生成回路１２５は、水平同期周波数ｆｈ及び垂直同期周波数ｆｖが画像情報受信側のディスプレイ２００の表示動作の保証範囲内の値となるように、水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃを生成する。したがって、本実施形態によれば、電子機器又は部屋のシールドを行うことなく、画像情報の盗取を防止できるため、コスト面におけるユーザの負担を低減できる。
また、水平・垂直同期信号生成回路１２５によれば、ディスプレイ２００の表示動作の保証範囲内で、水平同期周波数ｆｈ及び垂直同期周波数ｆｖを変動させているため、ディスプレイ２００の構成を一切改変することなく、既存のディスプレイ２００が使用可能な画像情報盗取の防止を実現できる。

本発明は、前記した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更や変形を行うことができる。
例えば、前記した実施形態では、水平・垂直同期信号生成回路１２５は、最大垂直ライン数ＮＶｍａｘ及び最小垂直ライン数ＮＶｍｉｎ並びに最大水平ドット数ＮＨｍａｘ及び最小水平ドット数ＮＨｍｉｎをレジスタ１，２，３，４に設定する構成となっている。しかしながら、水平・垂直同期信号生成回路１２５は、垂直ライン数ＮＶ及び水平ドット数ＮＨのそれぞれの中心値と偏差をレジスタに設定する構成にすることもできる。

１，２，３，４ レジスタ
５ 垂直偏差生成回路
６ 水平偏差生成回路
７ 垂直同期信号出力回路
７ａ 垂直カウンタ
８ 水平同期信号出力回路
８ａ 水平カウンタ
２０ ＣＰＵバス
１００ コンピュータ
１１０ ビデオメモリ
１２０ グラフィックコントローラ
１２５ 水平・垂直同期信号生成回路
１３０ クロックジェネレータ
１４０ トランスミッタ
２００ ディスプレイ
２１０ レシーバ
２２０ 表示部
Ｈｓｙｎｃ 水平同期信号
ＮＨ 水平ドット数
ＮＨｍａｘ 最大水平ドット数
ＮＨｍｉｎ 最小水平ドット数
ＮＶ 垂直ライン数
ＮＶｍａｘ 最大垂直ライン数
ＮＶｍｉｎ 最小垂直ライン数
ＶＣＬＯＣＫ ビデオクロック信号
Ｖｉｄｅｏ ビデオ信号
Ｖｓｙｎｃ 垂直同期信号

Claims (7)

1. コンピュータから漏洩する微弱な電磁波を傍受することによって行われる画像情報の盗取を防止するための画像情報盗取の防止方法において、
   前記コンピュータは、
   水平同期信号及び垂直同期信号を生成する水平・垂直同期信号生成回路を有しており、
   前記画像情報をディスプレイに送信する際に、前記水平・垂直同期信号生成回路によって、前記水平同期信号の周波数及び前記垂直同期信号の周波数がそれぞれに予め設定された範囲内で常に変動するように、前記水平同期信号及び前記垂直同期信号を生成して、前記ディスプレイに送信することにより、前記ディスプレイに、周波数が変動する前記水平同期信号及び前記垂直同期信号に基づいて前記画像情報を表示させる
   ことを特徴とする画像情報盗取の防止方法。
2. 請求項１に記載の画像情報盗取の防止方法において、
   前記画像信号は、同期信号を含まない、ビデオ信号からなる情報を表す信号である
   ことを特徴とする画像情報盗取の防止方法。
3. 請求項１又は請求項２に記載の画像情報盗取の防止方法において、
   前記水平・垂直同期信号生成回路は、前記水平同期信号の周波数及び前記垂直同期信号の周波数が前記ディスプレイの表示動作の保証範囲内の値となるように、前記水平同期信号及び前記該垂直同期信号を生成する
   ことを特徴とする画像情報盗取の防止方法。
4. ディスプレイに表示させる画像情報を生成するグラフィックコントローラにおいて、
   水平同期信号の周波数及び垂直同期信号の周波数がそれぞれに予め設定された範囲内で常に変動するように、当該水平同期信号及び当該垂直同期信号を生成する水平・垂直同期信号生成回路を有する
   ことを特徴とするグラフィックコントローラ。
5. 請求項４に記載のグラフィックコントローラにおいて、
   前記水平・垂直同期信号生成回路は、前記水平同期信号の周波数及び前記垂直同期信号の周波数が前記ディスプレイの表示動作の保証範囲内の値となるように、前記水平同期信号及び前記該垂直同期信号を生成する
   ことを特徴とするグラフィックコントローラ。
6. 請求項４又は請求項５に記載のグラフィックコントローラにおいて、
   前記水平・垂直同期信号生成回路は、
   予め設定された最小水平ドット数から最大水平ドット数までの範囲内で、値が常に変動する水平ドット数を生成する水平偏差生成回路と、
   予め設定された最小垂直ライン数から最大垂直ライン数までの範囲内で、値が常に変動する垂直ライン数を生成する垂直偏差生成回路と、
   前記画像情報を構成するビデオ信号をサンプリングするビデオクロック信号に基づいてカウントされる値が前記水平偏差生成回路によって生成された前記水平ドット数となったときにのみ、値がハイとなる水平同期信号を出力する水平同期信号出力回路と、
   前記水平同期信号出力回路によって生成された前記水平同期信号に基づいてカウントされる値が前記垂直偏差生成回路によって生成された前記垂直ライン数となったときにのみ、値がハイとなる垂直同期信号を出力する垂直同期信号出力回路とを備えている
   ことを特徴とするグラフィックコントローラ。
7. 請求項６に記載のグラフィックコントローラにおいて、
   さらに、４つのレジスタを有し、
   前記４つのレジスタは、それぞれ、前記最小水平ドット数、前記最大水平ドット数、前記最小垂直ライン数、及び、前記最大垂直ライン数のいずれか１つが予め設定される
   ことを特徴とするグラフィックコントローラ。
   

Images