KR0142468B1 - 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법 - Google Patents

Abstract

메인클럭을 받아들여 주파수를 계수한 뒤에, 계수값을 출력하는 제1 및 제2 카운터(1,2)와, 제1 카운터로부터 입력되는 계수값을 제1 설정값과 비교하여 두 값이 서로 같은 경우에 펄스신호를 출력함과 동시에 상기한 제1 카운터를 리세트시키는 제1 병렬 비교기(2)와, 제2 카운터로부터 입력되는 계수값을 제2 설정값과 비교하여 두 값이 서로 같은 경우에 펄스신호를 출력함과 동시에 상기한 제2 카운터를 리세트시키는 제2 병렬 비교기(4)와, 데이터 인에이블 신호에 의해 서로 반전되면서 인에이블된 뒤에, 상기한 제1 및 제2 병렬 비교기의 펄스신호를 출력하는 제1 및 제2 논리곱 수단(6, 7)과, 상기한 제1 및 제2 논리곱 수단의 출력신호를 논리합함으로써 게이트 클럭을 생성하여 출력하는 논리합 수단(8)과, 상기한 논리합 수단으로부터 입력되는 게이트 클럭을 계수한 뒤에, 계수값을 출력하는 제3 카운터(9)와, 상기한 제3 카운터로부터 입력되는 계수값을 제3 설정값과 비교하여 두 값이 서로 같은 경우에 게이트 스타트 펄스를 생성하여 출력함과 동시에 제3 카운터를 리세트시키는 제3 병렬 비교기(10)로 구성되어, 화면의 라인수 또는 수직 주파수와 관계없이 액정 표시장치의 내부에서 타이밍신호들을 제어하여 실효화면이 LCD 패널의 중앙에 표시되도록 할 수 있는 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법을 제공한다.

Description

액정표시장치의 실효화면 중앙표시 구동 장치 및 방법

제1도는 종래의 기술에 따른 액정 표시장치의 구성도이고,

제2도는 종래의 기술에 따른 액정 표시장치의 타이밍도이고,

제3도는 이 발명의 실시예에 따른 모드별 실효화면 표시 상태도이고,

제4도는 이 발명의 실시예에 따른 액정 표시장치의 실효화면 중앙표시 구동 장치의 회로 구성도이고,

제5도는 이 발명의 실시예에 따른 액정 표시장치의 실효화면 중앙표시 구동 장치의 주요 동작 파형도이고,

제6도는 이 발명의 실시예에 따른 액정 표시장치의 실효화면 중앙표시 구동장치의 동작 원리를 나타낸 타이밍도이고,

제7도는 화면의 하단에서 다음 프레임의 데이터가 겹쳐서 출력되는 현상을 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

1, 3, 9 : 카운터 2, 4, 10 : 병렬 비교기

5 : 인버터 6, 7 : AND 게이트

9 : OR 게이트

이 발명은 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법에 관한 것으로서, 더욱 상세하게 말하자면 비디오 신호를 액정 표시장치의 화면에 표시할 때 화면의 라인수 또는 수직 주파수와 관계없이 액정 표시장치의 내부에서 타이밍(timing) 신호들을 제어하여 실효화면이 LCD 패널(Liquid Crystal Display Panel)의 중앙에 표시되도록 하는 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법에 관한 것이다.

현재까지 컴퓨터의 화면 표시장치로서 음극선관(Cathode Ray Tube, CRT)이 주로 사용되어 왔지만, 근래에 들어 박막 트랜지스터 액정 표시장치에 대한 기술들이 급속도로 발전하면서 액정 표시장치가 화면 표시장치로서 크게 각광을 받고 있다.

특히, 음극선관의 여러 가지 불가피한 단점들, 예를 들면, 전력소모, 부피와 무게, 유해한 전자파 등을 박막 트랜지스터 애정 표시장치에서는 매우 효과적으로 극복해낼 수 있기 때문에 노트북 컴퓨터와 같은 휴대용 정보처리 기기등에서는 액정 표시장치의 사용이 필수적인 추세이다.

그러나, 상기한 바와 같이 음극선관에 비하여 액정 표시장치가 상대적인 장점들을 많이 가지고 있기도 하지만, 이와는 반대로 액정 표시장치의 특성에 기인한 고유의 단점들을 가지고 있기도 하다. 그 단점을 설명하면 다음과 같다.

일반적으로, 컴퓨터 시스템은 그래픽 카드(graphic card)에 장착된 칩셋(chip set)의 종류에 따라서, 또는, 수많은 응용 소프트웨어에 따라서 여러 가지 화면 표시모드를 갖게 된다. 그런데, 이러한 화면 표시모드들은 프레임 주파수(frame frequency), 표시되는 라인의 수, 동기 신호의 극성 등이 다른 경우가 대부분이다.

음극선관의 경우에는 화면 표시모드별로 신호가 각각 다르게 입력되더라도 음극선관 자체 내에서 전자빔의 편향을 제어함으로써 화면에 알맞게 정보의 표시가 가능하지만, 액정 표시장치의 경우에는 표시가 가능한 최대 라인의 수가 액정 표시장치의 특성상 이미 정해져 있기 때문에 이미 규정되어 있는 해상도 이상의 화면 표시는 불가능한 단점이 있다.

그리고, 이미 규정되어 있는 해상도 이하의 화면 표시모드를 화면상에 표시할 경우에도, 실효화면 표시부분이 화면의 위쪽 또는 아래쪽으로 편향되어 표시되고, 나머지 여백화면은 블랙 데이터(black data) 구간으로서 나타나는 단점이 있다. 즉, 제3도의 (a) 또는 (b)와 같이 실효화면 표시부분이 화면의 위쪽이나 아래쪽으로 편향되는 화면 표시상태들은 불가피한 단점이 있다.

이를 좀더 상세히 설명하면 다음과 같다.

제2도는 제1도의 그래픽 카드의 LCD 콘트롤러(controller)로부터 LCD 패널로 출력되어 화면표시를 제어하는 펄스 신호들을 보여주고 있는데, 종래의 기술에서는 액정 표시장치의 화면 위치제어에 매우 중요한 게이트 클럭(VCLK)의 주파수를 변조하는 것이 불가능하고, 게이트 스타트 펄스(STV)의 위치를 조정할 수가 없기 때문에 LCD 패널에서의 실효화면을 중앙으로 이동시키기가 매우 어렵다.

여기에서, 특히, 게이트 클럭(VCLK)의 수는 그 수에 해당하는 만큼의 수평라인을 액정 표시장치의 화면에 표시할 수 있음을 의미한다. 따라서, 게이트 클럭(VCLK)의 주파수가 증가하면, 그만큼 많은 데이터가 단위시간당 화면에 표시된다.

그리고, 게이트 스타트 펄스(STV)는 LCD 패널의 화상이 나오기 시작하는 시점을 결정해주는데, 게이트 스타트 펄스(STV)가 한번 발생된 후에 화상이 나타난다.

종래의 기술에서는 컴퓨터의 그래픽 카드에서 데이터를 소프트웨어적으로 신호처리하여 액정 표시장치의 수평 라인 수에 맞게 변환하여 출력하는 방법으로, 화면의 중앙부분에 실효화면을 표시하고 위쪽과 아래쪽은 검게 블랙 데이터 구간으로 여백처리시킨다. 여기서, 이러한 액정 표시장치의 화면 처리방법을 센터링(centering) 이라 한다.

다시 말하면, 제1도에 도시되어 있는 그래픽 카드의 LCD 콘트롤러에서 액정 표시장치에 맞는 주파수로 표시화면이 중앙에 오도록 신호를 소프트웨어적으로 변환하여 출력하는 형태를 취하였다.

그러나 상기한 바와 같이, 컴퓨터의 그래픽 카드에서 데이터를 소프트웨어적으로 신호처리하여 액정 표시장치의 수평 라인 수에 맞게 변환하여 출력하는 종래의 방법은, 실효화면의 위치를 반드시 그래픽 카드에 의존해야 하고, 화면 표시모드에 따라 LCD 패널에 맞는 신호 형태로 변환하기 위하여 그래픽 카드의 세팅(setting)을 바꾸어 주어야 한다. 컴퓨터의 그래픽 카드와 액정 표시장치는 별개로 생산되고 있어 제작 단계에서 그래픽 카드와 액정 표시 장치의 신호 형태를 미리 조정하기는 곤란하며, 최근에는 다양한 화면 표시모드가 사용되므로 화면 표시모드가 바뀔 때마다 컴퓨터 그래픽 카드의 세팅을 변환하는 것은 사용에 많은 어려움을 줄 수도 있다.

이 발명의 목적은 상기한 바와 같은 종래의 단점 및 문제점을 해결하기 위한 것으로서, 화면의 라인수 또는 수직 주파수와 관계없이 액정 표시장치의 내부에서 타이밍 신호들을 제어하여 실효화면이 LCD 패널의 중앙에 표시되도록 하는 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법을 제공하기 위한 것이다.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 장치의 구성은,

메인클럭을 받아들여 주파수를 계수한 뒤에, 계수값을 출력하는 제1 및 제2 카운터와,

상기한 제1 카운터로부터 입력되는 계수값을 제1 설정값과 비교하여 두 값이 서로 같은 경우에 펄스신호를 출력함과 동시에 상기한 제1 카운터를 리세트시키는 제1 병렬 비교기와,

상기한 제2 카운터로부터 입력되는 계수값을 제2 설정값과 비교하여 두 값이 서로 같은 경우에 펄스신호를 출력함과 동시에 상기한 제2 카운터를 리세트시키는 제2 병렬 비교기와,

데이터 인에이블 신호에 의해 서로 반전되면서 인에이블된 뒤에, 상기한 제1 및 제2 병렬 비교기의 펄스신호를 출력하는 제1 및 제2 논리곱 수단과,

상기한 제1 및 제2 논리곱 수단의 출력신호를 논리합 함으로써 게이트 클럭을 생성하여 출력하는 논리합 수단과,

상기한 논리합 수단으로부터 입력되는 게이트 클럭을 계수한 뒤에, 계수값을 출력하는 제3 카운터와,

상기한 제 3카운터로부터 입력되는 계수값을 제 3 설정값과 비교하여 두 값이 서로 같은 경우에 게이트 스타트 펄스를 생성하여 출력함과 동시에 제 3 카운터를 리세트시키려는 제3 병렬 비교기로 이루어진다.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 방법의 구성은,

수직 동기신호에서부터 데이터 신호의 출력 시점까지의 구간과, 데이터 신호의 출력 종료시점에서부터 다음 프레임의 수직 동기신호까지의 구간의 게이트 클럭의 주파수를 2배 또는 그 이상으로 한 뒤에,

LCD 패털의 최대 수평 라인 수(M)에서 화상을 표시하는 수평 라인 수(N)를 뺀 값을 이등분한 값에 해당하는 게이트 클럭의 수를 이용하여 게이트 스타트 펄스를 데이터 신호의 출력시점이전에 출력시킴으로써 실효화면이 화면의 중앙에 오도록 하는 방법으로 이루어진다.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로하여 설명하기로 한다.

제 4도는 이 발명의 실시예에 따른 액정 표시장치의 실효화면 중앙표시 구동 장치의 회로 구성도이다.

제 4도에 도시되어 있듯이 이 발명의 실시예에 따른 액정 표시장치의 실효화면 중앙표시 구동장치의 구성은, 메인 클럭 신호선에 입력단이 각각 연결되어 있는 제1 및 제2 카운터(1, 3)와, 제 1 및 제2 카운터(1, 2)의 출력단에 입력단이 각각 연결되어 있는 제1 및 제2 병렬 비교기(2, 4)와, 데이터 인에이블 신호선(DE)에 입력단이 연결되어 있는 인버터(5)와, 제1 및 제2 병렬 비교기(2, 4)의 출력단과 인버터(5)의 출력단에 입력단이 각각 연결되어 있는 제1 및 제2 AND 게이트(6, 7)와, 제1 및 제2 AND 게이트(6, 7)의 출력단에 입력단이 연결되어 있는 OR 게이트(8)와, OR 게이트(8)의 출력단과 수직동기 신호선(Vsync)에 입력단에 연결되어 있는 제3 카운터(9)와, 제3 카운터(9)의 출력단에 입력단이 연결되어 있는 제3 병렬 비교기(10)로 이루어진다.

상기한 구성에 의한, 이 발명의 실시예에 따른 액정 표시장치의 실효화면 중앙 표시 구동 장치 및 방법의 작용은 다음과 같다.

먼저, 이해를 돕기 위하여 이 발명의 동작 원리에 대하여 설명하기로 한다.

이 발명에서는 제3 도의 (c)에 도시되어 있는 바와 같이 화면의 중앙에 실효화면을 배치하는데, 이렇게 화면표시의 위치를 LCD 패널의 중앙으로 옮기기 위해서는 수직 동기신호(Vsync)를 기준으로하여 데이터 신호(DT)의 출력시점에서 발생하는 게이트 스타트 펄스(STV)의 위치를 다음 조건식에 의해서 정해지는 게이트 클럭(VCLK)의 수만큼 앞당겨서 발생시켜야 한다.

여기에서, M : LCD 패널의 최대 수평 라인의 수

N : 화상을 표시하는 수평 라인 수

M ≥ N

제6도는 이 발명의 실시예에 따른 액정 표시장치의 실효화면 중앙표시 구동장치의 동작 원리를 나타낸 타이밍도이다. 제6도에서 Vsync는 수직 동기신호의 파형도이고, DT는 하나의 수직 구간동안의 데이터 신호의 파형도이고, VCLK는 데이터 시작점에서는 H/2에서 H로 주기가 변하고 데이터 종료점에서는 다시 H/2로 주기가 바뀌는 게이트 클럭의 파형도이고, STV는 데이터 시작점으로부터 Nvs구간만큼 앞으로 당겨진 게이트 스타트 펄스의 파형도이다.

제6도에 도시되어 있는 바와 같이, 게이트 스타트 펄스(STV)가 발생된 뒤에 Nvs 구간 만큼의 수평 라인이 지나면 데이터 신호(DT)가 출력됨으로써 화면상에는 위에서부터 Nvs 구간만큼의 수평 라인의 아래에 실효화면이 표시된다.

따라서, 회로의 설계시에 게이트 스타트 펄스(STV)를 어느 시점에서 출력하느냐에 따라 실효화면의 위치를 결정할 수가 있다.

컴퓨터의 화면 표시모드중에서는 수직 동기신호(Vsync)의 발생 시점에서부터 데이터 신호(DT)의 최초 출력 시점까지 구동되는 수평 라인의 수가 위 조건식 (1)의 게이트 클럭(VCLK)의 수보다 작은 경우가 있는데, 이때에는 위에서와 같이 단순히 게이트 스타트 펄스(STV)를 앞으로 당겨서 실효화면을 중앙으로 이동시키는 것이 불가능해진다.

상기한 경우에는, 제6도에 도시되어 있는 바와 같이 수직 동기신호(Vsync)에서부터 데이터 신호(DT)의 출력 시점까지의 구간에서는 게이트 클럭(VCLK)의 주파수를 2배 또는 그 이상으로 하면, 이동 가능한 수평 라인의 수가 조건식 (1)의 게이트 클럭(VCLK)의 수의 2배 이상이 됨으로써 실효화면의 위치를 화면의 중앙으로 옮기는 것이 가능해진다.

즉, 제6도에서와 같이 게이트 스타트 펄스(STV)의 위치를 최초의 데이터 신호(DT)의 출력 시점으로부터 수평 라인 수(Nvs) 만큼 앞당겨서 발생시키기 위하여, 수직 동기신호(Vsync)의 발생시점과 실제 데이터 신호(DT)의 출력시점까지의 시간(Nvs)동안은 2배의 주파수로 블랙 데이터(Black Data)를 출력하고, Nvs 만큼의 수평 라인을 넘긴 후에(Nvs+1)번째 수평 라인부터는 정상적인 수평 라인 주기(H)로 데이터를 출력함으로써 실효화면을 중앙으로 옳길 수가 있다. 그리고, 데이터 신호(DT)가 끝나는 시점에서부터 다음 프레임의 수직동기신호(Vsync)가 발생되는 시점까지는 다시 2배의 주파수로 게이트 클럭(VCLK)을 출력함으로써 조건식(1)에 해당하는 수평 라인 수를 블랙 데이터로 출력할 수가 있다. 이 경우에, 게이트 스타트 펄스(STV)의 하이레벨 지속시간(pulse on time)도 게이트 클럭(VCLK)에 맞게 조정되어야 한다.

만약, 60 Hz의 수직 동기신호(Vsync)의 주파수에 맞게 설계된 LCD 패널에, 그 이상의 수직 주파수(예를 들면, 70 Hz) 에서 동작하는 화면 표시모드의 데이터 신호(DT)를 화면에 표시할 경우에, 제7도에서와 같이 화면의 하단에는 다음 프레임의 데이터가 겹쳐서 출력되는 현상이 발생된다.

이러한 경우에도, 게이트 스타트 펄스(STV)를 적당하게 앞당겨 발생시킴으로써 아래부분이 잘린(N+l) 프레임의 화면이 사라지도록 하기 위하여 수직 동기신호(Vsync)의 시점과 실제의 데이터 신호(DT)의 출력시점과의 사이의 게이트 클럭(VCLK)의 주파수를 화면 표시모드에 따라 조정하면 실효화면을 화면의 중앙에 표시할 수가 있다. 그리고, 게이트 스타트 펄스(STV)의 위치를 제어함에 따라 제3도의 (a) 및 (b)에 표시되어 있는 바와 같은 상태의 화면표시도 가능하다.

이상에서와 같은 동작원리에 따라, 이 발명의 실시예에 따른 액정 표시장치의 실효화면 구동장치의 동작을 구체적으로 설명하면 다음과 같다.

전원이 인가되면, 이 발명의 실시예에 따른 액정 표시장치의 실효화면 중앙표시 구동 장치의 동작이 시작된다.

동작이 시작되면, 제5도의 (a)에 도시되어 있는 바와 같은 25.175 MHz 주파수의 메인 클럭이 제1 및 제2카운터(1, 3)의 클럭단자(CLK)로 입력된다. 제5도의 (a)에서, 하나의 메인 클럭은 400개의 메인 클럭을 의미하고 있지만, 도면상의 표현의 편리를 위하여 400개의 메인클럭을 단지 하나의 메인 클럭으로서 대체하여 표현하기로 한다.

메인클럭이 입력되면, 제1 카운터(1)와 제2 카운터(3)는 이를 계수하여, 계수된 값을 제1 및 제2 병렬 비교기(2, 4)로 각각 출력한다.

제1 병렬 비교기(2)는 제1 카운터(1)로부터 입력되는 계수값과 자체에 세팅되어 있는 값(400)을 서로 비교하여, 값이 서로 같은 경우에는 펄스신호를 제1 AND 게이트(6)로 출력함과 동시에 제1 카운터(1)로 출력함으로써 제1 카운터(1)를 리세트시킨다.

제2 병렬 비교기(4)는 제2 카운터(3)로부터 입력되는 계수값과 자체에 세팅되어 있는 값(800)을 서로 비교하여, 값이 서로 같은 경우에는 펄스신호를 제2 AND 게이트(7)로 출력함과 동시에 제2 카운터(1)로 출력함으로써 제2 카운터(3)를 리세트시킨다.

여기서 , 제1 카운터(1)에서 제1 병렬 비교기(2)로 가는 데이터선은, 제1 카운터(1)의 경우에는 400까지 계수되어야 하므로 적어도 9비트가 되어야 한다. 왜냐하면, 2⁹은 512가 되므로 400까지 계수하는데 충분하기 때문이다. 또한, 제2 카운터(3)의 경우에는 800까지 계수되어야 하므로 10비트의 데이터선이 필요하다.

제1 카운터(1)가 계수동작을 반복적으로 하고 있는 동안에 제1 병렬 비교기(2)는 제5도의 (d)에 도시되어 있는 바와 같은 주파수를 갖는 클럭신호를 발생시켜 제1 AND 게이트(6)와 제1 카운터(1)의 리세트 단자로 인가하며, 제2 카운터(3)가 계수동작을 반복적으로 하고 있는 동안에 제2 병렬 비교기(4)는 제5도의 (e)에 도시되어 있는 바와 같이 제1 병렬 비교기(2)의 출력 클럭신호의 1/2 주파수를 갖는 클럭신호를 발생시켜 제2 AND 게이트(7)와 제2 카운터(3)의 리세트 단자로 인가한다.

제1 AND 게이트(6)는 제3도의 (c)에 도시되어 있는 바와 같은 데이터 인에이블신호(DE)가 로우상태일 때, 즉 인버터(5)의 출력신호가 하이상태일 때 인에이블 됨으로써 제1 병렬 비교기(2)로부터 입력되는 클럭신호를 OR 게이트(8)로 출력한다. 그리고, 제2 AND 게이트(7)는 데이터 인에이블신호(DE)가 하이상태일 때 인에이블됨으로써 제2 병렬 비교기(4)로부터 입력되는 클럭신호를 OR 게이트(8)로 출력한다.

위에서, 인버터(5)는 데이터 인에이블 신호(DE)의 논리 레벨을 반전시키므로, 데이터 인에이블 신호(DE)가 로우 상태이며, 제1 AND 게이트(6)만이 제5도의 (f)에 도시되어 있는 바와 같이 펄스신호를 출력하고, 이와는 반대로, 데이터 인에이블 신호(DE)가 하이 상태이면 제2 AND 게이트(7)만이 제5도의 (g)에 도시되어 있는 바와 같이 펄스 신호를 출력한다. 따라서, 데이터 인에이블 신호(DE)는 주파수가 다른 두 개의 펄스신호중에서 하나를 선택하는 역할을 한다.

OR 게이트(8)는, 데이터 인에이블 신호(DE)에 따라 서로 다른 시간대에 입력되는 제1 AND 게이트(6)의 출력 펄스신호와, 제2 AND 게이트(7)의 출력 펄스신호를 제5도의 (h)에 도시되어 있는 바와 같이 논리합하여 조합시킨 펄스신호를 제5도의 (h)에 도시되어 있는 바와 같이 논리합하여 조합시킨 펄스신호를 출력하는 동시에 이를 제3 카운터(9)의 클럭 단자로도 출력한다.

제3 카운터(9)는 제5도의 (b)에 도시되어 있는 바와 같은 수직 동기신호(Vsync)를 기준으로 하여 OR 게이트(8)로부터 입력되는 펄스신호의 수를 계수하여 제3 병렬 비교기(10)로 출력한다.

제3 병렬 비교기(10)는 제3 카운터(9)로부터 입력되는 계수값과 자체에 세팅되어 있는 값(n)을 서로 비교하여, 값이 서로 같은 경우에는 제5도의 (i)에 도시되어 있는 바와 같이 게이트 펄스(STV)를 출력함과 동시에 제3 카운터(9)를 리세트시킨다.

이때, 제3 병렬 비교기(10)가 n으로 세팅되어 있다면, LCD 패널의 화면은 수직동기신호(Vsync)의 시작점으로부터 n개의 수평 라인 뒤에 시작된다. 따라서, n을 어떤 값으로 세팅시키느냐에 따라 화면의 시작점을 조정할 수가 있다.

상기한 설명에서와 같이, 이 발명에서는 수평 동기신호에는 거의 영향을 받지 않고 게이트 스타트 펄스(STV)를 조정함으로써 LCD 패널의 화면위치를 이동시킬 수 가 있다.

이와 같이 액정 표시장치의 실효 화면을 중앙에 표시하는 방법은 타이밍 신호의 제어를 위해 종래의 액정 표시장치에 도 4의 회로가 추가됨으로 해서 신호의 처리 속도가 증가될 수도 있으나, 이는 컴퓨터의 LCD 컨트롤러로부터 액정 표시장치로 전송되는 신호의 속도와 비교하면 매우 작은 시간이므로 액정 표시장치나 컴퓨터의 동작 시간에 영향을 주지 않는다.

따라서, 본 발명에 따른 실효화면 중앙표시 구동장치 및 방법은 컴퓨터 그래픽 카드에 의존하지 않고 화면 모드를 자동으로 감지하여 액정 표시장치의 실효화면을 조정함으로써, 화면 모드에 따라 컴퓨터 그래픽 카드를 다시 조정해야 하는 사용상의 불편을 해소할 수 있고, 컴퓨터 외의 다른 화상신호 처리장치에도 액정 표시장치를 적용하기가 용이하다.

Claims (7)

1. 메인클럭을 받아들여 주파수를 계수한 뒤에, 계수값을 출력하는 제1 및 제2 카운터와, 상기한 제1 카운터로부터 입력되는 계수값을 제1 설정값과 비교하여 두 값이 서로 같은 경우에 펄스신호를 출력함과 동시에 상기한 제1 카운터를 리세트시키는 제1 병렬 비교기와, 상기한 제2 카운터로부터 입력되는 계수값을 제2 설정값과 비교하여 두 값이 서로 같은 경우에 펄스신호를 출력함과 동시에 상기한 제2 카운터를 리세트시키는 제2 병렬 비교기와, 데이터 인에이블 신호에 의해 서로 반전되면서 인에이블된 뒤에, 상기한 제1 및 제2 병렬 비교기의 펄스신호를 출력하는 제1 및 제2 논리곱 수단과, 상기한 제1 및 제2 논리곱 수단의 출력신호를 논리합 함으로써 게이트 클럭을 생성하여 출력하는 논리합 수단과, 상기한 논리합 수단으로부터 입력되는 게이트 클럭을 계수한 뒤에, 계수값을 출력하는 제3 카운터와, 상기한 제3 카운터로부터 입력되는 계수값을 제3 설정값과 비교하여 두 값이 서로 같은 경우에 게이트 스타트 펄스를 생성하여 출력함과 동시에 제3 카운터를 리세트시키는 제3 병렬 비교기로 이루어지는 것을 특징으로 하는 액정 표시장치의 실효화면 중앙표시 구동장치.
2. 제1항에 있어서, 상기한 제1 논리곱 수단의 입력단에, 상기한 데이터 인에이블 신호를 반전시키기 위한 인버터를 더 포함하여 이루어지는 것을 특징으로 하는 액정 표시장치의 실효화면 중앙표시 구동장치.
3. 제1항 또는 제2항에 있어서, 상기한 제1 및 제2 논리곱 수단은 AND 게이트 소자로 이루어지는 것을 특징으로 하는 액정표시장치의 실효화면 중앙표시 구동장치.
4. 제1항 또는 제2항에 있어서, 상기한 논리합 수단은 OR 게이트 소자로 이루어지는 것을 특징으로 하는 액정표시장치의 실효화면 중앙표시 구동장치.
5. 제1항 또는 제2항에 있어서, 상기한 제2 설정값은 제1 설정값의 2배로 설정하는 것을 특징으로 하는 액정표시장치의 실효화면 중앙표시 구동장치.
6. 제1항 또는 제2항에 있어서, 상기한 게이트 클럭은 다음의 수식을 만족시키는 것을 특징으로 하는 액정표시 장치의 실효화면 중앙표시 구동장치.

   여기서, M : 액정 표시 장치 패널의 최대 수평 라인의 수

   N : 액정 표시 장치 패널에서 화상을 표시하는 수평 라인 수

   M ≥ N
7. 수직 동기신호에서부터 데이터 신호의 출력 시점까지의 구간과, 데이터 신호의 출력 종료시점에서부터 다음 프레임의 수직 동기신호까지의 구간의 게이트 클럭의 주파수를 2배 또는 그 이상으로 한 뒤에, 액정 표시 장치 패널의 최대 수평 라인의 수(M)에서 화상을 표시하는 수평 라인수(N)를 뺀 값을 이등분한 값에 해당하는 게이트 클럭의 수를 이용하여 게이트 스타트, 펄스를 데이터 신호의 출력시점이전에 출력시키는 방법으로 이루어지는 것을 특징으로 하는 액정표시장치의 실효화면 중앙표시 구동방법.