[go: up one dir, main page]

JP2010171359A - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP2010171359A
JP2010171359A JP2009063802A JP2009063802A JP2010171359A JP 2010171359 A JP2010171359 A JP 2010171359A JP 2009063802 A JP2009063802 A JP 2009063802A JP 2009063802 A JP2009063802 A JP 2009063802A JP 2010171359 A JP2010171359 A JP 2010171359A
Authority
JP
Japan
Prior art keywords
gas
silicon substrate
nitrogen
plasma
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009063802A
Other languages
English (en)
Inventor
Tadashi Terasaki
正 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2009063802A priority Critical patent/JP2010171359A/ja
Priority to US12/382,983 priority patent/US20090253272A1/en
Publication of JP2010171359A publication Critical patent/JP2010171359A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using DC or AC discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】シリコン基板の表面温度を低下させつつ、リーク電流が少ないゲート絶縁膜を形成する。
【解決手段】 上記課題を解決するために、酸素原子及び窒素原子を含むガスを処理室内に供給し、酸素原子及び窒素原子を含むガスをプラズマによって活性化し、シリコン基板を前記プラズマにより処理を行い窒素が含有された二酸化シリコン膜を形成する半導体装置の製造方法を提供する。
【選択図】図４

Description

本発明は、プラズマを用いて基板を処理する基板処理装置に関する。
半導体ロジックデバイスやＤＲＡＭデバイス等が備えるトンネル層、あるいはフラッシュメモリが備えるトンネル層の材料として、主に二酸化シリコン（ＳｉＯ２）が用いられている。かかるトンネル層は、ソース領域とドレイン領域とが予め形成されたシリコン（Ｓｉ）基板の表面温度を９００℃以上になるように加熱して、加熱されたシリコン基板表面に酸素原子を含むガスを供給することにより形成される。なお、リーク電流をさらに低減させるため、シリコン基板の表面に供給するガス中に水素原子を混入させ、トンネル層中の不安定な準位を水素（Ｈ）原子により終端させる（ダングリングボンドを修復する）場合がある。
しかしながら、シリコン基板の表面温度を９００℃以上にまで加熱すると、シリコン基板中に形成されたソース領域やドレイン領域等に拡散が生じ、回路特性が劣化し、半導体デバイスの性能が低下してしまう場合があった。また、トンネル層へ長期的な電気的ストレスが加わることにより、トンネル層中から水素原子が脱離し、トンネル層のリーク電流が徐々に増加して、トンネル層の信頼性が低下してしまう場合があった。
そこで本発明は、シリコン基板の表面温度を低下させつつ、リーク電流が少ないトンネル層を形成することが可能な半導体装置の製造方法及び基板処理装置を提供することを目的とする。
本発明の一態様によれば、酸素原子及び窒素原子を含むガスを処理室内に供給し、酸素原子及び窒素原子を含むガスをプラズマによって活性化し、シリコン基板を前記プラズマにより処理を行い窒素が含有された二酸化シリコン膜を形成する半導体装置の製造方法が提供される。
本発明にかかる半導体装置の製造方法によれば、シリコン基板の表面温度を低下させつつ、リーク電流が少ないトンネル層を形成することが可能となる。
トンネル層のデプスプロファイル（厚さ方向の組成分析結果）を示すグラフ図である。 Ｏ２ガスの供給流量とＮ２ガスの供給流量との割合を変化させた場合におけるトンネル層のデプスプロファイル（厚さ方向の組成分析結果）を示すグラフ図である。 本実施形態にかかるトンネル層のリーク電流の測定値と、他の方法により形成したトンネル層のリーク電流の測定値とを比較するグラフ図である。 本実施形態にかかる半導体装置の製造方法を実施する半導体製造装置としてのＭＭＴ装置の断面構成図である。 チャージトラップ型フラッシュメモリの断面構成図である。 本実施形態にかかる半導体装置の製造方法を実施する半導体製造装置としてのＩＣＰ方式プラズマ処理装置の断面構成図である。 本実施形態にかかる半導体装置の製造方法を実施する半導体製造装置としてのＥＣＲ方式プラズマ処理装置の断面構成図である。
上述したように、シリコン基板の表面温度を９００℃以上にまで加熱すると、シリコン基板中に形成されたソース領域やドレイン領域に拡散が生じ、回路特性が劣化し、半導体デバイスの性能が低下してしまう場合があった。また、トンネル層へ長期的な電気的ストレスが加わることにより、トンネル層中から水素原子が脱離し、トンネル層のリーク電流が徐々に増加して、トンネル層の信頼性が低下してしまう場合があった。
そこで発明者は、シリコン基板の表面温度を低下させつつ、リーク電流が少ないトンネル層を形成する方法について鋭意研究を行った。その結果、酸素原子を含むガスをプラズマによって活性化し、前記活性化されたガスをシリコン基板の表面に供給することにより、上述の課題を解決可能との知見を得た。また、発明者は、前記ガスに窒素原子を含ませることにより、トンネル層の信頼性を高めることが可能であるとの知見を得た。本発明は、発明者が得たかかる知見を基になされた発明である。以下に、本発明の一実施形態について説明する。
（１）半導体製造装置の構成
まず、本実施形態にかかる半導体装置の製造方法を実施する半導体製造装置の構成例について、図４を用いて説明する。図４は、かかる半導体製造装置としてのＭＭＴ装置の断面構成図である。ＭＭＴ装置とは、電界と磁界とにより高密度プラズマを発生できる変形マグネトロン型プラズマ源（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ）を用い、例えばシリコンウエハ等のシリコン基板１００をプラズマ処理するための装置である。
ＭＭＴ装置は、シリコン基板１００をプラズマ処理する処理炉２０２を備えている。そして、処理炉２０２は、処理室２０１を構成するための処理容器２０３と、サセプタ２１７と、ゲートバルブ２４４と、シャワーヘッド２３６と、ガス排気口２３５と、プラズマ発生手段（筒状電極２１５、上部磁石２１６ａ、下部磁石２１６ｂ）と、コントローラ１２１とを備えている。
図４に示すとおり、処理室２０１が備える処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１とを備えている。そして、上側容器２１０が下側容器２１１の上に被せられることにより、処理室２０１が形成される。なお、上側容器２１０は、酸化アルミニウム又は石英等の非金属材料で形成されており、下側容器２１１はアルミニウムで形成されている。
処理室２０１の底側中央には、シリコン基板１００を保持する基板保持手段としてのサセプタ２１７が配置されている。サセプタ２１７は、シリコン基板１００上に形成する膜の金属汚染を低減することが出来るように、例えば、窒化アルミニウム、セラミックス、石英等の非金属材料で形成されている。
サセプタ２１７の内部には、加熱手段としてのヒータ２１７ｂが一体的に埋め込まれており、シリコン基板１００を加熱できるようになっている。ヒータに電力が供給されると、シリコン基板１００表面をたとえば６００℃〜９００℃程度にまで加熱できるようになっている。
サセプタ２１７は下側容器２１１とは電気的に絶縁されている。サセプタ２１７の内部には、インピーダンスを変化させるための電極としての第２の電極（図中省略）が装備さ
れている。この第２の電極は、インピーダンス可変手段２７４を介して接地されている。インピーダンス可変手段２７４は、コイルや可変コンデンサから構成されており、コイルのパターン数や可変コンデンサの容量値を制御することにより、第２の電極（図中省略）及びサセプタ２１７を介してシリコン基板１００の電位を制御できるようになっている。
サセプタ２１７には、サセプタ２１７を昇降させるためのサセプタ昇降手段２６８が設けられている。サセプタ２１７には、貫通孔２１７ａが設けられている。前述の下側容器２１１底面には、シリコン基板１００を突上げるためのウエハ突上げピン２６６が、少なくとも３箇所設けられている。そして、貫通孔２１７ａ及びウエハ突上げピン２６６は、サセプタ昇降手段２６８によりサセプタ２１７が下降させられた時にウエハ突上げピン２６６がサセプタ２１７とは非接触な状態で貫通孔２１７ａを突き抜けるように、互いに配置されている。
下側容器２１１の側壁には、仕切弁となるゲートバルブ２４４が設けられている。ゲートバルブ２４４が開いている時には、搬送手段（図中省略）を用いて処理室２０１内へシリコン基板１００を搬入し、または処理室２０１外へとシリコン基板１００を搬出することができるようになっている。ゲートバルブ２４４を閉めることにより、処理室２０１内を気密に閉塞することができるようになっている。
処理室２０１の上部には、処理室２０１へガスを供給するためのシャワーヘッド２３６が設けられている。シャワーヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９と、を備えている。
ガス導入口２３４には、バッファ室２３７内へガスを供給するためのガス供給管２３２が接続されている。バッファ室２３７は、ガス導入口２３４より導入される反応ガス２３０を分散するための分散空間として機能する。
なお、ガス供給管２３２は、開閉弁であるバルブ２４３ａと、流量制御器であるマスフローコントローラ２４１とを介して、酸素含有ガス（反応ガス）としての酸素（Ｏ２）ガスを供給するＯ２ガスボンベ（図示しない）と、窒素含有ガス（反応ガス）としての窒素（Ｎ２）ガスを供給するＮ２ガスボンベ（図示しない）と、にそれぞれ接続されている。Ｏ２ガスボンベ及びＮ２ガスボンベは、それぞれ開閉弁であるバルブを備えている。これらのバルブ及びバルブ２４３ａを開閉させることにより、ガス供給管２３２を介して処理室２０１内へ反応ガスとしてのＯ２ガス及びＮ２ガスをそれぞれ供給自在に構成されている。
下側容器２１１の側壁には、処理室２０１内からガスを排気するためのガス排気口２３５が設けられている。ガス排気口２３５には、ガスを排気するためのガス排気管２３１が接続されている。ガス排気管２３１は、圧力調整器であるＡＰＣ２４２と、開閉弁であるバルブ２４３ｂとを介して、排気装置である真空ポンプ２４６に接続されている。
処理容器２０３（上側容器２１０）の外周には、処理室２０１内のプラズマ生成領域２２４を囲うように、第１の電極としての筒状電極２１５が設けられている。筒状電極２１５は、筒状、例えば円筒状に形成されている。筒状電極２１５は、インピーダンスの整合を行うための整合器２７２を介して、高周波電力を印加するための高周波電源２７３に接続されている。筒状電極２１５は、処理室２０１に供給されるＯ２ガス及びＮ２ガスをプラズマ励起させる放電手段として機能する。
筒状電極２１５の外側表面の上下端部には、上部磁石２１６ａ及び下部磁石２１６ｂが
それぞれ取り付けられている。上部磁石２１６ａ及び下部磁石２は、それぞれ筒状、例えばリング状に形成された永久磁石にとして構成されている。
上部磁石２１６ａ及び下部磁石２は、処理室２０１の半径方向に沿った両端（すなわち内周端と外周端）に磁極を有している。上部磁石２１６ａ及び下部磁石２１６ｂの磁極の向きは、逆向きになるよう配置されている。すなわち、上部磁石２１６ａ及び下部磁石２１６ｂの内周部の磁極同士は異極となっている。これにより、筒状電極２１５の内側表面に沿って、円筒軸方向の磁力線が形成されている。
処理室２０１内にＯ２ガス及びＮ２ガスを導入した後、筒状電極２１５に高周波電力を供給して電界を形成するとともに、上部磁石２１６ａ、及び下部磁石２１６ｂを用いて磁界を形成することにより、処理室２０１内にマグネトロン放電プラズマが生成される。この際、放出された電子を上述の電磁界が周回運動させることにより、プラズマの電離生成率が高まり、長寿命かつ高密度のプラズマを生成させることができる。
なお、筒状電極２１５、上部磁石２１６ａ、及び下部磁石２１６ｂの周囲には、これらが形成する電磁界が外部環境や他処理炉等の装置に悪影響を及ぼさないように、電磁界を有効に遮蔽する金属製の遮蔽板２２３が設けられている。
また、制御手段としてのコントローラ１２１は、信号線Ａを通じてＡＰＣ２４２、バルブ２４３ｂ、及び真空ポンプ２４６を、信号線Ｂを通じてサセプタ昇降手段２６８を、信号線Ｃを通じてゲートバルブ２４４を、信号線Ｄを通じて整合器２７２、及び高周波電源２７３を、信号線Ｅを通じてマスフローコントローラ２４１、及びバルブ２４３ａを、さらに図示しない信号線を通じてサセプタに埋め込まれたヒータやインピーダンス可変手段２７４を、それぞれ制御するように構成されている。
（２）半導体装置の製造方法
まず、本実施形態にかかる半導体装置の製造方法の説明に先立ち、かかる方法により製造される半導体装置の一例としてのチャージトラップ型フラッシュメモリの構成を説明する。図５は、チャージトラップ型フラッシュメモリの断面構成図である。
図５に示すとおり、チャージトラップ型フラッシュメモリ７０は、ソース領域８０とドレイン領域９０、チャンネル層１７０とが形成されたシリコン基板１００を備えている。シリコン基板１００上には、ソース領域８０とドレイン領域９０とを跨ぐように、トンネル層（二酸化シリコン、ＳｉＯ２）１１０が形成されている。トンネル層１１０上には、窒化シリコン（ＳｉＮ）からなる電荷保存層１２０が形成されている。電荷保存層１２０上には、絶縁膜１３０が形成されている。絶縁層１３０上にはゲート電極層１４０が形成されている。
トンネル層１１０とシリコン基板１１０の界面には、窒化層が形成されている。この窒化層１５０は、トンネル酸化層１２０からのリーク電流を抑制する働きがある。電荷は、トンネル層１１０を通過し、前述の電荷保存層１２０のトラップサイトに電荷が保存される。
各層の製造方法については後述する。
続いて、本実施形態にかかる半導体装置の製造方法を説明する。
シリコンウエハ１００上に、トンネル層１１０である二酸化ケイ素（ＳｉＯ２）膜１１０を形成する。このとき、トンネル層１１０とシリコン基板１００の界面に、窒化された窒化層１５０を形成する。
トンネル層１１０及び窒化層１５０を形成する工程については、後に詳細を記載する。
トンネル層１１０を形成後、電荷保存層１２０（ＳｉＮ）膜を形成し、さらにその上に絶縁膜である絶縁層１３０を形成する。次に、絶縁層１３０の上に、ゲート電極層１４０を形成する。各層を堆積させた後、エッチング処理により、ゲート電極層の両側をエッチングし、シリコン基板１００の上部を露出させる。露出されたシリコン基板の内、ゲート電極層の周囲に不純物を注入し、ソース８０、ドレイン９０を形成する。
次に、本実施形態にかかる半導体装置の製造方法における、トンネル層１２０、窒化層１５０を形成する工程を説明する。かかる製造方法は、上述のＭＭＴ装置により実施される。なお、以下の説明において、ＭＭＴ装置を構成する各部の動作はコントローラ１２１により制御される。
（シリコン基板の搬入）
まず、シリコン基板１００の搬送位置までサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａにウエハ突上げピン２６６を貫通させる。その結果、突き上げピン２６６が、サセプタ２１７表面よりも所定の高さ分だけ突出した状態となる。次に、ゲートバルブ２４４を開き、図中省略の搬送手段を用いて、サセプタ２１７の表面から突出させたウエハ突上げピン２６６上に、シリコン基板１００を支持させる。続いて、搬送手段を処理室２０１の外へ退避させ、ゲートバルブ２４４を閉じて処理室２０１を密閉する。続いて、サセプタ昇降手段２６８を用いてサセプタ２１７を上昇させる。その結果、サセプタ２１７の上面にシリコン基板１００を配置させる。その後、シリコン基板１００をその処理位置まで上昇させる。
（シリコン基板の加熱）
続いて、サセプタの内部に埋め込まれたヒータ２１７ｂに電力を供給し、シリコン基板１００の表面を加熱する。シリコン基板１００の表面温度は、６００℃以上であって９００℃未満の温度、好ましくは６７５℃以上から８００℃以下とすることが好ましい。
シリコン基板１００の加熱処理では、表面温度を９００℃以上にまで加熱すると、シリコン基板中に形成されたソース領域やドレイン領域等に拡散が生じ、回路特性が劣化し、半導体デバイスの性能が低下してしまう場合がある。また、トンネル層へ長期的な電気的ストレスが加わることにより、トンネル層中から水素原子が脱離し、トンネル層のリーク電流が徐々に増加して、トンネル層の信頼性が低下してしまう場合があった。
シリコン基板１００の温度を上述のように制限することにより、シリコン基板１００中に形成されたソース領域やドレイン領域における不純物の拡散、回路特性の劣化、半導体デバイスの性能の低下を抑制できる。以下の説明では、シリコン基板１００の表面温度を例えば７００℃としている。
図３は、プラズマ酸化膜（トンネル層１２０）のリーク電流の温度依存性を熱ラジカル
酸化膜やＷｅｔ酸化膜と比較した結果を表す図である。
例えば、電圧値が４Ｖの軸を見た場合、４８５℃ではリーク電流が１×１０−７Ａ／ｃｍ２であるのに対し、６７５℃の場合、１×１０−８Ａ／ｃｍ２であり、リーク電流が少ないことが分かる。
また、デバイス形成時に電荷蓄積層に蓄積した電荷を保持するためのトンネル絶縁膜リーク電流の基準値が、例えば電圧値が４Ｖにおいては１×１０−８Ａ／ｃｍ２求められており、これを実現するためには、６５０℃以上の温度が望ましい。
（Ｏ２ガス及びＮ２ガスの導入）
続いて、ガス噴出孔２３４ａから処理室２０１内へＯ２ガスをシャワー状に導入する。また、このとき、ガス噴出孔２３４ａから処理室２０１内へＮ２ガスをシャワー状に導入
することが好ましい。Ｏ２ガスのみを供給することによってもＳｉＯ２からなるトンネル層１１０を形成することは可能であるが、後述するように、Ｏ２ガスとＮ２ガスとの混合ガスを処理室２０１内へ供給することで、ＳｉＯ２からなるトンネル層１１０の所定深さに窒素（Ｎ）原子が数％の割合でドープすることができる。窒素（Ｎ）原子がこのようにドープされると、シリコン基板１００とトンネル層１１０との界面の歪が緩和され、トンネル層１１０が電気的ストレスに対して強くなる。以下の説明では、Ｏ２ガスの供給流量は２５０ｓｃｃｍ、Ｎ２ガスの供給流量は２５０ｓｃｃｍとして、処理室２０１内にＯ２ガスとＮ２ガスとの混合ガスを供給している。
Ｏ２ガスとＮ２ガスとの混合ガスの導入後は、真空ポンプ２４６及びＡＰＣ２４２を用いて、処理室２０１内の圧力が０．１〜３００Ｐａの範囲内、例えば５０Ｐａになるように調整する。
（Ｏ２ガス及びＮ２ガスのプラズマ化）
Ｏ２ガスとＮ２ガスとの混合ガスの導入後、筒状電極２１５に対して、整合器２７２を介して高周波電源２７３から高周波電力を印加するとともに、上部磁石２１６ａ及び下部磁石２１６ｂによる磁力を処理室２０１内に印加することにより、処理室２０１内にマグネトロン放電を発生させる。その結果、シリコン基板１００の上方のプラズマ発生領域に高密度プラズマが発生する。なお、筒状電極２１５に印加する電力は例えば１００〜５００Ｗ程度の範囲内とし、例えば３５０Ｗとする。このときのインピーダンス可変手段２７４は予め所望のインピーダンス値に制御しておく。
（トンネル層の形成）
上述のようにプラズマ状態とすることにより、処理室２０１内に供給されたＯ２ガスやＮ２ガスが活性化される。そして活性化されたＯ２ガスやＮ２ガスがシリコン基板１００の表面と反応して、ＳｉＯ２からなるトンネル層１１０がシリコン基板１００上に形成されるとともに、トンネル層１１０中に窒素（Ｎ）原子がドープされた状態となる。ドープされている層が、窒化層１５０に該当する。
図１に、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により観測したトンネル層１１０のデプスプロファイル（厚さ方向の組成分析結果）を示す。図中においては、上述の条件（すなわち、シリコン基板１００の表面温度７００℃、Ｏ２ガスの供給流量２５０ｓｃｃｍ、Ｎ２ガスの供給流量２５０ｓｃｃｍ、処理室２０１内の圧力５０Ｐａ、筒状電極２１５への高周波電力３５０Ｗ）にてトンネル層１１０を形成している。図中の横軸はトンネル層表面からの深さを示し、図中右側の縦軸はＳｉ原子及びＯ原子の測定量（個数）を対数で示したものであり、図中左側の縦軸は、測定された総原子数に対する測定されたＮ元素の原子数の割合（％）を示したものである。図１によれば、トンネル層１１０中の所定深さ（トンネル層１１０の表面から６ｎｍ付近）に、窒素（Ｎ）原子が偏在するように（最大で４％程度）ドープされていることが分かる。窒素（Ｎ）原子がこのようにドープされると、シリコン基板１００と酸化膜トの結合度が強くなり、シリコン基板１００とトンネル層１１０との界面の歪が緩和され、トンネル層１１０が電気的ストレスに対して強くなる。なお、トンネル層１１０中のＮのドーズ量、トンネル層１１０中の窒素（Ｎ）原子の注入深さ、トンネル層１１０の厚さ等は、Ｏ２ガスとＮ２ガスとの流量比、プラズマの電力、シリコン基板１００の温度等の条件により変化する。これらを調整することにより、所望のドーズ量、注入深さ、厚さを得ることが出来る。
図２に、Ｏ２ガスの供給流量とＮ２ガスの供給流量との割合を変化させた場合におけるトンネル層１１０のデプスプロファイル（厚さ方向の組成分析結果）を示す。図中の横軸はトンネル層表面からの深さを示し、縦軸は測定された総原子数に対するＮ元素の原子数
の割合（％）を示している。図２によれば、Ｏ２ガスの供給流量に対するＮ２ガスの供給流量を増やすことにより（すなわち、Ｏ２ガスの供給流量：Ｎ２ガスの供給流量を４００ｓｃｃｍ：１００ｓｃｃｍ、２５０ｓｃｃｍ：２５０ｓｃｃｍ、１００ｓｃｃｍ：４００ｓｃｃｍと順に変化させることにより）、窒素（Ｎ）原子のドーズ量が増加していくことが分かる。なお、いずれの流量比であっても、トンネル層１１０の所定深さ（本実施形態では６ｎｍ付近）に窒素（Ｎ）原子が偏在するようにドープされていることが分かる。なお、その他の条件は図１の場合と同一である。
また、その他の条件として、窒素ピーク層の窒素の割合が、少なくとも１．５％必要であることが求められている。１．５％以下となった場合、界面における各元素（シリコン、酸素、窒素）の結合レベルが低く、欠陥が生じてしまうためである。本発明では、１．５％とするために、Ｎ２を１００ｓｃｃｍ、Ｏ２を４００ｓｃｃｍの流量としている。
また、窒素の割合では、４．５％より下の割合が望ましい。４．５％以上の窒素成分が含まれた場合、窒素成分が飽和し、電荷の通過を抑制してしまうことがあるためである。本発明では、４．５％とするために、Ｎ２を４００ｓｃｃｍ、Ｏ２を１００ｓｃｃｍの流量としている。
さらに望ましくは、２以上３％以下の窒素の割合が望ましい。これは、デバイス形成時に電荷蓄積層に蓄積した電荷を保持するためのトンネル絶縁膜リーク電流の基準値として求められている割合である。本発明では、２．０％とするために、Ｎ２を１５０ｓｃｃｍ、Ｏ２を３５０ｓｃｃｍの流量としている。また、３．０％とするために、本発明では、Ｎ２を３５０ｓｃｃｍ、Ｏ２を１５０ｓｃｃｍの流量としている。
尚、上記はＮ２、Ｏ２ガスを使用した場合を例としているがそれに限るものではなく、上記の流量の比に相当する原子数がそれぞれあれば良く、窒素及び酸素混合ガスでも、同様の処理が可能となる。
以上のように、窒化層１５０を形成する。
この窒化層１５０により、界面におけるシリコン基板１００とトンネル酸化層の結合レベルが高くなり、トンネルそうからのリーク電流を抑制することができる。
（残留ガスの排気）
トンネル層１１０の形成が終了したら、筒状電極２１５に対する電力供給と、処理室２０１内へのガス供給を停止する。そして、ガス排気管２３１を用いて、処理室２０１内の残留ガスを排気する。そして、サセプタ２１７をシリコン基板１００の搬送位置まで下降させ、サセプタ２１７の表面から突出させたウエハ突上げピン２６６上にシリコン基板１００を支持させる。そして、ゲートバルブ２４４を開き、図中省略の搬送手段を用いてシリコン基板１００を処理室２０１の外へ搬出し、本実施形態にかかる半導体装置の製造方法を終了する。
（３）本実施形態にかかる効果
本実施形態によれば以下に示す１つ又は複数の効果を奏する。
本実施形態によれば、処理室２０１内に供給されたＯ２ガスやＮ２ガスをプラズマにより活性化して、シリコン基板１００上に供給している。そのため、シリコン基板１００の表面温度を６７５℃以上であって９００℃未満の温度、例えば７００℃や８００℃程度の温度に加熱することでトンネル層１１０を形成することが可能となる。トンネル層１１０を形成する際のシリコン基板１００の表面温度をこのような範囲に制限することにより、シリコン基板１００中の不純物の拡散に対する制御性を向上させ、半導体装置の微細化を実現することが可能となる。また、回路特性の劣化を抑制でき、半導体装置の性能を向上させることが可能となる。
また、本実施形態によれば、処理室２０１内にＯ２ガスを供給するだけではなく、Ｎ２ガスを同時に供給することができる。すなわち、処理室２０１内にはＯ２ガスとＮ２ガスとの混合ガスを供給することができる。このように、Ｏ２ガスとＮ２ガスとの混合ガスを処理室２０１内へ供給することにより、ＳｉＯ２からなるトンネル層１１０の所定深さに窒素（Ｎ）原子が数％の割合でドープされた状態となり、シリコン基板１００とトンネル層１１０との界面の歪が緩和され、信頼性の高いトンネル層１１０を得ることができる。
また、本実施形態によれば、トンネル層中の不安定な準位を水素（Ｈ）原子により終端（ダングリングボンドの修復）させる必要がない。すなわち、トンネル層１１０へ長期的な電気的ストレスが加わったとしても、水素原子が脱離してリーク電流が徐々に増加してしまう現象が生じ得ず、信頼性の高いトンネル層１１０を得ることができる。
図３に、本実施形態にかかるトンネル層１１０のリーク電流の測定値と、他の方法により形成したトンネル層のリーク電流の測定値とを比較するグラフ図を示す。図中の横軸は、形成した膜に加わる電圧値（単位Ｖ）を示し、縦軸は形成した膜におけるリーク電流密度（Ａ／ｃｍ２）を示している。図中の○印は、シリコン基板１００の表面温度を４８５℃として形成したトンネル層の測定値を示し、□印は、シリコン基板１００の表面温度を６７５℃として形成したトンネル層の測定値を示し、◇印は、シリコン基板１００の表面温度を８００℃として形成したトンネル層の測定値を示している。○印、□印、◇印において、シリコン基板１００の表面温度以外の条件は、上述の実施形態とほぼ同一である。また、△印は、シリコン基板の表面温度を８００℃としつつ、Ｈ２Ｏガス（水蒸気）をシリコン基板の表面に供給することにより作成したＳｉＯ２膜（ウエット酸化によるＳｉＯ２膜）の測定値を示している。また、▲印は、シリコン基板の表面温度を８００℃としつつ、熱により励起した活性種（熱ラジカル）をシリコン基板の表面に供給することにより作成したＳｉＯ２膜（熱ラジカル酸化によるＳｉＯ２膜）の測定値を示している。○印、□印、◇印、△印、▲印の全てにおいて、形成したＳｉＯ２膜の厚さはいずれも５ｎｍ程度である。
図３の○印、□印、◇印を比較すると、シリコン基板１００の表面温度が高くなるほどリーク電流密度が低減されることが分かる。そして、シリコン基板１００の表面温度が６００℃以上９００℃未満の領域内にある□印（６７５℃）、◇印（８００℃）において、リーク電流密度が十分に低減できていることが分かる。また、△印（ウエット酸化によるＳｉＯ２膜）及び▲印（熱ラジカル酸化によるＳｉＯ２膜）と、□印及び◇印とを比較した場合、□印（６７５℃）は、少なくとも低電圧領域（２．５Ｖ以下）領域及び高電圧（５Ｖ以上）領域のそれぞれにおいて△印及び▲印よりもリーク電流が低減できていることが分かる。また、◇印（８００℃）は、ほぼ全ての電圧値（８Ｖ以下）において、△印及び▲印よりもリーク電流が低減できていることが分かる。
＜本発明の他の実施形態＞
以上に本発明の一実施形態について説明したが、本発明は、前記した実施形態に限定されることなく適宜変更して実施することが可能である。
なお上述した実施の形態では、ＭＭＴ装置を用いて実施する場合を説明したが、本発明は、それに限らずその他の装置、例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）装置を用いても実施可能である。
図６は、本発明の第二実施形態に係る基板処理装置であるＩＣＰ方式プラズマ処理装置を示している。本実施の形態にかかる構成の詳細な説明は、前記第一実施形態と同様の機能を有する構成要件に同一の符号を付して省略する。
本実施形態に係るＩＣＰ方式プラズマ処理装置１０Ａは、電力を供給してプラズマを生成するプラズマ生成部としての誘導コイル１５Ａを備えており、誘導コイル１５Ａは処理容器２０２の天井壁の外側に敷設されている。本実施の形態においても、窒素ガスと希ガスとの混合ガスをガス供給管２３２から、ガス吹出口２３４を経由して処理容器２０２へ供給する。また、ガス供給と前後して、プラズマ生成部である誘導コイル１５Ａへ高周波電力を流すと、電磁誘導により電界が生じる。この電界をエネルギーとして、供給されたガスはプラズマ化され、このプラズマにより窒素活性種が生成され、ウエハ１００上のトンネル層を形成する。
図７は、本発明の第三実施形態に係る基板処理装置であるＥＣＲ方式プラズマ処理装置を示している。本実施の形態にかかる構成の詳細な説明は、前記実施形態と同様の機能を有する構成要件に同一符号を付して省略する。
本実施形態に係るＥＣＲ方式プラズマ処理装置１０Ｂは、マイクロ波を供給してプラズマを生成するプラズマ生成部としてのマイクロ波導入管ｌ７Ｂを備えている。本実施の形態においても、窒素ガスと希ガスとの混合ガスをガス供給管２３２から、ガス吹出口２３４を経由して処理容器２０２へ供給する。また、ガス供給と前後して、プラズマ生成部であるマイクロ波導入管１７Ｂへマイクロ波１８Ｂを導入し、その後マイクロ波１８Ｂを処理室２０１へ放射させる。供給されたガスは、このマイクロ波１８Ｂによりプラズマ化され、このプラズマにより窒素活性種が生成され、ウエハ１００上のトンネル層を形成する。
＜本発明の好ましい態様＞
以下に本発明の好ましい態様を付記する。
第一の態様は、酸素原子及び窒素原子を含むガスを処理室内に供給し、酸素原子及び窒素原子を含むガスをプラズマによって活性化し、表面の温度が６７５℃以上であるシリコン基板を前記プラズマにより処理を行い窒素が含有された二酸化シリコン膜を形成する半導体装置の製造方法。
第二の態様は、シリコン基板表面の温度は６７５℃以上９００℃未満である第一の態様に記載の半導体装置の製造方法。
第三の態様は、酸素と窒素の流量の割合が、１：４から４：１の範囲であるガスを処理室内に供給し、酸素原子及び窒素原子を含むガスをプラズマによって活性化し、シリコン基板を前記プラズマにより処理を行い窒素が含有された二酸化シリコン膜を形成する半導体装置の製造方法。
第四の態様は、酸素と窒素の流量の割合が、３：７から７：３である第三の態様記載の半導体装の製造方法。
第五の態様は、前記酸化シリコン膜と前記シリコン基板の界面の窒素濃度が１．５から４．５％である第三の態様乃至第四の態様記載の半導体装置の製造方法。
第六の態様は、前記酸化シリコン膜と前記シリコン基板の界面の窒素濃度が２．０から３．０％である第三の態様乃至第四の態様記載の半導体装置の製造方法。
酸素原子を含むガスを供給する酸素ガス供給部と、窒素原子を含むガスを供給する窒素ガス供給部と、前記供給されたガスを活性化するプラズマ生成部と、シリコン基板を載置するサセプタと、前記サセプタに内蔵されたヒータと、酸素原子及び窒素原子を含むガスを処理室内に供給し、酸素原子及び窒素原子を含むガスをプラズマによって活性化し、表
面の温度が６７５℃以上であるシリコン基板を前記プラズマにより処理を行う制御部を有する基板処理装置。
７０ チャージトラップ型フラッシュメモリ（半導体装置）
１００ シリコン基板
１１０ トンネル層
１２０ 電荷保存層
１３０ 絶縁膜
１４０ ゲート電極
１５０ 窒化層

Claims (7)

  1. 酸素原子及び窒素原子を含むガスを処理室内に供給し、
    酸素原子及び窒素原子を含むガスをプラズマによって活性化し、
    表面の温度が６７５℃以上であるシリコン基板を前記プラズマにより処理を行い窒素が含有された二酸化シリコン膜を形成する半導体装置の製造方法。
  2. シリコン基板表面の温度は６７５℃以上９００℃未満である請求項１記載の半導体装置の製造方法。
  3. 酸素と窒素の流量の割合が、１：４から４：１の範囲であるガスを処理室内に供給し、
    酸素原子及び窒素原子を含むガスをプラズマによって活性化し、
    シリコン基板を前記プラズマにより処理を行い窒素が含有された二酸化シリコン膜を形成する半導体装置の製造方法。
  4. 酸素と窒素の流量の割合が、３：７から７：３である請求項３記載の半導体装の製造方法。
  5. 前記酸化シリコン膜と前記シリコン基板の界面の窒素濃度が１．５から４．５％である請求項３乃至４記載の半導体装置の製造方法。
  6. 前記酸化シリコン膜と前記シリコン基板の界面の窒素濃度が２．０から３．０％である請求項３乃至４記載の半導体装置の製造方法。
  7. 酸素原子を含むガスを供給する酸素ガス供給部と、
    窒素原子を含むガスを供給する窒素ガス供給部と、
    前記供給されたガスを活性化するプラズマ生成部と、
    シリコン基板を載置するサセプタと、
    前記サセプタに内蔵されたヒータと、
    酸素原子及び窒素原子を含むガスを処理室内に供給し、酸素原子及び窒素原子を含むガスをプラズマによって活性化し、表面の温度が６７５℃以上であるシリコン基板を前記プラズマにより処理を行う制御部と
    を有する基板処理装置。
JP2009063802A 2008-04-07 2009-03-17 半導体装置の製造方法及び基板処理装置 Pending JP2010171359A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009063802A JP2010171359A (ja) 2008-04-07 2009-03-17 半導体装置の製造方法及び基板処理装置
US12/382,983 US20090253272A1 (en) 2008-04-07 2009-03-27 Method for manufacturing semiconductor device and substrate processing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008099351 2008-04-07
JP2008325576 2008-12-22
JP2009063802A JP2010171359A (ja) 2008-04-07 2009-03-17 半導体装置の製造方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2010171359A true JP2010171359A (ja) 2010-08-05

Family

ID=41133661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009063802A Pending JP2010171359A (ja) 2008-04-07 2009-03-17 半導体装置の製造方法及び基板処理装置

Country Status (2)

Country Link
US (1) US20090253272A1 (ja)
JP (1) JP2010171359A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5869899B2 (ja) * 2011-04-01 2016-02-24 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー
CN107424947A (zh) * 2017-08-16 2017-12-01 君泰创新（北京）科技有限公司 薄膜电池工艺设备的温度测试方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
AU2003246154A1 (en) * 2002-08-30 2004-03-29 Fujitsu Amd Semiconductor Limited Semiconductor device and its manufacturing method
KR100800639B1 (ko) * 2003-02-06 2008-02-01 동경 엘렉트론 주식회사 플라즈마 처리 방법, 반도체 기판 및 플라즈마 처리 장치

Also Published As

Publication number Publication date
US20090253272A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
US11384431B2 (en) Substrate processing apparatus
KR102073533B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP5933394B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN101802986B (zh) 等离子体处理方法和等离子体处理装置
KR101080116B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
JP2013084918A (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2010232240A (ja) 半導体装置の製造方法、及び半導体製造装置
CN101834133B (zh) 氧化膜的氮化处理方法和等离子体处理装置
KR101464867B1 (ko) 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
KR102085199B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP2012114267A (ja) 半導体装置の製造方法及び基板処理装置
KR20090089818A (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템
JP2010171359A (ja) 半導体装置の製造方法及び基板処理装置
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2008060412A (ja) 半導体デバイスの製造方法
JP2011023730A (ja) 半導体デバイスの製造方法及び基板処理装置
JP5134223B2 (ja) 半導体装置の製造方法及び基板処理装置
TWI749506B (zh) 基板處理裝置，半導體裝置的製造方法及程式
JP4745247B2 (ja) 半導体装置の製造方法
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2011165743A (ja) 半導体装置の製造方法
JP2008311460A (ja) 半導体装置の製造方法
KR20090106990A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101245423B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2011142238A (ja) 半導体装置の製造方法