JP2010170641A - 半導体記憶回路装置、読出制御方法 - Google Patents
半導体記憶回路装置、読出制御方法 Download PDFInfo
- Publication number
- JP2010170641A JP2010170641A JP2009014755A JP2009014755A JP2010170641A JP 2010170641 A JP2010170641 A JP 2010170641A JP 2009014755 A JP2009014755 A JP 2009014755A JP 2009014755 A JP2009014755 A JP 2009014755A JP 2010170641 A JP2010170641 A JP 2010170641A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- bit
- line
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
【課題】消費電力の低減、回路規模の縮小を図りつつ、読み出しスピードを向上させることを課題とする。
【解決手段】半導体回路記憶装置は、一つのＰ型トランジスタにビットラインを接続するダイナミックな構成のリード回路を有する。そして、ビットラインに接続されたＰ型トランジスタと、電源ソースとの間に直列に接続されるとともに、リードカラムセレクション信号に接続されたＰ型トランジスタをリード回路内に有する。さらに、リード回路内に、リードカラムセレクション信号に接続されたＮ型トランジスタを有する。
【選択図】 図１
【解決手段】半導体回路記憶装置は、一つのＰ型トランジスタにビットラインを接続するダイナミックな構成のリード回路を有する。そして、ビットラインに接続されたＰ型トランジスタと、電源ソースとの間に直列に接続されるとともに、リードカラムセレクション信号に接続されたＰ型トランジスタをリード回路内に有する。さらに、リード回路内に、リードカラムセレクション信号に接続されたＮ型トランジスタを有する。
【選択図】 図１
Description
この発明は、半導体記憶回路装置、半導体記憶回路装置の読出制御方法に関する。
従来より、半導体集積回路において、様々なデータを記憶するために、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの半導体記憶回路装置が利用されている（例えば、特許文献１、非特許文献１または２等参照）。
そして、上記の半導体記憶回路装置の構成として、ビット信号線に接続されるトランジスタをP型MOSトランジスタ１個としたダイナミック回路が採用されている。ダイナミック回路を採用することでスタティック回路と比較してビット信号線につながるトランジスタが1個のためビット信号線の負荷容量が小さく、高速読み出しが可能である。また、ダイナミック回路は、少ないトランジスタ数で回路を構成することができるため、回路面積を小さくできるという特徴を有している。
Kevin Zhang, Ken Hose, Vivek De, and Borys Senyk "The Scaling of Data Sensing Schemes for High Speed Cache Design in Sub-0.18pm Technologies"2000 Symposium on VLSl Circuits Digest of Technical Papers, pp226-227.
J. Davis, D. Plass, P. Bunce, Y. Chan1, A. Pelella, R. Joshi, A. Chen, W. Huott, T. Knips, P. Patel, K. Lo, E. Fluhr "A 5.6GHz 64kB Dual-Read Data Cache for the POWER6TM Processor"2006 IEEE International Solid-State Circuits Conference．
ところで、上記した従来の半導体記憶回路装置は、図６の（１）に示すように、ローカルビットラインにカラム選択回路を組み込むことで、ローカルビットラインのディスチャージスピードが遅くなり、結果として、読み出しスピードが落ちる場合がある。
また、図６の（１）、（２）や図７に示すように、ローカルビットラインの先にインバータやＮＡＮＤなど、トランジスタ数が２個以上で構成されたローカルのリード回路を付加することで、ローカルビットラインのディスチャージスピードが遅くなる。したがって、結果として、読み出しスピードが落ちる場合がある。
また、図７や図８に示すように、ローカルのリード回路（ローカル部）でカラム選択せずにグローバル読み出しの際にカラム選択する場合には、全カラム分のグローバルビットラインの充放電が行われる可能性があるので消費電力が増大する。
また、図８では、ローカルビットラインの先をＰ型トランジスタ１個（図８の（Ａ）参照）に接続したプリディスチャージのダイナミック回路で、読み出しスピードの高速化を図っている。しかしながら、上記の通り、カラム選択をローカル部で行っていないため消費電力の増大が問題である。例えば、図８に示す回路に、カラム選択回路を追加すると、トランジスタ数も必然的に増加する。また、ローカル部への入力信号として、プリディスチャージ信号とカラム選択信号の双方が必要となり、配線エリアの確保も必要となる。このようなことから、図８に示す回路にカラム選択回路を組み込むと、回路規模が増大してしまう。なお、図６〜図８は、従来技術を説明するための図である。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、消費電力の低減、回路規模の縮小を図りつつ、読み出しスピードを向上させることが可能な半導体記憶回路装置および読出制御方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、開示の装置は、第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第１の複数の記憶回路と、第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号線が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号線をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記グローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタとを有し、前記チャージされたグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する読み出し制御回路とを有する。
開示の装置によれば、半導体記憶回路装置において、消費電力の低減、回路規模の縮小を図りつつ、読み出しスピードを向上させることができる。
以下に、半導体記憶回路装置および読出制御方法の一実施形態について詳細に説明する。
実施例１に係る半導体回路記憶装置は、一つのＰ型トランジスタにビットラインを接続するダイナミックな構成のリード回路を有する。そして、実施例１に係る半導体回路記憶装置の骨子は、次の二つの点にある。すなわち、ビットラインに接続されたＰ型トランジスタと、電源ソースとの間に直列に接続されるとともに、リードカラムセレクション信号に接続されたＰ型トランジスタをリード回路内に有する点が一つ目である。さらに、リード回路内に、リードカラムセレクション信号に接続されたＮ型トランジスタを有する点が二つ目である。以下に、実施例１に係る半導体回路記憶装置について具体的に説明する。
図１は、実施例１に係る半導体記憶回路装置の回路構成例を示す図である。図２は、実施例１に係る半導体記憶回路装置を説明するための図である。実施例１に係る半導体記憶回路装置は、図１に示すような回路構成を有する。なお、以下では、図２を用いて、実施例１に係る半導体記憶回路装置を説明する。
図２に示すように、実施例１に係る半導体記憶回路装置は、各ローカルビットライン７０とワードライン２０に接続されるとともに、情報をそれぞれ保持する複数のビットセル１０を有する。
さらに、半導体記憶回路装置は、ローカルビットラインプリチャージ信号線４０と各ローカルビットライン７０に接続され、ローカルビットラインプリチャージ信号線４０からの入力に基づいて、各ローカルビットライン７０のプリチャージを行うプリチャージ回路３０を有する。
また、半導体記憶回路装置は、以下に説明するようなリード回路２００を有する。すなわち、リード回路２００は、ソース端子に電源電位が接続されるとともに、ゲート端子にリードカラムセレクション信号線９０が接続されるＰ型トランジスタ「Ｐ２」を有する。
さらに、リード回路２００は、ソース端子にＰ型トランジスタ「Ｐ２」のドレイン端子が接続され、ゲート端子にローカルビットラインの一方が接続されるとともに、ドレイン端子にセンスアウト信号線８０が接続され、リードカラムセレクション信号線９０からの入力とローカルビットライン７０の電位に基づいて、センスアウト信号線８０をチャージするＰ型トランジスタ「Ｐ１」を有する。さらに、リード回路２００は、ドレイン端子にセンスアウト信号線８０が接続され、ゲート端子にリードカラムセレクション信号線９０が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージするＮ型トランジスタ「Ｎ１」を有する。さらに、リード回路２００は、ドレイン端子にグローバルビットラインが接続され、ゲート端子にセンスアウト信号線８０が接続されるとともに、ソース端子が接地されるＮ型トランジスタ「Ｎ２」を有する。
そして、リード回路２００において、チャージされたセンスアウト信号線８０からの入力に基づいて、Ｎ型トランジスタ「Ｎ２」が導通することにより、各ローカルビットラインを有するカラムが選択され（リードカラムセレクション信号線９０の信号が「Ｌｏ」となることでカラム選択された状態となる）、複数のビットセル１０のうち、ワードライン２０が駆動されるビットセル１０が保持する情報が、グローバルビットライン１１０から読み出される。
また、実施例１に係る半導体記憶回路装置は、図２に示すように、ライトカラムセレクション信号線３１０とライトデータ入力信号線３２０が接続されたライト回路３００を有する。そして、ライトカラムセレクション信号線３１０からの入力に基づいて、各ローカルビットラインを有するカラムが選択され、複数のビットセル１０のうち、ワードライン２０が駆動されるビットセル１０に対して、ライトデータ入力信号線３２０からの情報が書き込まれる。
なお、ビットセル１０は、特許請求の範囲に記載の「ビットセル」ともいう。ワードライン２０は、特許請求の範囲に記載の「ワード信号線」ともいう。また、プリチャージ回路３０は、特許請求の範囲に記載の「第１のプリチャージ制御回路」ともいう。また、ローカルビットラインプリチャージ信号線４０は、特許請求の範囲に記載の「第１のプリチャージ制御信号線」ともいう。また、ローカルビットライン７０は、特許請求の範囲に記載の「第１のビット信号線」および「第２のビット信号線」ともいう。また、センスアウト信号線８０は、特許請求の範囲に記載の「グローバルビット線ドライバ制御信号線」ともいう。また、リードカラムセレクション信号線９０は、特許請求の範囲に記載の「カラム選択信号線」ともいう。また、グローバルビットラインプリチャージ信号線１００は、特許請求の範囲に記載の「第３のプリチャージ制御信号線」ともいう。また、グローバルビットライン１１０は、特許請求の範囲に記載の「第３のビット信号線」ともいう。
なお、Ｐ型トランジスタ「Ｐ１」は、特許請求の範囲に記載の「第２のトランジスタ」ともいう。また、Ｐ型トランジスタ「Ｐ２」は、特許請求の範囲に記載の「第１のトランジスタ」ともいう。また、Ｎ型トランジスタ「Ｎ１」は、特許請求の範囲に記載の「第３のトランジスタ」ともいう。また、Ｎ型トランジスタ「Ｎ２」は、特許請求の範囲に記載の「第４のトランジスタ」ともいう。
なお、ライト回路３００は、特許請求の範囲に記載の「書込み制御回路」ともいう。また、ライトカラムセレクション信号線３１０は、特許請求の範囲に記載の「書き込みカラム選択信号線」ともいう。また、ライトデータ入力信号線３２０は、特許請求の範囲に記載の「書き込みデータ入力信号線」ともいう。
以下に、図３を用いて、リード回路２００におけるビットセルの選択方法について説明する。図３は、実施例１に係る半導体記憶回路装置を説明するための図である。上記に示した図１および図２では、簡単のため、直列に接続された一列のビットセル１０が半導体記憶回路装置内にスタックされている場合を示した。通常は、図３に示すように、アレイ上に配置された複数のビットセルが半導体記憶回路装置内にスタックされている。
そして、例えば、ホスト（図示せず）からリード要求があると、リード回路２００において、リード要求されたデータを保持するビットセル１０が選択される。具体的には、図３に示すように、ワードライン２０が駆動されることにより、リード要求されたデータを保持するビットセル１０の接続されている行が選択されるとともに、リードカラムセレクション信号線９０からの入力により、リード要求されたデータを保持するビットセルの接続されている列（カラム）が選択される。
続いて、図４を参照しつつ、リード回路２００における読み出し動作手順を説明する。図４は、実施例１に係る各信号の波形図である。なお、同図に示す破線矢印は、各信号のＨｉ／Ｌｏの切り替わりのトリガとなる信号を示す。リード要求があると、ローカルビットラインプリチャージ信号線からの入力に基づいて、ローカルビットライン７０がプリチャージされる（図４（１）参照）。続いて、グローバルビットラインプリチャージ信号線１００からの入力に基づいて、グローバルビットライン１１０がプリチャージされる（同図（２）参照）。
また、図４に示すように、ローカルビットライン７０およびグローバルビットライン１１０のプリチャージ中は、リードカラムセレクション信号線９０からの入力が「Ｈｉ」となっている（同図（３）参照）。よって、リードカラムセレクション信号線９０に接続されたＮ型トランジスタ「Ｎ１」がＯＮされ、センスアウト信号線８０がプリディスチャージされて、センスアウト信号線８０が「Ｌｏ」になる（同図（４）参照）。
そして、ワードライン２０が「Ｈｉ」になり（図４の（５）参照）、リードカラムセレクション信号線９０からの入力が「Ｌｏ」の時には（同図（６）参照）、Ｎ型トランジスタ「Ｎ１」は「ＯＦＦ」される。なお、リードカラムセレクション信号線９０からの入力が「Ｌｏ」になったことで、既に、カラム選択された状態にある。その一方で、リードカラムセレクション信号線９０からの入力が「Ｌｏ」の時には（同図（６）参照）、Ｐ型トランジスタ「Ｐ２」がＯＮされ、一方、ワードライン２０が「Ｈｉ」になることでローカルビットライン７０がディスチャージ（ローカルビットライン７０に係わるビットセルの内部ノードがＬｏの場合ローカルビットライン７０はディスチャージされ、Ｈｉの場合はディスチャージされない）され（同図の（７）参照）、Ｐ型トランジスタ「Ｐ１」がＯＮされる。「Ｐ１」、「Ｐ２」の両方がＯＮすることで電源電位から電荷がチャージされ、センスアウト信号線８０がチャージされる（同図（８）参照）。
そして、「Ｈｉ」になったセンスアウト信号線８０によって、Ｎ型トランジスタ「Ｎ２」がＯＮされ、グローバルビットライン１１０をディスチャージし、「Ｌｏ」にする。グローバルビットライン１１０がディスチャージされた後、ビットセル１０からのリード結果として、Ｉ／Ｏ回路４００に「Ｌｏ」を出力する。
リード回路２００における読み出し動作について、概念的に整理する。（１）：ワードラインで駆動される行が一斉に読み出しをおこなう。（２）：そのうちリードカラムセレクション信号で必要なカラム(列)だけを選択する(この時点でカラム選択はされている)。（３）：その結果、センスアウトがチャージされる。（４）：（３）でチャージされることによってＮ２がＯＮになり、結果としてワードラインとリードカラムセレクション信号によって選択された記憶保持回路のデータを読み出す（Ｎ２はローカル部で読み出した結果をグローバル部に伝えるための回路である）。
上述してきたように、実施例１に係る半導体記憶回路装置は、Ｐ型トランジスタ「Ｐ１」にビットラインを接続するダイナミックな構成のリード回路を有するので、ローカルビットライン７０からのディスチャージスピードを向上させることができる。したがって、結果としてリード回路２００の読み出しスピードを向上させることができる。
また、従来の半導体記憶回路装置では、トランジスタの製造性能のバラつき対策として、ローカルビットラインのショート化を実行しているが、ビットラインの分割数増によりビットライン方向のレイアウトサイズが増大し、グローバルビットラインの充放電される電荷量が増える結果、消費電力が大きくなっていた。これに対し、実施例１に係る半導体記憶回路装置は、ローカルビットライン７０に接続されたＰ型トランジスタ「Ｐ１」と、電源電位との間に直列に接続されるとともに、リードカラムセレクション信号に接続されたＰ型トランジスタ「Ｐ２」をリード回路内に有する。そして、このＰ型トランジスタ「Ｐ２」によりビットセルのカラム選択を実現するので、充放電されるグローバルビットラインを削減でき、結果として、消費電力を大幅に低減できる。
また、リード回路２００内に、センスアウト信号線８０のプリディスチャージするためのＮ型トランジスタ「Ｎ１」をリードカラムセレクション信号に接続することで、カラム選択とセンスアウト信号線８０のプリディスチャージを一本の信号線で実現する。このようなことから、回路規模の縮小を図ることができる。
以下、半導体記憶回路装置および書込／読出制御方法の他の実施形態について説明する。
（１）実施例１に係る半導体記憶装置回路の適用例
例えば、図５に示すように、マルチポート読み出しが可能な半導体記憶回路装置に、上述してきた実施例１に係る半導体記憶回路装置を適用することができる。図５は、実施例２に係る半導体記憶回路装置の構成例を示す図である。
例えば、図５に示すように、マルチポート読み出しが可能な半導体記憶回路装置に、上述してきた実施例１に係る半導体記憶回路装置を適用することができる。図５は、実施例２に係る半導体記憶回路装置の構成例を示す図である。
（２）回路構成等
また、図１に示した半導体記憶回路装置の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、図１に示した半導体記憶回路装置の分散・統合の具体的形態は図示のものに限られず、目的を達成するために必要な範囲で、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
また、図１に示した半導体記憶回路装置の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、図１に示した半導体記憶回路装置の分散・統合の具体的形態は図示のものに限られず、目的を達成するために必要な範囲で、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
（３）読出制御方法
上記の実施例１で説明した半導体記憶回路装置により、以下のような読出制御方法が実現される。
上記の実施例１で説明した半導体記憶回路装置により、以下のような読出制御方法が実現される。
すなわち、プリチャージされたセンスアウト信号線８０からの入力に基づいて、Ｎ型トランジスタ「Ｎ２」を導通させ、各ローカルビットラインを有するカラムを選択し、複数のビットセル１０のうち、ワードライン２０が駆動されるビットセル１０が保持する情報を、グローバルビットライン１１０に出力する読み出し制御を実行する読み出し制御ステップを含んだ半導体記憶回路装置の読出制御方法が実現される。
以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第１の複数の記憶回路と、
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号線が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号線をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記グローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタとを有し、前記チャージされたグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する読み出し制御回路と
を有することを特徴とする半導体記憶回路装置。
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号線が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号線をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記グローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタとを有し、前記チャージされたグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する読み出し制御回路と
を有することを特徴とする半導体記憶回路装置。
（付記２）前記半導体記憶回路装置はさらに、
第４のビット信号線と第５のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第２の複数の記憶回路と、
第２のプリチャージ制御信号線と前記第４のビット信号線と前記第５のビット信号線が接続され、前記第２のプリチャージ制御信号線からの入力に基づいて、前記第４のビット信号線と前記第５のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第４のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第４のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号をチャージする第５のトランジスタと
を有することを特徴とする付記１に記載の半導体記憶回路装置。
第４のビット信号線と第５のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第２の複数の記憶回路と、
第２のプリチャージ制御信号線と前記第４のビット信号線と前記第５のビット信号線が接続され、前記第２のプリチャージ制御信号線からの入力に基づいて、前記第４のビット信号線と前記第５のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第４のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第４のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号をチャージする第５のトランジスタと
を有することを特徴とする付記１に記載の半導体記憶回路装置。
（付記３）前記半導体記憶回路装置はさらに、
ソース端子が電源電位に接続され、ゲート端子が第３のプリチャージ制御信号線に接続されるとともに、ソース端子が前記第３のビット信号線に接続される第６のトランジスタを有し、前記第３のプリチャージ制御信号線からの入力に基づいて、前記第３のビット信号線をプリチャージすることを特徴とする付記１または２に記載の半導体記憶回路装置。
ソース端子が電源電位に接続され、ゲート端子が第３のプリチャージ制御信号線に接続されるとともに、ソース端子が前記第３のビット信号線に接続される第６のトランジスタを有し、前記第３のプリチャージ制御信号線からの入力に基づいて、前記第３のビット信号線をプリチャージすることを特徴とする付記１または２に記載の半導体記憶回路装置。
（付記４）前記半導体記憶回路装置はさらに、
書き込みカラム選択信号線と書き込みデータ入力信号線が接続された書き込み制御回路を有し、前記書き込みカラム選択信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路に対して、前記書き込みデータ入力信号線からの情報を書き込むことを特徴とする付記１または２に記載の半導体記憶回路装置。
書き込みカラム選択信号線と書き込みデータ入力信号線が接続された書き込み制御回路を有し、前記書き込みカラム選択信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路に対して、前記書き込みデータ入力信号線からの情報を書き込むことを特徴とする付記１または２に記載の半導体記憶回路装置。
（付記５）第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する複数の記憶回路と、
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行うプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子に第１のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第１のグローバルビット線ドライバ制御信号をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地された第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記第１のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタを有し、前記プリチャージされた第１のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する第１の読み出し制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第５のトランジスタと、ソース端子に前記第５のトランジスタのドレイン端子が接続され、ゲート端子に前記第２のビット信号線が接続されるとともに、ドレイン端子に第２のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第２のグローバルビット線ドライバ制御信号をチャージする第６のトランジスタと、ドレイン端子に前記第２のグローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第７のトランジスタと、ドレイン端子に第４のビット信号線が接続され、ゲート端子に前記第２のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第８のトランジスタを有し、前記プリチャージされた第２のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第４のビット信号線に出力する第２の読み出し制御回路と
を有することを特徴とする半導体記憶回路装置。
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行うプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子に第１のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第１のグローバルビット線ドライバ制御信号をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地された第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記第１のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタを有し、前記プリチャージされた第１のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する第１の読み出し制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第５のトランジスタと、ソース端子に前記第５のトランジスタのドレイン端子が接続され、ゲート端子に前記第２のビット信号線が接続されるとともに、ドレイン端子に第２のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第２のグローバルビット線ドライバ制御信号をチャージする第６のトランジスタと、ドレイン端子に前記第２のグローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第７のトランジスタと、ドレイン端子に第４のビット信号線が接続され、ゲート端子に前記第２のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第８のトランジスタを有し、前記プリチャージされた第２のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第４のビット信号線に出力する第２の読み出し制御回路と
を有することを特徴とする半導体記憶回路装置。
（付記６）第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第１の複数の記憶回路と、
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号線が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号線をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記グローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタとを有する読み出し制御回路とを有する半導体記憶回路装置において、
前記チャージされたグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタを導通させることにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する読み出し制御を実行する読み出し制御ステップを含んだことを特徴とする半導体記憶回路装置の読出制御方法。
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号線が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号線をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記グローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタとを有する読み出し制御回路とを有する半導体記憶回路装置において、
前記チャージされたグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタを導通させることにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する読み出し制御を実行する読み出し制御ステップを含んだことを特徴とする半導体記憶回路装置の読出制御方法。
（付記７）第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第１の複数の記憶回路と、
書き込みカラム選択信号線と書き込みデータ入力信号線が接続された書き込み制御回路とを有する半導体記憶回路装置において、
前記書き込みカラム選択信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記複数の記憶回路のうちワード線が駆動される記憶回路に対して、前記書き込みデータ入力信号線からの情報を書き込む書き込み制御を実行する書き込み制御ステップを含んだことを特徴とする半導体記憶回路装置の書込制御方法。
書き込みカラム選択信号線と書き込みデータ入力信号線が接続された書き込み制御回路とを有する半導体記憶回路装置において、
前記書き込みカラム選択信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記複数の記憶回路のうちワード線が駆動される記憶回路に対して、前記書き込みデータ入力信号線からの情報を書き込む書き込み制御を実行する書き込み制御ステップを含んだことを特徴とする半導体記憶回路装置の書込制御方法。
（付記８）第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する複数の記憶回路と、
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行うプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子に第１のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第１のグローバルビット線ドライバ制御信号をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地された第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記第１のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタを有し、前記チャージされた第１のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する第１の読み出し制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第５のトランジスタと、ソース端子に前記第５のトランジスタのドレイン端子が接続され、ゲート端子に前記第２のビット信号線が接続されるとともに、ドレイン端子に第２のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第２のグローバルビット線ドライバ制御信号をチャージする第６のトランジスタと、ドレイン端子に前記第２のグローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地された第７のトランジスタと、ドレイン端子に第４のビット信号線が接続され、ゲート端子に前記第２のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第８のトランジスタを有し、前記チャージされた第２のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第４のビット信号線に出力する第２の読み出し制御回路とを有する半導体記憶回路装置において、
前記チャージされた前記第１のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタを導通させることにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線から読み出す読み出し制御を実行し、前記プリチャージされた前記第２のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第８のトランジスタを導通させることにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第４のビット信号線に出力する読み出し制御を実行する読み出し制御ステップを含んだことを特徴とする半導体記憶回路装置の読出制御方法。
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行うプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子に第１のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第１のグローバルビット線ドライバ制御信号をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地された第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記第１のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタを有し、前記チャージされた第１のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する第１の読み出し制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第５のトランジスタと、ソース端子に前記第５のトランジスタのドレイン端子が接続され、ゲート端子に前記第２のビット信号線が接続されるとともに、ドレイン端子に第２のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第２のグローバルビット線ドライバ制御信号をチャージする第６のトランジスタと、ドレイン端子に前記第２のグローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地された第７のトランジスタと、ドレイン端子に第４のビット信号線が接続され、ゲート端子に前記第２のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第８のトランジスタを有し、前記チャージされた第２のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第４のビット信号線に出力する第２の読み出し制御回路とを有する半導体記憶回路装置において、
前記チャージされた前記第１のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタを導通させることにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線から読み出す読み出し制御を実行し、前記プリチャージされた前記第２のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第８のトランジスタを導通させることにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第４のビット信号線に出力する読み出し制御を実行する読み出し制御ステップを含んだことを特徴とする半導体記憶回路装置の読出制御方法。
１０ ビットセル
２０ ワードライン
３０ プリチャージ回路
４０ ローカルビットラインプリチャージ信号線
５０ ライト回路
７０ ローカルビットライン
８０ センスアウト信号線
９０ リードカラムセレクション信号線
１００ グローバルビットラインプリチャージ信号線
１１０ グローバルビットライン
２００ リード回路
３００ ライト回路
３１０ ライトカラムセレクション信号線
３２０ ライトデータ入力信号線
４００Ｉ／Ｏ回路
２０ ワードライン
３０ プリチャージ回路
４０ ローカルビットラインプリチャージ信号線
５０ ライト回路
７０ ローカルビットライン
８０ センスアウト信号線
９０ リードカラムセレクション信号線
１００ グローバルビットラインプリチャージ信号線
１１０ グローバルビットライン
２００ リード回路
３００ ライト回路
３１０ ライトカラムセレクション信号線
３２０ ライトデータ入力信号線
４００Ｉ／Ｏ回路
Claims (6)
- 第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第１の複数の記憶回路と、
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号線が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号線をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記グローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタとを有し、前記チャージされたグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する読み出し制御回路と
を有することを特徴とする半導体記憶回路装置。 - 前記半導体記憶回路装置はさらに、
第４のビット信号線と第５のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第２の複数の記憶回路と、
第２のプリチャージ制御信号線と前記第４のビット信号線と前記第５のビット信号線が接続され、前記第２のプリチャージ制御信号線からの入力に基づいて、前記第４のビット信号線と前記第５のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第４のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第４のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号をチャージする第５のトランジスタと
を有することを特徴とする請求項１に記載の半導体記憶回路装置。 - 前記半導体記憶回路装置はさらに、
ソース端子が電源電位に接続され、ゲート端子が第３のプリチャージ制御信号線に接続されるとともに、ソース端子が前記第３のビット信号線に接続される第６のトランジスタを有し、前記第３のプリチャージ制御信号線からの入力に基づいて、前記第３のビット信号線をプリチャージすることを特徴とする請求項１又は２に記載の半導体記憶回路装置。 - 前記半導体記憶回路装置はさらに、
書き込みカラム選択信号線と書き込みデータ入力信号線が接続された書き込み制御回路を有し、前記書き込みカラム選択信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路に対して、前記書き込みデータ入力信号線からの情報を書き込むことを特徴とする請求項１又は２に記載の半導体記憶回路装置。 - 第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する複数の記憶回路と、
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行うプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子に第１のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第１のグローバルビット線ドライバ制御信号をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地された第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記第１のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタを有し、前記プリチャージされた第１のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する第１の読み出し制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第５のトランジスタと、ソース端子に前記第５のトランジスタのドレイン端子が接続され、ゲート端子に前記第２のビット信号線が接続されるとともに、ドレイン端子に第２のグローバルビット線ドライバ制御信号が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記第２のグローバルビット線ドライバ制御信号をチャージする第６のトランジスタと、ドレイン端子に前記第２のグローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第７のトランジスタと、ドレイン端子に第４のビット信号線が接続され、ゲート端子に前記第２のグローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第８のトランジスタを有し、前記プリチャージされた第２のグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタが導通することにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムが選択され、前記複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第４のビット信号線に出力する第２の読み出し制御回路と
を有することを特徴とする半導体記憶回路装置。 - 第１のビット信号線と第２のビット信号線とワード信号線にそれぞれ接続されるとともに、情報をそれぞれ保持する第１の複数の記憶回路と、
第１のプリチャージ制御信号線と前記第１のビット信号線と前記第２のビット信号線が接続され、前記第１のプリチャージ制御信号線からの入力に基づいて、前記第１のビット信号線と前記第２のビット信号線のプリチャージを行う第１のプリチャージ制御回路と、
ソース端子に電源電位が接続されるとともに、ゲート端子に読み出しカラム選択信号線が接続される第１のトランジスタと、ソース端子に前記第１のトランジスタのドレイン端子が接続され、ゲート端子に前記第１のビット信号線が接続されるとともに、ドレイン端子にグローバルビット線ドライバ制御信号線が接続され、前記読み出しカラム選択信号線からの入力と前記第１のビット信号線の電位に基づいて、前記グローバルビット線ドライバ制御信号線をチャージする第２のトランジスタと、ドレイン端子に前記グローバルビット線ドライバ制御信号線が接続され、ゲート端子に前記読み出しカラム選択信号線が接続されるとともに、ソース端子が接地され、カラム選択信号に基づいてグローバルビット線ドライバ制御信号線をプリディスチャージする第３のトランジスタと、ドレイン端子に第３のビット信号線が接続され、ゲート端子に前記グローバルビット線ドライバ制御信号線が接続されるとともに、ソース端子が接地される第４のトランジスタとを有する読み出し制御回路とを有する半導体記憶回路装置において、
前記チャージされたグローバルビット線ドライバ制御信号線からの入力に基づいて、前記第４のトランジスタを導通させることにより、前記第１のビット信号線と前記第２のビット信号線を有するカラムの選択を行い、前記第１の複数の記憶回路のうちワード線が駆動される記憶回路が保持する情報を、前記第３のビット信号線に出力する読み出し制御を実行する読み出し制御ステップを含んだことを特徴とする半導体記憶回路装置の読出制御方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009014755A JP2010170641A (ja) | 2009-01-26 | 2009-01-26 | 半導体記憶回路装置、読出制御方法 |
| US12/685,854 US8335120B2 (en) | 2009-01-26 | 2010-01-12 | Semiconductor memory circuit and control method for reading data |
| KR1020100004229A KR101054322B1 (ko) | 2009-01-26 | 2010-01-18 | 반도체 기억 회로 장치, 판독 제어 방법 |
| EP10151066A EP2211352B1 (en) | 2009-01-26 | 2010-01-19 | Semiconductor memory circuit and control method for reading data |
| CN2010100042805A CN101789261B (zh) | 2009-01-26 | 2010-01-20 | 半导体存储器电路以及用于读取数据的控制方法 |
| US13/625,461 US20130077424A1 (en) | 2009-01-26 | 2012-09-24 | Semiconductor memory circuit and control method for reading data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009014755A JP2010170641A (ja) | 2009-01-26 | 2009-01-26 | 半導体記憶回路装置、読出制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010170641A true JP2010170641A (ja) | 2010-08-05 |
Family
ID=42194821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009014755A Pending JP2010170641A (ja) | 2009-01-26 | 2009-01-26 | 半導体記憶回路装置、読出制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8335120B2 (ja) |
| EP (1) | EP2211352B1 (ja) |
| JP (1) | JP2010170641A (ja) |
| KR (1) | KR101054322B1 (ja) |
| CN (1) | CN101789261B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012124063A1 (ja) * | 2011-03-15 | 2012-09-20 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の制御方法 |
| WO2013099014A1 (ja) * | 2011-12-28 | 2013-07-04 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の制御方法 |
| US10546630B2 (en) | 2018-03-19 | 2020-01-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device and control method of semiconductor memory device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8488396B2 (en) * | 2010-02-04 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual rail static random access memory |
| JP5760829B2 (ja) * | 2011-08-09 | 2015-08-12 | 富士通セミコンダクター株式会社 | スタティックｒａｍ |
| US8570791B2 (en) * | 2011-10-05 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Circuit and method of word line suppression |
| US9153302B2 (en) * | 2012-01-31 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory and method of operating the same |
| US20140092672A1 (en) * | 2012-09-28 | 2014-04-03 | International Business Machines Corporation | Power management domino sram bit line discharge circuit |
| US9007857B2 (en) * | 2012-10-18 | 2015-04-14 | International Business Machines Corporation | SRAM global precharge, discharge, and sense |
| CN104978999A (zh) * | 2014-04-03 | 2015-10-14 | 晶宏半导体股份有限公司 | 具有预充电的位线多工器 |
| US9208859B1 (en) * | 2014-08-22 | 2015-12-08 | Globalfoundries Inc. | Low power static random access memory (SRAM) read data path |
| CN105957552B (zh) * | 2016-04-21 | 2018-12-14 | 华为技术有限公司 | 存储器 |
| KR102884240B1 (ko) | 2020-05-12 | 2025-11-10 | 제너직 에이비 | 메모리용 프리차지 회로 |
| US20240412766A1 (en) * | 2023-06-08 | 2024-12-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pre-Charger Circuit of Memory Device and Methods For Operating The Same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100188A (ja) * | 2000-09-25 | 2002-04-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2003223788A (ja) * | 2002-01-29 | 2003-08-08 | Hitachi Ltd | 半導体集積回路装置 |
| JP2005025859A (ja) * | 2003-07-02 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| WO2005041203A1 (ja) * | 2003-10-27 | 2005-05-06 | Nec Corporation | 半導体記憶装置 |
| JP2008176910A (ja) * | 2006-12-21 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356795B1 (ko) * | 1999-12-23 | 2002-10-19 | 주식회사 하이닉스반도체 | 라이트 드라이버 회로를 가지는 에스램 |
| KR100380347B1 (ko) * | 2000-11-21 | 2003-04-11 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 리드 방법 |
| JP2004079099A (ja) * | 2002-08-20 | 2004-03-11 | Fujitsu Ltd | 半導体メモリ |
| KR100583959B1 (ko) * | 2004-01-07 | 2006-05-26 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법 |
| KR100555568B1 (ko) * | 2004-08-03 | 2006-03-03 | 삼성전자주식회사 | 온/오프 제어가 가능한 로컬 센스 증폭 회로를 구비하는반도체 메모리 장치 |
| JP4912016B2 (ja) * | 2005-05-23 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP2006331568A (ja) | 2005-05-27 | 2006-12-07 | Nec Electronics Corp | 外部クロック同期半導体記憶装置及びその制御方法 |
| US7499312B2 (en) * | 2007-01-05 | 2009-03-03 | International Business Machines Corporation | Fast, stable, SRAM cell using seven devices and hierarchical bit/sense line |
| JP5298644B2 (ja) * | 2008-05-30 | 2013-09-25 | 富士通株式会社 | 記憶回路および制御方法 |
-
2009
- 2009-01-26 JP JP2009014755A patent/JP2010170641A/ja active Pending
-
2010
- 2010-01-12 US US12/685,854 patent/US8335120B2/en not_active Expired - Fee Related
- 2010-01-18 KR KR1020100004229A patent/KR101054322B1/ko not_active Expired - Fee Related
- 2010-01-19 EP EP10151066A patent/EP2211352B1/en not_active Not-in-force
- 2010-01-20 CN CN2010100042805A patent/CN101789261B/zh not_active Expired - Fee Related
-
2012
- 2012-09-24 US US13/625,461 patent/US20130077424A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100188A (ja) * | 2000-09-25 | 2002-04-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2003223788A (ja) * | 2002-01-29 | 2003-08-08 | Hitachi Ltd | 半導体集積回路装置 |
| JP2005025859A (ja) * | 2003-07-02 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| WO2005041203A1 (ja) * | 2003-10-27 | 2005-05-06 | Nec Corporation | 半導体記憶装置 |
| JP2008176910A (ja) * | 2006-12-21 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012124063A1 (ja) * | 2011-03-15 | 2012-09-20 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の制御方法 |
| JPWO2012124063A1 (ja) * | 2011-03-15 | 2014-07-17 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の制御方法 |
| WO2013099014A1 (ja) * | 2011-12-28 | 2013-07-04 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の制御方法 |
| US10546630B2 (en) | 2018-03-19 | 2020-01-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device and control method of semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US8335120B2 (en) | 2012-12-18 |
| EP2211352A3 (en) | 2010-12-15 |
| EP2211352A2 (en) | 2010-07-28 |
| CN101789261A (zh) | 2010-07-28 |
| KR101054322B1 (ko) | 2011-08-05 |
| US20100188912A1 (en) | 2010-07-29 |
| KR20100087250A (ko) | 2010-08-04 |
| CN101789261B (zh) | 2013-03-27 |
| EP2211352B1 (en) | 2012-06-20 |
| US20130077424A1 (en) | 2013-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010170641A (ja) | 半導体記憶回路装置、読出制御方法 | |
| JP5328386B2 (ja) | 半導体集積回路装置およびその動作方法 | |
| JP2836596B2 (ja) | 連想メモリ | |
| JP5380332B2 (ja) | 半導体装置及びデータプロセッサ | |
| US8477547B2 (en) | Semiconductor memory device and method of operating the same | |
| US6515887B2 (en) | Semiconductor memory device | |
| US9536582B2 (en) | Enable/disable of memory chunks during memory access | |
| KR101116069B1 (ko) | 칩, 데이터 판독 방법 및 컴퓨터 시스템 | |
| JP2013232263A (ja) | 半導体メモリ | |
| US8630135B2 (en) | Semiconductor memory device | |
| CN101727973B (zh) | 半导体存储器装置 | |
| CN100463076C (zh) | 半导体存储装置 | |
| US7605434B2 (en) | Semiconductor memory device to which test data is written | |
| US8134861B2 (en) | Memory access method and semiconductor memory device | |
| US8942049B2 (en) | Channel hot carrier tolerant tracking circuit for signal development on a memory SRAM | |
| US9064555B2 (en) | Secondary bit line equalizer | |
| US10468081B2 (en) | Semiconductor storage device | |
| US6072713A (en) | Data storage circuit using shared bit line and method therefor | |
| US6021064A (en) | Layout for data storage circuit using shared bit line and method therefor | |
| US7095673B2 (en) | Semiconductor memory device capable of operating at high speed | |
| CN120581051B (zh) | Sram芯片、sram芯片控制方法及电子设备 | |
| US20250266074A1 (en) | Memory device and refresh method thereof | |
| US11189342B2 (en) | Memory macro and method of operating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130611 |