[go: up one dir, main page]

JP2010161162A - 微細パターンの形成方法 - Google Patents

微細パターンの形成方法 Download PDF

Info

Publication number
JP2010161162A
JP2010161162A JP2009001745A JP2009001745A JP2010161162A JP 2010161162 A JP2010161162 A JP 2010161162A JP 2009001745 A JP2009001745 A JP 2009001745A JP 2009001745 A JP2009001745 A JP 2009001745A JP 2010161162 A JP2010161162 A JP 2010161162A
Authority
JP
Japan
Prior art keywords
pattern
film
gas
forming
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009001745A
Other languages
English (en)
Inventor
Takashi Sone
隆 曽根
Eiichi Nishimura
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009001745A priority Critical patent/JP2010161162A/ja
Priority to KR1020090103383A priority patent/KR101080861B1/ko
Priority to US12/651,519 priority patent/US8273258B2/en
Priority to TW099100130A priority patent/TWI479565B/zh
Publication of JP2010161162A publication Critical patent/JP2010161162A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ＬＬＥにより微細パターンを形成する際に、工程数を削減することができ、第１パターンと第２パターンのＣＤ値の差を小さくすることができる微細パターンの形成方法を提供する。
【解決手段】第１の形状加工工程と、第２の形状加工工程と、エッチング工程とを有し、第１の形状加工工程は、第１のレジスト膜よりなるパターンを形成する第１のパターン形成ステップＳ１３と、そのパターンをトリミング処理する第１トリミングステップＳ１４と、そのパターンの上にエッチングガスの反応生成物よりなる保護膜を堆積し、第１パターンに加工する保護膜堆積ステップＳ１５とを有し、第２の形状加工工程は、第１パターンと交互に配列し、第２のレジスト膜よりなるパターンを形成する第２のパターン形成ステップＳ１７と、そのパターンをトリミング処理し、第２パターンに加工する第２トリミングステップＳ１８とを有する。
【選択図】図１

Description

本発明は、半導体プロセスに用いられる微細パターンの形成方法に係り、特に露光装置の解像限界以下のパターンの形成において、製造プロセスのコストを増大させることなくパターン寸法を高精度に調整することができる微細パターンの形成方法に関する。
半導体デバイスの高集積化に伴って、製造プロセスに要求される配線や分離幅は、微細化されてきている。一般的に、微細パターンは、フォトリソグラフィ技術を用いてレジストパターンを形成し、レジストパターンをエッチングのマスクに用いて下地の各種薄膜をエッチングすることで形成される。従って、微細パターンを形成するためにはフォトリソグラフィ技術が重要であるが、近時の半導体デバイスの微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。特に、現在主流であるＡｒＦ液浸露光技術の解像限界は、４ｘｎｍ世代で限界に達すると言われているため、更に微細な３ｘｎｍ世代では、ダブルパターニング技術（Double Pattering：ＤＰ）という微細化技術によって達成されようとしており、現在ダブルパターニング技術の開発が盛んに行われている。
このような解像限界以下のパターンを形成する技術は、例えば、特許文献１に記載されている。
特許文献１は、第１の感光膜パターン（以下「第１パターン」という）を形成し、第１パターンをベークした後、第１パターン上に酸化膜を形成する。この後、第１パターン同士の間に第２の感光膜パターン（以下「第２パターン」という）を形成し、第１パターン及び第２パターンをエッチングマスクに用いて下地の薄膜をエッチングして微細パターンを形成する。
特許文献１によれば、２つの露光マスクを利用して微細パターンを形成するので、１つの露光マスクを利用して微細パターンを形成する場合に比較して２倍以上の分解能を得ることができる。このため、解像限界以下の微細パターンを形成することができる。
上記を含め、解像限界以下の微細パターンを形成する形成方法として、ＳＷＴ（サイドウォールトランスファー：Side Wall Transfer）、ＬＥＬＥ（リソグラフィ−エッチング−リソグラフィ−エッチング：Lithography Etching Lithography Etching）、ＬＬＥ（リソグラフィ−リソグラフィ−エッチング：Lithography Lithography Etching）が注目されている。ＬＥＬＥは、１回目の露光（第１パターン）を行った後、１回目のエッチングを行い、２回目の露光（第２パターン）を行った後、２回目のエッチングを行う。ＬＬＥは、１回目の露光（第１パターン）、２回目の露光（第２パターン）を行った後、エッチングを行う。従って、ＬＬＥは、露光とエッチングを交互に２回ずつ行うＬＥＬＥに比べ、エッチングの工程が１回減ることによって製造コストを削減することができる。
このようにＬＬＥによりパターニング方法を行う場合、第１パターンが形成された基板上に第２パターンを形成するために第２のレジスト膜を塗布する際に、第２のレジスト膜に含有される有機溶剤等の溶剤により第１パターンが溶解することを防止するために、第１パターンを保護（レジストフリージング）する必要がある。第１パターンを保護する技術として、第１パターン上に保護膜としてシリコン酸化膜を形成する技術があり、例えば、特許文献２に記載されている。
特許文献２は、解像限界以下の微細パターンを形成する方法は記載していないが、レジストパターン上に酸化膜を形成することで、レジストパターンの薄型化現象を防止でき、形成された微細パターンにストリエーションやウィグリングが生ずることを防止できる技術が記載されている。
特許第２７５７９８３号公報 特開２００４−０８００３３号公報
ところが、ＬＬＥにおいて第１パターンを保護するために第１パターン上にシリコン酸化膜を成膜する場合、次のような問題があった。
シリコン酸化膜の成膜プロセスは、シリコン酸化膜を成膜する成膜装置中で、有機シリコンを含む第１のガスと、活性化された酸素種を含む第２のガスとを基板上に供給して成膜を行うプロセスである。そのため、工程数が増大し、プロセス条件も複雑になるという問題があった。
特に、ＬＬＥによる微細パターンの形成方法の第１パターン及び第２パターンを形成する工程を行う場合、第１パターンのＣＤ値（限界寸法：Critical Dimension）値と、第２パターンのＣＤ値とが同一の寸法になるように制御する必要がある。しかしながら、第１パターン上にはシリコン酸化膜が形成されているが、第１パターンのＣＤ値と第２パターンのＣＤ値とを同一の寸法にすることができないという問題があった。
具体的には、第１パターン上にシリコン酸化膜が形成された場合、第２パターンを形成する際に用いられる有機溶剤及び現像液に対する第１パターンの耐性が悪いため、第２パターンを形成する際に第１パターンの形状が変化してしまい、第１パターンのＣＤ値と第２パターンのＣＤ値とを同一の寸法にすることができないという問題があった。
更に、形成された第１パターン及び第２パターンをエッチングマスクに用い、その下層の被エッチング層をエッチングする場合、エッチングマスク自体に対する被エッチング層のエッチングレート比（選択比）が第１パターンと第２パターンとの間で異なり、第１パターンを転写した被エッチング層のパターンのＣＤ値と、第２パターンを転写した被エッチング層のパターンのＣＤ値とを同一の寸法にすることができないという問題があった。
本発明は上記の点に鑑みてなされたものであり、ＬＬＥプロセスにより微細パターンを形成する際に、工程数を削減することができるとともに、第１パターンのＣＤ値と第２パターンのＣＤ値との差を小さくすることができ、第１パターンを転写した被エッチング層のパターンのＣＤ値と、第２パターンを転写した被エッチング層のパターンのＣＤ値との差を小さくすることができる微細パターンの形成方法を提供することにある。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
第１の発明は、第１の形状加工工程と、第２の形状加工工程と、エッチング工程とを有し、基板上に形成した薄膜の微細加工を行う微細パターンの形成方法であって、前記第１の形状加工工程は、前記薄膜の上に、第１のピッチで配列し、第１のレジスト膜よりなるパターンを形成する第１のパターン形成ステップと、前記第１のレジスト膜よりなるパターンをトリミング処理する第１トリミングステップと、トリミング処理された前記第１のレジスト膜よりなるパターンの上にエッチングガスの反応生成物よりなる保護膜を堆積し、第１パターンに加工する保護膜堆積ステップとを有し、前記第２の形状加工工程は、前記保護膜の上に、前記第１のピッチと略等しい第２のピッチで配列し、かつ、前記第１のピッチの略半分ずらして前記第１パターンと交互に配列し、第２のレジスト膜よりなるパターンを形成する第２のパターン形成ステップと、前記第２のレジスト膜よりなるパターンをトリミング処理し、第２パターンに加工する第２トリミングステップとを有し、前記エッチング工程において、前記第１パターンに加工された前記第１のレジスト膜及び前記第２パターンに加工された前記第２のレジスト膜を用いて、前記薄膜をエッチング処理することを特徴とする。
第２の発明は、第１の発明に係る微細パターンの形成方法において、前記第１のパターン形成ステップにおいて、ハードマスク膜で被覆された前記薄膜の上に第１のレジスト膜よりなるパターンを形成し、前記エッチング工程において、前記第１パターンに加工された前記第１のレジスト膜及び前記第２パターンに加工された前記第２のレジスト膜を用いて、前記ハードマスク膜をエッチング処理し、前記第１パターン及び前記第２パターンよりなる第３パターンに加工された前記ハードマスク膜を用いて、前記薄膜をエッチング処理することを特徴とする。
第３の発明は、第１又は第２の発明に係る微細パターンの形成方法において、前記保護膜堆積ステップにおいて、エッチング装置内でエッチングガスを供給して保護膜を堆積することを特徴とする。
第４の発明は、第３の発明に係る微細パターンの形成方法において、前記第１トリミングステップにおいて、前記エッチング装置内でトリミング処理を行い、前記保護膜堆積ステップにおいて、前記エッチング装置内で引続き保護膜を堆積することを特徴とする。
第５の発明は、第１乃至第４のいずれか一つの発明に係る微細パターンの形成方法において、前記第１パターン形成ステップにおいて、反射防止膜を介して第１のレジスト膜よりなるパターンを形成することを特徴とする。
第６の発明は、第１乃至第５のいずれか一つの発明に係る微細パターンの形成方法において、前記第１トリミングステップのトリミング処理する時間と、前記保護膜堆積ステップの保護膜を堆積する時間とを制御することにより、所定の線幅を有する前記第１のパターンに加工し、前記第２のパターンの線幅が前記所定の線幅と等しくなるように、前記第２トリミングステップのトリミング処理する時間を制御することを特徴とする。
第７の発明は、第１乃至第６のいずれか一つの発明に係る微細パターンの形成方法において、前記薄膜は、ＳｉＮ、ＳｉＯ２、アモルファスシリコン、ポリシリコンのうちの少なくとも一つであることを特徴とする。
第８の発明は、第５の発明に係る微細パターンの形成方法において、前記反射防止膜は、アモルファスカーボン、ポリフェノール、フォトレジストのうちの少なくとも一つであることを特徴とする。
第９の発明は、第１乃至第６のいずれか一つの発明に係る微細パターンの形成方法において、前記エッチングガスは、フルオロカーボンを含むことを特徴とする。
第１０の発明は、第１乃至第６のいずれか一つの発明に係る微細パターンの形成方法において、前記エッチングガスは、ハロゲン含有ガスを含むことを特徴とする。
第１１の発明は、第９の発明に係る微細パターンの形成方法において、前記フルオロカーボンは、ＣＨ３Ｆ、ＣＨＦ３、ＣＦ４のうちの少なくとも一つであることを特徴とする。
第１２の発明は、第１０の発明に係る微細パターンの形成方法において、前記ハロゲン含有ガスは、ＨＢｒ、ＳＦ６のうちの少なくとも一つであることを特徴とする。
第１３の発明は、第１乃至第６のいずれか一つの発明に係る微細パターンの形成方法において、前記第１トリミングステップにおいて、酸素含有ガスプラズマ又はオゾンガスを用いてトリミング処理することを特徴とする。
第１４の発明は、第１３の発明に係る微細パターンの形成方法において、前記酸素含有ガスプラズマは、Ｏ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスのうちの少なくとも一つをプラズマ化したものであることを特徴とする。
本発明によれば、ＬＬＥプロセスにより微細パターンを形成する際に、工程数を削減することができるとともに、第１パターンのＣＤ値と第２パターンのＣＤ値との差を小さくすることができ、第１パターンを転写した被エッチング層のパターンのＣＤ値と、第２パターンを転写した被エッチング層のパターンのＣＤ値との差を小さくすることができる。
本発明の第１の実施の形態に係る微細パターンの形成方法の各工程の手順を説明するためのフローチャートである。 本発明の第１の実施の形態に係る微細パターンの形成方法を説明するための図であり、各工程における微細パターンの構造を模式的に示す断面図（その１）である。 本発明の第１の実施の形態に係る微細パターンの形成方法を説明するための図であり、各工程における微細パターンの構造を模式的に示す断面図（その２）である。 本発明の第１の実施の形態に係る微細パターンの形成方法を説明するための図であり、各工程における微細パターンの構造を模式的に示す断面図（その３）である。 本発明の第１の実施の形態に係る微細パターンの形成方法に使用されるエッチング装置の構成を模式的に示す縦断面図である。 本発明の第１の実施の形態に係る微細パターンの形成方法を説明するための図であり、第１トリミングステップ及び保護膜堆積ステップにおける微細パターンの構造を模式的に示す断面図である。 本発明の第１の実施の形態に係る微細パターンの形成方法を説明するための図であり、保護膜堆積ステップを従来の方法で行う場合の第１トリミングステップ及び保護膜堆積ステップにおける微細パターンの構造を模式的に示す断面図である。 本発明の第１の実施の形態に係る微細パターンの形成方法を説明するための図であり、実施例１で保護膜を堆積した場合の微細パターンの断面形状を、写真と、写真を説明する図とで示す図である。 本発明の第１の実施の形態に係る微細パターンの形成方法を説明するための図であり、実施例１の条件のうち堆積時間を変化させた場合の堆積時間とＣＤ変化量との関係を示すグラフである。 本発明の第２の実施の形態に係る微細パターンの形成方法の各工程の手順を説明するためのフローチャートである。 本発明の第２の実施の形態に係る微細パターンの形成方法を説明するための図であり、各工程における微細パターンの構造を模式的に示す断面図（その１）である。 本発明の第２の実施の形態に係る微細パターンの形成方法を説明するための図であり、各工程における微細パターンの構造を模式的に示す断面図（その２）である。 本発明の第２の実施の形態に係る微細パターンの形成方法を説明するための図であり、各工程における微細パターンの構造を模式的に示す断面図（その３）である。 本発明の第１の実施の形態に係る微細パターンの形成方法を従来と比較して説明するための図である。
次に、本発明を実施するための最良の形態について第１の実施の形態及び第２の実施の形態を例示し、図面と共に説明する。
本発明に係る微細パターンの形成方法においては、微細パターンに加工される膜である薄膜の上層にハードマスク膜が設けられていてもよく、あるいは設けられていなくてもよい。従って、本発明における第１の実施の形態及び第２の実施の形態は、それぞれハードマスク膜が設けられていない場合及びハードマスク膜が設けられている場合に相当する。
（第１の実施の形態）
図１乃至図７を参照し、本発明の第１の実施の形態に係る微細パターンの形成方法及び成膜装置を説明する。
初めに、図１乃至図２Ｃを参照し、本発明の第１の実施の形態に係る微細パターンの形成方法を説明する。
図１は、本実施の形態に係る微細パターンの形成方法の各工程の手順を説明するためのフローチャートである。図２Ａ乃至図２Ｃは、本実施の形態に係る微細パターンの形成方法を説明するための図であり、各工程における微細パターンの構造を模式的に示す断面図である。また、図１の、ステップＳ１１乃至ステップＳ１９の各々の工程が行われた後の微細パターンの構造は、図２Ａ（ａ）乃至図２Ｃ（ｉ）の各々の断面図で示される構造に対応する。
本実施の形態に係る微細パターンの形成方法は、図１に示すように、第１の形状加工工程と、第２の形状加工工程と、エッチング工程とを有し、基板上に形成した薄膜の微細加工を行う微細パターンの形成方法である。始めに、第１の形状加工工程を行う。第１の形状加工工程は、薄膜及び反射防止膜を形成するステップと、第１のレジスト膜を形成するステップと、第１のパターン形成ステップと、第１トリミングステップと、保護膜堆積ステップとを含む。第１の形状加工工程を行った後、第２の形状加工工程を行う。第２の形状加工工程は、第２のレジスト膜を形成するステップと、第２のパターン形成ステップと、第２トリミングステップとを含む。第２の形状加工工程を行った後、薄膜をエッチング処理するエッチング工程を行う。薄膜及び反射防止膜を形成するステップはステップＳ１１の工程を含み、第１のレジスト膜を形成するステップはステップＳ１２の工程を含み、第１のパターン形成ステップはステップＳ１３の工程を含み、第１トリミングステップはステップＳ１４の工程を含み、保護膜堆積ステップはステップＳ１５の工程を含み、第２のレジスト膜を形成するステップはステップＳ１６の工程を含み、第２のパターン形成ステップはステップＳ１７の工程を含み、第２トリミングステップはステップＳ１８の工程を含み、薄膜をエッチング処理するエッチング工程はステップＳ１９の工程を含む。
なお図１に示すように、ステップＳ１４とステップＳ１５の工程は、同一チャンバ（処理容器）内で連続処理される。
ステップＳ１１は、半導体基板上に薄膜及び反射防止膜を形成する工程である。図２Ａ（ａ）は、ステップＳ１１の工程が行われた後の微細パターンの構造を示す断面図である。
ステップＳ１１では、図２Ａ（ａ）に示すように、半導体基板１０１上に、薄膜１０２を形成する。薄膜１０２は後に微細パターンに加工される膜である。次いで、薄膜１０２上に反射防止材料を塗布し、反射防止膜（ＢＡＲＣ：Bottom Anti-Reflecting Coating）１０３を形成する。
なお、半導体基板１０１は、半導体、例えば、シリコン基板のみを示すものではなく、半導体基板内、又は半導体基板上に形成された半導体素子や集積回路パターンに対応した導電膜、これらを絶縁する層間絶縁膜が形成された構造体とを含む、と定義する。
薄膜１０２の材質は、特に限定されるものではなく、例えばＳｉＮ、ＳｉＯ２などの絶縁膜、アモルファスシリコン、ポリシリコンのような導電膜を用いることができる。本実施の形態では、ＳｉＮよりなる薄膜１０２を例示する。また、薄膜１０２の厚さは、特に限定されるものではなく、例えば２０〜２００ｎｍとすることができる。
反射防止膜（ＢＡＲＣ）１０３の材質は、特に限定されるものではなく、例えば化学気相法（ＣＶＤ：Chemical Vapor Deposition）により成膜されたアモルファスカーボン、スピンオンにより成膜されたポリフェノールやｉ線レジスト等のフォトレジストを含む広範な有機系の材料を用いることができる。また、反射防止膜（ＢＡＲＣ）１０３の厚さは、特に限定されるものではなく、例えば３０〜３００ｎｍとすることができる。
次に、ステップＳ１２及びステップＳ１３の１回目のフォトリソグラフィを行う。
ステップＳ１２は、第１のレジスト膜１０４を成膜する工程である。図２Ａ（ｂ）は、ステップＳ１２の工程が行われた後の微細パターンの構造を示す断面図である。
図２Ａ（ｂ）に示すように、反射防止膜（ＢＡＲＣ）１０３上にレジストを塗布し、第１のレジスト膜１０４を形成する。
第１のレジスト膜１０４の材質は、例えばＡｒＦレジストを用いることができる。また、第１のレジスト膜１０４の厚さは、特に限定されるものではなく、例えば５０〜２００ｎｍとすることができる。
次に、ステップＳ１３を含む第１のパターン形成ステップを行う。ステップＳ１３は、成膜された第１のレジスト膜１０４を露光、現像して第１のレジスト膜よりなるパターン１０４ａを形成する工程である。また、図２Ａ（ｃ）は、ステップＳ１３の工程が行われた後の微細パターンの構造を示す断面図である。
図２Ａ（ｃ）に示すように、フォトリソグラフィ技術を用いて、第１のレジスト膜１０４を、第１のピッチｐ１を有し、第１のレジスト膜よりなるパターン１０４ａに加工する。従って、第１のレジスト膜よりなるパターン１０４ａは、第１のピッチｐ１で配列する。また、本実施の形態では、第１のレジスト膜よりなるパターン１０４ａの一例として、第１のピッチｐ１を露光装置の解像限界とする。
次に、ステップＳ１４を含む第１トリミングステップを行う。ステップＳ１４は、第１のレジスト膜よりなるパターン１０４ａをトリミング処理（第１回トリミング処理）し、第１のレジスト膜よりなるパターン１０４ｂを形成する工程である。また、図２Ａ（ｄ）は、ステップＳ１４の工程が行われた後の微細パターンの構造を示す断面図である。
なお、トリミング処理は、本発明における各形状加工工程の各トリミングステップにおける形状を加工する処理に相当し、スリミング処理又はシュリンク処理ともいう。
トリミング処理の方法は、特に限定されるものではなく、トリミング処理の条件の一例は、酸素ラジカル、又はオゾンガスを含む雰囲気中、温度は室温〜１００℃である。また、図２Ａ（ｃ）及び図２Ａ（ｄ）に示されるように、トリミング処理されてできる第１のレジスト膜よりなるパターン１０４ｂのライン幅は、トリミング処理を行う前の第１のレジスト膜よりなるパターン１０４ａのライン幅に比べ細くなる。
本実施の形態において、ステップＳ１４は、酸素含有ガスプラズマ又はオゾンガスを用い、エッチング装置の処理容器内で行われる。また、酸素含有ガスプラズマは、Ｏ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスのうちの少なくとも一つをプラズマ化したものを用いることができる。
次に、ステップＳ１４に引続いて、エッチング装置の処理容器内でステップＳ１５の工程を含む保護膜堆積ステップを行う。ステップＳ１５は、エッチング装置の処理容器内にエッチングガスを供給し、トリミング処理された第１のレジスト膜よりなるパターン１０４ｂ及び反射防止膜（ＢＡＲＣ）１０３上に、エッチングガスの反応生成物よりなる保護膜１０５を堆積させ、第１パターン１０４ｃに加工する保護膜堆積処理（レジストフリージング処理又はハードニング処理）を行う保護膜堆積ステップである。また、図２Ｂ（ｅ）は、ステップＳ１５の工程が行われた後の半導体装置の構造を示す断面図である。
フルオロカーボンガス又はハロゲン含有ガスを含むエッチングガスをエッチング装置の処理容器内に供給し、エッチングガスが単独で又は第１のレジスト膜よりなるパターン１０４ｂ若しくは反射防止膜（ＢＡＲＣ）１０３の表面と反応して生成する反応生成物よりなる保護膜１０５を堆積する。その結果、図２Ｂ（ｅ）に示されるように、第１のレジスト膜よりなるパターン１０４ｂが形成されている部分（ライン）及び形成されていない部分（スペース）を含め、基板全面にエッチングガスの反応生成物よりなる保護膜１０５が堆積する。保護膜１０５が堆積することによって、第１のレジスト膜よりなるパターン１０４ｂは、図２Ｂ（ｅ）に示されるように、第１パターン１０４ｃに加工される。
フルオロカーボンガスとして、特に限定されるものではないが、例えばＣＨ３Ｆ、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、ＣＨ２Ｆ２、Ｃｌ２のうちの少なくとも一つを用いることができる。また、ハロゲン含有ガスとして、特に限定されるものではないが、例えばＨＢｒ、ＳＦ６、Ｃｌ２、ＨＣｌのうちの少なくとも一つを用いることができる。また、Ａｒガス又は酸素ガスを添加して行うことができる。あるいは、ＣＦ４／Ｎ２やＣ４Ｆ８／Ｎ２のような原料ガスの混合ガスを用いることができる。
次に、ステップＳ１６及びステップＳ１７の２回目のフォトリソグラフィを行う。
ステップＳ１６は、第２のレジスト膜１０７を成膜する工程である。図２Ｂ（ｆ）は、ステップＳ１６の工程が行われた後の微細パターンの構造を示す断面図である。
図２Ｂ（ｆ）に示すように、保護膜１０５上にレジストを塗布し、第２のレジスト膜１０７を形成する。
なお、ステップＳ１５の工程が行われた後、ステップＳ１６の工程を行う際に、保護膜１０５上に、再度反射防止材料を塗布して反射防止膜（ＢＡＲＣ）を形成し、その後ステップＳ１６を行ってもよい。その場合は、反射防止膜（ＢＡＲＣ）が形成された保護膜１０５上にレジストを塗布し、第２のレジスト膜１０７を形成することになる。
次に、ステップＳ１７を含む第２のパターン形成ステップを行う。ステップＳ１７は、成膜された第２のレジスト膜１０７を露光、現像して第２のピッチｐ２を有する第２のレジスト膜よりなるパターン１０７ａを形成する工程である。また、図２Ｂ（ｇ）は、ステップＳ１７の工程が行われた後の微細パターンの構造を示す断面図である。このとき第２のレジスト膜よりなるパターン１０７ａのピッチは、第２のピッチｐ２である。また、本実施の形態では、第２のレジスト膜よりなるパターン１０７ａは、１回目のフォトリソグラフィでトリミング処理される前の第１のレジスト膜よりなるパターン１０４ａと同じライン・アンド・スペースパターンである。従って、第２のレジスト膜よりなるパターン１０７ａは、第１のピッチｐ１に略等しい第２のピッチｐ２で配列する。さらに、第２のレジスト膜よりなるパターン１０７ａは、加工された第１パターン１０４ｃのライン間に配置され、第１パターン１０４ｃと第２のレジスト膜よりなるパターン１０７ａとが交互に配置されるように加工する。すなわち、第２のレジスト膜よりなるパターン１０７ａは、第１のピッチｐ１の略半分ずらして第１パターン１０４ｃと交互に配列する。
次に、ステップＳ１８を含む第２トリミングステップを行う。ステップＳ１８は、第２のレジスト膜よりなるパターン１０７ａをトリミング処理し、第２パターン１０７ｂに加工する工程である（第２回トリミング処理）。また、図２Ｂ（ｈ）は、ステップＳ１８の工程が行われた後の微細パターンの構造を示す断面図である。ここでも、トリミング処理の方法は、特に限定されるものではなく、トリミング処理の条件の一例は、酸素ラジカル、又はオゾンガスを含む雰囲気中、温度は室温〜１００℃である。
第２回トリミング処理により、第１パターン１０４ｃ及び第２パターン１０７ｂからなるレジストパターンが形成される。このレジストパターンは、第１パターン１０４ｃと第２パターン１０７ｂとが交互に配置されたパターンであるので、そのピッチｐ３は、ピッチｐ１、及びｐ２よりも狭いピッチ、本実施の形態では、ピッチｐ１及びｐ２のほぼ１／２のピッチとなる。このように、別々に形成された第１パターン１０４ｃと第２パターン１０７ｂとを交互に配置することで、解像限界以下のピッチを有するレジストパターンを形成することができる。
その後、ステップＳ１９の工程を行う。図２Ｃ（ｉ）に示すように、第１パターン１０４ｃに加工された第１のレジスト膜及び第２パターン１０７ｂに加工された第２のレジスト膜をエッチングのマスクに用いて、反射防止膜（ＢＡＲＣ）１０３、保護膜１０５、及び薄膜１０２をエッチング処理し、薄膜１０２を所望とする微細パターンに加工する。加工された薄膜１０２のピッチｐ４は、第１パターン１０４ｃ及び第２パターン１０７ｂよりなるパターンのピッチｐ３とほぼ同じとなるので、薄膜１０２よりなる微細パターンのピッチｐ４は、解像限界以下にできる。このようにして、本実施の形態では、解像限界以下のピッチを有する微細パターンを形成することができる。
次に、図３を参照し、本実施の形態に係る微細パターンの形成方法に使用されるエッチング装置について説明する。
図３は、本実施の形態に係る微細パターンの形成方法に使用されるエッチング装置の構成を模式的に示す縦断面図である。
図３に示すように、エッチング装置２０は、処理容器（チャンバ）２２と、チャンバ２２内に配置されたウェハＷの載置台２３と、チャンバ２２の上方において載置台２３と対向するように配置されたシャワーヘッド２４と、チャンバ２２内のガス等を排気するＴＭＰ（Turbo Molecular Pump）２５と、チャンバ２２及びＴＭＰ２５との間に配置され、チャンバ２２内の圧力を制御する可変式バタフライバルブとしてＡＰＣ（Adaptive Pressure Control）バルブ２６とを有する。
載置台２３には高周波電源２７が整合器（Matcher）２８を介して接続されており、高周波電源２７は高周波電力を載置台２３に供給する。これにより、載置台２３は下部電極として機能する。また、整合器２８は、載置台２３からの高周波電力の反射を低減して高周波電力の載置台２３への供給効率を最大にする。載置台２３は高周波電源２７から供給された高周波電力を処理空間Ｓに印加する。
シャワーヘッド２４は円板状の下部ガス供給部２９及び円板状の上部ガス供給部３０からなり、下部ガス供給部２９に上部ガス供給部３０が重ねられている。また、下部ガス供給部２９及び上部ガス供給部３０はそれぞれ第１のバッファ室３１及び第２のバッファ室３２を有する。第１のバッファ室３１及び第２のバッファ室３２はそれぞれガス通気孔３３、３４を介してチャンバ２２内に連通する。
初めに、トリミング処理が行われるための装置の構成及び動作を説明する。
トリミング処理が行われるとき、第１のバッファ室３１は酸素含有ガス供給系（図示しない）に接続されている。酸素含有ガス供給系は第１のバッファ室３１へ酸素含有ガスを供給する。供給された酸素含有ガスはガス通気孔３３を介してチャンバ２２へ供給される。また、第２のバッファ室３２は不活性ガス供給系（図示しない）に接続されている。不活性ガス供給系は第２のバッファ室３２へ不活性ガスを供給する。供給された不活性ガスはガス通気孔３４を介してチャンバ２２内へ供給される。
このとき、高周波電源２７をオンにして高周波電界を形成し、この高周波電界により酸素含有ガス及び不活性ガスをプラズマ化する。そして、このようにプラズマ化された酸素含有ガス及び不活性ガスを処理容器２２内に供給する。これにより、レジストパターンを形成するレジストがアッシング処理されることによってレジストパターンの幅及び高さが減少し、トリミング処理が行われる。この処理の時間は６０〜６００ｓｅｃの範囲が例示される。また、酸素含有ガスの流量は半導体ウェハＷの搭載枚数によっても異なるが、１００〜２００００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示され、不活性ガスの流量は半導体ウェハＷの搭載枚数によっても異なるが、１００〜２００００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示される。また、高周波電源２７の周波数は１３．５６ＭＨｚが例示され、パワーとしては５〜１０００Ｗが採用される。また、この際の処理容器２２内の圧力は、１３．３〜６６５Ｐａが例示される。
酸素含有ガスとしては、Ｏ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスを用いることができ、これらを高周波電界によりプラズマ化して用いる。酸素ラジカルであれば酸素含有ガスのプラズマに限らないが、酸素含有ガスのプラズマを形成することが好ましく、その中でもＯ２プラズマが好ましい。酸化剤として酸素ラジカル、特に酸素含有ガスのプラズマを用いることにより、トリミング処理を行う際の基板温度が３００℃以下、さらには１００℃以下、理想的には室温でもトリミング処理が可能である。また、不活性ガスとしては、Ａｒガス、Ｎ２ガスを用いることができる。
あるいは、酸素含有ガスに代え、ＣＯ２を含む混合ガスを用いてもよい。この場合、ＣＯ２を含む混合ガスが、エッチング装置の処理容器内に供給され、ＣＯ２を含む混合ガスからプラズマが生成される。ＣＯ２を含む混合ガスから生成されたプラズマからの生成物を用いて、トリミング処理が行われる。生成物には、Ｏ２ ＋のようなイオン、ＯやＯ２ ＊（準安定原子）のような中性原子が含まれる。
ＣＯ２を含む混合ガスを用いる場合、ＣＯ２を含む混合ガスは、少なくとも２５％のＣＯ２を含むことが好ましい。また、ＣＯ２を含む混合ガスは、少なくとも５０％のＣＯ２を含むことが、より好ましい。更に、ＣＯ２を含む混合ガスは、少なくとも７５％のＣＯ２を含むことが、最も好ましい。例えば、ＣＯ２を含む混合ガスとしては、ＣＯ２＋Ｏ２、ＣＯ２＋ＣＯ、ＣＯ２＋ＣＯ＋Ｏ２、ＣＯ２＋Ｈ２Ｏ＋Ｏ２、ＣＯ２＋ＣＯ＋Ｈ２Ｏ、ＣＯ２＋Ｎ２、及びＣＯ２＋Ｈ２の組み合わせが挙げられる。これらの混合物またはＣＯ２に対して、様々な不活性ガスを追加してもよい。
ＣＯ２を含む混合ガスを用いる場合、トリミング処理は、０．１から６００ｍＴｏｒｒの間のチャンバ圧力で行うことが好ましい。また、トリミング処理は、１から２００ｍＴｏｒｒの間のチャンバ圧力で行うことが、より好ましい。更に、トリミング処理は、５から１００ｍＴｏｒｒの間のチャンバ圧力で行うことが、最も好ましい。
ＣＯ２を含む混合ガスを用いる場合、トリミング処理は、１０から２０００ワットの間の入力電力で実行されることが好ましい。また、トリミング処理は、５０から１２００ワットの間の入力電力で実行されることが、より好ましい。更に、トリミング処理は、１００から１０００ワットの間の入力電力で実行されることが、最も好ましい。
シャワーヘッド２４には高周波電源３５が整合器３６を介して接続されており、高周波電源３５は高周波電力をシャワーヘッド２４に供給する。これにより、シャワーヘッド２４は上部電極として機能する。また、整合器３６は整合器２８と同様の機能を有する。シャワーヘッド２４は高周波電源３５から供給された高周波電力を処理空間Ｓに印加する。
このエッチング装置２０のチャンバ２２内では、上述したように、載置台２３及びシャワーヘッド２４が処理空間Ｓに高周波電力を印加することにより、シャワーヘッド２４から処理空間Ｓに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオンやラジカルによってウェハＷにエッチング処理を施す。
また、シャワーヘッド２４には載置台２３に載置されたウェハＷを上方から観測してウェハＷのエッチングの終点を検出する電子顕微鏡を有する終点検出装置（図示しない）が配設されている。
次に、保護膜堆積ステップ又はエッチング工程が行われるための装置の構成及び動作を説明する。
保護膜堆積ステップ又はエッチング工程が行われるとき、第１のバッファ室３１はフルオロカーボンガス供給系（図示しない）に接続されている。フルオロカーボンガス供給系は第１のバッファ室３１へフルオロカーボンガスを供給する。供給されたフルオロカーボンガスはガス通気孔３３を介してチャンバ２２へ供給される。また、第２のバッファ室３２はハロゲン含有ガス供給系（図示しない）に接続されている。ハロゲン含有ガス供給系は第２のバッファ室３２へハロゲン含有ガスを供給する。供給されたハロゲン含有ガスはガス通気孔３４を介してチャンバ２２内へ供給される。フルオロカーボンガス及びハロゲン含有ガスは、本発明におけるエッチングガスに相当する。
このとき、高周波電源２７をオンにして高周波電界を形成し、この高周波電界によりフルオロカーボンガス又はハロゲン含有ガスをプラズマ化する。そして、このようにプラズマ化されたフルオロカーボンガス又はハロゲン含有ガスを処理容器２２内に供給する。これにより、保護膜が堆積されるか、又は被エッチング層がエッチングされる。
本実施の形態では、フルオロカーボンガス又はハロゲン含有ガスを含むエッチングガスは、被処理層をエッチングするためではなく、エッチングガス自体が又は被エッチング層と反応して生成する反応生成物よりなる保護層を堆積するために用いられる。この保護層を堆積する時間は、半導体ウェハＷの搭載枚数や所望の保護層の厚さの目標値にもよるが、６０〜６００ｓｅｃの範囲が例示される。また、フルオロカーボンガス又はハロゲン含有ガスを含むエッチングガスの流量は、フルオロカーボンガス又はハロゲン含有ガスの種類や半導体ウェハＷの搭載枚数によっても異なるが、１００〜２００００ｍＬ／ｍｉｎ（ｓｃｃｍ）が例示される。また、高周波電源２７の周波数は１３．５６ＭＨｚが例示され、パワーとしては５〜１０００Ｗが採用される。また、この際の処理容器２２内の圧力は、１３．３〜６６５Ｐａが例示される。
なお、高周波電源２７、３５は両方とも、２７ＭＨｚから６０ＭＨｚの電源と２ＭＨｚの電源とを備えてもよい。種々の組み合わせで、多様な周波数の高周波電源を載置台２３、シャワーヘッド２４に供給することができる。
フルオロカーボンガスとして、前述したように、例えばＣＨ３Ｆ、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、ＣＨ２Ｆ２、Ｃｌ２を用いることができ、ハロゲン含有ガスとして、前述したように、例えばＨＢｒ、ＳＦ６、Ｃｌ２、ＨＣｌを用いることができ、これらを高周波電界によりプラズマ化して用いる。
なお、本実施の形態では、同一のチャンバ２２において、第１トリミングステップと保護膜堆積ステップを行うが、二つのチャンバを隣接して配置し、チャンバ間をトランスファモジュール、ゲートバルブ等を介して気密可能に接続し、一つのチャンバにおいて第１トリミングステップが終了したウェハＷを他のチャンバに移送し、引続いて保護膜堆積ステップを行うこともできる。
また、複数のチャンバ、トランスファモジュール、ゲートバルブ等を配置するとともに、図示しないローダーモジュール、ロードロックモジュール、ウェハ載置台、フープ、当を組合せることによって基板処理システムを構成することもでき、それらの各モジュールを、図示しないＬＣＤ（Liquid Crystal Display）よりなる表示部を備えたオペレーションパネル等によって作業者が制御することができる。
次に、図４及び図５を参照し、本実施の形態に係る微細パターンの形成方法の保護膜堆積ステップを行うことによって、工程を削減することができる作用効果について説明する。
図４は、本実施の形態に係る微細パターンの形成方法を説明するための図であり、第１トリミングステップ及び保護膜堆積ステップにおける微細パターンの構造を模式的に示す断面図である。図５は、本実施の形態に係る微細パターンの形成方法を説明するための図であり、保護膜堆積ステップを従来の方法で行う場合の第１トリミングステップ及び保護膜堆積ステップにおける微細パターンの構造を模式的に示す断面図である。図４（ａ）、図４（ｂ）、図４（ｃ）は、図２Ａ（ｃ）、図２Ａ（ｄ）、図２Ｂ（ｅ）に対応し、図５（ａ）、図５（ｂ）、図５（ｄ）は、図２Ａ（ｃ）、図２Ａ（ｄ）、図２Ｂ（ｅ）に対応する。
本実施の形態に係る微細パターンの形成方法においては、図２Ａ（ｃ）に示す第１のパターン形成ステップが行われた後、第１のレジスト膜１０４が第１のレジスト膜よりなるパターン１０４ａに加工された半導体ウェハＷは、図４（ａ）に示すように、エッチング装置２０内に導入される。次に、図４（ｂ）に示すように、エッチング装置２０内で酸素含有ガスプラズマ又はオゾンガスを用いて第１のレジスト膜よりなるパターン１０４ａの形状を第１のレジスト膜よりなるパターン１０４ｂに加工する第１トリミングステップが行われる。次に、図４（ｃ）に示すように、エッチング装置２０内で引続いて、第１トリミングステップにより形状を加工された第１のレジスト膜よりなるパターン１０４ｂ及び反射防止膜（ＢＡＲＣ）１０３上に、フルオロカーボンガス又はハロゲン含有ガスを含むエッチングガスを供給し、エッチングガスの反応生成物よりなる保護膜１０５を堆積する保護膜堆積処理（レジストフリージング処理又はハードニング処理）を行う保護膜堆積ステップが行われる。その後、エッチング装置から搬出され、図２Ｂ（ｆ）に示す第２のレジスト膜１０７を形成する工程が行われる。
一方、従来は、図５に示すように、図２Ａ（ｃ）に示す第１のパターン形成ステップが行われた後、第１のレジスト膜１０４が第１のレジスト膜よりなるパターン１０４ａに加工された半導体ウェハＷは、図５（ａ）に示すように、レジスト塗布装置２０ａに導入される。次に、図５（ｂ）に示すように、レジスト塗布装置２０ａ内でフォトリソグラフィ技術を用いて第１のレジスト膜よりなるパターン１０４ａの形状を第１のレジスト膜よりなるパターン１０４ｂに加工する第１トリミングステップが行われる。第１のレジスト膜１０４が第１のレジスト膜よりなるパターン１０４ｂに加工された半導体ウェハＷは、図５（ｃ）に示すように、成膜装置４０内に導入される。次に、図５（ｄ）に示すように、成膜装置４０内で、第１トリミングステップにより形状を加工された第１のレジスト膜よりなるパターン１０４ｂ及び反射防止膜（ＢＡＲＣ）１０３上に、アミノシラン系プリカーサと酸素含有ガスプラズマ又はオゾンガスとを用いてＳｉＯ２膜１０５ａを成膜する成膜工程が行われる。成膜工程は、本実施の形態における保護膜堆積処理（レジストフリージング処理又はハードニング処理）を行う保護膜堆積ステップに相当する。その後、半導体ウェハＷはエッチング装置に導入され、図２Ｂ（ｆ）に示す第２のレジスト膜１０７を形成する工程が行われる。
図４（ａ）乃至図４（ｃ）、図５（ａ）乃至図５（ｄ）の工程を比較すると、図５に示す従来の微細パターンの形成方法では、図４に示す本実施の形態に係る微細パターンの形成方法よりも工程が多い。すなわち、本実施の形態に係る微細パターンの形成方法においては、従来、第１トリミングステップをレジスト塗布装置で行っていたところ、酸素含有ガスプラズマ又はオゾンガスに加えてフルオロカーボンガス又はハロゲン含有ガスを含むエッチングガスを供給する供給手段を具備したエッチング装置を用いることによって第１トリミングステップと保護膜堆積ステップとを連続して処理することができるため、工程を削減することができる。
なお、図５で示した従来の方法の例として、第１トリミングステップを、レジスト塗布装置を用いて行う場合を示した。しかし、従来の方法は、レジスト塗布装置の代わりにアッシング装置を用い、フォトリソグラフィ技術の代わりに酸素含有ガスプラズマを用いて行う場合もあり、その場合も、本実施の形態に係る微細パターンの形成方法においては、従来よりも工程を削減することができる。
次に、本実施の形態に基づいて実際に微細パターンを形成した結果について説明する。
最初に、実施例１として、エッチング装置内に酸素含有ガスを供給しながら第１トリミングステップである第１のレジスト膜よりなるパターンのトリミング処理を行った。トリミング処理の際のトリミング条件を表１に示す。
表１は、トリミング条件として、トリミング処理を行う際のエッチング装置の処理容器内の圧力、上部電極の電力、下部電極の電力、Ｏ２ガスの流量、Ａｒガスの流量、処理時間を示す。ここでは、酸素含有ガスとしてＯ２ガス及びＡｒガスの混合ガスを用いた。Ｏ２ガス及びＡｒガスの流量は、それぞれ５０ｍＬ／ｍｉｎ（ｓｃｃｍ）、２００ｍＬ／ｍｉｎ（ｓｃｃｍ）とし、エッチング装置の処理容器内の圧力を２．６６Ｐａ（２０ｍＴｏｒｒ）とした。上部電極に印加するバイアス電圧を２００Ｗとし、下部電極にはバイアス電圧を印加しなかった（０Ｗ）。処理時間を２０ｓｅｃとした。
引き続き、エッチング装置内で、エッチングガスを供給し、エッチングガスの反応生成物よりなる保護膜を堆積する保護膜堆積処理（レジストフリージング処理又はハードニング処理）を行った。保護膜堆積処理（レジストフリージング処理又はハードニング処理）の際の保護膜の堆積条件を表２の実施例１に示す。
表２は、保護膜堆積処理を行う際のエッチング装置の処理容器内の圧力、上部電極の電力、下部電極の電力、エッチングガスの流量、処理時間を示す。実施例１では、エッチングガスとして、ＣＨ３Ｆガス及びＨＢｒガスの混合ガスを用いた。ＣＨ３Ｆガス及びＨＢｒガスの流量は、それぞれ１００ｍＬ／ｍｉｎ（ｓｃｃｍ）、１００ｍＬ／ｍｉｎ（ｓｃｃｍ）とし、エッチング装置の処理容器内の圧力を２．６６Ｐａ（２０ｍＴｏｒｒ）とした。上部電極及び下部電極に印加するバイアス電圧を、それぞれ６００Ｗ及び２００Ｗとした。処理時間を５５ｓｅｃとした。
このようにして、第１のレジスト膜よりなるパターン及びＢＡＲＣの上にエッチングガスの反応生成物よりなる保護膜を堆積させ、第１のレジスト膜よりなるパターンを第１パターンに加工した基板を、エッチング装置の処理容器から取出し、有機溶剤に浸す有機溶剤浸漬処理又は現像液に浸す現像液浸漬処理を行った。有機溶剤として、アセトン系シンナーであるＰＧＭＥ（プロピレングリコールメチルエーテル）およびＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）の８０：２０の混合液であるＯＫ８２（商品名：東京応化工業社製）を用いた。上記の有機溶剤浸漬処理又は現像液浸漬処理の前後で、ＣＤ−ＳＥＭ（Critical Dimension - Scanning Electron Microscope）を用いて、第１パターンよりなる微細パターンのＣＤ値寸法の測長を行った。図６に、実施例１で保護膜を堆積した場合の微細パターンの断面形状をＳＥＭを用いて撮影した写真を示す。図６は、それぞれ保護膜を堆積した直後（現像液浸漬処理を行う前）（図６（ａ））、及びその後現像液浸漬処理を行った後（図６（ｂ））の微細パターンの断面形状を、写真と、写真を説明する図とで示す図である。図６（ａ）及び図６（ｂ）に示すように、第１パターンの幅寸法をＣＤ値、第１パターンの高さとＢＡＲＣ膜厚との合計をＨとする。実施例１を行って得られたＣＤ値及びＨを表３の実施例１に示す。
表３は、第１パターンの幅寸法ＣＤ値、縦寸法Ｈを、浸漬処理前、有機溶剤浸漬処理後、現像液浸漬処理後の３つの場合について測定した結果を示すものである。有機溶剤浸漬処理後、現像液浸漬処理後のＣＤ値、Ｈについては、式（１）に示すように、浸漬処理前の値を基準とした場合の変化率を百分率で示している。
例えば、表３の実施例１において、現像液浸漬処理後のＣＤ値変化率である６．７％は、浸漬処理前のＣＤ値が６０ｎｍであり、現像液浸漬処理後のＣＤ値が６４ｎｍであることから、（６４−６０）／６０×１００＝６．７によって求められたものである。
次に、実施例２として、実施例１と同一のトリミング処理条件でトリミングを行った後（トリミング処理の際のプロセス条件を表１に示す。）、引き続き、エッチング装置の処理容器内で、異なるエッチングガスを供給し、エッチングガスの反応生成物よりなる保護膜を堆積する保護膜堆積処理（レジストフリージング処理又はハードニング処理）を行った。保護膜堆積処理（レジストフリージング処理又はハードニング処理）の際の保護膜の堆積条件を表２の実施例２に示す。
実施例２では、エッチングガスとして、ＨＢｒガスを用いた。ＨＢｒガスの流量は、５００ｍＬ／ｍｉｎ（ｓｃｃｍ）とし、エッチング装置の処理容器内の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）とした。上部電極及び下部電極に印加するバイアス電圧を、それぞれ８００Ｗ及び０Ｗとした。処理時間を６０ｓｅｃとした。その後、実施例１と同様に、保護膜を堆積させた基板をエッチング装置の処理容器から取出し、有機溶剤に浸す有機溶剤浸漬処理又は現像液に浸す現像液浸漬処理を行い、有機溶剤浸漬処理又は現像液浸漬処理の前後で、第１パターンのＣＤ値寸法の測長を行った。実施例２を行って得られたパターンの幅寸法及び高さ寸法を表３の実施例２に示す。
表３に示すように、現像液浸漬処理の前後でのパターンの幅寸法の変化を比較すると、ＣＨ３Ｆガス及びＨＢｒガスの混合ガスを用いた場合は、ＨＢｒガスを用いた場合に比べ、パターンの幅寸法の増加分が少なくなっている。現像液浸漬処理後にパターンの幅寸法が増加することは、現像液浸漬処理によって第１パターンが溶解等によって形状が劣化したことを意味する。従って、ＣＨ３Ｆガス及びＨＢｒガスの混合ガスを用いた場合は、ＨＢｒガスを用いた場合に比べ、第１パターンが溶解等により形状が劣化し難くなっている。
次に、現像液浸漬処理の前後でのパターンの縦寸法の変化を比較すると、ＣＨ３Ｆガス及びＨＢｒガスの混合ガスを用いた場合は、ＨＢｒガスを用いた場合に比べ、パターンの縦寸法の増加分が少なくなっている。現像液浸漬処理後にパターンの縦寸法が増加することは、現像液浸漬処理によって第１パターンの下層であるＢＡＲＣが溶解等によって形状が劣化したことを意味する。従って、ＣＨ３Ｆガス及びＨＢｒガスの混合ガスを用いた場合は、ＨＢｒガスを用いた場合に比べ、第１パターンが溶解等により形状が劣化し難くなっている。
また、有機溶剤に浸す処理を行った場合、現像液浸漬処理の前後で、ＣＨ３Ｆガス及びＨＢｒガスの混合ガスを用いた場合は、第１パターンの形状はほとんど変化しないが、ＨＢｒガスを用いた場合は、第１パターンが溶解剥離してしまう。
以上より、エッチングガスとしてＣＨ３Ｆを含む場合は、ＣＨ３Ｆを含まない場合と比べ、第２パターンを形成する際の有機溶剤への浸漬処理及び現像液浸漬処理を行う際に、第１パターンの形状をほとんど変化させることなく保持することが可能である。
更に、次に、実施例３として、実施例１と同一のトリミング処理条件でトリミングを行った後（トリミング処理の際のプロセス条件を表１に示す。）、引き続き、エッチング装置の処理容器内で、更に異なるエッチングガスを供給し、エッチングガスの反応生成物よりなる保護膜を堆積する保護膜堆積処理（レジストフリージング処理又はハードニング処理）を行った。保護膜堆積処理（レジストフリージング処理又はハードニング処理）の際の保護膜の堆積条件を表２の実施例３に示す。
実施例３では、エッチングガスとして、ＣＨ３Ｆガス及びＳＦ６ガスの混合ガスを用いた。ＣＨ３Ｆガス及びＳＦ６ガスの流量は、それぞれ２００ｍＬ／ｍｉｎ（ｓｃｃｍ）、３００ｍＬ／ｍｉｎ（ｓｃｃｍ）とし、エッチング装置の処理容器内の圧力を２．６６Ｐａ（２０ｍＴｏｒｒ）とした。上部電極及び下部電極に印加するバイアス電圧を、それぞれ６００Ｗ及び１００Ｗとした。処理時間を３５ｓｅｃとした。その後、実施例１と同様に、保護膜を堆積させた基板をエッチング装置の処理容器から取出し、有機溶剤に浸す有機溶剤浸漬処理又は現像液に浸す現像液浸漬処理を行い、有機溶剤浸漬処理又は現像液浸漬処理の前後で、第１パターンのＣＤ値寸法の測長を行った。実施例３を行って得られたパターンの幅寸法及び高さ寸法を表３の実施例３に示す。
表３に示すように、現像液浸漬処理の前後でのパターンの幅寸法変化について、実施例３を実施例１と比較すると、ＣＨ３Ｆガス及びＨＢｒガスの混合ガスを用いた場合も、ＣＨ３Ｆガス及びＳＦ６ガスの混合ガスを用いた場合も、略同様な結果を示す。一方、現像液浸漬処理の前後での縦寸法変化を比較すると、ＣＨ３Ｆガス及びＳＦ６ガスの混合ガスを用いた場合は、ＣＨ３Ｆガス及びＨＢｒガスの混合ガスを用いた場合に比べ、Ｈの減少量が多く、溶解したことを示している。
従って、エッチングガスとしてＨＢｒを含む場合は、ＨＢｒを含まない場合と比べ、第２パターンを形成する際の有機溶剤への浸漬処理及び現像液浸漬処理を行う際に、第１パターンの形状をほとんど変化させることなく保持することが可能である。
以上より、エッチングガスが反応して生成する反応生成物よりなる保護膜を第１のレジスト膜よりなるパターン上に堆積し、第１パターンに加工した場合、第１パターンの有機溶剤及び現像液に対する耐性が向上することを見出した。また、ＣＨ３Ｆ／ＨＢｒの混合ガスをエッチングガスとして用いる場合に、最も耐性が向上することを見出した。
次に、本実施の形態に係る微細パターンの形成方法の保護膜堆積ステップを行うことによって、ＬＬＥプロセスによって形成される微細パターンの形状の第１パターンを転写したパターンと第２パターンを転写したパターンの形状を同一にすることができる作用効果について説明する。
前述したように、形状加工された第１のレジスト膜よりなるパターンに保護膜を堆積させることによって加工された第１パターンは、その後有機溶剤や現像液に浸漬した場合にもＣＤ値やＢＡＲＣ厚を含めた第１パターンの高さであるＨを含め、形状の変化が少ない。従って、保護膜が堆積され、加工された第１パターンは、第２パターンが形成される場合に、形状が劣化しない。従って、シリコン酸化膜を用いることなく、保護膜堆積処理（レジストフリージング処理又はハードニング処理）の作用効果を確保することが可能である。
加えて、エッチングガスの反応生成物よりなる保護膜を堆積させる場合、エッチングガスの反応生成物よりなる保護膜で被覆されることによって加工された第１パターンのエッチングレートと、第２パターンのエッチングレートとほぼ同一である。すなわち、エッチングガスの反応生成物よりなる保護膜で被覆されることによって加工された第１パターンのエッチングレートと、第２パターンのエッチングレートとの差は、反応生成物よりなる保護膜が、Ｃ、Ｆ、Ｈ、Ｏ等を含む膜であるため、シリコン酸化膜を保護膜が、Ｓｉ、Ｏ等を含む場合の第１パターンのエッチングレートと第２パターンのエッチングレートとの差に比べて、小さい。従って、下層の例えばＳｉＮよりなる薄膜をエッチングする場合に、第１パターンを転写したパターンの形状と、第２パターンを転写したパターンの形状との差異をより小さくすることができる。
更に、第１のレジスト膜よりなるパターンにエッチングガスの反応生成物よりなる保護膜を堆積させることによって第１パターンに加工する場合、第１パターンのＣＤ値は、保護膜の堆積厚で制御することができる。表４に、第１のパターン形成ステップの後、第１トリミングステップの後、及び実施例１の条件のうち堆積時間を変化させた場合の各堆積時間経過後のＣＤ値を示す。ここで、ＣＤ変化量は、各堆積時間経過後のＣＤ値から第１トリミングステップの後のＣＤ値を差し引いた値である。
また、図７は、本実施の形態に係る微細パターンの形成方法を説明するための図であり、実施例１の条件のうち堆積時間を変化させた場合の堆積時間とＣＤ変化量との関係を示すグラフである。すなわち、図７は、表４のＣＤ変化量のデータをグラフにプロットしたものである。
表４に示す３０ｓｅｃ、５５ｓｅｃ、６０ｓｅｃの３種類の堆積時間経過後のＣＤ変化量のデータに基づく３点をグラフにプロットし、ＣＤ変化量の堆積時間依存性に直線関係を仮定して回帰計算を行った結果、図７に示すように、堆積時間をｘ、ＣＤ変化量をｙ、相関係数をＲとするとき、ｙ＝０．５８７１×ｘ−２．７０９７、Ｒ２＝０．９９６８の結果が得られた。−２．７０９７の値が０に近く、Ｒ２の値が１に近いことから、堆積時間とＣＤ変化量との間には、略原点を通る直線関係があることが分かった。すなわち、堆積時間を調整することによって、任意にＣＤ値を制御することが可能である。
従って、保護膜の堆積時間を調整することによって第１パターンのＣＤ値を容易に制御することができる。また、第２パターンのトリミング処理の時間を調整することによって第２パターンのＣＤ値も容易に制御することができる。また、第１のレジスト膜よりなるパターンを保護膜堆積処理（レジストフリージング処理又はハードニング処理）し、第１パターンに加工することによって、第２パターンのトリミング処理の間に第１パターンのＣＤ値が変化することがない。従って、第１パターンと第２パターンのＣＤ値を略一致するように制御することができ、更に第１パターンを転写したパターンの形状と、第２パターンを転写したパターンの形状とを略一致させることができる。
更に、本実施の形態では、第１トリミングステップと保護膜堆積ステップとをエッチング装置の同一チャンバ内で行うため、工程を削減することができる。また、保護膜堆積ステップにおいて、エッチング装置のエッチングガスを用いることができるため、新たにガス供給系を設ける必要がない。
次に、図１０を参照し、本実施の形態に係る微細パターンの形成方法において、第１パターンと第２パターンの線幅を等しくなるように制御することができることを説明する。
図１０は、本実施の形態に係る微細パターンの形成方法を従来と比較して説明するための図である。図１０（ａ）は、本実施の形態に係る微細パターンの形成方法を説明するための図であり、図１０（ｂ）は、従来の方法を説明するための図である。
本実施の形態に係る微細パターンの形成方法においては、第１トリミングステップのトリミング処理する時間と、保護膜堆積ステップの保護膜を堆積する時間とを制御することにより、所定の線幅を有する第１パターンに加工し、第２パターンの線幅が所定の線幅と等しくなるように、第２トリミングステップのトリミング処理する時間を制御することを特徴とする。
本実施の形態に係る微細パターンの形成方法では、図１０（ａ）に示すように、第２パターンの線幅が所定の線幅を有する第１パターンのその所定の線幅と等しくなるように制御することが可能である。
まず、第１のパターン形成ステップを行う。第１のパターン形成ステップで形成されたパターンの線幅をＴＭ１とする。
次に、第１トリミングステップを行う。第１トリミングステップのトリミング処理する時間をｔｓ１とする。また、トリミング処理により第１のレジスト膜よりなるパターンの線幅が両側で合計ΔＴＳ１減少するものとする。その結果、第１トリミングステップの後、トリミング処理された第１のレジスト膜よりなるパターンの線幅は、ＴＭ１−ΔＴＳ１となる。
次に、保護膜堆積ステップを行う。保護膜堆積ステップの保護膜を堆積する時間をｔｄ１とする。また、保護膜の堆積により第１のレジスト膜よりなるパターンの線幅が両側で合計ΔＴＤ１増大するものとする。その結果、保護膜堆積ステップの後、加工されてできる第１パターンの線幅は、所定の幅であるＴＭ１−ΔＴＳ１＋ΔＴＤ１となる。
次に、第２のパターン形成ステップを行う。第２のパターン形成ステップで形成されたパターンの線幅をＴＭ２とする。
次に、第２トリミングステップを行う。第２トリミングステップのトリミング処理する時間をｔｓ２とする。また、トリミング処理により第２のレジスト膜よりなるパターンの線幅が両側で合計ΔＴＳ２減少するものとする。その結果、第２トリミングステップの後、トリミング処理され、加工された第２パターンの線幅は、ＴＭ２−ΔＴＳ２となる。
ここで、従来の微細パターンの形成方法を用いる場合、保護膜堆積ステップにおいて、エッチングガスの反応生成物よりなる保護膜を堆積するのではなく、例えばアミノシラン系プリカーサと酸素含有ガスプラズマ又はオゾンガスとを用いてＳｉＯ２膜を成膜する。ＳｉＯ２膜を保護膜として成膜した場合、保護膜堆積ステップにおいて、成膜速度が安定しない場合があり、図１０（ｂ）に示すように、保護膜堆積ステップにおいて、第１パターンの線幅が時間に対して直線的に変化しない場合がある。
また、第２トリミングステップにおいて、ＳｉＯ２膜よりなる保護膜がトリミング処理でトリミングされる場合があり、図１０（ｂ）に示すように、第２トリミングステップが行われた後、第１パターンの線幅は、ＴＭ１−ΔＴＳ１＋ΔＴＤ１−ΔＴＰ１となる。このように、第２トリミングステップが行われる間に第１パターンの線幅が所定の線幅から変化してしまうため、第２パターンの線幅が所定の線幅から変化した第１パターンの線幅と等しくなるように制御することは困難である。また、ＳｉＯ２膜よりなる保護膜の線幅がトリミングされて細くなる速度が、第２パターンの線幅がトリミングされて細くなる速度よりも大きい場合もあり、第２パターンの最初の線幅が大きい場合に、トリミング処理を行う時間ｔｓ２を長くしても第２パターンの線幅を所定の線幅から変化した第１パターンの線幅と等しくなるように制御することはできない。
一方、本実施の形態に係る微細パターンの形成方法を用いる場合、図１０（ａ）に示すように、保護膜堆積ステップにおいて、第１パターンの線幅が時間に対して直線的に変化する。従って、第１トリミングステップのトリミング処理する時間であるｔｓ１、保護膜堆積ステップの保護膜を堆積する時間であるｔｄ１を制御することによって、第１パターンの線幅を所定の幅であるＴＭ１−ΔＴＳ１＋ΔＴＤ１に容易に制御することができる。
また、第２トリミングステップにおいて、第１パターンを構成するエッチングガスの反応生成物よりなる保護膜は、トリミング処理されない。すなわち、第２トリミングステップを行った後においても、図１０（ａ）に示すように、第１パターンの幅は、所定の幅であるＴＭ１−ΔＴＳ１＋ΔＴＤ１のままである。従って、第２トリミングステップのトリミング処理する時間ｔｓ２を制御することにより、容易に、第２パターンの線幅を制御することができ、更に、所定の幅であるＴＭ１−ΔＴＳ１＋ΔＴＤ１と等しくすることもできる。
なお、時間制御の詳細については、以下のように行う。
予め、第１パターン又は第２パターンのパターン幅（初期値）を測定しておく。次に、同一の条件で本実施の形態におけるトリミング処理又は保護膜堆積処理を実施し、適当な時間で処理を止め、そのときのパターン幅を測定する。ここで測定されたパターン幅と初期値との差を求める。そして、パターン幅の差と処理時間から、トリミング処理又は保護膜堆積処理における第１パターン又は第２パターンのパターン幅の増加率又は減少率（図１０（ａ）における線の傾き）を算出する。
以上、本実施の形態によれば、第１トリミングステップから保護膜堆積ステップまでの工程数を削減することができるとともに、第１パターンのＣＤ値と第２パターンのＣＤ値との差を小さくすることができ、第１パターンを転写した被エッチング層のパターンのＣＤ値と、第２パターンを転写した被エッチング層のパターンのＣＤ値との差を小さくすることができる。
（第２の実施の形態）
次に、図８乃至図９Ｃを参照し、本発明の第２の実施の形態に係る微細パターンの形成方法について説明する。
図８は、本実施の形態に係る微細パターンの形成方法の各工程の手順を説明するためのフローチャートである。図９Ａ乃至図９Ｃは、本実施の形態に係る微細パターンの形成方法を説明するための図であり、各工程における微細パターンの構造を模式的に示す断面図である。また、図８のステップＳ２１乃至ステップＳ３１の各々の工程が行われた後の微細パターンの構造は、図９Ａ（ａ）乃至図９Ｃ（ｋ）の各々の断面図で示される構造に対応する。
本実施の形態に係る微細パターンの形成方法は、薄膜上にハードマスク膜を一層積層する点において、ハードマスク膜を有しない第１の実施の形態と相違する。
すなわち、本実施の形態に係る微細パターンの形成方法は、図８に示すように、第１の形状加工工程と、第２の形状加工工程と、エッチング工程とを有し、基板上に形成した薄膜の微細加工を行う微細パターンの形成方法である。始めに、第１の形状加工工程を行う。第１の形状加工工程は、薄膜、ハードマスク膜及び反射防止膜を形成するステップと、第１のレジスト膜を形成するステップと、第１のパターン形成ステップと、第１トリミングステップと、保護膜堆積ステップとを含む。第１の形状加工工程を行った後、第２の形状加工工程を行う。第２の形状加工工程は、第２のレジスト膜を形成するステップと、第２のパターン形成ステップと、第２トリミングステップとを含む。第２の形状加工工程を行った後、反射防止膜、保護膜、ハードマスク膜及び薄膜をエッチング処理するエッチング工程を行う。薄膜、ハードマスク膜及び反射防止膜を形成するステップはステップＳ２１の工程を含み、第１のレジスト膜を形成するステップはステップＳ２２の工程を含み、第１のパターン形成ステップはステップＳ２３の工程を含み、第１トリミングステップはステップＳ２４の工程を含み、保護膜堆積ステップはステップＳ２５の工程を含み、第２のレジスト膜を形成するステップはステップＳ２６の工程を含み、第２のパターン形成ステップはステップＳ２７の工程を含み、第２トリミングステップはステップＳ２８の工程を含み、エッチング工程はステップＳ２９乃至ステップＳ３１の工程を含む。
なお図８に示すように、ステップＳ２４とステップＳ２５の工程は、同一チャンバ（処理容器）内で連続処理される。
ステップＳ２１は、基板上に薄膜及び反射防止膜を形成する工程である。図９Ａ（ａ）は、ステップＳ２１の工程が行われた後の微細パターンの構造を示す断面図である。
ステップＳ２１では、図９Ａ（ａ）に示すように、半導体基板１５１上に、薄膜１５２及びハードマスク膜１５２ａを形成する。薄膜１５２は後に微細パターンに加工される膜であり、ハードマスク膜１５２ａは薄膜１５２を微細パターンにエッチングするためのエッチングマスクとなる膜であり、薄膜１５２と異なる膜よりなり、かつ、薄膜１５２に対してエッチング選択比がとれる膜よりなる。例えば、薄膜１５２が導電性ポリシリコン膜の場合には、ハードマスク膜１５２ａには、例えばＳｉＮやＳｉＯ２の絶縁膜が選ばれる。次いで、ハードマスク膜１５２ａ上に反射防止材料を塗布し、反射防止膜（ＢＡＲＣ）１５３を形成する。
次に、ステップＳ２２及びステップＳ２３の１回目のフォトリソグラフィを行う。
ステップＳ２２は、第１のレジスト膜１５４を成膜する工程である。図９Ａ（ｂ）は、ステップＳ２２の工程が行われた後の微細パターンの構造を示す断面図である。
図９Ａ（ｂ）に示すように、反射防止膜（ＢＡＲＣ）１５３上にレジストを塗布し、第１のレジスト膜１５４を形成する。
次に、ステップＳ２３を含む第１のパターン形成ステップを行う。ステップＳ２３は、成膜された第１のレジスト膜１５４を露光、現像して第１のレジスト膜よりなるパターン１５４ａを形成する工程である。また、図９Ａ（ｃ）は、ステップＳ２３の工程が行われた後の微細パターンの構造を示す断面図である。
図９Ａ（ｃ）に示すように、フォトリソグラフィ技術を用いて、第１のレジスト膜１５４を、第１のピッチｐ１を有し、第１のレジスト膜よりなるパターン１５４ａに加工する。従って、第１のレジスト膜よりなるパターン１５４ａは、第１のピッチｐ１で配列する。また、本実施の形態では、第１のレジスト膜よりなるパターン１５４ａの一例として、第１のピッチｐ１を露光装置の解像限界とする。
次に、ステップＳ２４を含む第１トリミングステップを行う。ステップＳ２４は、第１のレジスト膜よりなるパターン１５４ａをトリミング処理（第１回トリミング処理）し、第１のレジスト膜よりなるパターン１５４ｂを形成する工程である。また、図９Ａ（ｄ）は、ステップＳ２４の工程が行われた後の微細パターンの構造を示す断面図である。トリミング処理の方法は、特に限定されるものではなく、第１の実施の形態と同様の条件で行うことができる。
また、本実施の形態において、ステップＳ２４は、酸素含有ガスプラズマ又はオゾンガスを用い、エッチング装置の処理容器内で行われる。
次に、ステップＳ２４に引続いて、エッチング装置の処理容器内でステップＳ２５の工程を含む保護膜堆積ステップを行う。ステップＳ２５は、エッチング装置の処理容器内にエッチングガスを供給し、トリミング処理された第１のレジスト膜よりなるパターン１５４ｂ及び反射防止膜（ＢＡＲＣ）１５３上に、エッチングガスの反応生成物よりなる保護膜１５５を堆積させ、第１パターン１５４ｃに加工する保護膜堆積処理（レジストフリージング処理又はハードニング処理）を行う保護膜堆積ステップである。また、図９Ｂ（ｅ）は、ステップＳ２５の工程が行われた後の半導体装置の構造を示す断面図である。
フルオロカーボンガス又はハロゲン含有ガスを含むエッチングガスをエッチング装置の処理容器内に供給し、エッチングガスが単独で又は第１のレジスト膜よりなるパターン１５４ｂ若しくは反射防止膜（ＢＡＲＣ）１５３の表面と反応して生成する反応生成物よりなる保護膜１５５を堆積するのは、第１の実施の形態と同様である。
次に、ステップＳ２６及びステップＳ２７の２回目のフォトリソグラフィを行う。
ステップＳ２６は、第２のレジスト膜１５７を成膜する工程である。図９Ｂ（ｆ）は、ステップＳ２５の工程が行われた後の微細パターンの構造を示す断面図である。
図９Ｂ（ｆ）に示すように、保護膜１５５上にレジストを塗布し、第２のレジスト膜１５７を形成する。
なお、ステップＳ２５の工程が行われた後、ステップＳ２６の工程を行う際に、保護膜１５５上に、再度反射防止材料を塗布して反射防止膜（ＢＡＲＣ）を形成し、その後ステップＳ２６を行ってもよい。その場合は、反射防止膜（ＢＡＲＣ）が形成された保護膜１５５上にレジストを塗布し、第２のレジスト膜１５７を形成することになる。
次に、ステップＳ２７を含む第２のパターン形成ステップを行う。ステップＳ２７は、成膜された第２のレジスト膜１５７を露光、現像して第２のピッチｐ２を有する第２のレジスト膜よりなるパターン１５７ａを形成する工程である。また、図９Ｂ（ｇ）は、ステップＳ２７の工程が行われた後の微細パターンの構造を示す断面図である。このとき第２のレジスト膜よりなるパターン１５７ａのピッチは、第２のピッチｐ２である。また、本実施の形態では、第２のレジスト膜よりなるパターン１５７ａは、１回目のフォトリソグラフィでトリミング処理される前の第１のレジスト膜よりなるパターン１５４ａと同じライン・アンド・スペースパターンである。従って、第２のレジスト膜よりなるパターン１５７ａは、第１のピッチｐ１に略等しい第２のピッチｐ２で配列する。さらに、第２のレジスト膜よりなるパターン１５７ａは、加工された第１パターン１５４ｃのライン間に配置され、第１パターン１５４ｃと第２のレジスト膜よりなるパターン１５７ａとが交互に配置されるように加工する。すなわち、第２のレジスト膜よりなるパターン１５７ａは、第１のピッチｐ１の略半分ずらして第１パターン１５４ｃと交互に配列する。
次に、ステップＳ２８を含む第２トリミングステップを行う。ステップＳ２８は、第２のレジスト膜よりなるパターン１５７ａをトリミング処理し、第２パターン１５７ｂに加工する工程である（第２回トリミング処理）。また、図９Ｂ（ｈ）は、ステップＳ２８の工程が行われた後の微細パターンの構造を示す断面図である。ここでも、トリミング処理の方法は、特に限定されるものではなく、トリミング処理の条件の一例は、酸素ラジカル、又はオゾンガスを含む雰囲気中、温度は室温〜１００℃である。
第２回トリミング処理により、第１パターン１５４ｃ及び第２パターン１５７ｂからなるレジストパターンが形成される。このレジストパターンは、第１パターン１５４ｃと第２パターン１５７ｂとが交互に配置されたパターンであるので、そのピッチｐ３は、ピッチｐ１、及びｐ２よりも狭いピッチ、本実施の形態では、ピッチｐ１及びｐ２のほぼ１／２のピッチとなる。このように、別々に形成された第１パターン１５４ｃと第２パターン１５７ｂとを交互に配置することで、解像限界以下のピッチを有するレジストパターンを形成することができる。
その後、ステップＳ２９乃至ステップＳ３１のエッチング工程を行う。ステップＳ２９は、反射防止膜（ＢＡＲＣ）１５３及び保護膜１５５をエッチング処理する工程であり、図９Ｃ（ｉ）に示すように、第１パターン１５４ｃに加工された第１のレジスト膜及び第２パターン１５７ｂに加工された第２のレジスト膜をエッチングのマスクに用いて、反射防止膜（ＢＡＲＣ）１５３、及び保護膜１５５をエッチング処理する。ステップＳ３０は、ハードマスク膜１５２ａをエッチング処理する工程であり、図９Ｃ（ｊ）に示すように、第１パターン１５４ｃに加工された第１のレジスト膜、第２パターン１５７ｂに加工された第２のレジスト膜、並びに反射防止膜（ＢＡＲＣ）１５３及び保護膜１５５からなるパターンをエッチングのマスクに用いて、ハードマスク膜１５２ａをエッチング処理する。ハードマスク膜１５２ａは、第１パターン１５４ｃ及び第２パターン１５７ｂよりなる第３パターンを有する。ステップＳ３１は、薄膜１５２をエッチング処理する工程であり、図９Ｃ（ｋ）に示すように、反射防止膜（ＢＡＲＣ）１５３、保護膜１５５、第１パターン１５４ｃに加工された第１のレジスト膜、及び第２パターン１５７ｂに加工された第２のレジスト膜を除去した後、第３パターンに加工されたハードマスク膜１５２ａをエッチングのマスクに用いて薄膜１５２をエッチングし、薄膜１５２を所望とする微細パターンに加工する。ハードマスク膜１５２ａのピッチｐ３´は、第１パターン１５４ｃ及び第２パターン１５７ｂよりなるパターンのピッチｐ３とほぼ同じであり、解像限界以下である。よって、ハードマスク膜１５２ａをエッチングのマスクに用いてエッチングされた薄膜１５２のピッチｐ４は解像限界以下になる。このようにして、本実施の形態では、解像限界以下のピッチを有する微細パターンを形成することができる。
また、本実施の形態では、ハードマスク膜１５２ａを薄膜１５２に対して選択比の高い材料を用いることによって、第１の実施の形態よりも更に、薄膜１５２への形状の転写精度を高めることができる。更に、第１トリミングステップから保護膜堆積ステップを行うまでの工程数を削減することができるとともに、第１パターンのＣＤ値と第２パターンのＣＤ値との差を小さくすることができることは、第１の実施の形態と同様である。従って、被エッチング層である薄膜をエッチングするためにハードマスク膜を加えて積層した構造を用いる場合においては、第１パターンを転写した被エッチング層のパターンのＣＤ値と、第２パターンを転写した被エッチング層のパターンのＣＤ値との差を更に小さくすることができる。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
２０ エッチング装置
２２ 処理容器（チャンバ）
２３ 載置台
２４ シャワーヘッド
２５ ＴＭＰ
２６ ＡＰＣバルブ
２７、３５ 高周波電源
２８、３６ 整合器
２９ 下部ガス供給部
３０ 上部ガス供給部
３１ 第１のバッファ室
３２ 第２のバッファ室
３３、３４ ガス通気孔
４０ 成膜装置
１０１、１５１ 半導体基板
１０２、１５２ 薄膜
１５２ａ ハードマスク膜
１０３、１５３ 反射防止膜（ＢＡＲＣ）
１０４、１５４ 第１のレジスト膜
１０４ａ、１０４ｂ、１５４ａ、１５４ｂ 第１のレジスト膜よりなるパターン
１０４ｃ、１５４ｃ 第１パターン
１０５、１５５ 保護膜
１０５ａ ＳｉＯ２膜
１０７、１５７ 第２のレジスト膜
１０７ａ、１５７ａ 第２のレジスト膜よりなるパターン
１０７ｂ、１５７ｂ 第２パターン

Claims (14)

  1. 第１の形状加工工程と、第２の形状加工工程と、エッチング工程とを有し、基板上に形成した薄膜の微細加工を行う微細パターンの形成方法であって、
    前記第１の形状加工工程は、
    前記薄膜の上に、第１のピッチで配列し、第１のレジスト膜よりなるパターンを形成する第１のパターン形成ステップと、
    前記第１のレジスト膜よりなるパターンをトリミング処理する第１トリミングステップと、
    トリミング処理された前記第１のレジスト膜よりなるパターンの上にエッチングガスの反応生成物よりなる保護膜を堆積し、第１パターンに加工する保護膜堆積ステップと
    を有し、
    前記第２の形状加工工程は、
    前記保護膜の上に、前記第１のピッチと略等しい第２のピッチで配列し、かつ、前記第１のピッチの略半分ずらして前記第１パターンと交互に配列し、第２のレジスト膜よりなるパターンを形成する第２のパターン形成ステップと、
    前記第２のレジスト膜よりなるパターンをトリミング処理し、第２パターンに加工する第２トリミングステップと
    を有し、
    前記エッチング工程において、前記第１パターンに加工された前記第１のレジスト膜及び前記第２パターンに加工された前記第２のレジスト膜を用いて、前記薄膜をエッチング処理することを特徴とする微細パターンの形成方法。
  2. 前記第１のパターン形成ステップにおいて、ハードマスク膜で被覆された前記薄膜の上に第１のレジスト膜よりなるパターンを形成し、
    前記エッチング工程において、前記第１パターンに加工された前記第１のレジスト膜及び前記第２パターンに加工された前記第２のレジスト膜を用いて、前記ハードマスク膜をエッチング処理し、前記第１パターン及び前記第２パターンよりなる第３パターンに加工された前記ハードマスク膜を用いて、前記薄膜をエッチング処理することを特徴とする、請求項１に記載の微細パターンの形成方法。
  3. 前記保護膜堆積ステップにおいて、エッチング装置内でエッチングガスを供給して保護膜を堆積することを特徴とする、請求項１又は２に記載の微細パターンの形成方法。
  4. 前記第１トリミングステップにおいて、前記エッチング装置内でトリミング処理を行い、
    前記保護膜堆積ステップにおいて、前記エッチング装置内で引続き保護膜を堆積することを特徴とする、請求項３に記載の微細パターンの形成方法。
  5. 前記第１パターン形成ステップにおいて、反射防止膜を介して第１のレジスト膜よりなるパターンを形成することを特徴とする、請求項１乃至４のいずれか一項に記載の微細パターンの形成方法。
  6. 前記第１トリミングステップのトリミング処理する時間と、前記保護膜堆積ステップの保護膜を堆積する時間とを制御することにより、所定の線幅を有する前記第１のパターンに加工し、
    前記第２のパターンの線幅が前記所定の線幅と等しくなるように、前記第２トリミングステップのトリミング処理する時間を制御することを特徴とする、請求項１乃至５のいずれか一項に記載の微細パターンの形成方法。
  7. 前記薄膜は、ＳｉＮ、ＳｉＯ２、アモルファスシリコン、ポリシリコンのうちの少なくとも一つであることを特徴とする、請求項１乃至６のいずれか一項に記載の微細パターンの形成方法。
  8. 前記反射防止膜は、アモルファスカーボン、ポリフェノール、フォトレジストのうちの少なくとも一つであることを特徴とする、請求項５に記載の微細パターンの形成方法。
  9. 前記エッチングガスは、フルオロカーボンを含むことを特徴とする、請求項１乃至６のいずれか一項に記載の微細パターンの形成方法。
  10. 前記エッチングガスは、ハロゲン含有ガスを含むことを特徴とする、請求項１乃至６のいずれか一項に記載の微細パターンの形成方法。
  11. 前記フルオロカーボンは、ＣＨ３Ｆ、ＣＨＦ３、ＣＦ４のうちの少なくとも一つであることを特徴とする、請求項９に記載の微細パターンの形成方法。
  12. 前記ハロゲン含有ガスは、ＨＢｒ、ＳＦ６のうちの少なくとも一つであることを特徴とする請求項１０に記載の微細パターンの形成方法。
  13. 前記第１トリミングステップにおいて、酸素含有ガスプラズマ又はオゾンガスを用いてトリミング処理することを特徴とする、請求項１乃至６の何れか一項に記載の微細パターンの形成方法。
  14. 前記酸素含有ガスプラズマは、Ｏ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスのうちの少なくとも一つをプラズマ化したものであることを特徴とする請求項１３に記載の微細パターンの形成方法。
JP2009001745A 2009-01-07 2009-01-07 微細パターンの形成方法 Pending JP2010161162A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009001745A JP2010161162A (ja) 2009-01-07 2009-01-07 微細パターンの形成方法
KR1020090103383A KR101080861B1 (ko) 2009-01-07 2009-10-29 미세 패턴의 형성 방법
US12/651,519 US8273258B2 (en) 2009-01-07 2010-01-04 Fine pattern forming method
TW099100130A TWI479565B (zh) 2009-01-07 2010-01-06 The formation of fine graphics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009001745A JP2010161162A (ja) 2009-01-07 2009-01-07 微細パターンの形成方法

Publications (1)

Publication Number Publication Date
JP2010161162A true JP2010161162A (ja) 2010-07-22

Family

ID=42311039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001745A Pending JP2010161162A (ja) 2009-01-07 2009-01-07 微細パターンの形成方法

Country Status (4)

Country Link
US (1) US8273258B2 (ja)
JP (1) JP2010161162A (ja)
KR (1) KR101080861B1 (ja)
TW (1) TWI479565B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134199A (ja) * 2010-12-20 2012-07-12 Tokyo Electron Ltd 炭素含有薄膜のスリミング方法及び酸化装置
JP2013543282A (ja) * 2010-11-23 2013-11-28 東京エレクトロン株式会社 インライン限界寸法スリミングによるダブルパターニング
JP2015088751A (ja) * 2013-10-28 2015-05-07 エーエスエム アイピー ホールディング ビー．ブイ． 低減されたトリミングレートで炭素含有膜をトリミングする方法
US9691627B2 (en) 2015-01-14 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices using auxiliary layers for trimming margin

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093495A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
US8382997B2 (en) * 2010-08-16 2013-02-26 Tokyo Electron Limited Method for high aspect ratio patterning in a spin-on layer
EP2423796B1 (en) 2010-08-24 2019-10-02 LG Electronics Inc. Mobile terminal and displaying method thereof
US8298953B2 (en) * 2010-12-20 2012-10-30 Infineon Technologies Ag Method for defining a separating structure within a semiconductor device
US8334083B2 (en) 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
JP2013058688A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
WO2013085290A1 (ko) * 2011-12-07 2013-06-13 주식회사 테스 반도체소자 제조방법
KR101305904B1 (ko) * 2011-12-07 2013-09-09 주식회사 테스 반도체소자 제조방법
EP2833204B1 (fr) * 2013-08-02 2017-06-14 Rolex Sa Procede de traitement d'une couche de resine photosensible et procede de fabrication d'un composant metallique
US9099400B2 (en) 2013-09-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device manufacturing methods
KR102107227B1 (ko) * 2013-12-02 2020-05-07 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
CN103779232B (zh) 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法
US9673055B2 (en) 2015-02-04 2017-06-06 Globalfoundries Inc. Method for quadruple frequency FinFETs with single-fin removal
KR101657076B1 (ko) * 2015-06-25 2016-09-20 주식회사 네패스 미세 패턴의 형성 방법
US10319613B2 (en) * 2016-12-13 2019-06-11 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide
US10359699B2 (en) * 2017-08-24 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
KR102636427B1 (ko) * 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US11329089B1 (en) 2019-06-07 2022-05-10 Gigajot Technology, Inc. Image sensor with multi-patterned isolation well
JPWO2020100339A1 (ja) * 2019-06-26 2021-02-15 株式会社日立ハイテク プラズマ処理方法
CN113035694B (zh) * 2019-12-25 2024-09-10 中微半导体设备(上海)股份有限公司 刻蚀方法
CN116639883B (zh) * 2023-05-30 2024-05-24 郑州恒昊光学科技有限公司 一种雾凇状冰花效果手机玻璃后壳的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471222A (ja) * 1990-07-12 1992-03-05 Oki Electric Ind Co Ltd パターン形成方法
JPH09270419A (ja) * 1996-04-01 1997-10-14 Sony Corp プラズマエッチング方法
JPH1063001A (ja) * 1996-08-14 1998-03-06 Sony Corp レジスト・パターン形成方法
JP2006276869A (ja) * 2006-04-14 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
WO2008086361A1 (en) * 2007-01-10 2008-07-17 Lam Research Corporation Line end shortening reduction during etch
WO2008149988A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
JP2008306143A (ja) * 2007-06-11 2008-12-18 Toshiba Corp パターン形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206597B1 (ko) 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
US7018780B2 (en) * 1999-06-25 2006-03-28 Lam Research Corporation Methods for controlling and reducing profile variation in photoresist trimming
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
KR100823847B1 (ko) * 2006-12-20 2008-04-21 동부일렉트로닉스 주식회사 반도체 소자의 패턴 형성방법
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471222A (ja) * 1990-07-12 1992-03-05 Oki Electric Ind Co Ltd パターン形成方法
JPH09270419A (ja) * 1996-04-01 1997-10-14 Sony Corp プラズマエッチング方法
JPH1063001A (ja) * 1996-08-14 1998-03-06 Sony Corp レジスト・パターン形成方法
JP2006276869A (ja) * 2006-04-14 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
WO2008086361A1 (en) * 2007-01-10 2008-07-17 Lam Research Corporation Line end shortening reduction during etch
JP2010516059A (ja) * 2007-01-10 2010-05-13 ラム リサーチ コーポレーション エッチング中のラインエンドショートニングの低減
WO2008149988A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
JP2008306143A (ja) * 2007-06-11 2008-12-18 Toshiba Corp パターン形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013543282A (ja) * 2010-11-23 2013-11-28 東京エレクトロン株式会社 インライン限界寸法スリミングによるダブルパターニング
JP2014500625A (ja) * 2010-11-23 2014-01-09 東京エレクトロン株式会社 側壁像転写ピッチダブリング及びインライン限界寸法スリミング
KR101781246B1 (ko) * 2010-11-23 2017-09-22 도쿄엘렉트론가부시키가이샤 인라인 임계 치수 슬리밍을 이용한 이중 패터닝
JP2012134199A (ja) * 2010-12-20 2012-07-12 Tokyo Electron Ltd 炭素含有薄膜のスリミング方法及び酸化装置
US8703000B2 (en) 2010-12-20 2014-04-22 Tokyo Electron Limited Slimming method of carbon-containing thin film and oxidation apparatus
JP2015088751A (ja) * 2013-10-28 2015-05-07 エーエスエム アイピー ホールディング ビー．ブイ． 低減されたトリミングレートで炭素含有膜をトリミングする方法
US9691627B2 (en) 2015-01-14 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices using auxiliary layers for trimming margin
US10312105B2 (en) 2015-01-14 2019-06-04 Samsung Electronics Co., Ltd. Semiconductor devices using auxiliary layers for trimming margin and devices so formed

Also Published As

Publication number Publication date
TW201123299A (en) 2011-07-01
US8273258B2 (en) 2012-09-25
KR101080861B1 (ko) 2011-11-07
KR20100081916A (ko) 2010-07-15
US20100170871A1 (en) 2010-07-08
TWI479565B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI479565B (zh) The formation of fine graphics
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
TWI620246B (zh) 於抗反射塗佈層蝕刻期間使用氫以改良粗糙度及提升選擇性的方法
KR101048009B1 (ko) 기판 처리 방법
JP5577530B2 (ja) 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法
JP4638550B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US6759286B2 (en) Method of fabricating a gate structure of a field effect transistor using a hard mask
US8809196B2 (en) Method of etching a thin film using pressure modulation
US7888267B2 (en) Method for etching silicon-containing ARC layer with reduced CD bias
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
JP5638413B2 (ja) マスクパターンの形成方法
US20080293248A1 (en) Method of forming amorphous carbon film and method of manufacturing semiconductor device using the same
US7998872B2 (en) Method for etching a silicon-containing ARC layer to reduce roughness and CD
US7858270B2 (en) Method for etching using a multi-layer mask
US8252192B2 (en) Method of pattern etching a dielectric film while removing a mask layer
KR101688231B1 (ko) Ｃｏ2/ｃｏ계 처리를 이용하여 기판을 애싱하기 위한 저손상 방법
US20130122429A1 (en) Pattern forming method and manufacturing method of semiconductor device
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
US6911346B2 (en) Method of etching a magnetic material
US20090246713A1 (en) Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
US9280051B2 (en) Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer
US20050009342A1 (en) Method for etching an organic anti-reflective coating (OARC)
JP5236716B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
KR20060080292A (ko) 이층 레지스트 패턴을 이용한 패터닝 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315