[go: up one dir, main page]

KR100206597B1 - 반도체 장치의 미세패턴 제조방법 - Google Patents

반도체 장치의 미세패턴 제조방법 Download PDF

Info

Publication number
KR100206597B1
KR100206597B1 KR1019950066023A KR19950066023A KR100206597B1 KR 100206597 B1 KR100206597 B1 KR 100206597B1 KR 1019950066023 A KR1019950066023 A KR 1019950066023A KR 19950066023 A KR19950066023 A KR 19950066023A KR 100206597 B1 KR100206597 B1 KR 100206597B1
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
material layer
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950066023A
Other languages
English (en)
Inventor
배상만
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950066023A priority Critical patent/KR100206597B1/ko
Priority to JP8351625A priority patent/JP2757983B2/ja
Priority to US08/777,202 priority patent/US6015650A/en
Application granted granted Critical
Publication of KR100206597B1 publication Critical patent/KR100206597B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

반도체장치의 미세패턴 제조방법은 반도체 기판상에 축소노광장치의 분해능이하의 정밀한 미세패턴을 형성하여 반도체 장치의 집적도를 향상시킨다. 이를 위하여, 상기 반도체장치의 미세패턴 제조방법은 반도체기판의 상부의 일평면상에 형성될 다수의 미세패턴들을 비월선택하여 형성된 제1 및 제2노광마스크를 사용한다. 상기 제1 및 제2노광마스크는 서로 보완적인 위치에 위치하는 한쌍의 감광물질패턴이 반도체 기판에 순차적으로 형성되도록 한다. 그리고 상기 두개의 패턴은 하나의 미세한 중간매개물질층 패턴을 형성하는데 이용된다. 그리고 상기 중간매개물질층 패턴은 식각대상층을 패턴화하기 위하여 이용된다.

Description

반도체 장치의 미세패턴 제조 방법
제1a도 내지 제1h도는 본 발명의 실시예에 따른 반도체 장치의 미세패턴 형성방법을 설명하기 위한 반도체 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12, 14 : 제1 및 제2박막
12A,14A : 제1 및 제2박막패턴 16,26 : 제1 및 제2감광막
16A,26A : 제1 및 제2감광막패턴 18,28 : 제1 및 제2노광마스크
20,30 : 제1 및 제2투명기관 22,32 : 제1 및 제2광차단막 패턴
24 : PE-산화막 24A : PE-산화막패턴
본 발명은 반도체 장치를 제조하기 위한 방법에 관한 것으로, 특히 반도체 기판상에 축소노광장치의 분해능 이하의 정밀한 미세패턴을 형성하여 반도체 장치의 집적도를 향상시킬 수 있는 반도체장치의 미세패턴 제조방법에 관한 것이다.
최근, 반도체 장치는 많은 회로소자들을 수용하여 좀 더 많은 정보를 처리 및 저장할 수 있도록 고집적화되고 있다. 상기 반도체장치의 고집적화는 회로소자 및 상기 회로소자들을 접속시키기 위한 배선들을 되도록 좁은 영역에 정확하게 형성하는가에 좌우된다. 상기 회로소자들 및 배선들 등을 정밀하게 형성하기 위해서는 식각 공정에서 식각장벽으로 이용되는 감광막패턴을 미세하게 형성하여야 한다.
상기 감광막패턴은 통상적으로 감광막의 도포, 노광, 및 현상의 공정에 의하여 형성된다. 상기 노광공정은 노광마스크에 의하여 선택적으로 노출되는 감광막의 표면에 광을 조사하는 사진 전사 장치 또는 축소 노광 장치(Step and Repeat; 이하 스테퍼라 함)에 의하여 수행된다. 상기 스테퍼의 성능이 상기 감광막패턴을 미세하게 구분하는 중요한 요소가 되며, 상기 스테퍼가 얼마 만큼 미세하게 형성할 수 있는가의 척도를 스테퍼의 분해능이라 한다. 상기 스테퍼의 분해능 R은
R = k × λ/NA
으로 표현되며, 여기서 k는 공정 상수, λ는 광원의 광파장 그리고 NA는 스테퍼의 랜즈 구경에 관계되는 상수 이다. 상기 식에서 나타난 광의 파장, 랜즈 구경 및 고정 상수는 일정 한계 이하로 조절될 수 없으며, 이로 인하여 상기 스테퍼의 분해능은 일정 한계 이하의 값을 가질 수 없다. 예를 들어, 파장이 각각 436, 365 및 248nm인 G-라인, i-라인 및 엑시머 레이저를 광원으로하는 스테퍼의 광 분해능으로는 약 0.7, 0.5 또는 0.3μm정도 크기의 패턴이 한계이다.
그리고 상기 노광마스크는 상기 스테퍼의 광분해능 보다 큰 이격 거리에 배열된 광차단패턴들을 구비하여야 한다. 이는 상기 광차단패턴들간의 거리가 상기 스테퍼의 광분해능 보다 짧을 경우 광의 회절에 의하여 감광막의 표면이 원하는 영역보다 더 크게 노광되기 때문이다. 이로 인하여, 종래의 미세패턴 형성방법은 0.3㎛이하의 미세한 패턴을 형성할 수 없어 1G DRAM(Giga Dynamic Random Access Memory)이상의 집적도를 갖는 반도체 장치의 개발을 곤란하게 하였다.
본 발명의 목적은 반도체 기판상에 축소노광장치의 분해능 이하의 정밀한 미세패턴을 형성하여 제조단가를 상승시킴 없이 반도체 장치의 집적도를 향상시킬 수 있는 반도체장치의 미세패턴 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 반도체 장치의 미세패턴 제조방법은 반도체기판의 상부의 일평면상에 형성될 다수의 미세패턴들을 비월선택하여 제1 및 제2노광마스크를 형성하는 공정과, 상기 반도체 기판의 상부에 식각대상물질층 및 제1감광막을 순차적으로 형성하는 공정과, 상기 제1노광마스크를 이용하여 상기 제1감광막을 선택적으로 제거하여 상기 식각대상물질층을 선택적으로 노출시키는 제1감광막 패턴을 형성하는 공정과, 상기 구조물을 갖는 상기 반도체 기판의 표면에 균일한 두께의 중간매개물질층을 형성하는 공정과, 상기 중간매개물질층의 상부에 균일한 표면을 갖는 제2감광막을 형성하는 공정과, 상기 제2노광마스크를 이용하여 상기 제2감광막을 선택적으로 제거하여 상기 제1감광막 패턴의 사이의 중간지점에 위치하고 상기 중간매개물질층을 선택적으로 노출시키는 제2감광막패턴을 형성하는 공정과, 상기 제2감광막을 마스크로 이용하여 상기 중간매개물질층을 선택적으로 제거하여 상기 제2감광막 패턴의 하부에 위치하는 중간매개물질층 패턴을 형성하고, 상기 제1감광막 패턴을 완전히 노출시키고, 상기 제1감광막 패턴과 함께 상기 식각대상물질층을 선택적으로 노출시키는 제2감광막 패턴을 형성하는 공정과, 상기 제1 및 제2감광막 패턴을 마스크로 이용한 식각법에 의하여 상기 식각대상물질층을 선택적으로 제거하여 상기 식각대상물질층 패턴을 형성하는 공정을 구비한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
제1a도 내지 제1g도는 본 발명의 실시예에 따른 반도체장치의 미세패턴 제조방법을 단계별로 설명하기 위한 반도체장치의 단면을 도시한다.
제1a도를 참조하면, 반도체장치는 소정의 하부 구조를 가지는 실리콘 반도체기판(10)의 상부에 순차적으로 형성된 제1 및 제2 박막(12,14)와 제1 감광막(16)을 형성한다. 상기 반도체 기판(10)은 실리콘 웨이퍼이고, 상기 제1박막(12)은 패턴을 형성하기 위한 것으로 금속물질을 증착함에 의하여 형성된다. 상기 제2박막(14)은 중간매개층으로 역시 금속물질을 증착함에 의하여 형성된다.
그다음 상기 제1감광막(16)을 제1노광마스크(18)를 사용하여 조사되는 광빔(11)에 의하여 선택적으로 노광된다. 상기 제1노광마스크(18)은 석영(Quartz)으로된 제1투명기판(20)과, 상기 제1투명기판(20)의 하면에 형성된 광차단막패턴(22)로 구성된다. 그리고 상기 광차단막 패턴(22)는 크롬에 의하여 형성된다.
제1b도를 참조하면, 상기 제2박막(14)의 상부에 형성된 제1감광막 패턴(16A)이 형성되어 있다. 상기 제1감광막 패턴(16A)는 상기 노광된 부분의 상기 제1감광막(16)이 현상공정에 의하여 제거됨에 의하여 형성되고, 상기 제2박막(14)을 선택적으로 노출시킨다. 상기 제1감광막 패턴(16A)은 350℃ 부근의 고열(13)에 의하여 1분간 열처리되거나, 100℃ 부근의 고열(13)에 의하여 0.5분간 열처리되거나, 또는 220℃부근의 고열(13)에 의하여 1분간 열처리되어 베이킹(Baking) 된다.
제1c도를 참조하면, 상기 고온 열처리에 인하여 생성된 제1감광막 패턴(16B)및 상기 선택적으로 노출된 제2박막(14)의 상부에 플라즈마 유도 화학기상증착산화막(Plasma Enhancement Chemical Vapor Deposition; 이하 PE-산화막이라함, 24)을 형성한다. 상기 PE-산화막(24)는 100∼1500A°의 두께를 갖도록 형성된다.
제1d도를 참조하면, 상기 PE-산화막(24)의 상부에 균일한 표면을 갖는 제2감광막(26)을 형성하고, 상기 제2감광막(26)은 제2노광마스크(28)를 사용하여 광빔(11)에의하여 선택적으로 노광한다. 이때 상기 제2 노광마스크(28)는 석영(Quartz)으로 된 제2 투명기관(30)과, 상기 제2 투명기관 (30)의 하부면에 형성된 제2 광차단막 패턴(32)를 구비하는 것으로서, 상기 제2 광차단막 패턴(32)은 크롬으로 형성된 것이며, 상기 제1 광차단막 패턴(24) 사이의 중간지점에 위치하여 상기 제1 광차단막 패턴(24)과 중첩되지 않는다. 상기 제1 광차단막 패턴(24)은 인접한 패턴과 광빔의 파장에 비하여 큰 거리를 두고 이격되어 광빔의 회절현상이 발생되지 않도록 한다. 마찬가지로, 상기 제2광차단막 패턴(32)도 인접한 패턴과 상기 광빔의 파장에 비하여 매우 큰 거리를 두고 이격되어 광빔의 회절현상을 방지한다.
그리고 상기 PE-산화막(24)는 차후에 자신의 상부에 형성되는 감광막의 표면이 균일하게 되도록 함과 아울러 자신의 상부에 형성되는 감광막의 노광시 상기 감광막에 충분한 광량이 전달되도록 한다. 이는 상기 제1감광막 패턴(16A)이 빛을 흡수하지 못하도록 하는 것에 기인한다. 또한, 상기 PE-산화막(24)는 상기 노광된 부분의 제2감광막(26)이 완전하게 제거되도록 하여 제2 및 제1박막(14,12)의 식각공정시 패턴의 폭이 변화되지 않도록 안정되게 유지시킨다. 또한, 상기 PE-산화막(24)은 동일한 기능을 담당할 수 있는 텅스텐-실리콘막(WSi) 또는 티타늄합금(예를 들면, TiN)막에 의하여 대치될 수 있다.
제1e도를 참조하면, 상기 제2감광막(26)의 노광된 영역들은 현상공정에 의하여 제거되어, 제2감광막패턴(26A)을 형성한다. 상기 제2감광막패턴(26A)은 상기 제1감광막패턴(16A)의 사이의 중간에 위치하고, 그리고 상기 PE-산화막(24)를 선택적으로 노출시킨다.
제1f도를 참조하면, 상기 제2감광막패턴(26A)에 의하여 노출된 PE-산화막(24)는 플라즈마 가스(15)를 이용한 건식 식각공정으로 제거하여, 상기 제2감광막패턴(26A)의 하부에 위치하는 PE-산화막패턴(24A)이 형성되도록 한다. 이 결과, 상기 제2박막(14)은 상기 제2감광막 패턴(26A) 및 상기 제1감광막 패턴(16A)에 의하여 선택적으로 노출된다.
그 다음 상기 선택적으로 노출된 제2박막(14)을 플라즈마 가스(15)를 이용한 건식식각공정으로 제거하여 제2박막패턴(14A)을 형성한다. 상기 제2박막패턴(14A)은 상기 제1감광막 패턴(16A) 및 상기 PE-산화막패턴(24A)의 하부에 분산 위치되어 상기 제1박막(12)을 선택적으로 노출시킨다.
제1g도를 참조하면, 상기 제1박막(12)의 노출부분들을 플라즈마 가스를 이용한 건식긱각공정에 의하여 제거하여 제1박막패턴(12A)을 형성한다. 상기 제1감광막 패턴(12A)은 상기 반도체기판(10)의 표면을 선택적으로 노출시킨다. 상기 제1박막(12)의 식각공정시, 상기 제2감광막패턴(26A)은 상기 플라즈마 가스(13)에 의하여 대부분 제거되어 잔여감광막이 상기 PE-산화막 패턴(24A)의 상부에 남게된다. 그리고 상기 제1감광막패턴(16A)은 상기 플라즈마 가스에 의하여 완전히 제거되어 하부에 위치하는 상기 제2박막패턴(14A)을 노출시킨다.
제1h도를 참조하면, 상기 제1박막패턴(12A)의 상부에 적층된 제2박막패턴(14A), PE-산화막 패턴(24A) 및 잔여 감광막은 O2플라즈마 가스를 이용한 건식 식각공정 및 희석된 질산액 및 황산액을 이용한 습식긱각공정에 의하여 모두 제거되어, 상기 제1박막패턴(12A)을 완성한다.
상술한 바와 같이, 본 발명은 형성하고자하는 미세패턴에 포함된 다수의 라인들을 비월(飛越, Interlace) 선택한 라인들을 갖는 두개의 노광마스크를 이용하여, 노광마스크에서의 광빔의 회절현상을 방지 할 수 있고 나아가 감광막에 패턴영역 및 비패턴영역을 정확하게 구분할 수 있다. 그리고 본 발명은 상기 두개의 노광마스크에 따른 패턴들을 순차적으로 형성하고 취합하여 미세패턴을 정밀하게 형성할 수 있다. 그리고, 본 발명은 하나의 노광 마스크로 형성되는 경우 보다 높은 광분해능을 얻을 수 있고 매우 큰 공정마진을 갖는다. 상기 향상된 광분해능 및 공정마진으로 인하여, 본 발명은 기존의 스테퍼를 이용하여 미세 패턴을 정밀하게 형성할 수 있고, 더 나아가 반도체장치의 집적도를 일정한 한계(예를 들면, 1G DRAM)이상으로 향상시킬 수 있다.

Claims (6)

  1. 반도체 기판의 상부에 식각대상물질층 및 제1감광막을 순차적으로 형성하는 공정과, 상기 제1감광막을 제1노광마스크로 선택 노광하여 제1감광막패턴을 형성하되, 형성하고자하는 패턴에 대응되는 부분이 비월 선택된 제1노광마스크를 사용하여 형성하는 공정과, 상기 구조의 전표면에 중간매개물질층을 형성하는 공정과, 상기 중간매개물질층의 상부에 제2감광막을 형성하는 공정과, 상기 제2감광막을 선택 노광하여 상기 제1감광막패턴 사이의 중간지점에 위치하는 제2감광막패턴을 형성하되, 상기 제1노광마스크의 비월선택된 패턴들 사이에 패턴을 구비하는 제1노광마스크를 사용하는 형성하는 공정과, 상기 제2감광막패턴에 의해 노출되어있는 중간매개물질층을 제거하여 상기 제2감광막 패턴의 하부에 위치하는 중간매개물질층 패턴을 형성하고, 상기 제1감광막 패턴을 완전히 노출시키는 공정과, 상기 제1 및 제2감광막패턴을 마스크로하여 노출되어있는 식각대상물질층을 제거하여 식각대상물질층 패턴을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 미세패턴 제조방법.
  2. 제1항에 있어서, 상기 중간매개물질충을 PE-산화막으로 100 내지 1500 A°의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 중간매물질층 TiN으로 형성하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  4. 제1항에 있어서, 상기 중간매개물질층을 WSi으로 형성하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  5. 제1항에 있어서, 상기 중간매개물질 및 상기 식각대상물질층이 플라즈마 가스를 이용한 건식식각법에 의하여 순차적이고 선택적으로 식각되도록 한 것을 특징으로 하는 반도체 장치의 미세패턴 제조방법.
  6. 제1항에 있어서, 상기 식각대상패턴의 상부에 존재하는 잔류층 패턴들이, O2플라즈마 가스를 이용한 건식식각법 및 희석된 질산액을 이용한 습식식각법에 의하여 제거되도록 하는 공정을 추가로 구비한 것을 특징으로 하는 반도체 장치의 미세패턴 제조방법.
KR1019950066023A 1995-12-29 1995-12-29 반도체 장치의 미세패턴 제조방법 Expired - Fee Related KR100206597B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950066023A KR100206597B1 (ko) 1995-12-29 1995-12-29 반도체 장치의 미세패턴 제조방법
JP8351625A JP2757983B2 (ja) 1995-12-29 1996-12-27 半導体素子の微細パターン形成方法
US08/777,202 US6015650A (en) 1995-12-29 1996-12-27 Method for forming micro patterns of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066023A KR100206597B1 (ko) 1995-12-29 1995-12-29 반도체 장치의 미세패턴 제조방법

Publications (1)

Publication Number Publication Date
KR100206597B1 true KR100206597B1 (ko) 1999-07-01

Family

ID=19447200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066023A Expired - Fee Related KR100206597B1 (ko) 1995-12-29 1995-12-29 반도체 장치의 미세패턴 제조방법

Country Status (3)

Country Link
US (1) US6015650A (ko)
JP (1) JP2757983B2 (ko)
KR (1) KR100206597B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002259B1 (ko) * 2008-05-09 2010-12-20 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 반도체 장치
KR101073858B1 (ko) * 2007-06-08 2011-10-14 도쿄엘렉트론가부시키가이샤 패터닝 방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004612A (ko) * 1999-06-29 2001-01-15 김영환 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
DE60041314D1 (de) 1999-11-10 2009-02-26 Boeing Co Herstellungsverfahren für Dünnschichtbauelemente
US7177849B2 (en) * 2000-07-13 2007-02-13 International Business Machines Corporation Method for validating an electronic payment by a credit/debit card
US6656667B2 (en) * 2001-03-14 2003-12-02 United Microelectronics Corp. Multiple resist layer photolithographic process
US6998198B2 (en) * 2001-11-30 2006-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole printing by packing and unpacking
US6740469B2 (en) 2002-06-25 2004-05-25 Brewer Science Inc. Developer-soluble metal alkoxide coatings for microelectronic applications
US6872506B2 (en) * 2002-06-25 2005-03-29 Brewer Science Inc. Wet-developable anti-reflective compositions
EP1673801B1 (en) * 2003-10-15 2014-04-09 Brewer Science, Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
US20050255410A1 (en) * 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US20070207406A1 (en) * 2004-04-29 2007-09-06 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7704680B2 (en) * 2006-06-08 2010-04-27 Advanced Micro Devices, Inc. Double exposure technology using high etching selectivity
US7914974B2 (en) 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
JP5138916B2 (ja) * 2006-09-28 2013-02-06 東京応化工業株式会社 パターン形成方法
JP5000250B2 (ja) * 2006-09-29 2012-08-15 東京応化工業株式会社 パターン形成方法
JP4987411B2 (ja) * 2006-09-29 2012-07-25 東京応化工業株式会社 パターン形成方法
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
JP2010509783A (ja) * 2006-11-14 2010-03-25 エヌエックスピー ビー ヴィ フィーチャ空間集積度を高めるリソグラフィのためのダブルパターニング方法
KR100876783B1 (ko) * 2007-01-05 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8236592B2 (en) * 2007-01-12 2012-08-07 Globalfoundries Inc. Method of forming semiconductor device
JP2009016653A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd 基板の処理方法及びコンピュータ読み取り可能な記憶媒体
JP2009065000A (ja) 2007-09-07 2009-03-26 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US8124323B2 (en) * 2007-09-25 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning a photosensitive layer
US20090104566A1 (en) * 2007-10-19 2009-04-23 International Business Machines Corporation Process of multiple exposures with spin castable film
JP5075650B2 (ja) * 2008-01-18 2012-11-21 東京応化工業株式会社 レジストパターン形成方法
US8133659B2 (en) * 2008-01-29 2012-03-13 Brewer Science Inc. On-track process for patterning hardmask by multiple dark field exposures
US20090253080A1 (en) * 2008-04-02 2009-10-08 Dammel Ralph R Photoresist Image-Forming Process Using Double Patterning
US20090253081A1 (en) * 2008-04-02 2009-10-08 David Abdallah Process for Shrinking Dimensions Between Photoresist Pattern Comprising a Pattern Hardening Step
US7862982B2 (en) * 2008-06-12 2011-01-04 International Business Machines Corporation Chemical trim of photoresist lines by means of a tuned overcoat material
JP2010028101A (ja) * 2008-06-16 2010-02-04 Sumitomo Chemical Co Ltd レジスト処理方法
JP2010016259A (ja) * 2008-07-04 2010-01-21 Panasonic Corp パターン形成方法
JP2010027978A (ja) * 2008-07-23 2010-02-04 Toshiba Corp パターン形成方法
NL2003111A1 (nl) * 2008-07-25 2010-01-26 Asml Netherlands Bv Method of designing sets of mask patterns, sets of mask patterns, and device manufacturing method.
US20100040838A1 (en) * 2008-08-15 2010-02-18 Abdallah David J Hardmask Process for Forming a Reverse Tone Image
JP4638550B2 (ja) 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2010135624A (ja) 2008-12-05 2010-06-17 Tokyo Electron Ltd 半導体装置の製造方法
US9640396B2 (en) * 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
JP2010161162A (ja) 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法
US8084186B2 (en) 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane
JP5385001B2 (ja) * 2009-05-08 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置
US8299567B2 (en) 2010-11-23 2012-10-30 International Business Machines Corporation Structure of metal e-fuse
US8916337B2 (en) 2012-02-22 2014-12-23 International Business Machines Corporation Dual hard mask lithography process
KR102825749B1 (ko) * 2020-04-16 2025-06-26 삼성디스플레이 주식회사 표시 장치의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
JP2737225B2 (ja) * 1989-03-27 1998-04-08 松下電器産業株式会社 微細パターン形成材料およびパターン形成方法
EP0394597A1 (en) * 1989-04-28 1990-10-31 International Business Machines Corporation Follow-up System for Monitoring the Etching Process in an RIE Equipment and its Application to Producing High-resolution and Reproducible Patterns
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
US5229257A (en) * 1990-04-30 1993-07-20 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
US5476753A (en) * 1991-07-22 1995-12-19 Matsushita Electric Industrial Co., Ltd. Fine pattern forming method
GB2284300B (en) * 1993-11-10 1997-11-19 Hyundai Electronics Ind Process for forming fine pattern of semiconductor device
US5494839A (en) * 1994-05-03 1996-02-27 United Microelectronics Corporation Dual photo-resist process for fabricating high density DRAM
US5652084A (en) * 1994-12-22 1997-07-29 Cypress Semiconductor Corporation Method for reduced pitch lithography

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073858B1 (ko) * 2007-06-08 2011-10-14 도쿄엘렉트론가부시키가이샤 패터닝 방법
KR101217778B1 (ko) * 2007-06-08 2013-01-02 도쿄엘렉트론가부시키가이샤 패터닝 방법
US8383522B2 (en) 2007-06-08 2013-02-26 Tokyo Electron Limited Micro pattern forming method
KR101002259B1 (ko) * 2008-05-09 2010-12-20 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 반도체 장치
KR101089337B1 (ko) * 2008-05-09 2011-12-02 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법
US8093159B2 (en) 2008-05-09 2012-01-10 Hitachi Kokusai Electric, Inc. Manufacturing method of semiconductor device, and semiconductor device
US8535479B2 (en) 2008-05-09 2013-09-17 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
JP2757983B2 (ja) 1998-05-25
US6015650A (en) 2000-01-18
JPH09205081A (ja) 1997-08-05

Similar Documents

Publication Publication Date Title
KR100206597B1 (ko) 반도체 장치의 미세패턴 제조방법
JP2803999B2 (ja) 半導体装置の微細パターン製造法
US5573634A (en) Method for forming contact holes of a semiconductor device
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
KR100186657B1 (ko) 반투명 보조패턴으로 보조된 주팬턴을 정확히 전사하기위하여 노광장치에 사용된 포토마스크와 그 제조방법
US20050069788A1 (en) Photomask, photomask manufacturing method and semiconductor device manufacturing method using photomask
JPH06266095A (ja) レティクル及びレティクル・ブランク
KR100223329B1 (ko) 반도체 소자의 미세 패턴 제조방법
US5981149A (en) Method for manufacturing semiconductor device
US6333213B2 (en) Method of forming photomask and method of manufacturing semiconductor device
US6428938B1 (en) Phase-shift mask for printing high-resolution images and a method of fabrication
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
JP3002961B2 (ja) 位相反転マスク及びその製造方法
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
US7432043B2 (en) Photo mask and method of manufacturing the same, and method of forming photosensitive film pattern of using the photo mask
JP2001005197A (ja) パターンの形成方法
JPH08123008A (ja) 位相シフトマスクおよびその製造方法
US6136480A (en) Method for fabrication of and apparatus for use as a semiconductor photomask
JP2647022B2 (ja) パターン形成方法
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR100223324B1 (ko) 반도체 장치의 미세패턴 제조방법
KR100393202B1 (ko) 패턴형성에사용되는마스크및그제조방법
KR100249725B1 (ko) 위상쉬프트포토마스크
KR101034540B1 (ko) 위상 반전 마스크 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951229

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951229

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980929

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990409

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990409

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020315

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030318

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050318

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060320

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070321

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080320

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090327

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100325

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110325

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20120323

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140309