[go: up one dir, main page]

JP2009302478A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2009302478A
JP2009302478A JP2008158269A JP2008158269A JP2009302478A JP 2009302478 A JP2009302478 A JP 2009302478A JP 2008158269 A JP2008158269 A JP 2008158269A JP 2008158269 A JP2008158269 A JP 2008158269A JP 2009302478 A JP2009302478 A JP 2009302478A
Authority
JP
Japan
Prior art keywords
wafer
double
polishing
processing
finishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008158269A
Other languages
English (en)
Inventor
Tomoaki Tajiri
知朗 田尻
Daisuke Maruoka
大介 丸岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2008158269A priority Critical patent/JP2009302478A/ja
Priority to DE102009024726A priority patent/DE102009024726A1/de
Priority to US12/456,355 priority patent/US20090311862A1/en
Publication of JP2009302478A publication Critical patent/JP2009302478A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】大口径のウェーハであっても、加工中に発生した加工歪みを除去することによって変形や割れを抑制でき、安定した製造を可能にする。
【解決手段】インゴットを切断してウェーハを得るスライス工程(S10)と、ウェーハの切断面を粗仕上げ研削する両頭研削工程(S20)と、ウェーハの周縁部を面取りする面取り工程(S22)と、スライス工程及び両頭研削工程に起因して両面に発生した加工歪みを除去するために両面を同時加工する両面同時加工工程と、少なくとも片面を当該片面ずつ仕上げ加工する片面仕上げ工程と、ウェーハを洗浄する洗浄工程(S60)と、を含む。両面同時加工工程は、両面を同時にエッチングする両面エッチング工程(S30)と、両面を同時に研磨する両面同時研磨工程(S40)と、を含み、片面仕上げ工程は、両面を片面ずつ研磨(鏡面仕上げ)する両面研磨工程(S50)とした。
【選択図】図1

Description

本発明は、半導体ウェーハ(以下、適宜、ウェーハという)の製造方法に関する。
図7〜図10は、従来の一般的なウェーハの製造方法を示すフローチャートである。図11は、スライス工程及び粗仕上げ工程に起因して加工歪みが発生したウェーハを模式的に示す側面図、図12は、反りが生じたウェーハを模式的に示す側面図である。
図7に基づいて、半導体デバイスを作製するためのウェーハの一般的な製造方法の一例を説明する。チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)等で製造された単結晶の半導体インゴットは、図7に示すように、先ず、スライス工程(ステップS10)において、円形内周刃やワイヤーソー等を用いて薄板円盤状に切断される。
次に、ステップS20の工程では、ウェーハの表裏両面(以下、両面と称する)は、ウェーハの表(おもて)面及び裏面にそれぞれ配置した砥石(図示せず)により同時に研削される。この両面同時研削(粗仕上げ工程)を、以下、「両頭研削」と称する。
ところで、スライス工程(ステップS10)において切断されたウェーハは、両面の平坦度が悪く、表面粗さも粗いため、うねりが生じている。このため、両頭研削工程(ステップS20)によってウェーハの両面の粗研削が行われ、ウェーハのうねりが除去される。
続いて、面取り工程(ステップS22)では、ウェーハの周縁部の欠片落ち防止のために当該周縁部が面取りされる。
面取り工程(ステップS22)の後は、ウェーハの両面を片面ずつ仕上げ研磨する両面研磨(片面仕上げ工程)が行われる(ステップS50)。この両面研磨により、ウェーハの平坦度は極めて高い状態に加工される。なお、説明の便宜上、以下の図中においては、ウェーハの両面のうち、片面ずつ加工する場合を「(片面+片面)」と表示している。
そして、最後に、洗浄工程(ステップS60)において、両面研磨工程(ステップS50)等により残留した砥粒や不純物等を洗浄する。これにより、所望する仕様のウェーハが得られる。
一方、ウェーハの製造方法は、要求されるウェーハの仕様(性能)等に応じて、図7に示した工程と異なる工程を含む場合もある。以下、図8〜図10に基づいて、ウェーハの他の製造方法について説明する。
すなわち、図8のステップS24に示すように、図7のステップS20に示した両頭研削工程の代わりに、粗仕上げ工程としてのラッピング工程を実施する場合もある。このラッピング工程は、スライス工程(ステップS10)時に生じたウェーハのうねりを除去して平坦度を得るために、ウェーハを平坦化するものである。図8に示すステップS24以外の工程は、図7に示した工程と同様であるので、説明を省略する。
また、図7のステップS50に示した両面研磨工程では、片面ずつ両面を研磨するのに対して、図9のステップS55に示すように、ウェーハの片面のみを鏡面研磨する片面研磨工程を実施する場合もある。この片面研磨工程(ステップS55)においても、図7のステップS50に示した両面研磨工程と同様に、ウェーハの平坦度は極めて高い状態に加工される。図9に示すステップS55以外の工程は、図7に示したステップS50以外の工程と同様であるので、説明を省略する。
また、図10に示すように、粗仕上げ工程としてのラッピング工程(ステップS24)の後、ウェーハの両面を片面ずつ仕上げ研削する両面研削(ステップS26)が行われ、更にウェーハの片面をエッチング(ステップS45)する場合もある。エッチング工程は、化学的腐食法によってウェーハの表面処理(エッチング)を行うものである。
なお、ウェーハの一面或いは両面を鏡面研磨して得られる鏡面ウェーハの製造方法において、少なくとも最終鏡面研磨工程以前にウェーハの一面或いは両面を精密切削加工する技術が提案されている(例えば、特許文献1参照)。
特公平6−61681号公報
従来のウェーハは、比較的口径の大きなものであっても、例えば直径が300mm以下であり、かつ、厚みが800μm程度である。このような従来サイズのウェーハは、粗仕上げ工程としての両頭研削工程(図7及び図9のステップS20)の後に、或いは、粗仕上げ工程としてのラッピング工程(図8及び図10のステップS24)の後に、片面ずつ仕上げ加工が実施されていたが、ウェーハの剛性が確保できていたため、前工程で生じた加工歪の影響を受けにくく、特に問題は生じていなかった。
しかしながら、近年はウェーハの更なる大口径化が進んでおり、ウェーハの直径が例えば450mm以上であり、かつ、厚みが800〜1300μm程度以下のものを製造する場合において、従来と同様の製造工程をそのまま適用すると、次のような問題点が生じていた。
すなわち、図11に示すように、ウェーハ1の両面に加工歪み1aを残留させたまま、上記両面研削や片面研磨、片面エッチング等の片面仕上げ加工をすると、当該仕上げ加工によって加工歪み1aが除去されるに従い、図12に示すように、ウェーハ1の変形(反り)が大きくなる。この変形によって片面仕上げ加工時に、ウェーハが保持された状態を維持できずに、ウェーハが外れたり、飛び出したりして設定した加工ができず、ウェーハが割れる等の不具合が発生する確率が高くなってしまう、という問題点があった。これは、ウェーハの大口径化に伴い、ウェーハの厚みが当該口径に対して相対的に薄くなると共に、ウェーハの剛性が低くなると考えられるからである。
このように、近年では、大口径のウェーハであっても、加工中に発生した加工歪みを除去することによってウェーハの変形や割れを抑制することができ、安定した製造が可能となる半導体ウェーハの製造方法の提供が望まれていた。
本発明は、上記に鑑みてなされたものであって、大口径のウェーハであっても、加工中に発生した加工歪みを除去することによってウェーハの変形や割れを抑制することができ、安定した製造が可能となる半導体ウェーハの製造方法を提供することを目的とする。
上記目的を達成するため、(1)本発明は、半導体インゴットを切断してウェーハを得るスライス工程と、前記ウェーハの切断面を粗仕上げする粗仕上げ工程と、前記ウェーハの周縁部を面取りする面取り工程と、前記スライス工程及び前記粗仕上げ工程に起因して前記ウェーハの両面に発生した加工歪みを除去するために当該両面を同時に加工する両面同時加工工程と、前記ウェーハの少なくとも片面を当該片面ずつ仕上げ加工する片面仕上げ工程と、前記ウェーハを洗浄する洗浄工程と、を含むことを特徴とする。
(1)の発明によれば、片面仕上げ工程の前に両面同時加工工程を実施することによって、片面仕上げ工程を実施する時には、スライス工程及び粗仕上げ工程に起因してウェーハの両面に発生した加工歪みを予め除去することができる。したがって、大口径のウェーハであっても、片面仕上げ工程時にウェーハの変形や割れを抑制することができ、安定した製造が可能となる半導体ウェーハの製造方法を提供することができる。
(2) (1)の発明においては、前記両面同時加工工程は、前記ウェーハの両面を同時に研磨する両面同時研磨工程と、前記ウェーハの両面を同時にエッチングする両面エッチング工程と、を含み、前記片面仕上げ工程は、前記ウェーハの両面を片面ずつ研磨する両面研磨工程と、前記ウェーハの片面のみを研磨する片面研磨工程と、前記ウェーハの片面のみをエッチングする片面エッチング工程のうちのいずれかを含むことが好ましい。
(2)の発明によれば、両面研削工程と、両面研磨工程と、片面研磨工程と、片面エッチング工程のうちのいずれかの片面仕上げ工程の前に、両面エッチング工程及び両面同時研磨工程を実施することによって、片面仕上げ工程を実施する時には、スライス工程及び粗仕上げ工程に起因してウェーハの両面に発生した加工歪みを予め除去することができる。したがって、大口径のウェーハであっても、片面仕上げ工程時にウェーハの変形や割れを抑制することができ、安定した製造が可能となる半導体ウェーハの製造方法を提供することができる。
(3) (1)又は(2)に記載の発明においては、前記ウェーハは、直径が450mm以上であり、かつ、厚みが800〜1300μmであることが好ましい。
(3)の発明によれば、近年要請されている、きわめて大口径のウェーハを歩留まり良く製造することができる。
本発明によれば、大口径のウェーハであっても、加工中に発生した加工歪みを除去することによってウェーハの変形や割れを抑制することができ、安定した製造が可能となる半導体ウェーハの製造方法を提供することができる。
以下に、本発明の実施形態を図面に基づいて詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
〔第1実施形態〕
図1は、本発明の第1実施形態に係るウェーハの製造方法を示すフローチャートである。なお、以下の説明において、既に従来技術において説明した製造工程のステップと同一のステップには、同一の符号を付して重複説明を省略又は簡略化する。
図1に基づいて、第1実施形態に係るウェーハの製造方法を説明する。半導体インゴットは、先ず、スライス工程(ステップS10)において、ワイヤーソーを用いて薄板円盤状に切断される。
なお、ワイヤソーは、所定径のピアノ線に所定径の砥粒を含む加工液を供給してスライスするため、円形内周刃よりも切り代が少ない。また、複数枚のウェーハを一括してバッチスライスできるため、円形内周刃よりも短時間でスライスできるという利点を有する。更に、大口径ウェーハを切り出す場合であっても機械的に制約を受けることが少ないため、特に本実施形態のように、大口径ウェーハ(直径450mm以上)をスライスする場合には、ワイヤソーを用いるのが好ましい。
上記スライス工程(ステップS10)において切断されたウェーハは、両面の平坦度が悪く、表面粗さも粗いため、うねりが生じている。このため、次の両頭研削(粗仕上げ)工程(ステップS20)によってウェーハのうねりが除去される。
すなわち、ステップS20の工程では、ウェーハの両面は、ウェーハの表(おもて)面及裏面にそれぞれ配置した砥石(図示せず)により両頭研削される。両頭研削は、例えば、ウェーハの両面を、互いに逆回転する砥石によって挟み込んで研削する両頭研削盤によって行われる。
次に、面取り工程(ステップS22)では、ウェーハの周縁部の欠片落ち防止のために当該周縁部が面取りされる。
次に、従来技術(図7参照)では、両頭研削工程(ステップS20)の後は、面取り工程(ステップS22)を経て両面研磨が行われていたが(ステップS50)、本実施形態では、両面研磨工程(ステップS50)の前に両面同時加工工程を実施する。
すなわち、両面同時加工工程は、スライス工程(ステップS10)及び両頭研削工程(ステップS20)に起因してウェーハの両面に発生した加工歪み(図11の加工歪み1aを参照)を除去するために当該両面を同時に加工するものである。ここで、「加工歪みを除去する」とは、その後の加工時においてウェーハの変形(図12参照)や割れが生じない程度に加工歪みを除去する、という趣旨である。
両面同時加工工程は、図1に示すように、ウェーハの両面を同時にエッチングする両面エッチング工程(ステップS30)と、ウェーハの両面を同時に研磨する両面同時研磨工程(ステップS40)と、を含む工程である。
両面エッチング工程(ステップS30)を実施する理由は、次の通りである。すなわち、上述したスライス工程(図1のステップS10)や、両頭研削工程(ステップS20)等に起因して、ウェーハの両面には加工歪み(図11の加工歪み1aを参照)が生じている。
加工歪みには、研削粉、シリコン屑等の汚れや不純物が残存する。つまり、加工歪みが存在すると、デバイスの電気特性の悪化、動作不良等の悪影響を与えると共に、ウェーハの製造工程においても汚染等の悪影響を与える。
したがって、本実施形態では、ウェーハの両面の加工歪みや不純物の除去を主目的として、両面エッチング工程(ステップS30)が実施される。なお、エッチングには、強酸性のHF(還元剤)、HNO(酸化剤)、CHCOOH(緩和剤)の混酸や強アルカリ性のKOH、NaOHが用いられることが多い。
次に、両面同時研磨工程(ステップS40)について説明する。両面同時研磨工程は、両面エッチング工程(ステップS30)を実施する理由と同様に、前工程(図1のステップS10、ステップS20等)でウェーハに発生した加工歪みを除去すると共に、ウェーハの平坦度を上げるために両面研磨装置を用いて実施される。
図示を省略するが、両面研磨装置は、両面エッチング(ステップS30)を終了したウェーハを一度に1枚ないし数枚、互いに逆回転する二枚の定盤の間隙に、キャリアプレートを介して固定し、研磨砥粒を供給しながらウェーハの両面を同時に研磨する。
以上のように、両面エッチング(ステップS30)と、両面研磨装置による両面同時研磨(ステップS40)とを実施することによって、前工程でウェーハ両面に発生した加工歪みを同時に除去することができると共に、ウェーハの平坦度を上げることができる。
したがって、その後に両面研磨工程(ステップS50)を実施しても、ウェーハの変形や割れを抑制することができ、歩留まりの良い安定した製造が可能となる。
そして、最後に、洗浄工程(ステップS60)において、前工程により残留した砥粒や不純物等を洗浄する。これにより、所望する仕様の大口径のウェーハが得られる。
以上のように、第1実施形態に係る半導体ウェーハの製造方法によれば、大口径のウェーハ(例えば、直径が450mm以上であり、かつ、厚みが800〜1300μmであるウェーハ)であっても、加工中に発生した加工歪みを除去することによってウェーハの変形や割れを抑制することができ、安定した製造が可能となる。
〔第2実施形態〕
図2は、本発明の第2実施形態に係るウェーハの製造方法を示すフローチャートである。図2のステップS24に示すように、第2実施形態は、上記第1実施形態の図1で示したステップS20の両頭研削工程の代わりに、ラッピング工程(粗仕上げ工程)を実施するものである。
このラッピング工程(ステップS24)は、スライス工程(ステップS10)時に生じたウェーハのうねりを除去して平坦度を得るために、ウェーハを平坦化するものである。なお、図2に示すステップS24以外の工程は、図1に示した上記第1実施形態のステップS20以外の工程と同様であり、また奏する効果も、上記第1実施形態が奏する効果と同様であるので、説明を省略する。
以上のように、第2実施形態に係る半導体ウェーハの製造方法によれば、上記第1実施形態の奏する効果と同様の効果を奏することができる。
〔第3実施形態〕
図3は、本発明の第3実施形態に係るウェーハの製造方法を示すフローチャートである。図3のステップS55に示すように、第3実施形態は、上記第1実施形態の図1で示したステップS50の両面研磨工程の代わりに、ウェーハの片面を鏡面研磨する片面研磨工程(片面仕上げ工程)を実施するものである。
この片面研磨工程(ステップS55)においても、図1のステップS50に示した両面研磨工程と同様に、ウェーハの平坦度は極めて高い状態に加工される。なお、図3に示すステップS55以外の工程は、上記第1実施形態の図1に示したステップS50以外の工程と同様であり、奏する効果もほぼ同様であるので、説明を省略する。
以上のように、第3実施形態に係る半導体ウェーハの製造方法によれば、上記第1実施形態の奏する効果と同様の効果を奏することができる。
〔第4実施形態〕
図4は、本発明の第4実施形態に係るウェーハの製造方法を示すフローチャートである。図4のステップS45に示すように、第4実施形態は、上記第2実施形態の図2で示した両面研磨工程(ステップS50)の代わりに、片面エッチング工程を実施する点で上記第2実施形態と異なる。
第4実施形態においても、片面エッチング工程(ステップS45)を実施する前に、両面エッチング(ステップS30)と、両面同時研磨(ステップS40)とを実施することによって、前工程のスライス工程(ステップS10)やラッピング工程(ステップS24)等でウェーハに発生した加工歪みを除去することができる。
したがって、第4実施形態に係る半導体ウェーハの製造方法によれば、その後に片面エッチング工程(ステップS45)を実施しても、ウェーハの変形や割れを抑制することができ、安定した製造が可能となる。
〔第5実施形態〕
図5は、本発明の第5実施形態に係るウェーハの製造方法を示すフローチャートである。第5実施形態は、上記第1実施形態の図1で示した両面同時研磨工程(ステップS40)を省略した点で、上記第1実施形態と異なる。また、第5実施形態は、上記従来技術の図7で示した製造方法とは、面取り工程(ステップS22)と両面研磨工程(ステップS50)との間に、両面エッチング工程(ステップS30)を付加している点で異なる。
この両面エッチング工程(ステップS30)を従来の製造工程(図7参照)に付加したことにより、前工程の両頭研削工程(ステップS20)等でウェーハに発生した加工歪みを除去することができる。
したがって、第5実施形態に係る半導体ウェーハの製造方法によれば、その後の両面研磨工程(ステップS50)において片面ずつ研磨しても、ウェーハの変形や割れを抑制することができ、安定した製造が可能となる。
〔第6実施形態〕
図6は、本発明の第6実施形態に係るウェーハの製造方法を示すフローチャートである。第6実施形態は、上記第2実施形態の図2で示した両面同時研磨工程(ステップS40)を省略した点で、上記第2実施形態と異なる。また、第6実施形態は、上記従来技術の図8で示した製造方法とは、ラッピング工程(ステップS24)と両面研磨工程(ステップS50)との間に、両面エッチング工程(ステップS30)を付加している点で異なる。
この両面エッチング工程(ステップS30)を従来の製造工程(図8参照)に付加したことにより、前工程のスライス工程(ステップS10)やラッピング工程(ステップS24)等でウェーハに発生した加工歪みを除去することができる。
したがって、第6実施形態に係る半導体ウェーハの製造方法によれば、その後の両面研磨工程(ステップS50)において片面ずつ研磨しても、ウェーハの変形や割れを抑制することができ、安定した製造が可能となる。
なお、両面同時加工工程は、上記第1実施形態〜第4実施形態においては、両面エッチング工程(ステップS30)と両面同時研磨工程(ステップS40)とを含む工程であり(図1〜図4参照)、上記第5実施形態及び第6実施形態においては、両面エッチング工程(ステップS30)である(図5及び図6参照)ものとして説明したが、これに限定されない。
すなわち、両面同時加工工程は、その後に実施される片面仕上げ工程(例えば、図1及び図2に示すステップS50の両面研磨工程)におけるウェーハの変形や割れを抑制するために実施されるものであるから、この目的を達成し得れば、両面同時加工工程では、両面同時研磨工程(ステップS40)のみを実施してもよい。
また、上記各実施形態において示した各工程の図示例は、ウェーハの製造方法の概略を示したものであり、各工程の間に通常必要とされる、図示しない洗浄工程等をも排除するものではない。
本発明の第1実施形態に係るウェーハの製造方法を示すフローチャートである。 本発明の第2実施形態に係るウェーハの製造方法を示すフローチャートである。 本発明の第3実施形態に係るウェーハの製造方法を示すフローチャートである。 本発明の第4実施形態に係るウェーハの製造方法を示すフローチャートである。 本発明の第5実施形態に係るウェーハの製造方法を示すフローチャートである。 本発明の第6実施形態に係るウェーハの製造方法を示すフローチャートである。 従来の一般的なウェーハの製造方法を示すフローチャートである。 従来の一般的なウェーハの製造方法を示すフローチャートである。 従来の一般的なウェーハの製造方法を示すフローチャートである。 従来の一般的なウェーハの製造方法を示すフローチャートである。 スライス工程及び粗仕上げ工程に起因して加工歪みが発生したウェーハを模式的に示す側面図である。 反りが生じたウェーハを模式的に示す側面図である。
符号の説明
1 ウェーハ(半導体ウェーハ)
1a 加工歪み

Claims (3)

  1. 半導体インゴットを切断してウェーハを得るスライス工程と、
    前記ウェーハの切断面を粗仕上げする粗仕上げ工程と、
    前記ウェーハの周縁部を面取りする面取り工程と、
    前記スライス工程及び前記粗仕上げ工程に起因して前記ウェーハの両面に発生した加工歪みを除去するために当該両面を同時に加工する両面同時加工工程と、
    前記ウェーハの少なくとも片面を当該片面ずつ仕上げ加工する片面仕上げ工程と、
    前記ウェーハを洗浄する洗浄工程と、
    を含むことを特徴とする半導体ウェーハの製造方法。
  2. 前記両面同時加工工程は、前記ウェーハの両面を同時に研磨する両面同時研磨工程と、前記ウェーハの両面を同時にエッチングする両面エッチング工程と、を含み、
    前記片面仕上げ工程は、前記ウェーハの両面を片面ずつ研磨する両面研磨工程と、前記ウェーハの片面のみを研磨する片面研磨工程と、前記ウェーハの片面のみをエッチングする片面エッチング工程のうちのいずれかを含むことを特徴とする請求項1に記載の半導体ウェーハの製造方法。
  3. 前記ウェーハは、直径が450mm以上であり、かつ、厚みが800〜1300μmであることを特徴とする請求項1又は2に記載の半導体ウェーハの製造方法。
JP2008158269A 2008-06-17 2008-06-17 半導体ウェーハの製造方法 Pending JP2009302478A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008158269A JP2009302478A (ja) 2008-06-17 2008-06-17 半導体ウェーハの製造方法
DE102009024726A DE102009024726A1 (de) 2008-06-17 2009-06-12 Verfahren zum Herstellen eines Halbleiter-Wafers
US12/456,355 US20090311862A1 (en) 2008-06-17 2009-06-15 Method for manufacturing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008158269A JP2009302478A (ja) 2008-06-17 2008-06-17 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2009302478A true JP2009302478A (ja) 2009-12-24

Family

ID=41335177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008158269A Pending JP2009302478A (ja) 2008-06-17 2008-06-17 半導体ウェーハの製造方法

Country Status (3)

Country Link
US (1) US20090311862A1 (ja)
JP (1) JP2009302478A (ja)
DE (1) DE102009024726A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2192609A1 (en) * 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer
CN102479675B (zh) * 2010-11-25 2014-05-21 深圳深爱半导体股份有限公司 单晶片加工方法及单晶片
CN104157577B (zh) * 2014-08-26 2016-11-02 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN117116740A (zh) * 2023-08-02 2023-11-24 山东有研半导体材料有限公司 一种大尺寸晶圆边缘的加工工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661681A (ja) 1992-08-06 1994-03-04 Taisei Corp 電磁波吸収体組込み外壁パネル
US7582221B2 (en) * 2000-10-26 2009-09-01 Shin-Etsu Handotai Co., Ltd. Wafer manufacturing method, polishing apparatus, and wafer
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP2007201417A (ja) * 2005-12-28 2007-08-09 Tokyo Electron Ltd 熱処理用ボート及び縦型熱処理装置
US20080008570A1 (en) * 2006-07-10 2008-01-10 Rogers Theodore W Bridge loadport and method
JP2008158269A (ja) 2006-12-25 2008-07-10 Epson Imaging Devices Corp 液晶モジュール

Also Published As

Publication number Publication date
DE102009024726A1 (de) 2009-12-24
US20090311862A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP4192482B2 (ja) シリコンウェーハの製造方法
JP3658454B2 (ja) 半導体ウェハの製造方法
JP3828176B2 (ja) 半導体ウェハの製造方法
US8562390B2 (en) Double-disc grinding apparatus and method for producing wafer
WO2006090574A1 (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP5600867B2 (ja) 半導体ウェーハの製造方法
US20090311863A1 (en) Method for producing semiconductor wafer
JP2009302409A (ja) 半導体ウェーハの製造方法
JP2009302478A (ja) 半導体ウェーハの製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2005166809A (ja) シリコンウェーハの製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP4224871B2 (ja) 半導体基板の製造方法
JP2005311025A (ja) シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
US20240203745A1 (en) Silicon wafer manufacturing method
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2011071283A (ja) 貼合せsoiウェーハ及びその製造方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JPH08274050A (ja) 半導体ウェハの製造方法
JP2003203890A (ja) シリコンウェーハの製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2004260211A (ja) 半導体ウェハの製造方法
KR20030053084A (ko) 실리콘 웨이퍼의 제조방법