[go: up one dir, main page]

JP5600867B2 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP5600867B2
JP5600867B2 JP2008157230A JP2008157230A JP5600867B2 JP 5600867 B2 JP5600867 B2 JP 5600867B2 JP 2008157230 A JP2008157230 A JP 2008157230A JP 2008157230 A JP2008157230 A JP 2008157230A JP 5600867 B2 JP5600867 B2 JP 5600867B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
fixed abrasive
grinding
double
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008157230A
Other languages
English (en)
Other versions
JP2009302408A (ja
Inventor
友裕 橋井
勇一 柿園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008157230A priority Critical patent/JP5600867B2/ja
Priority to US12/475,807 priority patent/US20090311949A1/en
Publication of JP2009302408A publication Critical patent/JP2009302408A/ja
Application granted granted Critical
Publication of JP5600867B2 publication Critical patent/JP5600867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/10Single-purpose machines or devices
    • B24B7/16Single-purpose machines or devices for grinding end-faces, e.g. of gauges, rollers, nuts, piston rings
    • B24B7/17Single-purpose machines or devices for grinding end-faces, e.g. of gauges, rollers, nuts, piston rings for simultaneously grinding opposite and parallel end faces, e.g. double disc grinders
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、半導体ウェーハの製造方法、詳しくは、結晶性インゴットから薄円板状の半導体ウェーハを切り出して両面鏡面半導体ウェーハを製造する方法に関する。
従来の一般的な半導体ウェーハの製造方法は、(スライス工程)→(第1面取り工程)→(ラッピング工程)→(第2面取り工程)→(片面研削工程)→(両面研磨工程)→(片面仕上げ研磨工程)を順に行う各工程で構成されている。
スライス工程では、切断により結晶性インゴットから薄円板状の半導体ウェーハを切り出す。第1面取り工程では、切り出された半導体ウェーハの外周部に面取りを施し、次の工程であるラッピング工程における半導体ウェーハのワレやカケを抑制する。ラッピング工程では、面取りされた半導体ウェーハを、例えば、#1000の砥石を用いてラッピングし、半導体ウェーハの平坦度を向上させる。第2面取り工程では、ラッピングされた半導体ウェーハの外周部に面取りを施し、半導体ウェーハの端面を所定の面取り形状にする。片面研削工程では、面取りされた半導体ウェーハの一方の面を、例えば、#2000〜8000の砥石を用いて研削し、半導体ウェーハの最終厚さに近づける。両面研磨工程では、片面を研削された半導体ウェーハの両面が研磨される。そして、片面仕上げ研磨工程では、両面を研磨された半導体ウェーハの面のうち、素子面となる片面を、さらに仕上げ研磨する。
上記した従来法では、2回の面取り工程やラッピング工程および片面研削工程を経て両面鏡面半導体ウェーハとなるため工程数が多く、半導体材料のカーフロス(ラッピング屑および片面研削屑の増加による半導体材料の損失)を招くという問題がある。
特に、直径が450mm以上のシリコンウェーハのような大口径半導体ウェーハでは上記問題が顕著であった。
例えば、現在の主流である、直径が300mmのシリコンウェーハと同じシリコン材料の取り代で、直径が450mmの大口径シリコンウェーハを製造した場合、シリコンウェーハのカーフロスは2.25倍となる。
さらに、直径が450mm以上のシリコンウェーハの製造方法に、上記したラッピング工程を具える場合、ラッピング装置が非常に大型化し、生産ラインを構築するに際して、ラッピング装置の設置場所等に関して問題が生じる懸念がある。
特許文献1には、上記した従来法において、ラッピング工程の代わりに両面研削工程を具える半導体ウェーハの製造方法が提案されている。
特許第3328193号 公報
しかしながら、特許文献1に記載の半導体ウェーハの製造方法は、大口径半導体ウェーハを製造する際にラッピング装置が大型化する問題を解決し、両面研削工程前の第1面取り工程を省略することができる利点があるものの、両面研削工程および片面研削工程を経るためシリコン材料の取り代が多いことに変わりはなく、カーフロスについては、依然として問題を残していた。
また、半導体ウェーハの取り代を少なくすることによって、今後ますます厳しい要求となることが予想される半導体ウェーハの平坦度を向上させることも期待されていた。
本発明は、上記の課題を鑑みなされたもので、結晶性インゴットから切り出した半導体ウェーハを両面鏡面半導体ウェーハにするに際し、少なくとも面取り工程を省略して簡略な工程により行うことができ、かつ半導体ウェーハのシリコン材料の取り代を低減して、半導体材料のカーフロスを削減して安価に半導体ウェーハを得ることができる製造方法を提供することを目的とする。
特に、本発明は、半導体ウェーハの直径が450mm以上の大口径シリコンウェーハである場合に、顕著な効果を有する。
発明者らは、上記の課題を解決するため、結晶性インゴットから切り出した半導体ウェーハを両面鏡面半導体ウェーハにするに際し、従来法に比べて工程数を削減するとともに、半導体ウェーハのシリコンカーフロスを低減するための半導体ウェーハの製造方法について鋭意検討を行った。
その結果、上記した従来法におけるラッピング工程および片面研削工程の代わりに、両面を同時に粗研削から仕上げ研削まで一気に研削する固定砥粒研削工程を行い、また、半導体ウェーハの表面および端面の加工歪みをとるだけでなく、面取りも同時に行うことができる化学処理工程を行うことにより、従来法に比べて工程数を削減できるとともに半導体ウェーハの取り代を低減することができることを見出した。
本発明は、上記の知見に基づくもので、その要旨構成は次のとおりである。
1.結晶性インゴットから薄円板状の半導体ウェーハを切り出すスライス工程と、
複数枚の前記半導体ウェーハを、互いに近接した位置関係で設けられた複数個の丸穴を有するキャリアの前記丸穴に嵌めこんだ後、固定砥粒を有するパッドをそれぞれ具える1対の上下定盤間に前記キャリアを挟み込み、該キャリアを同一水平面内で揺動運動させながら、前記上下定盤を回転させて、前記半導体ウェーハの両面を同時に粗研削から仕上げ研削まで一工程で研削する固定砥粒研削工程と
を具え、前記固定砥粒研削工程中、前記複数個の丸穴の全てが、前記上下定盤の円周内に入るように配置され
前記半導体ウェーハの両面を同時に研磨する両面研磨工程と、該両面研磨工程により研磨された半導体ウェーハの一方の面を仕上げ研磨する片面仕上げ研磨工程とをさらに具え、
前記スライス工程と前記両面研磨工程の間に、
前記固定砥粒研削工程と、
前記半導体ウェーハの表面および端面の加工歪の緩和と、前記半導体ウェーハの端面を所定の面取り形状にする仕上げ面取りとを同時に行う化学処理工程と、を順番に関係なく具えることを特徴とする半導体ウェーハの製造方法。
2.前記半導体ウェーハは、直径が450mm以上の大口径シリコンウェーハである上記1に記載の半導体ウェーハの製造方法。
本発明の半導体ウェーハの製造方法によれば、前記スライス工程と前記両面研磨工程の間に固定砥粒研削工程と化学処理工程を行うことにより、従来法に比べて半導体ウェーハの製造工程全体の短縮につながり、かつ半導体ウェーハの取り代を低減して、半導体材料のカーフロスを削減して安価に半導体ウェーハを得ることができる。
また、半導体ウェーハの取り代を低減することにより、半導体ウェーハの平坦度も併せて向上させることができる。
さらに、エピタキシャル層成長工程を、化学処理工程と両面研磨工程の間、または両面研磨工程の後に行うことにより、半導体ウェーハを、エピタキシャル層を有する半導体ウェーハとすることができる。
特に、本発明の半導体ウェーハの製造方法は、直径が450mm以上の大口径シリコンウェーハを製造するのに適している。
次に、本発明の半導体ウェーハの製造方法を、図面を参照しながら詳細に説明する。図1は、本発明の第1実施形態を示す工程フロー図である。本発明の第1実施形態は、以下に示す5工程を(1)〜(5)の順番で行うものである。
(1)結晶性インゴットから薄円板状の半導体ウェーハを切り出すスライス工程
(2)前記半導体ウェーハを、互いに近接した位置関係で設けられた複数個の丸穴を有するキャリアの前記丸穴に嵌めこんだ後、固定砥粒を有するパッドをそれぞれ具える1対の上下定盤間に、前記キャリアを挟み込み、該キャリアを同一水平面内で揺動運動させながら、前記上下定盤を回転させて、前記半導体ウェーハの両面を同時に粗研削から仕上げ研削まで一気に高速加工する固定砥粒研削工程
(3)前記半導体ウェーハの表面および端面の加工歪の緩和と、前記半導体ウェーハの端面を所定の面取り形状にする仕上げ面取りとを同時に行う化学処理工程
(4)前記半導体ウェーハの両面を同時に研磨する両面研磨工程
(5)前記両面研磨工程により研磨された半導体ウェーハの一方の面を仕上げ研磨する片面仕上げ研磨工程
次に、本発明の第1実施形態における各工程を説明する。
(スライス工程)
スライス工程は、研削液を供給しながらワイヤーソーを結晶性インゴットに接触させて切断するか、あるいは、円周刃を用いて結晶性インゴットを切断することによって薄円板状のウェーハを切り出す工程である。あとに続く固定砥粒研削工程または化学処理工程での処理負荷を小さくするために、スライス工程後の半導体ウェーハは、可能な限り平坦度が高く、かつ表面粗さが小さい方が好ましい。
なお結晶性インゴットは、シリコン単結晶インゴットが代表的であるが、太陽電池用シリコン多結晶インゴットであっても良い。
(固定砥粒研削工程)
固定砥粒研削工程は、スライス工程で切り出された半導体ウェーハの両面に粗研削を施して、ウェーハの平坦度を向上させ、かつ半導体ウェーハの最終厚さに近づける工程である。
図2は、固定砥粒研削工程に用いる固定砥粒研削装置10を模式的に示す説明図である。図2(a)〜(c)のうち図2(a)は、固定砥粒研削工程に用いる装置10を鉛直方向断面図で模式的に示した説明図であり、図2(b)および図2(c)は、固定砥粒研削工程に用いる装置10を水平方向上面から模式的に示した説明図である。また、図2(a)〜(c)のうち図2(a)および図2(b)は、固定砥粒研削工程が始まる直前の状態を示した説明図であり、図2(c)は、固定砥粒研削工程が始まってから一定時間経過した状態を示した説明図である。
固定砥粒研削装置10は、互いに近接した位置関係で設けられた複数個の丸穴11a、11bおよび11cを有するキャリア12と、固定砥粒を有するパッド13aおよび13bと、パッド13aおよび13bを具える1対の上下定盤14aおよび14bと、キャリア12の円周を4分割しキャリア12の側面に接触するように配置されたガイドローラ15a、15b、15cおよび15dとからなる。
スライス工程で切り出された半導体ウェーハ16a、16bおよび16cを、キャリア12に設けられた丸穴11a、11bおよび11cに嵌め込んだ後、固定砥粒を有するパッド13aおよび13bを具える1対の上下定盤14aおよび14bの間に、キャリア12を挟み込み、ガイドローラ15a、15b、15cおよび15dを移動させてキャリア12を同一平面内で揺動運動させながら、上下定盤14aおよび14bを回転させてウェーハ16a、16bおよび16cは、両面を同時に研削される。
図2において丸穴は、11a、11bおよび11cの3個が示されているが、丸穴の個数は3個に限定されるものではない。ただし、図2(b)および(c)で示されるように、キャリア12が、揺動運動をして上下定盤14aおよび14bに対して如何なる位置関係となっても、丸穴11a、11bおよび11cのすべてが上下定盤14aおよび14bの円周内に入るように配置されることが重要である。これは、固定砥粒研削中の半導体ウェーハに負荷する圧力をできるだけ均一にすることによって、スライス工程後の半導体ウェーハの外周部を面取りすることなく、固定砥粒研削中の半導体ウェーハのワレ、カケを防止するとともに、固定砥粒研削後の半導体ウェーハの平坦度を向上させるためである。丸穴11が同一直径で3個の場合、図2(b)および(c)で示されるように、丸穴11a、11bおよび11cが、互いに近接した位置関係をとると、定盤14の直径を最小とすることができ、固定砥粒研削装置10が不必要に大型化することがなく好ましい。
なお、図2において、定盤14の直径をL1とすると、例えば、直径が450mmのシリコンウェーハ3枚を固定砥粒研削する場合のL1は概ね985mmである。
パッドは、固定砥粒を有するため、固定砥粒研削中に遊離砥粒スラリーを供給する必要はない。従って、遊離砥粒の供給が不均一なことに起因する、研削後の半導体ウェーハの平坦度が低下することを回避することができ、特に450mm以上の大口径シリコンウェーハのように半導体ウェーハの直径が大きく、遊離砥粒を均一に供給することが難しい場合には特に有利となる。
固定砥粒を有するパッドについては、砥粒の材質がダイヤモンドであることが一般的であるが、SiCの砥粒も使用することができる。また、固定砥粒を有するパッド粗さは、#1000〜8000の範囲のものを使用することができるが、上述したように、固定砥粒研削中の半導体ウェーハに負荷される圧力が均一であること、遊離砥粒ではなく固定砥粒を使用することから、砥粒の半導体ウェーハに対する研削作用が均一であることから、スライス工程直後のスライス表面が粗い状態の半導体ウェーハでも、#8000程度の細かいパッドを用いて固定砥粒研削を開始しても、ワレやカケなどを発生させることなく、一気に粗研削から仕上げ研削まで高速加工を行うことができる。
なお、固定砥粒研削中は、研削屑を洗い流すこと、あるいは潤滑を目的として、水またはアルカリ溶液を供給することが好ましい。
なお、固定砥粒研削工程における研削代が、片面あたり20μm未満であると、切断時に発生する半導体ウェーハのうねりが問題となり、一方、50μmを超えると、半導体ウェーハ強度の不足が問題となる。従って、固定砥粒研削工程における加工代は、片面あたり20〜50μmの範囲であることが好ましい。
ところで、本発明で行う固定砥粒研削工程と、従来法で行われていたラッピング工程とを比較するために、ラッピング工程について簡単に説明する。
図3は、従来法で行われていたラッピング工程で用いる装置を模式的に示す説明図である。ラッピング装置50は、丸穴51a、51b、51c、51dおよび51eをそれぞれに有し側面にギアを具えるキャリア52a、52b、52c、52dおよび52eと、パッド53aおよび53bと、パッド53aおよび53bを具える1対の上下定盤54aおよび54bと、キャリア52a、52b、52c、52dおよび52eが遊星運動する際の外周ギア55と、キャリア52a、52b、52c、52dおよび52eの側面に具えられたギアと噛み合うセンターギア56とからなる。
スライス工程で切り出された半導体ウェーハ57a、57b、57c、57dおよび57eを、キャリア52a、52b、52c、52dおよび52eに設けられた丸穴51a、51b、51c、51dおよび51eに嵌め込んだ後、パッド53aおよび53bを具える1対の上下定盤54aおよび54bの間に、キャリア52a、52b、52c、52dおよび52eを挟み込み、遊離砥粒をウェーハ57a、57b、57c、57dおよび57eに供給しながら、センターギア56を回転し、キャリア52a、52b、52c、52dおよび52eを外周ギア55にそって遊星運動させ、ウェーハ57a、57b、57c、57dおよび57eをラッピングする。
ラッピング装置50において、センターギア56の占める面積が大きいことから、それに伴って、定盤54の面積も大きくなり、その結果、ラッピング装置50の全体が大型になる傾向がある。直径の大きい半導体ウェーハをラッピングする際には、キャリア52a、52b、52c、52dおよび52eが大型化し、それによってキャリア52a、52b、52c、52d、52dおよび52eを遊星運動させるのに必要な力も大きくなり、センターギア56は大型化し、ラッピング装置50全体の大型化に拍車がかかり、深刻な問題となる。図3において、定盤54の直径をL2とすると、例えば、直径が450mmのシリコンウェーハを3枚ラッピングする場合のL2は概ね2200mmとなり、固定砥粒研削装置10におけるL1と比べて非常に大きくなり、直径が450mm以上のシリコンウェーハを、ラッピング工程を含む製造方法で製造する場合には、非常に大きいラッピング装置が必要となり、設置場所などの問題が発生する懸念がある。
また、ラッピング工程では、遊離砥粒を塗布しながらラッピングを行うため、ガイドが大きくなり、遊離砥粒の供給範囲が広くなれば、それだけ均一供給が困難となり、ラッピング工程後の半導体ウェーハの平坦度が低下しやすくなるだけでなく、ラッピング中にワレ、カケも発生しやすくなる。
(化学処理工程)
化学処理工程は、スライス工程、あるいはスライス工程および固定砥粒研削工程の両方の工程で半導体ウェーハの表面および端面に加えられた加工歪の緩和と、半導体ウェーハの端面を所定の面取り形状にする仕上げ面取りを同時に行うもので、バッチ式および枚葉式のいずれかの化学処理を選択することができる。
バッチ式化学処理は、所定のエッチング液の入った容器内に、複数枚(例えば24枚)の半導体ウェーハを浸漬して、半導体ウェーハの両面および端面に加えられた加工歪の緩和と、半導体ウェーハの端面を所定の面取り形状にする仕上げ面取りを同時に行う処理である。
枚葉式化学処理は、1枚の半導体ウェーハを、半導体ウェーハの片面ずつにエッチング液を滴下しながら回転させて、遠心力によりエッチング液を半導体ウェーハのエッチング液滴下面全体および端面に行き渡らせ、半導体ウェーハのエッチング滴下面および端面の加工歪を緩和し、半導体ウェーハの端面を所定の面取り形状にする仕上げ面取りとを同時に行う処理である。なお、枚葉式化学処理の場合には、片面ずつで計2回行い、両面をエッチングする。端面については、2回のエッチングで所定の形状となるように、エッチングの条件を設定する。
枚葉式化学処理に用いるエッチング液は、回転させた半導体ウェーハにエッチング液を滴下した際に、適度な速度で半導体ウェーハのエッチング滴下面に行き渡り、該滴下面上で均一なエッチング液の膜を形成する必要があることから、フッ酸、硝酸およびリン酸の混酸を使用することが好ましい。バッチ式化学処理でエッチング液として通常使用されるフッ酸、硝酸および酢酸の混酸では粘度が低いことから、回転させた半導体ウェーハにエッチング液を滴下した際に、エッチング液が半導体ウェーハのエッチング滴下面に行き渡る速度が速すぎてエッチング液の膜が形成されず、エッチングむらとなる。
なお、枚葉式化学処理でエッチング液として用いるフッ酸、硝酸およびリン酸の混酸は、フッ酸、硝酸およびリン酸の濃度がそれぞれ、質量%で、5〜20%、5〜40%および30〜40%のものを混合して使用することが好ましい。
(両面研磨工程)
両面研磨工程は、固定砥粒研削工程および化学処理工程を経た半導体ウェーハの両面を、ウレタンなどからなる研磨布を用いて研磨スラリーを供給して研磨する。研磨スラリーの種類は特に制限されないが、粒径が0.5〜2μmのコロイダルシリカが好ましい。
(片面仕上げ研磨工程)
片面仕上げ研磨工程は、両面を研磨した半導体ウェーハにおいて、最終的に素子面となる片面を、ウレタンなどからなる研磨布を用いて、研磨スラリーを供給して研磨する。研磨スラリーの種類は特に制限されないが、粒径が0.5μm以下のコロイダルシリカが好ましい。
次に、本発明の第2実施形態について説明する。図4は、本発明の第2実施形態を示す工程フロー図である。なお、図4おいて、図1の各工程と同じ工程については、同じ名称を付してある。
ここで、図4に示した第2実施形態は、図1に示した第1実施形態と比較して、固定砥粒研削工程および化学処理工程を、スライス工程と両面研削工程の間で行う点では共通しているが、固定砥粒研削工程と化学処理工程を行う順番が異なっている。
化学処理工程の説明で述べたように、化学処理工程には、半導体ウェーハの端面を所定の面取り形状にする仕上げ面取り作用がある。従って、化学処理工程後は、両面研磨工程および片面仕上げ研磨工程のみとして、半導体ウェーハの厚さの減少量が多い研削工程を避けた方が、半導体ウェーハの面取り幅のばらつきを抑制する点で有利である。
つまり、図1で示した本発明の第1実施形態、すなわち、(固定砥粒研削工程)→(化学処理工程)の順番で行う方が好ましい。
しかしながら、図4で示した本発明の第2実施形態、すなわち、(化学処理工程)→(固定砥粒研削工程)の順番で半導体ウェーハを製造した場合であっても、半導体ウェーハの面取り幅のばらつきが若干大きくなり、固定砥粒研削工程で発生する加工歪みが残留するものの、従来法と比較して、工程数の削減や半導体材料のカーフロス低減については、第1実施形態と同様の有利な効果が得られる。従って、半導体ウェーハの面取り幅のばらつきおよび残留加工歪みが半導体ウェーハの要求品質基準内に入る場合には、本発明の第2実施形態は、半導体ウェーハの製造コスト低減に有効な手段の一つとなる。加えて、ウェーハの端面での加工歪みの緩和を重視する場合には、固定砥粒研削工程の後の仕上げ面取り工程を行うこともできる。
以上が本発明の製造方法における主要工程であるが、必要に応じて面取り部研磨工程およびエピタキシャル層成長工程の一方または両方を加えても良い。以下、面取り部研磨工程およびエピタキシャル層成長工程についてそれぞれ説明する。
(面取り部研磨工程)
面取り部研磨工程は、両面研磨工程の後に、半導体ウェーハの面取り部を研磨することにより面取り幅のばらつきを小さくするために行われる。ウレタンなどからなる研磨布を用いて、研磨スラリーを供給し面取り部を研磨する。研磨スラリーの種類は特に制限されないが、粒径が0.5μm程度のコロイダルシリカが好ましい。
(エピタキシャル層成長工程)
エピタキシャル層成長工程を、化学処理工程と両面研磨工程の間、または両面研磨工程の後に行うことにより、半導体ウェーハを、エピタキシャル層を有する半導体ウェーハとすることができる。半導体ウェーハの表面にエピタキシャル層を成長させる場合、スライス工程、あるいはスライス工程および固定砥粒研削工程の両方の工程で加えられた半導体ウェーハ表面のダメージが除去されている必要があるため、エピタキシャル層成長工程は、化学処理工程と両面研磨工程の間、または両面研磨工程の後に行われることが好ましい。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々変更を加えることができる。
次に本発明に従う製造方法によって半導体ウェーハを試作したので、以下で説明する。
(発明例1)
図1に示した本発明の第1実施形態のプロセスフローに従って、直径が300mmのシリコンウェーハを試作した。
(発明例2)
シリコンウェーハの直径が450mmであること以外は、発明例1と同一の製造方法でシリコンウェーハを試作した。
(発明例3)
図4に示した本発明の第2実施形態のプロセスフローに従って、直径が300mmのシリコンウェーハを試作した。
(発明例4)
シリコンウェーハの直径が450mmであること以外は、発明例3と同一の製造方法でシリコンウェーハを試作した。
(従来例1)
図5に示す、ラッピング工程を含む従来の半導体ウェーハの製造方法で、直径が300mmのシリコンウェーハを試作した。
(従来例2)
図6に示す、ラッピング工程の代わりに両面研磨工程を用いた半導体ウェーハの製造方法で、直径が300mmのシリコンウェーハを試作した。
かくして得られた各サンプルについて、シリコンのカーフロスおよび平坦度を評価した。以下、評価方法について説明する。
(シリコンのカーフロス)
発明例1〜4は、固定砥粒研削工程前後の半導体ウェーハ厚さの減少量(μm)で、従来例1は、ラッピング工程前後の半導体ウェーハ厚さの減少量(μm)および片面研削工程前後の半導体ウェーハ厚さの減少量(μm)の和で、従来例2は、両面研削工程前後の半導体ウェーハ厚さの減少量(μm)および片面研削工程前後の半導体ウェーハ厚さの減少量(μm)の和で、シリコンのカーフロスを評価した。
(平坦度)
各サンプルの平坦度を、静電容量厚みセンサー計を用いて測定し、次のように評価した。
○:平坦度が、0.5μm未満。
△:平坦度が、0.5μm以上1μm以下。
×:平坦度が、1μmを超える。
各サンプルを評価した結果を表1に示す。
Figure 0005600867
同表から明らかなように、発明例1では、シリコンのカーフロスが最小の値を示し、平坦度についても良好であることが確認できた。発明例2についても、発明例1とほぼ同等の良好な結果であることから、本発明の第1実施形態のプロセスフローに従う製造方法によれば、直径が450mmの大口径シリコンウェーハを得られることが確認できた。
また、本発明の第2実施形態のプロセスフローに従う発明例3および4では、シリコンのカーフロスおよび平坦度のそれぞれについて発明例1および2とほぼ同等の良好な結果が得られた。
これに対し、従来例1および2は、発明例1〜4と比較して、シリコンのカーフロスが大きく、平坦度も劣ることが確認できた。
本発明の半導体ウェーハの製造方法によれば、前記スライス工程と前記両面研磨工程の間に固定砥粒研削工程と化学処理工程を行うことにより、従来法に比べて半導体ウェーハの製造工程全体の短縮につながり、かつ半導体ウェーハの取り代を低減して、半導体材料のカーフロスを削減して安価に半導体ウェーハを得ることができる。
また、半導体ウェーハの取り代を低減することにより、半導体ウェーハの平坦度も併せて向上させることができる。
さらに、エピタキシャル層成長工程を、化学処理工程と両面研磨工程の間、または両面研磨工程の後に行うことにより、半導体ウェーハを、エピタキシャル層を有する半導体ウェーハとすることができる。
特に、本発明の半導体ウェーハの製造方法は、直径が450mm以上の大口径シリコンウェーハを製造するのに適している。
本発明の第1実施形態を示す工程フロー図である。 固定砥粒研削工程に用いる固定砥粒研削装置を模式的に示す説明図であって、(a)は固定砥粒研削工程に用いる装置の鉛直方向断面図、(b)は固定砥粒研削工程が始まる直前の状態を水平方向上面から示した図、そして(c)は固定砥粒研削工程が始まってから一定時間経過した状態を水平方向上面から示した図である。 従来法で行われていたラッピング工程で用いる装置を模式的に示す説明図である。 本発明の第2実施形態を示す工程フロー図である。 従来例1の製造方法を示す工程フロー図である。 従来例3の製造方法を示す工程フロー図である。
符号の説明
10 固定砥粒研削装置
11a、11b、11c 丸穴
12 キャリア
13a、13b 固定砥粒を有するパッド
14、14a、14b 定盤
15a、15b、15c、15d ガイドローラ
16、16a、16b、16c 半導体ウェーハ
50 ラッピング装置
51a、51b、51c、51d、51e 丸穴
52a、52b、52c、52d、52e キャリア
53a、53b パッド
54 54a、54b 定盤
55 外周ギア
56 センターギア
57a、57b、57c、57d、57e 半導体ウェーハ
101 スライス工程
102 固定砥粒研削工程
103 化学処理工程
104 両面研磨工程
105 面取り部研磨工程
106 片面仕上げ研磨工程
107 第1面取り工程
108 ラッピング工程
109 第2面取り工程
110 片面研削工程
111 両面研削工程
112 面取り工程

Claims (2)

  1. 結晶性インゴットから薄円板状の半導体ウェーハを切り出すスライス工程と、
    複数枚の前記半導体ウェーハを、互いに近接した位置関係で設けられた複数個の丸穴を有するキャリアの前記丸穴に嵌めこんだ後、固定砥粒を有するパッドをそれぞれ具える1対の上下定盤間に前記キャリアを挟み込み、該キャリアを同一水平面内で揺動運動させながら、前記上下定盤を回転させて、前記半導体ウェーハの両面を同時に粗研削から仕上げ研削まで一工程で研削する固定砥粒研削工程と
    を具え、前記固定砥粒研削工程中、前記複数個の丸穴の全てが、前記上下定盤の円周内に入るように配置され
    前記半導体ウェーハの両面を同時に研磨する両面研磨工程と、該両面研磨工程により研磨された半導体ウェーハの一方の面を仕上げ研磨する片面仕上げ研磨工程とをさらに具え、
    前記スライス工程と前記両面研磨工程の間に、
    前記固定砥粒研削工程と、
    前記半導体ウェーハの表面および端面の加工歪の緩和と、前記半導体ウェーハの端面を所定の面取り形状にする仕上げ面取りとを同時に行う化学処理工程と、を順番に関係なく具えることを特徴とする半導体ウェーハの製造方法。
  2. 前記半導体ウェーハは、直径が450mm以上の大口径シリコンウェーハである請求項1に記載の半導体ウェーハの製造方法。
JP2008157230A 2008-06-16 2008-06-16 半導体ウェーハの製造方法 Active JP5600867B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008157230A JP5600867B2 (ja) 2008-06-16 2008-06-16 半導体ウェーハの製造方法
US12/475,807 US20090311949A1 (en) 2008-06-16 2009-06-01 Method for producing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008157230A JP5600867B2 (ja) 2008-06-16 2008-06-16 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2009302408A JP2009302408A (ja) 2009-12-24
JP5600867B2 true JP5600867B2 (ja) 2014-10-08

Family

ID=41415224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008157230A Active JP5600867B2 (ja) 2008-06-16 2008-06-16 半導体ウェーハの製造方法

Country Status (2)

Country Link
US (1) US20090311949A1 (ja)
JP (1) JP5600867B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP5177290B2 (ja) * 2009-06-04 2013-04-03 株式会社Sumco 固定砥粒加工装置及び固定砥粒加工方法、並びに、半導体ウェーハ製造方法
US20120315739A1 (en) * 2010-02-26 2012-12-13 Sumco Corporation Manufacturing method for semiconductor wafer
JP2013045909A (ja) * 2011-08-25 2013-03-04 Sumco Corp 半導体ウェーハの製造方法
DE102011089570A1 (de) 2011-12-22 2013-06-27 Siltronic Ag Führungskäfig zum beidseitigen Schleifen von mindestens einem scheibenförmigen Werkstück zwischen zwei rotierenden Arbeitsscheiben einer Schleifvorrichtung, Verfahren zur Herstellung des Führungskäfigs und Verfahren zum gleichzeitigen beidseitigen Schleifen von scheibenförmigen Werkstücken unter Verwendung des Führungskäfigs
JP6304349B1 (ja) 2016-11-15 2018-04-04 株式会社Sumco ウェーハのエッジ研磨装置及び方法
CN109290853B (zh) * 2017-07-24 2021-06-04 蓝思科技(长沙)有限公司 一种超薄蓝宝石片的制备方法
CN112658975A (zh) * 2020-12-17 2021-04-16 江苏集萃精凯高端装备技术有限公司 片状氧化镥激光晶体研磨方法
CN114030093B (zh) * 2021-12-01 2023-02-28 长飞光纤光缆股份有限公司 一种晶体冷加工方法
CN115831736B (zh) * 2023-02-13 2023-05-05 成都万应微电子有限公司 一种半导体材料产品的切割方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112631A (en) * 1973-05-29 1978-09-12 Minnesota Mining And Manufacturing Company Encapsulated abrasive grains and articles made therefrom
JP3923107B2 (ja) * 1995-07-03 2007-05-30 株式会社Sumco シリコンウェーハの製造方法およびその装置
JPH10256203A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk 鏡面仕上げされた薄板状ウェーハの製造方法
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP2005238444A (ja) * 1999-05-07 2005-09-08 Shin Etsu Handotai Co Ltd 両面同時研削方法および両面同時研削盤並びに両面同時ラップ方法および両面同時ラップ盤
KR100737879B1 (ko) * 2000-04-24 2007-07-10 주식회사 사무코 반도체 웨이퍼의 제조방법
JP2002124490A (ja) * 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
DE10250823B4 (de) * 2002-10-31 2005-02-03 Siltronic Ag Läuferscheibe und Verfahren zur gleichzeitig beidseitigen Bearbeitung von Werkstücken
JP4198607B2 (ja) * 2004-01-13 2008-12-17 Hoya株式会社 磁気ディスク用ガラス基板の製造方法及び磁気ディスクの製造方法
US8435098B2 (en) * 2006-01-27 2013-05-07 Saint-Gobain Abrasives, Inc. Abrasive article with cured backsize layer
US20080008570A1 (en) * 2006-07-10 2008-01-10 Rogers Theodore W Bridge loadport and method

Also Published As

Publication number Publication date
JP2009302408A (ja) 2009-12-24
US20090311949A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5600867B2 (ja) 半導体ウェーハの製造方法
JP2009302410A (ja) 半導体ウェーハの製造方法
JP2009302409A (ja) 半導体ウェーハの製造方法
JP6244962B2 (ja) 半導体ウェーハの製造方法
TWI509679B (zh) 半導體晶圓之製造方法
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
WO2006090574A1 (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
WO2003094215A1 (en) Semiconductor wafer manufacturing method and wafer
CN104769704A (zh) 半导体晶片的加工方法
WO2002001616A1 (fr) Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur
US6284658B1 (en) Manufacturing process for semiconductor wafer
WO2015059868A1 (ja) 半導体ウェーハの製造方法
JP2010017811A (ja) 半導体ウェーハの製造方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
US20020016072A1 (en) Method of manufacturing semiconductor wafer
JP2010021394A (ja) 半導体ウェーハの製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2004356231A (ja) 半導体ウェーハの製造方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2009302412A (ja) 半導体ウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
TW201839836A (zh) 晶圓的雙面研磨方法及雙面研磨裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

R150 Certificate of patent or registration of utility model

Ref document number: 5600867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250