[go: up one dir, main page]

JP2009290192A - 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置 Download PDF

Info

Publication number
JP2009290192A
JP2009290192A JP2009012750A JP2009012750A JP2009290192A JP 2009290192 A JP2009290192 A JP 2009290192A JP 2009012750 A JP2009012750 A JP 2009012750A JP 2009012750 A JP2009012750 A JP 2009012750A JP 2009290192 A JP2009290192 A JP 2009290192A
Authority
JP
Japan
Prior art keywords
layer pattern
region
source
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009012750A
Other languages
English (en)
Other versions
JP5280222B2 (ja
Inventor
Eun-Hyun Kim
恩 賢 金
Jae-Seob Lee
在 燮 李
Togen Chin
東 彦 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2009290192A publication Critical patent/JP2009290192A/ja
Application granted granted Critical
Publication of JP5280222B2 publication Critical patent/JP5280222B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】チャネル領域における結晶粒のサイズを大きくし、エッチング工程時に半導体層のチャネル領域を効率的に保護することができ、工程コストを節減することのできる薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタは、基板１００と、基板上に位置するゲート電極１２０と、ゲート電極上に位置するゲート絶縁膜１３０と、ゲート絶縁膜上に位置し、チャネル領域、ソース領域及びドレイン領域を含む半導体層パターン１６５と、半導体層パターンのチャネル領域上に位置し、２０ないし６０ｎｍの厚さを有するエッチング阻止層パターン１５０と、半導体層パターンのソース／ドレイン領域上に位置するソース／ドレイン電極１８１、１８２とを含むことを特徴とする。
【選択図】図１Ｄ

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置に関し、特に、エッチング阻止層パターンを形成して非晶質シリコン層をレーザで結晶化することにより、チャネル領域の結晶粒のサイズを大きくすることができるとともに、エッチング工程時に半導体層のチャネル領域を効率的に保護することができ、さらに工程コストを節減することのできる薄膜トランジスタに関する。
一般に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用することができ、ＣＭＯＳ回路構成が可能となる長所を有し、薄膜トランジスタにおける半導体層の用途として広く用いられている。このような多結晶シリコン層を用いた薄膜トランジスタは、主に能動行列液晶ディスプレイ装置(ＡＭＬＣＤ)の能動素子、能動行列有機電界発光素子(ＡＭＯＬＥＤ)のスイッチング素子及び駆動素子として用いられている。
前記ディスプレイ装置に用いられている薄膜トランジスタは、トップゲート型薄膜トランジスタとボトムゲート型薄膜トランジスタとに分類される。前記ボトムゲート型薄膜トランジスタでは、半導体層上にドーピングされた非晶質シリコン層やソース／ドレイン電極などが直接形成されているが、ドーピングされた非晶質シリコン層やソース／ドレイン電極パターン時にエッチングマージン(etch margin)によって下部の半導体層が損傷することもあるので、半導体層を厚く形成しなければならない。ところが、半導体層の厚さが厚くなると、生産コストが増加するとともに、厚くなったことによってゲート漏洩電流(gate leakage)が発生するという短所がある。
このような短所を解決するために、半導体層においてチャネル領域が形成されている領域上にエッチング阻止層パターン(etch stop layer pattern)を形成することができる。このエッチング阻止層パターンを導入する場合には一般的に半導体層パターンを形成した後にエッチング阻止層をパターンするが、この場合にはエッチング阻止層パターンによって従来工程よりもマスク工程数が１工程増加するという問題点がある。
また、ボトムゲート型薄膜トランジスタの半導体層に用いられている多結晶シリコン層は、非晶質シリコン層にエキシマレーザ（Excimer laser）を照射して非晶質シリコン層を結晶化することによって形成されている。この場合に、エッチング阻止層パターンの形成前に非晶質シリコン層にエキシマレーザを照射して結晶化を先に進行させることになるが、非晶質シリコン層が結晶化する間に大きな結晶粒を形成するための高い温度を維持することが困難になる。そして、エキシマレーザはガスソースを使用するので、工程ごとに均一性を確保することが困難であるとされており、装備管理及び使用ソースなどに多くの費用がかかる。
特開２００６−０１９５２７号公報
本発明が解決しようとする技術的課題は、上記従来技術の問題点を解決するためのものであり、エッチング阻止層パターンを形成して非晶質シリコン層を連続波の固体レーザによって結晶化することにより、チャネル領域の結晶粒のサイズを大きくすることができ、エッチング工程時に半導体層のチャネル領域を効率的に保護することができ、工程コストを節減することができる薄膜トランジスタ、その製造方法及び有機電界発光表示装置を提供することにある。
本発明は、基板と、前記基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、チャネル領域、ソース領域及びドレイン領域を含む半導体層パターンと、前記半導体層パターンのチャネル領域上に位置し、２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンと、前記半導体層パターンのソース／ドレイン領域上に位置するソース／ドレイン電極とを含むことを特徴とする薄膜トランジスタを提供する。
また、本発明は、基板を提供する段階と、前記基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層の所定領域上に２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンを形成する段階と、前記基板全面にレーザを照射して前記非晶質シリコン層を結晶化することによって多結晶シリコン層としてチャネル領域とソース／ドレイン領域とを形成する段階と、前記エッチング阻止層パターンが形成された前記基板全面にソース／ドレイン電極用金属層を形成する段階と、前記多結晶シリコン層及び前記ソース／ドレイン電極用金属層をパターニングする段階とを含むことを特徴とする薄膜トランジスタの製造方法を提供する。
また、本発明は、基板と、前記基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、チャネル領域、ソース領域及びドレイン領域を含む半導体層パターンと、前記半導体層パターンのチャネル領域上に位置し、２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンと、前記半導体層パターンのソース／ドレイン領域上に位置するソース／ドレイン電極と、前記ソース／ドレイン電極に電気的に接続される第１電極と、前記第１電極上に位置する有機膜層と、前記有機膜層上に位置する第２電極とを含むことを特徴とする有機電界発光表示装置を提供する。
本発明は、エッチング阻止層パターンを形成して非晶質シリコン層を連続波の固体レーザによって結晶化することにより、チャネル領域の結晶粒のサイズを大きくすることができるとともに、エッチング工程時に半導体層のチャネル領域を効率的に保護することができ、さらに工程コストを節減することができる薄膜トランジスタ、その製造方法及び有機電界発光表示装置を提供する。
本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。 本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。 エッチング阻止層パターンを形成しない場合とエッチング阻止層パターンを５０、７０、２００及び３５０ｎｍの厚さで形成した場合におけるレーザ波長(ｎｍ)に対するエッチング阻止層パターンの反射率(％)を示すグラフである。 非晶質シリコン層にレーザを照射した場合に、エッチング阻止層パターンが形成されない領域とエッチング阻止層パターンが形成された領域とにおける非晶質シリコン層内の温度分布を示すグラフである。 本発明の実施形態により形成された多結晶シリコン層を示すＳＥＭイメージである。 本発明の実施形態により形成された多結晶シリコン層を示すＳＥＭイメージである。 本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
以下、添付した図面を参照して、本発明の好適な実施形態を詳細に説明する。しかしながら、本発明は、ここで説明する実施形態に限定されるわけではなく、他の形態で具体化することも可能である。
図１Ａないし図１Ｄは、本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。
まず、図１Ａに示すように、ガラスまたはプラスチックのような基板１００上にバッファ層１１０を形成する。このバッファ層１１０は化学的気相蒸着(Chemical Vapor Deposition)法または物理的気相蒸着(Physical Vapor Deposition)法を用いてシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはこれらの複層で形成される。このとき、バッファ層１１０は基板１００から発生する水分または不純物の拡散を防止したり、結晶化時の熱伝達速度を調節したりすることにより、非晶質シリコン層の結晶化が良好に形成されるようにする。
次に、バッファ層１１０上にアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層のゲート電極用金属層（図示せず）を形成してフォトエッチング工程でゲート電極用金属層をエッチングし、引き続いて形成される半導体層のチャネル領域と対応する部分にゲート電極１２０を形成する。
次に、ゲート電極１２０上にゲート絶縁膜１３０を形成する。ここで、ゲート絶縁膜１３０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層として形成することができる。
次いで、図１Ｂに示すように、ゲート絶縁膜１３０上に非晶質シリコン層１４０を形成する。このとき、非晶質シリコン層１４０は化学的気相蒸着法または物理的気相蒸着法を用いることができる。
続いて、非晶質シリコン層１４０上に、エッチング阻止層パターン１５０を形成する。このエッチング阻止層パターン１５０は２０ないし６０ｎｍの厚さで形成する。エッチング阻止層パターン１５０はシリコン酸化膜またはシリコン窒化膜で形成することができ、シリコン酸化膜またはシリコン窒化膜を蒸着してから、フォトエッチング工程でシリコン酸化膜またはシリコン窒化膜をエッチングして形成することができる。ここで、エッチング阻止層パターン１５０は半導体層のチャネル領域に対応するように形成する。
続いて、図１Ｃに示すように、図１Ｂの非晶質シリコン層１４０上にレーザを照射して非晶質シリコン層１４０を多結晶シリコン層（図１Ｃの１６０）として結晶化する。レーザとしては連続波(continuous wave)固体レーザを用いることが好ましい。エキシマレーザはガスソースを用いるので、工程ごとに均一性を確保することが難しく、装備管理及び使用ソースなどに多くのコストがかかる。その反面、連続波固体レーザの場合には、使用ソースが固体なので半永久的に使用することができ、装備管理及び維持コストの面からエキシマレーザに比べてさらに安価である。また、連続波固体レーザはエキシマレーザに比べてエネルギーが高いので、結晶化された多結晶シリコン層の結晶粒サイズがより大きくなる。そして、連続波固体レーザを用いる場合にはレーザ照射方向によってグレーンを成長させることができるというメリットがある。したがって、連続波固体レーザを照射する場合は、半導体層のチャネルが形成される方向、すなわち半導体層のソース領域とドレイン領域とを連結する線と平行な方向にレーザを照射することが好ましい。
連続波固体レーザは、固体ソースとしてＮＤ：ＹＶＯ４を用いることができ、５００ないし５５０ｎｍの波長を有する緑色のレーザを用いることができる。連続波固体レーザを７ないし１０Ｗの出力で１００ないし３００ｍｍ／ｓの照射速度で照射することができる。
図２はエッチング阻止層パターン１５０を形成しない場合及びエッチング阻止層パターン１５０を５０、７０、２００及び３５０ｎｍの厚さで形成した場合に、レーザの波長ｎｍによるエッチング阻止層パターン１５０の反射率％を示したグラフである。このグラフは、シリコン窒化膜に形成されたエッチング阻止層パターンに対するグラフや、シリコン酸化膜の場合にも類似した傾向がある。
図２に示すように、レーザの波長５００ないし５５０ｎｍの範囲では、エッチング阻止層パターン１５０の厚さが７０ｎｍの場合に反射率％が最も低いことが分かる。すなわち反射率が最小となる最小厚さは７０ｎｍであることが分かる。
この結果に基づいて、エッチング阻止層パターン１５０を形成しない場合及びエッチング阻止層パターン１５０を５０、７０、２００及び３５０ｎｍの厚さで形成し、非晶質シリコン層１４０に連続波固体レーザを照射して結晶化を行った場合を比較すると、結晶化された多結晶シリコン層では結晶粒サイズが反射率に反比例する傾向がある。すなわち、反射率が低くなると、エッチング阻止層パターン１５０がレーザから照射された熱を多く保有するので、下部に位置する多結晶シリコン層の結晶粒サイズは大きくなる。一方で反射率が高くなると、エッチング阻止層パターン１５０はレーザから照射された熱を少ししか保有しないので、下部に位置する多結晶シリコン層の結晶粒サイズは小さくなる傾向がある。
しかし、７０ｎｍの厚さの場合に反射率が最小となるが、それによって非晶質シリコン層１４０が多くのレーザを吸収し、非晶質シリコン層１４０がむしろ損傷を受けることになる。したがって、好ましいエッチング阻止層パターン１５０の厚さは、非晶質シリコン層１４０が損傷を受けない程度の適切な反射率を有することができる厚さであり、例えば５ないし２０％程度の反射率を有する厚さである。さらに、この反射率の範囲における厚さの最小範囲は２０ないし６０ｎｍである。
本発明では、エッチング阻止層パターン１５０を形成した後に、非晶質シリコン層１４０上にレーザを照射して非晶質シリコン層１４０を結晶化する。
図３は、非晶質シリコン層１４０にレーザが照射される場合に、エッチング阻止層パターン１５０が形成されない領域ａと、エッチング阻止層パターン１５０が形成される領域ｂとにおける非晶質シリコン層１４０内の温度分布を示すグラフである。
図３に示すように、エッチング阻止層パターン１５０が形成されない領域ａ、すなわち半導体層パターンのソース／ドレイン領域に相当する領域では、非晶質シリコン層１４０は部分的な溶融が起きる温度に到逹する。この温度で結晶化された多結晶シリコン層は０．５ないし２μｍの大きさの結晶粒を有する。
一方、エッチング阻止層パターン１５０が形成された領域ｂ、すなわち半導体層パターンのチャネル領域に相当する領域では、エッチング阻止層パターン１５０がレーザで照射される熱を保有する役割をすることにより、非晶質シリコン層１４０は完全な溶融が起きる温度以上の高い温度に到逹することができる。この温度で結晶化された多結晶シリコン層の結晶粒サイズはａ領域の結晶粒サイズの２倍以上の大きさとなる１ないし１０μｍの大きさを有する。このとき、結晶粒サイズはエッチング阻止層パターン１５０の厚さに従って変更することができるが、エッチング阻止層パターン１５０が２０ないし４０ｎｍ未満の厚さの場合には１ないし５μｍ未満の結晶粒の大きさにすることができ、４０ｎｍないし６０ｎｍの厚さの場合には５ないし１０μｍの結晶粒のサイズにすることができる。
結晶粒サイズが５ないし１０μｍである場合には、一つの結晶粒内にチャネル領域を形成するのに十分な大きさである。すなわち、チャネル領域に結晶粒境界が含まれないようにチャネル領域を形成することができる。したがって、エッチング阻止層パターン１５０を４０ないし６０ｎｍの厚さで形成することが薄膜トランジスタの特性を向上させるのに最も好ましい。
図４Ａ及び図４Ｂは本発明の実施形態によって形成された多結晶シリコン層を示すＳＥＭイメージである。レーザとしては５３２ｎｍの波長を有し、ＮＤ：ＹＶＯ４の固体ソースを用いる緑色連続波固体レーザを用い、出力は７．５Ｗ、照射速度は１００ｍｍ／ｓであって、照射方向は右から左に照射した。
図４Ａはエッチング阻止層パターン１５０を３０ｎｍの厚さで形成した場合であるが、非晶質シリコン層１４０上部にエッチング阻止層パターン１５０が形成されない領域（１）での結晶粒サイズは０．５μｍ程度であるのに対して、上部にエッチング阻止層パターン１５０が形成された領域（２）での結晶粒サイズは２μｍであることを確認することができる。
また、図４Ｂはエッチング阻止層パターン１５０を５０ｎｍの厚さで形成した場合であるが、非晶質シリコン層１４０上部にエッチング阻止層パターン１５０が形成されない領域（１）での結晶粒サイズは０．５μｍ程度であるのに対して、上部にエッチング阻止層パターン１５０が形成された領域（２）での結晶粒のサイズは８μｍであることを確認することができる。
また、図４Ａ及び図４Ｂに示すように、エッチング阻止層パターン１５０が形成された領域（２）において結晶粒がレーザの照射方向と同様に、右から左方向に成長していることを確認することができる。
また、本発明では、エッチング阻止層パターン１５０を形成した後に、非晶質シリコン層１４０上にレーザを照射して非晶質シリコン層１４０を結晶化することにより、エッチング阻止層パターン１５０にもレーザが照射される。エッチング阻止層パターン１５０にレーザが照射されると、エッチング阻止層パターン１５０のすべての部分が硬化して、後続するエッチング工程時にプラズマを用いた乾式エッチングやエッチング液を用いた湿式エッチングによってエッチングしても、ほとんどエッチングされないような性質に変更される（例えば、レーザが照射される前のエッチング阻止層パターンは、ＮＨ４Ｆ：ＨＦが６：１に混合されたエッチング溶液に対してエッチング比が２００ｎｍ／分程度であるが、レーザが照射された後のエッチング阻止層パターンのエッチング溶液に対するエッチング比は０ないし１０ｎｍ／分以下の非常に少ないエッチング比を有することになる。）。したがって、エッチング阻止層パターン１５０を形成した後にレーザを照射する場合には、エッチング阻止層パターン１５０がエッチング工程においてほとんどエッチングされない性質を有するように変更されて、後続するエッチング工程時に効率的に半導体層を保護することができる。
続いて、図１Ｃに示すように、エッチング阻止層パターン１５０が形成された基板１００全面に、ｎ型またはｐ型不純物がドーピングされた非晶質シリコン層１７０を形成する。このとき、ｎ型不純物としてはリン（Ｐ）が好ましく、ｐ型不純物としてはホウ素（Ｂ）が好ましい。
続いて、図１Ｄに示すように、多結晶シリコン層１６０及びドーピングされた非晶質シリコン層１７０をパターニングして多結晶シリコン層１６０を半導体層パターン１６５に形成し、ドーピングされた非晶質シリコン層１７０をｎ型またはｐ型不純物がドーピングされた非晶質シリコン層パターン１７５として形成する。本発明では、多結晶シリコン層１６０とドーピングされた非晶質シリコン層１７０を、一つのマスクを用いてパターン形成することにより、多結晶シリコン層１６０とドーピングされた非晶質シリコン層１７０を別にパターニングする従来の場合と比べてマスク工程を一つ減らすことができ、これによってエッチング阻止層パターン１５０を形成してもエッチング阻止層パターン１５０を形成しない場合と比べてマスク工程の数は増えないようにしている。
図３及び図４と、これに係る説明で示したように、半導体層パターン１６５内において、エッチング阻止層パターン１５０が形成されていない領域に対応する領域、すなわちソース及びドレイン領域１６５ｂ、１６５ｃの結晶粒サイズは０．５ないし２μｍであり、エッチング阻止層パターン１５０が形成された領域に対応する領域、すなわちチャネル領域１６５ａの結晶粒サイズは１ないし１０μｍである。エッチング阻止層パターン１５０が４０ないし６０ｎｍの厚さの場合には、チャネル領域１６５ａの結晶粒サイズは５ないし１０μｍとすることができ、このとき、チャネル領域１６５ａ内には結晶粒境界が存在しないようにすることができる。また、チャネル領域１６５ａにおいて、ソース領域１６５ｂとドレイン領域１６５ｃとを連結する線と平行な方向に結晶粒が成長するようにレーザを照射することが好ましい。
続いて、ドーピングされた非晶質シリコン層パターン１７５上に、ソース／ドレイン領域１６５ｂ、１６５ｃと接続されるソース／ドレイン電極用金属層を形成し、フォトエッチング工程によってこれをパターニングし、半導体層パターン１６５のソース／ドレイン領域１６５ｂ、１６５ｃと電気的に接続されるソース／ドレイン電極１８１、１８２を形成する。このソース／ドレイン電極１８１、１８２はモリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)及び銅合金(Cu alloy)から選択されたいずれか一つで形成することができる。
本実施形態では、多結晶シリコン層１６０とドーピングされた非晶質シリコン層１７０を一つのマスクを用いてパターニングすることを説明したが、ドーピングされた非晶質シリコン層１７０を形成しない場合には、ソース／ドレイン電極用金属層を形成してから多結晶シリコン層１６０とソース／ドレイン電極用金属層を一つのマスクを用いてパターニングすることができる。
図５は、本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
図５に示すように、本発明の一実施形態に係る薄膜トランジスタを含む基板１００全面に絶縁膜５００を形成する。この絶縁膜５００は無機膜であるシリコン酸化膜、シリコン窒化膜またはシリゲートオンガラスから選択されたいずれか一つまたは有機膜であるポリイミドpolyimide、ベンゾサイクロブテン樹脂(benzocyclobutene series resin)またはアクリレイト(acrylate)から選択されたいずれか一つで形成することができる。また、無機膜と有機膜との積層構造で形成することもできる。
次に、絶縁膜５００をエッチングしてソースまたはドレイン電極１８１、１８２を露出させるビアホールを形成する。そして、このビアホールを介してソースまたはドレイン電極１８１、１８２のうちのいずれか一つと接続する第１電極５１０を形成する。この第１電極５１０はアノードまたはカソードで形成することができる。第１電極５１０がアノードの場合にはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちのいずれか一つからなる透明導電膜で形成することができ、カソードの場合にはＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
続いて、第１電極５１０上に、第１電極５１０の表面一部を露出させる開口部を有する画素定義膜５２０を形成し、露出した第１電極５１０上に発光層を含む有機膜層５３０を形成する。この有機膜層５３０には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される一つまたは複数の層をさらに含むことができる。続いて、有機膜層５３０上に第２電極５４０を形成する。この第２電極５４０は、第１電極５１０がアノードの場合にはカソードで形成され、第１電極５１０がカソードの場合にはアノードで形成される。
１００ 基板
１１０ バッファ層
１２０ ゲート電極
１３０ ゲート絶縁膜
１４０ 非晶質シリコン層
１５０ エッチング阻止層パターン
１６０ 多結晶シリコン層
１６５ 半導体層パターン
１７５ 不純物がドーピングされた非晶質シリコン層
１８１、１８２ ソース／ドレイン電極
５００ 絶縁膜
５１０ 第１電極
５２０ 画素定義膜
５３０ 有機膜層
５４０ 第２電極

Claims (19)

  1. 基板と、
    前記基板上に位置するゲート電極と、
    前記ゲート電極上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、チャネル領域、ソース領域及びドレイン領域を含む半導体層パターンと、
    前記半導体層パターンのチャネル領域上に位置し、２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンと、
    前記半導体層パターンのソース／ドレイン領域上に位置するソース／ドレイン電極と
    を含むことを特徴とする薄膜トランジスタ。
  2. 前記エッチング阻止層パターンの厚さは、４０ないし６０ｎｍであることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記半導体層パターンのチャネル領域における結晶粒サイズは１ないし１０μｍであって、前記ソース領域及びドレイン領域における結晶粒サイズは０．５ないし２μｍであることを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 前記半導体層パターンのチャネル領域における結晶粒サイズは５ないし１０μｍであって、前記ソース領域及びドレイン領域における結晶粒サイズは０．５ないし２μｍであることを特徴とする請求項２に記載の薄膜トランジスタ。
  5. 前記チャネル領域には結晶粒の境界が存在しないことを特徴とする請求項４に記載の薄膜トランジスタ。
  6. 前記半導体層パターンのチャネル領域における結晶粒は、前記ソース領域と前記ドレイン領域とを連結する線と平行な方向に成長していることを特徴とする請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタ。
  7. 前記エッチング阻止層パターンは、シリコン窒化膜またはシリコン酸化膜からなることを特徴とする請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタ。
  8. 前記エッチング阻止層パターンはＮＨ４Ｆ：ＨＦが６：１で混合された溶液に対してエッチング比が０ないし１ｎｍ／分であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の薄膜トランジスタ。
  9. 前記半導体層パターンのソース及びドレイン領域と前記ソース／ドレイン電極との間に位置するｎ型またはｐ型不純物がドーピングされた非晶質シリコン層パターンをさらに含むことを特徴とする請求項１乃至請求項８のいずれか１項に記載の薄膜トランジスタ。
  10. 基板を提供する段階と、
    前記基板上にゲート電極を形成する段階と、
    前記ゲート電極上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、
    前記非晶質シリコン層の所定領域上に２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンを形成する段階と、
    前記基板全面にレーザを照射して前記非晶質シリコン層を結晶化することによって多結晶シリコン層としてチャネル領域とソース／ドレイン領域とを形成する段階と、
    前記エッチング阻止層パターンが形成された前記基板全面にソース／ドレイン電極用金属層を形成する段階と、
    前記多結晶シリコン層及び前記ソース／ドレイン電極用金属層をパターニングする段階と
    を含むことを特徴とする薄膜トランジスタの製造方法。
  11. 前記レーザは、連続波固体レーザであることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記連続波固体レーザは、固体ソースとしてＮＤ：ＹＶＯ４を用い、５００ないし５５０ｎｍの波長を有する緑色連続波固体レーザであることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
  13. 前記連続波固体レーザは、前記多結晶シリコン層のソース領域とドレイン領域とを連結する線と平行な方向に照射することを特徴とする請求項１１または請求項１２に記載の薄膜トランジスタの製造方法。
  14. 前記多結晶シリコン層及び前記ソース／ドレイン電極用金属層をパターニングする際に、一つのマスクを用いてパターニングすることを特徴とする請求項１０乃至請求項１３のいずれか１項に記載の薄膜トランジスタの製造方法。
  15. 前記基板全面にレーザを照射して前記非晶質シリコン層を結晶化する際に、前記エッチング阻止層パターンが形成された領域の前記非晶質シリコン層の温度が、前記エッチング阻止層パターンが形成されていない領域の前記非晶質シリコン層の温度よりも高いことを特徴とする請求項１０乃至請求項１４のいずれか１項に記載の薄膜トランジスタの製造方法。
  16. 前記レーザが照射された前記エッチング阻止層パターンは、ＮＨ４Ｆ：ＨＦが６：１で混合されたエッチング溶液に対してエッチング比が０ないし１ｎｍ／分であることを特徴とする請求項１０乃至請求項１５のいずれか１項に記載の薄膜トランジスタの製造方法。
  17. 前記多結晶シリコン層を形成した後に、前記エッチング阻止層パターンが形成された前記基板全面に、ｎ型またはｐ型不純物がドーピングされた非晶質シリコン層を形成し、前記多結晶シリコン層及び前記ｎ型またはｐ型不純物がドーピングされた非晶質シリコン層をパターニングする段階をさらに含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  18. 前記多結晶シリコン層及び前記ｎ型またはｐ型不純物がドーピングされた非晶質シリコン層をパターニングする段階では、一つのマスクを用いてパターニングすることを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
  19. 基板と、
    前記基板上に位置するゲート電極と、
    前記ゲート電極上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、チャネル領域、ソース領域及びドレイン領域を含む半導体層パターンと、
    前記半導体層パターンのチャネル領域上に位置し、２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンと、
    前記半導体層パターンのソース／ドレイン領域上に位置するソース／ドレイン電極と、
    前記ソース／ドレイン電極に電気的に接続される第１電極と、
    前記第１電極上に位置する有機膜層と、
    前記有機膜層上に位置する第２電極と
    を含むことを特徴とする有機電界発光表示装置。
JP2009012750A 2008-05-26 2009-01-23 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置 Expired - Fee Related JP5280222B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0048737 2008-05-26
KR1020080048737A KR100982311B1 (ko) 2008-05-26 2008-05-26 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Publications (2)

Publication Number Publication Date
JP2009290192A true JP2009290192A (ja) 2009-12-10
JP5280222B2 JP5280222B2 (ja) 2013-09-04

Family

ID=41341422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009012750A Expired - Fee Related JP5280222B2 (ja) 2008-05-26 2009-01-23 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置

Country Status (4)

Country Link
US (1) US8283671B2 (ja)
JP (1) JP5280222B2 (ja)
KR (1) KR100982311B1 (ja)
TW (1) TWI433320B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159907A (ja) * 2010-02-03 2011-08-18 Mitsubishi Electric Corp 非晶質半導体膜の結晶化方法、薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
JP2011192771A (ja) * 2010-03-15 2011-09-29 Sony Corp 薄膜トランジスタとその製造方法と電気光学装置と電子機器
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
WO2013018126A1 (ja) * 2011-07-29 2013-02-07 パナソニック株式会社 薄膜トランジスタ及びその製造方法
WO2013018123A1 (ja) * 2011-07-29 2013-02-07 パナソニック株式会社 薄膜トランジスタ及びその製造方法
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
KR101470811B1 (ko) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101082254B1 (ko) * 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
CN102655165B (zh) 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
CN103456795A (zh) * 2013-09-02 2013-12-18 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
US9614036B2 (en) * 2014-08-20 2017-04-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Manufacture method of TFT substrate and sturcture thereof
KR20160063515A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 트랜지스터, 이를 구비한 유기발광 표시장치, 및 유기발광 표시장치 제조방법
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
KR102584959B1 (ko) * 2016-08-31 2023-10-06 엘지디스플레이 주식회사 표시장치
CN106847837B (zh) * 2017-04-26 2020-01-10 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板
CN115280515A (zh) * 2020-12-21 2022-11-01 京东方科技集团股份有限公司 薄膜晶体管、显示设备和制造薄膜晶体管的方法
KR20230063432A (ko) * 2021-11-02 2023-05-09 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
JPH09139506A (ja) * 1995-11-10 1997-05-27 Sony Corp 薄膜半導体装置製造方法
JPH1174535A (ja) * 1997-08-29 1999-03-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003186421A (ja) * 2001-09-10 2003-07-04 Semiconductor Energy Lab Co Ltd 発光装置及び半導体装置の作製方法
JP2005064487A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005136138A (ja) * 2003-10-30 2005-05-26 Sony Corp 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置
JP2008085091A (ja) * 2006-09-28 2008-04-10 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JPH10326748A (ja) * 1997-05-26 1998-12-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
TW200503061A (en) * 2003-06-30 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
KR100585873B1 (ko) 2003-11-03 2006-06-07 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
TWI256515B (en) 2004-04-06 2006-06-11 Quanta Display Inc Structure of LTPS-TFT and fabricating method thereof
JP2006019527A (ja) 2004-07-01 2006-01-19 Dainippon Printing Co Ltd 多結晶シリコン薄膜の製造方法、薄膜トランジスタの製造方法、及びシリコン薄膜付き基板
KR100624430B1 (ko) 2004-07-21 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법
KR101051004B1 (ko) * 2004-12-01 2011-07-26 엘지디스플레이 주식회사 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
KR20080010781A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 박막 트랜지스터 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
JPH09139506A (ja) * 1995-11-10 1997-05-27 Sony Corp 薄膜半導体装置製造方法
JPH1174535A (ja) * 1997-08-29 1999-03-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003186421A (ja) * 2001-09-10 2003-07-04 Semiconductor Energy Lab Co Ltd 発光装置及び半導体装置の作製方法
JP2005064487A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005136138A (ja) * 2003-10-30 2005-05-26 Sony Corp 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置
JP2008085091A (ja) * 2006-09-28 2008-04-10 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159907A (ja) * 2010-02-03 2011-08-18 Mitsubishi Electric Corp 非晶質半導体膜の結晶化方法、薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
JP2011192771A (ja) * 2010-03-15 2011-09-29 Sony Corp 薄膜トランジスタとその製造方法と電気光学装置と電子機器
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
US9929274B2 (en) 2011-07-05 2018-03-27 Joled Inc. Thin-film transistor, method for fabricating thin-film transistor, and display device
WO2013018126A1 (ja) * 2011-07-29 2013-02-07 パナソニック株式会社 薄膜トランジスタ及びその製造方法
WO2013018123A1 (ja) * 2011-07-29 2013-02-07 パナソニック株式会社 薄膜トランジスタ及びその製造方法
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR100982311B1 (ko) 2010-09-15
US8283671B2 (en) 2012-10-09
KR20090122774A (ko) 2009-12-01
JP5280222B2 (ja) 2013-09-04
US20090289258A1 (en) 2009-11-26
TWI433320B (zh) 2014-04-01
TW201001716A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
JP5280222B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置
JP5301971B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置
US8815663B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method
KR101073561B1 (ko) 유기전계발광소자 및 그의 제조 방법
KR101002666B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100853545B1 (ko) 유기전계발광소자 및 그의 제조방법
KR20040037889A (ko) 유기 전계 발광 표시 장치의 제조 방법
KR20120069457A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
US8785910B2 (en) Thin film transistor, display device including the same, and method of manufacturing the display device
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
JPWO2013118233A1 (ja) 薄膜半導体装置の製造方法及び薄膜半導体装置
US9685326B2 (en) Method of manufacturing a polysilicon (poly-Si) layer
US20080164477A1 (en) Thin film transistor, method of fabricating the same, and flat panel display device including the same
KR20130027023A (ko) 표시 장치, 표시 장치에 사용되는 박막 트랜지스터, 및 박막 트랜지스터의 제조 방법
KR102026823B1 (ko) 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR100700496B1 (ko) 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치
KR20140039863A (ko) 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees