[go: up one dir, main page]

CN105845693A - 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板 - Google Patents

薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板 Download PDF

Info

Publication number
CN105845693A
CN105845693A CN201610182408.4A CN201610182408A CN105845693A CN 105845693 A CN105845693 A CN 105845693A CN 201610182408 A CN201610182408 A CN 201610182408A CN 105845693 A CN105845693 A CN 105845693A
Authority
CN
China
Prior art keywords
layer
region
film transistor
thin film
conductive part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610182408.4A
Other languages
English (en)
Inventor
赵书力
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610182408.4A priority Critical patent/CN105845693A/zh
Priority to US15/101,006 priority patent/US20180081215A1/en
Priority to PCT/CN2016/079272 priority patent/WO2017166337A1/zh
Publication of CN105845693A publication Critical patent/CN105845693A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6727—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having source or drain regions connected to bulk conducting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法。薄膜晶体管包括：基板；栅区，设置在所述基板的表面；绝缘层，覆盖所述栅区；第一导电部，设置在所述绝缘层远离所述栅区的表面上；第二导电部，设置在所述绝缘层远离所述栅区的表面上，且所述第二导电部与所述第一导电部间隔设置；源区，设置在所述第一导电部远离所述绝缘层的表面上；漏区，设置在所述第二导电部远离所述绝缘层的表面上；有源层，设置在所述绝缘层远离所述栅区的表面上，且所述有源层相对的两端分别与所述源区及所述漏区电连接；及钝化层，覆盖所述源区、所述漏区及所述有源层。

Description

薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
技术领域
本发明涉及显示领域，尤其涉及一种薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板。
背景技术
液晶显示装置，比如，液晶显示器(Liquid Crystal Display,LCD)是一种常用的电子设备，由于其具有功耗低、体积小、重量轻等特点，因此备受用户的青睐。液晶显示器中通常包括阵列基板，阵列基板包括呈陈列状分布的多个薄膜晶体管(Thin Film Transistor，TFT)，薄膜晶体管的质量好坏直接影响到液晶显示面板的质量。现有薄膜晶体管的制备方法通常采用六道光罩，薄膜晶体管的制备中需要的六道光罩介绍如下。第一道光罩，形成栅区；第二道光罩，形成有源层；第三道光罩，形成蚀刻阻挡层；第四道光罩，形成源区和漏区；第五道光罩，形成接触孔，以漏出部分漏区；第六道光罩，形成像素电极，像素电极通过接触孔与漏区电连接。由此可见，现有技术中，薄膜晶体管的制备方法中光罩的使用次数较多，制程较为复杂。
发明内容
本发明提供一种薄膜晶体管，所述薄膜晶体管包括：
基板；
栅区，设置在所述基板的表面；
绝缘层，覆盖所述栅区；
第一导电部，设置在所述绝缘层远离所述栅区的表面上；
第二导电部，设置在所述绝缘层远离所述栅区的表面上，且所述第二导电部与所述第一导电部间隔设置；
源区，设置在所述第一导电部远离所述绝缘层的表面上；
漏区，设置在所述第二导电部远离所述绝缘层的表面上；
有源层，设置在所述绝缘层远离所述栅区的表面上，且所述有源层相对的两端分别与所述源区及所述漏区电连接；及
钝化层，覆盖所述源区、所述漏区及所述有源层。
其中，所述薄膜晶体管还包括：像素电极，设置在所述第二导电部远离所述绝缘层的表面上，所述像素电极与所述漏区同层设置且所述像素电极与所述漏区电连接。
其中，所述像素电极与所述漏区为一体结构。
其中，所述有源层为金属氧化物半导体层。
其中，所述有源层与所述第一导电部及所述第二导电部同层设置。
其中，所述栅区包括第一端面、第二端面及第三端面，所述第一端面与所述基板接触，所述第二端面与所述第三端面相对设置且所述第二端面及所述第三端面均与所述第一端面相交，所述第二端面相较于所述第三端面邻近所述源区设置，所述第三端面相较于所述第二端面邻近所述漏区设置，所述第二端面与有源层面向所述源区的端面共面，所述第三端面与所述有源层面向所述漏区的端面共面。
本发明还提供了一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法包括：
提供基板，所述基板包括相对设置的第一表面及第二表面；
在所述第一表面沉积第一金属层，并将所述第一金属层进行图案化以形成栅区；
在所述栅区上形成覆盖所述栅区的绝缘层；
在所述绝缘层远离所述栅区的表面上沉积透明氧化物半导体膜层；
形成覆盖所述透明氧化物半导体膜层的第一光阻层；
以所述栅区为掩膜，自所述第二表面对所述第一光阻层进行曝光，移除未被所述栅区遮挡的第一光阻层，保留被所述栅区遮挡的第一光阻层以形成对应所述栅区的第一光阻图案；
以所述第一光阻图案为掩膜，对未被所述第一光阻图案覆盖的透明氧化物半导体膜层进行离子注入或者紫外光照射，以分别得到第一导电部及第二导电部，被所述第一光阻图案覆盖的透明氧化物半导体膜层为有源层；
沉积透明导电氧化物膜层，并剥离所述第一光阻图案；
在所述透明导电氧化物膜层上沉积第二光阻层；
对所述第二光阻层进行图案化，以定义出设置在所述第一导电部远离所述绝缘层的表面上的源区，以及设置在所述第二导电部远离所述绝缘层的表面上的漏区，并剥离所述第二光阻层；
形成覆盖所述源区、所述漏区及所述有源层的钝化层。
其中，所述步骤“对所述第二光阻层进行图案化，以定义出设置在所述第一导电部远离所述绝缘层的表面上的源区，以及设置在所述第二导电部远离所述绝缘层的表面上的漏区，并剥离所述第二光阻层”包括：
对所述第二光阻层进行图案化，以定义出设置在所述第一导电部远离所述绝缘层的表面上的源区，设置在所述第二导电部远离所述绝缘层的表面上的漏区，以及设置在第二导电部远离所述绝缘层的表面上的与所述漏区同层设置且与所述漏区电连接的像素电极。
其中，所述离子注入为氢离子注入。
本发明还提供了一种液晶显示面板，其中，所述液晶显示面板包括如前述任意实施方式所述的薄膜晶体管。
相较于现有技术，本发明的薄膜晶体管的制备方法中采用两道光罩工艺制备出了薄膜晶体管，从而减小了光罩的使用次数，简化了薄膜晶体管的制程。且本发明的薄膜晶体管中的源区通过第一导电部与有源层接触，减小了源区与有源层之间的接触电阻，提升了源区与有源层之间的接触特性；另外，本发明的薄膜晶体管中的漏区通过第二导电部与有源层接触，减小了漏区与有源层之间的接触电阻，提升了漏区与有源层之间的接触特性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的薄膜晶体管的剖面结构示意图。
图2为本发明一较佳实施方式的液晶显示面板的结构示意图。
图3为本发明一较佳实施方式的薄膜晶体管的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明一较佳实施方式的薄膜晶体管的剖面结构示意图。所述薄膜晶体管10包括基板110及设置在所述基板110同侧的栅区120、绝缘层130、第一导电部141、第二导电部142、源区150、漏区160、有源层170及钝化层180。所述栅区120设置在所述基板110的表面；所述绝缘层130覆盖所述栅区120；所述第一导电部141设置在所述绝缘层130远离所述栅区120的表面上；所述第二导电部142设置在所述绝缘层130远离所述栅区120的表面上，且所述第二导电部142与所述第一导电部141间隔设置；所述源区150设置在所述第一导电部141远离所述绝缘层130的表面上；所述漏区160设置在所述第二导电部142远离所述绝缘层130的表面上；所述有源层170设置在所述绝缘层130远离所述栅区120的表面上，且所述有源层170相对的两端分别与所述源区150及所述漏区160电连接；所述钝化层180覆盖所述源区150、所述漏区160及所述有源层170。
在本实施方式中，所述基板110为对外光的透光率超过预设透光率的绝缘衬底。所述预设透光率可以为但不仅限于为90％。所述基板110的材料包括石英、云母、氧化铝或者透明塑料等电绝缘材料中的任意一种或者多种。所述基板110为绝缘层衬底能够减小所述基板110的高频损耗。
所述栅区120包括第一端面121、第二端面122及第三端面123。所述第一端面121与所述基板110接触，所述第二端面122与所述第三端面123相对设置，且所述第二端面122与所述第三端面123均与所述第一端面121相交。所述第二端面122相较于所述第三端面123邻近所述源区150设置，所述第三端面123相较于所述第二端面122邻近所述漏区160设置。所述第二端面122与有源层170面向所述源区150的端面共面，所述第三端面123与所述有源层170面向所述漏区160的端面共面。
由于所述栅区120的所述第二端面122与有源层170面向所述源区150的端面共面，所述栅区120的所述第三端面123与所述有源层170面向所述漏区160的端面共面。因此，所述栅区120与所述源区150之间不存在绝缘层介质侧墙且所述栅区120与所述漏区160之间不存在绝缘介质侧墙了，从而抑制了所述薄膜晶体管10中可能存在的寄生电阻效应。进一步地，由于所述栅区120的所述第二端面122与有源层170面向所述源区150的端面共面，所述栅区120的所述第三端面123与所述有源层170面向所述漏区160的端面共面，所述栅区120与所述源区150之间没有交叠，所述栅区120与所述漏区160之间没有交叠，因此，所述栅区120与所述源区150之间的寄生电容较小，所述栅区120与所述漏区160之间的寄生电容较小。
更进一步地，本发明的薄膜晶体管10中的所述栅区120、所述源区150及所述漏区160可以做得较厚，而不会明显增加所述栅区120与所述栅区150之间的寄生电容以及所述栅区120与所述漏区160之间的寄生电容。且较厚的栅区120、较厚的源区150及较厚的楼安全160能够减小这些电极区域自身的电阻，也能抑制这些电极区域产生的寄生电阻。优选地，所述栅区120的厚度为1500～6000埃，所述源区150的厚度为2000～5000埃，所述漏区160的厚度为2000～5000埃。
所述栅区120可以对穿过所述基板110的紫外光进行遮挡，从而使得穿过所述基板110的紫外光无法穿过所述栅区120。可以理解地，当穿过所述基板110的紫外光穿过所述栅区120的透光率小于一预设阈值(比如，为5％)时，则也可以认为穿过所述基板110的紫外光无法穿过所述栅区120。所述栅区120的材料包括但不仅限于Al，Mo，Cu，Ag、Cr、Ti、AlNi、MoTi等金属材料材料中的一种或者多种。所述栅区120的厚度为1500～6000埃。
所述绝缘层130包括第一子绝缘层131及第二子绝缘层132。所述第一子绝缘层131覆盖所述栅区120，所述第二子绝缘层132覆盖所述第一子绝缘层131。其中，所述第一子绝缘层131包括氮化硅(SiNx)材料，所述第二子绝缘层132包括氧化硅(SiOx)材料。所述第一子绝缘层131采用氮化硅材料，在制备氮化硅材料的时候能够产生氢元素(H)用来修补所述有源层180，用于提高所述有源层180的电性能。所述第二子绝缘层132可以改善设置在所述第二子绝缘层132上的第一导电部141、第二导电部142及所述有源层180的应力，以防止所述第一导电部141、所述第二导电部142及所述有源层180脱落。所述绝缘层130的厚度可以为1500～4000埃。
所述第一导电部141及所述第二导电部142可以为透明氧化物半导体膜层进行紫外光照射或者离子注入处理得到的。所述离子注入可以为氢离子注入。所述透明氧化物半导体膜层可以包括但不仅限于以下材料中的一种或者多种：ZnO基透明氧化物半导体材料，SnO2基透明氧化物半导体材料，In2O3基透明氧化物半导体材料等。举例而言，所述透明氧化物半导体膜层可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。
所述第一导电部141可以提高所述源区150和所述有源层170之间的接触特性。所述第二导电部142可以提高所述漏区160和所述有源层170之间的接触特性。
所述源区150和所述漏区160的材料可以为透明导电氧化物膜层，所述透明导电氧化物膜层包括但不仅限于为铟锡氧化物(Indium Tin Oxide，ITO)、氧化铟锌(Indium Zinc Oxide，IZO)、氟掺杂氧化锡(SnO2：F，FTO)、铝掺杂氧化锌(ZnO：Al，AZO)。
所述有源层170也称为沟道层，优选地，所述有源层170为金属氧化物半导体层，所述金属氧化物半导体层可以包括但不仅限于以下材料中的一种或者多种：ZnO基透明氧化物半导体材料，SnO2基透明氧化物半导体材料，In2O3基透明氧化物半导体材料等。举例而言，所述有源层170可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。
优选地，所述有源层170与所述第一导电部141及所述第二导电部142同层设置。
所述钝化层180的厚度为1500～4000埃。所述钝化层180可以为但不仅限于为氮化硅(SiNx)材料、氧化硅(SiOx)材料、或者氧化硅材料与氮化硅材料的复合层。
所述薄膜晶体管10还包括像素电极190，所述像素电极190设置在所述第二导电部142远离所述绝缘层130的表面上。所述像素电极190与所述漏区160同层设置且所述像素电极190与所述漏区160电连接。优选地，所述像素电极190与所述漏区160为一体结构。所述像素电极190的厚度为300～1000埃。所述像素电极190可以为但不仅限于为氧化铟锡(Indium Tin Oxide，ITO)。
本发明还提供了一种液晶显示面板，请参阅图2，图2为本发明一较佳实施方式的液晶显示面板的结构示意图。本发明的液晶显示面板1包括阵列基板2、彩膜基板3及液晶层4。所述阵列基板2与所述彩膜基板3相对且间隔设置，所述液晶层4夹设在所述阵列基板2与所述彩膜基板3之间。所述阵列基板2包括呈阵列状分布的多个薄膜晶体管10，所述薄膜晶体管10请参阅前述描述，在此不再赘述。
下面结合图1及对图1的描述对本发明的薄膜晶体管的制备方法进行介绍。请一并参阅图3，图3为本发明一较佳实施方式的薄膜晶体管的制备方法的流程图。所述薄膜晶体管的制备方法包括但不仅限于以下步骤。
S101，提供基板110，所述基板110包括相对设置的第一表面111及第二表面112。在本实施方式中，所述基板110为对外光的透光率超过预设透光率的绝缘衬底。所述预设透光率可以为但不仅限于为90％。所述基板110的材料包括石英、云母、氧化铝或者透明塑料等电绝缘材料中的任意一种或者多种。所述基板110为绝缘层衬底能够减小所述基板110的高频损耗。
S102，在所述第一表面111沉积第一金属层，并将所述第一金属层进行图案化以形成栅区120。具体地，在所述基板110的第一表面111沉积第一金属层，通过第一道光罩，蚀刻形成所述栅区120。所述第一金属层可以对穿过所述基板110的紫外光进行遮挡，从而使得穿过所述基板110的紫外光无法穿过所述栅区120。可以理解地，当穿过所述基板110的紫外光穿过所述栅区120的透光率小于一预设阈值(比如，为5％)时，则也可以认为穿过所述基板110的紫外光无法穿过所述栅区120。所述第一金属层的材料包括但不仅限于Al，Mo，Cu，Ag、Cr、Ti、AlNi、MoTi等金属材料材料中的一种或者多种。S103，在所述栅区120上形成覆盖所述栅区120的绝缘层130。所述绝缘层130包括但不仅限于氮化硅(SiNx)材料，氧化硅(SiOx)材料等。
S104，在所述绝缘层130远离所述栅区120的表面上沉积透明氧化物半导体膜层。所述透明氧化物半导体膜层可以包括但不仅限于以下材料中的一种或者多种：ZnO基透明氧化物半导体材料，SnO2基透明氧化物半导体材料，In2O3基透明氧化物半导体材料等。举例而言，所述透明氧化物半导体膜层可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。
S105，形成覆盖所述透明氧化物半导体膜层的第一光阻层。
S106，以所述栅区120为掩膜，自所述第二表面112对所述第一光阻层进行曝光，移除未被所述栅区120遮挡的第一光阻层，保留被所述栅区遮挡的第一光阻层以形成对应所述栅区的第一光阻图案。
S107，以所述第一光阻图案为掩膜，对未被所述第一光阻图案覆盖的透明氧化物半导体膜层进行离子注入或者紫外光照射，以分别得到第一导电部141及第二导电部142，被所述第一光阻图案覆盖的透明氧化物半导体膜层为有源层170。在本实施方式中，所述离子注入为氢离子注入。
经过测试表明，透明氧化物材料膜层通过不同时间的紫外光照射，其导电性能会发生明显变化，迁移率和载流子的浓度随着紫外光照射时间的延长而增加，即，具备良好的导电性能。以所述透明氧化物材料膜层为IGZO为例，经过测试表明，经过紫外光照射4个小时，经过照射的透明氧化物材料膜层的部分的电阻率(resistivity)为4.6*10-3，迁移率(hall mobility)为14.6cm2/V，载流子浓度(carrier concentration)为1.6*1012cm2，且经过一段时间(本测试采用4周)的老化测试，被紫外线照射的透明氧化物材料膜层的导电性能、迁移率及载流子的浓度几乎没有发生变化。
S108，沉积透明导电氧化物膜层，并剥离所述第一光阻图案。
S109，在所述透明导电氧化物膜层上沉积第二光阻层。
S110，对所述第二光阻层进行图案化，以定义出设置在所述第一导电部141远离所述绝缘层130的表面上的源区150，以及设置在所述第二导电部142远离所述绝缘层130的表面上的漏区160，并剥离所述第二光阻层。具体地，所述步骤S110包括：对所述第二光阻层进行图案化，以定义出设置在所述第一导电部141远离所述绝缘层130的表面上的源区150，设置在所述第二导电142部远离所述绝缘层130的表面上的漏区160，以及设置在第二导电部142远离所述绝缘层130的表面上的与所述漏区160同层设置且与所述漏区160电连接的像素电极190。制备所述源区150、所述漏区160(及所述像素电极190)的过程使用了第二道光罩。
S111，形成覆盖所述源区150、所述漏区160及所述有源层170的钝化层180。
相较于现有技术，本发明的薄膜晶体管的制备方法中采用两道光罩工艺制备出了薄膜晶体管，从而减小了光罩的使用次数，简化了薄膜晶体管的制程。且本发明的薄膜晶体管10中的源区150通过第一导电部141与有源层170接触，减小了源区150与有源层170之间的接触电阻，提升了源区150与有源层170之间的接触特性；另外，本发明的薄膜晶体管10中的漏区160通过第二导电部142与有源层170接触，减小了漏区160与有源层170之间的接触电阻，提升了漏区160与有源层170之间的接触特性。以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
基板；
栅区，设置在所述基板的表面；
绝缘层，覆盖所述栅区；
第一导电部，设置在所述绝缘层远离所述栅区的表面上；
第二导电部，设置在所述绝缘层远离所述栅区的表面上，且所述第二导电部与所述第一导电部间隔设置；
源区，设置在所述第一导电部远离所述绝缘层的表面上；
漏区，设置在所述第二导电部远离所述绝缘层的表面上；
有源层，设置在所述绝缘层远离所述栅区的表面上，且所述有源层相对的两端分别与所述源区及所述漏区电连接；及
钝化层，覆盖所述源区、所述漏区及所述有源层。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：像素电极，设置在所述第二导电部远离所述绝缘层的表面上，所述像素电极与所述漏区同层设置且所述像素电极与所述漏区电连接。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述像素电极与所述漏区为一体结构。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述有源层为金属氧化物半导体层。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述有源层与所述第一导电部及所述第二导电部同层设置。
6.如权利要求1所述的薄膜晶体管，其特征在于，所述栅区包括第一端面、第二端面及第三端面，所述第一端面与所述基板接触，所述第二端面与所述第三端面相对设置且所述第二端面及所述第三端面均与所述第一端面相交，所述第二端面相较于所述第三端面邻近所述源区设置，所述第三端面相较于所述第二端面邻近所述漏区设置，所述第二端面与有源层面向所述源区的端面共面，所述第三端面与所述有源层面向所述漏区的端面共面。
7.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括：
提供基板，所述基板包括相对设置的第一表面及第二表面；
在所述第一表面沉积第一金属层，并将所述第一金属层进行图案化以形成栅区；
在所述栅区上形成覆盖所述栅区的绝缘层；
在所述绝缘层远离所述栅区的表面上沉积透明氧化物半导体膜层；
形成覆盖所述透明氧化物半导体膜层的第一光阻层；
以所述栅区为掩膜，自所述第二表面对所述第一光阻层进行曝光，移除未被所述栅区遮挡的第一光阻层，保留被所述栅区遮挡的第一光阻层以形成对应所述栅区的第一光阻图案；
以所述第一光阻图案为掩膜，对未被所述第一光阻图案覆盖的透明氧化物半导体膜层进行离子注入或者紫外光照射，以分别得到第一导电部及第二导电部，被所述第一光阻图案覆盖的透明氧化物半导体膜层为有源层；
沉积透明导电氧化物膜层，并剥离所述第一光阻图案；
在所述透明导电氧化物膜层上沉积第二光阻层；
对所述第二光阻层进行图案化，以定义出设置在所述第一导电部远离所述绝缘层的表面上的源区，以及设置在所述第二导电部远离所述绝缘层的表面上的漏区，并剥离所述第二光阻层；
形成覆盖所述源区、所述漏区及所述有源层的钝化层。
8.如权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述步骤“对所述第二光阻层进行图案化，以定义出设置在所述第一导电部远离所述绝缘层的表面上的源区，以及设置在所述第二导电部远离所述绝缘层的表面上的漏区，并剥离所述第二光阻层”包括：
对所述第二光阻层进行图案化，以定义出设置在所述第一导电部远离所述绝缘层的表面上的源区，设置在所述第二导电部远离所述绝缘层的表面上的漏区，以及设置在第二导电部远离所述绝缘层的表面上的与所述漏区同层设置且与所述漏区电连接的像素电极。
9.如权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述离子注入为氢离子注入。
10.一种液晶显示面板，其特征在于，所述液晶显示面板包括如权利要求1～6任意一项所述的薄膜晶体管。
CN201610182408.4A 2016-03-28 2016-03-28 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板 Pending CN105845693A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610182408.4A CN105845693A (zh) 2016-03-28 2016-03-28 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
US15/101,006 US20180081215A1 (en) 2016-03-28 2016-04-14 Thin-film transistor, manufacture method of thin-film transistor, and liquid crystal displaly pane
PCT/CN2016/079272 WO2017166337A1 (zh) 2016-03-28 2016-04-14 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610182408.4A CN105845693A (zh) 2016-03-28 2016-03-28 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板

Publications (1)

Publication Number Publication Date
CN105845693A true CN105845693A (zh) 2016-08-10

Family

ID=56583743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610182408.4A Pending CN105845693A (zh) 2016-03-28 2016-03-28 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板

Country Status (3)

Country Link
US (1) US20180081215A1 (zh)
CN (1) CN105845693A (zh)
WO (1) WO2017166337A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841687A (zh) * 2017-11-29 2019-06-04 乐金显示有限公司 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备
CN110190028A (zh) * 2019-06-10 2019-08-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板制备方法
WO2021012435A1 (zh) * 2019-07-19 2021-01-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912725A (zh) * 2006-08-28 2007-02-14 友达光电股份有限公司 薄膜晶体管及包含此薄膜晶体管的显示器
CN101726947A (zh) * 2008-10-10 2010-06-09 乐金显示有限公司 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
US20120218489A1 (en) * 2007-12-28 2012-08-30 Au Optronics Corp. Liquid Crystal Display Unit Structure Including a Patterned Etch Stop Layer Above a First Data Line Segment
CN102723269A (zh) * 2012-06-21 2012-10-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104600080A (zh) * 2014-12-30 2015-05-06 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
KR100875101B1 (ko) * 2007-08-08 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
TWI418910B (zh) * 2009-05-26 2013-12-11 Au Optronics Corp 陣列基板及其形成方法
WO2011045960A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 薄膜トランジスタ、その製造方法及びそれを含む表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912725A (zh) * 2006-08-28 2007-02-14 友达光电股份有限公司 薄膜晶体管及包含此薄膜晶体管的显示器
US20120218489A1 (en) * 2007-12-28 2012-08-30 Au Optronics Corp. Liquid Crystal Display Unit Structure Including a Patterned Etch Stop Layer Above a First Data Line Segment
CN101726947A (zh) * 2008-10-10 2010-06-09 乐金显示有限公司 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
CN102723269A (zh) * 2012-06-21 2012-10-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104600080A (zh) * 2014-12-30 2015-05-06 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841687A (zh) * 2017-11-29 2019-06-04 乐金显示有限公司 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备
CN110190028A (zh) * 2019-06-10 2019-08-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板制备方法
WO2021012435A1 (zh) * 2019-07-19 2021-01-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法

Also Published As

Publication number Publication date
WO2017166337A1 (zh) 2017-10-05
US20180081215A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
CN104269414B (zh) 一种阵列基板及其制作方法、显示装置
CN105633016A (zh) Tft基板的制作方法及制得的tft基板
CN104600080B (zh) 阵列基板、显示面板及阵列基板的制备方法
CN102709326B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN102064109B (zh) 薄膜晶体管及其制造方法
CN106941121B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104392999A (zh) 一种阵列基板及其制作方法、显示装置
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN105789279A (zh) 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法
WO2016086531A1 (zh) 阵列基板及其制作方法
CN105867037A (zh) 阵列基板、阵列基板的制备方法及液晶显示面板
CN103730475A (zh) 一种阵列基板及其制造方法、显示装置
CN109346482A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN108054140B (zh) Ffs模式阵列基板的制造方法
CN105374749B (zh) 一种薄膜晶体管及其制造方法
US10468537B2 (en) Metal oxide thin-film transistor and manufacturing method for the same
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN105845693A (zh) 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN101964309B (zh) 薄膜晶体管的制造方法
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备
CN203367291U (zh) 一种阵列基板、显示面板及显示装置
CN105826248A (zh) Ffs模式的阵列基板及制作方法
CN105785684A (zh) 薄膜晶体管基板、其制作方法及使用之液晶显示面板
CN114402430A (zh) 阵列基板及制作方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810