[go: up one dir, main page]

JP2009246178A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2009246178A
JP2009246178A JP2008091756A JP2008091756A JP2009246178A JP 2009246178 A JP2009246178 A JP 2009246178A JP 2008091756 A JP2008091756 A JP 2008091756A JP 2008091756 A JP2008091756 A JP 2008091756A JP 2009246178 A JP2009246178 A JP 2009246178A
Authority
JP
Japan
Prior art keywords
film
contact hole
metal nitride
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008091756A
Other languages
Japanese (ja)
Inventor
Okiaki Matsuzawa
興明 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008091756A priority Critical patent/JP2009246178A/en
Publication of JP2009246178A publication Critical patent/JP2009246178A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】低抵抗でかつ信頼性の高いコンタクトプラグを有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、コンタクトホール103が設けられた半導体基板100上に絶縁膜102を形成する工程と、基板全面上に第1の導電膜104を形成する工程と、第1の導電膜104上に窒化金属膜106を形成する工程と、窒化金属膜106上にコンタクトホール103を埋める第2の導電膜107を形成する工程と、第2の導電膜107、窒化金属膜106、および第1の導電膜104の一部を除去することで、コンタクトプラグ109を形成する工程(e)とを備える。(コンタクトホールの底面上に設けられた窒化金属膜の膜厚)/(コンタクトホールの底面上に設けられた第1の導電膜の膜厚)の値は0.8より大きく2.5より小さい。
【選択図】図1
A semiconductor device having a contact plug with low resistance and high reliability and a method for manufacturing the same are provided.
A method for manufacturing a semiconductor device includes a step of forming an insulating film over a semiconductor substrate provided with a contact hole, a step of forming a first conductive film over the entire surface of the substrate, and a first step. Forming a metal nitride film 106 over the conductive film 104, forming a second conductive film 107 filling the contact hole 103 over the metal nitride film 106, and forming the second conductive film 107 and the metal nitride film 106. And a step (e) of forming a contact plug 109 by removing a part of the first conductive film 104. The value of (film thickness of the metal nitride film provided on the bottom surface of the contact hole) / (film thickness of the first conductive film provided on the bottom surface of the contact hole) is larger than 0.8 and smaller than 2.5 .
[Selection] Figure 1

Description

本発明は半導体装置及びその製造方法に関し、特に微細なコンタクトホールにコンタクトプラグを形成する方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a method of forming a contact plug in a fine contact hole.

近年の半導体装置の微細化に伴い、シリコン基板へコンタクトを取るためのコンタクトプラグの開口径についても微細化が進んでいる。   With the recent miniaturization of semiconductor devices, the contact plug opening diameter for making contact with a silicon substrate has also been miniaturized.

コンタクトプラグは、シリコン基板上に層間絶縁膜を堆積し、コンタクトパターンを持つ溝を形成した後、その溝にタングステン(W)を埋め込み、引き続いてCMP(Chemical Mechanical Polishing)法によりWを研磨除去することにより形成する。ここで、Wを配線材料として用いる場合には、W膜の下層に密着層としてチタン(Ti)膜、または窒化チタン(TiN)膜を用いている(特許文献1参照)。ここで、Ti膜は、基板とのオーミックコンタクトを取るために必要である。一方、TiN膜は、W膜を堆積する際の反応ガス(WFガス)とTi層との反応を防止するためのバリア膜としての機能を持つ。
特開2005‐203647号公報
In the contact plug, an interlayer insulating film is deposited on a silicon substrate, a groove having a contact pattern is formed, tungsten (W) is buried in the groove, and then W is polished and removed by a CMP (Chemical Mechanical Polishing) method. To form. Here, when W is used as a wiring material, a titanium (Ti) film or a titanium nitride (TiN) film is used as an adhesion layer under the W film (see Patent Document 1). Here, the Ti film is necessary for making ohmic contact with the substrate. On the other hand, the TiN film has a function as a barrier film for preventing a reaction between a reactive gas (WF 6 gas) and a Ti layer when depositing the W film.
Japanese Patent Laid-Open No. 2005-203647

しかしながら、特許文献1に開示されている技術は以下の課題を持っている。   However, the technique disclosed in Patent Document 1 has the following problems.

現在、半導体装置全体の微細化に伴い、コンタクトプラグの開口径についても微細化が進行している。65nm世代のデザインルールでは80nm程度であったコンタクト径は、32nm世代のデザインルールでは、50nm程度に縮小する。このように微細なコンタクトホールに対して従来技術を適用した場合、65nm世代では90Ω程度であったコンタクト抵抗が、32nm世代では1500Ω程度まで急激に上昇する。一方、半導体デバイスの特性を維持するため、コンタクト抵抗は約200Ω以下であることが望ましい。したがって、特許文献1に開示されている技術を用いて32nm世代のコンタクトプラグを形成した場合、得られるデバイスの特性は低いものとなる。   Currently, with the miniaturization of the entire semiconductor device, the contact plug opening diameter is also miniaturized. The contact diameter, which was about 80 nm in the 65 nm generation design rule, is reduced to about 50 nm in the 32 nm generation design rule. When the conventional technique is applied to such a fine contact hole, the contact resistance, which was about 90Ω in the 65 nm generation, rapidly increases to about 1500Ω in the 32 nm generation. On the other hand, in order to maintain the characteristics of the semiconductor device, the contact resistance is desirably about 200Ω or less. Therefore, when a 32-nm generation contact plug is formed using the technique disclosed in Patent Document 1, the characteristics of the obtained device are low.

特許文献1に開示されている技術を用いた場合にコンタクト抵抗が高くなってしまう原因は、用いられているTiN膜厚が最低10nmと厚いことに起因している。以下にこの事情について説明する。   The reason why the contact resistance increases when the technique disclosed in Patent Document 1 is used is that the thickness of the TiN film used is at least 10 nm. This situation will be described below.

図3(a)、(b)は、それぞれ65nm世代および32nm世代のコンタクトプラグを従来技術により形成したものを示す断面図(水平断面図)である。コンタクトプラグを構成する各金属膜の比抵抗は、W膜501が15μΩcm、Ti膜が150μΩcm、TiN膜503が300μΩcmである。図3(a)、(b)から、コンタクトプラグの断面は、低抵抗なW膜を高抵抗なTiN膜が被う形状となっていることが分かる。ここで、コンタクトホールの側壁に形成されるTi膜の膜厚はTiN膜503の膜厚と比較して薄いため、Ti膜の記載を省略している。従来技術において、TiN膜503をコンタクトホールの底部に10nm堆積した場合、側壁にはTi膜を挟んで厚さ20nmのTiN膜503が堆積する。この場合、図3(a)、(b)から、コンタクトホール側壁のTiN膜503の断面積がコンタクトプラグの断面積に占める割合((TiN膜の断面積)/(コンタクトプラグの断面積))は、65nm世代では75%であったものが、32nm世代では96%にまで増加するということが分かる。このように、コンタクトプラグの断面積に占める高抵抗なTiN膜の割合が増加することがコンタクト抵抗の急激な上昇を引き起こしている。   FIGS. 3A and 3B are cross-sectional views (horizontal cross-sectional views) showing 65 nm generation and 32 nm generation contact plugs formed by conventional techniques, respectively. The specific resistance of each metal film constituting the contact plug is 15 μΩcm for the W film 501, 150 μΩcm for the Ti film, and 300 μΩcm for the TiN film 503. 3A and 3B, it can be seen that the cross section of the contact plug has a shape in which a low resistance W film is covered with a high resistance TiN film. Here, since the film thickness of the Ti film formed on the side wall of the contact hole is thinner than the film thickness of the TiN film 503, the description of the Ti film is omitted. In the conventional technique, when the TiN film 503 is deposited at the bottom of the contact hole by 10 nm, the TiN film 503 having a thickness of 20 nm is deposited on the side wall with the Ti film interposed therebetween. 3A and 3B, the ratio of the cross-sectional area of the TiN film 503 on the side wall of the contact hole to the cross-sectional area of the contact plug ((the cross-sectional area of the TiN film) / (the cross-sectional area of the contact plug)) It can be seen that the value increased from 75% in the 65 nm generation to 96% in the 32 nm generation. As described above, an increase in the proportion of the high resistance TiN film in the cross-sectional area of the contact plug causes a rapid increase in contact resistance.

本発明は、上記の課題を鑑みてなされたものであって、低抵抗でかつ信頼性の高いコンタクトプラグを有する半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device having a contact plug with low resistance and high reliability, and a method for manufacturing the same.

本発明の第1の半導体装置は、半導体基板と、前記半導体基板上に設けられ、上面側から下面側まで貫通するコンタクトホールが形成された絶縁膜と、前記コンタクトホールの内面に設けられた第1の導電膜と、前記コンタクトホールの内面に沿って前記第1の導電膜上に設けられた窒化金属膜と、前記窒化金属膜上に設けられ、前記コンタクトホールを埋める第2の導電膜とを有し、前記半導体基板に接続されたコンタクトプラグとを備え、(前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚)/(前記第1の導電膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚)の値が0.8より大きく2.5より小さい。   A first semiconductor device of the present invention includes a semiconductor substrate, an insulating film provided on the semiconductor substrate and having a contact hole penetrating from the upper surface side to the lower surface side, and a first film provided on the inner surface of the contact hole. A first conductive film, a metal nitride film provided on the first conductive film along an inner surface of the contact hole, and a second conductive film provided on the metal nitride film and filling the contact hole; And a contact plug connected to the semiconductor substrate, and (the film thickness of the portion of the metal nitride film provided on the bottom surface of the contact hole) / (the first conductive film The value of the film thickness of the portion provided on the bottom surface of the contact hole is larger than 0.8 and smaller than 2.5.

この構成により、設計ルールが小さくなった場合であってもコンタクト抵抗が増加せず、且つコンタクトプラグの表面異常の発生が抑えられる。そのため、本発明の半導体装置は従来の半導体装置に比べて信頼性が大きく向上している。   With this configuration, even when the design rule is reduced, the contact resistance does not increase and the occurrence of contact plug surface abnormality can be suppressed. Therefore, the reliability of the semiconductor device of the present invention is greatly improved as compared with the conventional semiconductor device.

本発明の半導体装置において、例えば前記コンタクトホールの上端部の直径が50nm以下であってもよい。   In the semiconductor device of the present invention, for example, the diameter of the upper end portion of the contact hole may be 50 nm or less.

特に、前記第1の導電膜および前記窒化金属膜のうち前記コンタクトホールの側壁上に形成された部分の膜厚の合計が、前記コンタクトホールの半径の10%より大きく50%よりも小さければ、コンタクト抵抗の上昇を抑えることができる。   In particular, if the total thickness of the portions of the first conductive film and the metal nitride film formed on the side wall of the contact hole is larger than 10% and smaller than 50% of the radius of the contact hole, An increase in contact resistance can be suppressed.

前記窒化金属膜のうち前記コンタクトホールの底部上に形成された部分の膜厚は、1.5nmより大きく5nmより小さいことにより、コンタクト抵抗の上昇を抑えることができる。   The thickness of the portion of the metal nitride film formed on the bottom of the contact hole is larger than 1.5 nm and smaller than 5 nm, so that an increase in contact resistance can be suppressed.

前記コンタクトプラグと前記半導体基板との間に設けられたNiシリサイド層をさらに備えていればさらに半導体基板とコンタクトプラグとの接触抵抗を低減することができる。   If a Ni silicide layer is further provided between the contact plug and the semiconductor substrate, the contact resistance between the semiconductor substrate and the contact plug can be further reduced.

前記第1の導電膜はTiを含んでいてもよい。   The first conductive film may contain Ti.

前記窒化金属膜はTiを含んでいてもよい。   The metal nitride film may contain Ti.

前記第2の導電膜はWを含んでいてもよい。   The second conductive film may contain W.

本発明の第2の半導体装置は、半導体基板と、前記半導体基板上に設けられ、上面側から下面側まで貫通するコンタクトホールが形成された絶縁膜と、前記コンタクトホールの内面に設けられた窒化金属膜と、前記窒化金属膜上に設けられ、前記コンタクトホールを埋める導電膜とを有し、前記半導体基板に接続されたコンタクトプラグとを備え、前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の金属原子と窒素原子との組成比である(金属原子数)/(窒素原子数)の値は、1.4より大きく2.4より小さい。   A second semiconductor device of the present invention includes a semiconductor substrate, an insulating film provided on the semiconductor substrate and having a contact hole penetrating from the upper surface side to the lower surface side, and a nitridation provided on the inner surface of the contact hole A contact plug provided on the metal nitride film and having a conductive film filling the contact hole, the contact plug being connected to the semiconductor substrate; and on a bottom surface of the contact hole in the metal nitride film The value of (the number of metal atoms) / (the number of nitrogen atoms), which is the composition ratio between the metal atom and the nitrogen atom in the portion provided in FIG.

この構成により、窒化金属膜が導電膜の密着層となるのに加え、導電膜を形成する際のバリア膜としても機能するので、コンタクト抵抗の上昇を防ぎつつ、コンタクトプラグの表面異常の発生を抑えることができる。   With this configuration, in addition to the metal nitride film serving as an adhesion layer of the conductive film, it also functions as a barrier film when forming the conductive film, thereby preventing contact plug surface abnormalities while preventing an increase in contact resistance. Can be suppressed.

本発明の第1の半導体装置の製造方法は、コンタクトホールが設けられた半導体基板上に絶縁膜を形成する工程(a)と、前記コンタクトホールの内面および前記絶縁膜の上面上に第1の導電膜を形成する工程(b)と、前記コンタクトホールを含む領域において、前記第1の導電膜上に窒化金属膜を形成する工程(c)と、前記窒化金属膜上に前記コンタクトホールを埋める第2の導電膜を形成する工程(d)と、前記第2の導電膜、前記窒化金属膜、および前記第1の導電膜の一部を除去することで、前記コンタクトホールに埋め込まれ、前記半導体基板に接続されたコンタクトプラグを形成する工程(e)とを備え、前記工程(c)では、(前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚)/(前記第1の導電膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚)の値が0.8より大きく2.5より小さい範囲内になるように前記窒化金属膜を形成する半導体装置の製造方法。   According to a first method of manufacturing a semiconductor device of the present invention, a step (a) of forming an insulating film on a semiconductor substrate provided with a contact hole, and a first method on the inner surface of the contact hole and the upper surface of the insulating film are provided. A step (b) of forming a conductive film, a step (c) of forming a metal nitride film on the first conductive film in a region including the contact hole, and filling the contact hole on the metal nitride film. A step (d) of forming a second conductive film; and removing the second conductive film, the metal nitride film, and a part of the first conductive film to fill the contact hole, A step (e) of forming a contact plug connected to the semiconductor substrate, and in the step (c), (the film thickness of the portion of the metal nitride film provided on the bottom surface of the contact hole) / ( The first A method of manufacturing a semiconductor device, wherein the metal nitride film is formed so that a value of a film thickness of a portion of the conductive film provided on the bottom surface of the contact hole is within a range greater than 0.8 and less than 2.5 .

この方法により、微細化が進んだ場合であってもコンタクト抵抗の上昇を抑え、且つ工程(d)で第2導電膜を形成する際にコンタクトプラグの表面異常が発生するのを防ぐことができる。   By this method, even if the miniaturization is advanced, it is possible to suppress an increase in contact resistance and to prevent occurrence of contact plug surface abnormality when forming the second conductive film in the step (d). .

前記コンタクトホールの上端部の直径は例えば50nm以下であることが好ましい。   The diameter of the upper end portion of the contact hole is preferably 50 nm or less, for example.

前記第1の導電膜および前記窒化金属膜のうち前記コンタクトホールの側壁上に形成された部分の膜厚の合計は、前記コンタクトホールの半径の10%より大きく50%よりも小さいことが好ましい。   The total thickness of portions of the first conductive film and the metal nitride film formed on the side wall of the contact hole is preferably larger than 10% and smaller than 50% of the radius of the contact hole.

前記工程(c)で形成された前記窒化金属膜のうち前記コンタクトホールの底部上に形成された部分の膜厚は、1.5nmより大きく5nmより小さいことが好ましい。   The film thickness of the portion formed on the bottom of the contact hole in the metal nitride film formed in the step (c) is preferably larger than 1.5 nm and smaller than 5 nm.

前記半導体基板上、且つ前記絶縁膜の下にはNiシリサイド層がさらに形成されていることが好ましい。   It is preferable that a Ni silicide layer is further formed on the semiconductor substrate and below the insulating film.

前記工程(b)で形成された前記第1の導電膜がTiを含んでいてもよい。   The first conductive film formed in the step (b) may contain Ti.

前記工程(c)で形成された前記窒化金属膜がTiを含んでいてもよい。   The metal nitride film formed in the step (c) may contain Ti.

前記工程(d)で形成された前記第2の導電膜はWを含んでいてもよい。   The second conductive film formed in the step (d) may contain W.

本発明の第2の半導体装置の製造方法は、コンタクトホールが設けられた半導体基板上に絶縁膜を形成する工程(a)と、前記コンタクトホールの内面および前記絶縁膜の上面上に窒化金属膜を形成する工程(b)と、前記窒化金属膜上に前記コンタクトホールを埋める導電膜を形成する工程(c)と、前記導電膜および前記窒化金属膜のうち一部を除去することで、前記コンタクトホールに埋め込まれ、前記半導体基板に接続されたコンタクトプラグを形成する工程(d)とを備え、前記工程(b)で形成された前記窒化金属膜のうち、前記コンタクトホールの底面上に設けられた部分の金属原子と窒素原子との組成比である(金属原子数)/(窒素原子数)の値は、1.4より大きく2.4より小さい。   According to a second method of manufacturing a semiconductor device of the present invention, a step (a) of forming an insulating film on a semiconductor substrate provided with a contact hole, and a metal nitride film on the inner surface of the contact hole and the upper surface of the insulating film Forming a conductive film that fills the contact hole on the metal nitride film, removing a part of the conductive film and the metal nitride film, A step (d) of forming a contact plug embedded in the contact hole and connected to the semiconductor substrate, and provided on the bottom surface of the contact hole in the metal nitride film formed in the step (b). The value of (the number of metal atoms) / (the number of nitrogen atoms), which is the composition ratio between the metal atom and the nitrogen atom in the obtained portion, is larger than 1.4 and smaller than 2.4.

この方法によれば、コンタクト抵抗の上昇を防ぎつつ、コンタクトプラグの表面異常の発生を抑えることができる。   According to this method, it is possible to suppress the occurrence of contact plug surface abnormality while preventing an increase in contact resistance.

前記コンタクトホールの上端部の直径は、例えば50nm以下であることが好ましい。   The diameter of the upper end portion of the contact hole is preferably 50 nm or less, for example.

前記半導体基板上、且つ前記絶縁膜の下にはNiシリサイド層がさらに形成されていてもよい。   A Ni silicide layer may be further formed on the semiconductor substrate and below the insulating film.

前記窒化金属膜は、Tiを含んでいてもよい。   The metal nitride film may contain Ti.

前記工程(d)で形成された前記第2の導電膜はWを含んでいてもよい。   The second conductive film formed in the step (d) may contain W.

本発明に係る半導体装置の製造方法によると、コンタクト抵抗の上昇やコンタクトプラグ形成時の表面異常の発生が抑制されるため、低抵抗で信頼性の高いコンタクトプラグを形成することができる。   According to the method of manufacturing a semiconductor device according to the present invention, since the increase in contact resistance and the occurrence of surface abnormality during contact plug formation are suppressed, a contact plug with low resistance and high reliability can be formed.

(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
(First embodiment)
A method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described below with reference to the drawings.

図1(a)〜(f)は、本実施形態に係る半導体装置の製造方法を示す断面図である。   1A to 1F are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the present embodiment.

まず、図1(a)に示すように、トランジスタなどの素子を形成した半導体基板100の上に、物理的気相成長法により、ニッケル(Ni)を堆積する。その後、約500℃での熱処理により、半導体基板100の上にNiSi層101を形成する。NiSi層101の膜厚は例えば30nmである。   First, as shown in FIG. 1A, nickel (Ni) is deposited by physical vapor deposition on a semiconductor substrate 100 on which elements such as transistors are formed. Thereafter, a NiSi layer 101 is formed on the semiconductor substrate 100 by heat treatment at about 500 ° C. The thickness of the NiSi layer 101 is, for example, 30 nm.

次に、プラズマCVD(Chemical Vapor Deposition)法により、半導体基板100の上に膜厚300nmの層間絶縁膜102を形成する。ここで、層間絶縁膜102としては、例えばUSG(Undoped Silicade Glass)を用いる。   Next, an interlayer insulating film 102 having a thickness of 300 nm is formed on the semiconductor substrate 100 by a plasma CVD (Chemical Vapor Deposition) method. Here, as the interlayer insulating film 102, for example, USG (Undoped Silicon Glass) is used.

次に、層間絶縁膜102上にフォトレジストを用いて直径50nmの開口を有するコンタクトパターンを形成する。その後、当該コンタクトパターンを用いて層間絶縁膜102の一部をドライエッチング法により除去することにより、NiSi層101の上面に達するコンタクトホール103を形成する。つまり、コンタクトホール103上端部の直径は50nmとなる。その後、スパッタリング法によりコンタクトホール103底部のNiSi層101にクリーニングを行う。   Next, a contact pattern having an opening with a diameter of 50 nm is formed on the interlayer insulating film 102 using a photoresist. Thereafter, a part of the interlayer insulating film 102 is removed by dry etching using the contact pattern, thereby forming a contact hole 103 reaching the upper surface of the NiSi layer 101. That is, the diameter of the upper end portion of the contact hole 103 is 50 nm. Thereafter, the NiSi layer 101 at the bottom of the contact hole 103 is cleaned by sputtering.

次に、図1(b)に示すように、コンタクトホール103の内面に、指向性スパッタリング法を用いて、Ti膜104を形成する。このときのTi膜104の成膜条件は、DCパワー2300kW、アルゴン(Ar)流量40sccm(mL/min)であり、Ti膜104の膜厚が12nmとなるように層間絶縁膜102の上面およびコンタクトホール103の内面にTi膜104を形成する。この場合、コンタクトホール103の底部にはTi膜104が例えば3nmの厚さで形成されている。ここで、コンタクトホール103の底部のTi膜の膜厚は、3nmに限定されず、2nm以上であればよい。なお、指向性スパッタリング法を用いた場合には、コンタクトホール103の側壁にはTi膜104はほとんど成膜されないか、形成されたとしても非常に薄くなっている。   Next, as shown in FIG. 1B, a Ti film 104 is formed on the inner surface of the contact hole 103 by using directional sputtering. At this time, the Ti film 104 is formed under the following conditions: DC power 2300 kW, argon (Ar) flow rate 40 sccm (mL / min), and the upper surface of the interlayer insulating film 102 and the contact so that the film thickness of the Ti film 104 is 12 nm. A Ti film 104 is formed on the inner surface of the hole 103. In this case, a Ti film 104 is formed with a thickness of, for example, 3 nm on the bottom of the contact hole 103. Here, the thickness of the Ti film at the bottom of the contact hole 103 is not limited to 3 nm and may be 2 nm or more. Note that when the directional sputtering method is used, the Ti film 104 is hardly formed on the sidewall of the contact hole 103, or even if it is formed, it is very thin.

次に、図1(c)に示すように、テトラキスジメチルアミノチタン(TDMAT)を用いたCVD法により、炭素(C)を多く含む、抵抗の高いTiN膜105をTi膜104上に堆積する。ここで、コンタクトホール103底部には、抵抗の高いTiN膜105を例えば1.5nm堆積する。その後、図1(d)に示すように、TiN膜105をH及びNのプラズマに暴露することにより、抵抗の高いTiN膜105膜中から炭素を除去して、抵抗の低いTiN膜106に改質する。ここで、抵抗の高いTiN膜105を形成した後に、抵抗の低いTiN膜106に改質するというサイクルを2度繰り返すことで、コンタクトホール103の底部には合計の厚さが3nmの低抵抗なTiN膜106を形成する。このとき、コンタクトホール103の側壁には底部の約2倍、すなわち約6nmの厚さでTiN膜106が形成される。 Next, as shown in FIG. 1C, a TiN film 105 containing a large amount of carbon (C) and having a high resistance is deposited on the Ti film 104 by a CVD method using tetrakisdimethylaminotitanium (TDMAT). Here, a TiN film 105 having a high resistance is deposited on the bottom of the contact hole 103, for example, 1.5 nm. Thereafter, as shown in FIG. 1D, the TiN film 105 is exposed to plasma of H 2 and N 2 to remove carbon from the TiN film 105 having a high resistance, and thereby the TiN film 106 having a low resistance. To reform. Here, by repeating the cycle of forming the TiN film 105 having a high resistance and then modifying the TiN film 106 having a low resistance twice, the bottom of the contact hole 103 has a low resistance with a total thickness of 3 nm. A TiN film 106 is formed. At this time, the TiN film 106 is formed on the side wall of the contact hole 103 with a thickness of about twice the bottom, that is, about 6 nm.

なお、TiN膜106のうちコンタクトホール103底部に形成された部分の膜厚は3nm(コンタクトホール側壁に形成された部分の膜厚は6nm)に限定されないが、1.5nm(コンタクトホール側壁に形成された部分の膜厚は3nm)より大きく、5nm(コンタクトホール側壁に形成された部分の膜厚は10nm)より小さい膜厚である必要がある。言い換えれば、コンタクトホール103側壁に形成されるTi膜104の膜厚とTiN膜106の膜厚の合計の膜厚が、コンタクトホール103の半径の約10%より大きく約50%よりも小さい膜厚である必要がある。また、TiN―Ti比率(コンタクトホール103の底部に形成されたTi膜104の膜厚に対するコンタクトホール底部に形成されたTiN膜106の膜厚の比率(=(TiN膜の膜厚)/(Ti膜の膜厚))が0.8より大きく2.5より小さい範囲になるように設定することが好ましい。上記範囲設定の理由は下記で説明する。ここで、上述のように、コンタクトホール103の側壁に形成されるTiN膜106の膜厚は、コンタクトホール103の底部に形成されるTiN膜106の膜厚の約2倍となる。これは、コンタクトホール103の側壁部にはプラズマがかかりにくく、炭素が多く残留していることに起因している。すなわち、膜中の炭素が抜けると膜がシュリンクして薄くなるので、炭素が多く脱離するコンタクトホール103の底部では側壁部よりTiN膜106の膜厚が薄くなる。なお、TiN膜105の改質工程におけるプラズマ処理条件は、例えばH流量1800sccm(mL/min)、N流量1200sccm(mL/min)、圧力173Pa(1.3Tоrr)、プラズマパワー1750W、処理時間30秒とする。 The thickness of the portion of the TiN film 106 formed at the bottom of the contact hole 103 is not limited to 3 nm (the thickness of the portion formed on the sidewall of the contact hole is 6 nm), but is 1.5 nm (formed on the sidewall of the contact hole). The film thickness of the formed portion must be larger than 3 nm) and smaller than 5 nm (the film thickness of the portion formed on the side wall of the contact hole is 10 nm). In other words, the total film thickness of the Ti film 104 and the TiN film 106 formed on the sidewall of the contact hole 103 is larger than about 10% of the radius of the contact hole 103 and smaller than about 50%. Need to be. Further, the TiN-Ti ratio (the ratio of the thickness of the TiN film 106 formed at the bottom of the contact hole to the thickness of the Ti film 104 formed at the bottom of the contact hole 103 (= (the thickness of the TiN film) / (Ti The film thickness is preferably set so as to be in a range larger than 0.8 and smaller than 2.5. The reason for setting the above range will be described below. The thickness of the TiN film 106 formed on the side wall of the contact hole 103 is about twice the thickness of the TiN film 106 formed on the bottom of the contact hole 103. This is because plasma is applied to the side wall portion of the contact hole 103. This is due to the fact that a large amount of carbon remains, that is, the contact hole from which a large amount of carbon is desorbed because the film shrinks and becomes thin when the carbon in the film escapes. 03 the film thickness of the TiN film 106 is thinner than the side wall portion at the bottom of. In the plasma treatment conditions in the reforming process of the TiN film 105 is, for example, flow rate of H 2 1800sccm (mL / min), N 2 flow rate 1200 sccm (mL / min), pressure 173 Pa (1.3 Torr), plasma power 1750 W, treatment time 30 seconds.

次に、図1(e)に示すように、W−CVD法又はW−ALD(Atomic Layer Deposition)法により、コンタクトホール103を埋め込むようにW膜107を形成する。W膜107の膜厚は200nmである。   Next, as shown in FIG. 1E, a W film 107 is formed so as to bury the contact hole 103 by W-CVD or W-ALD (Atomic Layer Deposition). The film thickness of the W film 107 is 200 nm.

次に、図1(f)に示すように、CMP法により、W膜107、Ti膜104、およびTiN膜106を研磨して、W膜107、Ti膜104、およびTiN膜106のうちコンタクトホール103の外部に形成された部分を除去し、コンタクトプラグ109を形成する。   Next, as shown in FIG. 1F, the W film 107, the Ti film 104, and the TiN film 106 are polished by CMP to contact holes in the W film 107, the Ti film 104, and the TiN film 106. A portion formed outside of 103 is removed, and contact plug 109 is formed.

上述した第1の実施形態の方法により形成されたコンタクトプラグ109は、従来例と比較して低抵抗で、かつ、形成時にコンタクトプラグ表面に異常が発生するのが抑制されている。以下にその理由を説明する。   The contact plug 109 formed by the method of the first embodiment described above has a lower resistance than the conventional example, and an occurrence of an abnormality on the contact plug surface during the formation is suppressed. The reason will be described below.

特許文献1に記載の従来技術において、コンタクトホールの直径を50nmと仮定した場合、コンタクトホール側壁に形成されているTiN膜の膜厚は、約10nmである。また、TiN膜とコンタクトホールとの間には、Ti膜が形成されているものの、TiN―Ti比率については規定されていない。   In the prior art described in Patent Document 1, when the diameter of the contact hole is assumed to be 50 nm, the thickness of the TiN film formed on the side wall of the contact hole is about 10 nm. Further, although a Ti film is formed between the TiN film and the contact hole, the TiN—Ti ratio is not defined.

これに対して、本実施形態の製造方法においては、コンタクトホール103底部、すなわちコンタクトプラグ109底部に形成されるTiN膜106の膜厚を1.5nm(コンタクトホール側壁の膜厚は3nm)より大きく、5nm(コンタクトホール側壁の膜厚は10nm)より小さくなるようにしている。言い換えれば、コンタクトホール103側壁に形成されるTi膜104の膜厚とTiN膜105の膜厚との合計膜厚が、コンタクトホール103の半径の約10%より大きく約50%よりも小さい膜厚としている。また、TiN膜厚―Ti膜厚比率が0.8より大きく2.5より小さい範囲としている。上記範囲は、以下に示す3つの要素により決定される。   In contrast, in the manufacturing method of the present embodiment, the thickness of the TiN film 106 formed at the bottom of the contact hole 103, that is, the bottom of the contact plug 109 is larger than 1.5 nm (the thickness of the contact hole side wall is 3 nm). It is made smaller than 5 nm (the thickness of the contact hole side wall is 10 nm). In other words, the total film thickness of the Ti film 104 and the TiN film 105 formed on the side wall of the contact hole 103 is larger than about 10% of the radius of the contact hole 103 and smaller than about 50%. It is said. In addition, the TiN film thickness-Ti film thickness ratio is in a range larger than 0.8 and smaller than 2.5. The above range is determined by the following three factors.

第一の要素は、コンタクト抵抗に対してTi膜の膜厚が与える影響である。図4に、コンタクトプラグ底部に形成されたTi膜の膜厚に対するコンタクト抵抗の測定データを示す。横軸はコンタクトプラグ底部に形成されたTi膜の膜厚を示しており、縦軸は、それぞれのTiの膜厚に対するコンタクト抵抗値を示している。なお、本測定では、コンタクトホールの直径を約50nmとしている。   The first factor is the influence of the thickness of the Ti film on the contact resistance. FIG. 4 shows measurement data of contact resistance with respect to the thickness of the Ti film formed on the bottom of the contact plug. The horizontal axis indicates the thickness of the Ti film formed on the bottom of the contact plug, and the vertical axis indicates the contact resistance value with respect to the thickness of each Ti. In this measurement, the diameter of the contact hole is about 50 nm.

図4から分かるように、コンタクトプラグの底部のTi膜厚が2nmを下回ると、コンタクト抵抗が増大することが分かる。Tiは、NiSiの表面酸化膜を還元してオーミックコンタクトをとる役割を持っているが、Tiが不足した場合には、この還元作用が不十分となるため、コンタクト抵抗が上昇するものと考えられる。なお、Ti膜厚は2nm以上が好ましいという結果は、コンタクトホールの直径に関係なく適用できると考えられる。   As can be seen from FIG. 4, when the Ti film thickness at the bottom of the contact plug is less than 2 nm, the contact resistance increases. Ti has a role of reducing the surface oxide film of NiSi to make an ohmic contact. However, when Ti is insufficient, the reduction action is insufficient, so that contact resistance is considered to increase. . The result that the Ti film thickness is preferably 2 nm or more is considered to be applicable regardless of the diameter of the contact hole.

第二の要素は、コンタクト抵抗に対してTiN膜厚が与える影響である。図5に、コンタクト直径が約50nm(47nm)である場合における、コンタクト抵抗のTiN膜厚依存性についての測定データを示す。横軸はコンタクトプラグ底部に形成されたTiN膜の膜厚を示しており、縦軸はそれぞれのTiN膜の膜厚に対するコンタクト抵抗値Rcを示している。   The second factor is the influence of the TiN film thickness on the contact resistance. FIG. 5 shows measurement data on the dependency of the contact resistance on the TiN film thickness when the contact diameter is about 50 nm (47 nm). The horizontal axis indicates the thickness of the TiN film formed on the bottom of the contact plug, and the vertical axis indicates the contact resistance value Rc with respect to the thickness of each TiN film.

図5から分かるように、コンタクトプラグ底部のTiN膜厚が1.5nm(コンタクトホール側壁での膜厚は3nm)を下回った場合、および5nm(コンタクトホール側壁の膜厚は10nm)を上回った場合にコンタクト抵抗値の上昇がみられた。TiN膜厚が薄すぎる場合には、WFに対するバリア性の低下からコンタクト抵抗が上昇しているものと考えられる。一方、TiN膜厚が厚すぎる場合には、前述のように、コンタクトプラグの断面積に占める高抵抗なTiN膜の割合が増加するためにコンタクト抵抗が上昇する。なお、この結果は、コンタクトホールの直径に関係なく適用できると考えられる。 As can be seen from FIG. 5, when the TiN film thickness at the bottom of the contact plug is less than 1.5 nm (the film thickness on the side wall of the contact hole is 3 nm) and when the film thickness exceeds 5 nm (the film thickness on the side wall of the contact hole is 10 nm). The contact resistance value increased. When the TiN film thickness is too thin, it is considered that the contact resistance is increased from lowering of barrier property against WF 6. On the other hand, when the TiN film thickness is too thick, as described above, the ratio of the high-resistance TiN film to the cross-sectional area of the contact plug increases, so that the contact resistance increases. This result can be applied regardless of the diameter of the contact hole.

第三の要素は、コンタクトプラグ形成時の表面異常の発生に対してTiN、Ti膜厚が与える影響である。図6は、Ti膜厚及びTiN膜厚と表面異常の発生との関係を表した図である。横軸はコンタクトプラグ底部のTi膜厚を表しており、縦軸はコンタクトプラグ底部のTiN膜厚を示している。○は、それぞれのTi膜厚及びTiN膜厚に対してコンタクトプラグの表面に異常が発生していないことを示している。×は、それぞれのTi膜厚及びTiN膜厚に対してコンタクトプラグの表面に異常が発生していることを示している。コンタクトプラグの表面異常は、TiN膜のバリア性が不足したときにWFガスとTiが反応してフッ化物が形成されることにより発生する。この表面異常は、コンタクトホール側壁に形成されたTi膜厚に対してコンタクトホール側壁に形成されたTiN膜厚が薄いときに発生しやすい。図6から、TiN―Ti比率が0.8を下回るときに発生することがわかる。コンタクトホール底部に形成するTi膜が厚くなると、コンタクトホールの上端部におけるTi膜のオーバーハングが大きくなる。その結果、コンタクトホール上端部でTiN膜の段差被覆性が悪くなり、部分的にTi膜が露出する。そのため、W膜の堆積時にWFガスがTi膜の露出部と反応して表面異常が発生すると考えられる。また、コンタクトプラグの底部におけるTiN膜厚はコンタクトプラグの側壁におけるTiN膜厚とほぼ比例するので、コンタクトプラグの底部におけるTiN膜をコンタクトプラグの表面異常の指標とすることができる。よって、コンタクトプラグの底部において、TiN膜厚/Ti膜厚の値が0.8以上であるとき、コンタクトプラグの表面以上の発生を抑制することができると考えられる。なお、この結果も、コンタクトホールの直径に関係なく適用できると考えられる。 The third factor is the influence of the TiN and Ti film thicknesses on the occurrence of surface abnormality during contact plug formation. FIG. 6 is a diagram showing the relationship between the Ti film thickness and TiN film thickness and the occurrence of surface abnormalities. The horizontal axis represents the Ti film thickness at the bottom of the contact plug, and the vertical axis represents the TiN film thickness at the bottom of the contact plug. ○ indicates that no abnormality occurred on the surface of the contact plug with respect to each Ti film thickness and TiN film thickness. X indicates that an abnormality occurred on the surface of the contact plug with respect to each Ti film thickness and TiN film thickness. The contact plug surface abnormality is caused by the formation of fluoride by the reaction of WF 6 gas and Ti when the barrier property of the TiN film is insufficient. This surface abnormality is likely to occur when the TiN film formed on the contact hole sidewall is thinner than the Ti film formed on the contact hole sidewall. It can be seen from FIG. 6 that this occurs when the TiN-Ti ratio is less than 0.8. When the Ti film formed on the bottom of the contact hole becomes thicker, the overhang of the Ti film at the upper end of the contact hole becomes larger. As a result, the step coverage of the TiN film deteriorates at the upper end of the contact hole, and the Ti film is partially exposed. Therefore, it is considered that the WF 6 gas reacts with the exposed portion of the Ti film during the deposition of the W film, resulting in surface abnormality. Further, since the TiN film thickness at the bottom of the contact plug is substantially proportional to the TiN film thickness at the side wall of the contact plug, the TiN film at the bottom of the contact plug can be used as an indicator of contact plug surface abnormality. Therefore, when the value of TiN film thickness / Ti film thickness is 0.8 or more at the bottom of the contact plug, it is considered that generation beyond the surface of the contact plug can be suppressed. This result is also considered to be applicable regardless of the diameter of the contact hole.

以上の3つの要素を考慮して、コンタクト抵抗の上昇を抑制し、かつコンタクトプラグ形成時の表面異常の発生を抑制できるTi、TiNの膜厚領域を図7の斜線部に示す。この領域は、TiN膜厚―Ti膜厚の比率(=TiN膜厚/Ti膜厚)が0.8より大きく2.5より小さい範囲内に入っていることが分かる。従って、上述の本実施形態の製造方法によれば、コンタクトホールの直径が例えば50nm以下に縮小する場合であっても、コンタクト抵抗の上昇を抑えつつ、コンタクトプラグ形成時の表面異常の発生を抑制することが可能となっている。なお、本発明のプラグ構造は、バリア膜として窒化金属膜を用いる場合、上層配線同士を接続するビアにも適用できる。   In consideration of the above three factors, the thickness regions of Ti and TiN that can suppress the increase in contact resistance and suppress the occurrence of surface abnormality during contact plug formation are shown by hatched portions in FIG. It can be seen that this region is within a range where the ratio of TiN film thickness-Ti film thickness (= TiN film thickness / Ti film thickness) is larger than 0.8 and smaller than 2.5. Therefore, according to the manufacturing method of the present embodiment described above, even when the diameter of the contact hole is reduced to, for example, 50 nm or less, the occurrence of surface abnormality during contact plug formation is suppressed while suppressing an increase in contact resistance. It is possible to do. Note that the plug structure of the present invention can also be applied to a via connecting upper wirings when a metal nitride film is used as a barrier film.

また、本実施形態の方法で作製された半導体装置は、図1(f)に示すように、トランジスタ等の半導体素子が形成された半導体基板100上に形成された金属シリサイド層であるNiSi層101と、半導体基板100上およびNiSi層101上に形成された層間絶縁膜102と、層間絶縁膜102を貫通し、NiSi層101の上面に達するコンタクトホール103と、コンタクトホール103を埋め、導電体からなるコンタクトプラグ109とを備えている。コンタクトプラグ109は、例えばトランジスタのソース、ドレイン領域やゲート電極などに接続されている。   In addition, as shown in FIG. 1F, the semiconductor device manufactured by the method of this embodiment includes a NiSi layer 101 that is a metal silicide layer formed on a semiconductor substrate 100 on which a semiconductor element such as a transistor is formed. And an interlayer insulating film 102 formed on the semiconductor substrate 100 and the NiSi layer 101; a contact hole 103 that penetrates the interlayer insulating film 102 and reaches the upper surface of the NiSi layer 101; The contact plug 109 is provided. The contact plug 109 is connected to, for example, a source / drain region or a gate electrode of a transistor.

コンタクトプラグ109は、コンタクトホール103の内面上に設けられたTi膜(第1の導電膜)104、コンタクトホール103の内面に沿うようにTi膜104上に設けられたTiN膜106と、TiN膜106上に設けられ、コンタクトホール103を埋めるW膜(第2の導電膜)107とで構成されている。TiN膜106に代えて、W膜の原料ガスに対してバリア性を有する窒化金属膜を用いてもよい。   The contact plug 109 includes a Ti film (first conductive film) 104 provided on the inner surface of the contact hole 103, a TiN film 106 provided on the Ti film 104 along the inner surface of the contact hole 103, and a TiN film. And a W film (second conductive film) 107 provided on 106 and filling contact hole 103. Instead of the TiN film 106, a metal nitride film having a barrier property against the source gas of the W film may be used.

さらに、コンタクトプラグ109の底部において、(TiN膜106の膜厚)/(Ti膜104の膜厚)が0.8より大きく、且つ2.5より小さい範囲内となっている。また、Ti膜104のうちコンタクトホール103の側壁に設けられた部分の膜厚と、TiN膜106のうちコンタクトホール103の側壁に設けられた部分の膜厚との合計膜厚は、コンタクトホール103の半径の10%より大きく50%より小さくなっている。例えば、コンタクトホール103が直径50nmの場合、コンタクトホール103の底部に設けられたTiN膜106の膜厚は1.5nmより大きく5nmより小さいことが好ましい。また、NiSi層101を相の異なるNiシリサイドや他の金属シリサイドからなる層に代えてもよく、コンタクトプラグ109が設けられる場所によっては、NiSi層101が設けられていなくてもよい。なお、TiN膜106中のTi原子とN原子との比率は例えばほぼ1:1である。   Further, at the bottom of the contact plug 109, (the thickness of the TiN film 106) / (the thickness of the Ti film 104) is in a range larger than 0.8 and smaller than 2.5. The total film thickness of the portion of the Ti film 104 provided on the side wall of the contact hole 103 and the thickness of the portion of the TiN film 106 provided on the side wall of the contact hole 103 is calculated as follows. The radius is larger than 10% and smaller than 50%. For example, when the contact hole 103 has a diameter of 50 nm, the thickness of the TiN film 106 provided at the bottom of the contact hole 103 is preferably larger than 1.5 nm and smaller than 5 nm. In addition, the NiSi layer 101 may be replaced with a layer made of Ni silicide having a different phase or another metal silicide, and the NiSi layer 101 may not be provided depending on the location where the contact plug 109 is provided. Note that the ratio of Ti atoms to N atoms in the TiN film 106 is approximately 1: 1, for example.

本実施形態の半導体装置では、上述のように、設計ルールが微細化してコンタクトプラグの直径が小さくなった場合でも、コンタクトプラグ109の表面異常が発生しにくく、且つ従来技術を適用した場合に比べてコンタクト抵抗の上昇が大幅に抑えられている。   In the semiconductor device of this embodiment, as described above, even when the design rule is miniaturized and the diameter of the contact plug is reduced, the surface abnormality of the contact plug 109 is less likely to occur, and compared with the case where the conventional technique is applied. Therefore, the increase in contact resistance is greatly suppressed.

(第2の実施形態)
図2(a)〜(d)は、本発明の第2の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態の製造方法は、図4〜図6に示す測定結果に基づき、Ti膜を設けずにコンタクトプラグを形成する方法を検討して得られたものである。
(Second Embodiment)
2A to 2D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment of the present invention. The manufacturing method of the present embodiment is obtained by examining a method of forming a contact plug without providing a Ti film based on the measurement results shown in FIGS.

まず、図2(a)に示すように、トランジスタなどの素子を形成した半導体基板200の上に、物理的気相成長法により、Niを堆積する。その後、約500℃での熱処理により、半導体基板200の上にNiSi層201を形成する。NiSi層201の膜厚は例えば30nmである。   First, as shown in FIG. 2A, Ni is deposited by physical vapor deposition on a semiconductor substrate 200 on which elements such as transistors are formed. Thereafter, a NiSi layer 201 is formed on the semiconductor substrate 200 by heat treatment at about 500 ° C. The film thickness of the NiSi layer 201 is, for example, 30 nm.

次に、プラズマCVD法により、半導体基板200の上に膜厚300nmの層間絶縁膜202を形成する。ここで、層間絶縁膜202としては、USGを用いる。   Next, an interlayer insulating film 202 having a film thickness of 300 nm is formed on the semiconductor substrate 200 by plasma CVD. Here, USG is used as the interlayer insulating film 202.

次に、層間絶縁膜202上にフォトレジストを用いて直径50nmの開口を有するコンタクトパターンを形成する。その後、当該コンタクトパターンを用いて層間絶縁膜202の一部をドライエッチング法により除去することにより、NiSi層201の上面に達するコンタクトホール203を形成する。つまり、コンタクトホール203上端部の直径は、50nmとなる。その後、スパッタリング法によりコンタクトホール203底部のNiSi層201にクリーニングを行う。   Next, a contact pattern having an opening with a diameter of 50 nm is formed on the interlayer insulating film 202 using a photoresist. Thereafter, a part of the interlayer insulating film 202 is removed by dry etching using the contact pattern, thereby forming a contact hole 203 reaching the upper surface of the NiSi layer 201. That is, the diameter of the upper end portion of the contact hole 203 is 50 nm. Thereafter, the NiSi layer 201 at the bottom of the contact hole 203 is cleaned by sputtering.

次に、図2(b)に示すように、コンタクトホール203の内面に、スパッタリング法等を用いてTiN膜204を形成する。TiN膜204のうちコンタクトホール底部に形成された部分の膜厚は3nmであり、コンタクトホール側壁に形成された部分の膜厚はほぼその2倍(6nm)であるが、TiN膜204の膜厚はこの値に限定されない。ただし、TiN膜204のうちコンタクトホール203底部に形成された部分の膜厚は1.5nm(コンタクトホール203側壁に形成された部分の膜厚は3nm)より大きく、5nm(コンタクトホール203側壁に形成された部分の膜厚は10nm)より小さい必要がある。言い換えれば、コンタクトホール203側壁に形成されるTiN膜204の膜厚は、コンタクトホールの半径(コンタクトホールの上端部の半径)の約10%より大きく約50%よりも小さい膜厚である必要がある。ここで、TiN膜204中のTi/N比(原子の組成比)は、1.4より大きく2.4より小さい範囲に入っている必要がある。この範囲設定の理由については下記で説明する。TiN膜204中の窒素濃度は、成膜時のチャンバー内の窒素分圧を制御することにより制御することができる。なお、TiN膜204をMO−CVD法で形成する場合には、N/Hプラズマ等により形成後に膜質の改善を行う。 Next, as shown in FIG. 2B, a TiN film 204 is formed on the inner surface of the contact hole 203 by sputtering or the like. The thickness of the portion formed on the bottom of the contact hole in the TiN film 204 is 3 nm, and the thickness of the portion formed on the side wall of the contact hole is almost twice that (6 nm). Is not limited to this value. However, the thickness of the portion of the TiN film 204 formed on the bottom of the contact hole 203 is greater than 1.5 nm (the thickness of the portion formed on the side wall of the contact hole 203 is 3 nm) and 5 nm (formed on the side wall of the contact hole 203). The film thickness of the portion thus formed must be smaller than 10 nm). In other words, the thickness of the TiN film 204 formed on the sidewall of the contact hole 203 needs to be greater than about 10% and less than about 50% of the radius of the contact hole (the radius of the upper end portion of the contact hole). is there. Here, the Ti / N ratio (atom composition ratio) in the TiN film 204 needs to be in a range larger than 1.4 and smaller than 2.4. The reason for setting this range will be described below. The nitrogen concentration in the TiN film 204 can be controlled by controlling the nitrogen partial pressure in the chamber during film formation. In the case where the TiN film 204 is formed by the MO-CVD method, the film quality is improved after being formed by N 2 / H 2 plasma or the like.

次に、図2(c)に示すように、W−CVD法又はW−ALD法により、コンタクトホール203を埋め込むようにW膜205を堆積する。W膜205の膜厚は200nmである。   Next, as shown in FIG. 2C, a W film 205 is deposited so as to fill the contact hole 203 by the W-CVD method or the W-ALD method. The film thickness of the W film 205 is 200 nm.

次に、図2(d)に示すように、CMP法により、W膜205、TiN膜204のうちコンタクトホール203の外部に形成された部分を除去し、コンタクトプラグ207を形成する。   Next, as shown in FIG. 2D, portions of the W film 205 and TiN film 204 formed outside the contact hole 203 are removed by CMP to form contact plugs 207.

上述した第2の実施形態の方法により形成されたコンタクトプラグは、従来例と比較して低抵抗で、かつ、形成時にコンタクトプラグ表面に異常が発生するのが抑制されている。以下にその理由を説明する。   The contact plug formed by the method of the second embodiment described above has a lower resistance than that of the conventional example, and the occurrence of an abnormality on the surface of the contact plug is suppressed when formed. The reason will be described below.

従来は、密着層としてTiNからなる単層膜を用いた場合に、Ti/N比の値を規定しないのが常であった。これに対して本実施形態の製造方法においては、コンタクトホール203の底部、すなわちコンタクトプラグ207底部のTiN膜のTi/N比を1.4より大きく2.4より小さい範囲とする。   Conventionally, when a single layer film made of TiN is used as the adhesion layer, the value of the Ti / N ratio is usually not specified. On the other hand, in the manufacturing method of the present embodiment, the Ti / N ratio of the TiN film at the bottom of the contact hole 203, that is, the bottom of the contact plug 207 is set in a range larger than 1.4 and smaller than 2.4.

第1の実施形態のように、密着層としてTiN/Tiの積層膜を用いた場合、WFに対するバリア性の役割はTiN膜中の窒素原子が担っていると考えられる。そのため、TiN/Tiの積層膜内のTiN膜中に窒素原子は偏在している必要はなく、積層膜全体に均一に分布していた場合にも同様なバリア性が得られると考えられる。これは、本実施形態のように、密着層としてTiNの単層膜を用いた場合に対応する。第1の実施形態にて述べたように、コンタクト抵抗の上昇を抑制し、かつプラグ形成時の表面異常の発生を抑制できるTi、TiNの膜厚領域は、TiN―Ti比率が0.8より大きく2.5より小さい範囲内に入っている。この膜厚比率を、膜中のTi/N比に換算すると1.4より大きく2.4より小さい範囲となる。 When a TiN / Ti laminated film is used as the adhesion layer as in the first embodiment, it is considered that the nitrogen atom in the TiN film plays the role of the barrier property against WF 6 . Therefore, nitrogen atoms do not have to be unevenly distributed in the TiN film in the TiN / Ti laminated film, and it is considered that the same barrier property can be obtained even when the TiN film is uniformly distributed throughout the laminated film. This corresponds to the case where a single layer film of TiN is used as the adhesion layer as in the present embodiment. As described in the first embodiment, the film thickness region of Ti and TiN that can suppress the increase in contact resistance and suppress the occurrence of surface abnormality during plug formation has a TiN-Ti ratio of 0.8. It is within the range of larger than 2.5. When this film thickness ratio is converted into a Ti / N ratio in the film, it is in a range larger than 1.4 and smaller than 2.4.

ここで、Ti膜とTiN膜とを用いる場合の膜中のTiの量は、
(1×チタンの密度/1mol当たりのチタンの質量)+{TiN/Ti比率×窒化チタンの密度/(1mol当たりのチタンの質量+1mol当たりの窒素の質量)} ・・・(1)
で求められ、Nの量は、
TiN/Ti比率×窒化チタンの密度/(1mol当たりのチタンの質量+1mol当たりの窒素の質量) ・・・(2)
で求められる。ここで、Ti膜およびTiN膜を用いる場合でのTiN/Ti比率0.8は、TiN膜のみを用いた場合での、TiN膜中のTi/N比2.4に相当する。また、Ti膜およびTiN膜を用いる場合でのTiN/Ti比率2.5は、TiN膜のみを用いた場合での、TiN膜中のTi/N比1.4に相当する。従って、本実施形態のTiN膜204において、Ti/N比が1.4より大きく2.4より小さい範囲内であれば、第1の実施形態と同様のコンタクト特性が得られ、且つコンタクトプラグの表面異常の発生も抑えることができる。
Here, when using a Ti film and a TiN film, the amount of Ti in the film is
(1 × titanium density / mass of titanium per mol) + {TiN / Ti ratio × density of titanium nitride / (mass of titanium per mol + 1 mass of nitrogen per mol)} (1)
And the amount of N is
TiN / Ti ratio × density of titanium nitride / (mass of titanium per mol + 1 mass of nitrogen per mol) (2)
Is required. Here, the TiN / Ti ratio of 0.8 when using the Ti film and the TiN film corresponds to the Ti / N ratio of 2.4 in the TiN film when only the TiN film is used. A TiN / Ti ratio of 2.5 when using a Ti film and a TiN film corresponds to a Ti / N ratio of 1.4 in the TiN film when using only a TiN film. Therefore, in the TiN film 204 of the present embodiment, if the Ti / N ratio is in a range larger than 1.4 and smaller than 2.4, contact characteristics similar to those of the first embodiment can be obtained, and the contact plug The occurrence of surface abnormality can also be suppressed.

以上説明したように、本発明は、コンタクトプラグを有する半導体装置全般に有用である。   As described above, the present invention is useful for all semiconductor devices having contact plugs.

(a)〜(f)は、本実施形態に係る半導体装置の製造方法を示す断面図である。(A)-(f) is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on this embodiment. (a)〜(d)は、本発明の第2の実施形態に係る半導体装置の製造方法を示す断面図である。(A)-(d) is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention. (a)、(b)は、それぞれ65nm世代および32nm世代のコンタクトプラグを従来技術により形成したものを示す断面図(水平断面図)である。(A), (b) is sectional drawing (horizontal sectional drawing) which shows what formed the contact plug of 65 nm generation and 32 nm generation, respectively by the prior art. コンタクトプラグ底部に形成されたTi膜の膜厚に対するコンタクト抵抗の測定データを示す図である。It is a figure which shows the measurement data of contact resistance with respect to the film thickness of Ti film | membrane formed in the contact plug bottom part. コンタクト抵抗のTiN膜厚依存性についての測定データを示す図である。It is a figure which shows the measurement data about the TiN film thickness dependence of contact resistance. Ti膜厚及びTiN膜厚と表面異常の発生との関係を表す図である。It is a figure showing the relationship between Ti film thickness and TiN film thickness, and generation | occurrence | production of surface abnormality. 第1の実施形態の半導体装置におけるTiN膜及びTi膜の膜厚領域を示す図である。It is a figure which shows the film thickness area | region of the TiN film | membrane and Ti film | membrane in the semiconductor device of 1st Embodiment.

符号の説明Explanation of symbols

100、200 半導体基板
101、201 NiSi層
102、202 層間絶縁膜
103、203 コンタクトホール
104 Ti膜
105、204 TiN膜
106、204 TiN膜
107、205 W膜
109 コンタクトプラグ
100, 200 semiconductor substrate
101, 201 NiSi layer
102, 202 Interlayer insulating film
103, 203 Contact hole
104 Ti film
105,204 TiN film
106,204 TiN film
107, 205 W film
109 Contact plug

Claims (22)

半導体基板と、
前記半導体基板上に設けられ、上面側から下面側まで貫通するコンタクトホールが形成された絶縁膜と、
前記コンタクトホールの内面に設けられた第1の導電膜と、前記コンタクトホールの内面に沿って前記第1の導電膜上に設けられた窒化金属膜と、前記窒化金属膜上に設けられ、前記コンタクトホールを埋める第2の導電膜とを有し、前記半導体基板に接続されたコンタクトプラグとを備え、
(前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚)/(前記第1の導電膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚)の値が0.8より大きく2.5より小さい半導体装置。
A semiconductor substrate;
An insulating film provided on the semiconductor substrate and having a contact hole penetrating from the upper surface side to the lower surface side;
A first conductive film provided on the inner surface of the contact hole; a metal nitride film provided on the first conductive film along the inner surface of the contact hole; and provided on the metal nitride film, A second conductive film filling the contact hole, and a contact plug connected to the semiconductor substrate,
The value of (film thickness of the portion of the metal nitride film provided on the bottom surface of the contact hole) / (film thickness of the portion of the first conductive film provided on the bottom surface of the contact hole) A semiconductor device larger than 0.8 and smaller than 2.5.
前記コンタクトホールの上端部の直径は、50nm以下であることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein a diameter of an upper end portion of the contact hole is 50 nm or less. 前記第1の導電膜および前記窒化金属膜のうち前記コンタクトホールの側壁上に形成された部分の膜厚の合計は、前記コンタクトホールの半径の10%より大きく50%よりも小さいことを特徴とする請求項1または2に記載の半導体装置。   A total thickness of portions of the first conductive film and the metal nitride film formed on the side wall of the contact hole is larger than 10% and smaller than 50% of the radius of the contact hole. The semiconductor device according to claim 1 or 2. 前記窒化金属膜のうち前記コンタクトホールの底部上に形成された部分の膜厚は、1.5nmより大きく5nmより小さいことを特徴とする請求項2に記載の半導体装置。   3. The semiconductor device according to claim 2, wherein a thickness of a portion of the metal nitride film formed on a bottom portion of the contact hole is larger than 1.5 nm and smaller than 5 nm. 前記コンタクトプラグと前記半導体基板との間に設けられたNiシリサイド層をさらに備えていることを特徴とする請求項1〜4のうちいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, further comprising a Ni silicide layer provided between the contact plug and the semiconductor substrate. 前記第1の導電膜はTiを含むことを特徴とする請求項1〜5のうちいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the first conductive film contains Ti. 前記窒化金属膜はTiを含むことを特徴とする請求項1〜6のうちいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the metal nitride film contains Ti. 前記第2の導電膜はWを含むことを特徴とする請求項1〜7のうちいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the second conductive film includes W. 半導体基板と、
前記半導体基板上に設けられ、上面側から下面側まで貫通するコンタクトホールが形成された絶縁膜と、
前記コンタクトホールの内面に設けられた窒化金属膜と、前記窒化金属膜上に設けられ、前記コンタクトホールを埋める導電膜とを有し、前記半導体基板に接続されたコンタクトプラグとを備え、
前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の金属原子と窒素原子との組成比である(金属原子数)/(窒素原子数)の値は、1.4より大きく2.4より小さい半導体装置。
A semiconductor substrate;
An insulating film provided on the semiconductor substrate and having a contact hole penetrating from the upper surface side to the lower surface side;
A metal nitride film provided on the inner surface of the contact hole, a conductive film provided on the metal nitride film and filling the contact hole, and a contact plug connected to the semiconductor substrate,
The value of (metal atom number) / (number of nitrogen atoms), which is the composition ratio of the metal atoms and nitrogen atoms in the portion of the metal nitride film provided on the bottom surface of the contact hole, is larger than 1.4 and 2 A semiconductor device smaller than .4.
コンタクトホールが設けられた半導体基板上に絶縁膜を形成する工程(a)と、
前記コンタクトホールの内面および前記絶縁膜の上面上に第1の導電膜を形成する工程(b)と、
前記コンタクトホールを含む領域において、前記第1の導電膜上に窒化金属膜を形成する工程(c)と、
前記窒化金属膜上に前記コンタクトホールを埋める第2の導電膜を形成する工程(d)と、
前記第2の導電膜、前記窒化金属膜、および前記第1の導電膜の一部を除去することで、前記コンタクトホールに埋め込まれ、前記半導体基板に接続されたコンタクトプラグを形成する工程(e)とを備え、
前記工程(c)では、(前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚)/(前記第1の導電膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚)の値が0.8より大きく2.5より小さい範囲内になるように前記窒化金属膜を形成する半導体装置の製造方法。
A step (a) of forming an insulating film on the semiconductor substrate provided with the contact hole;
A step (b) of forming a first conductive film on the inner surface of the contact hole and the upper surface of the insulating film;
A step (c) of forming a metal nitride film on the first conductive film in a region including the contact hole;
Forming a second conductive film filling the contact hole on the metal nitride film (d);
Removing a part of the second conductive film, the metal nitride film, and the first conductive film to form a contact plug embedded in the contact hole and connected to the semiconductor substrate (e )
In the step (c), (the film thickness of the portion of the metal nitride film provided on the bottom surface of the contact hole) / (the portion of the first conductive film provided on the bottom surface of the contact hole) The method of manufacturing a semiconductor device, wherein the metal nitride film is formed so that the value of the film thickness is within a range greater than 0.8 and less than 2.5.
前記コンタクトホールの上端部の直径は50nm以下であることを特徴とする請求項10に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 10, wherein a diameter of an upper end portion of the contact hole is 50 nm or less. 前記第1の導電膜および前記窒化金属膜のうち前記コンタクトホールの側壁上に形成された部分の膜厚の合計は、前記コンタクトホールの半径の10%より大きく50%よりも小さいことを特徴とする請求項10または11に記載の半導体装置の製造方法。   A total thickness of portions of the first conductive film and the metal nitride film formed on the side wall of the contact hole is larger than 10% and smaller than 50% of the radius of the contact hole. A method for manufacturing a semiconductor device according to claim 10 or 11. 前記工程(c)で形成された前記窒化金属膜のうち前記コンタクトホールの底部上に形成された部分の膜厚は、1.5nmより大きく5nmより小さいことを特徴とする請求項11に記載の半導体装置の製造方法。   The film thickness of a portion formed on the bottom of the contact hole in the metal nitride film formed in the step (c) is greater than 1.5 nm and less than 5 nm. A method for manufacturing a semiconductor device. 前記半導体基板上、且つ前記絶縁膜の下にはNiシリサイド層がさらに形成されていることを特徴とする請求項10〜13のうちいずれか1つに記載の半導体装置の製造方法。   14. The method of manufacturing a semiconductor device according to claim 10, further comprising a Ni silicide layer formed on the semiconductor substrate and below the insulating film. 前記工程(b)で形成された前記第1の導電膜はTiを含むことを特徴とする請求項10〜14のうちいずれか1つに記載の半導体装置の製造方法。   15. The method of manufacturing a semiconductor device according to claim 10, wherein the first conductive film formed in the step (b) contains Ti. 前記工程(c)で形成された前記窒化金属膜はTiを含むことを特徴とする請求項10〜15のうちいずれか1つに記載の半導体装置の製造方法。   16. The method of manufacturing a semiconductor device according to claim 10, wherein the metal nitride film formed in the step (c) contains Ti. 前記工程(d)で形成された前記第2の導電膜はWを含むことを特徴とする請求項10〜16のうちいずれか1つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 10, wherein the second conductive film formed in the step (d) includes W. コンタクトホールが設けられた半導体基板上に絶縁膜を形成する工程(a)と、
前記コンタクトホールの内面および前記絶縁膜の上面上に窒化金属膜を形成する工程(b)と、
前記窒化金属膜上に前記コンタクトホールを埋める導電膜を形成する工程(c)と、
前記導電膜および前記窒化金属膜のうち一部を除去することで、前記コンタクトホールに埋め込まれ、前記半導体基板に接続されたコンタクトプラグを形成する工程(d)とを備え、
前記工程(b)で形成された前記窒化金属膜のうち、前記コンタクトホールの底面上に設けられた部分の金属原子と窒素原子との組成比である(金属原子数)/(窒素原子数)の値は、1.4より大きく2.4より小さいことを特徴とする半導体装置の製造方法。
A step (a) of forming an insulating film on the semiconductor substrate provided with the contact hole;
Forming a metal nitride film on the inner surface of the contact hole and the upper surface of the insulating film;
Forming a conductive film filling the contact hole on the metal nitride film (c);
(D) forming a contact plug embedded in the contact hole and connected to the semiconductor substrate by removing a part of the conductive film and the metal nitride film;
Of the metal nitride film formed in the step (b), the composition ratio of the metal atoms and nitrogen atoms in the portion provided on the bottom surface of the contact hole (number of metal atoms) / (number of nitrogen atoms) A value of is greater than 1.4 and less than 2.4.
前記コンタクトホールの上端部の直径は50nm以下であることを特徴とする請求項18に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 18, wherein a diameter of an upper end portion of the contact hole is 50 nm or less. 前記半導体基板上、且つ前記絶縁膜の下にはNiシリサイド層がさらに形成されていることを特徴とする請求項10〜19のうちいずれか1つに記載の半導体装置の製造方法。   20. The method of manufacturing a semiconductor device according to claim 10, further comprising a Ni silicide layer formed on the semiconductor substrate and below the insulating film. 前記窒化金属膜は、Tiを含んでいることを特徴とする請求項18〜20のうちいずれか1つに記載の半導体装置の製造方法。   21. The method of manufacturing a semiconductor device according to claim 18, wherein the metal nitride film contains Ti. 前記工程(d)で形成された前記第2の導電膜はWを含むことを特徴とする請求項18〜21のうちいずれか1つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to any one of claims 18 to 21, wherein the second conductive film formed in the step (d) contains W.
JP2008091756A 2008-03-31 2008-03-31 Semiconductor device and its manufacturing method Pending JP2009246178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008091756A JP2009246178A (en) 2008-03-31 2008-03-31 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008091756A JP2009246178A (en) 2008-03-31 2008-03-31 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2009246178A true JP2009246178A (en) 2009-10-22

Family

ID=41307737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008091756A Pending JP2009246178A (en) 2008-03-31 2008-03-31 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2009246178A (en)

Similar Documents

Publication Publication Date Title
JP5103914B2 (en) Semiconductor device manufacturing method and semiconductor device
US9881871B2 (en) Schemes for forming barrier layers for copper in interconnect structures
JP5211503B2 (en) Manufacturing method of semiconductor device
US8124524B2 (en) Methods of forming metal interconnection structures
CN101286494B (en) Semiconductor structure and manufacturing method thereof
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
TWI382513B (en) Semiconductor device and method for fabricating semiconductor device
US8344508B2 (en) Semiconductor device and fabrication method thereof
JP2011199021A (en) Semiconductor device, and method for manufacturing the same
JP5353109B2 (en) Manufacturing method of semiconductor device
JP2015177006A (en) Semiconductor device and manufacturing method of the same
JP2008300652A (en) Method for manufacturing semiconductor device
JP2009026989A (en) Semiconductor device, manufacturing method of the semiconductor device
JP4370206B2 (en) Semiconductor device and manufacturing method thereof
JP5396854B2 (en) Manufacturing method of semiconductor device
US7659626B2 (en) Semiconductor device including a barrier metal film
JP2004179605A (en) Aluminum metal wiring forming method
JP4457884B2 (en) Semiconductor device
US20070037378A1 (en) Method for forming metal pad in semiconductor device
JP2009246178A (en) Semiconductor device and its manufacturing method
JP2007258390A (en) Semiconductor device and manufacturing method therefor
JP2009266999A (en) Semiconductor device, and its manufacturing method
JP2003218201A (en) Semiconductor device and manufacturing method therefor
CN109216265B (en) Method for forming metal diffusion barrier layer
JP4740071B2 (en) Semiconductor device