[go: up one dir, main page]

JP2009135430A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2009135430A
JP2009135430A JP2008254043A JP2008254043A JP2009135430A JP 2009135430 A JP2009135430 A JP 2009135430A JP 2008254043 A JP2008254043 A JP 2008254043A JP 2008254043 A JP2008254043 A JP 2008254043A JP 2009135430 A JP2009135430 A JP 2009135430A
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
substrate
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008254043A
Other languages
English (en)
Other versions
JP2009135430A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Junpei Momo
純平 桃
Fumito Isaka
史人 井坂
Eiji Higa
栄二 比嘉
Masaki Furuyama
将樹 古山
Akihisa Shimomura
明久 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008254043A priority Critical patent/JP2009135430A/ja
Publication of JP2009135430A publication Critical patent/JP2009135430A/ja
Publication of JP2009135430A5 publication Critical patent/JP2009135430A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/127—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an enclosure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】ガラス基板などの耐熱性の低い支持基板にバッファ層を介して単結晶半導体層が固定された半導体基板を作製する。
【解決手段】イオンドーピング装置により、水素ガスを励起して生成したイオンを加速し単結晶半導体基板に照射し、水素を多量に含んだ損傷領域を形成する。単結晶半導体基板と支持基板を接合させた後、単結晶半導体基板を加熱して、損傷領域で単結晶半導体基板を分離する。単結晶半導体基板から分離された単結晶半導体層を加熱しながら、この単結晶半導体層にレーザビームを照射する。レーザビームの照射により単結晶半導体層を溶融させることで、再単結晶化して、その結晶性を回復させ、かつ単結晶半導体層の表面を平坦化する。
【選択図】図４

Description

本発明は、バッファ層を介して単結晶半導体層が固定された半導体基板の作製方法および半導体装置の作製方法に関する。
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタの半導体層を完全に絶縁分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。
ＳＯＩ基板として、ＳＩＭＯＸ基板、貼り合わせ基板が知られている。例えばＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化物（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層を形成することにより、表面に単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。
貼り合わせ基板は、酸化膜を介して２枚の単結晶シリコン基板（ベース基板およびボンド基板）を貼り合わせ、一方の単結晶シリコン基板（ボンド基板）を裏面（貼り合わせた面ではない面）から薄膜化することにより、単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。研削や研磨では均一で薄い単結晶シリコン薄膜を形成することが難しいため、スマートカット（登録商標）と呼ばれる水素イオン注入を利用する技術が提案されている（例えば、特許文献１参照）。
このＳＯＩ基板の作製方法の概要を説明すると、シリコンウエハに水素イオンを注入することによって、表面から所定の深さにイオン注入層を形成する。次に、ベース基板となる別のシリコンウエハを酸化して酸化シリコン膜を形成する。その後、水素イオンを注入したシリコンウエハと、別のシリコンウエハの酸化シリコン膜とを接合させて、２枚のシリコンウエハを貼り合わせる。そして、加熱処理によって、イオン注入層を劈開面としてシリコンウエハを劈開させることで、ベース基板に薄い単結晶シリコン層が貼り付けられた基板が形成される。
また、ガラス基板に単結晶シリコン層が貼り付けられたＳＯＩ基板を形成する方法が知られている（例えば、特許文献２参照）。特許文献２では、水素イオン注入によって形成された欠陥層や、剥離面の数ｎｍ〜数十ｎｍの段差を除去するために、剥離面を機械研磨している。
また、本出願人は、特許文献３および特許文献４にスマートカット（登録商標）を利用して耐熱性の高い基板を支持基板として用いる半導体装置の作製方法を開示し、特許文献５にスマートカット（登録商標）を利用して支持基板として透光性基板を用いた半導体装置の作製方法を開示している。
特開平５−２１１１２８号公報 特開平１１−０９７３７９号公報 特開平１１−１６３３６３号公報 特開２０００−０１２８６４号公報 特開２０００−１５０９０５号公報
ガラス基板はシリコンウエハよりも大面積であり、安価であることから、ガラス基板を支持基板として用いることで、大面積で安価なＳＯＩ基板を作製することが可能になる。しかしながら、ガラス基板は、歪み点が７００℃以下であり、耐熱性が低い。このため、ガラス基板の耐熱温度を超える温度で加熱することはできず、プロセス温度は７００℃以下に制限されてしまう。つまり、剥離面における結晶欠陥の除去、表面の平坦化の工程にも、プロセス温度の制約がある。
従来、シリコンウエハに貼り付けられた半導体層の結晶欠陥の除去は、１０００℃以上の温度で加熱することで実現できるが、歪み点が７００℃以下のガラス基板に貼り付けられた半導体層の結晶欠陥の除去には、このような高温プロセスは用いることができない。すなわち、従来では、歪み点が７００℃以下のガラス基板に貼り付けられた単結晶半導体層を、加工する前の単結晶半導体基板と同程度の結晶性を有する単結晶半導体層に回復させる再単結晶化方法は確立されていない。
また、ガラス基板はシリコンウエハよりも撓みやすく、表面にうねりがある。特に一辺が３０ｃｍを超える大面積のガラス基板に対して機械研磨による処理を行うことは困難である。よって、加工精度や、歩留まり等の観点から、剥離面の機械研磨による処理は、支持基板に貼り付けられた半導体層の平坦化処理に用いることは推奨されない。その一方で、高性能な半導体素子を作製するには、剥離面における表面の凹凸を抑えることが要求されている。それは、ＳＯＩ基板からトランジスタを作製する場合、半導体層上にゲート絶縁層を介してゲート電極が形成されるからである。よって、半導体層の凹凸が大きいと、絶縁耐圧性の高いゲート絶縁層を作製することが困難である。そのため、絶縁耐圧性を高めるために厚いゲート絶縁層が必要になる。よって、半導体層の表面の凹凸が大きいと、電界効果移動度が低下する、しきい値電圧値の大きさが増加するなど、半導体素子の性能が低下する原因となる。
このように、耐熱性が低く、撓みやすいガラス基板のような基板が支持基板に用いられると、シリコンウエハから剥離されて支持基板上に固定された半導体層の表面凹凸を改善することが困難であるいという問題が顕在化する。
このような問題点に鑑み、本発明は、耐熱性の低い基板が支持基板に用いられたとしても、高性能な半導体素子を形成することを可能とする半導体基板の作製方法を提供することを課題の１つとする。
本発明の半導体装置の作製方法の１つは単結晶半導体基板および支持基板を用意し、イオンドーピング装置により、加速されたイオンを単結晶半導体基板に照射することで、単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、支持基板または単結晶半導体基板の少なくとも一方にバッファ層を形成し、支持基板と単結晶半導体基板とをバッファ層を介して密着させることで、支持基板と単結晶半導体基板を貼り合わせ、単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、単結晶半導体基板を支持基板から分離することにより、単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、支持基板に固定された単結晶半導体層を加熱しながら、単結晶半導体層にレーザビームを照射して、単結晶半導体層を溶融することで、単結晶半導体層を再単結晶化させる。
ここでは、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。
また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
レーザビームの照射により、単結晶半導体層のレーザビームが照射されている領域の表面から深さ方向の一部を溶融する。例えば、表面およびその表面近傍を溶融する。または、単結晶半導体層のレーザビームが照射されている領域の深さ方向の全てを溶融する。
レーザビームの照射は、４００℃以上支持基板の歪点以下の温度で、単結晶半導体層が固定された支持基板を加熱しながら、行うことができる。この加熱温度は４００℃以上６７０℃以下とすることができる。この加熱温度は、４５０℃以上６５０℃以下が好ましく、５００℃以上がより好ましい。
支持基板には歪み点が６５０℃以上６９０℃以下の基板を用いることが好ましい。支持基板にはガラス基板を用いることができる。例えば、無アルカリガラス基板を用いることができる。
また、単結晶半導体基板から分離される単結晶半導体層の厚さは２０ｎｍ以上２００ｎｍ以下が好ましい。
バッファ層は、１層または２層以上の膜で形成することができる。バッファ層には、支持基板側からナトリウムが拡散することを防止できるバリア層を含むことが好ましい。レーザビームを照射するときに、単結晶半導体層と共に支持基板は加熱され、かつ溶融した単結晶半導体層からの熱が伝導することでも支持基板が加熱される。支持基板にアルカリ金属、またはアルカリ土類金属などの不純物（代表的には、ナトリウム）が含まれている場合、支持基板の温度上昇によって、このような不純物が支持基板から単結晶半導体層に拡散するおそれがある。バリア層を設けることで、単結晶半導体層は不純物が拡散することを防ぐことができる。
また、バッファ層は、単結晶半導体層に密着し、かつ塩素またはフッ素などのハロゲンを含む絶縁膜を有することが好ましい。
単結晶半導体層が固定された支持基板を加熱しながらレーザビームを照射することにより、単結晶半導体層が溶融している時間を延長させることができる。室温でレーザビームを照射した場合、溶融している時間は約１００ナノ秒程度以下であるが、加熱された気体を吹きつけることにより、溶融している時間を延長することができる。溶融している時間を２００ナノ秒以上１０００ナノ秒以下とすることが好ましい。これは、溶融時間が１０００ナノ秒を超えると、熱が伝導して支持基板であるガラス基板が溶融するなどの基板にダメージを与える恐れがあるからである。
本発明の半導体装置の作製方法において、不活性気体雰囲気中で、半導体層にレーザビームを照射することが好ましい。あるいは、レーザビームの照射は、単結晶半導体層の上面におけるレーザビームの照射領域に不活性気体を吹き付けながら行うことが好ましい。不活性気体には、窒素ガスまたは希ガスを用いることができる。不活性気体とは、レーザビームの照射工程で、単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス（Ｎ２ガス）、アルゴンやキセノンなどの希ガスなどがある。
本発明の半導体装置の作製方法において、単結晶半導体層に照射するレーザビームのビーム形状（断面形状）を線状、正方形、または長方形とすることができる。このような断面形状を有するレーザビームを走査することにより、溶融させて再結晶化が生じる場所を移動させることができる。
支持基板に固定された単結晶半導体層を加熱しながら、レーザビームを単結晶半導体層に照射して、単結晶半導体層を溶融させることにより、以下の多くの効果を得ることが可能である。なお、本発明の半導体装置の作製方法は、これらの効果のうち少なくとも１つの効果を得ることができればよい。
単結晶半導体層を加熱することで、加熱しないときよりも単結晶半導体層が溶融している時間が延長される。このことにより、表面張力の作用で被照射面の平坦性が格段に向上する。
単結晶半導体層を加熱することで、単結晶半導体層中のダングリングボンドや、単結晶半導体層と下地膜との界面の欠陥などのミクロの欠陥を除去することができ、よりよい単結晶半導体層を得ることができる。加熱しながら、レーザビームが照射された単結晶半導体層の被照射領域は融点以上の温度に上昇するため、溶融する。そして、溶融部分は凝固することで、再結晶化する。このように再単結晶化させる結果、優れた特性を有する単結晶半導体層を得ることができる。
溶融している時間を延長することにより、単結晶半導体層がレーザビームの照射によって溶融してから固化するまでに、次のレーザビームを照射できるため、ショット数を低減することができる。ショット数を低減することは生産性の向上に寄与する。レーザビームの走査において、１回のショットと次のショットとを一部重ねてオーバーラップさせる割合をオーバーラップ率とも呼ぶが、溶融している時間を延長することにより、オーバーラップ率を加熱しない場合の十分の一程度にまで低減でき、０％とすることもできる。
レーザビーム照射時に単結晶半導体層が固定された支持基板を加熱することで、単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減することができる。必要なレーザビームのエネルギーを低減できれば、消費電力の削減に加え、レーザ発振器の寿命を延ばすことができる。レーザ発振器の寿命を延ばすことにより、部品の交換時期の間隔を長くすることができるため、生産性が向上する。
レーザビーム照射時に単結晶半導体層を加熱することで、単結晶半導体層の表面を平坦化するために照射するレーザビームのショット数を低減することができる。ショット数を低減することは生産性の向上に寄与する。
また、単結晶半導体層が溶融している時間を延長することに加え、溶融した単結晶半導体層の冷却速度を自然冷却に比べて低減させることができる。溶融した単結晶半導体層の冷却速度を自然冷却に比べて低減させることができれば、溶融している時間の延長により再単結晶化がスムーズに行われ、粒界のない単結晶半導体層を得ることができる。
また、線状、正方形、または長方形の照射領域を有するレーザビームを走査することにより、溶融させて再結晶化が生じる場所を移動させることができ、また、溶融している時間を延長させることで、単結晶半導体層において部分的に単結晶の精製が行われ、含まれる不純物も低減された単結晶半導体層を得ることができる。
また、単結晶半導体層に接する絶縁膜にハロゲンを含ませておくことで、レーザビームの照射に、その絶縁膜も加熱されるため、絶縁膜からハロゲンが拡散し、単結晶半導体層と絶縁膜界面にハロゲンを偏析させることができる。ハロゲンを単結晶半導体層と絶縁膜との界面に偏析させることで、ハロゲンによりこの界面に存在するナトリウムなどの可動イオンを捕獲することができる。よって、支持基板にガラス基板を用いる場合は、ハロゲンを含んだ絶縁膜を形成し、加熱しながらのレーザビームの照射処理は、ナトリウムなどの不純物汚染を防ぐために、非常に効果的である。
上述した特許文献１〜５は、単結晶半導体層の平坦化には、機械研磨を行うことを主たるプロセスとしているため、本発明の歪み点が７００℃以下のガラス基板を用いることの課題、溶融している時間を延長する構成、および効果に関して全く想定されておらず、大きく異なっている。
また、単結晶半導体層に対してレーザビームを照射し、単結晶半導体層の一部または全部を溶融させ、再結晶化させてよりよい単結晶を得る方法に関して、今までにない革新的な技術である。また、このようなレーザビームの利用方法は、従来の技術では全く想定されておらず、極めて新しい概念である。
本発明の半導装置の作製方法は、プロセス温度７００℃以下で、単結晶半導体基板から分離された単結晶半導体層を溶融することで、再結晶化して、結晶性を回復させることが可能である。また、プロセス温度７００℃以下で、単結晶半導体基板から分離された単結晶半導体層の平坦化することが可能である。したがって、耐熱性の低い基板が支持基板に用いられたとしても、半導体基板を用いて高性能な半導体素子を形成することが可能になる。例えば、大面積を有する透光性ガラス基板を用いて、高性能な表示装置を作製することが可能になる。
以下に、本発明を説明する。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施形態および実施例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法などについて繰り返しになる説明は省略している。
（実施形態１）
本実施形態では、バッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板およびその作製方法について説明する。
図１は、半導体基板の構成例を示す斜視図である。半導体基板１０は、バッファ層１１１を介して単結晶半導体層１１２が支持基板１００に固定されている基板である。単結晶半導体基板を薄くすることで形成される層である。バッファ層１１１の表面と支持基板１００の表面が接合することで、単結晶半導体層１１２が支持基板１００に固定されている。半導体基板１０はいわゆるＳＯＩ構造の基板であり、絶縁層上に単結晶半導体層が形成されている基板である。
バッファ層１１１は、単層構造でも膜を２層以上積層した多層構造でもよい。バッファ層１１１を構成する膜は、単結晶半導体基板の表面に成膜処理によって形成された膜でなる。本実施形態ではバッファ層１１１は３層構造であり、支持基板１００側から、第２絶縁層１１４、第１絶縁層１１３ｂ、第１絶縁層１１３ａが積層されている。
図１の半導体基板１０において、第２絶縁層１１４は接合層として機能している膜である。つまり、第２絶縁層１１４の表面と、支持基板１００の表面が接合することで、単結晶半導体層１１２が支持基板１００に固定されている。
また、第１絶縁層１１３ａは、バリア層として機能する絶縁膜である。バリア層は、半導体基板の作製時、およびこの半導体基板を用いた半導体装置の作製時に、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物（代表的には、ナトリウム）が、支持基板１００側から単結晶半導体層１１２に侵入することを防ぐ膜である。バリア層を形成することで、半導体基板および半導体装置が不純物で汚染されることを防止できるため、その信頼性を向上させることができる。
単結晶半導体層１１２は、単結晶半導体基板を薄膜化することで形成される層である。単結晶半導体基板には、市販の半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。
支持基板１００は、絶縁表面を有する基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。支持基板１００としてガラス基板を用いることが好ましい。ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上７００℃以下、好ましくは、６５０℃以上６９０℃以下である基板を用いることが好ましい。また、半導体装置の汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料などがある。例えば、支持基板１００として、無アルカリガラス基板（商品名ＡＮ１００）、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名ＥＡＧＬＥＸＧ（登録商標））を用いることが好ましい。
無アルカリガラス基板（商品名ＡＮ１００）は次の物性値を有する無アルカリガラス基板である。比重２．５１ｇ／ｃｍ３、ポワソン比０．２２、ヤング率７７ＧＰａ、熱膨張率３８×１０−７／℃。
無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））は次の物性値を有する無アルカリガラス基板である。比重２．３７ｇ／ｃｍ３、ポワソン比０．２３、ヤング率７０．９ＧＰａ、熱膨張率３１．８×１０−７／℃。
また、支持基板１００には、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。また、支持基板１００には、ガラス基板、石英基板などの透光性の基板が好ましい。透光性の基板を用いることで、表示装置の製造に適した半導体基板１０を作製することができる。
以下、図３〜図５を参照して、図１に示す半導体基板１０の作製方法を説明する。
まず、単結晶半導体基板１１０を準備する。単結晶半導体基板１１０は、所望の大きさ、形状に加工されている。図３は、単結晶半導体基板１１０の構成の一例を示す外観図である。矩形状の支持基板１００に貼り合わせること、および縮小投影型露光装置などの露光装置の露光領域が矩形であること等を考慮すると、図３に示すように単結晶半導体基板１１０の形状は矩形であることが好ましい。なお、本明細書において、特段の断りがない場合、矩形には正方形および長方形を含む。
もちろん、単結晶半導体基板１１０には、図３の形状の基板に限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、円形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板１１０に用いることも可能である。
円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径４００ｍｍ、直径４５０ｍｍの円形のウエハが知られている。
矩形の単結晶半導体基板１１０は、円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状の単結晶半導体基板１１０を製造することができる。
また、単結晶半導体基板１１０の厚さは特に限定されないが、単結晶半導体基板１１０を再利用することを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層１１２を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされている。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料となる単結晶半導体基板１１０の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板１１０を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。
なお、単結晶半導体基板１１０に、単結晶シリコン基板のような結晶構造がダイヤモンド構造の第１４族元素でなる基板を用いる場合は、その主表面の面方位は、（１００）であってもよいし、（１１０）面であってもよいし、（１１１）であってもよい。（１００）の単結晶半導体基板１１０を用いることで、単結晶半導体層１１２とその表面に形成される絶縁層との界面準位密度を小さくすることができるため、電界効果型トランジスタの作製に好適である。
主表面が（１１０）の単結晶半導体基板１１０を用いることで、第２絶縁層１１４と単結晶半導体層１１２との接合面において、第２絶縁層１１４を構成する元素と単結晶半導体層１１２を構成する第１４族元素（例えばシリコン元素）との結合が密に形成されるため、第２絶縁層１１４と単結晶半導体層１１２との結合力が向上する。
主表面が（１１０）面の単結晶半導体基板１１０を用いることで、その主表面には、他の面方位に比べて原子が密に配列しているため、単結晶半導体層１１２の平坦性が向上する。したがって、主表面が（１１０）面の単結晶半導体層１１２を用いて作製したトランジスタは、小さいＳ値、高電界効果移動度などの、優れた電気的特性を有する。なお、主表面が（１１０）面の単結晶半導体基板は、（１００）面の単結晶半導体基板よりも比較してヤング率が大きく、劈開しやすいという長所がある。
まず、単結晶半導体基板１１０を洗浄し、清浄にする。次に、図４Ａに示すように、単結晶半導体基板１１０上に第１絶縁層１１３を形成する。第１絶縁層１１３は単層構造、２層以上の多層構造とすることができる。第１絶縁層１１３の厚さは５ｎｍ以上４００ｎｍ以下とすることができる。第１絶縁層１１３を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
第１絶縁層１１３を構成する絶縁膜は、化学気相成長法（ＣＶＤ法）、スパッタ法、原子層エピタキシ法（ＡＬＥ法）法単結晶半導体基板１１０を酸化するまたは窒化するなどの方法により形成することができる。ＣＶＤ法には、減圧ＣＶＤ法、熱ＣＶＤ法、プラズマ励起ＣＶＤ法（以下、ＰＥＣＶＤ法という）などがある。ＰＥＣＶＤ法は、３５０℃以下の低温処理であり、また他のＣＶＤ法よりも成膜速度が大きいので、好ましい。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質とする。例えば、酸化窒化シリコンは、酸素、窒素、シリコン、水素を組成とし、酸素濃度が５０原子％乃至７０原子％、窒素濃度が０．５原子％乃至２０原子％、Ｓｉ濃度が２５原子％乃至３５原子％、水素濃度が０．１原子％乃至１０原子％である物質が挙げられる。また、例えば、窒化酸化シリコンには、酸素、窒素、シリコン、水素を組成とし、酸素よりも窒素を多く含み、且つ、酸素濃度が５原子％乃至３０原子％、窒素濃度が２０原子％乃至５５原子％、Ｓｉ濃度が２５原子％乃至３５原子％、水素濃度が１０原子％乃至３０原子％である物質が挙げられる。
第１絶縁層１１３は、ナトリウムが単結晶半導体層１１２に侵入することを防ぐためのバリア層となる絶縁膜を少なくとも１層含むことが好ましい。第１絶縁層１１３中のバリア層は１層でも２層以上でもよい。例えば、支持基板１００にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板（代表的には、ガラス基板）を用いた場合、支持基板１００が加熱されると、このような不純物が支持基板１００から単結晶半導体層１１２に拡散するおそれがある。よって、バリア層を形成することで、このようなアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物が単結晶半導体層１１２に移動することを防止することができる。バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、および窒化酸化アルミニウム膜などがある。このような膜を含ませることで、第１絶縁層１１３をバリア層として機能させることができる。
例えば、第１絶縁層１１３を単層構造とする場合は、バリア層として機能する膜で第１絶縁層１１３を形成することが好ましい。この場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、単層構造の第１絶縁層１１３を形成することができる。
第１絶縁層１１３を、バリア層を１層含む２層構造の膜とする場合は、上層は、ナトリウムなどの不純物をブロッキングするためのバリア層で構成する。上層は、厚さ５ｎｍ〜２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。バリア層として機能するこれらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、単結晶半導体基板１１０と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。このような絶縁膜には、酸化シリコン膜、酸化窒化シリコン膜、および単結晶半導体基板１１０を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。
本実施形態では、第１絶縁層１１３を第１絶縁層１１３ａと第１絶縁層１１３ｂでなる２層構造とする。第１絶縁層１１３をブロッキング膜として機能させる第１絶縁層１１３ａと第１絶縁層１１３ｂの組み合わせは、例えば、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などがある。
例えば、下層の第１絶縁層１１３ａとして、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてＰＥＣＶＤ法で形成した酸化窒化シリコン膜を形成することができる。また、第１絶縁層１１３ａとして、プロセスガスに有機シランガスと酸素を用いて、ＰＥＣＶＤ法で酸化シリコン膜を形成することもできる。また、単結晶半導体基板１１０を酸化した、酸化膜で第１絶縁層１１３ａを形成することもできる。
有機シランとは、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などの化合物である。
上層の第１絶縁層１１３ｂは、プロセスガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成した窒化酸化シリコン膜で、または、プロセスガスにＳｉＨ４、Ｎ２、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成した窒化シリコン膜で形成することができる。
例えば、ＰＥＣＶＤ法で、酸化窒化シリコンでなる第１絶縁層１１３ａ、窒化酸化シリコンでなる第１絶縁層１１３ｂを形成する場合、単結晶半導体基板１１０をＰＥＣＶＤ装置のチャンバーに搬入する。そして、第１絶縁層１１３ａ形成用のプロセスガスとしてＳｉＨ４およびＮ２Ｏをチャンバーに供給し、このプロセスガスのプラズマを生成し、酸化窒化シリコン膜を単結晶半導体基板１１０上に形成する。次に、チャンバーに導入するガスを第１絶縁層１１３ｂ形成用のプロセスガスに変更する。ここでは、ＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜上に窒化酸化シリコン膜を連続して形成する。また、複数のチャンバーを有するＰＥＣＶＤ装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜とを異なるチャンバーで形成することもできる。もちろん、チャンバーに導入するガスを変更することで、下層に酸化シリコン膜を形成することもできるし、上層に窒化シリコン膜を形成することもできる。
上記のように第１絶縁層１１３ａおよび第１絶縁層１１３ｂを形成することで、スループット良く、単結晶半導体基板１１０に第１絶縁層１１３を形成することができる。また、大気に触れさせることなく第１絶縁層１１３ａ、第１絶縁層１１３ｂを形成できるので、第１絶縁層１１３ａと第１絶縁層１１３ｂの界面が大気によって汚染されることを防止することができる。
また、第１絶縁層１１３ａとして、単結晶半導体基板１１０を熱酸化処理して酸化膜を形成することができる。この酸化膜を形成するための、熱酸化処理には、ドライ酸化でもよいが、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含んだ雰囲気中で、単結晶半導体基板１１０を酸化することで、ハロゲンを含んだ酸化膜を第１絶縁層１１３ａとして形成することができる。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種類又は複数種類のガスを用いることができる。
例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で単結晶半導体基板１１０の熱処理を行う。９５０℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。単結晶半導体基板１１０に形成される酸化膜の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとすることができる。
このような温度範囲で酸化処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に、金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して、単結晶半導体基板１１０から除去される。また、酸化処理に含まれるハロゲン元素により、単結晶半導体基板１１０の表面の未結合手が終端されるため、酸化膜と単結晶半導体基板１１０との界面の局在準位密度が低減できる。
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含ませることにより、半導体基板１０において、金属などの不純物を捕獲して単結晶半導体層１１２の汚染を防止する保護膜としての機能させることができる。
また、第１絶縁層１１３ａにハロゲンを含ませるには、フッ化物ガスまたはフッ素ガスを含むＰＥＣＶＤ装置のチャンバーで、第１絶縁層１１３ａを形成することでも実現できる。このようなチャンバーに第１絶縁層１１３ａ形成用プロセスガスを導入し、このプロセスガスを励起してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により、単結晶半導体基板１１０上に第１絶縁層１１３ａを形成する。
ＰＥＣＶＤ装置のチャンバーにフッ素化合物ガスを含ませるには、フッ化物ガスを用いたプラズマガスエッチングによってチャンバーをクリーニングすることで実現できる。ＰＥＣＶＤ装置で膜を形成すると、基板表面だけでなく、チャンバーの内壁、電極、基板ホルダーなどにも原料が反応した生成物が堆積する。この堆積物はパーティクルやダストの原因となる。そこで、このような堆積物を除去するクリーニング工程が定期的に行われる。チャンバーのクリーニング方法の代表的な１つとして、プラズマガスエッチングによる方法がある。チャンバーにＮＦ３などのフッ化物ガスを導入して、フッ化物ガスを励起してプラズマ化することで、フッ素ラジカルを生成し、堆積物をエッチングして除去する方法である。フッ素ラジカルと反応して生成されたフッ化物は蒸気圧が高いため、排気系によってチャンバーから除去される。
プラズマガスエッチングによるクリーニングを行うことで、クリーニングガスとして用いてフッ化物ガスが、チャンバーの内壁や、チャンバーに設けられている電極、各種の治具に吸着する。つまり、チャンバーにフッ化物ガスを含ませることができる。なお、フッ化物ガスをチャンバーに含ませる方法には、チャンバーをフッ化物ガスによりクリーニングして、チャンバーにフッ化物ガスを残留させる方法の他に、トレイに配置した単結晶半導体基板１１０をチャンバーに設置した後に、チャンバーにフッ化物ガスを導入する方法を用いることができる。
例えば、ＳｉＨ４およびＮ２Ｏから、ＰＥＣＶＤ法で酸化窒化シリコン膜を第１絶縁層１１３ａに形成する場合、チャンバーにＳｉＨ４およびＮ２Ｏを供給し、これらのガスを励起しプラズマを生成することで、チャンバーに残存しているフッ化物ガスも励起し、フッ素ラジカルが生成される。よって、酸化窒化シリコン膜にフッ素を含ませることができる。また、チャンバーに残存しているフッ化物は微量であり、酸化窒化シリコン膜の形成中に、フッ化物ガスを供給しないため、酸化窒化シリコン膜形成の初期段階にフッ素が取り込まれることとなる。よって、第１絶縁層１１３ａにおいて、単結晶半導体基板１１０と第１絶縁層１１３ａの界面、またはその近傍のフッ素濃度を高くすることができる。つまり、図１の半導体基板１０の第１絶縁層１１３において、単結晶半導体層１１２との界面、またはその界面の近傍のフッ素濃度を高くすることができる。
このような領域にフッ素を含ませることにより、単結晶半導体層１１２との界面における半導体の未結合手をフッ素で終端することができるため、単結晶半導体層１１２と第１絶縁層１１３との界面準位密度を低減できる。また、支持基板１００からナトリウムなどの不純物が第１絶縁層１１３に拡散した場合でも、フッ素が存在することで、フッ素により金属を捕獲することができるため、単結晶半導体層１１２の金属汚染を防止することができる。
フッ化物ガスの代わりにフッ素（Ｆ２）ガスをチャンバーに含ませることもできる。フッ化物とは、組成にフッ素（Ｆ）を含む化合物である。フッ化物ガスには、ＯＦ２、ＣｌＦ３、ＮＦ３、ＦＮＯ、Ｆ３ＮＯ、ＳＦ６、ＳＦ５ＮＯ、ＳＯＦ２などから選ばれたガスを用いることができる。
また、単結晶半導体基板１１０の酸化膜を形成する方法は、７００℃以上の温度で加熱する熱酸化処理の他の方法を用いることもできる。例えば、酸素ラジカル（Ｏラジカル）、または水酸化ラジカル（ＯＨラジカル）を含んだプラズマによるプラズマ処理、または高密度プラズマ処理、オゾン添加水（Ｏ３水）による酸化処理などにより、単結晶半導体基板１１０に酸化膜を形成することができる。
なお、熱酸化処理は高温プロセスであるため、熱応力が発生しやすく、そのために単結晶半導体基板１１０にすべり転位などの結晶欠陥が発生しやすくなる。よって、第１絶縁層１１３の形成するために、単結晶半導体基板１１０を酸化処理する場合は、熱酸化処理よりも、オゾン添加水による酸化処理など、７００℃以下の低温プロセスの処理を行うことが好ましい。
次に、運動エネルギーを有するイオンを単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の所定の深さに結晶構造を損傷された損傷領域１１５を形成する。図４Ｂは損傷領域１１５を形成する工程を説明する断面図である。図４Ｂに示すように、第１絶縁層１１３を介して、加速されたイオン１２１を単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の表面から所定の深さの領域にイオンが添加され、損傷領域１１５を形成することができる。イオン１２１は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。よって、イオン１２１を単結晶半導体基板１１０に照射すると、加速されたイオン１２１の衝撃により、単結晶半導体基板１１０の所定の深さに結晶構造が脆くなっている脆化層が形成される。この層が、損傷領域１１５である。
損傷領域１１５が形成される領域の深さは、イオン１２１の加速エネルギーとイオン１２１の入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオン１２１の平均侵入深さとほぼ同じ深さの領域に損傷領域１１５が形成される。そのため、イオン１２１を添加する深さで、単結晶半導体基板１１０から分離される単結晶半導体層１１７の厚さが決定される。この単結晶半導体層の厚さが２０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、損傷領域１１５が形成される深さを調節する。
損傷領域１１５の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理は、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスを励起して生成されたプラズマ中の全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置は、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射する装置である。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などである。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には多数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過することで加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
本実施形態では、イオンドーピング装置で、水素を半導体ウエハに添加することにする。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板１１０に照射する。
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合を５０％以上とする。より好ましくは、そのＨ３ ＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数種類のイオン種のうち、１種類を５０％以上とすることが好ましく、８０％以上とすることがより好ましい。同じ質量のイオン種を照射することで、単結晶半導体基板１１０の同じ深さに集中させてイオンを添加することができる。
損傷領域１１５を浅い領域に形成するためには、イオン１２１の加速電圧を低くする必要があるが、プラズマ中のＨ３ ＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、単結晶半導体基板１１０に添加できる。Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
また、加速されたイオン１２１を単結晶半導体基板１１０に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスを励起して生成されたＨ＋イオンおよびＨ２ ＋イオンを質量分離して、Ｈ＋イオンまたはＨ２ ＋イオンの一方のイオンを加速して、単結晶半導体基板１１０に照射する。
損傷領域１１５には、５×１０２０ａｔｏｍｓ／ｃｍ３以上の水素（Ｈ）を含ませることが好ましい。単結晶半導体基板１１０に高濃度の水素添加領域を局所的に形成すると、結晶構造が失われ微小な空洞が形成されるため、損傷領域１１５は多孔質構造となっている。そのため、比較的低温（６００℃以下）の熱処理によって損傷領域１１５に形成された微小な空洞の体積変化が起こり、損傷領域１１５に沿って単結晶半導体基板１１０を劈開することができる。なお、損傷領域１１５に含まれる水素濃度はイオン１２１のドーズ量や加速電圧などによって制御される。
水素ガスを用いて、イオンドーピング装置でイオンを単結晶半導体基板１１０に添加する場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。この条件で水素イオンを添加することで、イオン１２１に含まれるイオン種および、その割合にもよるが、損傷領域１１５を単結晶半導体基板１１０の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。
例えば、単結晶半導体基板１１０が単結晶シリコン基板であり、第１絶縁層１１３ａが厚さ５０ｎｍの酸化窒化シリコン膜であり、第１絶縁層１１３ｂが厚さ５０ｎｍの窒化酸化シリコン膜の場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ２の条件では、単結晶半導体基板１１０から厚さ１００ｎｍ程度の単結晶半導体層を剥離することができる。また、第１絶縁層１１３ａを厚さ１００ｎｍの酸化窒化シリコン膜とし、他は同じ条件で水素イオンをドープすると、単結晶半導体基板１１０から厚さ７０ｎｍ程度の単結晶半導体層を剥離することができる。
イオン１２１のソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種は、Ｈｅ＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ＋を主なイオン１２１として、単結晶半導体基板１１０に照射することができる。よって、イオンドーピング法で、効率良く、微小な空孔を損傷領域１１５に形成することができる。ヘリウムを用いて、イオンドーピング法でイオンを単結晶半導体基板１１０に照射する場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
ソースガスに塩素ガス（Ｃｌ２ガス）、フッ素ガス（Ｆ２ガス）などのハロゲンガスを用いることもできる。
イオン注入装置とイオンドーピング装置では、水素ガスから生成される水素イオン種Ｈ＋、Ｈ２ ＋、およびＨ３ ＋の割合は、大きく異なる。図４１は、イオンドーピング装置で１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオン種の質量分析結果を示すグラフである。縦軸はスペクトルの強度であり、イオンの量に対応する。横軸はイオン種の質量である。質量１、２、３のスペクトルは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。図４１では、質量３のイオンの数を１００とした場合の相対比で、他の質量を有するイオン種の数量を表している。図４１から、プラズマ中に生成される水素イオン種の割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。イオンドーピング装置で水素イオンを打ち込んだ単結晶シリコンウエハについて、水素濃度分布を二次イオン質量分析した結果からも、単結晶シリコンウエハに照射される水素イオン種のうちＨ３ ＋が約８０％を占めることが確認されている。
図４２は、イオン注入装置で、イオン源の圧力がおおよそ３×１０−３Ｐａのときの、ＰＨ３から生成したイオン種の質量分析結果を示すグラフである。図４１と同様、縦軸はイオンの量に対応するスペクトルの強度である。横軸はイオン種の質量を示し、質量１、２、３のスペクトルは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。図４２からは、プラズマ中の水素イオン種の割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７である。なお、図４２はソースガスがＰＨ３の場合のデータであるが、ソースガスに１００％Ｈ２ガスを用いたときも、水素イオン種の割合は同様になる。つまり、水素ガスから生成されるイオン種の割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７である。
したがって、イオン注入装置では、水素イオン種Ｈ＋、Ｈ２ ＋、およびＨ３ ＋のうち、Ｈ３ ＋は７％程度しか生成されず、他方、イオンドーピング装置ではＨ３ ＋の割合を５０％以上、８０％程度にすることが可能である。以下に、イオンドーピング装置とイオン注入装置でＨ３ ＋が生成される割合が大きく異なる理由を考察する。
［水素プラズマ中のイオン］
水素水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。以下に、各水素イオン種の反応過程（生成過程、消滅過程）を示す反応式を列挙する。また、図４３に、こらら反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図４３に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・（１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・（２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・（３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・（４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・（５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・（６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・（７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・（８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・（９）
［Ｈ３ ＋の生成過程］
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。各反応式において、右辺（最右辺）の生成物の増加量は、その左辺（最左辺）に示す原料の濃度や、その反応に係る速度係数などに依存する。ここで、Ｈ２ ＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、荷電粒子が移動することによって失うポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このように、荷電粒子の運動エネルギーが増大する傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。また、平均自由行程が小さくとも、衝突までに大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況では、Ｈ２ ＋の運動エネルギーは大きくなる。反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
例えば、図４２のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋およびＨ３ ＋のうち、Ｈ３ ＋が７％程度しか生成されていない。他方、図４１のデータを得たイオン源の場合には、Ｈ３ ＋の割合を５０％以上（図４１のデータでは８０％程度）とすることが可能である。これは、上述したように、チャンバー内の圧力および電場に起因するものと考えられる。
［Ｈ３ ＋の照射メカニズム］
図４１のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで半導体基板に照射する場合、半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン注入層の形成までのメカニズムを考察するために、次の５種類のモデル（モデル１乃至５）を考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合
［シミュレーション結果と実測値との比較］
上記のモデル１乃至５を基にして、水素イオン種をシリコン基板に照射するシミュレーションを行った。シミュレーション用のソフトウェアとして、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）を用いた。ＳＲＩＭは、モンテカルロ法によるイオン導入過程のシミュレーションソフトウェアであり、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版である。なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種をシリコン基板に照射する場合には、ＳＲＩＭを適用することが可能である。それは、水素イオン種とＳｉ原子の衝突により、シリコン基板の結晶構造が非単結晶構造に変化するためである。
以下に、シミュレーション結果について説明する。なお、本実施形態のシミュレーションでは、モデル２を用いた計算ではＨ２ ＋を質量２倍のＨ＋に置き換えている。また、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えている。
上記のモデル１乃至モデル５を用いて、加速電圧８０ｋＶで水素イオン種をＳｉ基板に照射した場合（Ｈ換算で１０万個照射時）について、それぞれ、シリコン基板中の水素元素（Ｈ）の深さ方向の分布を計算した。図４４に、その計算結果を示す。さらに、図４４に、Ｓｉ基板中の水素元素（Ｈ）の深さ方向の分布の実測値も示す。この実測値は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定したデータ（以下、ＳＩＭＳデータと呼ぶ。）ある。ＳＩＭＳで測定した試料は、図４１のデータを測定した条件で生成した水素イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）を、加速電圧８０ｋＶで照射したＳｉ基板である。
図４４において、モデル１乃至モデル５を用いた計算値のグラフの縦軸は、それぞれ、水素原子の数を示す右縦軸である。ＳＩＭＳデータのグラフの縦軸は、水素原子の濃度を示す左縦軸である。計算値およびＳＩＭＳデータ共に、そのグラフの横軸はＳｉ基板表面からの深さを表している。実測値であるＳＩＭＳデータと計算値とを比較すると、モデル２およびモデル４は明らかにＳＩＭＳデータのグラフから外れており、また、ＳＩＭＳデータにはモデル３に対応するピークは存在していない。このことから、モデル２乃至モデル４の寄与は、モデル１およびモデル５の寄与よりも、相対的に小さいことが分かる。イオンの運動エネルギーの単位がｋｅＶであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考慮すると、モデル２およびモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと予想される。従って、モデル２乃至モデル４は、以下の考察では考慮しない。次に、モデル１およびモデル５を用い、加速電圧が８０ｋＶ、６０ｋＶ、および４０ｋＶで、水素イオン種をＳｉ基板に照射した場合（Ｈ換算で１０万個照射時）をシミュレーションした結果を説明する。
図４５乃至図４７に、Ｓｉ基板中の水素（Ｈ）の深さ方向の分布を計算した結果を示す。図４５、図４６および図４７には、それぞれ、加速電圧が８０ｋＶ、６０ｋＶ、および４０ｋＶの場合の計算結果が示されている。さらに、図４５乃至図４７には、実測値であるＳＩＭＳデータ、およびＳＩＭＳデータにフィッティングしたカーブ（以下、フィッティング関数と呼ぶ）も示されている。ＳＩＭＳで測定した試料は、図４１のデータを測定した条件で生成した水素イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）を、加速電圧８０ｋＶ、６０ｋＶ、または４０ｋＶで加速して、照射したＳｉ基板である。なお、モデル１およびモデル５を用いた計算値のグラフの縦軸は右縦軸の水素原子の数であり、ＳＩＭＳデータおよびフィッティング関数のグラフの縦軸は左縦軸の水素原子の濃度である。また、各グラフの横軸はＳｉ基板表面からの深さを表している。
ここでは、フィッティング関数はモデル１およびモデル５を考慮して以下の計算式（ｆ１）により求めている。計算式（ｆ１）中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］・・・（ｆ１）
フィッティング関数の決定には、現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度、図４１参照。）を考えれば、Ｈ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは、Ｈ２ ＋の寄与を除外している。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外しても大きな影響はない（ＳＩＭＳデータにモデル３に対応するピークが現れていない。図４４参照。）。
・モデル３によるＳｉ基板中の水素元素の深さ方向プロファイルは、モデル５の深さ方向プロファイルとピーク位置が近いため（図４４参照。）、モデル３の寄与は、モデル５の照射過程において生じるチャネリング（結晶の格子構造に起因する原子の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図４８に、計算式（ｆ１）のフィッティングパラメータを示す。いずれの加速電圧においても、Ｓｉ基板に導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや、非晶質Ｓｉと仮定して計算していることなどを考えれば、図４５に示す比は、実際の照射に係る水素イオン種の比（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度、図４１参照。）に近い値が得られていると言える。
［Ｈ３ ＋を用いる効果］
図４１に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、ＳＯＩ基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。なお、ここででは、Ｈ３ ＋を効率的に照射するために、図４１に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、ならびに、ＳＯＩ基板の大面積化、低コスト化および生産性向上などの顕著な効果を得ることができる。
以上の考察により、Ｈ３ ＋をより多く単結晶半導体基板１１０に打ち込むには、イオン注入装置よりイオンドーピング装置を用いる方が好ましい。また、イオンドーピング装置では、生成されたイオン種の質量分離を行っていないため、ソースガスの利用効率が高い。また、加速されたイオンを面状または線状に照射することができるので、タクトタイムを短縮することが容易である。これに対して、イオン注入装置は、生成したイオンを質量分離して特定のイオン種だけを基板に打ち込めるという特徴がある。しかし、質量分離を行うことで、ソースガスから生成されるイオンの利用効率がイオンドーピング装置よりも低くなる。また、イオン注入装置ではビーム形状が点状のイオンビームを走査することによりイオンを打ち込むため、大面積を処理するにはスループットに問題が生じる。したがって、ソースガスの利用効率、および大面積処理の点から、イオンドーピング装置で、イオン１２１を照射して、単結晶半導体基板１１０中に損傷領域１１５を形成することが好ましい。
損傷領域１１５を形成した後、図４Ｃに示すように、第１絶縁層１１３の上面に第２絶縁層１１４を形成する。第２絶縁層１１４を形成する工程では、単結晶半導体基板１１０の加熱温度は。損傷領域１１５に添加した元素または分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度は損傷領域１１５からガスが抜けない温度である。なお、損傷領域１１５を形成する前に第２絶縁層１１４を形成することもできる。この場合は、第２絶縁層１１４を形成するときのプロセス温度は、３５０℃以上にすることができる。
第２絶縁層１１４は、平滑で親水性の接合面を単結晶半導体基板１１０の表面に形成するため層である。そのため、第２絶縁層１１４の平均面粗さＲａが０．７ｎｍ以下が好ましく、０．４ｎｍ以下がより好ましい。また、第２絶縁層１１４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
第２絶縁層１１４には、化学的気相反応により形成される絶縁膜が好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などを、第２絶縁層１１４として形成することとができる。第２絶縁層１１４として、ＰＥＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスにＮＯ２などを用いることができる。
例えば、ソースガスにＴＥＯＳとＯ２を用いて、酸化シリコン膜でなる第２絶縁層１１４を形成するための条件例としては、チャンバーに、流量１５ｓｃｃｍでＴＥＯＳを導入し、流量７５０ｓｃｃｍでＯ２を導入する。成膜圧力は１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚが挙げられる。
また、図４Ｂの工程と図４Ｃの工程の順序を逆にすることもできる。すなわち、単結晶半導体基板１１０に、第１絶縁層１１３および第２絶縁層１１４を形成した後、損傷領域１１５を形成することもできる。この場合、第１絶縁層１１３と第２絶縁層１１４を同じ成膜装置で形成できる場合は、第１絶縁層１１３と第２絶縁層１１４の形成を連続して行うことが好ましい。
また、図４Ｂの工程を行った後、図４Ａの工程と図４Ｃの工程を行うこともできる。すなわち、単結晶半導体基板１１０にイオン１２１を照射して損傷領域１１５を形成した後、第１絶縁層１１３および第２絶縁層１１４を形成することもできる。この場合、第１絶縁層１１３と第２絶縁層１１４を同じ成膜装置で形成できる場合は、第１絶縁層１１３と第２絶縁層１１４の形成を連続して行うことが好ましい。また、損傷領域１１５を形成する前に、単結晶半導体基板１１０の表面を保護するために、単結晶半導体基板１１０を酸化処理して、表面に酸化膜を形成し、酸化膜を介してイオンを単結晶半導体基板１１０に照射することもできる。損傷領域１１５を形成した後はこの酸化膜を除去する。また、酸化膜を残した状態で、第１絶縁層１１３を形成することもできる。
次に、第１絶縁層１１３、損傷領域１１５および第２絶縁層１１４が形成された単結晶半導体基板１１０と支持基板１００を洗浄する。この洗浄工程は、純水中での超音波洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄の後、単結晶半導体基板１１０および支持基板１００の一方または両方をオゾン添加水で洗浄することは好ましい。オゾン添加水で洗浄することで、有機物の除去と、第２絶縁層１１４表面および支持基板１００の親水性を向上させる表面活性化処理を行うことができる。また、オゾン添加水の他、酸素添加水、水素添加水、又は純水等で洗浄処理してもよい。このような洗浄処理をすることで、接合面を親水性にすることができ、接合面のＯＨ基を増大させることができる。その結果、水素結合による接合をより強固にすることが可能である。
また、第２絶縁層１１４の表面、および支持基板１００の活性化処理には、オゾン添加水による洗浄の他、原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。このような表面処理により、４００℃以下の温度であっても異種材料間を接合することが容易となる。
図４Ｄは接合工程を説明する断面図である。第２絶縁層１１４を介して、支持基板１００と単結晶半導体基板１１０を密接させる。本実施形態の場合は、支持基板１００表面と第２絶縁層１１４表面が密接ささせ、密接された部分が接合される。支持基板１００表面と第２絶縁層１１４表面との接合の結合力は、初期の段階においてファン・デル・ワールス力が作用するものと考えられ、第２絶縁層１１４表面と支持基板１００表面に圧力を加えること、密接部分に水素結合が形成され、第２絶縁層１１４表面と支持基板１００表面とをより強固に接合することができる。
よって、単結晶半導体基板１１０の端の一箇所に３００〜１５０００Ｎ／ｃｍ２程度の圧力を加える。この圧力は、１０００〜５０００Ｎ／ｃｍ２が好ましい。圧力をかけた部分から第２絶縁層１１４と支持基板１００とが接合しはじめ、接合部分が第２絶縁層１１４の全面におよぶ。その結果、支持基板１００に単結晶半導体基板１１０が固定される。この接合工程は、加熱処理を伴わず、常温で行うことができるため、支持基板１００に、ガラス基板のように耐熱温度が７００℃以下の低耐熱性の基板を用いることが、可能である。
支持基板１００に単結晶半導体基板１１０を接合させた後、支持基板１００と第２絶縁層１１４との結合力を増加させるために、加熱処理または加圧処理を行うことが好ましい。この処理温度は、損傷領域１１５に亀裂を発生させない温度とし、室温以上４００℃未満の温度範囲で処理することができる。また、この温度範囲で加熱しながら、支持基板１００に単結晶半導体基板１１０を貼り合わせることで、支持基板１００と第２絶縁層１１４との接合界面での結合力を強固にすることができる。また、加圧処理では、接合面に垂直な方向に圧力が加わるように行うことが好ましい。この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
次いで、加熱処理を行い、損傷領域１１５で剥離を生じさせて、単結晶半導体基板１１０から単結晶半導体層１１７を分離する。図４Ｅは、単結晶半導体基板１１０から単結晶半導体層１１７を分離する分離工程を説明する図である。１１６を付した要素は単結晶半導体層１１７が分離された単結晶半導体基板１１０を示している。
加熱処理を行うことで、温度上昇によって損傷領域１１５に形成されている微小な孔には、イオンドーピングで添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、損傷領域１１５の微小な孔に体積変化が起こり、損傷領域１１５に亀裂が生じるので、損傷領域１１５沿って単結晶半導体基板１１０が劈開される。第２絶縁層１１４は支持基板１００に接合しているので、支持基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１７が固定される。単結晶半導体層１１７を単結晶半導体基板１１０から分離するための加熱処理の温度は、支持基板１００の歪み点を越えない温度とする。
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
加熱炉は、抵抗発熱体などにより加熱された炉からの輻射を主として、被処理物を加熱する装置である。
ＲＴＡ装置は、ランプ光の利用した加熱装置である。ＲＴＡ装置として、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置がある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、上記のランプから発する光による熱輻射、および上記のランプから発する光（電磁波）で気体を加熱し、加熱された気体からの熱伝導によって、被処理物を加熱する装置である。気体には、窒素、アルゴンなどの希ガスのような、加熱処理で被処理物と反応しない不活性気体が用いられる。また、ＬＲＴＡ装置、ＧＲＴＡ装置には、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。
マイクロ波加熱装置は、マイクロ波の輻射によって被処理物を加熱する装置である。マイクロ波加熱装置には、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。
ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。マイクロ波加熱装置を用いる場合は、例えば、周波数２．４５ＧＨｚのマイクロ波の照射で、処理時間１０分以上２０分以内とすることができる。
抵抗加熱を有する縦型炉を用いた加熱処理の具体的な処理方法を説明する。単結晶半導体基板１１０が貼り付けられた支持基板１００を縦型炉のボートに載置する。ボートを縦型炉のチャンバーに搬入する。単結晶半導体基板１１０が酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、温度を２００℃に上昇させる。
チャンバー内を大気圧の窒素雰囲気にした後、温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態が安定したら、６００℃で２時間加熱処理を行う。その後、１時間かけて、加熱温度を４００℃に下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上の単結晶半導体基板１１８、および単結晶半導体層１１７が貼り付けられた支持基板１００を冷却する。
上記の抵抗加熱炉を用いた加熱処理は、第２絶縁層１１４と支持基板１００との結合力を強化するための加熱処理と、損傷領域１１５に分離を生じさせる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされた支持基板１００と単結晶半導体基板１１０を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、単結晶半導体基板１１０を損傷領域１１５で分割させる。
７００℃以下の低温処理で、第２絶縁層１１４と支持基板１００を強固に接合させるためには、第２絶縁層１１４の表面、および支持基板の表面にＯＨ基、水分子（Ｈ２Ｏ）が存在することが好ましい。これは、第２絶縁層１１４と支持基板１００との接合が、ＯＨ基や水分子が共有結合（酸素分子と水素分子の共有結合）や水素結合を形成することで開始するからである。
したがって、第２絶縁層１１４、支持基板１００の表面を活性化して親水性とすることが好ましい。また、酸素または水素を含ませるような方法で、第２絶縁層１１４を形成することが好ましい。例えば、処理温度４００℃以下のＰＥＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜、窒化シリコン膜などを形成することで水素を膜に含ませることができる。酸化シリコン膜または酸化窒化シリコン膜を形成するには、例えば、プロセスガスにＳｉＨ４およびＮ２Ｏを用いればよい。窒化酸化シリコン膜を形成するには、例えば、プロセスガスにＳｉＨ４、ＮＨ３およびＮ２Ｏを用いればよい。窒化シリコン膜を形成するには、例えば、プロセスガスにＳｉＨ４、およびＮＨ３を用いればよい。また、ＰＥＣＶＤ法で形成するときの原料に、ＴＥＯＳ（化学式Ｓｉ（ＯＣ２Ｈ５）４）のようなＯＨ基を有する化合物を用いることが好ましい。
なお、プロセス温度が７００℃以下であることを低温処理というのは、プロセス温度がガラス基板の歪み点以下の温度になるからである。対照的に、スマートカット（登録商標）で形成されるＳＯＩ基板では単結晶シリコン層と単結晶シリコンウエハを貼り付けるために８００℃以上の加熱処理を行っており、ガラス基板の歪み点を超える温度での加熱処理を必要とする。
なお、図４Ｅに示すように、単結晶半導体基板１１０の周辺部が支持基板１００に接合しない場合が多い。これは、単結晶半導体基板１１０の周辺部が面取りされているため、または、単結晶半導体基板１１０を移動した際に第２絶縁層１１４の周辺部が傷ついたり汚れたりしため、支持基板１００と第２絶縁層１１４とが密着しない単結晶半導体基板１１０の周辺部では損傷領域１１５が分離しにくいため、などの理由によるものである。そのため、支持基板１００には、単結晶半導体基板１１０よりもサイズが小さい単結晶半導体層１１７が貼り付けられ、また、単結晶半導体基板１１８の周囲には凸部が形成され、その凸部上に、支持基板１００に貼り付けられなかった第１絶縁層１１３ｂ、第１絶縁層１１３ａおよび第２絶縁層１１４が残ることがある。
支持基板１００に密着された単結晶半導体層１１７は、損傷領域１１５の形成、および損傷領域１１５での劈開などによって、結晶性が損なわれている。つまり、加工まえの単結晶半導体基板１１０には無かった転位などの結晶欠陥や、ダングリングボンドのようなミクロな結晶欠陥が単結晶半導体層１１７に形成されている。また、単結晶半導体層１１７の表面は、単結晶半導体基板１１０からの分離面であり、平坦性が損なわれている。単結晶半導体層１１７の結晶性を回復させるために、単結晶半導体層１１７を溶融させ、再結晶化させるためにレーザビームを照射する。また、単結晶半導体層１１７の表面を平坦化するためにレーザビームを照射する。図５Ａは、レーザ照射処理工程を説明するための図面である。
図５Ａに示すように、レーザビーム１２２を単結晶半導体層１１７に対して走査しながら、レーザビーム１２２を単結晶半導体層１１７の分離面の全面に照射する。レーザビーム１２２の走査は、例えば、レーザビーム１２２を移動せずに、単結晶半導体層１１７が固定された支持基板１００を移動する。矢印１２３は支持基板１００の移動方向を示す。
レーザビーム１２２を照射すると、単結晶半導体層１１７がレーザビーム１２２を吸収し、レーザビーム１２２が照射された部分が温度上昇する。この部分の温度が単結晶半導体基板１１０の融点以上の温度になると、溶融する。レーザビーム１２２が照射されなくなると、単結晶半導体層１１７の溶融部分の温度は下がり、やがて、溶融部分は凝固し、再結晶化する。レーザビーム１２２を走査することで、単結晶半導体層１１７全面にレーザビーム１２２を照射する。または、単結晶半導体層１１７の再単結晶化すべき領域のみ選択的にレーザビーム１２２を照射することもできる。
図５Ｂは、レーザ照射工程後の、半導体基板１０を示す断面図であり、単結晶半導体層１１２は、再単結晶化された単結晶半導体層１１７である。また、図５Ｂの外観図が図１である。
レーザ照射処理された単結晶半導体層１１２は、単結晶半導体層１１７よりも結晶性が向上される。または、レーザ照射処理によって平坦化を向上することができる。単結晶半導体層の結晶性は、電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の測定、Ｘ線回折像の測定、光学顕微鏡、電子顕微鏡による観察、およびラマン分光スペクトルの測定などにより評価することができる。また、単結晶半導体層表面の平坦性は、原子間力顕微鏡による観察などにより評価することができる。
レーザビーム１２２の照射によって、単結晶半導体層１１７のレーザビーム１２２が照射されている領域を、部分溶融または完全溶融させる。なお、単結晶半導体層１１７が完全溶融状態であるとは、膜の表面から下面までの層全体が溶融されていることをいう。図５Ａの積層構造では、完全溶融状態とは、単結晶半導体層１１７の上面から第１絶縁層１１３との界面まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層１１７を部分溶融させるとは、溶融されている深さが第１絶縁層１１３との界面（単結晶半導体層１１７の厚さ）よりも浅くなるように、単結晶半導体層１１７を溶融させることである。つまり、単結晶半導体層１１７が部分溶融状態であるとは、上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。
レーザビーム１２２の照射により、単結晶半導体層１１７が部分溶融すると、液相となった半導体の表面張力により平坦化が進行する。同時に、支持基板１００への熱の拡散により単結晶半導体層１１７の冷却が進み、単結晶半導体層１１７中には深さ方向に温度勾配が生じ、支持基板１００側から、単結晶半導体層１１７表面へと固液界面が移動して、再結晶化する。いわゆる縦成長が起こる。また、この結晶化は下層の溶融しない領域を種として再結晶化が進行する。
下層の固相部分は単結晶であり、結晶方位が揃っているため、結晶粒界が形成されず、レーザ照射処理後の単結晶半導体層１１２は、結晶粒界の無い単結晶半導体層とすることができる。また、溶融された上層は、凝固することで再結晶化するが、下層の固相のまま残った単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板１１０に用いた場合、単結晶半導体層１１７の主表面の面方位は、（１００）であり、レーザ照射処理によって部分溶融し、再結晶化された単結晶半導体層１１２の主表面の面方位は（１００）になる。
また、レーザビーム１２２の照射により、単結晶半導体層１１７が完全溶融すると、液相となった半導体の表面張力により平坦化が進行する。また、完全溶融された領域は、凝固する過程で、溶融された領域と隣接している単結晶半導体から結晶成長し、横成長が起こる。溶融されていない部分は、単結晶であり、結晶方位が揃っているため、結晶粒界が形成されず、レーザ照射処理後の単結晶半導体層１１２を結晶粒界の無い単結晶半導体層とすることができる。つまり、完全溶融された領域は、凝固することで再結晶化するが、隣接している溶融していない部分の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板１１０に用いた場合、単結晶半導体層１１７の主表面の面方位は、（１００）であり、レーザ照射処理によって完全溶融し、再結晶化された単結晶半導体層１１２の主表面の面方位は（１００）になる。
レーザビーム１２２の照射よって、単結晶半導体層１１７を部分溶融または完全溶融させることで、表面が平坦な単結晶半導体層１１２を形成することができる。これは、単結晶半導体層１１７の溶融された部分は液体であるため、表面張力の作用によって、その表面積が最小になるように変形する。つまり、液体部分は凹部、および凸部が無くなるように変形し、そして、この液体部分が凝固し、再結晶化するため、表面が平坦化された単結晶半導体層１１２を形成することができる。
単結晶半導体層１１２の表面を平坦化することで、単結晶半導体層１１２上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、ゲート電圧を抑えつつ、高いオン電流のトランジスタを形成することができる。
このように、本実施形態では、単結晶半導体層に対してレーザビームを照射し、単結晶半導体層の一部または全部を溶融して再結晶化させることで、よりよい単結晶半導体層を得る方法に関して、今までにない革新的な技術を開示している。このようなレーザビームの利用方法は、従来の技術では全く想定されておらず、極めて新しい概念である。
平坦化処理には、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）が知られているが、ガラス基板は撓みやすく、うねりがありため、支持基板１００にガラス基板を使用した場合、ＣＭＰで単結晶半導体層１１７の平坦化処理を行うことは困難である。本実施形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を破損する力を加えることなく、かつ歪み点を超える温度で支持基板１００を加熱することなく、単結晶半導体層１１７の平坦化を可能にする。したがって、本実施形態では、支持基板１００にガラス基板を使用することが可能になる。すなわち、本実施形態は、半導体基板の作製方法において、レーザビームの照射処理の革新的な使用方法を開示するものである。
レーザビーム１２２を照射する際に、支持基板１００に固定された単結晶半導体層１１７を加熱し、単結晶半導体層１１７の温度を上昇させる。加熱温度は２００℃以上支持基板１００の歪み点以下とすることができる。加熱温度は４００℃以上が好ましく、４５０℃以上がより好ましい。具体的には、加熱温度は、４００℃以上６７０℃以下が好ましく、４５０℃以上６５０℃以下がより好ましい。単結晶半導体層１１７を加熱することにより、単結晶半導体層１１７の結晶性の回復、および平坦化に必要なレーザビーム１２２のエネルギーを小さくすることができる。したがって、レーザビーム１２２のビーム形状の幅（走査方向の長さ）を長くできるため、またはレーザビーム１２２のオーバーラップ率を小さくできるため、走査速度を速くすることができる。このことにより、１枚の基板を処理するタクトタイムが短くなるので、レーザ照射処理のスループットが向上する。
レーザ照射処理のときに単結晶半導体層１１７を加熱することで、単結晶半導体層１１７中のダングリングボンドや、単結晶半導体層１１７と下地膜（ここでは、第１絶縁層１１３）との界面の欠陥などのミクロの欠陥を除去することができ、よりよい単結晶半導体層１１２を得ることができる。転位などの結晶欠陥や、ダングリングボンドなどのミクロの結晶欠陥が少ない単結晶半導体層１１２が固定された半導体基板１０から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。このような効果を得るためには、単結晶半導体層１１７を４００℃以上に加熱するとよく、５００℃以上に加熱することがより好ましい。
また、支持基板１００にガラス基板を用いた場合、単結晶半導体層１１７が固定された支持基板１００を５００℃以上、好ましくは５５０℃以上に加熱することで、支持基板１００をシュリンクさせることができる。よって、単結晶半導体層１１２が固定されたガラス基板を用いてトランジスタを作製する場合、予め半導体基板の作製工程で、ガラス基板をシュリンクさせておくことで、トランジスタの作製工程でのシュリンク量を抑えることができるため、露光工程でのマスクずれを抑えることができる。
また、レーザ照射処理で単結晶半導体層１１７と共に、単結晶半導体層１１７に接する第１絶縁層１１３ａも加熱されるため、第１絶縁層１１３ａにハロゲンを含ませておくことで、第１絶縁層１１３ａからハロゲンが拡散し、再単結晶化された単結晶半導体層１１２と第１絶縁層１１３ａ界面にハロゲンを偏析させることができる。ハロゲンを単結晶半導体層１１２と第１絶縁層１１３ａとの界面に偏析させることで、ハロゲンによってこの界面に存在するナトリウムなどの可動イオンを捕獲することができる。よって、支持基板１００にガラス基板を用いる場合は、ハロゲンを含んだ第１絶縁層１１３ａは、加熱しながらのレーザビームの照射処理には、単結晶半導体層１１２のナトリウムなどの不純物汚染を防ぐためバリア層として非常に効果的である。
また、単結晶半導体層１１７に接して、ハロゲンを含む第１絶縁層１１３ａを形成し、第１絶縁層１１３ａに接して、不純物のブロッキング効果の高いバリア層として第１絶縁層１１３ｂを形成することは、単結晶半導体層１１２と第１絶縁層１１３ａの界面に偏析されるハロゲンの濃度を高めることに効果的である。それは、バリア層である第１絶縁層１１３ｂ中にはハロゲンが拡散しにくいため、より多くのハロゲンが単結晶半導体層１１２側に拡散するためである。このような第１絶縁層１１３ｂとしては、窒化シリコン膜、窒化酸化シリコン膜がある。
このような第１絶縁層１１３ａおよび第１絶縁層１１３ｂを形成するには、例えば、ＮＦ３によるプラズマクリーニングした後のＰＥＣＶＤ装置のチャンバーで、酸化窒化シリコンまたは酸化シリコンでなる第１絶縁層１１３ａと、窒化酸化シリコンまたは窒化シリコン膜でなる第１絶縁層１１３ｂを連続して形成する方法がある。第１絶縁層１１３ａと第１絶縁層１１３ｂを連続して形成するには、チャンバー内に供給する膜形成用のプロセスガスを変更することで実現できる。
レーザ発振器には、発振の仕方により、パルス発振、連続発振レーザ、疑似連続発振レーザパルスに分けることができる。単結晶半導体層１１７の溶融部分を再単結晶化させるには、パルス発振レーザを用いることが推奨される。パルス発振レーザを用いる場合は、レーザビームが１パルス（１ショット）照射されると、次のパルスが照射されるまでに、パルスが照射された領域は、溶融し、凝固して再結晶化する。つまり、１つのパルスが照射されて溶融された領域は、次のパルスを照射が照射される時には再結晶化し、固相状態に戻っている。したがって、パルスレーザ発振から発振されたレーザビームによって溶融された領域が凝固するときは、溶融されていない単結晶から結晶成長し、単結晶構造となることが、最も安定な状態となる。
他方、連続発振レーザの場合は、レーザビームが間欠的に照射されるのではなく常時照射されるので、レーザビームの走査によって、溶融領域（液相領域）と固相領域の界面がその方向に移動する。そのため、溶融された部分が凝固するときに、結晶成長が均一になりにくく、結晶軸の方向が揃わず、粒界ができやすくなる。このことは、疑似連続発振レーザも同様である。
よって、レーザ照射工程では、パルス発振レーザを用いる方が、再現性良く単結晶半導体層１１７を再単結晶化することができる。パルス発振レーザには、繰り返し周波数が１０ＭＨｚ未満、好ましくは１０ｋＨｚ以下のレーザを用いることができる。繰り返し周波数を１０ＭＨｚ未満とすることで、レーザビームの１ショット毎に、次のショットが照射される前に照射領域を溶融、凝固させることができる。また、パルス発振レーザから照射されるレーザビームのパルス幅は１０ｎ秒以上５００ｎ秒以下とすることができる。
図５Ａのレーザ照射工程に用いるパルス発振レーザには、例えば、ＸｅＣｌレーザ、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザ等の気体レーザがある。また、固体レーザも用いることができ、例えば、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、Ｙ２Ｏ３レーザ等がある。レーザビームとしては、これらレーザ発振器の基本波、高調波（第２高調波、第３高調波、第４高調波など）を用いることができる。これらの固体レーザには、同じレーザ媒質を用いても、発振の仕方が連続発振、または疑似連続となる発振器もある。
また、レーザビーム１２２を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザビームの１２２の波長は、単結晶半導体層１１７に吸収される波長とする。その波長は、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。
レーザビーム１２２のエネルギーは、レーザビーム１２２の波長、レーザビーム１２２の表皮深さ、単結晶半導体層１１７厚などを考慮して決定することができる。パルス発振レーザを用いた場合、レーザビーム１２２のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下の範囲とすることができる。
レーザビーム１２２の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、不活性気体雰囲気のいずれでもよい。大気雰囲気および不活性気体雰囲気の双方で、単結晶半導体層１１７の結晶性の回復および平坦化の効果があることが確認されている。また、大気雰囲気よりも不活性気体雰囲気が好ましいことが確認されている。窒素などの不活性気体雰囲気のほうが、大気雰囲気よりも単結晶半導体層１１７の平坦性を向上させる効果が高く、また、不活性気体雰囲気のほうが大気雰囲気よりもクラックのような変形が発生することが抑えられ、結晶欠陥の減少および平坦化を実現するためのレーザビーム１２２の使用可能なエネルギー範囲が広くなる。
不活性気体雰囲気中でレーザビーム１２２を照射するには、気密性のあるチャンバー内でレーザビーム１２２を照射すればよい。このチャンバー内に不活性気体を供給することで、不活性気体雰囲気中で、レーザビーム１２２を照射することができる。チャンバーを用いない場合は、単結晶半導体層１１７におけるレーザビーム１２２の被照射面に不活性気体を吹き付けながら、その被照射面にレーザビーム１２２を照射することで、不活性気体雰囲気でのレーザビーム１２２の照射を実現することができる。
不活性気体とは、レーザビームの照射工程で、単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス（Ｎ２ガス）、アルゴンやキセノンなどの希ガスなどがある。また、不活性気体の酸素濃度は３０ｐｐｍ以下であることが好ましく、１０ｐｐｍ以下がより好ましい。
また、レーザ照射処理を気密性のあるチャンバー内でおこなう場合は、チャンバー内を減圧し、真空状態とすることで、不活性気体雰囲気でレーザ照射処理を行うのと同様の効果を得ることができる。チャンバー内の圧力は１２Ｐａ以下とすることが好ましい。より好ましくは、チャンバー内の圧力は４Ｐａ以下とする。
また、レーザビーム１２２を光学系を通過させて、レーザビーム１２２のビーム形状を線状または矩形状にすることが好ましい。このことにより、スループット良くレーザビーム１２２の照射を行うことができる。
レーザビーム１２２を単結晶半導体層１１７に照射する前に、単結晶半導体層１１７の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行う。それは、単結晶半導体層１１７表面に酸化膜が存在する状態で、レーザビーム１２２を照射しても、平坦化の効果が十分に得られないことがあるからである。酸化膜の除去処理は、フッ酸で単結晶半導体層１１７を処理することで行うことができる。フッ酸による処理は、単結晶半導体層１１７の表面が撥水性を示すまで行うことが望ましい。撥水性があることで、単結晶半導体層１１７から酸化膜が除去されたことが確認できる。
図５Ａのレーザビーム１２２の照射工程は、次のように行うことができる。まず、単結晶半導体層１１７を１／１００に希釈されたフッ酸で１１０秒間処理して、表面の酸化膜を除去する。次に、単結晶半導体層１１７が貼り付けられた支持基板１００をレーザ照射装置のステージ上に配置する。ステージに設けられた抵抗加熱装置などの加熱手段により、単結晶半導体層１１７を２００℃以上６５０℃以下の温度に加熱する。例えば、加熱温度を５００℃とする。
レーザビーム１２２のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎ秒、繰り返し周波数６０Ｈｚ）を用いる。光学系により、レーザビーム１２２の断面を３００ｍｍ×０．３４ｍｍの線状に整形する。レーザビーム１２２を単結晶半導体層１１７に対して走査しながら、レーザビーム１２２を単結晶半導体層１１７に照射する。レーザビーム１２２の走査は、レーザ照射装置のステージを移動することで行うことができ、ステージの移動速度がレーザビームの走査速度に対応する。レーザビーム１２２の走査速度を調節して、単結晶半導体層１１７の同じ被照射領域にレーザビーム１２２が１〜２０ショット照射されるようにする。レーザビーム１２２のショット数は１以上１１以下が好ましい。レーザビーム１２２を１ショット照射することで、単結晶半導体層１１７を溶融させて、再結晶化をすること、およびその表面を平坦化することが可能である。
単結晶半導体層１１７にレーザビーム１２２を照射する前に、単結晶半導体層１１７をエッチングすることができる。このエッチングにより、単結晶半導体層１１７の分離面に残っている損傷領域１１５を除去することが好ましい。損傷領域１１５を除去することで、レーザビーム１２２の照射による、表面の平坦化の効果、および結晶性の回復の効果を高めることができる。
このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液に水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
このエッチングを行う場合も、単結晶半導体層１１７にレーザビーム１２２を照射する前に、エッチング処理された単結晶半導体層１１７表面に形成されている自然酸化膜などの酸化膜を除去する処理を行うとよい。酸化膜の除去処理は、フッ酸で単結晶半導体層１１７を処理することで行うことができる。
単結晶半導体層１１７にレーザビーム１２２を照射した後、単結晶半導体層１１２をエッチングして、薄膜化してもよい。単結晶半導体層１１２の厚さは、単結晶半導体層１１２から形成される素子の特性に合わせて決めることができる。支持基板１００に貼り付けられた単結晶半導体層１１２の表面に、薄いゲート絶縁層を段差被覆性良く形成するには、単結晶半導体層１１２厚さは５０ｎｍ以下とすることが望ましく、その厚さは５０ｎｍ以下５ｎｍ以上とすればよい。
単結晶半導体層１１２を薄膜化するためのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液にＴＭＡＨ溶液を用いることができる。
図４Ａから図５Ｂまでの工程を７００℃以下の温度で行うことができるため、支持基板１００に耐熱温度が７００℃以下のガラス基板を用いることが可能である。よって、安価なガラス基板を使用できるため、半導体基板１０の材料コストを低減することができる。
なお、本実施形態の方法を用いて、１枚の支持基板１００に複数の単結晶半導体層１１２を貼り付けることもできる。支持基板１００に対して、図４Ａ〜図４Ｃの工程を行い、図４Ｃの構造の単結晶半導体基板１１０を複数枚形成する。そして、図４Ｄの工程を複数回繰り返して、複数の単結晶半導体基板１１０を１枚の支持基板１００に貼り付ける。そして、図４Ｅ〜図５Ｂの工程を行うことで、図２に示すように、複数の単結晶半導体層１１２が貼り付けられた支持基板１００でなる半導体基板２０を作製することができる。
半導体基板２０を作製するためには、支持基板１００に３００ｍｍ×３００ｍｍ以上のガラス基板を用いることが好ましい。大面積ガラス基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。
マザーガラス基板のような大面積な基板を支持基板１００として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、１枚のＳＯＩ基板から多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
図２の半導体基板２０の支持基板１００が、ガラス基板のような撓みやすく、脆い基板の場合、１枚の支持基板に貼り付けられた複数の単結晶半導体層１１７を、研磨処理で平坦化することは極めて困難である。本実施形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を損壊させるような力を加えることなく、かつ歪み点を超える温度で支持基板１００を加熱することなく、１枚の支持基板１００に固定された複数の単結晶半導体層１１７の平坦化を可能にする。すなわち、レーザビームの照射処理は、図２のような複数の単結晶半導体層１１２を固定した半導体基板２０の作製工程においては、非常に重要な処理である。すなわち、本実施形態は、レーザビームの照射処理の革新的な使用方法を開示するものである。
（実施形態２））
本実施形態では、バッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板およびその作製方法について説明する。本実施形態では、支持基板にバッファ層を形成して、半導体基板を作製する方法を説明する。
図６は、半導体基板の構成例を示す斜視図である。半導体基板３０は、支持基板１００に単結晶半導体層１１２が貼り付けられている。単結晶半導体層１１２は、単結晶半導体基板を薄くすることで形成された層であり、バッファ層１１１およびバッファ層１０１を介して支持基板１００に固定されている。半導体基板３０はいわゆるＳＯＩ構造の基板であり、絶縁層上に単結晶半導体層が形成されている基板である。支持基板１００に形成されたバッファ層１０１の表面と単結晶半導体層１１２に形成されたバッファ層１１１の表面が接合することで、単結晶半導体層１１２が支持基板１００に固定されている。
バッファ層１０１は単層構造の膜、または膜を２層以上積層した多層構造の膜であり、バッファ層１０１を構成する膜は、支持基板１００の表面に成膜処理によって形成された膜でなる。本実施形態ではバッファ層１０１は２層構造の膜であり、支持基板１００側から、絶縁層１０３、絶縁層１０４が積層されている。本実施形態では、支持基板１００に密接して形成された絶縁層１０３をバリア層として機能させている。また、バッファ層１１１は、単層構造の膜、または膜を２層以上積層した多層構造の膜であり、バッファ層１１１を構成する膜は、単結晶半導体基板の表面に成膜処理によって形成された膜でなる。本実施形態では、バッファ層１１１は単層構造であり、絶縁層１１９でなる。
以下、図８〜図１０を参照して、図６に示す半導体基板３０の作製方法を説明する。
まず、支持基板１００にバッファ層１０１を形成する工程を説明する。図８は、バッファ層１０１を形成する工程を説明するための断面図である。バッファ層１０１を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、ならびに窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。バッファ層１０１を構成する絶縁膜は、ＣＶＤ法、スパッタ法、単結晶半導体基板１１０を酸化するまたは窒化するなどの方法により形成することができる。
バッファ層１０１には、ナトリウムが単結晶半導体層１１２に侵入することを防ぐためのバリア層を含むことが好ましい。バリア層は１層でも２層以上でもよい。例えば、支持基板１００にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、支持基板１００が加熱されたりすると、このような不純物が支持基板１００から単結晶半導体層１１２に拡散するおそれがある。よって、バッファ層１０１にバリア層を形成することで、このようなアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物が単結晶半導体層１１２に移動することを防止することができる。バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、および窒化酸化アルミニウム膜などがある。このような膜を含ませることで、バッファ層１０１をバリア層として機能させることができる。
例えば、バッファ層１０１を単層構造とする場合は、バリア層として機能する膜でバッファ層１０１を形成することが好ましい。この場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、単層構造のバッファ層１０１を形成することができる。
バッファ層１０１を、バリア層を１層含む２層構造の膜とする場合は、支持基板１００に密接して形成される膜に、ナトリウムなどの不純物をブロッキングするためのバリア層で構成する。本実施形態では、絶縁層１０３をバリア層として形成する絶縁膜で形成する。絶縁層１０３は、厚さ５ｎｍ〜２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。
バリア層として機能するこれらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、絶縁層１０３と密接して形成される絶縁層１０４は、バッファ層１０１の応力を緩和する効果のある膜を形成することが好ましい。このような絶縁膜には、酸化シリコン膜および酸化窒化シリコン膜などがある。絶縁層１０４の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。絶縁層１０４の上面は接合面となるため、その平均粗さＲａが０．７ｎｍ以下が好ましく、０．４ｎｍ以下がより好ましい。また、絶縁層１０４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
例えば、絶縁層１０３は、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてＰＥＣＶＤ法で形成した酸化窒化シリコン膜で形成することができる。また、絶縁層１０４として、プロセスガスに有機シランガスと酸素を用いて、ＰＥＣＶＤ法で酸化シリコン膜を形成することができる。
例えば、ＰＥＣＶＤ法で、窒化酸化シリコンでなる絶縁層１０３、酸化窒化シリコンでなる絶縁層１０４を形成する場合、支持基板１００をＰＥＣＶＤ装置のチャンバーに搬入する。そして、絶縁層１０３形成用のプロセスガスとしてＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２およびＮ２Ｏをチャンバーに供給し、このプロセスガスのプラズマを生成し、窒化酸化シリコン膜を単結晶半導体基板１１０上に形成する。次に、チャンバーに導入するガスを絶縁層１０４形成用のプロセスガスに変更する。ここでは、ＳｉＨ４およびＮ２Ｏを用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜上に窒化酸化シリコン膜を連続して形成する。また、複数のチャンバーを有するＰＥＣＶＤ装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜とを異なるチャンバーで形成することもできる。もちろん、チャンバーに導入するガスを変更することで、下層に酸化シリコン膜を形成することもできるし、上層に窒化シリコン膜を形成することもできる。
上記のように絶縁層１０３と絶縁層１０４を連続して形成することで、スループット良く、複数の支持基板１００にバッファ層１０１を形成することができる。また、大気に触れさせることなく絶縁層１０３と絶縁層１０４を形成できるので、絶縁層１０３と絶縁層１０４の界面が大気によって汚染されることを防止することができる。
次に、図９Ａ−図９Ｅを用いて、単結晶半導体基板１１０を処理する方法を説明する。まず、実施形態１と同様に、単結晶半導体基板１１０を洗浄し、清浄にする。そして、図９Ａに示すように、単結晶半導体基板１１０表面に保護膜１３１を形成する。イオン照射工程で、単結晶半導体基板１１０が金属などの不純物に汚染されることを防止する、照射されるイオンの衝撃で単結晶半導体基板１１０の表面が損傷することを防止するなどの目的のために、保護膜１３１を形成する。この保護膜１３１は、ＣＶＤ法などにより、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などの絶縁材料を堆積することで形成できる。また、単結晶半導体基板１１０を酸化するまたは窒化することで、保護膜１３１を形成することができる。例えば、単結晶半導体基板１１０を酸化して、酸化膜でなる保護膜１３１を形成するには、熱酸化処理（ドライ酸化処理、水蒸気酸化処理）や、オゾン添加水による酸化処理を行えばよい。ドライ酸化処理の場合、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種類又は複数種類のガスを用いることができる。
次に、図９Ｂに示すように、保護膜１３１を介して、電界で加速されたイオンでなるイオン１２１を単結晶半導体基板１１０に照射して、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１５を形成する。この工程は、実施形態１の損傷領域１１５の形成工程と同様に行うことができる。
損傷領域１１５を形成した後、保護膜１３１を除去する。次に、図９Ｃに示すように、単結晶半導体基板１１０上面にバッファ層１１１を構成する絶縁層１１９を形成する。絶縁層１１９は、図４Ｃの第２絶縁層１１４と同様に形成することができる。また、絶縁層１１９は、単結晶半導体基板１１０を酸化処理して形成することもできる。なお、酸化処理のプロセス温度は、損傷領域１１５に添加した元素または分子が析出しない温度とし、その温度は３５０℃以下が好ましい。このような低温の酸化処理には、オゾン添加水による酸化処理、プラズマ処理または高密度プラズマ処理による酸化処理などを用いることができる。
絶縁層１１９は、平滑で親水性の接合面を単結晶半導体基板１１０の表面に形成するため層である。そのため絶縁層１１９の平均粗さＲａが０．７ｎｍ以下が好ましく、０．４ｎｍ以下がより好ましい。また、絶縁層１１９の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
絶縁層１１９には、化学的気相反応により形成される絶縁膜で形成することができる。例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などを、絶縁層１１９として形成することとができる。絶縁層１１９として、ＰＥＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスにＮＯ２などを用いることができる。
例えば、ソースガスにＴＥＯＳとＯ２を用いて、酸化シリコン膜でなる絶縁層１１９を形成するための条件例としては、チャンバーに、流量１５ｓｃｃｍでＴＥＯＳを導入し、流量７５０ｓｃｃｍでＯ２を導入し、成膜圧力は１００Ｐａ、成膜温度は３００℃、ＲＦ出力は３００Ｗ、電源周波数は１３．５６ＭＨｚとする例が挙げられる。
次に、損傷領域１１５およびバッファ層１１１が形成された単結晶半導体基板１１０と、バッファ層１０１が形成された支持基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄の後、単結晶半導体基板１１０と支持基板１００の一方または両方をオゾン添加水で洗浄することは好ましい。オゾン添加水で洗浄することで、有機物の除去と、バッファ層１０１、およびバッファ層１１１の親水性を向上させる表面活性化処理を行うことができる。
また、バッファ層１０１、およびバッファ層１１１の表面活性化処理は、オゾン添加水による洗浄の他、原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビーム若しくはイオンビームの照射処理を行う場合には、アルゴン等の希ガス中性原子ビーム若しくは希ガスイオンビームを用いることができる。
図９Ｄは接合工程を説明する断面図である。この接合工程は、図４Ｄの接合工程と同様に実施することができる。バッファ層１０１およびバッファ層１１１を介して、支持基板１００と単結晶半導体基板１１０を密接させることで、バッファ層１０１表面とバッファ層１１１の表面を接合させて、支持基板１００に単結晶半導体基板１１０を固定する。
支持基板１００に単結晶半導体基板１１０を貼り合わせた後、バッファ層１０１とバッファ層１０９との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、損傷領域１１５に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。
次いで、加熱処理を行い、損傷領域１１５で剥離を生じさせて、単結晶半導体基板１１０から単結晶半導体層１１７を分離する。図９Ｅは、単結晶半導体基板１１０から単結晶半導体層１１７を分離する分離工程を説明する図である。この工程は、図４Ｄの分離工程と同様に行うこととができる。
加熱処理を行うことで、損傷領域１１５の微小な孔に体積変化が起こり、損傷領域１１５に亀裂が生じるので、損傷領域１１５沿って単結晶半導体基板１１０が劈開され、支持基板１００上には、図９Ｅに示すように、単結晶半導体基板１１０から分離された単結晶半導体層１１７が支持基板１００に固定される。
次に、図１０Ａに示すように、支持基板１００に密着された単結晶半導体層１１７に、レーザビーム１２２を照射する。このレーザ照射工程は図５Ａのレーザ照射工程と同様におこなうことができる。単結晶半導体層１１７を加熱しながら、かつレーザビーム１２２を単結晶半導体層１１７に対して走査しながら、レーザビーム１２２を単結晶半導体層１１７の分離面の全面に照射する。
レーザビーム１２２を照射すると、単結晶半導体層１１７がレーザビーム１２２を吸収し、レーザビーム１２２が照射された部分が温度上昇し、溶融する。支持基板１００が移動することで、レーザビーム１２２の照射領域が移動するため、単結晶半導体層１１７の溶融部分の温度が下がり、この溶融部分は凝固し、再単結晶化し、再単結晶化された単結晶半導体層１１２が形成される。
レーザビーム１２２を照射する際に、支持基板１００に固定された単結晶半導体層１１７を加熱し、単結晶半導体層１１７の温度を上昇させる。加熱温度は２５０℃以上支持基板１００の歪み点以下とすることができる。加熱温度は４００℃以上が好ましく、４５０℃以上がより好ましい。具体的には、加熱温度は、４００℃以上６７０℃以下が好ましく、４５０℃以上６５０℃以下がより好ましい。
単結晶半導体層を加熱することで、単結晶半導体層中のダングリングボンドや、単結晶半導体層と下地膜との界面の欠陥などのミクロの欠陥を除去することができ、よりよい単結晶半導体層を得ることができる。転位などの結晶欠陥や、ダングリングボンドなどのミクロの結晶欠陥が少ない単結晶半導体層１１２が固定された半導体基板３０から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。
また、単結晶半導体層１１７に接する絶縁層１１９にハロゲンを含ませておくことで、レーザビームの照射に、その絶縁膜も加熱されるため、絶縁膜からハロゲンが拡散し、再単結晶化された単結晶半導体層１１２と絶縁層１１９界面にハロゲンを偏析させることができる。ハロゲンを単結晶半導体層１１２と絶縁層１１９との界面に偏析させることで、ハロゲンによりこの界面に存在するナトリウムなどの可動イオンを捕獲することができる。よって、支持基板１００にガラス基板を用いる場合は、ハロゲンを含んだ絶縁層１１９の形成、および加熱しながらのレーザビームの照射処理は、単結晶半導体層１１２のナトリウムなどによる不純物汚染を防ぐために、非常に効果的である。
また、バッファ層１１１を２層構造とする場合、単結晶半導体層１１７に接して、ハロゲンを含む絶縁層を形成し、この絶縁層に接して、不純物のブロッキング効果の高いバリア層となる絶縁層を形成することは、単結晶半導体層１１２とバッファ層１１１の界面に偏析されるハロゲンの濃度を高めることに効果的である。それは、バリア層中にはハロゲンが拡散しにくいため、より多くのハロゲンが単結晶半導体層１１２側に拡散するためである。このようなバリア層として機能する絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜がある。
このような２層構造のバッファ層１１１を形成するには、例えば、ＮＦ３によるプラズマクリーニングを行った後のＰＥＣＶＤ装置のチャンバーで、酸化窒化シリコン膜または酸化シリコン膜を単結晶半導体基板１１０上に形成した後、窒化酸化シリコン膜または窒化シリコン膜を連続して形成する方法がある。２種類の絶縁膜を連続して形成するには、チャンバー内に供給する膜形成用のプロセスガスを変更することで実現できる。
なお、単結晶半導体層１１７にレーザビーム１２２を照射する前に、単結晶半導体層１１７をエッチングすることができる。このエッチングにより、単結晶半導体層１１７の分離面に残っている損傷領域１１５を除去することが好ましい。損傷領域１１５を除去することで、レーザビーム１２２の照射による、表面の平坦化の効果、および結晶性の回復の効果を高めることができる。
このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液にＴＭＡＨ溶液を用いることができる。
単結晶半導体層１１７にレーザビーム１２２を照射した後、単結晶半導体層１１２をエッチングして、薄膜化してもよい。単結晶半導体層１１２の厚さは、単結晶半導体層１１２から形成される素子の特性に合わせて決めることができる。支持基板１００に貼り付けられた単結晶半導体層１１２の表面に、薄いゲート絶縁層を段差被覆性良く形成するには、単結晶半導体層１１２の厚さは５０ｎｍ以下とすることが望ましく、その厚さは５０ｎｍ以下５ｎｍ以上とすればよい。
単結晶半導体層１１２を薄膜化するためのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液にＴＭＡＨ溶液を用いることができる。
図９Ａから図１０Ｂまでの工程を７００℃以下の温度で行うことができるため、支持基板１００に、耐熱温度が７００℃以下のガラス基板を用いることが可能である。よって、安価なガラス基板を使用できるため、半導体基板３０の材料コストを低減することができる。
実施形態１の半導体基板１０（図１参照）と異なり、本実施形態の半導体基板３０は、支持基板１００表面がバッファ層１０１で覆われている。よって、半導体基板３０のバッファ層１０１にバリア層を設けることで、半導体基板１０よりも、単結晶半導体層１１２の汚染を防止する効果を高めることができる。
なお、本実施形態の方法を用いて、１枚の支持基板１００に複数の単結晶半導体層１１２を貼り付けることもできる。図８に示すように、バッファ層１０１を形成した支持基板１００を用意する。バッファ層１０１には、バリア層として機能する層を含ませることが好ましい。また、図９Ａ〜図９Ｃまでの工程を繰り返して、バッファ層１１１および損傷領域１１５が形成された単結晶半導体基板１１０を複数枚用意する。そして、バッファ層１０１が形成された支持基板１００に図９Ｃの構造の単結晶半導体基板１１０を複数枚貼り付ける。次いで、図９Ｅ〜図１０Ｂの工程を行うことで、図７に示すように、複数の単結晶半導体層１１２が貼り付けられた支持基板１００でなる半導体基板４０を作製することができる。
半導体基板４０を作製するためには、支持基板１００に３００ｍｍ×３００ｍｍ以上のガラス基板を用いることが好ましい。大面積ガラス基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。
マザーガラス基板のような大面積な基板を支持基板１００として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、１枚のＳＯＩ基板から多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
図７の半導体基板４０の支持基板がガラス基板のような撓みやすく、脆い支持基板の場合、１枚の支持基板に貼り付けられた複数の単結晶半導体層１１７を、研磨処理で平坦化することは極めて困難である。本実施形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を損壊させるような力を加えることなく、かつ歪み点を超える温度で支持基板１００を加熱することなく、１枚の支持基板１００に固定された単結晶半導体層１１７の平坦化を可能にする。すなわち、レーザビームの照射処理は、図７のような複数の単結晶半導体層１１２を固定した半導体基板４０の作製工程においては、非常に重要な処理である。
（実施形態３）
本実施形態では、単結晶半導体層を加熱しながら、レーザビームを照射するためのレーザ照射装置について説明する。図１１はレーザ照射装置の構成の一例を説明する図面である。
図１１に示すように、レーザ照射装置は、レーザビーム３００を発振するレーザ発振器３０１と、被処理物３０２を配置するステージ３０３を有する。レーザ発振器３０１にはコントローラ３０４が接続されている。コントローラ３０４の制御により、レーザ発振器３０１から発振するレーザビーム３００のエネルギーや、繰り返し周波数などを変化させることができる。また、ステージ３０３には、抵抗加熱装置など加熱装置が設けられており、被処理物３０２を加熱できるようになっている。
ステージ３０３はチャンバー３０６内部で移動可能に設けられている。矢印３０７は、ステージ３０３の移動方向を示す矢印である。
チャンバー３０６の壁には、レーザビーム３００をチャンバー３０６内部に導くための窓３０８が設けられている。窓３０８は石英などのレーザビーム３００に対する透過率の高い材料で形成される。また、チャンバー３０６の内部の雰囲気を制御するため、気体供給装置に接続される気体供給口３０９、および排気装置に連結された排気口３１０が、それぞれ、チャンバー３０６に設けられている。
レーザ発振器３０１とステージ３０３の間には、レンズやミラーなどを含む光学系３１１が配置されている。光学系３１１はチャンバー３０６外部に設けられている。レーザ発振器３０１から射出されたレーザビーム３００は、光学系３１１により、そのエネルギー分布が均一化され、かつその断面形状が線状または矩形状に成形される。光学系３１１を通過したレーザビーム３００は、窓３０８を通り、チャンバー３０６内部に入射し、ステージ３０３上の被処理物３０２に照射される。ステージ３０３の加熱装置により被処理物３０２を加熱し、かつステージ３０３を移動しながら、レーザビーム３００を被処理物３０２に照射する。また、気体供給口３０９から窒素ガスなどの不活性気体を供給することで、不活性気体雰囲気でのレーザビーム３００の照射を行うことができる。
大型の支持基板１００を用いた場合は、レーザビーム照射の処理時間を短縮するため、１ショットのレーザビームの照射領域の長さＬを長くし、大面積基板を一方向に移動させることでレーザビームの照射を完了させることが好ましい。図１２Ａに、このように大面積基板を処理するためのレーザ照射装置の構成の一例を示す。図１２Ａはレーザ照射装置の主要部を示す断面図である。このレーザ照射装置は、チャンバー内に複数のステージを有し、ステージに設けられた流出穴から加熱された窒素ガスを吹きつけて基板を浮上させて搬送する手段を有する。なお、図１２Ａにはチャンバーを図示しない。また、図１３は、図１２Ａのレーザ照射装置の主要部を示す斜視図である。
光学系３１１などを調節することによって、１回のショットの照射面積も拡大することができる。１回のショットの照射面積も拡大できれば、１枚当たりのレーザ照射処理にかかる時間を短縮することもできる。ここでは、レーザ発振器３０１の出力できるエネルギーを最大限に利用してレーザビームの照射領域の長さＬを長くする。
レーザ照射の際、大面積基板１４０５とレーザビームの照射領域１４１１と単結晶半導体層１４０６との位置関係を説明する上面図を図１２Ｂに示す。図１２Ｂに示すように、レーザビーム３００の照射領域の長さＬは、６個並べて配置した単結晶半導体層１４０６の１辺の長さの合計よりも長い。また、大面積基板１４０５の幅はＷで示している。また、大面積基板の幅Ｗと直交する方向におけるレーザビームの照射領域をレーザビームの幅と呼ぶ。ここでは大面積基板１４０５のサイズを６００ｍｍ×７２０ｍｍとし、１枚の基板に２４個の単結晶半導体層１４０６を配置している例である。単結晶半導体層１４０６は、それぞれシリコンウエハから分離した層である。
チャンバー内の酸素濃度、水分濃度はともに３０ｐｐｍ以下、好ましくは３０ｐｐｂ以下とする。そのため、チャンバー（反応容器）内の酸素やＨ２Ｏなどのガスの残留を極力低減するため、到達最低圧力を１×１０−７〜１×１０−１０Ｔｏｒｒ（約１×１０−５Ｐａ以上１×１０−８Ｐａ）の超高真空（ＵＨＶ）領域に下げた後、極低酸素分圧Ｎ２ガス発生装置を用いて高い純度の窒素ガスを流し、チャンバー内を窒素雰囲気とする。また、高い純度の窒素ガスをチャンバー外に排気した後、再度チャンバー内に循環する機構を設けてもよい。
チャンバー内の真空度を１０−５Ｐａよりも低くする超高真空排気を行う場合、クライオポンプを併用し、ターボ分子ポンプによる排気を行い、さらにクライオポンプを使って真空排気することが好ましい。
チャンバーの内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けてもよい。チャンバーをベーキング（２００℃〜３００℃）してチャンバー内に存在する水分を主成分とする残留ガスを取り除くことが好ましい。
気体貯蔵装置１４３０に貯蔵されている窒素ガスがチューブ１４２９に設けられたバルブを介して極低酸素分圧Ｎ２ガス発生装置１４２８に供給する。そして、極低酸素分圧Ｎ２ガス発生装置１４２８からチューブ１４２７と気体加熱装置１４２６とチューブ１４２５を通過させてステージ１４０１の複数の流出穴１４１２に供給される。極低酸素分圧Ｎ２ガス発生装置１４２８では、窒素ガスの流量、圧力が調節され、大面積基板１４０５が浮上するように、窒素ガスを供給する。
また、レーザ照射領域と重ならないように２つのステージ１４０１および１４０２の間隔が開けられており、レーザビームが照射されてステージが加熱されないように設置されている。また、ステージ１４０２にも同様に、複数の流出穴１４１２が設けられている。また、気体貯蔵装置１４２０に貯蔵されている窒素ガスがチューブ１４１９に設けられたバルブを介して極低酸素分圧Ｎ２ガス発生装置１４１８に供給される。そして、極低酸素分圧Ｎ２ガス発生装置１４１８で、窒素ガスの酸素濃度が低減される。極低酸素分圧Ｎ２ガス発生装置１４１８で処理された窒素ガスは、チューブ１４１７と気体加熱装置１４１６とチューブ１４１５とを通過し、ステージ１４０２の複数の流出穴１４１２に供給される。
チャンバー内の酸素濃度、水分濃度はともに３０ｐｐｍ以下、好ましくは３０ｐｐｂ以下とするため、複数の流出穴１４１２から流出させる窒素ガスも高純度のガスを用いることが好ましい。なお、図１２Ａではステージの下方に気体加熱装置や気体貯蔵装置などを図示しているが、説明のための一例であって、特に限定されず、各チューブを延長することで他の場所に設置することができることは言うまでもない。
２つのステージ１４０１および１４０２に設けられた複数の流出穴１４１２により基板を浮上させ、矢印３０７で示した方向に大面積基板１４０５を搬送できる。
なお、レーザ照射装置の他の構成要素に関しては図１１と同じ構成であるため、ここでは説明を省略する。
図１３に示すようにステージ１４０２には、排気穴１４０４が設けられ、排気穴１４０４から排気する流量を調節する流量調節器（図示しない）が設けられている。また、流出穴はステージの中央部よりも端部に多く設けることで、基板の撓みを防いでいる。
図１３中に示すレーザ照射手段は、レーザ発振器３０１、ホモジナイザが組み込まれている光学装置１４０７、落射ミラー１４０８、ダブレットレンズ１４０９ａ、およびダブレットレンズ１４０９ｂを有する。なお、一般的にレーザビームのエネルギー分布を均一化させることをホモジナイズといい、ホモジナイズする光学系をホモジナイザという。レーザ発振器３０１から射出されたレーザビームは、球面レンズにより拡大される。なお、球面レンズは、レーザ発振器３０１から出るビーム形状が十分に大きい場合には必要ない。次いで、シリンドリカルレンズアレイにより、スポットが線状の長辺（長軸）方向に分割される。その後、シリンドリカルレンズアレイの後方に置かれたシリンドリカルレンズによって、レーザビームは大面積基板１４０５において１つに合成されることで、大面積基板１４０５には、ビーム形状が線状のレーザビームが照射される。また、これにより、大面積基板１４０５の表面において、ビーム形状の長辺方向のエネルギー分布の均一化（長軸ホモジナイズ）がなされ、長辺方向の長さが決定される。
図１２Ａおよび図１３に示す製造装置を用いることにより、短時間でレーザ照射処理を行うことができる。
（実施形態４）
単結晶半導体層が分離された単結晶半導体基板は再生処理して、単結晶半導体基板１１０として再利用することができる。本実施形態では、再生処理方法について説明する。本実施形態では、実施形態１で使用された単結晶半導体基板１１８を例に、再生処理方法を説明する。
図４Ｅに示すように、単結晶半導体基板１１８の周囲には、支持基板１００に貼り付けられなかった部分が残っている。この部分に、支持基板１００に貼り付けられなかった、第１絶縁層１１３ｂ、第１絶縁層１１３ａおよび第２絶縁層１１４が残っている。
まず、第１絶縁層１１３ｂ、第１絶縁層１１３ａおよび第２絶縁層１１４を除去するエッチング処理を行う。例えば、これらの膜が、酸化シリコン、酸化窒化シリコン、または窒化酸化シリコンなどで形成されている場合、フッ化水素水溶液（フッ酸）を用いたウエットエッチング処理で、第１絶縁層１１３ｂ、第１絶縁層１１３ａおよび第２絶縁層１１４を除去することができる。
次に、単結晶半導体基板１１８をエッチング処理して、その周囲の凸部および単結晶半導体層１１７の分離面を除去する。単結晶半導体基板１１８のエッチング処理はウエットエッチング処理が好ましく、エッチング液に水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
単結晶半導体基板１１８をエッチング処理した後、その表面を研磨し、表面を平坦化する。研磨処理には、機械研磨、または化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）などを用いることができる。単結晶半導体基板の表面を平滑にするため、１μｍ〜１０μｍ程度研磨することが望ましい。研磨後は、単結晶半導体基板表面に研磨粒子などが残るため、フッ酸洗浄やＲＣＡ洗浄を行う。
以上の工程を経ることにより単結晶半導体基板１１８を図３に示す単結晶半導体基板１１０として再利用することができる。単結晶半導体基板１１８を再利用することで、半導体基板１０の材料コストを削減することができる。
実施形態２の半導体基板３０および半導体基板４０の製造に使用された単結晶半導体基板１１８も、同様に再生処理することができる。
（実施形態５）
本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法について説明する。本実施形態では、本発明に係る半導体基板を用いた半導体装置の一例として、トランジスタについて説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図１４〜図１６の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
半導体基板を用意する。本実施形態では、図１の半導体基板１０を用いる。つまり、絶縁表面を有する支持基板１００上に、バッファ層１１１を介して単結晶半導体層１１２が固定された半導体基板を用いる。なお、トランジスタを作製する半導体基板は、図１の構成に限定されるものではなく、本発明に係る半導体基板を用いることができる。
図１４Ａに示すように、支持基板１００上の単結晶半導体層１１２をエッチングにより所望の形状に加工する（パターニングする）ことで、単結晶半導体層６０３と単結晶半導体層６０４とを形成する。単結晶半導体層６０３からｐ型トランジスタが形成され、単結晶半導体層６０４からｎ型トランジスタが形成される。
単結晶半導体層６０３と単結晶半導体層６０４には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物元素が添加されていてもよい。例えば、ｐ型を付与する不純物元素としてボロンを添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すればよい。閾値電圧を制御するための不純物の添加は、単結晶半導体層１１２に対して行ってもよいし、単結晶半導体層６０３と単結晶半導体層６０４に対して行ってもよい。また、閾値電圧を制御するための不純物の添加を、単結晶半導体基板１１０に対して行ってもよい。または、単結晶半導体基板１１０に不純物を添加した後、さらに、閾値電圧を微調整するために、単結晶半導体層１１２に不純物を添加してもよい。または、単結晶半導体層１１２から単結晶半導体層６０３および単結晶半導体層６０４を形成した後、単結晶半導体層６０３と単結晶半導体層６０４に不純物元素を添加してもよい。
例えば、単結晶半導体基板１１０に弱いｐ型の単結晶シリコン基板を用いた場合を例に、この不純物元素の添加方法の一例を説明する。まず、単結晶半導体層１１２をエッチングする前に、単結晶半導体層１１２全体にボロンを添加する。このボロンの添加は、ｐ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。ボロンの濃度は、活性化率などを考慮して決定される。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。次に、単結晶半導体層１１２をエッチングして、単結晶半導体層６０３、６０４を形成する。そして、単結晶半導体層６０４のみにボロンを添加する。この２回目のボロンの添加は、ｎ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。
なお、単結晶半導体基板１１０に、ｐ型トランジスタ又はｎ型トランジスタの一方の閾値電圧に適した導電型および抵抗を有する基板を用いることができる場合は、閾値制御をするための不純物添加の工程を１回にすることができ、単結晶半導体層６０３または単結晶半導体層６０４の一方に閾値電圧の制御のための不純物元素を添加すればよい。
次に図１４Ｂに示すように、単結晶半導体層６０３と単結晶半導体層６０４を覆うように、ゲート絶縁層６０６を形成する。ゲート絶縁層６０６の形成は、プロセス温度が３５０℃以下で、ＰＥＣＶＤ法により酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜などを１層、または２層以上積層して形成することで行うことができる。また、高密度プラズマ処理を行うことにより単結晶半導体層６０３と単結晶半導体層６０４の表面を酸化または窒化することで形成した酸化物膜または窒化物膜をゲート絶縁層６０６とすることができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、または水素などガスとの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。よって、厚さ５〜１０ｎｍの薄い絶縁膜をゲート絶縁層６０６として用いることができる。
次に図１４Ｃに示すように、ゲート絶縁層６０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、単結晶半導体層６０３と単結晶半導体層６０４の上方に電極６０７を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等でなる膜を用いることができる。また上記金属を主成分とする合金を用いてもよいし、上記金属を含む化合物を用いてもよい。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体膜で、導電膜を形成してもよい。
また、本実施形態では電極６０７を単層の導電膜で形成しているが、本実施形態はこの構成に限定されない。電極６０７は積層された複数の導電膜で形成されていてもよい。電極６０７を２層構造とする場合、２つの導電膜の組み合わせとして、１層目に窒化タンタル膜またはタンタル（Ｔａ）膜を、２層目にタングステン（Ｗ）膜を用いることができる。上記例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜、ｎ型を付与する不純物を含むシリコン膜とニッケルシリサイド膜、ｎ型を付与する不純物を含むシリコン膜とタングステンシリサイド膜等が挙げられる。タングステン膜や窒化タンタル膜は、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。
また、電極６０７を３層構造にする場合は、モリブデン膜とアルミニウム膜とモリブデン膜との積層膜を採用するとよい。
なお、導電膜をエッチングして、電極６０７を形成する場合、エッチングに用いるマスクとして、レジストの代わりに酸化珪素膜、窒化酸化珪素膜等を用いてもよい。この場合、酸化珪素膜、窒化酸化珪素膜等をエッチングする工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極６０７を形成することが容易になる。またマスクを用いずに、液滴吐出法を用いて選択的に電極６０７を形成してもよい。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、導電膜のエッチング方法として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることが好ましい。それは、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができるからである。また、マスクの形状によっても、そのテーパー形状の角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素およびは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄および弗化窒素などのフッ素系ガス、又は酸素を適宜用いることができる。
次に図１４Ｄに示すように、電極６０７をマスクとして一導電型を付与する不純物元素を単結晶半導体層６０３、単結晶半導体層６０４に添加する。本実施形態では、単結晶半導体層６０３にｐ型を付与する不純物元素（例えばボロン）を添加し、単結晶半導体層６０４にｎ型を付与する不純物元素（例えばリンまたはヒ素）を添加する。この工程は、単結晶半導体層６０３にソース領域、またはドレイン領域となる不純物領域を形成し、単結晶半導体層６０４に高抵抗領域として機能する不純物領域を形成するための工程である。
なお、ｐ型を付与する不純物元素を単結晶半導体層６０３に添加するときには、ｐ型を付与する不純物元素の添加が添加されないように、単結晶半導体層６０４はマスク等で覆う。他方、ｎ型を付与する不純物元素を単結晶半導体層６０４に添加するときには、ｎ型を付与する不純物元素が添加されないように、単結晶半導体層６０３はマスク等で覆う。或いは、先に単結晶半導体層６０３および単結晶半導体層６０４にｐ型もしくはｎ型を付与する不純物元素のいずれか一方を添加した後、一方の半導体膜のみに、先に添加した不純物元素と逆導電型を付与する不純物元素をより高濃度に添加するようにしてもよい。この不純物の添加工程により、単結晶半導体層６０３にｐ型の高濃度不純物領域６０８が形成され、単結晶半導体層６０４には、ｎ型の低濃度不純物領域６０９が形成される。また、単結晶半導体層６０３、６０４において、それぞれ、電極６０７と重なる領域はチャネル形成領域６１０、およびチャネル形成領域６１１となる。
次に、図１５Ａに示すように、電極６０７の側面にサイドウォール６１２を形成する。サイドウォール６１２は、例えば、ゲート絶縁層６０６および電極６０７を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで形成することができる。この異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極６０７の側面にサイドウォール６１２が形成される。なおこの異方性エッチングにより、ゲート絶縁層６０６も部分的にエッチングされる。サイドウォール６１２を形成するための絶縁膜は、ＰＥＣＶＤ法やスパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜や、有機樹脂などの有機材料を含む膜を、１層または２層以上積層して形成することができる。本実施形態では、膜厚１００ｎｍの酸化シリコン膜をＰＥＣＶＤ法によって形成する。酸化シリコン膜のエッチングガスには、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１２を形成する工程は、これに限定されるものではない。
次に図１５Ｂに示すように、電極６０７およびサイドウォール６１２をマスクとして単結晶半導体層６０４にｎ導電型を付与する不純物元素を添加する。この工程は、単結晶半導体層６０４にソース領域またはドレイン領域として機能する不純物領域を形成するための工程である。この工程では、単結晶半導体層６０３はマスク等で覆い、単結晶半導体層６０４にｎ型を付与する不純物元素を添加する。
上記の不純物元素の添加により、電極６０７、サイドウォール６１２がマスクとなり、単結晶半導体層６０４に一対のｎ型の高濃度不純物領域６１４が自己整合的に形成される。次に、単結晶半導体層６０３を覆うマスクを除去した後、加熱処理を行い、単結晶半導体層６０３に添加したｐ型を付与する不純物元素、および単結晶半導体層６０４に添加したｎ型を付与する不純物元素を活性化する。図１４Ａ〜図１５Ｂに示す一連の工程により、ｐチャネル型トランジスタ６１７、およびｎチャネル型トランジスタ６１８が形成される。
なお、ソース領域およびドレイン領域の抵抗を下げるために、単結晶半導体層６０３の高濃度不純物領域６０８、単結晶半導体層６０４の高濃度不純物領域６１４をシリサイド化して、シリサイド層を形成してもよい。シリサイド化は、単結晶半導体層６０３、６０４に金属を接触させ、加熱処理によって、半導体層中のシリコンと金属とを反応させてシリサイド化合物を生成することで行うことができる。この金属にはコバルトまたはニッケルが好ましく、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。単結晶半導体層６０３、単結晶半導体層６０４の厚さが薄い場合には、この領域の単結晶半導体層６０３、単結晶半導体層６０４の底部までシリサイド反応を進めてもよい。シリサイド化のための加熱処理には、抵抗加熱炉、ＲＴＡ装置、マイクロ波加熱装置、またはレーザ照射装置を用いることができる。
次に図１５Ｃに示すように、ｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８を覆うように絶縁層６１９を形成する。絶縁層６１９として、水素を含む絶縁膜を形成する。本実施形態では、モノシラン、アンモニア、Ｎ２Ｏを含むソースガスを用いて、ＰＥＣＶＤ法で形成した膜厚６００ｎｍ程度の窒化酸化シリコン膜を形成する。これは、水素を絶縁層６１９に含ませることで、絶縁層６１９から水素を拡散させて、単結晶半導体層６０３、単結晶半導体層６０４の未結合手を終端させることができるからである。また、絶縁層６１９を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８へ侵入するのを防ぐことができる。具体的に絶縁層６１９として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。
次に、ｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８を覆うように、絶縁層６１９上に絶縁層６２０を形成する。絶縁層６２０は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層６２０を形成してもよい。絶縁層６２０は、その表面をＣＭＰ法などにより平坦化させてもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち、少なくとも１種を有していてもよい。
絶縁層６２０の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、窒素雰囲気中で、４００℃〜４５０℃程度（例えば、４１０℃）の加熱処理を１時間程度行い、絶縁層６１９から水素を拡散させ、単結晶半導体層６０３および単結晶半導体層６０４の未結合手を水素で終端する。なお、単結晶半導体層１１２は、非晶質シリコン膜を結晶化した多結晶シリコン膜とくらべて非常に欠陥密度が小さいため、この水素による終端処理を短時間にすることができる。
次に、図１６に示すように、単結晶半導体層６０３と単結晶半導体層６０４がそれぞれ一部露出するように絶縁層６１９および絶縁層６２０にコンタクトホールを形成する。コンタクトホールの形成は、ＣＨＦ３とＨｅの混合ガスを用いたドライエッチング法で行うことができるが、これに限定されるものではない。そして、該コンタクトホールを介して単結晶半導体層６０３と単結晶半導体層６０４に接する導電層６２１、６２２を形成する。導電層６２１はｐチャネル型トランジスタ６１７の高濃度不純物領域６０８に接続されている。導電層６２２はｎチャネル型トランジスタ６１８の高濃度不純物領域６１４に接続されている。
導電層６２１、６２２は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電層６２１、６２２として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素Ｃ、珪素（Ｓｉ）等を用いることができる。また上記金属を主成分とする合金を用いてもよいし、上記金属を含む化合物を用いてもよい。導電層６２１、６２２は、上記金属が用いられた膜を単層または複数積層させて形成することができる。
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることができる。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層６２１、６２２を形成する材料として最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜の形状をエッチングで加工する場合は、エッチング用のマスクを形成する際のレジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させてもよい。
導電層６２１、６２２には、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、単結晶半導体層６０３と単結晶半導体層６０４上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電層６２１と単結晶半導体層６０３、導電層６２２と単結晶半導体層６０４とをそれぞれ良好にコンタクトさせることができる。またバリア膜を複数積層して用いてもよい。その場合、例えば、導電層６２１、６２２を下層からＴｉ、窒化チタン、Ａｌ−Ｓｉ、Ｔｉ、窒化チタンの５層構造とすることができる。
また導電層６２１、６２２として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイド膜を用いてもよい。また、ＷＦ６を水素還元して形成したタングステン膜を、導電層６２１、６２２として用いてもよい。
図１６には、ｐチャネル型トランジスタ６１７およびｎチャネル型トランジスタ６１８の上面図と、この上面図の切断線Ａ−Ｂに沿った断面図が共に示されている。なお、図１６の上面図では導電層６２１、６２２、絶縁層６１９、絶縁層６２０を省略している。
本実施形態では、ｐチャネル型トランジスタ６１７とｎチャネル型トランジスタ６１８が、それぞれゲートとして機能する電極６０７を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造のトランジスタとすることができる。また、このトランジスタは、ゲートプレナー構造のトランジスタとすることができる。
なお、本発明の半導体基板が有する半導体層は、単結晶半導体基板を薄片化した層であるため、配向のばらつきがない。そのため、本発明の半導体基板を用いて作製される複数のトランジスタの閾値電圧や移動度などの電気的特性のばらつきを小さくすることができる。また、本発明の半導体基板が有する半導体層は、結晶粒界が殆どないため、結晶粒界に起因するトランジスタのリーク電流を抑え、また、半導体装置の省電力化を実現することができる。したがって、信頼性の高い半導体装置を作製することができる。
レーザ結晶化により得られる多結晶の半導体膜からトランジスタを作製する場合、高い移動度を得るために、レーザ光の走査方向を考慮して、トランジスタの半導体膜のレイアウトを決める必要があったが、本発明の半導体膜基板はその必要がないため、半導体装置の設計における制約が少ない。
（実施形態６）
本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法について説明する。本実施形態では、本発明に係る半導体基板を用いた半導体装置の一例として、トランジスタについて説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図１７〜図１９の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
まず、図１７Ａに示すように、半導体基板を準備する。本実施形態では、図１の半導体基板１０を用いる。つまり、絶縁表面を有する支持基板１００上に、バッファ層１１１を介して単結晶半導体層１１２が固定された半導体基板を用いる。なお、トランジスタを作製する半導体基板は、図１の構成に限定されるものではなく、本発明に係る半導体基板を用いることができる。
なお。単結晶半導体層１１２には、ｎチャネル型電界効果トランジスタおよびｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物元素を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２乃至１×１０１４ｉｏｎｓ／ｃｍ２程度とすることができる。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物元素を添加すればよい。
次に、図１７Ｂに示すように、単結晶半導体層１１２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層６５１、単結晶半導体層６５２を形成する。本実施形態では、単結晶半導体層６５１からｎチャネル型のトランジスタを作製し、単結晶半導体層６５２からｐチャネル型のトランジスタを作製する。
次に、図１７Ｃに示すように、単結晶半導体層６５１、単結晶半導体層６５２上に、ゲート絶縁層６５３、ゲート電極を形成する導電層６５４、および導電層６５５を順に形成する。
ゲート絶縁層６５３は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造で形成する。
また、ゲート絶縁層６５３は、単結晶半導体層６５１、単結晶半導体層６５２に対してプラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。この場合のプラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いて励起したプラズマによるプラズマ処理も含むものとする。例えばマイクロ波で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このようなプラズマ処理を適用して単結晶半導体層６５１、単結晶半導体層６５２表面の酸化処理又は窒化処理を行うことにより、薄くて緻密な膜を形成することが可能である。また、単結晶半導体層６５１、単結晶半導体層６５２表面を直接酸化するため、界面特性の良好な膜を得ることができる。また、ゲート絶縁層６５３は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法により形成した膜に対してマイクロ波を用いたプラズマ処理を行うことで形成してもよい。
なお、ゲート絶縁層６５３は単結晶半導体層６５１、単結晶半導体層６５２との界面を形成するため、酸化シリコン層、酸化窒化シリコン層が界面となるように形成することが好ましい。これは、窒化シリコン層又は窒化酸化シリコン層のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位が形成され界面特性が問題となる恐れがあるからである。
ゲート電極を形成する導電層は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された金属、またはこれらの元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料でなる膜を、ＣＶＤ法やスパッタリング法により、単層形成する又は、複数積層することで形成する。積層膜とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、ゲート電極を形成する導電層を、導電層６５４および導電層６５５の２層構造で形成する例を示す。
ゲート電極を形成する導電層を、導電層６５４および導電層６５５の２層の積層構造とする場合は、例えば、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層の積層膜で形成することができる。なお、窒化タンタル層とタングステン層との積層膜とすると、両者のエッチングの選択比が大きくなり好ましい。なお、例示した２層の積層膜において、先に記載した膜がゲート絶縁層６５３上に形成される膜とすることが好ましい。ここでは、導電層６５４は、２０ｎｍ乃至１００ｎｍの厚さで形成する。導電層６５５は１００ｎｍ乃至４００ｎｍの厚さで形成する。なお、ゲート電極は３層以上の積層構造とすることもでき、その場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、導電層６５５上にレジストマスク６５６、レジストマスク６５７を選択的に形成する。そして、レジストマスク６５６、レジストマスク６５７を用いて第１のエッチング処理および第２のエッチング処理を行う。
まず、レジストマスク６５６、レジストマスク６５７を用いた第１のエッチング処理により導電層６５４および導電層６５５を選択的にエッチングして、単結晶半導体層６５１上に、導電層６５８および導電層６５９を形成し、単結晶半導体層６５２上に導電層６６０および導電層６６１を形成する（図１７Ｄ参照）。
次に、レジストマスク６５６、レジストマスク６５７を用いた第２のエッチング処理により導電層６５９および導電層６６１の端部をエッチングして、導電層６６２および導電層６６３を形成する（図１７Ｅ参照）。なお、導電層６６２および導電層６６３は導電層６５８および導電層６６０よりも幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が小さくなるように形成する。このようにして、導電層６５８および導電層６６２からなる２層構造のゲート電極６６５、ならびに導電層６６０および導電層６６３からなる２層構造のゲート電極６６６を形成する。
第１のエッチング処理および第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、エッチング速度を向上するにはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いればよい。第１のエッチング処理および第２のエッチング処理のエッチング条件を適宜調節することで、導電層６５８、６６０、および導電層６６２、６６３の側面を所望のテーパー形状とすることができる。所望のゲート電極６６５、６６６を形成した後、レジストマスク６５６、６５７は除去すればよい。
次に、ゲート電極６６５、ゲート電極６６６をマスクとして、単結晶半導体層６５１および単結晶半導体層６５２に不純物元素６６８を添加する。導電層６５８および導電層６６２がマスクになり、単結晶半導体層６５１に、自己整合的に一対の不純物領域６６９が形成される。また、導電層６６０および導電層６６３がマスクになり、単結晶半導体層６５２に、自己整合的に一対の不純物領域６７０が形成される（図１８Ａ参照）。
不純物元素６６８としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎチャネル型トランジスタの高抵抗領域を形成するため、不純物元素６６８としてｎ型不純物元素であるリンを添加する。また、不純物領域６６９に、１×１０１７ａｔｏｍｓ／ｃｍ３乃至５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリンが含まれるように、リンを添加することとする。
次に、ｎチャネル型トランジスタのソース領域、およびドレイン領域となる不純物領域を形成するため、単結晶半導体層６５１を部分的に覆うようにレジストマスク６７１を形成し、単結晶半導体層６５２を覆うようにレジストマスク６７２を形成する。そして、レジストマスク６７１をマスクとして、単結晶半導体層６５１に不純物元素６７３を添加して、単結晶半導体層６５１に一対の不純物領域６７５を形成する（図１８Ｂ参照）。
不純物元素６７３としては、ｎ型不純物元素であるリンを単結晶半導体層６５１に添加し、添加されるリンの濃度を５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３にすることとする。不純物領域６７５はソース領域又はドレイン領域として機能する。不純物領域６７５は導電層６５８、および導電層６６２と重ならない領域に形成される。
また、不純物領域６７６は、不純物領域６６９において不純物元素６７３が添加されなかった領域である。不純物領域６７６は、不純物領域６７５よりも不純物濃度が低く、高抵抗領域またはＬＤＤ領域として機能する。単結晶半導体層６５１において、導電層６５８および導電層６６２と重なる領域にチャネル形成領域６７７が形成される。
なお、ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に形成される低濃度に不純物元素を添加した領域のことである。ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の減少を防ぐため、ゲート絶縁層を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」とも呼ぶ）としてもよい。
次に、レジストマスク６７１およびレジストマスク６７２を除去した後、ｐチャネル型トランジスタのソース領域およびドレイン領域を形成するため、単結晶半導体層６５１を覆うようにレジストマスク６７９を形成する。そして、レジストマスク６７９、導電層６６０および導電層６６３をマスクとして不純物元素６８０を添加して、単結晶半導体層６５２に一対の不純物領域６８１と、一対の不純物領域６８２と、チャネル形成領域６８３を形成する（図１８Ｃ参照）。
不純物元素６８０は、硼素、アルミニウム、ガリウムなどのｐ型不純物元素が用いられる。ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるように添加するものとする。
単結晶半導体層６５２において、不純物領域６８１は導電層６６０および導電層６６３と重ならない領域に形成され、ソース領域又はドレイン領域として機能する。不純物領域６７０はｎ型の導電性を示すため、不純物領域６８１がｐ型の導電性を有するように、不純物元素６７３を単結晶半導体層６５２に添加する。不純物領域６８１に、ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるようする。
不純物領域６８２は、導電層６６０と重なり、導電層６６３と重ならない領域に形成されており、不純物元素６８０が導電層６６０を貫通して、単結晶半導体層６５２に添加された領域である。また、不純物領域６８２に含まれる不純物元素６７３の濃度を調節することで、不純物領域６８２をソース領域またはドレイン領域として機能させることができる。または、ＬＤＤ領域として機能させることもできる。
単結晶半導体層６５２において、導電層６６０および導電層６６３と重なる領域にチャネル形成領域６８３が形成される。
次に、層間絶縁層を形成する。層間絶縁層は、単層構造又は積層構造とすることができるが、ここでは絶縁層６８４および絶縁層６８５の２層の積層膜で形成する（図１９Ａ参照）。
層間絶縁層としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。有機基にフルオロ基を含んでもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ）で昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３ｗｔ％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制され、半導体装置を高速で動作させることができる。
例えば、絶縁層６８４として窒化酸化シリコン層を膜厚１００ｎｍで形成し、絶縁層６８５として酸化窒化シリコン層を膜厚９００ｎｍで形成する。また、絶縁層６８４および絶縁層６８５を、プラズマＣＶＤ法を適用して連続成膜する。なお、層間絶縁層は３層以上の積層構造とすることもできる。また、酸化シリコン層、酸化窒化シリコン層又は窒化シリコン層と、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を用いて形成した絶縁層との積層構造とすることもできる。
次に、層間絶縁層（本形態では絶縁層６８４および絶縁層６８５）にコンタクトホールを形成し、該コンタクトホールにソース電極又はドレイン電極として機能する導電層６８６を形成する（図１９Ｂ参照）。
コンタクトホールは、単結晶半導体層６５１に形成された不純物領域６７５、単結晶半導体層６５２に形成された不純物領域６８１に達するように、絶縁層６８４および絶縁層６８５に選択的に形成する。
導電層６８６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層膜または積層膜を用いることができる。例えば、当該元素を複数含む合金からなる導電層として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などを形成することができる。また、積層膜とする場合、例えば、アルミニウム層若しくは上述したようなアルミニウム合金層を、チタン層で挟持する構成とすることができる。
図１９Ｂに示すように、半導体基板１０を用いて、ｎチャネル型トランジスタおよびｐチャネル型トランジスタを作製することができる。
（実施形態７）
本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法について説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。図２０Ａ−図２０Ｅを用いて、本実施形態では、半導体基板１０を用いた半導体装置の作製方法の一例としてトランジスタを作製する方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
図２０Ａに示すように、支持基板１００上に、バッファ層１１１、単結晶半導体層１１２が形成された半導体基板を用意する。ここでは、半導体基板として、図１に示す構成の半導体基板１０を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。また、バッファ層１１１は単層構造でも、多層構造でもよく、例えば、バリア層となる第１絶縁層１１３ｂを含む３層構造とすることができる。
単結晶半導体層１１２には、ｎチャネル型電界効果トランジスタ（以下、ｎＦＥＴと呼ぶ。）およびｐチャネル型電界効果トランジスタ（以下、ｐＦＥＴと呼ぶ。）の形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素が添加された不純物領域（チャネルドープ領域）を有している。ここでは、ｐＦＥＴを形成する領域に、ｎ型不純物領域８０１を形成し、ｎＦＥＴを形成する領域にｐ型不純物領域８０２を形成する。次いで、単結晶半導体層１１２上に、開口を有する保護層８０４を形成する。
保護層８０４をマスクとしてエッチングを行い、露呈している単結晶半導体層１１２およびその下方のバッファ層１１１の一部を除去する。次いで、有機シランをソースガスに用いて酸化シリコン膜をＰＥＣＶＤ法で堆積する。この酸化シリコン膜は、単結晶半導体層１１２およびバッファ層１１１を除去した部分に埋め込まれるように厚く堆積する。次いで、単結晶半導体層１１２上に重なる部分の酸化シリコン膜を研磨により除去した後、保護層８０４を除去することで、酸化シリコンでなる素子分離絶縁層８０３を残存させる。素子分離絶縁層８０３により単結晶半導体層１１２は、素子領域８０５および素子領域８０６に分離される（図２０Ｂ参照。）。
次いで、単結晶半導体層１１２上に、第１の絶縁膜を形成し、第１の絶縁膜上にゲート電極層８０８ａ、８０８ｂを形成する。そして、ゲート電極層８０８ａ、８０８ｂをマスクとして第１の絶縁膜をエッチングして、ゲート絶縁層８０７ａ、８０７ｂを形成する。
ゲート絶縁層８０７ａ、８０７ｂは酸化シリコン膜、若しくは酸化シリコン膜と窒化シリコン膜の積層構造で形成すればよい。ゲート絶縁層として酸化窒化シリコン膜、窒化酸化シリコン膜なども用いることができる。ゲート絶縁層８０７ａ、８０７ｂは、ＰＥＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成してもよいし、プラズマ処理による固相酸化若しくは固相窒化で形成するとよい。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、処理室に導入し、１０〜３０Ｐａの圧力において、Ｎ２ＯおよびＡｒの混合ガスに３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して、励起させることで、単結晶半導体層１１２（素子領域８０５、２０６）の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を処理室に導入し、１０〜３０Ｐａの圧力において３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加してＰＥＣＶＤ法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層８０７ａ、８０７ｂとして、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いてもよい。ゲート絶縁層８０７ａ、８０７ｂに高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
ゲート電極層８０８ａ、８０８ｂは、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層８０８ａ、８０８ｂはタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた金属、又はこれら金属を主成分とする合金材料もしくは化合物材料でなる膜で形成すればよい。また、ゲート電極層８０８ａ、８０８ｂとしてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。ここでは、不純物元素を含む多結晶シリコン膜でゲート電極層８０８ａ、８０８ｂを形成する。
次いで、ゲート電極層８０８ａ、８０８ｂを覆う第２の絶縁膜８１０を形成する。次いで、ゲート電極層８０８ａのサイドウォールを構成する側壁絶縁層８１６ａ、８１６ｂ、ならびにゲート電極層８０８ｂのサイドウォールを構成する側壁絶縁層８１７ａ、８１７ｂを形成する。ｐＦＥＴを構成する側壁絶縁層８１６ａ、８１６ｂは、ｎＦＥＴを構成する側壁絶縁層８１７ａ、８１７ｂよりも幅を広くする。次いで、ｎＦＥＴとなる領域にヒ素（Ａｓ）などを添加して浅い接合深さの第１の不純物領域８２０ａ、８２０ｂを形成する。他方、ｐＦＥＴとなる領域にボロン（Ｂ）などを添加して浅い接合深さの第２の不純物領域８１５ａ、８１５ｂを形成する（図２０Ｃ参照。）。
次いで、第２の絶縁膜８１０を部分的にエッチングしてゲート電極層８０８ａ、８０８ｂの上面と、第１の不純物領域８２０ａ、８２０ｂおよび第２の不純物領域８１５ａ、８１５ｂとを露出させる。次いで、ｎＦＥＴとなる領域にＡｓなどをドーピングして深い接合深さの第３の不純物領域８１９ａ、８１９ｂを形成し、ｐＦＥＴとなる領域にＢなどをドーピングして深い接合深さの第４の不純物領域８２４ａ、８２４ｂを形成する。次いで、活性化のための熱処理を行う。次いで、シリサイドを形成するための金属膜としてコバルト膜を成膜する。次いでＲＴＡなどの熱処理（５００℃、１分）を行い、コバルト膜に接する部分のシリコンをシリサイド化させ、シリサイド８２２ａ、８２２ｂ、８２３ａ、８２３ｂを形成する。また、ゲート電極層８０８ａ、８０８ｂ上にも、これらの層を構成する多結晶シリコン膜とコバルト膜とが反応してシリサイド８１８ａ、８１８ｂが形成される。その後、コバルト膜を選択的に除去する。次いで、シリサイド化の熱処理よりも高い温度で熱処理を行い、シリサイド部分の低抵抗化を図る（図２０Ｄ参照。）。素子領域８０５にはチャネル形成領域８２６が、素子領域８０６にはチャネル形成領域８２１が形成される。
次いで、層間絶縁層８２７を形成し、レジストからなるマスクを用いて層間絶縁層８２７に深い接合深さの第３の不純物領域８１９ａ、８１９ｂや深い接合深さの第４の不純物領域８２４ａ、８２４ｂにそれぞれ達するコンタクトホール（開口）を形成する。エッチングは、用いる材料のエッチング選択比によって、一回で行っても複数回行ってもよい。
エッチング方法およびその条件は、層間絶縁層８２７の材料によって適宜設定すればよい。ウエットエッチング、ドライエッチング、またはその両方を適宜用いることができる。本実施形態ではドライエッチングを用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに希ガス気体を添加してもよい。添加する希ガス元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。ウエットエッチングのエッチャントは、フッ素水素アンモニウムおよびフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。
コンタクトホールを覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続する配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄを形成する。これらの配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄの形成は、ソース電極層又はドレイン電極層としても機能する。配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄは、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、マスクを用いて所望の形状に導電膜をエッチングすることで行うことができる。また、これらの形成は、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に、所定の形状に選択的に導電層を形成することで行うことができる。更に、リフロー法、ダマシン法を用いてもよい。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、その合金、若しくはその金属の窒化物を用いて形成することができる。また、配線層は、単層構造でも積層構造としてもよい。
本実施形態では、層間絶縁層８２７に形成されたコンタクトホールを埋めるように埋込配線層として配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄを形成する。埋込型の配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄは、コンタクトホールを埋め込む十分な膜厚の導電膜を形成し、コンタクトホール部だけに導電膜を残し、不要な導電膜部分を除去して形成する。
埋込型の配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄ上に絶縁層８２８および引き回し配線層として配線層８４１ａ、８４１ｂ、８４１ｃを形成する。
以上の工程で支持基板１００に接合された単結晶半導体層１１２でなる素子領域８０６を用いてｎチャネル型電界効果トランジスタ８３２が作製でき、同様に、素子領域８０５を用いてｐチャネル型電界効果トランジスタ８３１が作製できる（図２０Ｅ参照。）。なお、本実施形態において、ｎチャネル型電界効果トランジスタ８３２およびｐチャネル型電界効果トランジスタ８３１は配線層８４１ｂによって電気的に接続されている。
実施形態５〜７では、ｐチャネル型トランジスタとｎチャネル型トランジスタが、それぞれゲートとして機能する電極を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造のトランジスタとすることができる。例えば、チャネル形成領域が２つ形成されるダブルゲート構造でも、もしくは３つ形成されるトリプルゲート構造であってもよい。また、このトランジスタは、ゲートプレナー構造のトランジスタとすることができる。
本発明の半導体基板が有する半導体層は、単結晶半導体基板を薄片化した層であるため、配向のばらつきがない。そのため、実施形態５〜７に示すように、半導体基板を用いて作製される複数のトランジスタの閾値電圧や移動度などの電気的特性のばらつきを小さくすることができる。また、結晶粒界が殆どないため、結晶粒界に起因するリーク電流を抑え、また、半導体装置の省電力化を実現することができる。したがって、信頼性の高い半導体装置を作製することができる。
レーザ結晶化により得られる多結晶の半導体膜からトランジスタを作製する場合、高い移動度を得るために、レーザ光の走査方向を考慮して、トランジスタの半導体膜のレイアウトを決める必要があったが、本発明の半導体膜基板はその必要がないため、実施形態５〜７などの半導体装置の設計における制約が少ない。
実施形態５〜７に示すように、ｎチャネル型トランジスタとｐチャネル型トランジスタを、同時に半導体基板に形成することができるので、これらのトランジスタを用いて、各種の回路を形成することができる。例えば、ｎチャネル型トランジスタとｐチャネル型トランジスタを相補的に組み合わせることによってＣＭＯＳ構造の回路を構成することができる。
このＣＭＯＳ構造の回路に、さらに配線や素子などを積層することでマイクロプロセッサなどの各種の半導体装置を作製することができる。なお、マイクロプロセッサは、演算回路（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ、およびメモリインターフェース（ＲＯＭ Ｉ／Ｆ）を有している。
マイクロプロセッサをＣＭＯＳ構造を含む集積回路で形成することで、処理速度の高速化のみならず低消費電力化を図ることができる。
本発明に係る半導体基板を用いて作製された複数のトランジスタを組み合わせることで、各種の半導体装置を作製することができる。以下、実施形態８〜１１では、トランジスタ、容量素子などを含む回路を有する半導体装置について、説明する。
（実施形態８）
本実施形態では、半導体装置の一例として、マイクロプロセッサについて説明する。図２１はマイクロプロセッサ２０００の構成例を示すブロック図である。
マイクロプロセッサ２０００は、演算回路２００１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２００２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２００３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２００４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２００５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２００６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２００７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２００８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２００９、およびＲＯＭインターフェース２０１０を有している。
バスインターフェース２００８を介してマイクロプロセッサ２０００に入力された命令は、命令解析部２００３に入力され、デコードされた後、演算回路制御部２００２、割り込み制御部２００４、レジスタ制御部２００７、タイミング制御部２００５に入力される。演算回路制御部２００２、割り込み制御部２００４、レジスタ制御部２００７、およびタイミング制御部２００５は、デコードされた命令に基づき、様々な制御を行う。
演算回路制御部２００２は、演算回路２００１の動作を制御するための信号を生成する。また、割り込み制御部２００４は、マイクロプロセッサ２０００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部２００４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部２００７は、レジスタ２００６のアドレスを生成し、マイクロプロセッサ２０００の状態に応じてレジスタ２００６の読み出しや書き込みを行う。タイミング制御部２００５は、演算回路２００１、演算回路制御部２００２、命令解析部２００３、割り込み制御部２００４、およびレジスタ制御部２００７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部２００５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図２１に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
（実施形態９）
本実施形態では、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図２２は、このような半導体装置の構成例を示すブロック図である。図２２に示す半導体装置２０２０は、無線通信により外部装置と信号の送受信を行って動作する演算処理装置として機能する。
図２２に示すように、半導体装置２０２０は、アナログ回路部２０２１、デジタル回路部２０２２、アンテナ２０２３、および容量部２０２４を有している。アナログ回路部２０２１は、共振容量を有する共振回路２０３１、定電圧回路２０３２、整流回路２０３３、復調回路２０３４、変調回路２０３５、リセット回路２０３６、発振回路２０３７および電源管理回路２０３８を有している。デジタル回路部２０２２は、ＲＦインターフェース２０４１、制御レジスタ２０４２、クロックコントローラ２０４３、ＣＰＵインターフェース２０４４、中央処理ユニット２０４５（ＣＰＵ２０４５）、ランダムアクセスメモリ２０４６（ＲＡＭ２０４６）、読み出し専用メモリ２０４７（ＲＯＭ２０４７）を有している。
半導体装置２０２０の動作の概要は以下の通りである。アンテナ２０２３が受信した信号によって、共振回路２０３１は誘導起電力を生じる。誘導起電力は、整流回路２０３３を経て容量部２０２４に充電される。この容量部２０２４はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２０２４は、半導体装置２０２０を構成する基板に集積されている必要はなく、他の部品として半導体装置２０２０に組み込むこともできる。
リセット回路２０３６は、デジタル回路部２０２２をリセットし初期化する信号を生成する。例えば、リセット回路２０３６は、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２０３７は、定電圧回路２０３２により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２０３４は、受信信号を復調する回路であり、変調回路２０３５は、送信するデータを変調する回路である。
例えば、復調回路２０３４はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路２０３５は、共振回路２０３１の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２０４３は、電源電圧、または中央処理ユニット２０４５における消費電流に応じて、クロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２０３８が行っている。
アンテナ２０２３から半導体装置２０２０に入力された信号は復調回路２０３４で復調された後、ＲＦインターフェース２０４１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２０４２に格納される。制御コマンドには、読み出し専用メモリ２０４７に記憶されているデータの読み出し、ランダムアクセスメモリ２０４６へのデータの書き込み、中央処理ユニット２０４５への演算命令などが含まれている。
中央処理ユニット２０４５は、ＣＰＵインターフェース２０４４を介して読み出し専用メモリ２０４７、ランダムアクセスメモリ２０４６、制御レジスタ２０４２にアクセスする。ＣＰＵインターフェース２０４４は、中央処理ユニット２０４５が要求するアドレスより、読み出し専用メモリ２０４７、ランダムアクセスメモリ２０４６、制御レジスタ２０４２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２０４５の演算方式は、読み出し専用メモリ２０４７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット２０４５が処理する方式を適用できる。
（実施形態１０）
本実施形態では、半導体装置の構成例として表示装置について説明する。
まず、図２３〜図２５を用いて、本実施形態の表示装置の構成について説明する。本実施形態では、表示装置として、アクティブマトリクス型表示装置について説明する。
図２３は本実施形態のアクティブマトリクス型表示装置の構成例を示すブロック図である。本実施形態のアクティブマトリクス型表示装置は、画素部２１００、信号線駆動回路２１０１、走査線駆動回路２１０２、信号線駆動回路２１０１に接続された複数の信号線２１０３、および走査線駆動回路２１０２に接続された複数の走査線２１０４を有する。
複数の信号線２１０３は列方向に配列され、複数の走査線２１０４は信号線２１０３と交差して行方向に配列されている。画素部２１００には、信号線２１０３および走査線２１０４がつくる行列に対応して、複数の画素２１０５が行列状に配列されている。画素２１０５は、信号線２１０３および走査線２１０４に接続されている。画素２１０５はスイッチング素子および表示素子を含む。スイッチング素子は、走査線２１０４に入力される信号に従って、画素が選択か非選択かを制御する。表示素子は信号線２１０３から入力されるビデオ信号によって階調が制御される。
図２４および図２５を用いて、画素２１０５の構成例を説明する。本発明をアクティブマトリクス型液晶表示装置に適用した場合の、画素２１０５の構成例を図２４に示す。画素２１０５は、スイッチング素子としてスイッチングトランジスタ２１１１を有し、表示素子として液晶素子２１１２を有する。スイッチングトランジスタ２１１１はゲートが走査線２１０４に接続され、ソースまたはドレインの一方が信号線２１０３に接続され、他方が液晶素子２１１２に接続されている。
液晶素子２１１２は画素電極と対向電極と液晶を含む。画素電極と対向電極がつくる電界により、液晶の配向が制御される。液晶は、アクティブマトリクス型液晶表示装置の２枚の基板の間に封入されている。保持容量２１１３は、液晶素子２１１２の画素電極の電位を保持するための素子であり、液晶素子２１１２の画素電極に接続されている。
本発明をアクティブマトリクス型エレクトロルミネッセンス表示装置に適用した場合の、画素２１０５の構成例を図２５に示す。画素２１０５は、スイッチング素子として選択用トランジスタ２１２１を有し、表示素子として発光素子２１２２を有する。さらに、画素２１０５は、選択用トランジスタ２１２１にゲートが接続された表示制御用トランジスタ２１２３を有する。発光素子２１２２は、一対の電極と、一対の電極に挟まれた発光材料を有する。
次に、本発明に係る半導体基板から、表示装置を作製するための、回路配置方法を説明する。図２６は、実施形態１の作製方法により作製された半導体基板２０の主要部を示す図面である（図２参照）。１枚の半導体基板２０から、表示装置を構成する複数の基板を作製することができる。図２６には、１つの単結晶半導体層１１２から、１つの表示装置を作製するための回路配置例を示す。各単結晶半導体層１１２には、１つの表示パネル形成領域２１２９が形成される。表示装置は、画素部２１００、信号線駆動回路２１０１、および走査線駆動回路２１０２を有する。そのため、各表示パネル形成領域２１２９は、これらが形成される領域（画素形成領域２１３０、信号線駆動回路形成領域２１３１．走査線駆動回路形成領域２１３２）を有する。
なお、１つの単結晶半導体層１１２に複数の表示パネル形成領域２１２９を設けることもできる。また、表示装置を作製するために用いられる半導体基板は半導体基板２０に限定されるものではなく、本発明に係る他の半導体基板を用いることができる。
図２７Ａ、および図２７Ｂは、液晶表示装置の構成例を示す図面である。図２７Ａは液晶表示装置の画素の平面図であり図２７ＢはＪ−Ｋ切断線による図２７Ａの断面図である。図２７Ａに示すように、画素は、半導体層２２０１、半導体層２２０１と交差している走査線２２０２、走査線２２０２と交差している信号線２２０３、画素電極２２０４、画素電極２２０４と半導体層２２０１を電気的に接続する電極２２０５を有する。半導体層２２０１は、ＳＯＩ基板に貼り合わせられた半導体層２２０１から形成された層であり、画素のトランジスタ２２０６を構成する。
図２７Ｂに示すように、基板２２００上に、第２絶縁層１１４、第１絶縁層１１３ｂと第１絶縁層１１３ａでなる第１絶縁層１１３、半導体層２２０１が積層されている。基板２２００は分割された支持基板１００である。半導体層２２０１は、単結晶半導体層１１２をエッチングによって素子分離することで形成された層である。半導体層２２０１には、チャネル形成領域２２１０、ｎ型の高濃度不純物領域２２１１が形成されている。トランジスタ２２０６のゲート電極２２１２は走査線２２０２に含まれる。また、トランジスタ２２０６のソース電極またはドレイン電極となる２つの電極のうち、一方は信号線２２０３に含まれ、他方は、電極２２０５で構成されている。半導体層２２０１とゲート電極２２１２の間にはゲート絶縁層２２１３が形成されている。
半導体層２２０１、ゲート絶縁層２２１３および走査線２２０２を覆って、層間絶縁膜２２１４が形成されている。層間絶縁膜２２１４上には、信号線２２０３、画素電極２２０４および電極２２０５が設けられている。さらに、層間絶縁膜２２１４上には、柱状スペーサ２２１５が形成されている。信号線２２０３、画素電極２２０４、電極２２０５および柱状スペーサ２２１５を覆って配向膜２２１６が形成されている。対向基板２２２０には、対向電極２２２１、対向電極２２２１を覆う配向膜２２２２が形成されている。柱状スペーサ２２１５は、基板２２００と対向基板２２２０の隙間を維持するために形成される。柱状スペーサ２２１５によって形成される隙間に液晶層２２２３が形成されている。信号線２２０３および電極２２０５と高濃度不純物領域２２１１との接続部には、コンタクトホールの形成によって層間絶縁膜２２１４に段差が生じるので、この接続部では液晶層２２２３の液晶の配向が乱れやすい。そのため、この接続部に柱状スペーサ２２１５を形成することで、液晶の配向の乱れを防ぐことができる。
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について、説明する。図２８Ａ、図２８Ｂは実施形態３の方法で作製されたＥＬ表示装置を説明するための図面である。図２８ＡはＥＬ表示装置の画素の平面図であり、図２８Ｂは画素の断面図である。図２８Ａに示すように、画素は、選択用トランジスタ２４０１、表示制御用トランジスタ２４０２、走査線２４０３、信号線２４０４、および電流供給線２４０５、画素電極２４０６を含み、これらが基板２４００上に形成されている。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）を一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極２４０６である。
選択用トランジスタ２４０１は、単結晶半導体層１１２からなる半導体層２４０８を有する。選択用トランジスタ２４０１において、ゲート電極は走査線２４０３に含まれ、ソース電極またはドレイン電極となる２つの電極のうち、一方は信号線２４０４に含まれ、他方は電極２４０９として形成されている。表示制御用トランジスタ２４０２は、ゲート電極２４１０が電極２４０９と電気的に接続され、ソース電極またはドレイン電極となる２つの電極のうち、一方は、画素電極２４０６に電気的に接続される電極２４１１として形成され、他方は、電流供給線２４０５に含まれている。
表示制御用トランジスタ２４０２はｐチャネル型のトランジスタであり、単結晶半導体層１１２からなる半導体層２４１２を有する。図２８Ｂに示すように、半導体層２４１２には、チャネル形成領域２４１３、ｐ型の高濃度不純物領域２４１４が形成されている。半導体層２４１２とゲート電極２４１０の間の絶縁層２４１５は、選択用トランジスタ２４０１、表示制御用トランジスタ２４０２のゲート絶縁層を構成する。
半導体層２４０８、２４１１、走査線２４０３、および表示制御用トランジスタ２４０２のゲート電極２４１０を覆って、層間絶縁膜２４１７が形成されている。層間絶縁膜２４１７上に、信号線２４０４、電流供給線２４０５、電極２４０９、および電極２４１１などが形成されている。また、層間絶縁膜２４１７上には、電極２４１１に電気的に接続されている画素電極２４０６が形成されている。画素電極２４０６は周辺部が絶縁性の隔壁層２４１８で囲まれている。画素電極２４０６上にはＥＬ層２４１９が形成され、ＥＬ層２４１９上には対向電極２４２０が形成されている。補強板として対向基板２４２１が設けられており、対向基板２４２１は樹脂層２４２２により基板２４００に固定されている。基板２４００は支持基板１００に対応する基板である。
画素電極２４０６、ＥＬ層２４１９および対向電極２４２０により、発光素子２１２２（図２５参照）が構成されている。画素電極２４０６および対向電極２４２０のいずれか一方は陽極として機能し、他方は陰極として機能する。また、ＥＬ表示装置において、発光素子の発光の取り出し方によって、３つの構造に分類される。１つは、発光素子からの光を基板２４００を通過させて取り出す構造（下面射出構造とも呼ばれる）である。２つめは、支持基板１００側と逆側の面から、この光を射出させる構造（上面射出構造とも呼ばれる）である。最後は、この光を基板２４００を通過させ、かつ基板２４００と逆側の面からも光を射出させる構造（両面射出構造とも呼ばれる）である。本実施形態のＥＬ表示装置は、これら３つの構造をとることができる。
下面射出構造の場合は、画素電極２４０６は透光性電極とし、対向電極２４２０は反射電極とすることが好ましい。これに対し、上面射出構造の場合は、画素電極２４０６は反射電極とし、対向電極２４２０は透光性電極とすることが好ましい。両面射出構造の場合は、画素電極２４０６および対向電極２４２０ともに透光性電極とすることが好ましい。
画素電極２４０６、および対向電極２４２０を反射電極とするには、タンタル、タングステン、チタン、モリブデン、アルミニウム、クロム、銀等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料等の反射性を有する導電材料を用いて、これらの電極を形成すればよい。
また、画素電極２４０６、および対向電極２４２０を透光性電極として形成するには、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性を有する導電材料を用いてて、これらの電極を形成すればよい。また、上記の反射性を有する導電材料でなる膜を数ｎｍ乃至数十ｎｍの膜厚で形成することで、透光性電極を形成することができる。このように薄く膜を形成することで、上記の反射性を有する導電材料でなる膜を可視光を透過させるようにすることができる。
また、透光性電極は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した電極は、薄膜におけるシート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はこれらの２種以上の共重合体などがあげられる。
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
上記導電性高分子を、単独で導電性組成物として透光性電極を形成してもよい。また、導電性組成物で形成される透光性電極の膜質、膜強度等の膜特性を調整するために、導電性高分子に有機樹脂を添加することもできる。
有機樹脂としては、導電性高分子と相溶または混合分散可能である熱硬化性樹脂、熱可塑性樹脂、又は光硬化性樹脂等を用いることができる。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、およびポリエチレンナフタレート等のポリエステル系樹脂、ポリイミドおよびポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２およびポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマーおよびポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコール、ポリビニルエーテル、ポリビニルブチラール、ポリ酢酸ビニルおよびポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノール系樹脂、ポリエーテル、ならびにアクリル系樹脂、又はこれら樹脂の共重合体などが挙げられる。
さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性またはドナー性ドーパントをドーピングすることにより、共役導電性高分子の共役電子の酸化還元電位を変化させてもよい。
アクセプタ性ドーパントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を挙げることができる。有機カルボン酸および有機スルホン酸としては、前記カルボン酸化合物およびスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、又は４級アミン化合物等を挙げることができる。
また、導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、又は芳香族系溶剤など）に溶解させて、湿式法により透光性電極となる薄膜を形成することができる。
導電性組成物を溶解する溶媒としては、特に限定することはなく、上述した導電性高分子および有機樹脂などの高分子樹脂化合物を溶解するものを用いればよい。例えば、水、メタノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、およびトルエンなどの単独または混合溶剤に、導電性組成物を溶解すればよい。
導電性組成物を、上述のような溶媒に溶解した後、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法を用いて層間絶縁膜２４１７上に形成することで、画素電極２４０６を得ることができる。溶媒の乾燥は、熱処理を行ってもよいし、減圧することで行ってもよい。また、有機樹脂が熱硬化性の場合は熱処理を行えばよいし、光硬化性の場合は光照射処理を行えばよい。
隔壁層２４１８は、ＣＶＤ法、スパッタリング法、塗布法等により基板全面に絶縁層を形成した後、選択的にエッチングして形成することができる。また、液滴吐出法、印刷法等を用いて、選択的に形成することもできる。その他、ポジ型感光性樹脂を用いて全面に絶縁層を形成した後、当該絶縁層を露光および現像することにより、所望の形状とすることもできる。
ＥＬ層２４１９としては、少なくとも発光層を形成し、該発光層の他に正孔注入層、正孔輸送層、電子輸送層又は電子注入層を適宜形成してもよい。有機化合物を含む層は、インクジェット法などの塗布法や蒸着法により形成することができる。
次に、基板２４００と対向させて対向基板２４２１を設ける（図２８Ｂ参照）。対向基板２４２１と対向電極２４２０との間には、樹脂層２４２２を設けてもよいし、不活性ガスを充填させた構成としてもよい。なお、対向電極２４２０を覆うように保護層を形成してもよい。
以上の工程により、本実施形態に係るＥＬ表示装置が完成する。
本発明に係る半導体基板を用いてトランジスタを含む表示装置を製造することで、単結晶半導体層１１２でチャネル形成領域を形成することができる。したがって、多結晶シリコンでなるチャネル形成領域を有するトランジスタが適用された表示装置と比較して、画素ごとのトランジスタの電気的特性（例えば、しきい値電圧値）のばらつきを低減することができる。そのため、表示装置の表示むらを抑制することができる。
なお、本実施形態に係る表示装置に適用されるトランジスタの構成は特に限定されない。例えば、上記実施形態５乃至７に示す構成のトランジスタを適用することもできる。
また、本実施形態は、本明細書で示す他の実施形態と適宜組み合わせることができる。
（実施形態１１）
半導体基板１０を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの画像データを表示する表示装置を備えた装置などが含まれる。
本実施形態では、図２９および図３０を用いて、電気機器の具体的な態様を説明する。図２９Ａは携帯電話機１９０１の一例を示す外観図である。この携帯電話機１９０１は、表示部１９０２、操作スイッチ１９０３などを含んで構成されている。表示部１９０２に、図２７Ａ、図２７Ｂで説明した液晶表示装置または図２８Ａ、図２８Ｂで説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部１９０２とすることができる。
また、図２９Ｂは、デジタルプレーヤー１９１１の構成例を示す外観図である。デジタルプレーヤー１９１１は、表示部１９１２、操作部１９１３、イヤホン１９１４などを含んでいる。イヤホン１９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部１９１２に、図２７Ａ、図２７Ｂで説明した液晶表示装置または図２８Ａ、図２８Ｂで説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても。高精細な画像および多量の文字情報を表示することができる。
また、図２９Ｃは、電子ブック１９２１の外観図である。この電子ブック１９２１は、表示部１９２２、操作スイッチ１９２３を含んでいる。電子ブック１９２１にはモデムを内蔵していてもよいし、図２１の半導体装置を内蔵させて、無線で情報を送受信できる構成としてもよい。表示部１９２２には、図２７Ａ、図２７Ｂで説明した液晶表示装置、または図２８Ａ、図２８Ｂで説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
図３０Ａ−図３０Ｃは本発明を適用した携帯電話１８００の構成の一例であり、図３０Ａが正面図であり、図３０Ｂが背面図であり、図３０Ｃが展開図である。携帯電話１８００は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。携帯電話１８００は、カメラを内蔵しており、静止画、動画の撮影が可能となっている。
携帯電話１８００は、筐体１８０１および筐体１８０２の二つの筐体で構成されている。筐体１８０１には、表示部１８０５、スピーカー１８０６、マイクロフォン１８０７、操作キー１８０８、ポインティングデバイス１８０９、カメラ用レンズ１８１０、外部接続端子１８１１、およびイヤホン端子１８１２等が設けられている。表示部１９２２には、図２７Ａ、図２７Ｂで説明した液晶表示装置、または図２８Ａ、図２８Ｂで説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
筐体１８０２には、キーボード１８１５、外部メモリスロット１８１６、カメラ用レンズ１８１７、ライト１８１８等を備えている。また、アンテナは筐体１８０１内部に内蔵されている。
また、上記構成に加えて、携帯電話１８００は非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
表示部１８０５は、使用形態に応じて表示の方向が適宜変化する。表示部１８０５と同一面上にカメラ用レンズ１８１０を備えているため、テレビ電話が可能である。また、表示部１８０５をファインダーとしカメラ用レンズ１８１７およびライト１８１８で静止画および動画の撮影が可能である。スピーカー１８０６およびマイクロフォン１８０７は音声通話に限らず、テレビ電話、録音、再生等が可能である。操作キー１８０８では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。更に、重なり合った筐体１８０１と筐体１８０２（図３０Ａ）は、スライドし、図３０Ｃのように展開する。展開させた状態では、携帯電話１８００を携帯情報端末として使用できる。この状態では、キーボード１８１５、ポインティングデバイス１８０９を用いることで、円滑な操作が可能である。外部接続端子１８１１はＡＣアダプタおよびＵＳＢケーブル等の各種ケーブルと接続可能であり、充電およびパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１８１６に記録媒体を挿入しより大量のデータ保存および移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。
本発明者らは、単結晶半導体層１１７にレーザビームを照射して、単結晶半導体層が溶融していることを確認している。また、本発明者らは、レーザビームの照射によって、単結晶半導体層の結晶性を加工する前の半導体基板と同じ程度に回復させることが可能であることを確認している。さらに、単結晶半導体層１１７の表面の平坦化が可能であることを確認している。
本実施例では、単結晶シリコン層が固定されたガラス基板でなる半導体基板の作製方法について説明する。
まず、本実施例の半導体基板の作製方法について説明する。図３１は、本実施例で作製された半導体基板１１の積層構造を示す断面図である。半導体基板１１は図４Ａ〜図４Ｅの工程を経て作製した基板である。単結晶シリコン層２０１が膜２０２〜２０４でなるバッファ層１１１を介してガラス基板２００に固定されている。
半導体基板１１を作製するため、単結晶半導体基板１１０に単結晶シリコンウエハが用いられている。単結晶シリコンウエハは、大きさが５インチ各の四角い基板である。その導電型はＰ型で、抵抗率が１０Ω・ｃｍ程度である。また、結晶方位は、主表面が（１００）であり、側面が＜１１０＞である。支持基板１００であるガラス基板２００は、厚さ０．７ｍｍの無アルカリガラス基板（商品名 ＡＮ１００）である。
第１絶縁層１１３として、ＰＥＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜２０２と、厚さ５０ｎｍの窒化酸化シリコン膜２０３でなる２層構造の絶縁膜を形成した。酸化窒化シリコン膜２０２のプロセスガスは、ＳｉＨ４、およびＮ２Ｏであり、流量比は、ＳｉＨ４＼Ｎ２Ｏ＝４＼８００とした。成膜工程の基板温度は４００℃であった。窒化酸化シリコン膜２０３のプロセスガスは、ＳｉＨ４、ＮＨ３、Ｎ２Ｏ、およびＨ２であり、流量比は、ＳｉＨ４＼ＮＨ３＼Ｎ２Ｏ＼Ｈ２＝１０＼１００＼２０＼４００とした。成膜工程の基板温度は３５０℃であった。
単結晶シリコンウエハに損傷領域を形成するために、イオンドーピング装置を用い、水素イオンを単結晶シリコンウエハに添加した。ソースガスには１００％水素ガスを用い、水素ガスを励起して生成されたプラズマ中のイオンを質量分離せずに、電界で加速して単結晶シリコンウエハ基板に照射して、損傷領域１１５を形成した。このドーピングの条件は、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量は２．０×１０１６ｉｏｎｓ／ｃｍ２または２．２×１０１６ｉｏｎｓ／ｃｍ２とした。
イオンドーピング装置において、水素ガスを励起することで、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋という３種類のイオン種が生成され、この全てのイオン種を加速し、単結晶シリコンウエハに照射する。する。水素ガスから発生されたイオン種のうち、８０％程度がＨ３ ＋であった。このドーピング条件で単結晶シリコンウエハから厚さ１００〜１２０ｎｍ程度の単結晶シリコン層が分離される。
ガラス基板２００、および膜２０２〜２０４が形成された単結晶シリコンウエハを純水中で超音波洗浄した後、オゾンを含む純水で洗浄した後、接合工程を行った。損傷領域１１５で劈開を生じさせるため、拡散炉において、６００℃に加熱することで、単結晶シリコンウエハを劈開させ、単結晶シリコン層２０１を単結晶シリコンウエハから分離した。
損傷領域１１５を形成した後、第２絶縁層１１４として、ＰＥＣＶＤ法により、酸化シリコン膜２０４を単結晶シリコンウエハ上に形成した。酸化シリコン膜２０４の成膜用プロセスガスには、ＴＥＯＳ、およびＯ２を用い、その流量比は、ＴＥＯＳ＼Ｏ２＝１５＼７５０であった。成膜工程の基板温度は３００℃であった。
半導体基板１１のバッファ層の厚さは、以下の通りである。
・酸化窒化シリコン膜２０２ ５０ｎｍ
・窒化酸化シリコン膜２０３ ５０ｎｍ
・酸化シリコン膜２０４ ５０ｎｍ
ガラス基板２００、および膜２０２〜２０４が形成された単結晶シリコンウエハを純水中で超音波洗浄した後、オゾンを含む純水で洗浄した後、ガラス基板２００表面と単結晶シリコンウエハ表面に形成された酸化シリコン膜２０４を密着させて、接合させた（図４Ｄ参照）。次に、損傷領域１１５で劈開を生じさせるため、加熱炉において、２００℃、２時間の加熱処理を行い、ガラス基板２００と酸化シリコン膜２０４の結合強度を向上させ、引き続き、加熱炉において、６００℃、４時間の加熱を行うことで、単結晶シリコンウエハを劈開させ、単結晶シリコン層２０１を単結晶シリコンウエハから分離している。
次に、レーザ照射処理を行うため、単結晶シリコン層２０１が固定されたガラス基板２００を純水で洗浄した後、１／１００に希釈されたフッ酸で単結晶シリコン層２０１を処理して、表面に形成された自然酸化膜を除去した。次に、単結晶シリコン層２０１に対してレーザビームを照射した。レーザ発振器には、波長３０８ｎｍのビームを発振するＸｅＣｌエキシマレーザを用いた。レーザビームのパルス幅は２５ｎｓｅｃであり、繰り返し周波数は３０Ｈｚである。
光学系により、レーザビームの被照射面でのビーム形状を線状に集光し、レーザビームを幅方向（ビーム形状の短軸方向）に走査した。半導体基板１１をレーザ照射装置のステージに設置し、ステージを移動することでビームを走査している。例えば、ビーム幅を３５０μｍとし、走査速度は１．０ｍｍ／秒とした。
また、レーザ照射工程では単結晶シリコン層２０１を加熱する。この加熱には、レーザ照射装置のステージに設けられたヒータによって、ステージを加熱することで行っている。ステージ温度は２５０℃、および５００℃とした。また、ステージによる加熱を行わずに、レーザ照射処理も行っている。なお、ステージ温度が２５０℃の場合、単結晶シリコン層２０１の温度は２３０℃に上昇し、５００℃の場合は単結晶シリコン層２０１の温度は４２０℃に上昇する。また、ステージによる加熱を行っていないときのステージ温度および単結晶シリコン層２０１の温度を室温ということとする。
本実施例では、支持基板に固定された単結晶半導体層がレーザビームの照射により溶融していることを説明する。
半導体基板１１の単結晶シリコン層２０１にレーザビームを照射し、単結晶シリコン層２０１の溶融時間を分光学的な手法により測定した。具体的には、単結晶シリコン層２０１のレーザビームが照射されている領域にプローブ光を照射し、その反射光の強度変化を測定する。反射光の強度から、単結晶シリコン層２０１が固相状態であるか液相状態であるかを判別することが可能である。シリコンは固相から液相状態に変化すると、屈折率が急激に上昇し、可視光に対する反射率が急激に上昇する。よって、プローブ光に可視光域の波長のレーザビームを用い、プローブ光の反射光の強度変化を検出することで、単結晶シリコン層の固相から液相への相変化、および液相から固相への相変化検出することができる。
まず、図３２を用いて、測定に用いられたレーザ照射装置の構成を説明する。図３２は、測定に用いられたレーザ照射装置の構成を説明するための図面である。半導体基板３１９をレーザ照射処理するためレーザビーム３２０を発振するレーザ発振器３２１と、プローブ光３５０を発振するレーザ発振器３５１と、半導体基板３１９を配置するステージ３２３が設けられているチャンバー３２４を有する。
ステージ３２３はチャンバー３２４内部で移動可能に設けられている。矢印３２５は、ステージ３２３の移動方向を示す矢印である。ステージ３２３にはヒータが設けられている。ステージを加熱することで、上に置かれた半導体基板３１９が加熱される。
チャンバー３２４の壁には、石英でなる窓３２６〜３２８が設けられている。窓３２６はレーザビーム３２０をチャンバー３２４内部に導くための窓である。窓３２７はプローブ光３５０をチャンバー３２４内部に導くための窓であり、窓３２８は、半導体基板３１９により反射されたプローブ光３５０をチャンバー３２４の外へ導くための窓である。図３２において、半導体基板３１９により反射されたプローブ光３５０に３６０の参照符号を付すことにする。
チャンバー３２４の内部の雰囲気を制御するため、気体供給装置に接続される気体供給口３２９、および排気装置に連結された排気口３３０が、それぞれ、チャンバー３２４に設けられている。
レーザ発振器３２１から射出したレーザビーム３２０は、ハーフミラー３３２で反射され、レンズなどでなる光学系３３３により線状に集光される。光学系３３３を通過したレーザビーム３２０は、窓３２６を通過し、ステージ３２３上の半導体基板３１９に照射される。ハーフミラー３３２の透過側には、フォトディテクタ３３４が配置されている。フォトディテクタ３３４により、レーザ発振器３２１から射出されたレーザビーム３２０の強度変化が検出される。
レーザ発振器３５１から射出したプローブ光３５０は、ミラー３５２で反射され、窓３２７を通り、半導体基板３１９に照射される。レーザビーム３２０が照射されている領域にプローブ光３５０は照射される。半導体基板３１９で反射されたプローブ光３６０は窓３２８を通り、光ファイバー３５３を通り、コリメータレンズを有するコリメータ３５４により平行光とされ、フォトディテクタ３５５に入射する。フォトディテクタ３５５により、プローブ光３６０の強度変化が検出される。つまり、単結晶シリコン層２０１のレーザビーム３２０が照射されている領域で反射されたプローブ光３６０の強度が検出できるため、レーザビーム３２０が照射されている領域のプローブ光３５０に対する反射率の時間変化を検出することができる。
フォトディテクタ３３４および３５５の出力は、オシロスコープ３５６に接続されている。オシロスコープ３５６に入力されるフォトディテクタ３３４および３５５の出力信号の電圧値（信号の強度）が、それぞれ、レーザビーム３２０の強度、およびプローブ光３６０の強度に対応する。
図３３Ａは、単結晶シリコン層２０１表面でのレーザビーム３２０の照射領域とプローブ光３５０の照射領域の関係を示す平面図であり、図３３Ｂは、図３３Ａの切断線Ｙ−Ｚによる断面図である。
図３３Ｂにおいて、２１０はレーザビーム３２０が照射される範囲を示しており、レーザビーム３２０の幅方向（短軸方向）の照射範囲である。以下、この範囲をレーザビーム照射範囲２１０という。２１１はプローブ光３５０が照射される範囲を示す。以下、この範囲をプローブ光照射範囲２１１という。２１２は、レーザビーム３２０の幅方向（短軸方向）のビームプロファイルを示す。以下、このプロファイルをビームプロファイル２１２という。
図３４は、測定結果を示すオシロスコープ３５６の信号波形の写真である。図３４において、下の信号波形はフォトディテクタ３３４の出力信号波形であり、レーザビーム３２０の強度変化を示す。図３４Ａはステージ温度が５００℃の場合の信号波形であり、図３４Ｂは、ステージ温度が室温の場合の信号波形である。
図３４ＡおよびＢにおいて、上の信号波形は、フォトディテクタ３５５の出力信号波形であり、単結晶シリコン層で反射されたプローブ光３６０の強度変化を示している。縦軸は信号強度を示し、横軸は時間を表し、目盛の間隔が１００ナノ秒である。
本実施例、レーザ照射処理による効果を確認するため、図３４Ａおよび図３４Ｂのデータを測定した単結晶シリコン層２０１は、レーザ照射処理前のものであり、その厚さは１００ｎｍである。
測定に用いたレーザ発振器３２１は、波長３０８ｎｍのビームを発振するＸｅＣｌエキシマレーザである。そのパルス幅は２５ｎｓｅｃであり、繰り返し周波数は３０Ｈｚである。レーザビーム３２０は、光学系３３３により、被照射面でのビーム形状が幅３５０μｍ、長さ１２６ｍｍの線状に集光されている。
ステージ温度が室温および５００℃の場合とも、レーザビーム３２０のエネルギー密度は、５３９ｍＪ／ｃｍ２であり、レーザビーム３２０を１ショット、単結晶シリコン層２０１に照射している。なお、図３４Ａおよび図３４Ｂには、レーザビーム３２０に対応する検出出力信号には２つのピークが現れているが、これは測定に用いたレーザ発振器３２１の仕様によるものである。
プローブ光用のレーザ発振器３５１には、Ｎｄ：ＹＶＯ４レーザを用い、そのレーザ発振器の第２高調波である５３２ｎｍのビームをプローブ光３５０として用いた。
また、気体供給口３２９から窒素ガスを供給して、チャンバー３２４の雰囲気を窒素雰囲気とした。
図３４Ａ、図３４Ｂに示すように、レーザビーム３２０が照射されると、プローブ光３６０の強度が立ち上がり、急激に増大する。つまり、レーザビーム３２０の照射によって、単結晶シリコン層２０１が溶融されていることが確認できる。プローブ光３６０の強度は、単結晶シリコン層２０１の溶融領域の深さが最大になるまで上昇し、強度が高い状態がしばらく維持される。レーザビーム３２０の強度が立ち下がると、やがて、プローブ光３６０の強度が急激に減少し始める。
つまり、図３４Ａ、図３４Ｂのプローブ光３６０の反射強度に対応する信号強度の変化からは次のことが分かる。単結晶シリコン層２０１にレーザビーム３２０を照射することで、レーザビーム３２０が照射されていた領域の温度が融点以上に上昇し、その領域が溶融される。そして、レーザビーム３２０の照射後も、この領域は溶融状態（液相状態）がしばらく保持され、やがて、この領域の温度が下降し、凝固し始め、完全に固相状態に戻る。
図３５を用いて、プローブ光３６０の強度変化および単結晶シリコン層の相変化を説明する。図３５は、図３４Ａ、図３４Ｂの写真で示されているフォトディテクタ３５５の出力信号波形を模式的に表したグラフである。縦軸は信号強度を表し、横軸は時間を表す。
時間ｔ１において信号強度は急激に増大しており、時間ｔ１で単結晶シリコン層２０１が溶融がし始めたと考えられる。時間ｔ２から時間ｔ３までの期間は、信号強度は高い状態を保持しているため、溶融状態が保持されている期間である。また、時間ｔ１から時間ｔ２は単結晶シリコン層の溶融部分が深くなる期間であり、融解期間とみなすことができる。
時間ｔ３以後、信号強度は急激に減少し、時間ｔ４以後は信号強度が低くなっている。よって、時間ｔ４以降では、溶融されていた領域は完全に凝固し、固相状態になっていると考えられる。なお、時間ｔ４以後の信号強度Ｉｂは、時間ｔ１以前の信号強度Ｉａよりも高いことから、時間ｔ４以降でも、レーザビーム３２０が照射される前よりも、温度が高いことを示している。よって、時間ｔ４以後もレーザビーム３２０が照射された領域は、徐々に冷却されながら転位など結晶欠陥の修復が進行していると考えられる。
図３４Ａ、図３４Ｂの信号波形を比べると、加熱することで溶融状態が保持されている溶融時間を長くすることができることが分かる。ステージ温度が５００℃の場合は、溶融時間は２５０ナノ秒程度であり、室温の場合の溶融時間は１００ナノ秒程度である。
以上述べたように、レーザビーム照射部分での反射光の強度変化を検出することで、レーザ照射処理によって、支持基板に固定された単結晶半導体層が溶融されていることが確認された。
なお、時間ｔ２から時間ｔ３の間では、信号強度が高い状態が維持されているが、図３４Ａ、図３４Ｂの信号波形は、この期間で２段階で減衰しているように見える。この原因は明らかではないが、原因の１つは、図３３Ａに示すように、レーザビーム３２０の照射範囲よりもよりも、広い範囲をプローブ光３５０で照射しているため、相変化が異なる複数の領域で反射されたプローブ光３６０を検知しているからだと考えられる。図３３Ｂを用いて、このことを説明する。
図３３Ｂに示すように、プローブ光照射範囲２１１はレーザビーム３２０の照射されるエネルギーが異なる３つの領域を有する。
第１は、レーザビーム照射範囲２１０の外部であり、レーザビームが照射されていない領域である。以下、この領域を領域２１１ａという。第２は、レーザビーム照射範囲２１０の内部にあるが、ビームプロファイル２１２の裾の部分のレーザビーム３２０が照射される領域である。以下、この領域を領域２１１ｂという。第３は、レーザビーム３２０のビームプロファイル２１２のトップフラット部分が照射されている領域である。以下、この領域を２１１ｃという。したがって、フォトディテクタ３５５では、領域２１１ａ、領域２１１ｂ、領域２１１ｃで反射されたプローブ光３６０が重なった光を受光している。
領域２１１ａは、レーザビーム３２０が照射されないので相変化が生じず、プローブ光３５０の反射率も変化しないと考えられる。そのため、フォトディテクタ３５５の検出信号のバックグランドとなるため、検出信号の強度変化にほとんど影響しない。
これに対して、領域２１１ｂには、領域２１１ｃよりも照射されるレーザビーム３２０のエネルギー密度が低く、また、エネルギー密度の分布が均一ではない。よって、領域２１１ｂの温度上昇は、領域２１１ｃよりも低くなり、領域２１１ｂの溶融時間は領域２１１ｃよりも短くなると考えられる。つまり、溶融された後、領域２１１ｂが凝固を開始する時間は、領域２１１ｃが凝固する時間よりも前になる。
以上のことから、領域２１１ｃが液相状態である期間（図３５の時間ｔ２からｔ３）に、領域２１１ｂが凝固し始めたために、この期間のプローブ光３５０の反射率が低下し、これがフォトディテクタ３５５の検出信号の強度変化として検出されたと推測される。
実施例２では、レーザ照射処理によって単結晶シリコン層２０１が溶融されていることを説明した。本実施例では、溶融された単結晶シリコン層が再単結晶化することを説明する。
本実施例では、レーザ照射処理をしていない単結晶シリコン層２０１と、レーザ照射処理をした単結晶シリコン層２０１について、表面の電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）を測定した。図３６は、測定データから得られた逆極点図（ＩＰＦ、ｉｎｖｅｒｓｅ ｐｏｌｅ ｆｉｇｕｒｅ）マップである。
図３６Ａはレーザ照射処理前の単結晶シリコン層のデータである。図３６Ｂ〜Ｃはレーザ照射処理後の単結晶シリコン層のデータであり、Ｂステージ温度が５００℃、Ｃステージ温度が２５０℃、Ｄステージ温度が室温で加熱しながら窒素雰囲気中でレーザビームを照射した後の単結晶シリコン層２０１のデータ、Ｄ加熱を行わないで窒素雰囲気中でレーザビームを照射した後の単結晶シリコン層２０１のデータである。
図３６Ｅは、結晶の各面方位をカラーコード化し、ＩＰＦマップの配色と結晶方位の関係を示すカラーコードマップである。
図３６Ａ〜図３６ＤのＩＰＦマップによると、レーザビームの照射前と照射後で単結晶シリコン層２０１の結晶方位が乱れることなく、単結晶シリコン層２０１表面の面方位は使用した単結晶シリコンウエハと同じ（１００）面方位を維持している。また、レーザビームの照射前と照射後で単結晶シリコン層２０１に結晶粒界が存在していないことが分かる。このことは、図３６Ａ〜図３６ＤのＩＰＦマップが、図３６Ｅのカラーコードマップの（１００）方位を示す色（カラー図面では赤色）でなる一色の四角の像であることから確認できる。
したがって、ＥＢＳＰの測定により、主表面の面方位が（１００）の単結晶シリコンウエハから、主表面の面方位が（１００）の単結晶シリコン層が形成され、この単結晶シリコン層にレーザビームを照射し溶融された単結晶シリコン層も主表面の面方位は（１００）であることが確認された。
なお、図３６Ａ〜図３６ＤのＩＰＦマップに現れている点は、ＣＩ値の低い部分を表している。ＣＩ値とは、結晶方位を決定するデータの信頼性、確度を示す指標値である。結晶粒界、結晶欠陥などでＣＩ値が低くなる。つまり、ＣＩ値が低い部分が少ないほど完全性の高い結晶構造であり、結晶性が良いと評価することができる。レーザビームを照射していない単結晶シリコン層２０１のＩＰＦマップよりも、レーザビームが照射された単結晶シリコン層のＩＰＦマップのほうが、ＣＩ値の低い部分が少ない。よって、ＥＢＳＰの測定から、レーザビームを照射することで、単結晶シリコン層２０１の結晶欠陥、ダングリングボンドなどのミクロの欠陥が修復されていることが分かる。
なお、図３６Ｂ〜図３６Ｄの単結晶シリコン層２０１のレーザ照射処理の条件は次の通りである。被照射面でのビーム形状は幅３５０μｍ、長さ１２６ｍｍの線状であり、レーザビームの走査速度は１．０ｍｍ／秒である。単結晶シリコン層２０１の同じ領域に照射されるレーザビームのショット数はビーム幅とスキャン速度から計算して１０．５ショットとなる。レーザビームのエネルギー密度は、ステージ温度が５００℃のときは５１３ｍＪ／ｃｍ２であり、２５０℃のときは５６７ｍＪ／ｃｍ２であり、室温のときは６４８ｍＪ／ｃｍ２である。
また、本実施例では、レーザ照射処理前の半導体基板１１と、レーザ照射処理後の半導体基板１１の断面を、走査透過電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ； ＳＴＥＭ）により観察した。
図３７に、各半導体基板１１の断面写真であり、走査透過電子顕微鏡により撮影されたＳＴＥＭ像である。図３７Ａはレーザ照射処理前、図３７Ｂ、Ｃはレーザ処理後である。図３７Ｂはレーザ処理時のステージ温度が５００℃の像であり、図３７Ｃは室温の像である。図３７Ａ〜図３７Ｃにおいて、単結晶シリコン層２０１の厚さは１２０ｎｍである。
レーザ照射処理の条件は次の通りである。被照射面でのレーザビームの断面形状が幅３５０μｍ、長さ１２６ｍｍの線状になるように、光学系により集光して、レーザビームを照射している。レーザビームの走査速度は１．０ｍｍ／秒である。また、レーザビームのエネルギー密度は、ステージ温度が５００℃の場合は５１３ｍＪ／ｃｍ２であり、２５０℃の場合５６７ｍＪ／ｃｍ２であり、室温の場合は６４７／ｃｍ２である。
レーザ照射雰囲気を窒素雰囲気とした。ステージ温度が５００℃、および２５０℃の場合は、レーザ照射装置のチャンバー内に窒素ガスを供給することで、窒素雰囲気を実現している。室温の場合は、レーザ照射処理を大気中で行い、レーザビームの照射領域に窒素を吹き付けることで、窒素雰囲気を実現している。
図３７Ａに示すように、レーザビーム照射前には、単結晶シリコン層２０１に粒界は観察されていない。また、図３７Ｂおよび図３７Ｃに示すように、レーザビームを照射した後にも、単結晶シリコン層２０１に粒界が存在していない。したがって、レーザ照射処理によって、レーザビームによって溶融された部分は、凝固し、単結晶構造になることが確認できる。
以上、電子後方散乱回折像の測定、および走査透過電子顕微鏡による断面構造の観察により、レーザ照射処理によって溶融された単結晶シリコン層は、再単結晶化することが確認された。
実施例２では、レーザ照射処理によって単結晶シリコン層２０１が溶融されていることを説明した。本実施例では、溶融された単結晶シリコン層の結晶性が向上されていることを説明する。本実施例では、レーザ照射処理後の単結晶シリコン層の結晶性を評価するためラマン分光測定を行った。
図３８は、レーザビームのエネルギー密度に対するラマンシフトの変化を示すグラフである。図３９は、レーザビームのエネルギー密度に対するラマンスペクトルの半値全幅（ＦＷＨＭ；ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）の変化を示すグラフである。レーザ照射処理のときのステージ温度が５００℃、２５０℃、および室温の場合のデータを示している。またレーザ照射処理は、ビームの走査速度を１．０ｍｍ／秒とし、同じ領域に１０ショットビームが照射されるようにした。このときのオーバーラップ率は約９０％である。条件は次の通りである。なお、単結晶シリコン層２０１の厚さは１００ｎｍである。
図３８に示すラマンシフトのピーク波数（ピーク値ともいう。）は、結晶格子の振動モードで決定される値であり、結晶の種類によって固有の値となる。内部応力のない単結晶シリコンのラマンシフトは５２０．６ｃｍ−１である。このラマンシフトがこの波数に近いほど、結晶構造が単結晶に近く、結晶性が良いことの指標とすることができる。なお、単結晶に圧縮応力が加わっていると、格子間距離が縮まるため、圧縮応力の大きさに比例して、ピーク波数が高波数側にシフトする。逆に、引っ張り応力が加わると、その応力に比例して、ピーク波数は低波数側にシフトする。
従って、シリコン層が単結晶であるかどうかをラマンシフトのピーク波数が５２０．６ｃｍ−１であることだけで確認することは、十分ではない。単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。よって、単結晶構造であるかどうかは、結晶軸の方向、および結晶粒界の有無を測定することが必要となるが、ラマン分光法では結晶方位の同定、および結晶粒界の検出はできない。結晶方位の同定、および結晶粒界の検出には、例えば、電子後方散乱回折法がある。図３６に示すように、ＥＢＳＰからＩＰＦマップを得ることで、結晶軸（結晶方位）が揃っていること、結晶粒界が存在しないことを確認することができる。
また、図３９に示すＦＷＨＭが小さいほど、結晶状態に揺らぎが少なく、均一であることを示している。市販の単結晶シリコンウエハのＦＷＨＭは、２．５ｃｍ−１〜３．０ｃｍ−１程度であり、この値に近いほど結晶性が単結晶シリコンウエハのように均一な結晶構造を有していることの指標とすることができる。
図３８および図３９のラマン分光の測定結果から、レーザ照射処理することで、加工する前の単結晶シリコンウエハと同程度の結晶性に回復させることができることが分かる。
また、図３８および図３９のデータから、単結晶半導体層１１７を加熱しながらレーザビーム１２２を照射することで、単結晶半導体層１１７の結晶性の回復に必要なレーザビームのエネルギー密度を低下させることができることが分かる。つまり、単結晶シリコン層２０１を加熱しながらレーザ照射をすることで、ラマンシフトの波数５２０．６ｃｍ−１と同程度にし、かつＦＷＨＭを２．５ｃｍ−１〜３．０ｃｍ−１程度にするための、照射エネルギー密度を低減できることが分かる。
照射エネルギー密度を低下することで、レーザビームのビーム形状を広くすることができる。よって、レーザビームの幅（走査方向の長さ、または短軸方向の長さ）を長くできるため、レーザビームの走査速度を速くすることができる。また、レーザビームのオーバーラップ率を小さくすることができるため、レーザビームの走査速度を速くすることができる。よって、走査速度を速くすることができるため、レーザ照射処理に要するタクトタイムが小さくなる。したがって、単結晶シリコン層を加熱しながらレーザ処理を行うことで、レーザ照射処理のスループットが向上する。オーバーラップ率とは、レーザビームを走査すると、レーザビームの照射領域が移動するが、その照射領域が重なる割合をいう。
単結晶シリコン層を加熱することで、単結晶シリコン層の結晶性の回復に必要なレーザビームのエネルギー密度が低下されることの理由１つは、図３４Ａ、図３４Ｂの測定結果が示すように、加熱により単結晶シリコン層の溶融時間が長くなるからである。また、単結晶シリコン層が溶融部分（液相部分）を有している状態から、冷却され、完全に固相状態に戻るまでの時間が長くなるからである。
そこで、溶融時間が、２００ナノ秒以上１０００ナノ秒以下になるように、単結晶シリコン層を加熱することが好ましい。そのため、単結晶シリコン層を４００℃以上支持基板の歪み点以下に加熱するとよい。なお、１０００ナノ秒よりも長い時間溶融状態が保持されていると、支持基板１００が歪み点以上の温度に上昇して、溶融するおそれがあるため、溶融時間は１０００ナノ秒以下が好ましい。
また、単結晶半導体基板から分離された単結晶半導体層の結晶性を回復させるためには、単結晶シリコン層を溶融させることが重要である。
ステージ温度が室温であり、レーザビームのエネルギー密度を４９８ｍＪ／ｃｍ２として、実施例２と同様に、図３２のレーザ照射装置を用いてプローブ光３６０の反射強度を観察したところ、プローブ光３６０の反射強度の急激な増加が観察されなかった。つまり、室温、４９８ｍＪ／ｃｍ２のレーザ照射処理では、単結晶シリコン層が溶融しなかったと考えられる。他方、図３８、図３９のラマン分光測定のデータから、室温、４９８ｍＪ／ｃｍ２の条件では、レーザ照射処理により、単結晶シリコン層２０１の結晶性は回復されていないとみなすことができる。
以上のことから、単結晶シリコン層の結晶性を回復させるためには、レーザ照射処理によって、単結晶シリコン層を溶融させることが重要である。また、平坦性を向上させるにも、レーザ照射処理によって、単結晶シリコン層を溶融させることが重要である。
実施例２では、レーザ照射処理によって単結晶シリコン層２０１が溶融されていることを説明した。本実施例では、溶融された単結晶シリコン層の表面が平坦化されることを説明する。
本実施例では、表面の平坦性は、原子間力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）によるダイナミックフォースモード（ＤＦＭ：ｄｙｎａｍｉｃ ｆｏｒｃｅ ｍｏｄｅ）での観察像（以下、ＡＦＭ像という。）を解析することでから得られる表面粗さを示す測定値で評価した。図４０に、ＡＦＭによる測定結果を示す。図４０には、単結晶シリコン層２０１表面の原子間力顕微鏡による観察像（以下、「ＡＦＭ像」という。）と、ＡＦＭ像をもとに計算された単結晶シリコン層の表面粗さを示す。表面粗さとして、平均面粗さＲａ、自乗平均面粗さＲＭＳ、および山谷の最大高低差Ｐ−Ｖ（以下、最大高低差Ｐ−Ｖという。）を算出した。これらの値は、ＡＦＭ付属のソフトウェアにより、ＡＦＭ像の表面粗さ解析を行うことで算出した。
ＡＦＭによる測定条件は以下の通りである。
・原子間力顕微鏡（ＡＦＭ）：走査型プローブ顕微鏡ＳＰＩ３８００Ｎ／ＳＰＡ５００（セイコーインスツルメンツ（株）製）
・測定モード：ダイナミックフォースモード（ＤＦＭモード
） ・カンチレバー：ＳＩ−ＤＦ４０（シリコン製バネ定数４２Ｎ／ｍ、共振周波数２５０〜３９０ｋＨｚ、探針の先端Ｒ≦１０ｎｍ）
・測定面積：３０μｍ×３０μｍ
・測定点数：２５６点×２５６点
なお、ＤＭＦモードとは、ある周波数（カンチレバーに固有の周波数）でカンチレバーを共振させた状態で、カンチレバーの振動振幅が一定になるように探針と試料との距離を制御しながら、試料の表面形状を測定する測定モードのことである。このＤＦＭモードでは、試料の表面とカンチレバーとが非接触であるため、試料の表面を傷つけることなく、元の形状を保ったまま測定できる。
図４０は、ＡＦＭによる測定結果を示す表である。レーザ照射処理を行っていない単結晶シリコン層と、レーザ照射処理を行った単結晶シリコン層の表面をＡＦＭで測定した。図４０には、単結晶シリコン層のＡＦＭ像およびＡＦＭ像から得られた表面粗さを示す。
レーザ照射処理は、図４０に示すように、ステージ温度と、レーザビームの走査速度の条件が異なる、計４つの条件で行った。ステージ温度は５００℃と、室温であり、走査速度は１．０ｍｍ／秒、および８．０ｍｍ／秒である。走査速度が１．０ｍｍ／秒の場合、レーザビームのパルスのオーバーラップ率は８９％であり、８．０ｍｍ／秒の場合、オーバーラップ率は１１％である。
図４０の測定結果から次のことが分かる。レーザビームの照射により、溶融されて再結晶化された単結晶シリコン層２０１の表面は平坦化され、その表面の凹凸形状の平均面粗さＲａを３ｎｍ以下とすることができ、その自乗平均面粗さＲＭＳを１ｎｍ以上５ｎｍ以下とすることができる。また、その凹凸形状の最大高低差Ｐ−Ｖを１３０ｎｍ以下とすることができる。すなわち、レーザ照射処理の効果の１つは、単結晶半導体層の平坦化ということができる。
さらに、単結晶半導体層を加熱しながらレーザビームを照射することで、平坦化するために必要なエネルギー密度を低減できることが分かる。また、エネルギー密度を下げ、かつレーザビームのショット数（オーバーラップ率）を低減することもできる。ショット数を少なくするには、レーザビームの走査速度（基板の移動速度）を速くすることになるため、１枚の基板を処理するためのタクトタイムが短縮される。したがって、レーザ照射工程のスループットが向上する。単結晶半導体層の溶融している時間を延長することにより、その割合も十分の一程度にまで低減でき、さらに０％とすることもできる。レーザビームの照射の際に、単結晶半導体層を加熱することが好ましい。加熱温度は２５０℃以上６５０℃以下が好ましい。
本実施例により、ガラス基板を破損する力を加えることなく、かつその歪み点を超える温度で加熱することなく、単結晶シリコン層の平坦を可能にすることを明らかになった。このように、本実施例は半導体基板の作製方法において、レーザ照射処理の革新的な使用方法を開示するものである。
以下、本明細書において表面の平坦性の指標に使用する平均面粗さＲａ、自乗平均面粗さＲＭＳ、および山谷の最大高低差Ｐ−Ｖについて説明する。
平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さＲａを、測定面に対して適用できるよう三次元に拡張したものである。基準面から指定面までの偏差の絶対値を平均した値と表現でき、式（ａ１）で与えられる。
なお、測定面とは全測定データの示す面であり、式（ａ２）で表す。
また、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。よって、Ｓ０は式（ａ３）で求められる。
また、基準面とは、指定面の高さの平均値をＺ０とするとき、Ｚ＝Ｚ０で表される平面である。基準面はＸＹ平面と平行となる。なお、Ｚ０は式（ａ４）で求められる。
自乗平均面粗さ（ＲＭＳ）とは、断面曲線に対するＲＭＳを、測定面に対して適用できるよう、Ｒａと同様に三次元に拡張したものである。基準面から指定面までの偏差の自乗を平均した値の平方根と表現でき、式（ａ５）で与えられる。
山谷の最大高低差（Ｐ−Ｖ）とは、指定面において、最も高い山頂の標高Ｚｍａｘと最も低い谷底の標高Ｚｍｉｎの差と表現でき、式（ａ６）で与えられる。
ここでいう山頂と谷底とはＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている「山頂」「谷底」を三次元に拡張したものであり、山頂とは指定面の山において最も標高の高いところ、谷底とは指定面において最も標高の低いところと表現される。
半導体基板の構成の一例を示す外観図。 半導体基板の構成の一例を示す外観図。 半導体基板の製造に用いられる単結晶半導体基板の外観図。 Ａ−Ｅ：半導体基板の作製方法を示す断面図。 Ａ、Ｂ：半導体基板の作製方法を示す断面図。 半導体基板の構成の一例を示す外観図。 半導体基板の構成の一例を示す外観図。 半導体基板の作製方法を示す断面図。 Ａ−Ｅ：半導体基板の作製方法を示す断面図。 Ａ、Ｂ：半導体基板の作製方法を示す断面図。 レーザ照射装置の構成の一例を示す図。 Ａ：レーザ照射装置の構成の一例を示す断面図。Ｂ：大面積基板とレーザビームの照射領域との位置関係を示す上面図。 レーザ照射装置の構成の一例を示す斜視図。 Ａ−Ｄ：半導体装置の作製方法を説明する断面図。 Ａ−Ｃ：図１４Ｄに続く工程を説明する断面図。 図１５Ｃに続く工程を説明する上面図、および上面図をＡ−Ｂ切断線で切った断面図。 Ａ−Ｅ：半導体装置の作製方法を説明する断面図。 Ａ−Ｃ：図１７Ｅに続く工程を説明する断面図。 Ａ、Ｂ：図１８Ｃに続く工程を説明する断面図。 Ａ−Ｅ：半導体装置の作製方法を説明する断面図。 半導体装置の構成の一例を示すブロック図。 半導体装置の一例を示すブロック図。 アクティブマトリクス表示装置の構成例を示すブロック図。 液晶表示装置の画素の構成例を示す回路図。 エレクトロルミネセンス装置の画素の構成例を示す回路図。 半導体基板における回路の配置例を示す斜視図。 Ａ：液晶表示装置の画素の平面図。 Ｂ：Ｊ−Ｋ切断線による図２７Ａ：の断面図。 Ａ：エレクトロルミネセンス表示装置の画素の平面図。Ｂ：同断面図。 Ａ：携帯電話の外観図。Ｂ：デジタルプレーヤーの外観図。Ｃ：電子ブックの外観図。 Ａ：携帯電話の正面図。Ｂ：その平面図。Ｃ：その展開図。 半導体基板の断面図。 プローブ光の反射光の強度変化を測定するために使用したレーザ照射装置の構成を説明する図。 Ａ：レーザビームとプローブ光の照射領域の関係を示す平面図。 Ｂ：切断線Ｙ−Ｚによる図３３Ａの断面図であり、プローブ光のビームプロファイルの説明図。 Ａ、Ｂ：オシロスコープに入力された信号波形の写真。 プローブ光の強度に対応する信号波形の模式に示したグラフ。 Ａ−Ｄ：ＥＢＳＰから得られた単結晶シリコン層のＩＰＦマップ。 Ｅ：ＩＰＦマップの配色と結晶方位の関係を示すカラーコードマップ。 Ａ−Ｃ：走査透過電子顕微鏡で得られた半導体基板断面のＳＴＥＭ像。 レーザビームのエネルギー密度に対する、単結晶シリコン層のラマンシフトのピーク波数の変化を示すグラフ。 レーザビームのエネルギー密度に対する、単結晶シリコン層のラマンスペクトルの半値全幅を示すグラフ。 原子間力顕微鏡で測定した単結晶シリコン層表面の観察像と、表面粗さを示す表。 イオンドーピング装置でＨ２ガスから生成されるイオン種の質量分析結果を示すグラフ。 イオン注入装置でＰＨ３ガスから生成されるイオン種の質量分析結果を示すグラフ。 水素分子、および水素イオン（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）のエネルギーダイアグラム。 加速電圧が８０ｋＶの場合の水素元素の深さ方向プロファイル（計算値および実測値）のグラフ。 加速電圧が８０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 加速電圧が６０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 加速電圧が４０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 図４５乃至図４７に示すフィッティング関数のフィッティングパラメータ（水素元素比および水素イオン種比）の表。
符号の説明
１０ 半導体基板
２０ 半導体基板
１００ 支持基板
１０１ バッファ層
１１０ 単結晶半導体基板
１１１ バッファ層
１１２ 単結晶半導体層
１１３ 第１絶縁層
１１４ 第２絶縁層
１１５ 損傷領域
１１７ 単結晶半導体層
１２１ イオン
１２２ レーザビーム

Claims (33)

  1. 単結晶半導体基板および支持基板を用意し、
    イオンドーピング装置により、加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記支持基板と前記単結晶半導体基板とを前記バッファ層を介して密着させることで、前記支持基板と前記単結晶半導体基板を貼り合わせ、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    前記支持基板に固定された前記単結晶半導体層を加熱しながら、前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再単結晶化させることを特徴とする半導体装置の作製方法。
  2. 単結晶半導体基板および支持基板を用意し、
    イオンドーピング装置により、加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記支持基板と前記単結晶半導体基板とを前記バッファ層を介して密着させることで、前記支持基板と前記単結晶半導体基板を貼り合わせ、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    前記支持基板に固定された前記単結晶半導体層を加熱しながら、前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層の前記レーザビームが照射されている領域の表面および表面近傍を溶融することで、前記単結晶半導体層を再単結晶化させることを特徴とする半導体装置の作製方法。
  3. 単結晶半導体基板および支持基板を用意し、
    イオンドーピング装置により、加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記支持基板と前記単結晶半導体基板とを前記バッファ層を介して密着させることで、前記支持基板と前記単結晶半導体基板を貼り合わせ、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    前記支持基板に固定された前記単結晶半導体層を加熱しながら、前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層の前記レーザビームが照射されている領域を表面から当該領域の厚さよりも浅い部分までを溶融することで、前記単結晶半導体層を再単結晶化させることを特徴とする半導体装置の作製方法。
  4. 単結晶半導体基板および支持基板を用意し、
    イオンドーピング装置により、加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記支持基板と前記単結晶半導体基板とを前記バッファ層を介して密着させることで、前記支持基板と前記単結晶半導体基板を貼り合わせ、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    前記支持基板に固定された前記単結晶半導体層を加熱しながら、前記支持基板に固定された前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層の前記レーザビームが照射されている領域を表面から深さ方向に全て溶融することで、前記単結晶半導体層を再単結晶化させることを特徴とする半導体装置の作製方法。
  5. 単結晶半導体基板および支持基板を用意し、
    イオンドーピング装置により、加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記支持基板と前記単結晶半導体基板とを前記バッファ層を介して密着させることで、前記支持基板と前記単結晶半導体基板を貼り合わせ、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    ４００℃以上であり、かつ支持基板の歪点以下の温度で、前記支持基板に固定された前記単結晶半導体層を加熱しながら前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再単結晶化させることを特徴とする半導体装置の作製方法。
  6. 単結晶半導体基板および支持基板を用意し、
    イオンドーピング装置により、加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記支持基板と前記単結晶半導体基板とを前記バッファ層を介して密着させることで、前記支持基板と前記単結晶半導体基板を貼り合わせ、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    ４００℃以上６５０℃以下で、前記支持基板に固定された前記単結晶半導体層を加熱しながら前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再単結晶化させることを特徴とする半導体装置の作製方法。
  7. 単結晶半導体基板および支持基板を用意し、
    イオンドーピング装置により、加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記支持基板と前記単結晶半導体基板とを前記バッファ層を介して密着させることで、前記支持基板と前記単結晶半導体基板を貼り合わせ、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    前記支持基板に固定された前記単結晶半導体層を加熱しながら、前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再単結晶化させ、
    前記レーザビームの照射によって前記単結晶半導体層が溶融している時間は、２００ナノ秒以上１０００ナノ秒以下であることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至３、および請求項７のいずれか１項において、
    ４００℃以上前記支持基板の歪点以下の温度で、前記単結晶半導体層が固定された前記支持基板を加熱しながら、前記支持基板に固定された前記単結晶半導体層にレーザビームを照射することを特徴とする半導体装置の作製方法。
  9. 請求項１乃至３、および請求項７のいずれか１項において、
    ４５０℃以上６５０℃以下の温度で、前記単結晶半導体層が固定された前記支持基板を加熱しながら、前記支持基板に固定された前記単結晶半導体層にレーザビームを照射することを特徴とする半導体装置の作製方法。
  10. 請求項１乃至９のいずれか１項において、
    前記不活性気体雰囲気中で、前記単結晶半導体層に前記レーザビームを照射することを特徴とする半導体装置の作製方法。
  11. 請求項１０において、
    前記不活性気体は、窒素ガスまたは希ガスであることを特徴とする半導体装置の作製方法。
  12. 請求項１０において、
    前記不活性気体は、酸素ガスの濃度が３０ｐｐｍ以下であることを特徴とする半導体装置の作製方法。
  13. 請求項１乃至１２のいずれか１項において、
    水素ガスを励起して、Ｈ３ ＋を含むプラズマを生成し、前記プラズマに含まれるイオンを加速して、前記単結晶半導体基板に照射することで、前記損傷領域を形成することを特徴とする半導体装置の作製方法。
  14. 請求項１乃至１３のいずれか１項において、
    前記支持基板は、歪み点が６５０℃以上６９０℃以下であることを特徴とする半導体装置の作製方法。
  15. 請求項１乃至１３のいずれか１項において、
    前記支持基板は、ガラス基板であることを特徴とする半導体装置の作製方法。
  16. 請求項１乃至１３のいずれか１項において、
    前記支持基板は、無アルカリガラス基板（商品名ＡＮ１００）、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名ＥＡＧＬＥＸＧ（登録商標））であることを特徴とする半導体装置の作製方法。
  17. 請求項１乃至１６のいずれか１項において、
    被照射面において前記レーザビームの断面形状は線状、正方形、または長方形であることを特徴とする半導体装置の作製方法。
  18. バッファ層を介して、ガラス基板に単結晶半導体層を固定し、
    当該ガラス基板の歪点以下の温度で前記ガラス基板に固定された前記単結晶半導体層を加熱し、かつ前記単結晶半導体層の一部にレーザビームを照射して、前記レーザビームが照射されている領域の前記単結晶半導体層を溶融させることで、前記レーザビームの照射領域と隣接する領域の単結晶半導体と結晶方位が揃った単結晶半導体に再単結晶化させることを特徴とする半導体装置の作製方法。
  19. ガラス基板上に単結晶半導体層を固定し、
    当該ガラス基板の歪点以下の温度で前記ガラス基板に固定された前記単結晶半導体層を加熱し、かつ前記単結晶半導体層の一部にレーザビームを照射して、前記レーザビームが照射されている領域の前記単結晶半導体層を溶融させることで、前記レーザビームの照射領域と隣接する領域の単結晶半導体と結晶方位が揃った単結晶半導体に再単結晶化させ、
    被照射面において、前記レーザビームの断面形状は正方形、長方形または線状であり、
    前記単結晶半導体層が固定された前記ガラス基板を移動しながら、前記レーザビームを照射することを特徴とする半導体装置の作製方法。
  20. バッファ層を介して、ガラス基板に単結晶半導体層を固定し、
    当該ガラス基板の歪点以下の温度で前記ガラス基板に固定された前記単結晶半導体層を加熱し、かつ前記単結晶半導体層の一部にレーザビームを照射して、下層に単結晶半導体を残したまま、上層を溶融させることで、前記上層を、前記下層の単結晶半導体と結晶方位が揃った単結晶半導体に再単結晶化させることを特徴とする半導体装置の作製方法。
  21. バッファ層を介して、ガラス基板に単結晶半導体層を固定し、
    当該ガラス基板の歪点以下の温度で前記ガラス基板に固定された前記単結晶半導体層を加熱し、かつ前記単結晶半導体層の一部にレーザビームを照射して、下層に単結晶半導体を残したまま、上層を溶融させることで、前記上層を、前記下層の単結晶半導体と結晶方位が揃った単結晶半導体に再単結晶化させ、
    前記レーザビームの断面形状は正方形、長方形または線状であり、
    前記単結晶半導体層が固定された前記ガラス基板を移動しながら、前記レーザビームを照射することを特徴とする半導体装置の作製方法。
  22. 請求項１８乃至２１のいずれか１項において、
    前記レーザビームを前記単結晶半導体層に照射することで、前記溶融されていた部分の再単結晶化とともに、当該部分の欠陥を修復する半導体装置の作製方法。
  23. 請求項１８乃至２２のいずれか１項において、
    前記ガラス基板は、無アルカリガラス基板（商品名ＡＮ１００）、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名ＥＡＧＬＥＸＧ（登録商標））であることを特徴とする半導体装置の作製方法。
  24. 請求項１８乃至２３のいずれか１項において、
    前記バッファ層は多層構造であり、前記単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層を有することを特徴とする半導体装置の作製方法。
  25. 請求項１８乃至２３のいずれか１項において、
    前記バッファ層は多層構造であり、窒化シリコン膜または窒化酸化シリコン膜を含むことを特徴とする半導体装置の作製方法。
  26. 請求項１８乃至２３のいずれか１項において、
    前記バッファ層は多層構造であり、前記ガラス基板または前記単結晶半導体層と接合する接合層を有することを特徴とする半導体装置の作製方法。
  27. 請求項１８乃至２３のいずれか１項において、
    前記バッファ層は多層構造であり、前記単結晶半導体層を酸化した酸化物膜を有することを特徴とする半導体装置の作製方法。
  28. 請求項１８乃至２３のいずれか１項において、
    前記バッファ層は多層構造であり、前記ガラス基板または前記単結晶半導体層と接合している接合層、および前記単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層とを有することを特徴とする半導体装置の作製方法。
  29. 請求項１８乃至２３のいずれか１項において、
    前記バッファ層は多層構造であり、前記ガラス基板と接合している接合層と、前記単結晶半導体層と接する絶縁膜と、前記接合層と前記絶縁膜の間に形成された前記単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層とを有することを特徴とする半導体装置の作製方法。
  30. 請求項２９において、
    前記単結晶半導体層に接する絶縁膜は、酸化シリコン膜または酸化窒化シリコン膜であることを特徴とする半導体装置の作製方法。
  31. 請求項２９において、
    前記単結晶半導体層に接する絶縁膜は、前記単結晶半導体層を酸化した酸化物膜であることを特徴とする半導体装置の作製方法。
  32. 請求項２９において、
    前記バリア層は、窒化シリコン膜または窒化酸化シリコン膜であることを特徴とする半導体装置の作製方法。
  33. 請求項１乃至３２のいずれか１項において、
    前記バッファ層は多層構造であり、前記単結晶半導体層に密着する絶縁膜を有し、前記絶縁膜はハロゲンを含むことを特徴とする半導体装置の作製方法。
JP2008254043A 2007-10-10 2008-09-30 半導体装置の作製方法 Withdrawn JP2009135430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008254043A JP2009135430A (ja) 2007-10-10 2008-09-30 半導体装置の作製方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007264912 2007-10-10
JP2007267265 2007-10-12
JP2007285598 2007-11-01
JP2008254043A JP2009135430A (ja) 2007-10-10 2008-09-30 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009135430A true JP2009135430A (ja) 2009-06-18
JP2009135430A5 JP2009135430A5 (ja) 2011-09-15

Family

ID=40583366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008254043A Withdrawn JP2009135430A (ja) 2007-10-10 2008-09-30 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US8772128B2 (ja)
JP (1) JP2009135430A (ja)
KR (1) KR20090037332A (ja)
CN (1) CN101409221B (ja)
TW (1) TWI450337B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077065A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd 熱処理装置
WO2012073844A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2016514364A (ja) * 2013-02-26 2016-05-19 ソイテックＳｏｉｔｅｃ 構造を処理するためのプロセス
WO2016136366A1 (ja) * 2015-02-27 2016-09-01 株式会社日本製鋼所 雰囲気形成装置および浮上搬送方法
JP2017011287A (ja) * 2009-07-03 2017-01-12 株式会社半導体エネルギー研究所 半導体装置
JP2017135394A (ja) * 2009-12-08 2017-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018042808A1 (ja) * 2016-08-29 2018-03-08 株式会社日本製鋼所 レーザ照射装置
JP2018060888A (ja) * 2016-10-04 2018-04-12 株式会社日本製鋼所 レーザ照射装置、半導体装置の製造方法、及び、レーザ照射装置の動作方法
JP2018060891A (ja) * 2016-10-04 2018-04-12 株式会社日本製鋼所 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法
WO2020208862A1 (ja) * 2019-04-11 2020-10-15 株式会社日本製鋼所 レーザ処理装置
JP2022184613A (ja) * 2021-06-01 2022-12-13 東京エレクトロン株式会社 処理システム及び処理方法
WO2023079648A1 (ja) * 2021-11-04 2023-05-11 Ｊｓｗアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及びディスプレイの製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
FR2931585B1 (fr) * 2008-05-26 2010-09-03 Commissariat Energie Atomique Traitement de surface par plasma d'azote dans un procede de collage direct
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
TWI513301B (zh) * 2010-06-02 2015-12-11 Sony Corp 半導體裝置，固態成像裝置及相機系統
CN102315266B (zh) * 2010-06-30 2013-08-28 中国科学院微电子研究所 半导体结构及其制造方法
US20120006395A1 (en) * 2010-07-08 2012-01-12 E. I. Du Pont De Nemours And Company Coated stainless steel substrate
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
FR2964111B1 (fr) * 2010-08-31 2013-01-25 Commissariat Energie Atomique Procede de collage direct entre deux plaques, comprenant une etape de formation d'une couche de protection temporaire a base d'azote
DE102011123071B4 (de) * 2010-10-20 2025-07-24 Siltronic Ag Wärmebehandelte Halbleiterscheibe aus einkristallinem Silizium
TWI500118B (zh) * 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
JP5985156B2 (ja) * 2011-04-04 2016-09-06 東京エレクトロン株式会社 半導体基板の超臨界乾燥方法及び装置
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
JP5729280B2 (ja) * 2011-11-30 2015-06-03 ヤマハ株式会社 静電型スピーカ
CN205159286U (zh) * 2012-12-31 2016-04-13 菲力尔系统公司 用于微辐射热计真空封装组件的晶片级封装的装置
US9583364B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
JP5880508B2 (ja) * 2013-09-24 2016-03-09 日本電気株式会社 配線基板およびその製造方法
US9202837B2 (en) * 2014-01-22 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Image-sensor device and method of manufacturing the same
US10069564B2 (en) * 2015-02-27 2018-09-04 The United States Of America As Represented By The Secretary Of The Navy Laser-induced plasma filaments for communication
DE102015006971A1 (de) * 2015-04-09 2016-10-13 Siltectra Gmbh Verfahren zum verlustarmen Herstellen von Mehrkomponentenwafern
CN104822219B (zh) * 2015-05-18 2017-09-19 京东方科技集团股份有限公司 等离子发生器、退火设备、镀膜结晶化设备及退火工艺
JP6594699B2 (ja) * 2015-08-18 2019-10-23 浜松ホトニクス株式会社 加工対象物切断方法及び加工対象物切断装置
US11297258B2 (en) * 2015-10-01 2022-04-05 Qualcomm Incorporated High dynamic range solid state image sensor and camera system
JP6215281B2 (ja) * 2015-10-27 2017-10-18 株式会社日本製鋼所 被処理体搬送装置、半導体製造装置および被処理体搬送方法
CN106895707A (zh) * 2015-12-17 2017-06-27 宁波英飞迈材料科技有限公司 一种热处理用衬底、衬底的制备方法和应用有该衬底的热处理装置
CN108028214B (zh) * 2015-12-30 2022-04-08 玛特森技术公司 用于毫秒退火系统的气体流动控制
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
KR20190096731A (ko) 2018-02-09 2019-08-20 현대자동차주식회사 반도체 장치용 소결 접합 방법
JP6932248B2 (ja) * 2018-04-09 2021-09-08 東京エレクトロン株式会社 レーザー加工装置、レーザー加工システム、およびレーザー加工方法
CN110734050A (zh) * 2018-07-21 2020-01-31 天津大学 一种通过酚醛树脂前驱体一步法制备高比能量氟化碳的方法
EP3608728B1 (fr) * 2018-08-08 2022-02-16 Nivarox-FAR S.A. Spiral thermocompensé coloré et son procédé de fabrication
KR102667308B1 (ko) * 2018-12-20 2024-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막 트랜지스터 기판의 제조 방법
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same
CN111906440A (zh) * 2020-07-28 2020-11-10 东莞市中麒光电技术有限公司 显示屏模块的制备方法
CN114079159B (zh) * 2020-08-13 2022-11-11 上海天马微电子有限公司 液晶天线
KR102238445B1 (ko) * 2020-12-04 2021-04-09 주식회사 사피엔반도체 접점 수가 감소한 픽셀구동회로
FR3120738B1 (fr) 2021-03-15 2023-11-24 Commissariat Energie Atomique Procede de modification d’un etat de contrainte d’au moins une couche semi-conductrice
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置
WO2024134607A1 (en) * 2022-12-22 2024-06-27 Nova Ltd. Secondary ion mass spectrometry analysis
TWI855504B (zh) * 2023-01-13 2024-09-11 南臺學校財團法人南臺科技大學 使具有金屬氧化物、銀及金屬氧化物之透明導電薄膜提高透光率與降低片電阻的方法
CN116532811A (zh) * 2023-06-02 2023-08-04 乐山无线电股份有限公司 一种提高碳化硅晶圆激光打标良率的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH0354532A (ja) * 1989-07-24 1991-03-08 Ricoh Co Ltd 光機能素子
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2003017411A (ja) * 2001-04-20 2003-01-17 Semiconductor Energy Lab Co Ltd レーザ照射装置、並びに半導体装置の作製方法
JP2004179653A (ja) * 2002-11-15 2004-06-24 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法、並びにレーザー処理装置
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
WO2005117123A1 (ja) * 2004-05-28 2005-12-08 Sumco Corporation Ｓｏｉ基板及びその製造方法
JP2006264804A (ja) * 2005-03-22 2006-10-05 Daiichi Shisetsu Kogyo Kk 大型フラットパネルの浮上ユニット及びこれを用いた非接触搬送装置

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383993A (en) * 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3349931B2 (ja) * 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3794876B2 (ja) * 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4522642B2 (ja) 2001-05-18 2010-08-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7087504B2 (en) * 2001-05-18 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by irradiating with a laser beam
JP4050503B2 (ja) 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
CN1172376C (zh) * 2001-12-29 2004-10-20 中国科学院上海微系统与信息技术研究所 一种类似绝缘层上硅结构的材料及制备方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
DE10224160A1 (de) * 2002-05-31 2003-12-18 Advanced Micro Devices Inc Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2004139944A (ja) 2002-10-21 2004-05-13 Applied Materials Inc イオン注入装置及び方法
US7232715B2 (en) * 2002-11-15 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor film and semiconductor device and laser processing apparatus
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Sumco 貼り合わせ基板の製造方法
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
JP2006086447A (ja) * 2004-09-17 2006-03-30 Sharp Corp 半導体薄膜の製造方法および半導体薄膜の製造装置
US7410882B2 (en) * 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
KR101123094B1 (ko) * 2004-10-13 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 에칭 방법 및 반도체장치의 제조방법
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7193294B2 (en) * 2004-12-03 2007-03-20 Toshiba Ceramics Co., Ltd. Semiconductor substrate comprising a support substrate which comprises a gettering site
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
KR101457656B1 (ko) * 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
US7799658B2 (en) * 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5404064B2 (ja) * 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH0354532A (ja) * 1989-07-24 1991-03-08 Ricoh Co Ltd 光機能素子
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2003017411A (ja) * 2001-04-20 2003-01-17 Semiconductor Energy Lab Co Ltd レーザ照射装置、並びに半導体装置の作製方法
JP2004179653A (ja) * 2002-11-15 2004-06-24 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法、並びにレーザー処理装置
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
WO2005117123A1 (ja) * 2004-05-28 2005-12-08 Sumco Corporation Ｓｏｉ基板及びその製造方法
JP2006264804A (ja) * 2005-03-22 2006-10-05 Daiichi Shisetsu Kogyo Kk 大型フラットパネルの浮上ユニット及びこれを用いた非接触搬送装置

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637130B2 (en) 2009-07-03 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US12272698B2 (en) 2009-07-03 2025-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising driver circuit
US11978741B2 (en) 2009-07-03 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US11257847B2 (en) 2009-07-03 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US10211231B2 (en) 2009-07-03 2019-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US10714503B2 (en) 2009-07-03 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US9837441B2 (en) 2009-07-03 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
JP2017011287A (ja) * 2009-07-03 2017-01-12 株式会社半導体エネルギー研究所 半導体装置
US9812465B2 (en) 2009-07-03 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
JP2011077065A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd 熱処理装置
JP2017135394A (ja) * 2009-12-08 2017-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9711655B2 (en) 2010-12-03 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8680522B2 (en) 2010-12-03 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9331208B2 (en) 2010-12-03 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10103277B2 (en) 2010-12-03 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film
US8669556B2 (en) 2010-12-03 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8994021B2 (en) 2010-12-03 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2012073844A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10916663B2 (en) 2010-12-03 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2016514364A (ja) * 2013-02-26 2016-05-19 ソイテックＳｏｉｔｅｃ 構造を処理するためのプロセス
US10446426B2 (en) 2015-02-27 2019-10-15 The Japan Steel Works, Ltd. Atmosphere formation apparatus and floatation conveyance method
WO2016136366A1 (ja) * 2015-02-27 2016-09-01 株式会社日本製鋼所 雰囲気形成装置および浮上搬送方法
JP2016162856A (ja) * 2015-02-27 2016-09-05 株式会社日本製鋼所 雰囲気形成装置および浮上搬送方法
WO2018042808A1 (ja) * 2016-08-29 2018-03-08 株式会社日本製鋼所 レーザ照射装置
US11688622B2 (en) 2016-08-29 2023-06-27 Jsw Aktina System Co., Ltd Laser irradiation apparatus
US12148644B2 (en) 2016-08-29 2024-11-19 Jsw Aktina System Co., Ltd Laser irradiation apparatus
JP2018037449A (ja) * 2016-08-29 2018-03-08 株式会社日本製鋼所 レーザ照射装置
TWI716608B (zh) * 2016-10-04 2021-01-21 日商日本製鋼所股份有限公司 雷射照射裝置、半導體裝置的製造方法以及雷射照射裝置的動作方法
JP2018060891A (ja) * 2016-10-04 2018-04-12 株式会社日本製鋼所 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法
US10658185B2 (en) 2016-10-04 2020-05-19 The Japan Steel Works, Ltd. Laser irradiation apparatus, method for manufacturing semiconductor device, and method for operating laser irradiation apparatus
WO2018066172A1 (ja) * 2016-10-04 2018-04-12 株式会社日本製鋼所 レーザ照射装置、半導体装置の製造方法、及び、レーザ照射装置の動作方法
JP2018060888A (ja) * 2016-10-04 2018-04-12 株式会社日本製鋼所 レーザ照射装置、半導体装置の製造方法、及び、レーザ照射装置の動作方法
WO2020208862A1 (ja) * 2019-04-11 2020-10-15 株式会社日本製鋼所 レーザ処理装置
JP7306860B2 (ja) 2019-04-11 2023-07-11 Ｊｓｗアクティナシステム株式会社 レーザ処理装置
TWI813819B (zh) * 2019-04-11 2023-09-01 日商Ｊｓｗ阿克迪納系統股份有限公司 雷射處理裝置
US11964342B2 (en) 2019-04-11 2024-04-23 Jsw Aktina System Co., Ltd. Laser processing apparatus
JP2020174134A (ja) * 2019-04-11 2020-10-22 株式会社日本製鋼所 レーザ処理装置
JP2022184613A (ja) * 2021-06-01 2022-12-13 東京エレクトロン株式会社 処理システム及び処理方法
JP7637566B2 (ja) 2021-06-01 2025-02-28 東京エレクトロン株式会社 処理システム及び処理方法
WO2023079648A1 (ja) * 2021-11-04 2023-05-11 Ｊｓｗアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及びディスプレイの製造方法

Also Published As

Publication number Publication date
KR20090037332A (ko) 2009-04-15
US20090111244A1 (en) 2009-04-30
US8772128B2 (en) 2014-07-08
CN101409221B (zh) 2012-10-10
TWI450337B (zh) 2014-08-21
TW200931536A (en) 2009-07-16
CN101409221A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
JP5523693B2 (ja) 半導体基板の作製方法
CN101409221B (zh) 制造半导体器件的方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5688203B2 (ja) 半導体基板の作製方法
US8324086B2 (en) Method for manufacturing a semiconductor substrate by laser irradiation
JP5619474B2 (ja) Ｓｏｉ基板の作製方法
JP5250228B2 (ja) 半導体装置の作製方法
US8741740B2 (en) Method for manufacturing SOI substrate
JP2009111375A (ja) 半導体装置の作製方法
KR20100085840A (ko) Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140306