JPH1197379A - 半導体基板及び半導体基板の製造方法 - Google Patents
半導体基板及び半導体基板の製造方法Info
- Publication number
- JPH1197379A JPH1197379A JP14793998A JP14793998A JPH1197379A JP H1197379 A JPH1197379 A JP H1197379A JP 14793998 A JP14793998 A JP 14793998A JP 14793998 A JP14793998 A JP 14793998A JP H1197379 A JPH1197379 A JP H1197379A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- manufacturing
- semiconductor
- heat treatment
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 信頼性の向上を実現した半導体基板を提供す
ること、並びに高品質の半導体基板を歩留まりの低下を
来たすことなく製造できるようにすること。 【解決手段】 （ａ）単結晶シリコン基板１１上に汚染
保護膜１２を形成する保護膜形成工程、（ｂ）単結晶シ
リコン基板１１にイオン注入層１３を形成するイオン注
入工程、（ｃ）汚染保護膜１２を除去する保護膜除去工
程、（ｄ）ベース基板１４上に絶縁膜１５を形成する絶
縁膜形成工程、（ｅ）・（ｆ）単結晶シリコン基板１１
のイオン注入側の表面並びにベース基板１４側の絶縁膜
１５の表面に親水化処理を施す親水化処理工程、（ｇ）
単結晶シリコン基板１１及びベース基板１４を親水化処
理面で貼り合わせる貼り合わせ工程、（ｈ）熱処理によ
り単結晶シリコン基板１１をイオン注入層１３部分で剥
離して単結晶シリコン薄膜１１ｂを形成する剥離工程な
どを行い、ＳＯＩ基板１６を完成させる。
ること、並びに高品質の半導体基板を歩留まりの低下を
来たすことなく製造できるようにすること。 【解決手段】 （ａ）単結晶シリコン基板１１上に汚染
保護膜１２を形成する保護膜形成工程、（ｂ）単結晶シ
リコン基板１１にイオン注入層１３を形成するイオン注
入工程、（ｃ）汚染保護膜１２を除去する保護膜除去工
程、（ｄ）ベース基板１４上に絶縁膜１５を形成する絶
縁膜形成工程、（ｅ）・（ｆ）単結晶シリコン基板１１
のイオン注入側の表面並びにベース基板１４側の絶縁膜
１５の表面に親水化処理を施す親水化処理工程、（ｇ）
単結晶シリコン基板１１及びベース基板１４を親水化処
理面で貼り合わせる貼り合わせ工程、（ｈ）熱処理によ
り単結晶シリコン基板１１をイオン注入層１３部分で剥
離して単結晶シリコン薄膜１１ｂを形成する剥離工程な
どを行い、ＳＯＩ基板１６を完成させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ベース基板上に、
そのベース基板と電気的に絶縁した状態で素子形成用の
半導体層を設けて成る半導体基板及びその製造方法に関
する。
そのベース基板と電気的に絶縁した状態で素子形成用の
半導体層を設けて成る半導体基板及びその製造方法に関
する。
【０００２】
【従来の技術】この種の半導体基板としては、例えば、
半導体層としてシリコン単結晶膜を設ける構成のＳＯＩ
（Silicon On Insulator）基板がある。これは、シリコ
ン基板上に絶縁用の酸化膜を形成すると共に、その上に
シリコン単結晶膜を形成した構造を有するもので、この
ような半導体基板を用いることにより、基板との絶縁分
離工程を別途に実施する必要がなくなり、分離性能が良
く、高い集積度でシリコン単結晶膜に素子を形成して集
積回路を作り込むことができるものである。
半導体層としてシリコン単結晶膜を設ける構成のＳＯＩ
（Silicon On Insulator）基板がある。これは、シリコ
ン基板上に絶縁用の酸化膜を形成すると共に、その上に
シリコン単結晶膜を形成した構造を有するもので、この
ような半導体基板を用いることにより、基板との絶縁分
離工程を別途に実施する必要がなくなり、分離性能が良
く、高い集積度でシリコン単結晶膜に素子を形成して集
積回路を作り込むことができるものである。
【０００３】このようなＳＯＩ構造のためのシリコン単
結晶膜の製造方法としては、従来より種々の方法が採用
されているが、その中で以下のような３段階の工程を経
て製造するようにした半導体薄膜製造技術が特開平５−
２１１１２８号公報に開示されている。以下に、その製
造方法について図８を用いて説明する。
結晶膜の製造方法としては、従来より種々の方法が採用
されているが、その中で以下のような３段階の工程を経
て製造するようにした半導体薄膜製造技術が特開平５−
２１１１２８号公報に開示されている。以下に、その製
造方法について図８を用いて説明する。
【０００４】まず、第１段階として、上面に酸化膜など
の汚染保護膜１ａが成膜された半導体基板材料１中へ、
その汚染保護膜１ａ側から水素ガス若しくは希ガスをイ
オン注入することにより（図８（ａ）参照）、半導体基
板材料１の所定深さに注入イオンが分布したイオン注入
領域２を形成する。次に、第２段階として、この半導体
基板材料１のイオン注入側の面に、少なくとも１つの剛
性材料から形成されたベース基板３を貼り合わせ法など
により結合させる（図８（ｂ）参照）。この場合のベー
ス基板３は半導体製の基板を用いることが可能で最終的
にＳＯＩ基板を形成させるという点では、酸化膜のよう
な絶縁膜４を成膜させた状態としておくことが望まし
い。
の汚染保護膜１ａが成膜された半導体基板材料１中へ、
その汚染保護膜１ａ側から水素ガス若しくは希ガスをイ
オン注入することにより（図８（ａ）参照）、半導体基
板材料１の所定深さに注入イオンが分布したイオン注入
領域２を形成する。次に、第２段階として、この半導体
基板材料１のイオン注入側の面に、少なくとも１つの剛
性材料から形成されたベース基板３を貼り合わせ法など
により結合させる（図８（ｂ）参照）。この場合のベー
ス基板３は半導体製の基板を用いることが可能で最終的
にＳＯＩ基板を形成させるという点では、酸化膜のよう
な絶縁膜４を成膜させた状態としておくことが望まし
い。
【０００５】さらに、第３段階として、半導体基板材料
１及びベース基板３の一対物に対して熱処理を施すこと
により、イオン注入領域２に形成されるマイクロボイド
（微小気泡）部分を境界として半導体基板材料１と薄膜
部分が分離するように剥離し、ベース基板３上に絶縁膜
４などを介してシリコン単結晶膜５が接着された構造の
ＳＯＩ基板６が形成される（図８（ｃ）参照）。
１及びベース基板３の一対物に対して熱処理を施すこと
により、イオン注入領域２に形成されるマイクロボイド
（微小気泡）部分を境界として半導体基板材料１と薄膜
部分が分離するように剥離し、ベース基板３上に絶縁膜
４などを介してシリコン単結晶膜５が接着された構造の
ＳＯＩ基板６が形成される（図８（ｃ）参照）。
【０００６】実際には、剥離された面には数ｎｍ程度の
表面段差及び欠陥層が存在するため、その剥離面に研磨
処理及びエッチング処理などを施してシリコン単結晶膜
５を平坦に仕上げると共に所定膜厚（例えば０．１μ
ｍ）に調整してＳＯＩ基板６を完成させるものである
（図８（ｄ）参照）。
表面段差及び欠陥層が存在するため、その剥離面に研磨
処理及びエッチング処理などを施してシリコン単結晶膜
５を平坦に仕上げると共に所定膜厚（例えば０．１μ
ｍ）に調整してＳＯＩ基板６を完成させるものである
（図８（ｄ）参照）。
【０００７】
【発明が解決しようとする課題】ところで、上記のよう
な工程を経てＳＯＩ基板６を製造する場合、実際には以
下に述べるような問題点が発生することがある。即ち、
図９に示すように、前述した第３段階の熱処理工程にお
いて、前記マイクロボイド部分での剥離現象が生じたに
もかかわらず、本来はベース基板３側のシリコン単結晶
膜５となるべき半導体基板材料１側の剥離想定領域が、
当該半導体基板材料１側に部分的に残置されたままにな
るという現象が発生することがある（残置部分に符号Ｑ
を付して示す）。この結果、ベース基板３上には不均一
に剥離したシリコン層が付着した状態となる。このよう
な現象が発生した場合には、ＳＯＩ基板６の大幅な品質
悪化を来たすと共に、歩留まりが悪化するという問題点
が出てくる。尚、図９では、残置部分Ｑが発生する現象
を、作図上の制約から摸式的に示したが、実際には半導
体基板材料１の全域に分散した多数箇所で発生するもの
である。
な工程を経てＳＯＩ基板６を製造する場合、実際には以
下に述べるような問題点が発生することがある。即ち、
図９に示すように、前述した第３段階の熱処理工程にお
いて、前記マイクロボイド部分での剥離現象が生じたに
もかかわらず、本来はベース基板３側のシリコン単結晶
膜５となるべき半導体基板材料１側の剥離想定領域が、
当該半導体基板材料１側に部分的に残置されたままにな
るという現象が発生することがある（残置部分に符号Ｑ
を付して示す）。この結果、ベース基板３上には不均一
に剥離したシリコン層が付着した状態となる。このよう
な現象が発生した場合には、ＳＯＩ基板６の大幅な品質
悪化を来たすと共に、歩留まりが悪化するという問題点
が出てくる。尚、図９では、残置部分Ｑが発生する現象
を、作図上の制約から摸式的に示したが、実際には半導
体基板材料１の全域に分散した多数箇所で発生するもの
である。
【０００８】上記のような現象は、半導体基板材料１及
びベース基板３間の貼り合わせが、その貼り合わせ領域
の全体で均一に行われていないために発生すると想定さ
れる。このような貼り合わせ状態の欠陥の原因として
は、現在のところ、イオン注入工程の実行に伴い、半導
体基板材料１上の汚染保護膜１ａの平坦性が損なわれる
ことや、汚染物が汚染保護膜の表面付近に偏析した状態
で残存することなどが考えられる。また、このような貼
り合わせ欠陥が内在した状態では、図９に示すような現
象が発生しなかった場合でも、絶縁膜３とシリコン単結
晶膜との間の接合強度が不十分になる恐れがあり、これ
がＳＯＩ基板６の信頼性を低下させる原因になる。
びベース基板３間の貼り合わせが、その貼り合わせ領域
の全体で均一に行われていないために発生すると想定さ
れる。このような貼り合わせ状態の欠陥の原因として
は、現在のところ、イオン注入工程の実行に伴い、半導
体基板材料１上の汚染保護膜１ａの平坦性が損なわれる
ことや、汚染物が汚染保護膜の表面付近に偏析した状態
で残存することなどが考えられる。また、このような貼
り合わせ欠陥が内在した状態では、図９に示すような現
象が発生しなかった場合でも、絶縁膜３とシリコン単結
晶膜との間の接合強度が不十分になる恐れがあり、これ
がＳＯＩ基板６の信頼性を低下させる原因になる。
【０００９】そこで、本発明の目的は、第１に、ベース
基板とこのベース基板上に電気的に絶縁された状態で設
けられた半導体層との接合強度を大になし得て信頼性の
向上を実現できる半導体基板を提供することにあり、第
２に、高品質の半導体基板を歩留まりの低下を来たすこ
となく製造できるようになる半導体基板の製造方法を提
供することにある。
基板とこのベース基板上に電気的に絶縁された状態で設
けられた半導体層との接合強度を大になし得て信頼性の
向上を実現できる半導体基板を提供することにあり、第
２に、高品質の半導体基板を歩留まりの低下を来たすこ
となく製造できるようになる半導体基板の製造方法を提
供することにある。
【００１０】
【課題を解決するための手段】請求項１記載の発明のよ
うに、ベース基板（１４）上に、これと電気的に絶縁し
た状態で素子形成用の半導体層（１１ｂ）を設ける構成
とした半導体基板において、半導体層（１１ｂ）とベー
ス基板（１４）とを、直接または自然酸化膜（１１ａ、
１４ａ）を介して接合する構成とした場合には、それら
の間の接合強度が大きくなるものであり、その信頼性が
向上するようになる。
うに、ベース基板（１４）上に、これと電気的に絶縁し
た状態で素子形成用の半導体層（１１ｂ）を設ける構成
とした半導体基板において、半導体層（１１ｂ）とベー
ス基板（１４）とを、直接または自然酸化膜（１１ａ、
１４ａ）を介して接合する構成とした場合には、それら
の間の接合強度が大きくなるものであり、その信頼性が
向上するようになる。
【００１１】請求項３記載の半導体基板の製造方法によ
れば、保護膜形成工程において、ベース基板（１４）と
は別途に用意された半導体基板材料（１１）上に汚染保
護膜（１２）が形成される共に、イオン注入工程におい
て、上記半導体基板材料（１１）に対し前記汚染保護膜
（１２）側からイオン注入を行われてイオン注入層（１
３）が形成されるものであり、そのイオン注入層（１
３）は、当該半導体基板材料（１１）の表面と平行な分
布状態となる。
れば、保護膜形成工程において、ベース基板（１４）と
は別途に用意された半導体基板材料（１１）上に汚染保
護膜（１２）が形成される共に、イオン注入工程におい
て、上記半導体基板材料（１１）に対し前記汚染保護膜
（１２）側からイオン注入を行われてイオン注入層（１
３）が形成されるものであり、そのイオン注入層（１
３）は、当該半導体基板材料（１１）の表面と平行な分
布状態となる。
【００１２】次いで、保護膜除去工程において、半導体
基板材料（１１）上の汚染保護膜（１２）が除去された
後に、親水化処理工程において、半導体基板材料（１
１）のイオン注入側の表面、並びに前記ベース基板（１
４）の表面に親水化処理が施され、さらに、貼り合わせ
工程において、上記半導体基板材料（１１）及びベース
基板（１４）が親水化処理面で貼り合わされる。この後
には、剥離工程において熱処理が施されるものであり、
この熱処理に伴い、半導体基板材料（１１）にあって
は、イオン注入層（１３）により形成される欠陥層領域
部分で微小気泡が凝集してマクロな気泡を生じ、これに
より当該欠陥層領域部分を境界とした剥離が生ずる。こ
の結果、薄膜状の半導体層（１１ｂ）がベース基板（１
４）上に電気的に絶縁された状態で積層された基板構造
（ＳＯＩ構造に相当）を形成できることになる。
基板材料（１１）上の汚染保護膜（１２）が除去された
後に、親水化処理工程において、半導体基板材料（１
１）のイオン注入側の表面、並びに前記ベース基板（１
４）の表面に親水化処理が施され、さらに、貼り合わせ
工程において、上記半導体基板材料（１１）及びベース
基板（１４）が親水化処理面で貼り合わされる。この後
には、剥離工程において熱処理が施されるものであり、
この熱処理に伴い、半導体基板材料（１１）にあって
は、イオン注入層（１３）により形成される欠陥層領域
部分で微小気泡が凝集してマクロな気泡を生じ、これに
より当該欠陥層領域部分を境界とした剥離が生ずる。こ
の結果、薄膜状の半導体層（１１ｂ）がベース基板（１
４）上に電気的に絶縁された状態で積層された基板構造
（ＳＯＩ構造に相当）を形成できることになる。
【００１３】このような製造方法によれば、半導体基板
材料（１１）とベース基板（１４）とを貼り合わせるた
めの貼り合わせ工程が行われる前に、当該半導体基板材
料（１１）上の汚染保護膜（１２）が除去されることに
なるから、イオン注入工程の実行に伴い、当該汚染保護
膜（１２）の平坦性が損なわれたり、或いは汚染保護膜
（１２）の表面付近に汚染物が偏析した状態で残存する
ような状況に陥った場合であっても、半導体基板材料
（１１）及びベース基板（１４）間の貼り合わせ状態
を、その貼り合わせ領域の全体で均一な状態にすること
ができるようになる。
材料（１１）とベース基板（１４）とを貼り合わせるた
めの貼り合わせ工程が行われる前に、当該半導体基板材
料（１１）上の汚染保護膜（１２）が除去されることに
なるから、イオン注入工程の実行に伴い、当該汚染保護
膜（１２）の平坦性が損なわれたり、或いは汚染保護膜
（１２）の表面付近に汚染物が偏析した状態で残存する
ような状況に陥った場合であっても、半導体基板材料
（１１）及びベース基板（１４）間の貼り合わせ状態
を、その貼り合わせ領域の全体で均一な状態にすること
ができるようになる。
【００１４】この結果、剥離工程の実行時において、半
導体基板材料（１１）の剥離現象が欠陥層領域部分の全
体で均一に進行するようになるため、従来のように、本
来はベース基板（１４）上の半導体層（１１ｂ）となる
べき半導体基板材料（１１）側の剥離想定領域が、当該
半導体基板材料（１１）側に部分的に残置されたままに
なる現象が発生することがなくなる。このため、製造対
象の半導体基板の品質を高めることができると共に、歩
留まりが向上するようになる。
導体基板材料（１１）の剥離現象が欠陥層領域部分の全
体で均一に進行するようになるため、従来のように、本
来はベース基板（１４）上の半導体層（１１ｂ）となる
べき半導体基板材料（１１）側の剥離想定領域が、当該
半導体基板材料（１１）側に部分的に残置されたままに
なる現象が発生することがなくなる。このため、製造対
象の半導体基板の品質を高めることができると共に、歩
留まりが向上するようになる。
【００１５】請求項４記載の半導体基板の製造方法のよ
うに、半導体基板材料（１１）とベース基板（１４）と
の接合強度が、剥離工程での熱処理により剥離現象が生
起される際に前記イオン注入層（１３）で生ずる内部ガ
ス膨張による応力より大きくなるように構成された場合
には、当該剥離工程において良好な剥離現象を期待でき
るようになる。
うに、半導体基板材料（１１）とベース基板（１４）と
の接合強度が、剥離工程での熱処理により剥離現象が生
起される際に前記イオン注入層（１３）で生ずる内部ガ
ス膨張による応力より大きくなるように構成された場合
には、当該剥離工程において良好な剥離現象を期待でき
るようになる。
【００１６】請求項５記載の製造方法のように、貼り合
わせ工程で貼り合わされた半導体基板材料（１１）とベ
ース基板（１４）との一体物に対して、イオン注入層
（１３）により形成される欠陥層領域部分での剥離現象
が生じない低温下で熱処理を施して両者間の接合強度を
向上させるという熱処理を施した後に剥離工程を行うよ
うに構成された場合には、それら半導体基板材料（１
１）とベース基板（１４）との接合強度を、剥離工程で
の熱処理により剥離現象が生起される際にイオン注入層
（１３）で生ずる内部ガス膨張による応力より大きくす
ることが可能となり、結果的に当該剥離工程において良
好な剥離現象を期待できるようになる。
わせ工程で貼り合わされた半導体基板材料（１１）とベ
ース基板（１４）との一体物に対して、イオン注入層
（１３）により形成される欠陥層領域部分での剥離現象
が生じない低温下で熱処理を施して両者間の接合強度を
向上させるという熱処理を施した後に剥離工程を行うよ
うに構成された場合には、それら半導体基板材料（１
１）とベース基板（１４）との接合強度を、剥離工程で
の熱処理により剥離現象が生起される際にイオン注入層
（１３）で生ずる内部ガス膨張による応力より大きくす
ることが可能となり、結果的に当該剥離工程において良
好な剥離現象を期待できるようになる。
【００１７】請求項６記載の半導体基板の製造方法によ
れば、親水化処理工程において、前記半導体基板材料
（１１）のイオン注入側の表面、並びに前記ベース基板
（１４）の表面に自然酸化膜（１１ａ、１４ａ）が形成
されることになる。このため、その後に貼り合わせ工
程、剥離工程を経て製造された半導体基板にあっては、
その半導体層（１１ｂ）とベース基板（１４）とが自然
酸化膜（１１ａ、１４ａ）を介して接合された状態なる
から、それら半導体層（１１ｂ）及びベース基板（１
４）間の接合強度が大きくなって、その信頼性が向上す
るようになる。
れば、親水化処理工程において、前記半導体基板材料
（１１）のイオン注入側の表面、並びに前記ベース基板
（１４）の表面に自然酸化膜（１１ａ、１４ａ）が形成
されることになる。このため、その後に貼り合わせ工
程、剥離工程を経て製造された半導体基板にあっては、
その半導体層（１１ｂ）とベース基板（１４）とが自然
酸化膜（１１ａ、１４ａ）を介して接合された状態なる
から、それら半導体層（１１ｂ）及びベース基板（１
４）間の接合強度が大きくなって、その信頼性が向上す
るようになる。
【００１８】請求項７記載の半導体基板の製造方法によ
れば、親水化処理工程において、前記半導体基板材料
（１１）のイオン注入側の表面、並びに前記ベース基板
（１４）の表面に水酸基が付着されることになり、この
水酸基が半導体基板材料（１１）及びベース基板（１
４）間の接合を促進するように作用する。このような親
水化処理工程及びその後の貼り合わせ工程、剥離工程を
経て製造された半導体基板にあっては、その半導体層
（１１ｂ）とベース基板（１４）とが直接的に接合され
た状態となるから、それら半導体層（１１ｂ）及びベー
ス基板（１４）間の接合強度が大きくなって、その信頼
性が向上するようになる。
れば、親水化処理工程において、前記半導体基板材料
（１１）のイオン注入側の表面、並びに前記ベース基板
（１４）の表面に水酸基が付着されることになり、この
水酸基が半導体基板材料（１１）及びベース基板（１
４）間の接合を促進するように作用する。このような親
水化処理工程及びその後の貼り合わせ工程、剥離工程を
経て製造された半導体基板にあっては、その半導体層
（１１ｂ）とベース基板（１４）とが直接的に接合され
た状態となるから、それら半導体層（１１ｂ）及びベー
ス基板（１４）間の接合強度が大きくなって、その信頼
性が向上するようになる。
【００１９】請求項８記載の半導体基板の製造方法によ
れば、保護膜形成工程において、ベース基板（１４）と
は別途に用意された半導体基板材料（１１）上に汚染保
護膜（１２）が形成される共に、イオン注入工程におい
て、上記半導体基板材料（１１）に対し前記汚染保護膜
（１２）側からイオン注入を行われてイオン注入層（１
３）が形成されるものであり、そのイオン注入層（１
３）は、当該半導体基板材料（１１）の表面と平行な分
布状態となる。
れば、保護膜形成工程において、ベース基板（１４）と
は別途に用意された半導体基板材料（１１）上に汚染保
護膜（１２）が形成される共に、イオン注入工程におい
て、上記半導体基板材料（１１）に対し前記汚染保護膜
（１２）側からイオン注入を行われてイオン注入層（１
３）が形成されるものであり、そのイオン注入層（１
３）は、当該半導体基板材料（１１）の表面と平行な分
布状態となる。
【００２０】次いで、保護膜除去工程において、半導体
基板材料（１１）上の汚染保護膜（１２）の上面部分が
除去された後に、親水化処理工程において、半導体基板
材料（１１）の汚染保護膜（１２）の表面、並びに前記
ベース基板（１４）の表面に親水化処理が施され、さら
に、貼り合わせ工程において、上記半導体基板材料（１
１）及びベース基板（１４）が親水化処理面で貼り合わ
される。この後には、剥離工程において熱処理が施され
るものであり、この熱処理に伴い、半導体基板材料（１
１）にあっては、イオン注入層（１３）により形成され
る欠陥層領域部分で微小気泡が凝集してマクロな気泡を
生じ、これにより当該欠陥層領域部分を境界とした剥離
が生ずる。この結果、薄膜状の半導体層（１１ｂ）がベ
ース基板（１４）上に電気的に絶縁された状態で積層さ
れた基板構造（ＳＯＩ構造に相当）を形成できることに
なる。
基板材料（１１）上の汚染保護膜（１２）の上面部分が
除去された後に、親水化処理工程において、半導体基板
材料（１１）の汚染保護膜（１２）の表面、並びに前記
ベース基板（１４）の表面に親水化処理が施され、さら
に、貼り合わせ工程において、上記半導体基板材料（１
１）及びベース基板（１４）が親水化処理面で貼り合わ
される。この後には、剥離工程において熱処理が施され
るものであり、この熱処理に伴い、半導体基板材料（１
１）にあっては、イオン注入層（１３）により形成され
る欠陥層領域部分で微小気泡が凝集してマクロな気泡を
生じ、これにより当該欠陥層領域部分を境界とした剥離
が生ずる。この結果、薄膜状の半導体層（１１ｂ）がベ
ース基板（１４）上に電気的に絶縁された状態で積層さ
れた基板構造（ＳＯＩ構造に相当）を形成できることに
なる。
【００２１】このような製造方法によれば、半導体基板
材料（１１）とベース基板（１４）とを貼り合わせるた
めの貼り合わせ工程が行われる前に、当該半導体基板材
料（１１）上の汚染保護膜（１２）の上面部分が除去さ
れることになるから、イオン注入工程の実行に伴い、当
該汚染保護膜（１２）の平坦性が損なわれたり、或いは
汚染保護膜（１２）の表面付近に汚染物が偏析した状態
で残存するような状況に陥った場合であっても、半導体
基板材料（１１）及びベース基板（１４）間の貼り合わ
せ状態を、その貼り合わせ領域の全体で均一な状態にす
ることができるようになる。
材料（１１）とベース基板（１４）とを貼り合わせるた
めの貼り合わせ工程が行われる前に、当該半導体基板材
料（１１）上の汚染保護膜（１２）の上面部分が除去さ
れることになるから、イオン注入工程の実行に伴い、当
該汚染保護膜（１２）の平坦性が損なわれたり、或いは
汚染保護膜（１２）の表面付近に汚染物が偏析した状態
で残存するような状況に陥った場合であっても、半導体
基板材料（１１）及びベース基板（１４）間の貼り合わ
せ状態を、その貼り合わせ領域の全体で均一な状態にす
ることができるようになる。
【００２２】この結果、剥離工程の実行時において、半
導体基板材料（１１）の剥離現象が欠陥層領域部分の全
体で均一に進行するようになるため、従来のように、本
来はベース基板（１４）上の半導体層（１１ｂ）となる
べき半導体基板材料（１１）側の剥離想定領域が、当該
半導体基板材料（１１）側に部分的に残置されたままに
なる現象が発生することがなくなる。このため、製造対
象の半導体基板の品質を高めることができると共に、歩
留まりが向上するようになる。
導体基板材料（１１）の剥離現象が欠陥層領域部分の全
体で均一に進行するようになるため、従来のように、本
来はベース基板（１４）上の半導体層（１１ｂ）となる
べき半導体基板材料（１１）側の剥離想定領域が、当該
半導体基板材料（１１）側に部分的に残置されたままに
なる現象が発生することがなくなる。このため、製造対
象の半導体基板の品質を高めることができると共に、歩
留まりが向上するようになる。
【００２３】請求項９記載の半導体基板の製造方法のよ
うに、半導体基板材料（１１）とベース基板（１４）と
の接合強度が、剥離工程での熱処理により剥離現象が生
起される際に前記イオン注入層（１３）で生ずる内部ガ
ス膨張による応力より大きくなるように構成された場合
には、当該剥離工程において良好な剥離現象を期待でき
るようになる。
うに、半導体基板材料（１１）とベース基板（１４）と
の接合強度が、剥離工程での熱処理により剥離現象が生
起される際に前記イオン注入層（１３）で生ずる内部ガ
ス膨張による応力より大きくなるように構成された場合
には、当該剥離工程において良好な剥離現象を期待でき
るようになる。
【００２４】請求項１０記載の半導体基板の製造方法の
ように、汚染保護膜（１２）の上面部分を除去するため
の前記保護膜除去工程において、化学エッチング、若し
くは化学エッチングと機械的研磨とを組み合わせること
により、上記汚染保護膜（１２）における汚染領域の除
去並びにその表面の平坦化を行う構成とした場合には、
汚染保護膜（１２）表面の平坦性が高められるようにな
るため、その汚染保護膜（１２）を介して貼り合わされ
る半導体基板材料（１１）とベース基板（１４）との接
合強度を十分に高め得るようになる。
ように、汚染保護膜（１２）の上面部分を除去するため
の前記保護膜除去工程において、化学エッチング、若し
くは化学エッチングと機械的研磨とを組み合わせること
により、上記汚染保護膜（１２）における汚染領域の除
去並びにその表面の平坦化を行う構成とした場合には、
汚染保護膜（１２）表面の平坦性が高められるようにな
るため、その汚染保護膜（１２）を介して貼り合わされ
る半導体基板材料（１１）とベース基板（１４）との接
合強度を十分に高め得るようになる。
【００２５】請求項１１記載の製造方法のように、貼り
合わせ工程で貼り合わされた半導体基板材料（１１）と
ベース基板（１４）との一体物に対して、イオン注入層
（１３）により形成される欠陥層領域部分での剥離現象
が生じない低温下で熱処理を施して両者間の接合強度を
向上させるという熱処理を施した後に剥離工程を行うよ
うに構成された場合には、それら半導体基板材料（１
１）とベース基板（１４）との接合強度を、剥離工程で
の熱処理により剥離現象が生起される際にイオン注入層
（１３）で生ずる内部ガス膨張による応力より大きくす
ることが可能となり、結果的に当該剥離工程において良
好な剥離現象を期待できるようになる。
合わせ工程で貼り合わされた半導体基板材料（１１）と
ベース基板（１４）との一体物に対して、イオン注入層
（１３）により形成される欠陥層領域部分での剥離現象
が生じない低温下で熱処理を施して両者間の接合強度を
向上させるという熱処理を施した後に剥離工程を行うよ
うに構成された場合には、それら半導体基板材料（１
１）とベース基板（１４）との接合強度を、剥離工程で
の熱処理により剥離現象が生起される際にイオン注入層
（１３）で生ずる内部ガス膨張による応力より大きくす
ることが可能となり、結果的に当該剥離工程において良
好な剥離現象を期待できるようになる。
【００２６】請求項１５記載の半導体基板の製造方法に
よれば、熱処理工程において、剥離工程での熱処理温度
より高温の熱処理を行うことにより、半導体基板材料
（１１）及びベース基板（１４）間の貼り合わせ面の接
合強度が増大されるようになるから、製造対象の半導体
基板における半導体層（１１ｂ）及びベース基板（１
４）間の接合強度が大きくなって、その信頼性をさらに
向上させ得るようになる。
よれば、熱処理工程において、剥離工程での熱処理温度
より高温の熱処理を行うことにより、半導体基板材料
（１１）及びベース基板（１４）間の貼り合わせ面の接
合強度が増大されるようになるから、製造対象の半導体
基板における半導体層（１１ｂ）及びベース基板（１
４）間の接合強度が大きくなって、その信頼性をさらに
向上させ得るようになる。
【００２７】請求項２１或いは２２に記載の半導体基板
の製造方法のように、前述した剥離工程での熱処理或い
は熱処理工程での熱処理にランプアニール装置或いはレ
ーザ照射アニール装置などの昇温レートが高いアニール
装置を利用する場合には、それらの熱処理時におけるス
ループットを向上させ得るようになる。尚、このような
アニール装置の利用が可能になるのは、欠陥層領域部分
での剥離現象が瞬間的に発生するからである。
の製造方法のように、前述した剥離工程での熱処理或い
は熱処理工程での熱処理にランプアニール装置或いはレ
ーザ照射アニール装置などの昇温レートが高いアニール
装置を利用する場合には、それらの熱処理時におけるス
ループットを向上させ得るようになる。尚、このような
アニール装置の利用が可能になるのは、欠陥層領域部分
での剥離現象が瞬間的に発生するからである。
【００２８】
（第１の実施の形態）以下、本発明の第１実施例につい
て図１を参照しながら説明する。尚、図１は、ＳＯＩ基
板の製造工程を摸式的な断面図により示したものであ
る。即ち、図１（ａ）に示す保護膜形成工程では、例え
ば単結晶シリコン基板１１（本発明でいう半導体基板材
料に相当）上に、熱酸化による成膜、またはＣＶＤ法や
ＰＶＤ法のような堆積法によって、均一な膜厚のシリコ
ン酸化膜より成る汚染保護膜１２を形成する。尚、この
汚染保護膜１２は、後述するイオン注入工程において単
結晶シリコン基板１１が重金属などにより汚染される事
態を防止するためのものであり、その膜厚は好ましくは
５０〜１００ｎｍ程度に設定される。
て図１を参照しながら説明する。尚、図１は、ＳＯＩ基
板の製造工程を摸式的な断面図により示したものであ
る。即ち、図１（ａ）に示す保護膜形成工程では、例え
ば単結晶シリコン基板１１（本発明でいう半導体基板材
料に相当）上に、熱酸化による成膜、またはＣＶＤ法や
ＰＶＤ法のような堆積法によって、均一な膜厚のシリコ
ン酸化膜より成る汚染保護膜１２を形成する。尚、この
汚染保護膜１２は、後述するイオン注入工程において単
結晶シリコン基板１１が重金属などにより汚染される事
態を防止するためのものであり、その膜厚は好ましくは
５０〜１００ｎｍ程度に設定される。
【００２９】この後、図１（ｂ）に示すイオン注入工程
では、単結晶シリコン基板１１に対し、図中に矢印で示
すように汚染保護膜１２側から水素イオン若しくは希ガ
スイオンを注入することにより、当該単結晶シリコン基
板１１の表面と平行な分布状態のイオン注入層１３を形
成する。このイオン注入工程でのドーズ量は、水素イオ
ンの場合で、１×１０１６atoms/cm２以上、好ましくは
５×１０１６atoms/cm２以上に設定する。また、イオン
注入エネルギ（加速電圧）は、イオン注入層１３を形成
する深さに応じて設定することになる。尚、注入イオン
としては、上述した水素及び希ガス以外に、酸素、塩
素、フッ素など種々のものを利用することが考えられ
る。
では、単結晶シリコン基板１１に対し、図中に矢印で示
すように汚染保護膜１２側から水素イオン若しくは希ガ
スイオンを注入することにより、当該単結晶シリコン基
板１１の表面と平行な分布状態のイオン注入層１３を形
成する。このイオン注入工程でのドーズ量は、水素イオ
ンの場合で、１×１０１６atoms/cm２以上、好ましくは
５×１０１６atoms/cm２以上に設定する。また、イオン
注入エネルギ（加速電圧）は、イオン注入層１３を形成
する深さに応じて設定することになる。尚、注入イオン
としては、上述した水素及び希ガス以外に、酸素、塩
素、フッ素など種々のものを利用することが考えられ
る。
【００３０】図１（ｃ）に示す保護膜除去工程では、単
結晶シリコン基板１１上の汚染保護膜１２を、例えばフ
ッ酸水溶液を用いた化学エッチングにより全部除去す
る。尚、汚染保護膜１２の除去を、機械研磨やドライエ
ッチングにより行うことも可能である。
結晶シリコン基板１１上の汚染保護膜１２を、例えばフ
ッ酸水溶液を用いた化学エッチングにより全部除去す
る。尚、汚染保護膜１２の除去を、機械研磨やドライエ
ッチングにより行うことも可能である。
【００３１】一方、図１（ｄ）に示す絶縁膜形成工程で
は、例えば単結晶シリコン基板より成るベース基板１４
上に、熱酸化による成膜、またはＣＶＤ法やＰＶＤ法の
ような堆積法によって、均一な膜厚のシリコン酸化膜よ
り成る絶縁膜１５を形成する。尚、この絶縁膜１５は、
最終的にＳＯＩ構造を形成した場合に埋込酸化膜になる
ものであり、その膜厚はＳＯＩ基板の設計形状に応じた
値に設定される。
は、例えば単結晶シリコン基板より成るベース基板１４
上に、熱酸化による成膜、またはＣＶＤ法やＰＶＤ法の
ような堆積法によって、均一な膜厚のシリコン酸化膜よ
り成る絶縁膜１５を形成する。尚、この絶縁膜１５は、
最終的にＳＯＩ構造を形成した場合に埋込酸化膜になる
ものであり、その膜厚はＳＯＩ基板の設計形状に応じた
値に設定される。
【００３２】図１（ｅ）、（ｆ）に示す親水化処理工程
では、単結晶シリコン基板１１のイオン注入側の表面、
並びに前記ベース基板１４側の絶縁膜１５の表面に親水
化処理を施す。具体的には、この親水化処理は、例えば
９０〜１２０℃程度に保温された硫酸と過酸化水素水と
の混合溶液（Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）による洗
浄を２０分間程度行った後に純水による流水洗浄を２０
分間程度行うことにより、単結晶シリコン基板１１のイ
オン注入側の表面、並びにベース基板１４側の絶縁膜１
５の表面に自然酸化膜１１ａ及び１４ａをそれぞれ形成
することにより達成される。
では、単結晶シリコン基板１１のイオン注入側の表面、
並びに前記ベース基板１４側の絶縁膜１５の表面に親水
化処理を施す。具体的には、この親水化処理は、例えば
９０〜１２０℃程度に保温された硫酸と過酸化水素水と
の混合溶液（Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）による洗
浄を２０分間程度行った後に純水による流水洗浄を２０
分間程度行うことにより、単結晶シリコン基板１１のイ
オン注入側の表面、並びにベース基板１４側の絶縁膜１
５の表面に自然酸化膜１１ａ及び１４ａをそれぞれ形成
することにより達成される。
【００３３】次に、図１（ｇ）に示す貼り合わせ工程で
は、上記単結晶シリコン基板１１とベース基板１４と
を、それらの親水化処理面（自然酸化膜１１ａ及び１４
ａ）で貼り合わせる。尚、この貼り合わせは、各基板１
１及び１４の親水化処理面に存するシラノール基及び水
分子の水素結合による接着作用により行われる。
は、上記単結晶シリコン基板１１とベース基板１４と
を、それらの親水化処理面（自然酸化膜１１ａ及び１４
ａ）で貼り合わせる。尚、この貼り合わせは、各基板１
１及び１４の親水化処理面に存するシラノール基及び水
分子の水素結合による接着作用により行われる。
【００３４】この後、図１（ｈ）に示す剥離工程では、
単結晶シリコン基板１１及びベース基板１４の一体物に
対して熱処理を施すことによって、単結晶シリコン基板
１１をイオン注入層１３により形成される欠陥層領域部
分で剥離するものであり、これにより、ベース基板１４
上に絶縁膜１５を介して単結晶シリコン薄膜１１ｂ（本
発明でいう半導体層に相当）が積層された形態のＳＯＩ
構造が形成されることになる。
単結晶シリコン基板１１及びベース基板１４の一体物に
対して熱処理を施すことによって、単結晶シリコン基板
１１をイオン注入層１３により形成される欠陥層領域部
分で剥離するものであり、これにより、ベース基板１４
上に絶縁膜１５を介して単結晶シリコン薄膜１１ｂ（本
発明でいう半導体層に相当）が積層された形態のＳＯＩ
構造が形成されることになる。
【００３５】この場合、具体的には、イオン注入層１３
が水素イオンにより形成されたものであった場合には、
４００〜６００℃程度で熱処理を行うことが好ましく、
斯様な熱処理に応じて、イオン注入層１３により形成さ
れる欠陥層領域部分で、微小気泡が凝集してマクロな気
泡を生じ、この気泡の内部ガス膨張によって当該欠陥層
領域部分を境界とした剥離が生ずることになる。
が水素イオンにより形成されたものであった場合には、
４００〜６００℃程度で熱処理を行うことが好ましく、
斯様な熱処理に応じて、イオン注入層１３により形成さ
れる欠陥層領域部分で、微小気泡が凝集してマクロな気
泡を生じ、この気泡の内部ガス膨張によって当該欠陥層
領域部分を境界とした剥離が生ずることになる。
【００３６】このような剥離現象を成立させるために
は、単結晶シリコン基板１１とベース基板１４との接合
強度を、上記熱処理時に生ずる前記気泡の内部ガス膨張
による応力に耐え得る状態にする必要がある。
は、単結晶シリコン基板１１とベース基板１４との接合
強度を、上記熱処理時に生ずる前記気泡の内部ガス膨張
による応力に耐え得る状態にする必要がある。
【００３７】一般的に、シリコン基板の接合工程におい
ては、室温での貼り合わせ後に熱処理を行うことにより
接合状態が強化される。このような接合強度と熱処理条
件との関係については、例えば、阿部孝夫・他による
『シリコンと石英ウエーハの貼り合わせにおける水素結
合の役割』・ＳＤＭ９０−１５６（１９９０／電子情報
通信学会））や、Takao Abe, et al.:“Silicon Wafer
Bonding Mechanism forSilicon-on-Insulator Structur
es ”: Japanese Journal of Appl. Phys. Vol.29, No.
12, December, 1990, pp.L2311-L2314 などにより、高
温長時間の熱処理を行うことにより、接合強度が増加す
ることが知られている。
ては、室温での貼り合わせ後に熱処理を行うことにより
接合状態が強化される。このような接合強度と熱処理条
件との関係については、例えば、阿部孝夫・他による
『シリコンと石英ウエーハの貼り合わせにおける水素結
合の役割』・ＳＤＭ９０−１５６（１９９０／電子情報
通信学会））や、Takao Abe, et al.:“Silicon Wafer
Bonding Mechanism forSilicon-on-Insulator Structur
es ”: Japanese Journal of Appl. Phys. Vol.29, No.
12, December, 1990, pp.L2311-L2314 などにより、高
温長時間の熱処理を行うことにより、接合強度が増加す
ることが知られている。
【００３８】図２中には、前記図１（ｇ）の貼り合わせ
工程の実行に応じて貼り合わされた状態となった単結晶
シリコン基板１１及びベース基板１４の一体物より成る
試料を多数個用意し、複数個ずつの試料について、温度
を複数段階（例えば１５０℃、２５０℃、３５０℃）に
異ならせた各状態で３０分間の熱処理を施した後に、両
基板１１及び１４間の接合強度を実際に測定した結果が
示されている。この図２からは、処理温度が高くなるの
に応じて接合強度が増していることが分かる。
工程の実行に応じて貼り合わされた状態となった単結晶
シリコン基板１１及びベース基板１４の一体物より成る
試料を多数個用意し、複数個ずつの試料について、温度
を複数段階（例えば１５０℃、２５０℃、３５０℃）に
異ならせた各状態で３０分間の熱処理を施した後に、両
基板１１及び１４間の接合強度を実際に測定した結果が
示されている。この図２からは、処理温度が高くなるの
に応じて接合強度が増していることが分かる。
【００３９】図１（ｇ）の貼り合わせ工程を経た単結晶
シリコン基板１１及びベース基板１４においては、熱処
理を行うことにより両基板１１及び１４間の接合状態を
強化できるものであり、上記貼り合わせ工程後に行われ
る剥離工程（図１（ｈ））では、４００〜６００℃程度
の温度領域で剥離現象が生ずることになる。このような
剥離現象は、例えば、Xiang Lu, et. al.:“Hydrogen i
nduced silicon surface layer cleavage ”: Appl. Ph
ys. Lett. 71(13), 29 September (page 1804〜1806)
に示されるように、単結晶シリコン基板１１中のイオン
注入層１３中に偏析した未結合の水素が集まった気泡に
よって引き起こされていると考えらる。つまり、この気
泡内の水素ガスが熱処理により膨張することで、単結晶
シリコン基板１１中のイオン注入層１３内で応力が生
じ、その応力により単結晶シリコン基板１１において剥
離現象が引き起こされることになる。
シリコン基板１１及びベース基板１４においては、熱処
理を行うことにより両基板１１及び１４間の接合状態を
強化できるものであり、上記貼り合わせ工程後に行われ
る剥離工程（図１（ｈ））では、４００〜６００℃程度
の温度領域で剥離現象が生ずることになる。このような
剥離現象は、例えば、Xiang Lu, et. al.:“Hydrogen i
nduced silicon surface layer cleavage ”: Appl. Ph
ys. Lett. 71(13), 29 September (page 1804〜1806)
に示されるように、単結晶シリコン基板１１中のイオン
注入層１３中に偏析した未結合の水素が集まった気泡に
よって引き起こされていると考えらる。つまり、この気
泡内の水素ガスが熱処理により膨張することで、単結晶
シリコン基板１１中のイオン注入層１３内で応力が生
じ、その応力により単結晶シリコン基板１１において剥
離現象が引き起こされることになる。
【００４０】この場合、上記のような水素ガス膨張によ
る応力Ｐ（kgf/cm２）は、一般的に用いられる理想気体
の状態方程式を適用すると、熱処理温度Ｔ（Ｋ）に対し
て以下の関係式で表現することができる。
る応力Ｐ（kgf/cm２）は、一般的に用いられる理想気体
の状態方程式を適用すると、熱処理温度Ｔ（Ｋ）に対し
て以下の関係式で表現することができる。
【００４１】 Ｐ＝Ｒ・ｎH ・Ｔ／ＮA ［kgf/cm２］ ……（１） 但し、Ｒ：気体定数(84.7833cm３・kgf/cm２・ mol−１
・Ｋ−１) 、ｎH:水素濃度 (atoms/cm３) 、ＮA:アボガ
ドロ数 (6.022045×10２３ mol−１) である。
・Ｋ−１) 、ｎH:水素濃度 (atoms/cm３) 、ＮA:アボガ
ドロ数 (6.022045×10２３ mol−１) である。
【００４２】一方、上述のような剥離現象が生じるのに
必要な水素イオン注入量は、加速電圧８０ＫｅＶの場合
で３〜４×１０１６atoms/cm２がしきい値になることが
実験的に確認されている。ここで、図３には、シリコン
中に注入された水素の分布についてＳＩＭＳ（２次イオ
ン質量分析法）により測定した結果を示すが、安定した
剥離現象が生ずるイオン注入量（ａ）：５×１０１６at
oms/cm２の場合と、上記しきい値程度のイオン注入量
（ｂ）：３×１０１６atoms/cm２の場合とでは、水素分
布のピーク位置において水素濃度の差が見られる。言い
換えると、図３からは、水素分布のピーク位置の水素濃
度が２〜３×１０２１atoms/cm３を越えた状態で剥離現
象が生ずることが分かる。
必要な水素イオン注入量は、加速電圧８０ＫｅＶの場合
で３〜４×１０１６atoms/cm２がしきい値になることが
実験的に確認されている。ここで、図３には、シリコン
中に注入された水素の分布についてＳＩＭＳ（２次イオ
ン質量分析法）により測定した結果を示すが、安定した
剥離現象が生ずるイオン注入量（ａ）：５×１０１６at
oms/cm２の場合と、上記しきい値程度のイオン注入量
（ｂ）：３×１０１６atoms/cm２の場合とでは、水素分
布のピーク位置において水素濃度の差が見られる。言い
換えると、図３からは、水素分布のピーク位置の水素濃
度が２〜３×１０２１atoms/cm３を越えた状態で剥離現
象が生ずることが分かる。
【００４３】この場合、剥離現象が生じると考えられる
位置である上記ピーク位置における濃度差は、偏析する
水素ガスによる気泡の形成に関連していると考えらるも
のである。つまり、（ｂ）の場合には、イオン注入層１
３により形成される欠陥層内には気泡が形成されず、
（ａ）の場合には、（ｂ）に比べて余剰に分布している
水素が気泡の形成に関与していると考えられる。要する
に、前記（１）式で表される応力Ｐを引き起こす水素
は、シリコン中に注入された水素のうち気泡内に偏析す
る水素ガスの濃度であると考えられ、２〜３×１０２１
atoms/cm３を越えた水素濃度ｎH が剥離現象を引き起こ
すことになる。
位置である上記ピーク位置における濃度差は、偏析する
水素ガスによる気泡の形成に関連していると考えらるも
のである。つまり、（ｂ）の場合には、イオン注入層１
３により形成される欠陥層内には気泡が形成されず、
（ａ）の場合には、（ｂ）に比べて余剰に分布している
水素が気泡の形成に関与していると考えられる。要する
に、前記（１）式で表される応力Ｐを引き起こす水素
は、シリコン中に注入された水素のうち気泡内に偏析す
る水素ガスの濃度であると考えられ、２〜３×１０２１
atoms/cm３を越えた水素濃度ｎH が剥離現象を引き起こ
すことになる。
【００４４】図３中には、（１）式に基づいて算出した
応力Ｐについても示されている。尚、このときのイオン
注入条件は、加速電圧８０ＫｅＶ、ドーズ量は５×１０
１６atoms/cm２である。このような算出結果は、剥離工
程（図１（ｈ）参照）で行われる４００〜６００℃程度
での熱処理時においては、約３００（kgf/cm２）以上の
応力が発生することで剥離現象が起きていることを示し
ている。また、加速電圧やドーズ量などのイオン注入条
件を変えることにより、水素分布のピーク位置での水素
濃度や分布状態も変化するため、剥離現象が生じるため
に必要な水素濃度のしきい値である２〜３×１０２１at
oms/cm３に対する差分も上記の注入条件に依存すること
になり、これに応じて発生する応力Ｐも変化することに
なる。
応力Ｐについても示されている。尚、このときのイオン
注入条件は、加速電圧８０ＫｅＶ、ドーズ量は５×１０
１６atoms/cm２である。このような算出結果は、剥離工
程（図１（ｈ）参照）で行われる４００〜６００℃程度
での熱処理時においては、約３００（kgf/cm２）以上の
応力が発生することで剥離現象が起きていることを示し
ている。また、加速電圧やドーズ量などのイオン注入条
件を変えることにより、水素分布のピーク位置での水素
濃度や分布状態も変化するため、剥離現象が生じるため
に必要な水素濃度のしきい値である２〜３×１０２１at
oms/cm３に対する差分も上記の注入条件に依存すること
になり、これに応じて発生する応力Ｐも変化することに
なる。
【００４５】従って、剥離工程において良好な剥離現象
を成立させるためには、単結晶シリコン基板１１とベー
ス基板１４との接合強度が、当該剥離工程での熱処理に
より剥離現象が生起される際に、イオン注入層１３での
内部ガス膨張による応力Ｐより大きくなるように設定す
ることが必要となってくる。そこで、本実施例では、単
結晶シリコン基板１１とベース基板１４との接合強度
を、剥離工程での熱処理の実行時においてイオン注入層
１３で内部ガス膨張により発生する応力より大きくなる
ように設定している。
を成立させるためには、単結晶シリコン基板１１とベー
ス基板１４との接合強度が、当該剥離工程での熱処理に
より剥離現象が生起される際に、イオン注入層１３での
内部ガス膨張による応力Ｐより大きくなるように設定す
ることが必要となってくる。そこで、本実施例では、単
結晶シリコン基板１１とベース基板１４との接合強度
を、剥離工程での熱処理の実行時においてイオン注入層
１３で内部ガス膨張により発生する応力より大きくなる
ように設定している。
【００４６】具体的には、例えば、剥離工程での熱処理
に先立って、貼り合わせ工程で貼り合わされた単結晶シ
リコン基板１１とベース基板１４との一体物に対して、
上記のような剥離現象が生じない低温下（例えば、図２
を参照した場合、３００℃強〜４００℃、望ましくは３
５０〜４００℃）での熱処理を例えば１時間程度施して
両者間の接合強度を向上させ、この後に上記剥離工程で
剥離現象が生ずる高温（４００〜６００℃）の熱処理を
行う。このような接合強度の向上のための熱処理が行わ
れた場合、図２で例示した単結晶シリコン基板１１及び
ベース基板１４の接合に関しては、その接合強度が、４
００〜６００℃の温度領域においてイオン注入層１３で
の内部ガス膨張による応力Ｐより大きくなる。尚、この
ような接合強度の向上のための熱処理と剥離工程での熱
処理とは、同一のアニール装置を利用した連続熱処理工
程として行うことができる。また、上記接合強度を向上
させるための熱処理時においては、昇温レートを例えば
１℃／分程度に設定した状態で、４００℃未満に設定さ
れた目標温度まで徐々に昇温させるいうような手法も採
用できる。
に先立って、貼り合わせ工程で貼り合わされた単結晶シ
リコン基板１１とベース基板１４との一体物に対して、
上記のような剥離現象が生じない低温下（例えば、図２
を参照した場合、３００℃強〜４００℃、望ましくは３
５０〜４００℃）での熱処理を例えば１時間程度施して
両者間の接合強度を向上させ、この後に上記剥離工程で
剥離現象が生ずる高温（４００〜６００℃）の熱処理を
行う。このような接合強度の向上のための熱処理が行わ
れた場合、図２で例示した単結晶シリコン基板１１及び
ベース基板１４の接合に関しては、その接合強度が、４
００〜６００℃の温度領域においてイオン注入層１３で
の内部ガス膨張による応力Ｐより大きくなる。尚、この
ような接合強度の向上のための熱処理と剥離工程での熱
処理とは、同一のアニール装置を利用した連続熱処理工
程として行うことができる。また、上記接合強度を向上
させるための熱処理時においては、昇温レートを例えば
１℃／分程度に設定した状態で、４００℃未満に設定さ
れた目標温度まで徐々に昇温させるいうような手法も採
用できる。
【００４７】但し、接合強度の向上のための上記熱処理
工程は必ずしも必要ではなく、貼り合わせ面の条件の如
何などによっては、単結晶シリコン基板１１とベース基
板１４との接合強度が、剥離工程での熱処理の実行時に
おいてイオン注入層１３で内部ガス膨張により発生する
応力より大きくなる場合があるから、このような場合に
は当該熱処理は不要となるものである。
工程は必ずしも必要ではなく、貼り合わせ面の条件の如
何などによっては、単結晶シリコン基板１１とベース基
板１４との接合強度が、剥離工程での熱処理の実行時に
おいてイオン注入層１３で内部ガス膨張により発生する
応力より大きくなる場合があるから、このような場合に
は当該熱処理は不要となるものである。
【００４８】一方、上述した剥離工程によって単結晶シ
リコン基板１１から単結晶シリコン薄膜１１ｂを剥離し
た後には、具体的に図示しないが、引き続いて熱処理工
程を実行する。この熱処理工程では、剥離工程での熱処
理温度より高温（好ましくは１０００℃〜１２００℃程
度）以上の熱処理を施すことにより、ベース基板１４側
の絶縁膜１５（埋込酸化膜）と単結晶シリコン薄膜１１
ｂとの貼り合わせ面の接合強度を強化する。
リコン基板１１から単結晶シリコン薄膜１１ｂを剥離し
た後には、具体的に図示しないが、引き続いて熱処理工
程を実行する。この熱処理工程では、剥離工程での熱処
理温度より高温（好ましくは１０００℃〜１２００℃程
度）以上の熱処理を施すことにより、ベース基板１４側
の絶縁膜１５（埋込酸化膜）と単結晶シリコン薄膜１１
ｂとの貼り合わせ面の接合強度を強化する。
【００４９】尚、上記のような剥離工程及び熱処理工程
での熱処理は、一般的な電気炉アニール装置を用いて行
うことができるが、本実施例では、ランプアニール装置
或いはレーザ照射アニール装置などのような昇温レート
が高いアニール装置を利用して、処理時間が数十秒〜数
分程度の短時間アニールを行う構成としている。このこ
とは、欠陥層領域部分での剥離現象が瞬間的に生じるた
め可能となる。
での熱処理は、一般的な電気炉アニール装置を用いて行
うことができるが、本実施例では、ランプアニール装置
或いはレーザ照射アニール装置などのような昇温レート
が高いアニール装置を利用して、処理時間が数十秒〜数
分程度の短時間アニールを行う構成としている。このこ
とは、欠陥層領域部分での剥離現象が瞬間的に生じるた
め可能となる。
【００５０】また、上記のような単結晶シリコン薄膜１
１ｂの剥離面には、イオン注入に伴い形成された欠陥層
が残存すると共に、数ｎｍ〜数十ｎｍ程度の微小段差が
生ずるものである。このため、本実施例では、上記剥離
面を機械研磨することによって、単結晶シリコン薄膜１
１ｂ上の欠陥層及び微小段差を除去するという平坦化工
程（図１（ｉ）参照）を実行する構成としている。この
ような平坦化工程の実行に応じて、最終的に、図１
（ｉ）に示すようなＳＯＩ基板１６（本発明でいう半導
体基板に相当）、つまりベース基板１４上に絶縁膜１５
を介して素子形成用の単結晶シリコン薄膜１１ｂを設け
た形態のＳＯＩ基板１６を完成させるようにしている。
但し、上記平坦化工程は必要に応じえ行えば良いもので
ある。
１ｂの剥離面には、イオン注入に伴い形成された欠陥層
が残存すると共に、数ｎｍ〜数十ｎｍ程度の微小段差が
生ずるものである。このため、本実施例では、上記剥離
面を機械研磨することによって、単結晶シリコン薄膜１
１ｂ上の欠陥層及び微小段差を除去するという平坦化工
程（図１（ｉ）参照）を実行する構成としている。この
ような平坦化工程の実行に応じて、最終的に、図１
（ｉ）に示すようなＳＯＩ基板１６（本発明でいう半導
体基板に相当）、つまりベース基板１４上に絶縁膜１５
を介して素子形成用の単結晶シリコン薄膜１１ｂを設け
た形態のＳＯＩ基板１６を完成させるようにしている。
但し、上記平坦化工程は必要に応じえ行えば良いもので
ある。
【００５１】一方、剥離工程を経て単結晶シリコン薄膜
１１ｂ部分が剥離された単結晶シリコン基板１１は、こ
れを再び他のＳＯＩ基板１６の製造に供するようにして
いる。このため、図１（ｊ）及び（ｋ）に示すように、
単結晶シリコン基板１１の剥離面を機械研磨するという
再生用の平坦化工程を実行することによって、その剥離
面に残存する欠陥層及び微小段差を除去し、斯様な単結
晶シリコン基板１１を利用して前述した保護膜形成工程
（図１（ａ）参照）以降の工程を行う構成としている。
１１ｂ部分が剥離された単結晶シリコン基板１１は、こ
れを再び他のＳＯＩ基板１６の製造に供するようにして
いる。このため、図１（ｊ）及び（ｋ）に示すように、
単結晶シリコン基板１１の剥離面を機械研磨するという
再生用の平坦化工程を実行することによって、その剥離
面に残存する欠陥層及び微小段差を除去し、斯様な単結
晶シリコン基板１１を利用して前述した保護膜形成工程
（図１（ａ）参照）以降の工程を行う構成としている。
【００５２】上記した本実施例によれば、単結晶シリコ
ン基板１１とベース基板１４とを貼り合わせるための貼
り合わせ工程が行われる前に、保護膜除去工程におい
て、当該単結晶シリコン基板１１上の汚染保護膜１２が
除去されることになるから、イオン注入工程の実行に伴
い、当該汚染保護膜１２の平坦性が損なわれたり、或い
は汚染保護膜１２の表面付近に汚染物が偏析した状態で
残存するような状況に陥った場合であっても、単結晶シ
リコン基板１１及びベース基板１４間の貼り合わせ状態
を、その貼り合わせ領域の全体で均一な状態にすること
ができるようになる。
ン基板１１とベース基板１４とを貼り合わせるための貼
り合わせ工程が行われる前に、保護膜除去工程におい
て、当該単結晶シリコン基板１１上の汚染保護膜１２が
除去されることになるから、イオン注入工程の実行に伴
い、当該汚染保護膜１２の平坦性が損なわれたり、或い
は汚染保護膜１２の表面付近に汚染物が偏析した状態で
残存するような状況に陥った場合であっても、単結晶シ
リコン基板１１及びベース基板１４間の貼り合わせ状態
を、その貼り合わせ領域の全体で均一な状態にすること
ができるようになる。
【００５３】この結果、剥離工程の実行時において、単
結晶シリコン基板１１から単結晶シリコン薄膜１１ｂが
剥離する現象が、イオン注入層１３により形成される欠
陥層領域部分の全体で均一に進行するようになるため、
従来のように、本来はベース基板１４上の単結晶シリコ
ン薄膜１１ｂとなるべき単結晶シリコン基板１１側の剥
離想定領域が、当該シリコン基板１１側に部分的に残置
されたままになる現象（図９参照）が発生することがな
くなる。このため、製造対象のＳＯＩ基板１６の品質を
高めることができると共に、歩留まりが向上するように
なる。
結晶シリコン基板１１から単結晶シリコン薄膜１１ｂが
剥離する現象が、イオン注入層１３により形成される欠
陥層領域部分の全体で均一に進行するようになるため、
従来のように、本来はベース基板１４上の単結晶シリコ
ン薄膜１１ｂとなるべき単結晶シリコン基板１１側の剥
離想定領域が、当該シリコン基板１１側に部分的に残置
されたままになる現象（図９参照）が発生することがな
くなる。このため、製造対象のＳＯＩ基板１６の品質を
高めることができると共に、歩留まりが向上するように
なる。
【００５４】また、本実施例では、上記貼り合わせ工程
の前に実行される親水化処理工程において、前記単結晶
シリコン基板１１のイオン注入側の表面、並びに前記ベ
ース基板１４側の絶縁膜１５の表面に自然酸化膜１１ａ
及び１４ａがそれぞれ形成されることになる。このた
め、その後に貼り合わせ工程、剥離工程及び熱処理工程
を経て製造されたＳＯＩ基板１６にあっては、単結晶シ
リコン薄膜１１ｂと絶縁膜１５とが、非常に小さい膜厚
（例えば分子膜レベル）の自然酸化膜１１ａ及び１４ａ
を介して接合された状態となるから、それら単結晶シリ
コン薄膜１１ｂ及び絶縁膜１５間の接合強度が大きくな
って、そのＳＯＩ基板１６の信頼性が向上するようにな
る。
の前に実行される親水化処理工程において、前記単結晶
シリコン基板１１のイオン注入側の表面、並びに前記ベ
ース基板１４側の絶縁膜１５の表面に自然酸化膜１１ａ
及び１４ａがそれぞれ形成されることになる。このた
め、その後に貼り合わせ工程、剥離工程及び熱処理工程
を経て製造されたＳＯＩ基板１６にあっては、単結晶シ
リコン薄膜１１ｂと絶縁膜１５とが、非常に小さい膜厚
（例えば分子膜レベル）の自然酸化膜１１ａ及び１４ａ
を介して接合された状態となるから、それら単結晶シリ
コン薄膜１１ｂ及び絶縁膜１５間の接合強度が大きくな
って、そのＳＯＩ基板１６の信頼性が向上するようにな
る。
【００５５】さらに、本実施例では、単結晶シリコン基
板１１とベース基板１４との接合強度が、剥離工程での
熱処理の実行時においてイオン注入層１３で内部ガス膨
張により発生する応力より大きくなるように設定したか
ら、当該剥離工程において良好な剥離現象を期待できる
ようになる。
板１１とベース基板１４との接合強度が、剥離工程での
熱処理の実行時においてイオン注入層１３で内部ガス膨
張により発生する応力より大きくなるように設定したか
ら、当該剥離工程において良好な剥離現象を期待できる
ようになる。
【００５６】また、本実施例によれば、剥離工程の実行
後において、その剥離工程での熱処理温度（４００〜６
００℃程度）より高温（好ましくは１０００℃〜１２０
０℃程度）の熱処理を行うことにより、単結晶シリコン
薄膜１１ｂ及び絶縁膜１５間の貼り合わせ面の接合強度
が増大するようにしているから、最終的に得られるＳＯ
Ｉ基板１６における単結晶シリコン薄膜１１ｂ及び絶縁
膜１５間の接合強度が大きくなって、その信頼性のさら
なる向上を図り得るようになる。
後において、その剥離工程での熱処理温度（４００〜６
００℃程度）より高温（好ましくは１０００℃〜１２０
０℃程度）の熱処理を行うことにより、単結晶シリコン
薄膜１１ｂ及び絶縁膜１５間の貼り合わせ面の接合強度
が増大するようにしているから、最終的に得られるＳＯ
Ｉ基板１６における単結晶シリコン薄膜１１ｂ及び絶縁
膜１５間の接合強度が大きくなって、その信頼性のさら
なる向上を図り得るようになる。
【００５７】さらに、剥離工程及び熱処理工程での各熱
処理時に、ランプアニール装置或いはレーザ照射アニー
ル装置などの昇温レートが高いアニール装置を利用する
構成としたから、それらの熱処理時におけるスループッ
トを向上させ得るという利点がある。
処理時に、ランプアニール装置或いはレーザ照射アニー
ル装置などの昇温レートが高いアニール装置を利用する
構成としたから、それらの熱処理時におけるスループッ
トを向上させ得るという利点がある。
【００５８】本実施例では、ＳＯＩ基板１６を製造する
に際して、単結晶シリコン基板１１は、単結晶シリコン
薄膜１１ｂの品質を確保するために、不純物濃度が一定
値に管理された製品ウェハを用いることが望ましいのに
対して、ベース基板１４は、絶縁膜１５を介して単結晶
シリコン薄膜１１ｂを保持する機能を果すだけで十分で
あるから、不純物濃度を特に管理していないダミーウェ
ハを用いることができる。
に際して、単結晶シリコン基板１１は、単結晶シリコン
薄膜１１ｂの品質を確保するために、不純物濃度が一定
値に管理された製品ウェハを用いることが望ましいのに
対して、ベース基板１４は、絶縁膜１５を介して単結晶
シリコン薄膜１１ｂを保持する機能を果すだけで十分で
あるから、不純物濃度を特に管理していないダミーウェ
ハを用いることができる。
【００５９】従って、ベース基板１４としては安価なも
のを用いることができ、さらに、剥離工程を経て単結晶
シリコン薄膜１１ｂ部分が剥離された単結晶シリコン基
板１１については、再生用の平坦化工程を行うことで他
のＳＯＩ基板１６を製造する際に再利用できて資源の有
効活用を図り得るものであり、総じて製造コストの低減
を図ることができるようになる。
のを用いることができ、さらに、剥離工程を経て単結晶
シリコン薄膜１１ｂ部分が剥離された単結晶シリコン基
板１１については、再生用の平坦化工程を行うことで他
のＳＯＩ基板１６を製造する際に再利用できて資源の有
効活用を図り得るものであり、総じて製造コストの低減
を図ることができるようになる。
【００６０】（第２の実施の形態）図４には本発明の第
２実施例が示されており、以下これについて前記第１実
施例と異なる部分についてのみ説明する。尚、図４は、
前記図１と同様にＳＯＩ基板の製造工程を摸式的な断面
図により示したものである。即ち、本実施例において
は、図４（ａ）に示す保護膜形成工程、同図（ｂ）に示
すイオン注入工程を、第１実施例における保護膜形成工
程（図１（ａ）参照）、イオン注入工程（図１（ｂ）参
照）と同様に行う。
２実施例が示されており、以下これについて前記第１実
施例と異なる部分についてのみ説明する。尚、図４は、
前記図１と同様にＳＯＩ基板の製造工程を摸式的な断面
図により示したものである。即ち、本実施例において
は、図４（ａ）に示す保護膜形成工程、同図（ｂ）に示
すイオン注入工程を、第１実施例における保護膜形成工
程（図１（ａ）参照）、イオン注入工程（図１（ｂ）参
照）と同様に行う。
【００６１】図４（ｃ）に示す保護膜除去工程では、単
結晶シリコン基板１１上の汚染保護膜１２の上面部分の
みを除去することで、イオン注入工程により汚染保護膜
１２の表面付近に偏析した状態で残存する汚染物を排除
し、尚且つ単結晶シリコン基板１１上に汚染保護膜１
２′を残存させる。このような保護膜除去工程において
は、フッ酸水溶液などによる化学的なエッチングを用い
ることが一般的であるが、本実施例では、例えば、フッ
酸水溶液（ＨＦ：Ｈ2 Ｏ＝１：５０）による化学エッチ
ング（１分間処理）を行った後に、その処理面に対し、
化学的機械研磨を施すことにより、その平坦性を高める
ようにしている。具体的には、Ｒａ（中心線平均表面粗
さ）＝０．３ｎｍ程度となるようにしている。
結晶シリコン基板１１上の汚染保護膜１２の上面部分の
みを除去することで、イオン注入工程により汚染保護膜
１２の表面付近に偏析した状態で残存する汚染物を排除
し、尚且つ単結晶シリコン基板１１上に汚染保護膜１
２′を残存させる。このような保護膜除去工程において
は、フッ酸水溶液などによる化学的なエッチングを用い
ることが一般的であるが、本実施例では、例えば、フッ
酸水溶液（ＨＦ：Ｈ2 Ｏ＝１：５０）による化学エッチ
ング（１分間処理）を行った後に、その処理面に対し、
化学的機械研磨を施すことにより、その平坦性を高める
ようにしている。具体的には、Ｒａ（中心線平均表面粗
さ）＝０．３ｎｍ程度となるようにしている。
【００６２】また、図４（ｄ）に示す絶縁膜形成工程を
第１実施例における絶縁膜形成工程（図１（ｄ）参照）
と同様に行い、図４（ｅ）、（ｆ）に示す親水化処理工
程では、単結晶シリコン基板１１に残った汚染保護膜１
２′の表面、並びにベース基板１４側の絶縁膜１５の表
面に、第１実施例と同様の親水化処理を施して自然酸化
膜１１ａ及び１４ａを形成する。
第１実施例における絶縁膜形成工程（図１（ｄ）参照）
と同様に行い、図４（ｅ）、（ｆ）に示す親水化処理工
程では、単結晶シリコン基板１１に残った汚染保護膜１
２′の表面、並びにベース基板１４側の絶縁膜１５の表
面に、第１実施例と同様の親水化処理を施して自然酸化
膜１１ａ及び１４ａを形成する。
【００６３】この後には、図４（ｇ）に示す貼り合わせ
工程、同図（ｈ）に示す剥離工程を、第１実施例におけ
る貼り合わせ工程（図１（ｇ）参照）、剥離工程（図１
（ｈ）参照）と同様に行うと共に、第１実施例と同様の
熱処理工程を行う。尚、上記のような剥離工程を実行す
るのに先立って、単結晶シリコン基板１１とベース基板
１４との接合強度を高めるための熱処理を行うことも第
１実施例と同様である。さらに、図４（ｉ）に示す平坦
化工程を、第１実施例における平坦化工程（図１（ｉ）
参照）と同様に行うことにより、ベース基板１４上に絶
縁膜１５を介して素子形成用の単結晶シリコン薄膜１１
ｂを設けた形態のＳＯＩ基板１６′（本発明でいう半導
体基板に相当）を完成させるようにしている。また、本
実施例においても、単結晶シリコン基板１１の再利用を
図るために、図４（ｊ）及び（ｋ）に示すような平坦化
工程を第１実施例と同様に実行する構成としている。
工程、同図（ｈ）に示す剥離工程を、第１実施例におけ
る貼り合わせ工程（図１（ｇ）参照）、剥離工程（図１
（ｈ）参照）と同様に行うと共に、第１実施例と同様の
熱処理工程を行う。尚、上記のような剥離工程を実行す
るのに先立って、単結晶シリコン基板１１とベース基板
１４との接合強度を高めるための熱処理を行うことも第
１実施例と同様である。さらに、図４（ｉ）に示す平坦
化工程を、第１実施例における平坦化工程（図１（ｉ）
参照）と同様に行うことにより、ベース基板１４上に絶
縁膜１５を介して素子形成用の単結晶シリコン薄膜１１
ｂを設けた形態のＳＯＩ基板１６′（本発明でいう半導
体基板に相当）を完成させるようにしている。また、本
実施例においても、単結晶シリコン基板１１の再利用を
図るために、図４（ｊ）及び（ｋ）に示すような平坦化
工程を第１実施例と同様に実行する構成としている。
【００６４】このような第２実施例によれば、貼り合わ
せ工程が行われる前に、保護膜除去工程において当該単
結晶シリコン基板１１上の汚染保護膜１２の上面部分が
除去されて、単結晶シリコン基板１１上に残った汚染保
護膜１２′の平坦性が確保されると共に、その表面付近
に偏析した状態で残存する汚染物が排除されることにな
るから、単結晶シリコン基板１１及びベース基板１４間
の貼り合わせ状態を、その貼り合わせ領域の全体で均一
な状態にすることができ、この結果、製造対象のＳＯＩ
基板１６の品質並びに歩留まりが向上するようになる。
また、第１実施例と同様に、熱処理工程の実行に応じて
単結晶シリコン薄膜１１ｂ（実際には汚染保護膜１
２′）及び絶縁膜１５間の接合強度を大きくできるよう
になる。
せ工程が行われる前に、保護膜除去工程において当該単
結晶シリコン基板１１上の汚染保護膜１２の上面部分が
除去されて、単結晶シリコン基板１１上に残った汚染保
護膜１２′の平坦性が確保されると共に、その表面付近
に偏析した状態で残存する汚染物が排除されることにな
るから、単結晶シリコン基板１１及びベース基板１４間
の貼り合わせ状態を、その貼り合わせ領域の全体で均一
な状態にすることができ、この結果、製造対象のＳＯＩ
基板１６の品質並びに歩留まりが向上するようになる。
また、第１実施例と同様に、熱処理工程の実行に応じて
単結晶シリコン薄膜１１ｂ（実際には汚染保護膜１
２′）及び絶縁膜１５間の接合強度を大きくできるよう
になる。
【００６５】また、この第２実施例では、保護膜除去工
程（図４（ｃ）参照）において、フッ酸水溶液による化
学エッチングを行った後に、その処理面に対し化学的機
械研磨を施して平坦性を高めるようにしているが、この
ような平坦化処理を行う理由は、次に述べる通りであ
る。
程（図４（ｃ）参照）において、フッ酸水溶液による化
学エッチングを行った後に、その処理面に対し化学的機
械研磨を施して平坦性を高めるようにしているが、この
ような平坦化処理を行う理由は、次に述べる通りであ
る。
【００６６】即ち、保護膜除去工程において、単結晶シ
リコン基板１１上の汚染保護膜１２に対して、フッ酸水
溶液（ＨＦ：Ｈ2 Ｏ＝１：５０）による化学エッチング
（１分間処理）のみを施した後に、親水化処理工程にお
いて、例えば、９０℃に保温された（Ｈ2 ＳＯ4 ：Ｈ2
Ｏ2 ＝４：１）混合溶液による洗浄（２０分間）並びに
純水による流水洗浄（２０分間）を行って自然酸化膜１
１ａを形成し、この後にベース基板１４と貼り合わせる
貼り合わせ工程を行った場合、図５に示すように、単結
晶シリコン基板１１及びベース基板１４の接合強度が、
比較的小さくなるという現象が発生する場合がある。具
体的には、図５の例では、上記接合強度が、剥離工程で
行われる４００〜６００℃程度での熱処理時において生
ずる内部ガス膨張による応力、つまり、約３００（kgf/
cm２）以上の応力より大幅に小さくなった接合不良状態
が示されている。
リコン基板１１上の汚染保護膜１２に対して、フッ酸水
溶液（ＨＦ：Ｈ2 Ｏ＝１：５０）による化学エッチング
（１分間処理）のみを施した後に、親水化処理工程にお
いて、例えば、９０℃に保温された（Ｈ2 ＳＯ4 ：Ｈ2
Ｏ2 ＝４：１）混合溶液による洗浄（２０分間）並びに
純水による流水洗浄（２０分間）を行って自然酸化膜１
１ａを形成し、この後にベース基板１４と貼り合わせる
貼り合わせ工程を行った場合、図５に示すように、単結
晶シリコン基板１１及びベース基板１４の接合強度が、
比較的小さくなるという現象が発生する場合がある。具
体的には、図５の例では、上記接合強度が、剥離工程で
行われる４００〜６００℃程度での熱処理時において生
ずる内部ガス膨張による応力、つまり、約３００（kgf/
cm２）以上の応力より大幅に小さくなった接合不良状態
が示されている。
【００６７】このような接合不良が発生する現象は、汚
染保護膜１２表面の平坦性が、フッ酸水溶液による化学
エッチング処理の前後で悪化しているためと考えられ
る。具体的には、上記化学エッチング処理の前後におけ
るＲａ（中心線平均表面粗さ）を５００ｎｍ□の領域で
ＡＦＭ（原子間力顕微鏡）により測定したところ、Ｒａ
＝０．３ｎｍであったものがＲａ＝０．６ｎｍ程度に悪
化していることが判明した。また、上記化学エッチング
後における親水化処理では平坦性の悪化を見受けられな
いことも判明している。つまり、水素イオン注入により
汚染保護膜１２の表面近傍がダメージを受けているた
め、フッ酸水溶液による化学エッチング処理時において
不均一なエッチングが進行する現象が発生し、このよう
な現象が平坦性を悪化させていると考えられる。そこ
で、本実施例では、保護膜除去工程において、化学エッ
チングを行った後に、その処理面に対し化学的機械研磨
を施すことにより、平坦性をＲａ＝０．３ｎｍ程度まで
高めるようにしている。このような保護膜除去工程が実
行される結果、その後の貼り合わせ工程において、単結
晶シリコン基板１１及びベース基板１４の接合強度を十
分に高め得るようになり、以てその後の剥離工程におい
て安定した剥離現象が得られることになる。
染保護膜１２表面の平坦性が、フッ酸水溶液による化学
エッチング処理の前後で悪化しているためと考えられ
る。具体的には、上記化学エッチング処理の前後におけ
るＲａ（中心線平均表面粗さ）を５００ｎｍ□の領域で
ＡＦＭ（原子間力顕微鏡）により測定したところ、Ｒａ
＝０．３ｎｍであったものがＲａ＝０．６ｎｍ程度に悪
化していることが判明した。また、上記化学エッチング
後における親水化処理では平坦性の悪化を見受けられな
いことも判明している。つまり、水素イオン注入により
汚染保護膜１２の表面近傍がダメージを受けているた
め、フッ酸水溶液による化学エッチング処理時において
不均一なエッチングが進行する現象が発生し、このよう
な現象が平坦性を悪化させていると考えられる。そこ
で、本実施例では、保護膜除去工程において、化学エッ
チングを行った後に、その処理面に対し化学的機械研磨
を施すことにより、平坦性をＲａ＝０．３ｎｍ程度まで
高めるようにしている。このような保護膜除去工程が実
行される結果、その後の貼り合わせ工程において、単結
晶シリコン基板１１及びベース基板１４の接合強度を十
分に高め得るようになり、以てその後の剥離工程におい
て安定した剥離現象が得られることになる。
【００６８】尚、イオン注入工程の実行に伴う重金属を
中心とした汚染が、汚染保護膜１２の最表面における狭
い範囲に偏析している場合には、上記のような保護膜除
去工程を実行しなくても、その後の親水化処理工程（Ｈ
2 ＳＯ4 ＝４：１、９０〜１２０℃、２０分間処理：純
粋による流水洗浄２０分間）のみで汚染部分の除去が可
能になり、しかも、この場合には、汚染部分が除去され
た後の汚染保護膜１２表面の平坦性もほとんど悪化しな
い（Ｒａ＝０．３５ｎｍ程度）という事情がある。この
ような平坦性が得られる場合には、単結晶シリコン基板
１１及びベース基板１４の接合強度を十分に高め得るよ
うになって、その後の剥離工程において安定した剥離現
象が得られることになる。従って、汚染保護膜１２の表
面状態の如何によっては、前記親水化処理工程による化
学エッチング機能によって保護膜除去工程を兼ねる構成
とすることもできる。
中心とした汚染が、汚染保護膜１２の最表面における狭
い範囲に偏析している場合には、上記のような保護膜除
去工程を実行しなくても、その後の親水化処理工程（Ｈ
2 ＳＯ4 ＝４：１、９０〜１２０℃、２０分間処理：純
粋による流水洗浄２０分間）のみで汚染部分の除去が可
能になり、しかも、この場合には、汚染部分が除去され
た後の汚染保護膜１２表面の平坦性もほとんど悪化しな
い（Ｒａ＝０．３５ｎｍ程度）という事情がある。この
ような平坦性が得られる場合には、単結晶シリコン基板
１１及びベース基板１４の接合強度を十分に高め得るよ
うになって、その後の剥離工程において安定した剥離現
象が得られることになる。従って、汚染保護膜１２の表
面状態の如何によっては、前記親水化処理工程による化
学エッチング機能によって保護膜除去工程を兼ねる構成
とすることもできる。
【００６９】（第３の実施の形態）図６には本発明の第
３実施例が示されており、以下これについて第１実施例
と異なる部分についてのみ説明する。即ち、第１実施例
では、剥離工程及び熱処理工程の実行後において行われ
る平坦化工程（図１（ｉ）参照）において、単結晶シリ
コン薄膜１１ｂ上の欠陥層及び微小段差を機械研磨によ
り除去するようにしたが、本実施例では、それら欠陥層
及び微小段差をエッチングにより除去する平坦化工程を
実行する点に特徴を有する。
３実施例が示されており、以下これについて第１実施例
と異なる部分についてのみ説明する。即ち、第１実施例
では、剥離工程及び熱処理工程の実行後において行われ
る平坦化工程（図１（ｉ）参照）において、単結晶シリ
コン薄膜１１ｂ上の欠陥層及び微小段差を機械研磨によ
り除去するようにしたが、本実施例では、それら欠陥層
及び微小段差をエッチングにより除去する平坦化工程を
実行する点に特徴を有する。
【００７０】具体的には、本実施例では、まず、単結晶
シリコン薄膜１１ｂ及び絶縁膜１５間の貼り合わせ面の
接合強度を増大させるための熱処理工程（図６（ａ）参
照）において、単結晶シリコン薄膜１１ｂの表面に、熱
酸化または窒化処理を行うことにより、シリコン酸化物
（半導体酸化物）またはシリコン窒化物（半導体窒化
物）を成膜して成る被覆膜１７を予め形成しておく（図
６（ｂ）参照）。このような被覆膜１７の形成に伴い、
単結晶シリコン薄膜１１ｂの表面（剥離面）に存する欠
陥層及び表面段差が当該被覆膜１７中に取り込まれた状
態となる。
シリコン薄膜１１ｂ及び絶縁膜１５間の貼り合わせ面の
接合強度を増大させるための熱処理工程（図６（ａ）参
照）において、単結晶シリコン薄膜１１ｂの表面に、熱
酸化または窒化処理を行うことにより、シリコン酸化物
（半導体酸化物）またはシリコン窒化物（半導体窒化
物）を成膜して成る被覆膜１７を予め形成しておく（図
６（ｂ）参照）。このような被覆膜１７の形成に伴い、
単結晶シリコン薄膜１１ｂの表面（剥離面）に存する欠
陥層及び表面段差が当該被覆膜１７中に取り込まれた状
態となる。
【００７１】この後に、上記被覆膜１７を化学的エッチ
ングまたはドライエッチングによって除去するという平
坦化工程を行うことにより、単結晶シリコン薄膜１１ｂ
表面の欠陥層及び表面段差を除去し、以てその表面を平
坦化する（図６（ｃ）参照）。さらに、この後におい
て、必要に応じて上記のような被覆膜１７の形成処理及
びエッチング処理を１回以上行うものであり、これによ
り、単結晶シリコン薄膜１１ｂの表面の平坦度を大幅に
高めることができる。また、エッチング処理後に化学的
機械的研磨（ＣＭＰ）を施すようにしても良く、この場
合には必要となる研磨厚を小さくできる。尚、このよう
な平坦化工程を、前記第２実施例においても行う構成と
しても良い。
ングまたはドライエッチングによって除去するという平
坦化工程を行うことにより、単結晶シリコン薄膜１１ｂ
表面の欠陥層及び表面段差を除去し、以てその表面を平
坦化する（図６（ｃ）参照）。さらに、この後におい
て、必要に応じて上記のような被覆膜１７の形成処理及
びエッチング処理を１回以上行うものであり、これによ
り、単結晶シリコン薄膜１１ｂの表面の平坦度を大幅に
高めることができる。また、エッチング処理後に化学的
機械的研磨（ＣＭＰ）を施すようにしても良く、この場
合には必要となる研磨厚を小さくできる。尚、このよう
な平坦化工程を、前記第２実施例においても行う構成と
しても良い。
【００７２】（第４の実施の形態）図７には本発明の第
４実施例が示されており、以下これについて第１実施例
と異なる部分についてのみ説明する。即ち、第１実施例
では、単結晶シリコン基板１１を再生利用するための平
坦化工程（図１（ｊ）、（ｋ）参照）において、単結晶
シリコン基板１１上の欠陥層及び微小段差を機械研磨に
より除去するようにしたが、本実施例では、それら欠陥
層及び微小段差をエッチングにより除去する平坦化工程
を実行する点に特徴を有する。
４実施例が示されており、以下これについて第１実施例
と異なる部分についてのみ説明する。即ち、第１実施例
では、単結晶シリコン基板１１を再生利用するための平
坦化工程（図１（ｊ）、（ｋ）参照）において、単結晶
シリコン基板１１上の欠陥層及び微小段差を機械研磨に
より除去するようにしたが、本実施例では、それら欠陥
層及び微小段差をエッチングにより除去する平坦化工程
を実行する点に特徴を有する。
【００７３】具体的には、本実施例では、まず、剥離工
程が済んだ図７（ａ）に示すような単結晶シリコン基板
１１に対して、熱酸化または窒化処理を行うことによ
り、シリコン酸化物（半導体酸化物）またはシリコン窒
化物（半導体窒化物）を成膜して成る被覆膜１８を予め
形成する（図７（ｂ）参照）。このような被覆膜１８の
形成に伴い、単結晶シリコン基板１１の表面（剥離面）
に存する欠陥層及び表面段差が当該被覆膜１８中に取り
込まれた状態となる。
程が済んだ図７（ａ）に示すような単結晶シリコン基板
１１に対して、熱酸化または窒化処理を行うことによ
り、シリコン酸化物（半導体酸化物）またはシリコン窒
化物（半導体窒化物）を成膜して成る被覆膜１８を予め
形成する（図７（ｂ）参照）。このような被覆膜１８の
形成に伴い、単結晶シリコン基板１１の表面（剥離面）
に存する欠陥層及び表面段差が当該被覆膜１８中に取り
込まれた状態となる。
【００７４】この後に、上記被覆膜１８を化学的エッチ
ングまたはドライエッチングによって除去するという平
坦化工程を行うことにより、単結晶シリコン基板１１表
面の欠陥層及び表面段差を除去し、以てその表面を平坦
化する（図７（ｃ）参照）。さらに、この後において、
必要に応じて上記のような被覆膜１７の形成処理及びエ
ッチング処理を１回以上行ったり、化学的機械的研磨
（ＣＭＰ）を施すようにしても良い。
ングまたはドライエッチングによって除去するという平
坦化工程を行うことにより、単結晶シリコン基板１１表
面の欠陥層及び表面段差を除去し、以てその表面を平坦
化する（図７（ｃ）参照）。さらに、この後において、
必要に応じて上記のような被覆膜１７の形成処理及びエ
ッチング処理を１回以上行ったり、化学的機械的研磨
（ＣＭＰ）を施すようにしても良い。
【００７５】（その他の実施の形態）本発明は、上記し
た各実施例にのみ限定されるものではなく、次のような
変形また拡張が可能である。半導体基板材料としては、
単結晶シリコン基板に限らず、４族元素を主体とした半
導体であれば、例えば、Ｇｅ（ゲルマニウム）、ＳｉＣ
（炭化シリコン）、ＳｉＧｅ（シリコンゲルマニウム）
あるいはダイヤモンドなどの基板を用いることができ、
また、多結晶シリコン基板を用いても良い。
た各実施例にのみ限定されるものではなく、次のような
変形また拡張が可能である。半導体基板材料としては、
単結晶シリコン基板に限らず、４族元素を主体とした半
導体であれば、例えば、Ｇｅ（ゲルマニウム）、ＳｉＣ
（炭化シリコン）、ＳｉＧｅ（シリコンゲルマニウム）
あるいはダイヤモンドなどの基板を用いることができ、
また、多結晶シリコン基板を用いても良い。
【００７６】ベース基板１４としては、単結晶シリコン
基板に限らず、他の半導体基板或いは絶縁性を有するセ
ラミック基板やガラス基板などを用いることもできる。
この場合、ベース基板そのものが絶縁性を有するもので
あれば、ベース基板上に絶縁膜１５を別途に形成する工
程を行う必要がなくなる。
基板に限らず、他の半導体基板或いは絶縁性を有するセ
ラミック基板やガラス基板などを用いることもできる。
この場合、ベース基板そのものが絶縁性を有するもので
あれば、ベース基板上に絶縁膜１５を別途に形成する工
程を行う必要がなくなる。
【００７７】親水化処理工程では、硫酸と過酸化水素水
との混合溶液による洗浄及び純水による流水洗浄を順次
行うことにより、自然酸化膜を形成する構成としたが、
例えば、親水化対象面（第１実施例の場合は、単結晶シ
リコン基板１１のイオン注入側の表面並びにベース基板
１４側の絶縁膜１５の表面、第２実施例の場合は、汚染
保護膜１２′の表面並びにベース基板１４側の絶縁膜１
５の表面）にフッ酸処理を施した後に、純水による流水
洗浄を行うことにより、その親水化対象面に水酸基を付
着させる処理を行う構成としても良い。また、剥離工程
及び熱処理工程による熱処理を、一連のアニール処理と
して実行する構成としても良い。
との混合溶液による洗浄及び純水による流水洗浄を順次
行うことにより、自然酸化膜を形成する構成としたが、
例えば、親水化対象面（第１実施例の場合は、単結晶シ
リコン基板１１のイオン注入側の表面並びにベース基板
１４側の絶縁膜１５の表面、第２実施例の場合は、汚染
保護膜１２′の表面並びにベース基板１４側の絶縁膜１
５の表面）にフッ酸処理を施した後に、純水による流水
洗浄を行うことにより、その親水化対象面に水酸基を付
着させる処理を行う構成としても良い。また、剥離工程
及び熱処理工程による熱処理を、一連のアニール処理と
して実行する構成としても良い。
【図１】本発明の第１実施例による製造工程の全体の流
れを模式的に示す縦断面図
れを模式的に示す縦断面図
【図２】熱処理温度と基板間の接合強度並びに基板内で
の水素ガス膨張による応力との関係を示す特性図
の水素ガス膨張による応力との関係を示す特性図
【図３】水素イオンの注入深さと水素濃度との関係を示
す特性図
す特性図
【図４】本発明の第２実施例による製造工程の全体の流
れを模式的に示す縦断面図
れを模式的に示す縦断面図
【図５】熱処理温度と基板間の接合強度並びに基板内で
の水素ガス膨張による応力との関係を示す特性図
の水素ガス膨張による応力との関係を示す特性図
【図６】本発明の第３実施例による製造工程の要部を模
式的に示す縦断面図
式的に示す縦断面図
【図７】本発明の第４実施例による製造工程の要部を模
式的に示す縦断面図
式的に示す縦断面図
【図８】従来の製造工程例を模式的に示す縦断面図
【図９】同製造工程において発生する現象を説明するた
めの模式的縦断面図
めの模式的縦断面図
１１は単結晶シリコン基板（半導体基板材料）、１１ａ
は自然酸化膜、１１ｂは単結晶シリコン薄膜（半導体
層）、１２は汚染保護膜、１３はイオン注入層、１４は
ベース基板、１４ａは自然酸化膜、１５は絶縁膜、１
６、１６′はＳＯＩ基板（半導体基板）、１７は被覆膜
を示す。
は自然酸化膜、１１ｂは単結晶シリコン薄膜（半導体
層）、１２は汚染保護膜、１３はイオン注入層、１４は
ベース基板、１４ａは自然酸化膜、１５は絶縁膜、１
６、１６′はＳＯＩ基板（半導体基板）、１７は被覆膜
を示す。
Claims (22)
- 【請求項１】 ベース基板（１４）上に、当該ベース基
板（１４）と電気的に絶縁した状態で素子形成用の半導
体層（１１ｂ）を設けて成る半導体基板（１６）であっ
て、 前記ベース基板（１４）上に、所定深さにイオン注入層
（１３）が形成された半導体基板材料（１１）のイオン
注入側の面を貼り合わせ、この貼り合わせ状態で熱処理
を行うことにより、前記半導体基板材料（１１）を前記
イオン注入層（１３）により形成される欠陥層領域部分
で剥離して前記半導体層（１１ｂ）を形成するようにし
た半導体基板（１６）において、 前記半導体層（１１ｂ）と前記ベース基板（１４）と
が、直接または自然酸化膜（１１ａ、１４ａ）を介して
接合されていることを特徴とする半導体基板。 - 【請求項２】 前記ベース基板（１４）は、半導体材料
により形成され、その上面に絶縁膜（１５）が形成され
ていることを特徴とする請求項１記載の半導体基板。 - 【請求項３】 ベース基板（１４）上に、当該ベース基
板（１４）と電気的に絶縁した状態で素子形成用の半導
体層（１１ｂ）を設けて成る半導体基板（１６）の製造
方法において、 前記ベース基板（１４）とは別途に用意した半導体基板
材料（１１）上に汚染保護膜（１２）を形成する保護膜
形成工程と、 前記半導体基板材料（１１）に対し前記汚染保護膜（１
２）側からイオン注入を行ってイオン注入層（１３）を
形成するイオン注入工程と、 このイオン注入後に前記半導体基板材料（１１）上の汚
染保護膜（１２）を除去する保護膜除去工程と、 前記半導体基板材料（１１）のイオン注入側の表面、並
びに前記ベース基板（１４）の表面に親水化処理を施す
親水化処理工程と、 前記半導体基板材料（１１）及びベース基板（１４）を
前記親水化処理面で貼り合わせる貼り合わせ工程と、 熱処理を行うことによって前記半導体基板材料（１１）
を前記イオン注入層（１３）により形成される欠陥層領
域部分で剥離して前記半導体層（１１ｂ）を形成する剥
離工程とを実行することを特徴とする半導体基板の製造
方法。 - 【請求項４】 請求項３記載の半導体基板の製造方法に
おいて、 前記半導体基板材料（１１）とベース基板（１４）との
接合強度が、前記剥離工程での熱処理により剥離現象が
生起される際に前記イオン注入層（１３）で生ずる内部
ガス膨張による応力より大きくなるように構成されるこ
とを特徴とする半導体基板の製造方法。 - 【請求項５】 請求項３または４記載の半導体基板の製
造方法において、 前記剥離工程での熱処理に先立って、前記貼り合わせ工
程で貼り合わされた前記半導体基板材料（１１）とベー
ス基板（１４）との一体物に対して、前記剥離現象が生
じない低温下で熱処理を施して両者間の接合強度を向上
させ、この後に上記剥離工程で前記剥離現象が生ずる高
温の熱処理を行うことを特徴とする半導体基板の製造方
法。 - 【請求項６】 請求項３ないし５の何れかに記載の半導
体基板の製造方法において、 前記親水化処理工程では、前記半導体基板材料（１１）
のイオン注入側の表面、並びに前記ベース基板（１４）
の表面に自然酸化膜（１１ａ、１４ａ）を形成する処理
を行うことを特徴とする半導体基板の製造方法。 - 【請求項７】 請求項３ないし５の何れかに記載の半導
体基板の製造方法において、 前記親水化処理工程では、前記半導体基板材料（１１）
のイオン注入側の表面、並びに前記ベース基板（１４）
の表面に水酸基を付着させる処理を行うことを特徴とす
る半導体基板の製造方法。 - 【請求項８】 ベース基板（１４）上に、当該ベース基
板（１４）と電気的に絶縁した状態で素子形成用の半導
体層（１１ｂ）を設けて成る半導体基板（１６′）の製
造方法において、 前記ベース基板（１４）とは別途に用意した半導体基板
材料（１１）上に汚染保護膜（１２）を形成する保護膜
形成工程と、 前記半導体基板材料（１１）に対し前記汚染保護膜（１
２）側からイオン注入を行ってイオン注入層（１３）を
形成するイオン注入工程と、 このイオン注入後に前記半導体基板材料（１１）上の汚
染保護膜（１２）の上面部分を除去する保護膜除去工程
と、 この保護膜除去工程を経た前記半導体基板材料（１１）
の汚染保護膜（１２）の表面、並びに前記ベース基板
（１４）の表面に親水化処理を施す親水化処理工程と、 前記半導体基板材料（１１）及びベース基板（１４）を
前記親水化処理面で貼り合わせる貼り合わせ工程と、 熱処理を行うことによって前記半導体基板材料（１１）
を前記イオン注入層（１３）により形成される欠陥層領
域部分で剥離して前記半導体層（１１ｂ）を形成する剥
離工程とを実行することを特徴とする半導体基板の製造
方法。 - 【請求項９】 請求項８記載の半導体基板の製造方法に
おいて、 前記半導体基板材料（１１）とベース基板（１４）との
接合強度が、前記剥離工程での熱処理により剥離現象が
生起される際に前記イオン注入層（１３）で生ずる内部
ガス膨張による応力より大きくなるように構成されるこ
とを特徴とする半導体基板の製造方法。 - 【請求項１０】 請求項８または９記載の半導体基板の
製造方法において、 前記保護膜除去工程では、化学エッチング、若しくは化
学エッチングと機械的研磨とを組み合わせることによ
り、前記汚染保護膜（１２）における汚染領域の除去並
びにその表面の平坦化を行うことを特徴とする半導体基
板の製造方法。 - 【請求項１１】 請求項８ないし１０の何れかに記載の
半導体基板の製造方法において、 前記剥離工程での熱処理に先立って、前記貼り合わせ工
程で貼り合わされた前記半導体基板材料（１１）とベー
ス基板（１４）との一体物に対して、前記剥離現象が生
じない低温下で熱処理を施して両者間の接合強度を向上
させ、この後に上記剥離工程で前記剥離現象が生ずる高
温の熱処理を行うことを特徴とする半導体基板の製造方
法。 - 【請求項１２】 請求項８ないし１１の何れかに記載の
半導体基板の製造方法において、 前記親水化処理工程では、前記保護膜除去工程を経た前
記半導体基板材料（１１）の汚染保護膜（１２）の表
面、並びに前記ベース基板（１４）の表面に自然酸化膜
（１１ａ、１４ａ）を形成する処理を行うことを特徴と
する半導体基板の製造方法。 - 【請求項１３】 請求項８ないし１１の何れかに記載の
半導体基板の製造方法において、 前記親水化処理工程では、前記保護膜除去工程を経た前
記半導体基板材料（１１）の汚染保護膜（１２）の表
面、並びに前記ベース基板（１４）の表面に水酸基を付
着させる処理を行うことを特徴とする半導体基板の製造
方法。 - 【請求項１４】 請求項３ないし１３の何れかに記載の
半導体基板の製造方法において、 前記ベース基板（１４）の材料として半導体材料を使用
し、 前記親水化処理工程に先立って、前記ベース基板（１
４）上に絶縁膜（１５）を形成する絶縁膜形成工程を行
うことを特徴とする半導体基板の製造方法。 - 【請求項１５】 請求項３ないし１４の何れかに記載の
半導体基板の製造方法において、 前記剥離工程の実行後に、その剥離工程での熱処理温度
より高温の熱処理を行うことにより、前記半導体基板材
料（１１）及びベース基板（１４）間の貼り合わせ面の
接合強度を増大させる熱処理工程を実行することを特徴
とする半導体基板の製造方法。 - 【請求項１６】 請求項３ないし１４の何れかに記載の
半導体基板の製造方法において、 前記剥離工程の実行後に前記半導体層（１１ｂ）の剥離
面の表面段差を除去する平坦化工程を行うことを特徴と
する半導体基板の製造方法。 - 【請求項１７】 請求項１５記載の半導体基板の製造方
法において、 前記熱処理工程の実行後に前記半導体層（１１ｂ）の剥
離面の表面段差を除去する平坦化工程を行うことを特徴
とする半導体基板の製造方法。 - 【請求項１８】 請求項１６または１７記載の半導体基
板の製造方法において、 前記平坦化工程では、前記半導体層（１１ｂ）の剥離面
を化学的機械的研磨することを特徴とする半導体基板の
製造方法。 - 【請求項１９】 請求項１６または１７記載の半導体基
板の製造方法において、 前記半導体層（１１ｂ）の表面に半導体化合物より成る
被覆膜（１７）を予め形成しておき、 前記平坦化工程では、上記被覆膜（１７）をエッチング
することにより半導体層（１１ｂ）の剥離面の表面段差
を除去することを特徴とする半導体基板の製造方法。 - 【請求項２０】 請求項１７記載の半導体基板の製造方
法において、 前記熱処理工程の実行時に、前記半導体層（１１ｂ）の
表面に半導体酸化物または半導体窒化物を成膜して成る
被覆膜（１７）を予め形成しておき、 前記平坦化工程では、上記被覆膜（１７）をエッチング
することにより半導体層（１１ｂ）の剥離面の表面段差
を除去することを特徴とする半導体基板の製造方法。 - 【請求項２１】 請求項３ないし２０の何れかに記載の
半導体基板の製造方法において、 前記剥離工程での熱処理に、ランプアニール装置或いは
レーザ照射アニール装置などの昇温レートが高いアニー
ル装置を利用することを特徴とする半導体基板の製造方
法。 - 【請求項２２】 請求項１５、１７、２０の何れかに記
載の半導体基板の製造方法において、 前記熱処理工程での熱処理に、ランプアニール装置或い
はレーザ照射アニール装置などの昇温レートが高いアニ
ール装置を利用することを特徴とする半導体基板の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14793998A JPH1197379A (ja) | 1997-07-25 | 1998-05-28 | 半導体基板及び半導体基板の製造方法 |
| US09/116,956 US6534380B1 (en) | 1997-07-18 | 1998-07-17 | Semiconductor substrate and method of manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-199973 | 1997-07-25 | ||
| JP19997397 | 1997-07-25 | ||
| JP14793998A JPH1197379A (ja) | 1997-07-25 | 1998-05-28 | 半導体基板及び半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197379A true JPH1197379A (ja) | 1999-04-09 |
Family
ID=26478326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14793998A Pending JPH1197379A (ja) | 1997-07-18 | 1998-05-28 | 半導体基板及び半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197379A (ja) |
Cited By (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510799A (ja) * | 1999-08-20 | 2003-03-18 | エス オー イ テク シリコン オン インシュレータ テクノロジース | マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板 |
| JP2004087606A (ja) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法 |
| JP2005252244A (ja) * | 2004-02-03 | 2005-09-15 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体基板の製造方法 |
| JP2005533384A (ja) * | 2002-07-18 | 2005-11-04 | コミツサリア タ レネルジー アトミーク | 電気的に活性な薄膜を移送するための方法 |
| JP2006216740A (ja) * | 2005-02-03 | 2006-08-17 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2006324530A (ja) * | 2005-05-19 | 2006-11-30 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2007317867A (ja) * | 2006-05-25 | 2007-12-06 | Sumco Corp | 半導体基板の製造方法 |
| JP2008526006A (ja) * | 2004-12-24 | 2008-07-17 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | ウェーハ表面の処理方法 |
| JP2008205456A (ja) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | 半導体素子の形成方法 |
| EP1993127A2 (en) | 2007-05-18 | 2008-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
| JP2009027206A (ja) * | 2004-02-03 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体集積回路の製造方法 |
| JP2009081478A (ja) * | 2000-11-06 | 2009-04-16 | Commiss Energ Atom | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| JP2009111375A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| EP2065946A2 (en) | 2007-11-30 | 2009-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
| EP2065943A2 (en) | 2007-11-30 | 2009-06-03 | Semiconductor Energy Laboratory Co, Ltd. | Method of manufacturing photoelectric conversion device |
| JP2009135465A (ja) * | 2007-10-31 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2009151293A (ja) * | 2007-11-30 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | 表示装置及び表示装置の作製方法、並びに電子機器 |
| US7619250B2 (en) | 2002-03-26 | 2009-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| KR20090127065A (ko) * | 2008-06-04 | 2009-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
| JP2010034523A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2010050446A (ja) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US7678668B2 (en) | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| JP2010109356A (ja) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| WO2010064355A1 (ja) * | 2008-12-04 | 2010-06-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US7772089B2 (en) | 2008-02-18 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7799658B2 (en) | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US7816234B2 (en) | 2007-11-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7816232B2 (en) | 2007-11-27 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus |
| US7825007B2 (en) | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
| US7851318B2 (en) | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| US7897476B2 (en) | 2007-04-20 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US7910465B2 (en) | 2008-01-24 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
| US7932164B2 (en) | 2008-03-17 | 2011-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers |
| US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7943414B2 (en) | 2008-08-01 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US7947523B2 (en) | 2008-04-25 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
| US7947570B2 (en) | 2008-01-16 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
| US7951656B2 (en) | 2008-06-06 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7960262B2 (en) | 2007-05-18 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film |
| US7989305B2 (en) | 2007-10-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate using cluster ion |
| US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8043935B2 (en) | 2008-11-27 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| WO2011132654A1 (ja) * | 2010-04-20 | 2011-10-27 | 住友電気工業株式会社 | 複合基板の製造方法 |
| US8048754B2 (en) | 2008-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer |
| WO2011151968A1 (ja) * | 2010-06-01 | 2011-12-08 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US8088669B2 (en) | 2007-05-10 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing substrate of semiconductor device |
| US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8283238B2 (en) | 2007-06-28 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Layer transfer process for semiconductor device |
| US8313989B2 (en) | 2008-10-22 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing the same |
| US8324086B2 (en) | 2008-01-16 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor substrate by laser irradiation |
| US8338218B2 (en) | 2008-06-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module |
| US8349702B2 (en) | 2008-04-24 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US8377804B2 (en) | 2008-10-02 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
| US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US8435871B2 (en) | 2007-10-30 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and semiconductor device and electronic device |
| CN103262231A (zh) * | 2010-06-30 | 2013-08-21 | 康宁股份有限公司 | 具有强化层的玻璃上半导体基材及其制备方法 |
| US8598013B2 (en) | 2007-10-10 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| JP2014120664A (ja) * | 2012-12-18 | 2014-06-30 | Dainippon Screen Mfg Co Ltd | 剥離補助方法および剥離補助装置 |
| US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8828844B2 (en) | 2007-10-10 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| US8846496B2 (en) | 2010-04-28 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of single crystal semiconductor film and manufacturing method of electrode |
| KR101496737B1 (ko) * | 2007-09-21 | 2015-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체막이 구비된 기판의 제작 방법 |
-
1998
- 1998-05-28 JP JP14793998A patent/JPH1197379A/ja active Pending
Cited By (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510799A (ja) * | 1999-08-20 | 2003-03-18 | エス オー イ テク シリコン オン インシュレータ テクノロジース | マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板 |
| JP2009081478A (ja) * | 2000-11-06 | 2009-04-16 | Commiss Energ Atom | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| US7619250B2 (en) | 2002-03-26 | 2009-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US7884367B2 (en) | 2002-03-26 | 2011-02-08 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| JP2005533384A (ja) * | 2002-07-18 | 2005-11-04 | コミツサリア タ レネルジー アトミーク | 電気的に活性な薄膜を移送するための方法 |
| JP2004087606A (ja) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法 |
| JP2005252244A (ja) * | 2004-02-03 | 2005-09-15 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体基板の製造方法 |
| JP2009027206A (ja) * | 2004-02-03 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体集積回路の製造方法 |
| JP2008526006A (ja) * | 2004-12-24 | 2008-07-17 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | ウェーハ表面の処理方法 |
| JP4594121B2 (ja) * | 2005-02-03 | 2010-12-08 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2006216740A (ja) * | 2005-02-03 | 2006-08-17 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2006324530A (ja) * | 2005-05-19 | 2006-11-30 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2007317867A (ja) * | 2006-05-25 | 2007-12-06 | Sumco Corp | 半導体基板の製造方法 |
| JP2008205456A (ja) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | 半導体素子の形成方法 |
| US8193068B2 (en) | 2007-04-20 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US7897476B2 (en) | 2007-04-20 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US8088669B2 (en) | 2007-05-10 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing substrate of semiconductor device |
| US7825007B2 (en) | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
| US8895407B2 (en) | 2007-05-18 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| US7820524B2 (en) | 2007-05-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| US7960262B2 (en) | 2007-05-18 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film |
| EP1993127A2 (en) | 2007-05-18 | 2008-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
| US8283238B2 (en) | 2007-06-28 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Layer transfer process for semiconductor device |
| US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US7678668B2 (en) | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| KR101496737B1 (ko) * | 2007-09-21 | 2015-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체막이 구비된 기판의 제작 방법 |
| US8409966B2 (en) | 2007-10-10 | 2013-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP2009111375A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8598013B2 (en) | 2007-10-10 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| US7989305B2 (en) | 2007-10-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate using cluster ion |
| US8314012B2 (en) | 2007-10-10 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US7799658B2 (en) | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8828844B2 (en) | 2007-10-10 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| KR101498576B1 (ko) * | 2007-10-10 | 2015-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US8435871B2 (en) | 2007-10-30 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and semiconductor device and electronic device |
| US9837300B2 (en) | 2007-10-31 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| KR101497353B1 (ko) * | 2007-10-31 | 2015-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작 방법 |
| JP2009135465A (ja) * | 2007-10-31 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8481393B2 (en) | 2007-11-01 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| US7851318B2 (en) | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| US7816234B2 (en) | 2007-11-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7816232B2 (en) | 2007-11-27 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus |
| US7858431B2 (en) | 2007-11-30 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
| EP2065943A2 (en) | 2007-11-30 | 2009-06-03 | Semiconductor Energy Laboratory Co, Ltd. | Method of manufacturing photoelectric conversion device |
| US7985604B2 (en) | 2007-11-30 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
| US8674368B2 (en) | 2007-11-30 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing thereof |
| US8507313B2 (en) | 2007-11-30 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
| JP2009151293A (ja) * | 2007-11-30 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | 表示装置及び表示装置の作製方法、並びに電子機器 |
| EP2065946A2 (en) | 2007-11-30 | 2009-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
| US8143087B2 (en) | 2007-11-30 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
| US8324086B2 (en) | 2008-01-16 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor substrate by laser irradiation |
| US8985173B2 (en) | 2008-01-16 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
| US7947570B2 (en) | 2008-01-16 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
| US7910465B2 (en) | 2008-01-24 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
| US8492248B2 (en) | 2008-01-24 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
| US7772089B2 (en) | 2008-02-18 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8604545B2 (en) | 2008-03-17 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having single crystal silicon layer with local maximum of carbon concentration and shoulder peak of hydrogen concentration |
| US7932164B2 (en) | 2008-03-17 | 2011-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers |
| US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8383487B2 (en) | 2008-03-18 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8288215B2 (en) | 2008-04-18 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8349702B2 (en) | 2008-04-24 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US7947523B2 (en) | 2008-04-25 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
| US7883988B2 (en) | 2008-06-04 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| JP2010016356A (ja) * | 2008-06-04 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| KR20090127065A (ko) * | 2008-06-04 | 2009-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
| US8173496B2 (en) | 2008-06-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7951656B2 (en) | 2008-06-06 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2010034523A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8338218B2 (en) | 2008-06-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module |
| JP2010050446A (ja) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US7943414B2 (en) | 2008-08-01 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US9076839B2 (en) | 2008-08-01 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8048754B2 (en) | 2008-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer |
| JP2010109356A (ja) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8871610B2 (en) | 2008-10-02 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8377804B2 (en) | 2008-10-02 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
| US8313989B2 (en) | 2008-10-22 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing the same |
| US8043935B2 (en) | 2008-11-27 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US8697544B2 (en) | 2008-12-04 | 2014-04-15 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
| WO2010064355A1 (ja) * | 2008-12-04 | 2010-06-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP2010135539A (ja) * | 2008-12-04 | 2010-06-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| US8664085B2 (en) | 2010-04-20 | 2014-03-04 | Sumitomo Electric Industries, Ltd. | Method of manufacturing composite substrate |
| WO2011132654A1 (ja) * | 2010-04-20 | 2011-10-27 | 住友電気工業株式会社 | 複合基板の製造方法 |
| US9252207B2 (en) | 2010-04-20 | 2016-02-02 | Sumitomo Electric Industries, Ltd. | Composite substrate |
| US8846496B2 (en) | 2010-04-28 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of single crystal semiconductor film and manufacturing method of electrode |
| JP2011253906A (ja) * | 2010-06-01 | 2011-12-15 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| WO2011151968A1 (ja) * | 2010-06-01 | 2011-12-08 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| CN103262231A (zh) * | 2010-06-30 | 2013-08-21 | 康宁股份有限公司 | 具有强化层的玻璃上半导体基材及其制备方法 |
| JP2014120664A (ja) * | 2012-12-18 | 2014-06-30 | Dainippon Screen Mfg Co Ltd | 剥離補助方法および剥離補助装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
| US6534380B1 (en) | Semiconductor substrate and method of manufacturing the same | |
| CA2233096C (en) | Substrate and production method thereof | |
| JP4582982B2 (ja) | 基板の処理方法 | |
| US7749862B2 (en) | Methods for minimizing defects when transferring a semiconductor useful layer | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| JP2000294754A (ja) | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH1145862A (ja) | 半導体基板の製造方法 | |
| US7977209B2 (en) | Method for manufacturing SOI substrate | |
| JP2009111381A (ja) | 微細な埋め込み絶縁層を有するｓｏｉ基板 | |
| KR20080086898A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 | |
| KR20100080777A (ko) | 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용 | |
| WO2006109614A1 (ja) | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ | |
| EP2519965B1 (en) | Method for the preparation of a multi-layered crystalline structure | |
| JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
| JPH11121310A (ja) | 半導体基板の製造方法 | |
| JPH1174166A (ja) | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| JPH1140786A (ja) | 半導体基板及びその製造方法 | |
| JPH1174209A (ja) | 半導体基板の製造方法 | |
| JPH1174208A (ja) | 半導体基板の製造方法 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP5411438B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10308355A (ja) | 半導体基板の製造方法 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040826 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20060718 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080415 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20081007 Free format text: JAPANESE INTERMEDIATE CODE: A02 |