JPH1197379A - Semiconductor substrate and its manufacture - Google Patents
Semiconductor substrate and its manufactureInfo
- Publication number
- JPH1197379A JPH1197379A JP14793998A JP14793998A JPH1197379A JP H1197379 A JPH1197379 A JP H1197379A JP 14793998 A JP14793998 A JP 14793998A JP 14793998 A JP14793998 A JP 14793998A JP H1197379 A JPH1197379 A JP H1197379A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- manufacturing
- semiconductor
- heat treatment
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ベース基板上に、
そのベース基板と電気的に絶縁した状態で素子形成用の
半導体層を設けて成る半導体基板及びその製造方法に関
する。[0001] The present invention relates to a base substrate,
The present invention relates to a semiconductor substrate provided with a semiconductor layer for element formation in a state of being electrically insulated from the base substrate, and a method for manufacturing the same.
【0002】[0002]
【従来の技術】この種の半導体基板としては、例えば、
半導体層としてシリコン単結晶膜を設ける構成のSOI
(Silicon On Insulator)基板がある。これは、シリコ
ン基板上に絶縁用の酸化膜を形成すると共に、その上に
シリコン単結晶膜を形成した構造を有するもので、この
ような半導体基板を用いることにより、基板との絶縁分
離工程を別途に実施する必要がなくなり、分離性能が良
く、高い集積度でシリコン単結晶膜に素子を形成して集
積回路を作り込むことができるものである。2. Description of the Related Art As a semiconductor substrate of this kind, for example,
SOI having a structure in which a silicon single crystal film is provided as a semiconductor layer
(Silicon On Insulator) substrate. This has a structure in which an insulating oxide film is formed on a silicon substrate and a silicon single crystal film is formed thereon. By using such a semiconductor substrate, an insulating separation process from the substrate can be performed. This eliminates the need for a separate operation, provides good isolation performance, and enables the formation of an integrated circuit by forming elements on a silicon single crystal film with a high degree of integration.
【0003】このようなSOI構造のためのシリコン単
結晶膜の製造方法としては、従来より種々の方法が採用
されているが、その中で以下のような3段階の工程を経
て製造するようにした半導体薄膜製造技術が特開平5−
211128号公報に開示されている。以下に、その製
造方法について図8を用いて説明する。[0003] As a method of manufacturing a silicon single crystal film for such an SOI structure, various methods have conventionally been adopted. Among them, a method of manufacturing a silicon single crystal film through the following three steps is described. Semiconductor thin film manufacturing technology
It is disclosed in Japanese Patent Publication No. 211128. Hereinafter, the manufacturing method will be described with reference to FIG.
【0004】まず、第1段階として、上面に酸化膜など
の汚染保護膜1aが成膜された半導体基板材料1中へ、
その汚染保護膜1a側から水素ガス若しくは希ガスをイ
オン注入することにより(図8(a)参照)、半導体基
板材料1の所定深さに注入イオンが分布したイオン注入
領域2を形成する。次に、第2段階として、この半導体
基板材料1のイオン注入側の面に、少なくとも1つの剛
性材料から形成されたベース基板3を貼り合わせ法など
により結合させる(図8(b)参照)。この場合のベー
ス基板3は半導体製の基板を用いることが可能で最終的
にSOI基板を形成させるという点では、酸化膜のよう
な絶縁膜4を成膜させた状態としておくことが望まし
い。First, as a first step, a semiconductor substrate material 1 on which a contamination protection film 1a such as an oxide film is formed on the upper surface is introduced.
Hydrogen gas or rare gas is ion-implanted from the side of the contamination protective film 1a (see FIG. 8A) to form an ion-implanted region 2 in which implanted ions are distributed at a predetermined depth in the semiconductor substrate material 1. Next, as a second step, a base substrate 3 made of at least one rigid material is bonded to the surface of the semiconductor substrate material 1 on the ion implantation side by a bonding method or the like (see FIG. 8B). In this case, it is desirable that the insulating film 4 such as an oxide film is formed in the point that a semiconductor substrate can be used as the base substrate 3 and an SOI substrate is finally formed.
【0005】さらに、第3段階として、半導体基板材料
1及びベース基板3の一対物に対して熱処理を施すこと
により、イオン注入領域2に形成されるマイクロボイド
(微小気泡)部分を境界として半導体基板材料1と薄膜
部分が分離するように剥離し、ベース基板3上に絶縁膜
4などを介してシリコン単結晶膜5が接着された構造の
SOI基板6が形成される(図8(c)参照)。Further, as a third step, by subjecting the semiconductor substrate material 1 and one object of the base substrate 3 to heat treatment, the semiconductor substrate is bounded by the microvoids (microbubbles) formed in the ion implantation region 2. The material 1 and the thin film portion are separated so as to be separated from each other, and an SOI substrate 6 having a structure in which a silicon single crystal film 5 is bonded to the base substrate 3 via an insulating film 4 or the like is formed (see FIG. 8C). ).
【0006】実際には、剥離された面には数nm程度の
表面段差及び欠陥層が存在するため、その剥離面に研磨
処理及びエッチング処理などを施してシリコン単結晶膜
5を平坦に仕上げると共に所定膜厚(例えば0.1μ
m)に調整してSOI基板6を完成させるものである
(図8(d)参照)。Actually, since a surface step and a defect layer of about several nm exist on the peeled surface, a polishing process and an etching process are performed on the peeled surface to finish the silicon single crystal film 5 flat. A predetermined film thickness (for example, 0.1 μm
m) to complete the SOI substrate 6 (see FIG. 8D).
【0007】[0007]
【発明が解決しようとする課題】ところで、上記のよう
な工程を経てSOI基板6を製造する場合、実際には以
下に述べるような問題点が発生することがある。即ち、
図9に示すように、前述した第3段階の熱処理工程にお
いて、前記マイクロボイド部分での剥離現象が生じたに
もかかわらず、本来はベース基板3側のシリコン単結晶
膜5となるべき半導体基板材料1側の剥離想定領域が、
当該半導体基板材料1側に部分的に残置されたままにな
るという現象が発生することがある(残置部分に符号Q
を付して示す)。この結果、ベース基板3上には不均一
に剥離したシリコン層が付着した状態となる。このよう
な現象が発生した場合には、SOI基板6の大幅な品質
悪化を来たすと共に、歩留まりが悪化するという問題点
が出てくる。尚、図9では、残置部分Qが発生する現象
を、作図上の制約から摸式的に示したが、実際には半導
体基板材料1の全域に分散した多数箇所で発生するもの
である。When the SOI substrate 6 is manufactured through the above-described steps, the following problems may actually occur. That is,
As shown in FIG. 9, in the above-described third heat treatment step, the semiconductor substrate that should originally become the silicon single crystal film 5 on the base substrate 3 side despite the occurrence of the peeling phenomenon at the microvoid portion. Expected area of peeling on material 1 side is
A phenomenon that the semiconductor substrate material 1 is partially left on the side of the semiconductor substrate material 1 may occur (the remaining portion is denoted by the letter Q).
Is shown). As a result, a non-uniformly peeled silicon layer adheres to the base substrate 3. When such a phenomenon occurs, there is a problem that the quality of the SOI substrate 6 is significantly deteriorated and the yield is deteriorated. In FIG. 9, the phenomenon that the remaining portion Q occurs is schematically shown due to restrictions on drawing, but actually occurs at many locations dispersed throughout the semiconductor substrate material 1.
【0008】上記のような現象は、半導体基板材料1及
びベース基板3間の貼り合わせが、その貼り合わせ領域
の全体で均一に行われていないために発生すると想定さ
れる。このような貼り合わせ状態の欠陥の原因として
は、現在のところ、イオン注入工程の実行に伴い、半導
体基板材料1上の汚染保護膜1aの平坦性が損なわれる
ことや、汚染物が汚染保護膜の表面付近に偏析した状態
で残存することなどが考えられる。また、このような貼
り合わせ欠陥が内在した状態では、図9に示すような現
象が発生しなかった場合でも、絶縁膜3とシリコン単結
晶膜との間の接合強度が不十分になる恐れがあり、これ
がSOI基板6の信頼性を低下させる原因になる。It is assumed that the above phenomenon occurs because the bonding between the semiconductor substrate material 1 and the base substrate 3 is not performed uniformly over the entire bonding region. At present, the cause of such a defect in the bonded state is that the flatness of the contamination protective film 1a on the semiconductor substrate material 1 is impaired due to the execution of the ion implantation process, and that the contaminants are removed by the contamination protective film. It is conceivable that it remains in the vicinity of the surface in a segregated state. Further, in a state where such a bonding defect exists, there is a possibility that the bonding strength between the insulating film 3 and the silicon single crystal film becomes insufficient even if the phenomenon shown in FIG. 9 does not occur. This causes the reliability of the SOI substrate 6 to decrease.
【0009】そこで、本発明の目的は、第1に、ベース
基板とこのベース基板上に電気的に絶縁された状態で設
けられた半導体層との接合強度を大になし得て信頼性の
向上を実現できる半導体基板を提供することにあり、第
2に、高品質の半導体基板を歩留まりの低下を来たすこ
となく製造できるようになる半導体基板の製造方法を提
供することにある。Accordingly, an object of the present invention is to firstly increase the bonding strength between a base substrate and a semiconductor layer provided on the base substrate in an electrically insulated state, thereby improving reliability. Secondly, it is an object of the present invention to provide a method of manufacturing a semiconductor substrate which can manufacture a high quality semiconductor substrate without lowering the yield.
【0010】[0010]
【課題を解決するための手段】請求項1記載の発明のよ
うに、ベース基板(14)上に、これと電気的に絶縁し
た状態で素子形成用の半導体層(11b)を設ける構成
とした半導体基板において、半導体層(11b)とベー
ス基板(14)とを、直接または自然酸化膜(11a、
14a)を介して接合する構成とした場合には、それら
の間の接合強度が大きくなるものであり、その信頼性が
向上するようになる。According to the present invention, a semiconductor layer (11b) for element formation is provided on a base substrate (14) in a state of being electrically insulated therefrom. In the semiconductor substrate, the semiconductor layer (11b) and the base substrate (14) are directly or naturally oxidized (11a,
In the case of joining via 14a), the joining strength between them is increased, and the reliability is improved.
【0011】請求項3記載の半導体基板の製造方法によ
れば、保護膜形成工程において、ベース基板(14)と
は別途に用意された半導体基板材料(11)上に汚染保
護膜(12)が形成される共に、イオン注入工程におい
て、上記半導体基板材料(11)に対し前記汚染保護膜
(12)側からイオン注入を行われてイオン注入層(1
3)が形成されるものであり、そのイオン注入層(1
3)は、当該半導体基板材料(11)の表面と平行な分
布状態となる。According to a third aspect of the present invention, in the protective film forming step, the contamination protective film (12) is formed on the semiconductor substrate material (11) prepared separately from the base substrate (14). At the same time, in the ion implantation step, the semiconductor substrate material (11) is ion-implanted from the contamination protective film (12) side to form an ion-implanted layer (1).
3) is formed, and the ion-implanted layer (1) is formed.
3) is in a distribution state parallel to the surface of the semiconductor substrate material (11).
【0012】次いで、保護膜除去工程において、半導体
基板材料(11)上の汚染保護膜(12)が除去された
後に、親水化処理工程において、半導体基板材料(1
1)のイオン注入側の表面、並びに前記ベース基板(1
4)の表面に親水化処理が施され、さらに、貼り合わせ
工程において、上記半導体基板材料(11)及びベース
基板(14)が親水化処理面で貼り合わされる。この後
には、剥離工程において熱処理が施されるものであり、
この熱処理に伴い、半導体基板材料(11)にあって
は、イオン注入層(13)により形成される欠陥層領域
部分で微小気泡が凝集してマクロな気泡を生じ、これに
より当該欠陥層領域部分を境界とした剥離が生ずる。こ
の結果、薄膜状の半導体層(11b)がベース基板(1
4)上に電気的に絶縁された状態で積層された基板構造
(SOI構造に相当)を形成できることになる。Next, in the protective film removing step, after the contamination protective film (12) on the semiconductor substrate material (11) is removed, in the hydrophilic treatment step, the semiconductor substrate material (1) is removed.
The surface on the ion implantation side of 1) and the base substrate (1
The surface of 4) is subjected to a hydrophilization treatment, and further, in the bonding step, the semiconductor substrate material (11) and the base substrate (14) are bonded on the hydrophilization-treated surface. Thereafter, a heat treatment is performed in a peeling step,
Along with this heat treatment, in the semiconductor substrate material (11), microbubbles are aggregated in the defect layer region formed by the ion-implanted layer (13) to generate macro bubbles, thereby forming the defect layer region. Separation occurs at the boundary. As a result, the thin film semiconductor layer (11b) becomes the base substrate (1).
4) It is possible to form a substrate structure (corresponding to an SOI structure) laminated on the substrate in an electrically insulated state.
【0013】このような製造方法によれば、半導体基板
材料(11)とベース基板(14)とを貼り合わせるた
めの貼り合わせ工程が行われる前に、当該半導体基板材
料(11)上の汚染保護膜(12)が除去されることに
なるから、イオン注入工程の実行に伴い、当該汚染保護
膜(12)の平坦性が損なわれたり、或いは汚染保護膜
(12)の表面付近に汚染物が偏析した状態で残存する
ような状況に陥った場合であっても、半導体基板材料
(11)及びベース基板(14)間の貼り合わせ状態
を、その貼り合わせ領域の全体で均一な状態にすること
ができるようになる。According to such a manufacturing method, before the bonding step for bonding the semiconductor substrate material (11) and the base substrate (14) is performed, the contamination protection on the semiconductor substrate material (11) is performed. Since the film (12) is removed, the flatness of the contamination protective film (12) is impaired with the execution of the ion implantation step, or contaminants are present near the surface of the contamination protective film (12). Even in a situation where the semiconductor substrate remains in a segregated state, the bonding state between the semiconductor substrate material (11) and the base substrate (14) is made uniform over the entire bonding region. Will be able to
【0014】この結果、剥離工程の実行時において、半
導体基板材料(11)の剥離現象が欠陥層領域部分の全
体で均一に進行するようになるため、従来のように、本
来はベース基板(14)上の半導体層(11b)となる
べき半導体基板材料(11)側の剥離想定領域が、当該
半導体基板材料(11)側に部分的に残置されたままに
なる現象が発生することがなくなる。このため、製造対
象の半導体基板の品質を高めることができると共に、歩
留まりが向上するようになる。As a result, when the peeling step is performed, the peeling phenomenon of the semiconductor substrate material (11) progresses uniformly in the entire defect layer region portion. ) Does not occur that the expected peeling region on the side of the semiconductor substrate material (11) to be the upper semiconductor layer (11b) remains partially on the side of the semiconductor substrate material (11). Therefore, the quality of the semiconductor substrate to be manufactured can be improved, and the yield can be improved.
【0015】請求項4記載の半導体基板の製造方法のよ
うに、半導体基板材料(11)とベース基板(14)と
の接合強度が、剥離工程での熱処理により剥離現象が生
起される際に前記イオン注入層(13)で生ずる内部ガ
ス膨張による応力より大きくなるように構成された場合
には、当該剥離工程において良好な剥離現象を期待でき
るようになる。According to a fourth aspect of the present invention, the bonding strength between the semiconductor substrate material (11) and the base substrate (14) is reduced when the peeling phenomenon occurs due to the heat treatment in the peeling step. In the case where the stress is set to be larger than the stress due to internal gas expansion generated in the ion implantation layer (13), a good peeling phenomenon can be expected in the peeling step.
【0016】請求項5記載の製造方法のように、貼り合
わせ工程で貼り合わされた半導体基板材料(11)とベ
ース基板(14)との一体物に対して、イオン注入層
(13)により形成される欠陥層領域部分での剥離現象
が生じない低温下で熱処理を施して両者間の接合強度を
向上させるという熱処理を施した後に剥離工程を行うよ
うに構成された場合には、それら半導体基板材料(1
1)とベース基板(14)との接合強度を、剥離工程で
の熱処理により剥離現象が生起される際にイオン注入層
(13)で生ずる内部ガス膨張による応力より大きくす
ることが可能となり、結果的に当該剥離工程において良
好な剥離現象を期待できるようになる。According to a fifth aspect of the present invention, an ion-implanted layer (13) is formed on an integrated body of the semiconductor substrate material (11) and the base substrate (14) bonded in the bonding step. When the heat treatment is performed at a low temperature at which the peeling phenomenon does not occur in the defective layer region portion to improve the bonding strength between the two, the peeling step is performed and then the semiconductor substrate material is used. (1
1) The bonding strength between the base substrate (14) and the base substrate (14) can be made larger than the stress due to internal gas expansion generated in the ion-implanted layer (13) when the separation phenomenon occurs due to the heat treatment in the separation step. Thus, a good peeling phenomenon can be expected in the peeling step.
【0017】請求項6記載の半導体基板の製造方法によ
れば、親水化処理工程において、前記半導体基板材料
(11)のイオン注入側の表面、並びに前記ベース基板
(14)の表面に自然酸化膜(11a、14a)が形成
されることになる。このため、その後に貼り合わせ工
程、剥離工程を経て製造された半導体基板にあっては、
その半導体層(11b)とベース基板(14)とが自然
酸化膜(11a、14a)を介して接合された状態なる
から、それら半導体層(11b)及びベース基板(1
4)間の接合強度が大きくなって、その信頼性が向上す
るようになる。According to a sixth aspect of the present invention, in the hydrophilic treatment step, a natural oxide film is formed on the surface of the semiconductor substrate material on the ion-implanted side and on the surface of the base substrate. (11a, 14a) will be formed. Therefore, in the case of a semiconductor substrate manufactured through a bonding process and a peeling process thereafter,
Since the semiconductor layer (11b) and the base substrate (14) are joined via the natural oxide films (11a, 14a), the semiconductor layer (11b) and the base substrate (1) are joined.
4) The bonding strength between them is increased, and the reliability is improved.
【0018】請求項7記載の半導体基板の製造方法によ
れば、親水化処理工程において、前記半導体基板材料
(11)のイオン注入側の表面、並びに前記ベース基板
(14)の表面に水酸基が付着されることになり、この
水酸基が半導体基板材料(11)及びベース基板(1
4)間の接合を促進するように作用する。このような親
水化処理工程及びその後の貼り合わせ工程、剥離工程を
経て製造された半導体基板にあっては、その半導体層
(11b)とベース基板(14)とが直接的に接合され
た状態となるから、それら半導体層(11b)及びベー
ス基板(14)間の接合強度が大きくなって、その信頼
性が向上するようになる。According to a seventh aspect of the present invention, in the hydrophilization step, hydroxyl groups adhere to the surface of the semiconductor substrate material (11) on the ion-implanted side and the surface of the base substrate (14). This hydroxyl group is converted to the semiconductor substrate material (11) and the base substrate (1).
4) acts to promote bonding between them. In the case of a semiconductor substrate manufactured through such a hydrophilic treatment step, a subsequent bonding step, and a peeling step, a state in which the semiconductor layer (11b) and the base substrate (14) are directly bonded. Therefore, the bonding strength between the semiconductor layer (11b) and the base substrate (14) is increased, and the reliability is improved.
【0019】請求項8記載の半導体基板の製造方法によ
れば、保護膜形成工程において、ベース基板(14)と
は別途に用意された半導体基板材料(11)上に汚染保
護膜(12)が形成される共に、イオン注入工程におい
て、上記半導体基板材料(11)に対し前記汚染保護膜
(12)側からイオン注入を行われてイオン注入層(1
3)が形成されるものであり、そのイオン注入層(1
3)は、当該半導体基板材料(11)の表面と平行な分
布状態となる。According to the eighth aspect of the present invention, in the protective film forming step, the contamination protective film (12) is formed on the semiconductor substrate material (11) prepared separately from the base substrate (14). At the same time, in the ion implantation step, the semiconductor substrate material (11) is ion-implanted from the contamination protective film (12) side to form an ion-implanted layer (1).
3) is formed, and the ion-implanted layer (1) is formed.
3) is in a distribution state parallel to the surface of the semiconductor substrate material (11).
【0020】次いで、保護膜除去工程において、半導体
基板材料(11)上の汚染保護膜(12)の上面部分が
除去された後に、親水化処理工程において、半導体基板
材料(11)の汚染保護膜(12)の表面、並びに前記
ベース基板(14)の表面に親水化処理が施され、さら
に、貼り合わせ工程において、上記半導体基板材料(1
1)及びベース基板(14)が親水化処理面で貼り合わ
される。この後には、剥離工程において熱処理が施され
るものであり、この熱処理に伴い、半導体基板材料(1
1)にあっては、イオン注入層(13)により形成され
る欠陥層領域部分で微小気泡が凝集してマクロな気泡を
生じ、これにより当該欠陥層領域部分を境界とした剥離
が生ずる。この結果、薄膜状の半導体層(11b)がベ
ース基板(14)上に電気的に絶縁された状態で積層さ
れた基板構造(SOI構造に相当)を形成できることに
なる。Next, in the protective film removing step, after the upper surface portion of the contamination protective film (12) on the semiconductor substrate material (11) is removed, in the hydrophilic treatment step, the contamination protective film of the semiconductor substrate material (11) is removed. The surface of (12) and the surface of the base substrate (14) are subjected to a hydrophilic treatment, and further, in the bonding step, the semiconductor substrate material (1) is treated.
1) and the base substrate (14) are bonded together on the hydrophilized surface. Thereafter, heat treatment is performed in a peeling step, and with this heat treatment, the semiconductor substrate material (1
In 1), microbubbles are aggregated in the defect layer region formed by the ion-implanted layer (13) to generate macro bubbles, thereby causing separation at the defect layer region. As a result, it is possible to form a substrate structure (corresponding to an SOI structure) in which the thin film semiconductor layer (11b) is laminated on the base substrate (14) in an electrically insulated state.
【0021】このような製造方法によれば、半導体基板
材料(11)とベース基板(14)とを貼り合わせるた
めの貼り合わせ工程が行われる前に、当該半導体基板材
料(11)上の汚染保護膜(12)の上面部分が除去さ
れることになるから、イオン注入工程の実行に伴い、当
該汚染保護膜(12)の平坦性が損なわれたり、或いは
汚染保護膜(12)の表面付近に汚染物が偏析した状態
で残存するような状況に陥った場合であっても、半導体
基板材料(11)及びベース基板(14)間の貼り合わ
せ状態を、その貼り合わせ領域の全体で均一な状態にす
ることができるようになる。According to such a manufacturing method, before the bonding step for bonding the semiconductor substrate material (11) and the base substrate (14) is performed, the contamination protection on the semiconductor substrate material (11) is performed. Since the upper surface portion of the film (12) is removed, the flatness of the contamination protective film (12) is impaired or the vicinity of the surface of the contamination protective film (12) is reduced with the execution of the ion implantation step. Even if the contaminants remain in a segregated state, the state of bonding between the semiconductor substrate material (11) and the base substrate (14) is uniform over the entire bonded region. Will be able to
【0022】この結果、剥離工程の実行時において、半
導体基板材料(11)の剥離現象が欠陥層領域部分の全
体で均一に進行するようになるため、従来のように、本
来はベース基板(14)上の半導体層(11b)となる
べき半導体基板材料(11)側の剥離想定領域が、当該
半導体基板材料(11)側に部分的に残置されたままに
なる現象が発生することがなくなる。このため、製造対
象の半導体基板の品質を高めることができると共に、歩
留まりが向上するようになる。As a result, at the time of performing the peeling step, the peeling phenomenon of the semiconductor substrate material (11) progresses uniformly in the entire defective layer region portion. ) Does not occur that the expected peeling region on the side of the semiconductor substrate material (11) to be the upper semiconductor layer (11b) remains partially on the side of the semiconductor substrate material (11). Therefore, the quality of the semiconductor substrate to be manufactured can be improved, and the yield can be improved.
【0023】請求項9記載の半導体基板の製造方法のよ
うに、半導体基板材料(11)とベース基板(14)と
の接合強度が、剥離工程での熱処理により剥離現象が生
起される際に前記イオン注入層(13)で生ずる内部ガ
ス膨張による応力より大きくなるように構成された場合
には、当該剥離工程において良好な剥離現象を期待でき
るようになる。As in the method for manufacturing a semiconductor substrate according to the ninth aspect, the bonding strength between the semiconductor substrate material (11) and the base substrate (14) may be reduced when the peeling phenomenon occurs due to the heat treatment in the peeling step. In the case where the stress is set to be larger than the stress due to internal gas expansion generated in the ion implantation layer (13), a good peeling phenomenon can be expected in the peeling step.
【0024】請求項10記載の半導体基板の製造方法の
ように、汚染保護膜(12)の上面部分を除去するため
の前記保護膜除去工程において、化学エッチング、若し
くは化学エッチングと機械的研磨とを組み合わせること
により、上記汚染保護膜(12)における汚染領域の除
去並びにその表面の平坦化を行う構成とした場合には、
汚染保護膜(12)表面の平坦性が高められるようにな
るため、その汚染保護膜(12)を介して貼り合わされ
る半導体基板材料(11)とベース基板(14)との接
合強度を十分に高め得るようになる。According to a tenth aspect of the present invention, in the protective film removing step for removing the upper surface portion of the contamination protective film (12), chemical etching or chemical etching and mechanical polishing are performed. In the case where the combination is made to remove the contaminated area in the contamination protective film (12) and to planarize the surface,
Since the flatness of the surface of the contamination protective film (12) is improved, the bonding strength between the semiconductor substrate material (11) and the base substrate (14) bonded via the contamination protective film (12) is sufficiently increased. Can be enhanced.
【0025】請求項11記載の製造方法のように、貼り
合わせ工程で貼り合わされた半導体基板材料(11)と
ベース基板(14)との一体物に対して、イオン注入層
(13)により形成される欠陥層領域部分での剥離現象
が生じない低温下で熱処理を施して両者間の接合強度を
向上させるという熱処理を施した後に剥離工程を行うよ
うに構成された場合には、それら半導体基板材料(1
1)とベース基板(14)との接合強度を、剥離工程で
の熱処理により剥離現象が生起される際にイオン注入層
(13)で生ずる内部ガス膨張による応力より大きくす
ることが可能となり、結果的に当該剥離工程において良
好な剥離現象を期待できるようになる。According to the manufacturing method of the eleventh aspect, an integrated body of the semiconductor substrate material (11) and the base substrate (14) bonded in the bonding step is formed by the ion implantation layer (13). When the heat treatment is performed at a low temperature at which the peeling phenomenon does not occur in the defective layer region portion to improve the bonding strength between the two, the peeling step is performed and then the semiconductor substrate material is used. (1
1) The bonding strength between the base substrate (14) and the base substrate (14) can be made larger than the stress due to internal gas expansion generated in the ion-implanted layer (13) when the separation phenomenon occurs due to the heat treatment in the separation step. Thus, a good peeling phenomenon can be expected in the peeling step.
【0026】請求項15記載の半導体基板の製造方法に
よれば、熱処理工程において、剥離工程での熱処理温度
より高温の熱処理を行うことにより、半導体基板材料
(11)及びベース基板(14)間の貼り合わせ面の接
合強度が増大されるようになるから、製造対象の半導体
基板における半導体層(11b)及びベース基板(1
4)間の接合強度が大きくなって、その信頼性をさらに
向上させ得るようになる。In the method of manufacturing a semiconductor substrate according to the fifteenth aspect, in the heat treatment step, the heat treatment is performed at a temperature higher than the heat treatment temperature in the peeling step, whereby the material between the semiconductor substrate material (11) and the base substrate (14) is formed. Since the bonding strength of the bonding surface is increased, the semiconductor layer (11b) and the base substrate (1) in the semiconductor substrate to be manufactured are increased.
4) The bonding strength between them is increased, and the reliability can be further improved.
【0027】請求項21或いは22に記載の半導体基板
の製造方法のように、前述した剥離工程での熱処理或い
は熱処理工程での熱処理にランプアニール装置或いはレ
ーザ照射アニール装置などの昇温レートが高いアニール
装置を利用する場合には、それらの熱処理時におけるス
ループットを向上させ得るようになる。尚、このような
アニール装置の利用が可能になるのは、欠陥層領域部分
での剥離現象が瞬間的に発生するからである。[0027] As in the method of manufacturing a semiconductor substrate according to claim 21 or 22, the heat treatment in the peeling step or the heat treatment in the heat treatment step may be performed by a lamp annealing apparatus or a laser irradiation annealing apparatus having a high temperature raising rate. When the apparatus is used, the throughput at the time of the heat treatment can be improved. The reason why such an annealing apparatus can be used is that a peeling phenomenon occurs instantaneously in the defect layer region.
【0028】[0028]
(第1の実施の形態)以下、本発明の第1実施例につい
て図1を参照しながら説明する。尚、図1は、SOI基
板の製造工程を摸式的な断面図により示したものであ
る。即ち、図1(a)に示す保護膜形成工程では、例え
ば単結晶シリコン基板11(本発明でいう半導体基板材
料に相当)上に、熱酸化による成膜、またはCVD法や
PVD法のような堆積法によって、均一な膜厚のシリコ
ン酸化膜より成る汚染保護膜12を形成する。尚、この
汚染保護膜12は、後述するイオン注入工程において単
結晶シリコン基板11が重金属などにより汚染される事
態を防止するためのものであり、その膜厚は好ましくは
50〜100nm程度に設定される。(First Embodiment) Hereinafter, a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic sectional view showing a manufacturing process of an SOI substrate. That is, in the protective film forming step shown in FIG. 1A, for example, a film is formed on a single-crystal silicon substrate 11 (corresponding to a semiconductor substrate material in the present invention) by thermal oxidation or a CVD method or a PVD method. The contamination protection film 12 made of a silicon oxide film having a uniform thickness is formed by the deposition method. The contamination protection film 12 is for preventing the single crystal silicon substrate 11 from being contaminated by heavy metals or the like in an ion implantation step described later, and the thickness thereof is preferably set to about 50 to 100 nm. You.
【0029】この後、図1(b)に示すイオン注入工程
では、単結晶シリコン基板11に対し、図中に矢印で示
すように汚染保護膜12側から水素イオン若しくは希ガ
スイオンを注入することにより、当該単結晶シリコン基
板11の表面と平行な分布状態のイオン注入層13を形
成する。このイオン注入工程でのドーズ量は、水素イオ
ンの場合で、1×1016atoms/cm2以上、好ましくは
5×1016atoms/cm2以上に設定する。また、イオン
注入エネルギ(加速電圧)は、イオン注入層13を形成
する深さに応じて設定することになる。尚、注入イオン
としては、上述した水素及び希ガス以外に、酸素、塩
素、フッ素など種々のものを利用することが考えられ
る。Thereafter, in the ion implantation step shown in FIG. 1B, hydrogen ions or rare gas ions are implanted into the single crystal silicon substrate 11 from the contamination protective film 12 side as indicated by arrows in the figure. Thereby, the ion-implanted layer 13 having a distribution parallel to the surface of the single-crystal silicon substrate 11 is formed. The dose in this ion implantation step is set to 1 × 10 16 atoms / cm 2 or more, preferably 5 × 10 16 atoms / cm 2 or more in the case of hydrogen ions. The ion implantation energy (acceleration voltage) is set according to the depth at which the ion implantation layer 13 is formed. It is conceivable to use various ions such as oxygen, chlorine, and fluorine in addition to the above-described hydrogen and the rare gas as the implanted ions.
【0030】図1(c)に示す保護膜除去工程では、単
結晶シリコン基板11上の汚染保護膜12を、例えばフ
ッ酸水溶液を用いた化学エッチングにより全部除去す
る。尚、汚染保護膜12の除去を、機械研磨やドライエ
ッチングにより行うことも可能である。In the protective film removing step shown in FIG. 1C, the contamination protective film 12 on the single crystal silicon substrate 11 is completely removed by, for example, chemical etching using a hydrofluoric acid aqueous solution. The removal of the contamination protective film 12 can be performed by mechanical polishing or dry etching.
【0031】一方、図1(d)に示す絶縁膜形成工程で
は、例えば単結晶シリコン基板より成るベース基板14
上に、熱酸化による成膜、またはCVD法やPVD法の
ような堆積法によって、均一な膜厚のシリコン酸化膜よ
り成る絶縁膜15を形成する。尚、この絶縁膜15は、
最終的にSOI構造を形成した場合に埋込酸化膜になる
ものであり、その膜厚はSOI基板の設計形状に応じた
値に設定される。On the other hand, in the insulating film forming step shown in FIG. 1D, the base substrate 14 made of, for example, a single crystal silicon substrate is used.
An insulating film 15 made of a silicon oxide film having a uniform thickness is formed thereon by a film formation by thermal oxidation or a deposition method such as a CVD method or a PVD method. Note that this insulating film 15
When the SOI structure is finally formed, it becomes a buried oxide film, and its film thickness is set to a value according to the design shape of the SOI substrate.
【0032】図1(e)、(f)に示す親水化処理工程
では、単結晶シリコン基板11のイオン注入側の表面、
並びに前記ベース基板14側の絶縁膜15の表面に親水
化処理を施す。具体的には、この親水化処理は、例えば
90〜120℃程度に保温された硫酸と過酸化水素水と
の混合溶液(H2 SO4 :H2 O2 =4:1)による洗
浄を20分間程度行った後に純水による流水洗浄を20
分間程度行うことにより、単結晶シリコン基板11のイ
オン注入側の表面、並びにベース基板14側の絶縁膜1
5の表面に自然酸化膜11a及び14aをそれぞれ形成
することにより達成される。In the hydrophilization process shown in FIGS. 1E and 1F, the surface of the single-crystal silicon
In addition, the surface of the insulating film 15 on the base substrate 14 is subjected to a hydrophilic treatment. Specifically, in this hydrophilization treatment, for example, washing with a mixed solution of sulfuric acid and hydrogen peroxide solution (H2SO4: H2O2 = 4: 1) kept at about 90 to 120 DEG C. was performed for about 20 minutes. After that, washing with running water with pure water is performed 20 times.
For about a minute, the surface of the single crystal silicon substrate 11 on the ion implantation side and the insulating film 1 on the base substrate 14 side are formed.
This is achieved by forming the native oxide films 11a and 14a on the surface of No. 5, respectively.
【0033】次に、図1(g)に示す貼り合わせ工程で
は、上記単結晶シリコン基板11とベース基板14と
を、それらの親水化処理面(自然酸化膜11a及び14
a)で貼り合わせる。尚、この貼り合わせは、各基板1
1及び14の親水化処理面に存するシラノール基及び水
分子の水素結合による接着作用により行われる。Next, in the bonding step shown in FIG. 1 (g), the single-crystal silicon substrate 11 and the base substrate 14 are bonded to their hydrophilized surfaces (natural oxide films 11a and 11a).
Paste in a). This bonding is performed on each substrate 1
It is carried out by the adhesive action of hydrogen bonds between silanol groups and water molecules present on the hydrophilized surfaces 1 and 14.
【0034】この後、図1(h)に示す剥離工程では、
単結晶シリコン基板11及びベース基板14の一体物に
対して熱処理を施すことによって、単結晶シリコン基板
11をイオン注入層13により形成される欠陥層領域部
分で剥離するものであり、これにより、ベース基板14
上に絶縁膜15を介して単結晶シリコン薄膜11b(本
発明でいう半導体層に相当)が積層された形態のSOI
構造が形成されることになる。Thereafter, in the peeling step shown in FIG.
By subjecting the single-crystal silicon substrate 11 and the base substrate 14 to an integrated heat treatment, the single-crystal silicon substrate 11 is separated from the defect layer region formed by the ion-implanted layer 13. Substrate 14
SOI in a form in which a single-crystal silicon thin film 11b (corresponding to a semiconductor layer in the present invention) is laminated thereon via an insulating film 15
A structure will be formed.
【0035】この場合、具体的には、イオン注入層13
が水素イオンにより形成されたものであった場合には、
400〜600℃程度で熱処理を行うことが好ましく、
斯様な熱処理に応じて、イオン注入層13により形成さ
れる欠陥層領域部分で、微小気泡が凝集してマクロな気
泡を生じ、この気泡の内部ガス膨張によって当該欠陥層
領域部分を境界とした剥離が生ずることになる。In this case, specifically, the ion implantation layer 13
Is formed by hydrogen ions,
Preferably, heat treatment is performed at about 400 to 600 ° C.
In response to such a heat treatment, microbubbles are aggregated to form macro bubbles in the defect layer region formed by the ion-implanted layer 13, and the bubble expands inside gas to make the defect layer region a boundary. Peeling will occur.
【0036】このような剥離現象を成立させるために
は、単結晶シリコン基板11とベース基板14との接合
強度を、上記熱処理時に生ずる前記気泡の内部ガス膨張
による応力に耐え得る状態にする必要がある。In order to achieve such a peeling phenomenon, it is necessary to set the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 to a state that can withstand the stress caused by the internal gas expansion of the bubbles generated during the heat treatment. is there.
【0037】一般的に、シリコン基板の接合工程におい
ては、室温での貼り合わせ後に熱処理を行うことにより
接合状態が強化される。このような接合強度と熱処理条
件との関係については、例えば、阿部孝夫・他による
『シリコンと石英ウエーハの貼り合わせにおける水素結
合の役割』・SDM90−156(1990/電子情報
通信学会))や、Takao Abe, et al.:“Silicon Wafer
Bonding Mechanism forSilicon-on-Insulator Structur
es ”: Japanese Journal of Appl. Phys. Vol.29, No.
12, December, 1990, pp.L2311-L2314 などにより、高
温長時間の熱処理を行うことにより、接合強度が増加す
ることが知られている。In general, in the bonding step of a silicon substrate, a bonding state is strengthened by performing a heat treatment after bonding at room temperature. Regarding the relationship between such bonding strength and heat treatment conditions, for example, Takao Abe et al., “Roles of hydrogen bonding in bonding silicon and quartz wafers”, SDM90-156 (1990 / IEICE), Takao Abe, et al .: “Silicon Wafer
Bonding Mechanism for Silicon-on-Insulator Structur
es ”: Japanese Journal of Appl. Phys. Vol. 29, No.
12, December, 1990, pp. L2311-L2314 and the like, it is known that a high-temperature and long-time heat treatment increases the bonding strength.
【0038】図2中には、前記図1(g)の貼り合わせ
工程の実行に応じて貼り合わされた状態となった単結晶
シリコン基板11及びベース基板14の一体物より成る
試料を多数個用意し、複数個ずつの試料について、温度
を複数段階(例えば150℃、250℃、350℃)に
異ならせた各状態で30分間の熱処理を施した後に、両
基板11及び14間の接合強度を実際に測定した結果が
示されている。この図2からは、処理温度が高くなるの
に応じて接合強度が増していることが分かる。In FIG. 2, a large number of samples each made of an integrated body of the single crystal silicon substrate 11 and the base substrate 14 which have been bonded in accordance with the execution of the bonding step shown in FIG. After subjecting each of the plurality of samples to a heat treatment for 30 minutes in each state at different temperatures (for example, 150 ° C., 250 ° C., and 350 ° C.), the bonding strength between the substrates 11 and 14 is reduced. The results of actual measurements are shown. FIG. 2 shows that the bonding strength increases as the processing temperature increases.
【0039】図1(g)の貼り合わせ工程を経た単結晶
シリコン基板11及びベース基板14においては、熱処
理を行うことにより両基板11及び14間の接合状態を
強化できるものであり、上記貼り合わせ工程後に行われ
る剥離工程(図1(h))では、400〜600℃程度
の温度領域で剥離現象が生ずることになる。このような
剥離現象は、例えば、Xiang Lu, et. al.:“Hydrogen i
nduced silicon surface layer cleavage ”: Appl. Ph
ys. Lett. 71(13), 29 September (page 1804〜1806)
に示されるように、単結晶シリコン基板11中のイオン
注入層13中に偏析した未結合の水素が集まった気泡に
よって引き起こされていると考えらる。つまり、この気
泡内の水素ガスが熱処理により膨張することで、単結晶
シリコン基板11中のイオン注入層13内で応力が生
じ、その応力により単結晶シリコン基板11において剥
離現象が引き起こされることになる。In the single-crystal silicon substrate 11 and the base substrate 14 which have undergone the bonding step shown in FIG. 1G, the bonding between the substrates 11 and 14 can be strengthened by performing a heat treatment. In the peeling step (FIG. 1 (h)) performed after the step, a peeling phenomenon occurs in a temperature range of about 400 to 600 ° C. Such peeling phenomena are described, for example, in Xiang Lu, et. Al .: “Hydrogen i
nduced silicon surface layer cleavage ”: Appl. Ph
ys. Lett. 71 (13), 29 September (page 1804〜1806)
As shown in FIG. 2, it is considered that unbonded hydrogen segregated in the ion implantation layer 13 in the single crystal silicon substrate 11 is caused by the collected bubbles. That is, when the hydrogen gas in the bubbles expands by the heat treatment, a stress is generated in the ion implantation layer 13 in the single crystal silicon substrate 11, and the stress causes a separation phenomenon in the single crystal silicon substrate 11. .
【0040】この場合、上記のような水素ガス膨張によ
る応力P(kgf/cm2)は、一般的に用いられる理想気体
の状態方程式を適用すると、熱処理温度T(K)に対し
て以下の関係式で表現することができる。In this case, the stress P (kgf / cm 2 ) due to the hydrogen gas expansion as described above is given by the following relationship with the heat treatment temperature T (K) when applying a generally used ideal gas equation of state. It can be expressed by an expression.
【0041】 P=R・nH ・T/NA [kgf/cm2] ……(1) 但し、R:気体定数(84.7833cm3・kgf/cm2・ mol−1
・K−1) 、nH:水素濃度 (atoms/cm3) 、NA:アボガ
ドロ数 (6.022045×1023 mol−1) である。P = R · nH · T / NA [kgf / cm 2 ] (1) where R is a gas constant (84.7833 cm 3 · kgf / cm 2 · mol −1).
K- 1 ), nH: hydrogen concentration (atoms / cm 3 ), NA: Avogadro number (6.022045 × 10 23 mol −1 ).
【0042】一方、上述のような剥離現象が生じるのに
必要な水素イオン注入量は、加速電圧80KeVの場合
で3〜4×1016atoms/cm2がしきい値になることが
実験的に確認されている。ここで、図3には、シリコン
中に注入された水素の分布についてSIMS(2次イオ
ン質量分析法)により測定した結果を示すが、安定した
剥離現象が生ずるイオン注入量(a):5×1016at
oms/cm2の場合と、上記しきい値程度のイオン注入量
(b):3×1016atoms/cm2の場合とでは、水素分
布のピーク位置において水素濃度の差が見られる。言い
換えると、図3からは、水素分布のピーク位置の水素濃
度が2〜3×1021atoms/cm3を越えた状態で剥離現
象が生ずることが分かる。On the other hand, the amount of implanted hydrogen ions necessary to cause the above-described separation phenomenon is experimentally found to be 3 to 4 × 10 16 atoms / cm 2 when the acceleration voltage is 80 KeV. Has been confirmed. Here, FIG. 3 shows the result of measuring the distribution of hydrogen implanted into silicon by SIMS (secondary ion mass spectrometry). The ion implantation amount (a) at which a stable peeling phenomenon occurs is 5 × 10 16 at
There is a difference in hydrogen concentration at the peak position of the hydrogen distribution between the case of oms / cm 2 and the case of the ion implantation amount (b) of about 3 × 10 16 atoms / cm 2 about the above threshold value. In other words, it can be seen from FIG. 3 that the separation phenomenon occurs when the hydrogen concentration at the peak position of the hydrogen distribution exceeds 2 to 3 × 10 21 atoms / cm 3 .
【0043】この場合、剥離現象が生じると考えられる
位置である上記ピーク位置における濃度差は、偏析する
水素ガスによる気泡の形成に関連していると考えらるも
のである。つまり、(b)の場合には、イオン注入層1
3により形成される欠陥層内には気泡が形成されず、
(a)の場合には、(b)に比べて余剰に分布している
水素が気泡の形成に関与していると考えられる。要する
に、前記(1)式で表される応力Pを引き起こす水素
は、シリコン中に注入された水素のうち気泡内に偏析す
る水素ガスの濃度であると考えられ、2〜3×1021
atoms/cm3を越えた水素濃度nH が剥離現象を引き起こ
すことになる。In this case, the concentration difference at the peak position where the separation phenomenon is considered to occur is considered to be related to the formation of bubbles by the segregated hydrogen gas. That is, in the case of (b), the ion-implanted layer 1
No bubbles are formed in the defect layer formed by Step 3,
In the case of (a), it is considered that hydrogen which is excessively distributed as compared with (b) is involved in the formation of bubbles. In short, the hydrogen that causes the stress P represented by the above formula (1) is considered to be the concentration of hydrogen gas segregated in bubbles among hydrogen injected into silicon, and is 2 to 3 × 10 21
A hydrogen concentration nH exceeding atoms / cm 3 will cause a peeling phenomenon.
【0044】図3中には、(1)式に基づいて算出した
応力Pについても示されている。尚、このときのイオン
注入条件は、加速電圧80KeV、ドーズ量は5×10
16atoms/cm2である。このような算出結果は、剥離工
程(図1(h)参照)で行われる400〜600℃程度
での熱処理時においては、約300(kgf/cm2)以上の
応力が発生することで剥離現象が起きていることを示し
ている。また、加速電圧やドーズ量などのイオン注入条
件を変えることにより、水素分布のピーク位置での水素
濃度や分布状態も変化するため、剥離現象が生じるため
に必要な水素濃度のしきい値である2〜3×1021at
oms/cm3に対する差分も上記の注入条件に依存すること
になり、これに応じて発生する応力Pも変化することに
なる。FIG. 3 also shows the stress P calculated based on the equation (1). The ion implantation conditions at this time were as follows: an acceleration voltage of 80 KeV and a dose of 5 × 10
16 atoms / cm 2 . Such a calculation result indicates that a stress of about 300 (kgf / cm 2 ) or more is generated during the heat treatment at about 400 to 600 ° C. performed in the peeling step (see FIG. Is happening. Also, by changing the ion implantation conditions such as the acceleration voltage and the dose amount, the hydrogen concentration and the distribution state at the peak position of the hydrogen distribution also change, which is a threshold value of the hydrogen concentration necessary for causing the separation phenomenon. 2-3 × 10 21 at
The difference with respect to oms / cm 3 also depends on the above-described implantation conditions, and the stress P generated accordingly changes.
【0045】従って、剥離工程において良好な剥離現象
を成立させるためには、単結晶シリコン基板11とベー
ス基板14との接合強度が、当該剥離工程での熱処理に
より剥離現象が生起される際に、イオン注入層13での
内部ガス膨張による応力Pより大きくなるように設定す
ることが必要となってくる。そこで、本実施例では、単
結晶シリコン基板11とベース基板14との接合強度
を、剥離工程での熱処理の実行時においてイオン注入層
13で内部ガス膨張により発生する応力より大きくなる
ように設定している。Therefore, in order to establish a favorable peeling phenomenon in the peeling step, the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 is reduced when the peeling phenomenon occurs due to the heat treatment in the peeling step. It is necessary to set the stress to be larger than the stress P due to internal gas expansion in the ion implantation layer 13. Therefore, in the present embodiment, the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 is set to be larger than the stress generated by the internal gas expansion in the ion implantation layer 13 during the heat treatment in the separation step. ing.
【0046】具体的には、例えば、剥離工程での熱処理
に先立って、貼り合わせ工程で貼り合わされた単結晶シ
リコン基板11とベース基板14との一体物に対して、
上記のような剥離現象が生じない低温下(例えば、図2
を参照した場合、300℃強〜400℃、望ましくは3
50〜400℃)での熱処理を例えば1時間程度施して
両者間の接合強度を向上させ、この後に上記剥離工程で
剥離現象が生ずる高温(400〜600℃)の熱処理を
行う。このような接合強度の向上のための熱処理が行わ
れた場合、図2で例示した単結晶シリコン基板11及び
ベース基板14の接合に関しては、その接合強度が、4
00〜600℃の温度領域においてイオン注入層13で
の内部ガス膨張による応力Pより大きくなる。尚、この
ような接合強度の向上のための熱処理と剥離工程での熱
処理とは、同一のアニール装置を利用した連続熱処理工
程として行うことができる。また、上記接合強度を向上
させるための熱処理時においては、昇温レートを例えば
1℃/分程度に設定した状態で、400℃未満に設定さ
れた目標温度まで徐々に昇温させるいうような手法も採
用できる。Specifically, for example, prior to the heat treatment in the peeling step, the integrated body of the single crystal silicon substrate 11 and the base substrate 14 bonded in the bonding step
Under a low temperature at which the above-described peeling phenomenon does not occur (for example, FIG.
, A little over 300 ° C to 400 ° C, desirably 3
A heat treatment at a temperature of 50 to 400 ° C. is performed, for example, for about one hour to improve the bonding strength between the two, and thereafter, a high temperature (400 to 600 ° C.) heat treatment at which a peeling phenomenon occurs in the peeling step is performed. When such a heat treatment for improving the bonding strength is performed, the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 illustrated in FIG.
In the temperature range of 00 to 600 ° C., the stress becomes larger than the stress P due to internal gas expansion in the ion implantation layer 13. Note that the heat treatment for improving the bonding strength and the heat treatment in the peeling step can be performed as a continuous heat treatment step using the same annealing apparatus. Further, in the heat treatment for improving the bonding strength, a method of gradually increasing the temperature to a target temperature set to less than 400 ° C. with the rate of temperature increase set to, for example, about 1 ° C./min. Can also be adopted.
【0047】但し、接合強度の向上のための上記熱処理
工程は必ずしも必要ではなく、貼り合わせ面の条件の如
何などによっては、単結晶シリコン基板11とベース基
板14との接合強度が、剥離工程での熱処理の実行時に
おいてイオン注入層13で内部ガス膨張により発生する
応力より大きくなる場合があるから、このような場合に
は当該熱処理は不要となるものである。However, the above heat treatment step for improving the bonding strength is not always necessary, and the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 may be reduced depending on the conditions of the bonding surface. When the heat treatment is performed, the stress generated by the internal gas expansion in the ion-implanted layer 13 may be larger than that of the heat treatment. Therefore, in such a case, the heat treatment is unnecessary.
【0048】一方、上述した剥離工程によって単結晶シ
リコン基板11から単結晶シリコン薄膜11bを剥離し
た後には、具体的に図示しないが、引き続いて熱処理工
程を実行する。この熱処理工程では、剥離工程での熱処
理温度より高温(好ましくは1000℃〜1200℃程
度)以上の熱処理を施すことにより、ベース基板14側
の絶縁膜15(埋込酸化膜)と単結晶シリコン薄膜11
bとの貼り合わせ面の接合強度を強化する。On the other hand, after the single-crystal silicon thin film 11b is separated from the single-crystal silicon substrate 11 by the above-described separation step, a heat treatment step is performed subsequently, although not specifically shown. In this heat treatment step, the insulating film 15 (embedded oxide film) on the base substrate 14 side and the single-crystal silicon thin film are subjected to heat treatment at a temperature higher than the heat treatment temperature in the peeling step (preferably about 1000 ° C. to 1200 ° C.) or higher. 11
The bonding strength of the bonding surface with b is strengthened.
【0049】尚、上記のような剥離工程及び熱処理工程
での熱処理は、一般的な電気炉アニール装置を用いて行
うことができるが、本実施例では、ランプアニール装置
或いはレーザ照射アニール装置などのような昇温レート
が高いアニール装置を利用して、処理時間が数十秒〜数
分程度の短時間アニールを行う構成としている。このこ
とは、欠陥層領域部分での剥離現象が瞬間的に生じるた
め可能となる。The heat treatment in the above-mentioned stripping step and heat treatment step can be performed using a general electric furnace annealing apparatus. In this embodiment, a lamp annealing apparatus or a laser irradiation annealing apparatus is used. A short annealing time of several tens seconds to several minutes is performed by using an annealing apparatus having a high temperature rising rate. This is possible because the peeling phenomenon occurs instantaneously in the defect layer region.
【0050】また、上記のような単結晶シリコン薄膜1
1bの剥離面には、イオン注入に伴い形成された欠陥層
が残存すると共に、数nm〜数十nm程度の微小段差が
生ずるものである。このため、本実施例では、上記剥離
面を機械研磨することによって、単結晶シリコン薄膜1
1b上の欠陥層及び微小段差を除去するという平坦化工
程(図1(i)参照)を実行する構成としている。この
ような平坦化工程の実行に応じて、最終的に、図1
(i)に示すようなSOI基板16(本発明でいう半導
体基板に相当)、つまりベース基板14上に絶縁膜15
を介して素子形成用の単結晶シリコン薄膜11bを設け
た形態のSOI基板16を完成させるようにしている。
但し、上記平坦化工程は必要に応じえ行えば良いもので
ある。The single-crystal silicon thin film 1 as described above
A defect layer formed by the ion implantation remains on the peeled surface 1b, and a minute step of about several nm to several tens nm is generated. For this reason, in this embodiment, the single-crystal silicon thin film 1 is mechanically polished on the peeled surface.
A flattening step (see FIG. 1 (i)) of removing a defect layer and a minute step on the substrate 1b is performed. According to the execution of such a flattening step, finally, FIG.
An insulating film 15 is formed on an SOI substrate 16 (corresponding to a semiconductor substrate in the present invention) as shown in FIG.
Through this, an SOI substrate 16 provided with a single-crystal silicon thin film 11b for element formation is completed.
However, the above-mentioned flattening step may be performed as needed.
【0051】一方、剥離工程を経て単結晶シリコン薄膜
11b部分が剥離された単結晶シリコン基板11は、こ
れを再び他のSOI基板16の製造に供するようにして
いる。このため、図1(j)及び(k)に示すように、
単結晶シリコン基板11の剥離面を機械研磨するという
再生用の平坦化工程を実行することによって、その剥離
面に残存する欠陥層及び微小段差を除去し、斯様な単結
晶シリコン基板11を利用して前述した保護膜形成工程
(図1(a)参照)以降の工程を行う構成としている。On the other hand, the single-crystal silicon substrate 11 from which the single-crystal silicon thin film 11b has been stripped through the stripping step is used again for manufacturing another SOI substrate 16. Therefore, as shown in FIGS. 1 (j) and (k),
By performing a regeneration flattening step of mechanically polishing the separated surface of the single-crystal silicon substrate 11 to remove a defect layer and minute steps remaining on the separated surface, and using such a single-crystal silicon substrate 11 Then, steps after the above-described protective film forming step (see FIG. 1A) are performed.
【0052】上記した本実施例によれば、単結晶シリコ
ン基板11とベース基板14とを貼り合わせるための貼
り合わせ工程が行われる前に、保護膜除去工程におい
て、当該単結晶シリコン基板11上の汚染保護膜12が
除去されることになるから、イオン注入工程の実行に伴
い、当該汚染保護膜12の平坦性が損なわれたり、或い
は汚染保護膜12の表面付近に汚染物が偏析した状態で
残存するような状況に陥った場合であっても、単結晶シ
リコン基板11及びベース基板14間の貼り合わせ状態
を、その貼り合わせ領域の全体で均一な状態にすること
ができるようになる。According to the above-described embodiment, before the bonding step for bonding the single crystal silicon substrate 11 and the base substrate 14 is performed, in the protective film removing step, the surface of the single crystal silicon substrate 11 Since the contamination protection film 12 is removed, the flatness of the contamination protection film 12 is impaired or the contaminants are segregated near the surface of the contamination protection film 12 with the execution of the ion implantation process. Even in a situation where the single crystal silicon substrate 11 and the base substrate 14 remain, the bonding state between the single crystal silicon substrate 11 and the base substrate 14 can be made uniform over the entire bonding region.
【0053】この結果、剥離工程の実行時において、単
結晶シリコン基板11から単結晶シリコン薄膜11bが
剥離する現象が、イオン注入層13により形成される欠
陥層領域部分の全体で均一に進行するようになるため、
従来のように、本来はベース基板14上の単結晶シリコ
ン薄膜11bとなるべき単結晶シリコン基板11側の剥
離想定領域が、当該シリコン基板11側に部分的に残置
されたままになる現象(図9参照)が発生することがな
くなる。このため、製造対象のSOI基板16の品質を
高めることができると共に、歩留まりが向上するように
なる。As a result, the phenomenon that the single-crystal silicon thin film 11b is separated from the single-crystal silicon substrate 11 during execution of the separation step proceeds uniformly over the entire defect layer region formed by the ion-implanted layer 13. To become
As in the prior art, a phenomenon in which an expected peeling region on the single crystal silicon substrate 11 side, which should originally become the single crystal silicon thin film 11b on the base substrate 14, remains partially on the silicon substrate 11 side (FIG. 9) does not occur. Therefore, the quality of the SOI substrate 16 to be manufactured can be improved, and the yield can be improved.
【0054】また、本実施例では、上記貼り合わせ工程
の前に実行される親水化処理工程において、前記単結晶
シリコン基板11のイオン注入側の表面、並びに前記ベ
ース基板14側の絶縁膜15の表面に自然酸化膜11a
及び14aがそれぞれ形成されることになる。このた
め、その後に貼り合わせ工程、剥離工程及び熱処理工程
を経て製造されたSOI基板16にあっては、単結晶シ
リコン薄膜11bと絶縁膜15とが、非常に小さい膜厚
(例えば分子膜レベル)の自然酸化膜11a及び14a
を介して接合された状態となるから、それら単結晶シリ
コン薄膜11b及び絶縁膜15間の接合強度が大きくな
って、そのSOI基板16の信頼性が向上するようにな
る。In the present embodiment, in the hydrophilization treatment step performed before the bonding step, the surface of the single-crystal silicon substrate 11 on the ion implantation side and the insulating film 15 on the base substrate 14 side are formed. Natural oxide film 11a on the surface
And 14a will be formed respectively. Therefore, in the SOI substrate 16 manufactured through the bonding step, the peeling step, and the heat treatment step, the single-crystal silicon thin film 11b and the insulating film 15 have extremely small thicknesses (for example, at a molecular film level). Natural oxide films 11a and 14a
, The bonding strength between the single-crystal silicon thin film 11b and the insulating film 15 is increased, and the reliability of the SOI substrate 16 is improved.
【0055】さらに、本実施例では、単結晶シリコン基
板11とベース基板14との接合強度が、剥離工程での
熱処理の実行時においてイオン注入層13で内部ガス膨
張により発生する応力より大きくなるように設定したか
ら、当該剥離工程において良好な剥離現象を期待できる
ようになる。Further, in the present embodiment, the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 is larger than the stress generated by the internal gas expansion in the ion implantation layer 13 during the heat treatment in the peeling step. , A good peeling phenomenon can be expected in the peeling step.
【0056】また、本実施例によれば、剥離工程の実行
後において、その剥離工程での熱処理温度(400〜6
00℃程度)より高温(好ましくは1000℃〜120
0℃程度)の熱処理を行うことにより、単結晶シリコン
薄膜11b及び絶縁膜15間の貼り合わせ面の接合強度
が増大するようにしているから、最終的に得られるSO
I基板16における単結晶シリコン薄膜11b及び絶縁
膜15間の接合強度が大きくなって、その信頼性のさら
なる向上を図り得るようになる。According to the present embodiment, after the peeling step is performed, the heat treatment temperature (400 to 6) in the peeling step is used.
Higher than about 00 ° C) (preferably 1000 ° C to 120 ° C)
By performing a heat treatment of about 0 ° C.), the bonding strength of the bonding surface between the single crystal silicon thin film 11b and the insulating film 15 is increased, so that the finally obtained SO
The bonding strength between the single-crystal silicon thin film 11b and the insulating film 15 on the I-substrate 16 is increased, and the reliability thereof can be further improved.
【0057】さらに、剥離工程及び熱処理工程での各熱
処理時に、ランプアニール装置或いはレーザ照射アニー
ル装置などの昇温レートが高いアニール装置を利用する
構成としたから、それらの熱処理時におけるスループッ
トを向上させ得るという利点がある。Further, in each of the heat treatments in the peeling step and the heat treatment step, an annealing apparatus having a high temperature rising rate such as a lamp annealing apparatus or a laser irradiation annealing apparatus is used, so that the throughput in the heat treatment is improved. There is an advantage of gaining.
【0058】本実施例では、SOI基板16を製造する
に際して、単結晶シリコン基板11は、単結晶シリコン
薄膜11bの品質を確保するために、不純物濃度が一定
値に管理された製品ウェハを用いることが望ましいのに
対して、ベース基板14は、絶縁膜15を介して単結晶
シリコン薄膜11bを保持する機能を果すだけで十分で
あるから、不純物濃度を特に管理していないダミーウェ
ハを用いることができる。In this embodiment, when the SOI substrate 16 is manufactured, a product wafer whose impurity concentration is controlled to a constant value is used as the single crystal silicon substrate 11 in order to secure the quality of the single crystal silicon thin film 11b. On the other hand, it is sufficient that the base substrate 14 only has a function of holding the single-crystal silicon thin film 11b via the insulating film 15, so that a dummy wafer whose impurity concentration is not particularly controlled can be used. .
【0059】従って、ベース基板14としては安価なも
のを用いることができ、さらに、剥離工程を経て単結晶
シリコン薄膜11b部分が剥離された単結晶シリコン基
板11については、再生用の平坦化工程を行うことで他
のSOI基板16を製造する際に再利用できて資源の有
効活用を図り得るものであり、総じて製造コストの低減
を図ることができるようになる。Therefore, an inexpensive base substrate 14 can be used, and the single-crystal silicon substrate 11 from which the single-crystal silicon thin film 11b has been peeled off through the peeling step is subjected to a flattening step for reproduction. By doing so, it can be reused when another SOI substrate 16 is manufactured, and effective use of resources can be achieved, so that the manufacturing cost can be reduced as a whole.
【0060】(第2の実施の形態)図4には本発明の第
2実施例が示されており、以下これについて前記第1実
施例と異なる部分についてのみ説明する。尚、図4は、
前記図1と同様にSOI基板の製造工程を摸式的な断面
図により示したものである。即ち、本実施例において
は、図4(a)に示す保護膜形成工程、同図(b)に示
すイオン注入工程を、第1実施例における保護膜形成工
程(図1(a)参照)、イオン注入工程(図1(b)参
照)と同様に行う。(Second Embodiment) FIG. 4 shows a second embodiment of the present invention. Only the portions different from the first embodiment will be described below. In addition, FIG.
FIG. 2 is a schematic cross-sectional view showing a manufacturing process of the SOI substrate, similarly to FIG. That is, in the present embodiment, the protective film forming step shown in FIG. 4A and the ion implantation step shown in FIG. 4B are performed by the protective film forming step (see FIG. 1A) in the first embodiment. This is performed in the same manner as in the ion implantation step (see FIG. 1B).
【0061】図4(c)に示す保護膜除去工程では、単
結晶シリコン基板11上の汚染保護膜12の上面部分の
みを除去することで、イオン注入工程により汚染保護膜
12の表面付近に偏析した状態で残存する汚染物を排除
し、尚且つ単結晶シリコン基板11上に汚染保護膜1
2′を残存させる。このような保護膜除去工程において
は、フッ酸水溶液などによる化学的なエッチングを用い
ることが一般的であるが、本実施例では、例えば、フッ
酸水溶液(HF:H2 O=1:50)による化学エッチ
ング(1分間処理)を行った後に、その処理面に対し、
化学的機械研磨を施すことにより、その平坦性を高める
ようにしている。具体的には、Ra(中心線平均表面粗
さ)=0.3nm程度となるようにしている。In the protective film removing step shown in FIG. 4C, only the upper surface of the contamination protective film 12 on the single crystal silicon substrate 11 is removed, so that the ion implantation step segregates near the surface of the contamination protective film 12. The contaminants remaining in the separated state are eliminated, and the contamination protection film 1 is formed on the single crystal silicon substrate 11.
2 'is left. In such a protective film removing step, chemical etching using a hydrofluoric acid aqueous solution or the like is generally used. In this embodiment, for example, a hydrofluoric acid aqueous solution (HF: H2O = 1: 50) is used. After performing chemical etching (1 minute treatment), the treated surface
By applying chemical mechanical polishing, the flatness is improved. Specifically, Ra (center line average surface roughness) is set to about 0.3 nm.
【0062】また、図4(d)に示す絶縁膜形成工程を
第1実施例における絶縁膜形成工程(図1(d)参照)
と同様に行い、図4(e)、(f)に示す親水化処理工
程では、単結晶シリコン基板11に残った汚染保護膜1
2′の表面、並びにベース基板14側の絶縁膜15の表
面に、第1実施例と同様の親水化処理を施して自然酸化
膜11a及び14aを形成する。The insulating film forming step shown in FIG. 4D is replaced with the insulating film forming step in the first embodiment (see FIG. 1D).
4 (e) and 4 (f), in the hydrophilization treatment step shown in FIGS.
The surface of 2 'and the surface of the insulating film 15 on the side of the base substrate 14 are subjected to the same hydrophilic treatment as in the first embodiment to form natural oxide films 11a and 14a.
【0063】この後には、図4(g)に示す貼り合わせ
工程、同図(h)に示す剥離工程を、第1実施例におけ
る貼り合わせ工程(図1(g)参照)、剥離工程(図1
(h)参照)と同様に行うと共に、第1実施例と同様の
熱処理工程を行う。尚、上記のような剥離工程を実行す
るのに先立って、単結晶シリコン基板11とベース基板
14との接合強度を高めるための熱処理を行うことも第
1実施例と同様である。さらに、図4(i)に示す平坦
化工程を、第1実施例における平坦化工程(図1(i)
参照)と同様に行うことにより、ベース基板14上に絶
縁膜15を介して素子形成用の単結晶シリコン薄膜11
bを設けた形態のSOI基板16′(本発明でいう半導
体基板に相当)を完成させるようにしている。また、本
実施例においても、単結晶シリコン基板11の再利用を
図るために、図4(j)及び(k)に示すような平坦化
工程を第1実施例と同様に実行する構成としている。Thereafter, the bonding step shown in FIG. 4 (g) and the peeling step shown in FIG. 4 (h) correspond to the bonding step (see FIG. 1 (g)) and the peeling step (FIG. 1
(H), and the same heat treatment step as in the first embodiment. Prior to performing the above-described peeling step, heat treatment for increasing the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 is also performed in the same manner as in the first embodiment. Further, the flattening step shown in FIG. 4I is replaced with the flattening step (FIG. 1I) in the first embodiment.
1), a single crystal silicon thin film 11 for element formation is formed on a base substrate 14 with an insulating film 15 interposed therebetween.
The SOI substrate 16 '(corresponding to the semiconductor substrate in the present invention) in the form provided with b is completed. Also, in the present embodiment, in order to reuse the single-crystal silicon substrate 11, a configuration is adopted in which a planarization step as shown in FIGS. 4J and 4K is performed in the same manner as in the first embodiment. .
【0064】このような第2実施例によれば、貼り合わ
せ工程が行われる前に、保護膜除去工程において当該単
結晶シリコン基板11上の汚染保護膜12の上面部分が
除去されて、単結晶シリコン基板11上に残った汚染保
護膜12′の平坦性が確保されると共に、その表面付近
に偏析した状態で残存する汚染物が排除されることにな
るから、単結晶シリコン基板11及びベース基板14間
の貼り合わせ状態を、その貼り合わせ領域の全体で均一
な状態にすることができ、この結果、製造対象のSOI
基板16の品質並びに歩留まりが向上するようになる。
また、第1実施例と同様に、熱処理工程の実行に応じて
単結晶シリコン薄膜11b(実際には汚染保護膜1
2′)及び絶縁膜15間の接合強度を大きくできるよう
になる。According to the second embodiment, before the bonding step is performed, the upper surface portion of the contamination protective film 12 on the single crystal silicon substrate 11 is removed in the protective film removing step, so that the single crystal is removed. The flatness of the contamination protection film 12 'remaining on the silicon substrate 11 is ensured, and contaminants remaining in the vicinity of the surface in a segregated state are eliminated, so that the single crystal silicon substrate 11 and the base substrate 14 can be made uniform over the entire bonded region, and as a result, the SOI
The quality and yield of the substrate 16 are improved.
As in the first embodiment, the single-crystal silicon thin film 11b (actually, the contamination protection film 1)
2 ′) and the insulating strength between the insulating film 15 can be increased.
【0065】また、この第2実施例では、保護膜除去工
程(図4(c)参照)において、フッ酸水溶液による化
学エッチングを行った後に、その処理面に対し化学的機
械研磨を施して平坦性を高めるようにしているが、この
ような平坦化処理を行う理由は、次に述べる通りであ
る。In the second embodiment, in the protective film removing step (see FIG. 4C), after performing chemical etching using a hydrofluoric acid aqueous solution, the treated surface is subjected to chemical mechanical polishing to be flattened. The reason why such a flattening process is performed is as follows.
【0066】即ち、保護膜除去工程において、単結晶シ
リコン基板11上の汚染保護膜12に対して、フッ酸水
溶液(HF:H2 O=1:50)による化学エッチング
(1分間処理)のみを施した後に、親水化処理工程にお
いて、例えば、90℃に保温された(H2 SO4 :H2
O2 =4:1)混合溶液による洗浄(20分間)並びに
純水による流水洗浄(20分間)を行って自然酸化膜1
1aを形成し、この後にベース基板14と貼り合わせる
貼り合わせ工程を行った場合、図5に示すように、単結
晶シリコン基板11及びベース基板14の接合強度が、
比較的小さくなるという現象が発生する場合がある。具
体的には、図5の例では、上記接合強度が、剥離工程で
行われる400〜600℃程度での熱処理時において生
ずる内部ガス膨張による応力、つまり、約300(kgf/
cm2)以上の応力より大幅に小さくなった接合不良状態
が示されている。That is, in the protective film removing step, the contamination protective film 12 on the single crystal silicon substrate 11 is only subjected to chemical etching (processing for 1 minute) using a hydrofluoric acid aqueous solution (HF: H 2 O = 1: 50). After that, in a hydrophilization treatment step, the temperature was kept at, for example, 90 ° C. (H 2 SO 4: H 2
O2 = 4: 1) Washing with a mixed solution (20 minutes) and washing with running pure water (20 minutes) are performed to remove the natural oxide film 1
When the lamination step of laminating the single crystal silicon substrate 11 and the base substrate 14 is performed as shown in FIG.
In some cases, a phenomenon that the size becomes relatively small may occur. Specifically, in the example of FIG. 5, the above-mentioned bonding strength is a stress due to internal gas expansion generated during a heat treatment at about 400 to 600 ° C. performed in the peeling step, that is, about 300 (kgf /
In this case, a bonding failure state which is significantly smaller than the stress of not less than cm 2 ) is shown.
【0067】このような接合不良が発生する現象は、汚
染保護膜12表面の平坦性が、フッ酸水溶液による化学
エッチング処理の前後で悪化しているためと考えられ
る。具体的には、上記化学エッチング処理の前後におけ
るRa(中心線平均表面粗さ)を500nm□の領域で
AFM(原子間力顕微鏡)により測定したところ、Ra
=0.3nmであったものがRa=0.6nm程度に悪
化していることが判明した。また、上記化学エッチング
後における親水化処理では平坦性の悪化を見受けられな
いことも判明している。つまり、水素イオン注入により
汚染保護膜12の表面近傍がダメージを受けているた
め、フッ酸水溶液による化学エッチング処理時において
不均一なエッチングが進行する現象が発生し、このよう
な現象が平坦性を悪化させていると考えられる。そこ
で、本実施例では、保護膜除去工程において、化学エッ
チングを行った後に、その処理面に対し化学的機械研磨
を施すことにより、平坦性をRa=0.3nm程度まで
高めるようにしている。このような保護膜除去工程が実
行される結果、その後の貼り合わせ工程において、単結
晶シリコン基板11及びベース基板14の接合強度を十
分に高め得るようになり、以てその後の剥離工程におい
て安定した剥離現象が得られることになる。It is considered that such a phenomenon that the bonding failure occurs is because the flatness of the surface of the contamination protective film 12 is deteriorated before and after the chemical etching treatment with the hydrofluoric acid aqueous solution. Specifically, Ra (center line average surface roughness) before and after the above chemical etching treatment was measured by an AFM (atomic force microscope) in a region of 500 nm □.
= 0.3 nm was found to have deteriorated to about Ra = 0.6 nm. Further, it has been found that the flatness is not deteriorated by the hydrophilization treatment after the chemical etching. That is, since the vicinity of the surface of the contamination protective film 12 is damaged by the hydrogen ion implantation, a phenomenon occurs in which uneven etching progresses during the chemical etching treatment with the hydrofluoric acid aqueous solution. It is thought that it is getting worse. Therefore, in the present embodiment, in the protective film removing step, after performing chemical etching, the treated surface is subjected to chemical mechanical polishing to improve the flatness to Ra = about 0.3 nm. As a result of performing such a protective film removing step, in the subsequent bonding step, the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 can be sufficiently increased, and thus, the stable bonding can be achieved in the subsequent peeling step. A peeling phenomenon will be obtained.
【0068】尚、イオン注入工程の実行に伴う重金属を
中心とした汚染が、汚染保護膜12の最表面における狭
い範囲に偏析している場合には、上記のような保護膜除
去工程を実行しなくても、その後の親水化処理工程(H
2 SO4 =4:1、90〜120℃、20分間処理:純
粋による流水洗浄20分間)のみで汚染部分の除去が可
能になり、しかも、この場合には、汚染部分が除去され
た後の汚染保護膜12表面の平坦性もほとんど悪化しな
い(Ra=0.35nm程度)という事情がある。この
ような平坦性が得られる場合には、単結晶シリコン基板
11及びベース基板14の接合強度を十分に高め得るよ
うになって、その後の剥離工程において安定した剥離現
象が得られることになる。従って、汚染保護膜12の表
面状態の如何によっては、前記親水化処理工程による化
学エッチング機能によって保護膜除去工程を兼ねる構成
とすることもできる。When the contamination centering on the heavy metal accompanying the execution of the ion implantation step is segregated in a narrow range on the outermost surface of the contamination protection film 12, the above protection film removal step is performed. Even if it does not exist, the subsequent hydrophilic treatment step (H
2 SO4 = 4: 1, 90-120 ° C, 20 minutes treatment: pure water washing for 20 minutes) to remove the contaminated portion, and in this case, the contaminated portion is removed. There is a situation that the flatness of the surface of the protective film 12 hardly deteriorates (Ra = 0.35 nm). When such flatness is obtained, the bonding strength between the single crystal silicon substrate 11 and the base substrate 14 can be sufficiently increased, and a stable separation phenomenon can be obtained in a subsequent separation step. Therefore, depending on the state of the surface of the contamination protective film 12, a configuration may be employed in which the protective film removing step is also performed by the chemical etching function of the hydrophilic treatment step.
【0069】(第3の実施の形態)図6には本発明の第
3実施例が示されており、以下これについて第1実施例
と異なる部分についてのみ説明する。即ち、第1実施例
では、剥離工程及び熱処理工程の実行後において行われ
る平坦化工程(図1(i)参照)において、単結晶シリ
コン薄膜11b上の欠陥層及び微小段差を機械研磨によ
り除去するようにしたが、本実施例では、それら欠陥層
及び微小段差をエッチングにより除去する平坦化工程を
実行する点に特徴を有する。(Third Embodiment) FIG. 6 shows a third embodiment of the present invention, and only the portions different from the first embodiment will be described below. That is, in the first embodiment, in the flattening step (see FIG. 1I) performed after the peeling step and the heat treatment step, the defect layer and the minute step on the single crystal silicon thin film 11b are removed by mechanical polishing. As described above, the present embodiment is characterized in that a flattening step for removing the defect layer and the minute step by etching is performed.
【0070】具体的には、本実施例では、まず、単結晶
シリコン薄膜11b及び絶縁膜15間の貼り合わせ面の
接合強度を増大させるための熱処理工程(図6(a)参
照)において、単結晶シリコン薄膜11bの表面に、熱
酸化または窒化処理を行うことにより、シリコン酸化物
(半導体酸化物)またはシリコン窒化物(半導体窒化
物)を成膜して成る被覆膜17を予め形成しておく(図
6(b)参照)。このような被覆膜17の形成に伴い、
単結晶シリコン薄膜11bの表面(剥離面)に存する欠
陥層及び表面段差が当該被覆膜17中に取り込まれた状
態となる。Specifically, in this embodiment, first, in the heat treatment step (see FIG. 6A) for increasing the bonding strength of the bonding surface between the single-crystal silicon thin film 11b and the insulating film 15, By performing thermal oxidation or nitriding on the surface of the crystalline silicon thin film 11b, a coating film 17 made of silicon oxide (semiconductor oxide) or silicon nitride (semiconductor nitride) is formed in advance. (See FIG. 6B). With the formation of such a coating film 17,
The defect layer and the surface step existing on the surface (peeled surface) of the single-crystal silicon thin film 11b are taken into the coating film 17.
【0071】この後に、上記被覆膜17を化学的エッチ
ングまたはドライエッチングによって除去するという平
坦化工程を行うことにより、単結晶シリコン薄膜11b
表面の欠陥層及び表面段差を除去し、以てその表面を平
坦化する(図6(c)参照)。さらに、この後におい
て、必要に応じて上記のような被覆膜17の形成処理及
びエッチング処理を1回以上行うものであり、これによ
り、単結晶シリコン薄膜11bの表面の平坦度を大幅に
高めることができる。また、エッチング処理後に化学的
機械的研磨(CMP)を施すようにしても良く、この場
合には必要となる研磨厚を小さくできる。尚、このよう
な平坦化工程を、前記第2実施例においても行う構成と
しても良い。Thereafter, a flattening step of removing the coating film 17 by chemical etching or dry etching is performed, whereby the single-crystal silicon thin film 11b is formed.
The surface defect layer and the surface step are removed, and the surface is planarized (see FIG. 6C). Further, thereafter, if necessary, the formation process and the etching process of the coating film 17 as described above are performed one or more times, so that the flatness of the surface of the single crystal silicon thin film 11b is greatly improved. be able to. Further, chemical mechanical polishing (CMP) may be performed after the etching process, and in this case, a required polishing thickness can be reduced. It should be noted that such a flattening step may be performed also in the second embodiment.
【0072】(第4の実施の形態)図7には本発明の第
4実施例が示されており、以下これについて第1実施例
と異なる部分についてのみ説明する。即ち、第1実施例
では、単結晶シリコン基板11を再生利用するための平
坦化工程(図1(j)、(k)参照)において、単結晶
シリコン基板11上の欠陥層及び微小段差を機械研磨に
より除去するようにしたが、本実施例では、それら欠陥
層及び微小段差をエッチングにより除去する平坦化工程
を実行する点に特徴を有する。(Fourth Embodiment) FIG. 7 shows a fourth embodiment of the present invention. Only the portions different from the first embodiment will be described below. That is, in the first embodiment, in the flattening step (see FIGS. 1 (j) and 1 (k)) for recycling the single crystal silicon substrate 11, the defect layer and the minute step on the single crystal silicon substrate 11 are mechanically removed. Although removal is performed by polishing, the present embodiment is characterized in that a flattening step of removing the defect layer and the minute step by etching is performed.
【0073】具体的には、本実施例では、まず、剥離工
程が済んだ図7(a)に示すような単結晶シリコン基板
11に対して、熱酸化または窒化処理を行うことによ
り、シリコン酸化物(半導体酸化物)またはシリコン窒
化物(半導体窒化物)を成膜して成る被覆膜18を予め
形成する(図7(b)参照)。このような被覆膜18の
形成に伴い、単結晶シリコン基板11の表面(剥離面)
に存する欠陥層及び表面段差が当該被覆膜18中に取り
込まれた状態となる。More specifically, in this embodiment, the single-crystal silicon substrate 11 as shown in FIG. A coating film 18 made of a material (semiconductor oxide) or silicon nitride (semiconductor nitride) is formed in advance (see FIG. 7B). With the formation of such a coating film 18, the surface (peeled surface) of the single crystal silicon substrate 11.
The defect layer and the surface step present in the film 18 are taken into the coating film 18.
【0074】この後に、上記被覆膜18を化学的エッチ
ングまたはドライエッチングによって除去するという平
坦化工程を行うことにより、単結晶シリコン基板11表
面の欠陥層及び表面段差を除去し、以てその表面を平坦
化する(図7(c)参照)。さらに、この後において、
必要に応じて上記のような被覆膜17の形成処理及びエ
ッチング処理を1回以上行ったり、化学的機械的研磨
(CMP)を施すようにしても良い。Thereafter, by performing a flattening step of removing the coating film 18 by chemical etching or dry etching, a defect layer and a surface step on the surface of the single crystal silicon substrate 11 are removed. Is flattened (see FIG. 7C). Furthermore, after this,
If necessary, the formation process and the etching process of the coating film 17 described above may be performed one or more times, or chemical mechanical polishing (CMP) may be performed.
【0075】(その他の実施の形態)本発明は、上記し
た各実施例にのみ限定されるものではなく、次のような
変形また拡張が可能である。半導体基板材料としては、
単結晶シリコン基板に限らず、4族元素を主体とした半
導体であれば、例えば、Ge(ゲルマニウム)、SiC
(炭化シリコン)、SiGe(シリコンゲルマニウム)
あるいはダイヤモンドなどの基板を用いることができ、
また、多結晶シリコン基板を用いても良い。(Other Embodiments) The present invention is not limited to the above-described embodiments, but can be modified or expanded as follows. As a semiconductor substrate material,
The semiconductor is not limited to a single-crystal silicon substrate, but may be any semiconductor mainly composed of a group 4 element, such as Ge (germanium) and SiC.
(Silicon carbide), SiGe (silicon germanium)
Alternatively, a substrate such as diamond can be used,
Further, a polycrystalline silicon substrate may be used.
【0076】ベース基板14としては、単結晶シリコン
基板に限らず、他の半導体基板或いは絶縁性を有するセ
ラミック基板やガラス基板などを用いることもできる。
この場合、ベース基板そのものが絶縁性を有するもので
あれば、ベース基板上に絶縁膜15を別途に形成する工
程を行う必要がなくなる。The base substrate 14 is not limited to a single crystal silicon substrate, but may be another semiconductor substrate or a ceramic substrate or a glass substrate having an insulating property.
In this case, if the base substrate itself has an insulating property, it is not necessary to perform a step of separately forming the insulating film 15 on the base substrate.
【0077】親水化処理工程では、硫酸と過酸化水素水
との混合溶液による洗浄及び純水による流水洗浄を順次
行うことにより、自然酸化膜を形成する構成としたが、
例えば、親水化対象面(第1実施例の場合は、単結晶シ
リコン基板11のイオン注入側の表面並びにベース基板
14側の絶縁膜15の表面、第2実施例の場合は、汚染
保護膜12′の表面並びにベース基板14側の絶縁膜1
5の表面)にフッ酸処理を施した後に、純水による流水
洗浄を行うことにより、その親水化対象面に水酸基を付
着させる処理を行う構成としても良い。また、剥離工程
及び熱処理工程による熱処理を、一連のアニール処理と
して実行する構成としても良い。In the hydrophilization treatment step, a natural oxide film is formed by sequentially performing washing with a mixed solution of sulfuric acid and hydrogen peroxide and running water with pure water.
For example, the surface to be hydrophilized (in the first embodiment, the surface of the single crystal silicon substrate 11 on the ion implantation side and the surface of the insulating film 15 on the base substrate 14 side; in the second embodiment, the contamination protection film 12 'And the insulating film 1 on the base substrate 14 side
After performing hydrofluoric acid treatment on the surface (surface No. 5), the surface of the surface to be hydrophilized may be subjected to a process of attaching a hydroxyl group by performing running water washing with pure water. Further, the heat treatment in the separation step and the heat treatment step may be performed as a series of annealing treatments.
【図1】本発明の第1実施例による製造工程の全体の流
れを模式的に示す縦断面図FIG. 1 is a longitudinal sectional view schematically showing an overall flow of a manufacturing process according to a first embodiment of the present invention.
【図2】熱処理温度と基板間の接合強度並びに基板内で
の水素ガス膨張による応力との関係を示す特性図FIG. 2 is a characteristic diagram showing a relationship between a heat treatment temperature, a bonding strength between substrates, and a stress caused by hydrogen gas expansion in the substrate.
【図3】水素イオンの注入深さと水素濃度との関係を示
す特性図FIG. 3 is a characteristic diagram showing a relationship between hydrogen ion implantation depth and hydrogen concentration.
【図4】本発明の第2実施例による製造工程の全体の流
れを模式的に示す縦断面図FIG. 4 is a longitudinal sectional view schematically showing an entire flow of a manufacturing process according to a second embodiment of the present invention.
【図5】熱処理温度と基板間の接合強度並びに基板内で
の水素ガス膨張による応力との関係を示す特性図FIG. 5 is a characteristic diagram showing a relationship between a heat treatment temperature, a bonding strength between substrates, and a stress due to hydrogen gas expansion in the substrate.
【図6】本発明の第3実施例による製造工程の要部を模
式的に示す縦断面図FIG. 6 is a longitudinal sectional view schematically showing a main part of a manufacturing process according to a third embodiment of the present invention.
【図7】本発明の第4実施例による製造工程の要部を模
式的に示す縦断面図FIG. 7 is a longitudinal sectional view schematically showing a main part of a manufacturing process according to a fourth embodiment of the present invention.
【図8】従来の製造工程例を模式的に示す縦断面図FIG. 8 is a longitudinal sectional view schematically showing an example of a conventional manufacturing process.
【図9】同製造工程において発生する現象を説明するた
めの模式的縦断面図FIG. 9 is a schematic longitudinal sectional view for explaining a phenomenon occurring in the manufacturing process.
11は単結晶シリコン基板(半導体基板材料)、11a
は自然酸化膜、11bは単結晶シリコン薄膜(半導体
層)、12は汚染保護膜、13はイオン注入層、14は
ベース基板、14aは自然酸化膜、15は絶縁膜、1
6、16′はSOI基板(半導体基板)、17は被覆膜
を示す。11 is a single crystal silicon substrate (semiconductor substrate material), 11a
Is a natural oxide film, 11b is a single crystal silicon thin film (semiconductor layer), 12 is a contamination protection film, 13 is an ion implantation layer, 14 is a base substrate, 14a is a natural oxide film, 15 is an insulating film,
6, 16 'indicate an SOI substrate (semiconductor substrate), and 17 indicates a coating film.
Claims (22)
板(14)と電気的に絶縁した状態で素子形成用の半導
体層(11b)を設けて成る半導体基板(16)であっ
て、 前記ベース基板(14)上に、所定深さにイオン注入層
(13)が形成された半導体基板材料(11)のイオン
注入側の面を貼り合わせ、この貼り合わせ状態で熱処理
を行うことにより、前記半導体基板材料(11)を前記
イオン注入層(13)により形成される欠陥層領域部分
で剥離して前記半導体層(11b)を形成するようにし
た半導体基板(16)において、 前記半導体層(11b)と前記ベース基板(14)と
が、直接または自然酸化膜(11a、14a)を介して
接合されていることを特徴とする半導体基板。1. A semiconductor substrate (16) comprising: a semiconductor layer (11b) for element formation provided on a base substrate (14) in a state of being electrically insulated from the base substrate (14); The surface on the ion implantation side of the semiconductor substrate material (11) in which the ion implantation layer (13) is formed at a predetermined depth on the base substrate (14) is bonded, and heat treatment is performed in this bonded state. In the semiconductor substrate (16) in which the semiconductor substrate material (11) is peeled at a defect layer region portion formed by the ion implantation layer (13) to form the semiconductor layer (11b), the semiconductor layer (11b) ) And the base substrate (14) are joined directly or via natural oxide films (11a, 14a).
により形成され、その上面に絶縁膜(15)が形成され
ていることを特徴とする請求項1記載の半導体基板。2. The semiconductor substrate according to claim 1, wherein said base substrate is formed of a semiconductor material, and an insulating film is formed on an upper surface thereof.
板(14)と電気的に絶縁した状態で素子形成用の半導
体層(11b)を設けて成る半導体基板(16)の製造
方法において、 前記ベース基板(14)とは別途に用意した半導体基板
材料(11)上に汚染保護膜(12)を形成する保護膜
形成工程と、 前記半導体基板材料(11)に対し前記汚染保護膜(1
2)側からイオン注入を行ってイオン注入層(13)を
形成するイオン注入工程と、 このイオン注入後に前記半導体基板材料(11)上の汚
染保護膜(12)を除去する保護膜除去工程と、 前記半導体基板材料(11)のイオン注入側の表面、並
びに前記ベース基板(14)の表面に親水化処理を施す
親水化処理工程と、 前記半導体基板材料(11)及びベース基板(14)を
前記親水化処理面で貼り合わせる貼り合わせ工程と、 熱処理を行うことによって前記半導体基板材料(11)
を前記イオン注入層(13)により形成される欠陥層領
域部分で剥離して前記半導体層(11b)を形成する剥
離工程とを実行することを特徴とする半導体基板の製造
方法。3. A method of manufacturing a semiconductor substrate (16) comprising: forming a semiconductor layer (11b) for element formation on a base substrate (14) in a state of being electrically insulated from the base substrate (14). A protective film forming step of forming a contamination protective film (12) on a semiconductor substrate material (11) separately prepared from the base substrate (14); and the contamination protective film (1) for the semiconductor substrate material (11).
2) an ion implantation step of performing ion implantation from the side to form an ion implantation layer (13); and a protective film removing step of removing the contamination protective film (12) on the semiconductor substrate material (11) after the ion implantation. A hydrophilic treatment step of subjecting the surface of the semiconductor substrate material (11) on the ion-implanted side and the surface of the base substrate (14) to a hydrophilization treatment; and the semiconductor substrate material (11) and the base substrate (14). A bonding step of bonding on the hydrophilized surface, and a heat treatment, whereby the semiconductor substrate material (11)
Separating the semiconductor layer (11b) by stripping the semiconductor layer (11b) in a defect layer region formed by the ion-implanted layer (13).
おいて、 前記半導体基板材料(11)とベース基板(14)との
接合強度が、前記剥離工程での熱処理により剥離現象が
生起される際に前記イオン注入層(13)で生ずる内部
ガス膨張による応力より大きくなるように構成されるこ
とを特徴とする半導体基板の製造方法。4. The method for manufacturing a semiconductor substrate according to claim 3, wherein the bonding strength between the semiconductor substrate material (11) and the base substrate (14) is reduced when a peeling phenomenon occurs due to the heat treatment in the peeling step. A manufacturing method of the semiconductor substrate, wherein the stress is larger than a stress caused by internal gas expansion generated in the ion implantation layer (13).
造方法において、 前記剥離工程での熱処理に先立って、前記貼り合わせ工
程で貼り合わされた前記半導体基板材料(11)とベー
ス基板(14)との一体物に対して、前記剥離現象が生
じない低温下で熱処理を施して両者間の接合強度を向上
させ、この後に上記剥離工程で前記剥離現象が生ずる高
温の熱処理を行うことを特徴とする半導体基板の製造方
法。5. The method of manufacturing a semiconductor substrate according to claim 3, wherein the semiconductor substrate material (11) and the base substrate (14) bonded in the bonding step prior to the heat treatment in the peeling step. The integrated with the above, heat treatment is performed at a low temperature at which the peeling phenomenon does not occur to improve the bonding strength between the two, and thereafter, a high temperature heat treatment at which the peeling phenomenon occurs in the peeling step is performed. Of manufacturing a semiconductor substrate.
体基板の製造方法において、 前記親水化処理工程では、前記半導体基板材料(11)
のイオン注入側の表面、並びに前記ベース基板(14)
の表面に自然酸化膜(11a、14a)を形成する処理
を行うことを特徴とする半導体基板の製造方法。6. The method for manufacturing a semiconductor substrate according to claim 3, wherein in the hydrophilizing step, the semiconductor substrate material is formed.
Surface of the ion-implanted side, and the base substrate (14)
A process for forming a natural oxide film (11a, 14a) on the surface of the semiconductor substrate.
体基板の製造方法において、 前記親水化処理工程では、前記半導体基板材料(11)
のイオン注入側の表面、並びに前記ベース基板(14)
の表面に水酸基を付着させる処理を行うことを特徴とす
る半導体基板の製造方法。7. The method for manufacturing a semiconductor substrate according to claim 3, wherein in the hydrophilizing step, the semiconductor substrate material is provided.
Surface of the ion-implanted side, and the base substrate (14)
A process for attaching a hydroxyl group to the surface of the semiconductor substrate.
板(14)と電気的に絶縁した状態で素子形成用の半導
体層(11b)を設けて成る半導体基板(16′)の製
造方法において、 前記ベース基板(14)とは別途に用意した半導体基板
材料(11)上に汚染保護膜(12)を形成する保護膜
形成工程と、 前記半導体基板材料(11)に対し前記汚染保護膜(1
2)側からイオン注入を行ってイオン注入層(13)を
形成するイオン注入工程と、 このイオン注入後に前記半導体基板材料(11)上の汚
染保護膜(12)の上面部分を除去する保護膜除去工程
と、 この保護膜除去工程を経た前記半導体基板材料(11)
の汚染保護膜(12)の表面、並びに前記ベース基板
(14)の表面に親水化処理を施す親水化処理工程と、 前記半導体基板材料(11)及びベース基板(14)を
前記親水化処理面で貼り合わせる貼り合わせ工程と、 熱処理を行うことによって前記半導体基板材料(11)
を前記イオン注入層(13)により形成される欠陥層領
域部分で剥離して前記半導体層(11b)を形成する剥
離工程とを実行することを特徴とする半導体基板の製造
方法。8. A method of manufacturing a semiconductor substrate (16 ') comprising a semiconductor layer (11b) for element formation provided on a base substrate (14) in a state of being electrically insulated from the base substrate (14). A protective film forming step of forming a contamination protective film (12) on a semiconductor substrate material (11) prepared separately from the base substrate (14); 1
2) an ion implantation step of performing ion implantation from the side to form an ion implantation layer (13), and a protective film for removing an upper surface portion of the contamination protective film (12) on the semiconductor substrate material (11) after the ion implantation. A removing step; and the semiconductor substrate material (11) having undergone the protective film removing step.
A hydrophilic treatment step of subjecting the surface of the contamination protective film (12) and the surface of the base substrate (14) to a hydrophilic treatment, and applying the semiconductor substrate material (11) and the base substrate (14) to the hydrophilic treatment surface. The semiconductor substrate material (11)
Separating the semiconductor layer (11b) by stripping the semiconductor layer (11b) in a defect layer region formed by the ion-implanted layer (13).
おいて、 前記半導体基板材料(11)とベース基板(14)との
接合強度が、前記剥離工程での熱処理により剥離現象が
生起される際に前記イオン注入層(13)で生ずる内部
ガス膨張による応力より大きくなるように構成されるこ
とを特徴とする半導体基板の製造方法。9. The method for manufacturing a semiconductor substrate according to claim 8, wherein the bonding strength between the semiconductor substrate material (11) and the base substrate (14) is reduced when a peeling phenomenon occurs due to the heat treatment in the peeling step. A manufacturing method of the semiconductor substrate, wherein the stress is larger than a stress caused by internal gas expansion generated in the ion implantation layer (13).
製造方法において、 前記保護膜除去工程では、化学エッチング、若しくは化
学エッチングと機械的研磨とを組み合わせることによ
り、前記汚染保護膜(12)における汚染領域の除去並
びにその表面の平坦化を行うことを特徴とする半導体基
板の製造方法。10. The method for manufacturing a semiconductor substrate according to claim 8, wherein in the protective film removing step, chemical contamination or a combination of chemical etching and mechanical polishing is applied to the contamination protective film (12). A method for manufacturing a semiconductor substrate, comprising removing a contaminated region and flattening the surface.
半導体基板の製造方法において、 前記剥離工程での熱処理に先立って、前記貼り合わせ工
程で貼り合わされた前記半導体基板材料(11)とベー
ス基板(14)との一体物に対して、前記剥離現象が生
じない低温下で熱処理を施して両者間の接合強度を向上
させ、この後に上記剥離工程で前記剥離現象が生ずる高
温の熱処理を行うことを特徴とする半導体基板の製造方
法。11. The method for manufacturing a semiconductor substrate according to claim 8, wherein the semiconductor substrate material (11) and the base bonded in the bonding step prior to the heat treatment in the peeling step. The integrated body with the substrate (14) is subjected to a heat treatment at a low temperature at which the peeling phenomenon does not occur to improve the bonding strength between the two, and thereafter, a high-temperature heat treatment at which the peeling phenomenon occurs in the peeling step is performed. A method for manufacturing a semiconductor substrate, comprising:
半導体基板の製造方法において、 前記親水化処理工程では、前記保護膜除去工程を経た前
記半導体基板材料(11)の汚染保護膜(12)の表
面、並びに前記ベース基板(14)の表面に自然酸化膜
(11a、14a)を形成する処理を行うことを特徴と
する半導体基板の製造方法。12. The method for manufacturing a semiconductor substrate according to claim 8, wherein in the hydrophilization treatment step, the contamination protection film (12) of the semiconductor substrate material (11) having undergone the protection film removal step. ) And a process of forming a natural oxide film (11a, 14a) on the surface of the base substrate (14).
半導体基板の製造方法において、 前記親水化処理工程では、前記保護膜除去工程を経た前
記半導体基板材料(11)の汚染保護膜(12)の表
面、並びに前記ベース基板(14)の表面に水酸基を付
着させる処理を行うことを特徴とする半導体基板の製造
方法。13. The method for manufacturing a semiconductor substrate according to claim 8, wherein in the hydrophilization treatment step, the contamination protection film (12) of the semiconductor substrate material (11) having undergone the protection film removal step. A) a process of attaching a hydroxyl group to the surface of the base substrate (14) and the surface of the base substrate (14).
半導体基板の製造方法において、 前記ベース基板(14)の材料として半導体材料を使用
し、 前記親水化処理工程に先立って、前記ベース基板(1
4)上に絶縁膜(15)を形成する絶縁膜形成工程を行
うことを特徴とする半導体基板の製造方法。14. The method of manufacturing a semiconductor substrate according to claim 3, wherein a semiconductor material is used as a material of the base substrate, and the base substrate is formed prior to the hydrophilization process. (1
4) A method of manufacturing a semiconductor substrate, comprising performing an insulating film forming step of forming an insulating film (15) thereon.
半導体基板の製造方法において、 前記剥離工程の実行後に、その剥離工程での熱処理温度
より高温の熱処理を行うことにより、前記半導体基板材
料(11)及びベース基板(14)間の貼り合わせ面の
接合強度を増大させる熱処理工程を実行することを特徴
とする半導体基板の製造方法。15. The method for manufacturing a semiconductor substrate according to claim 3, wherein a heat treatment at a temperature higher than a heat treatment temperature in the separation step is performed after the separation step is performed. A method of manufacturing a semiconductor substrate, comprising: performing a heat treatment step of increasing a bonding strength of a bonding surface between (11) and a base substrate (14).
半導体基板の製造方法において、 前記剥離工程の実行後に前記半導体層(11b)の剥離
面の表面段差を除去する平坦化工程を行うことを特徴と
する半導体基板の製造方法。16. The method for manufacturing a semiconductor substrate according to claim 3, wherein a flattening step for removing a surface step on a peeled surface of the semiconductor layer (11b) is performed after the peeling step is performed. A method for manufacturing a semiconductor substrate, comprising:
法において、 前記熱処理工程の実行後に前記半導体層(11b)の剥
離面の表面段差を除去する平坦化工程を行うことを特徴
とする半導体基板の製造方法。17. The method for manufacturing a semiconductor substrate according to claim 15, wherein a flattening step for removing a surface step on a peeled surface of the semiconductor layer is performed after the heat treatment step. Manufacturing method.
板の製造方法において、 前記平坦化工程では、前記半導体層(11b)の剥離面
を化学的機械的研磨することを特徴とする半導体基板の
製造方法。18. The method of manufacturing a semiconductor substrate according to claim 16, wherein in the flattening step, a peeled surface of the semiconductor layer (11b) is chemically and mechanically polished. Method.
板の製造方法において、 前記半導体層(11b)の表面に半導体化合物より成る
被覆膜(17)を予め形成しておき、 前記平坦化工程では、上記被覆膜(17)をエッチング
することにより半導体層(11b)の剥離面の表面段差
を除去することを特徴とする半導体基板の製造方法。19. The method for manufacturing a semiconductor substrate according to claim 16, wherein a coating film made of a semiconductor compound is formed in advance on a surface of said semiconductor layer, and in said flattening step, A method of manufacturing a semiconductor substrate, comprising: removing a surface step on a peeled surface of a semiconductor layer (11b) by etching the coating film (17).
法において、 前記熱処理工程の実行時に、前記半導体層(11b)の
表面に半導体酸化物または半導体窒化物を成膜して成る
被覆膜(17)を予め形成しておき、 前記平坦化工程では、上記被覆膜(17)をエッチング
することにより半導体層(11b)の剥離面の表面段差
を除去することを特徴とする半導体基板の製造方法。20. The method for manufacturing a semiconductor substrate according to claim 17, wherein a semiconductor oxide or a semiconductor nitride is formed on the surface of the semiconductor layer (11b) during the heat treatment step. 17) forming the semiconductor substrate in advance, and in the flattening step, removing the surface step on the peeled surface of the semiconductor layer (11b) by etching the coating film (17). Method.
半導体基板の製造方法において、 前記剥離工程での熱処理に、ランプアニール装置或いは
レーザ照射アニール装置などの昇温レートが高いアニー
ル装置を利用することを特徴とする半導体基板の製造方
法。21. The method for manufacturing a semiconductor substrate according to claim 3, wherein an annealing apparatus having a high temperature raising rate such as a lamp annealing apparatus or a laser irradiation annealing apparatus is used for the heat treatment in the peeling step. A method of manufacturing a semiconductor substrate.
載の半導体基板の製造方法において、 前記熱処理工程での熱処理に、ランプアニール装置或い
はレーザ照射アニール装置などの昇温レートが高いアニ
ール装置を利用することを特徴とする半導体基板の製造
方法。22. The method for manufacturing a semiconductor substrate according to claim 15, wherein the heat treatment in the heat treatment step has a high temperature rising rate such as a lamp annealing apparatus or a laser irradiation annealing apparatus. A method of manufacturing a semiconductor substrate, characterized by utilizing the following.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14793998A JPH1197379A (en) | 1997-07-25 | 1998-05-28 | Semiconductor substrate and its manufacture |
US09/116,956 US6534380B1 (en) | 1997-07-18 | 1998-07-17 | Semiconductor substrate and method of manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19997397 | 1997-07-25 | ||
JP9-199973 | 1997-07-25 | ||
JP14793998A JPH1197379A (en) | 1997-07-25 | 1998-05-28 | Semiconductor substrate and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1197379A true JPH1197379A (en) | 1999-04-09 |
Family
ID=26478326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14793998A Pending JPH1197379A (en) | 1997-07-18 | 1998-05-28 | Semiconductor substrate and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1197379A (en) |
Cited By (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003510799A (en) * | 1999-08-20 | 2003-03-18 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Microelectronics substrate processing method and substrate obtained by the method |
JP2004087606A (en) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Soi substrate, display device using the same and manufacturing method of soi substrate |
JP2005252244A (en) * | 2004-02-03 | 2005-09-15 | Ishikawajima Harima Heavy Ind Co Ltd | Manufacturing method of semiconductor substrate |
JP2005533384A (en) * | 2002-07-18 | 2005-11-04 | コミツサリア タ レネルジー アトミーク | Method for transporting electrically active thin films |
JP2006216740A (en) * | 2005-02-03 | 2006-08-17 | Shin Etsu Chem Co Ltd | Manufacturing method of SOI wafer and SOI wafer |
JP2006324530A (en) * | 2005-05-19 | 2006-11-30 | Shin Etsu Chem Co Ltd | Manufacturing method of SOI wafer and SOI wafer |
JP2007317867A (en) * | 2006-05-25 | 2007-12-06 | Sumco Corp | Manufacturing method of semiconductor substrate |
JP2008526006A (en) * | 2004-12-24 | 2008-07-17 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | Wafer surface processing method |
JP2008205456A (en) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | Method for forming semiconductor device |
EP1993127A2 (en) | 2007-05-18 | 2008-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
JP2009027206A (en) * | 2004-02-03 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor integrated circuit |
JP2009081478A (en) * | 2000-11-06 | 2009-04-16 | Commiss Energ Atom | Method for producing lamination structure having at least one thin layer combined with target substrate |
JP2009111375A (en) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
EP2065943A2 (en) | 2007-11-30 | 2009-06-03 | Semiconductor Energy Laboratory Co, Ltd. | Method of manufacturing photoelectric conversion device |
EP2065946A2 (en) | 2007-11-30 | 2009-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
JP2009135465A (en) * | 2007-10-31 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing SOI substrate |
JP2009151293A (en) * | 2007-11-30 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | Display device, method for manufacturing display device, and electronic apparatus |
US7619250B2 (en) | 2002-03-26 | 2009-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
KR20090127065A (en) * | 2008-06-04 | 2009-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing Method of Semiconductor Substrate |
JP2010034523A (en) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
JP2010050446A (en) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
US7678668B2 (en) | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
JP2010109356A (en) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
WO2010064355A1 (en) * | 2008-12-04 | 2010-06-10 | 信越半導体株式会社 | Method for manufacturing bonded wafer |
US7772089B2 (en) | 2008-02-18 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7799658B2 (en) | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
US7816234B2 (en) | 2007-11-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7816232B2 (en) | 2007-11-27 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus |
US7825007B2 (en) | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
US7851318B2 (en) | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
US7897476B2 (en) | 2007-04-20 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
US7910465B2 (en) | 2008-01-24 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
US7932164B2 (en) | 2008-03-17 | 2011-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers |
US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US7943414B2 (en) | 2008-08-01 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US7947570B2 (en) | 2008-01-16 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
US7947523B2 (en) | 2008-04-25 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
US7951656B2 (en) | 2008-06-06 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7960262B2 (en) | 2007-05-18 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film |
US7989305B2 (en) | 2007-10-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate using cluster ion |
US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8043935B2 (en) | 2008-11-27 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
WO2011132654A1 (en) * | 2010-04-20 | 2011-10-27 | 住友電気工業株式会社 | Method for producing composite substrate |
US8048754B2 (en) | 2008-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer |
WO2011151968A1 (en) * | 2010-06-01 | 2011-12-08 | 信越半導体株式会社 | Method for manufacturing bonded wafer |
US8088669B2 (en) | 2007-05-10 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing substrate of semiconductor device |
US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8283238B2 (en) | 2007-06-28 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Layer transfer process for semiconductor device |
US8313989B2 (en) | 2008-10-22 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing the same |
US8324086B2 (en) | 2008-01-16 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor substrate by laser irradiation |
US8338218B2 (en) | 2008-06-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module |
US8349702B2 (en) | 2008-04-24 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
US8377804B2 (en) | 2008-10-02 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US8435871B2 (en) | 2007-10-30 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and semiconductor device and electronic device |
CN103262231A (en) * | 2010-06-30 | 2013-08-21 | 康宁股份有限公司 | Semiconductor on glass substrate with stiffening layer and process of making the same |
US8598013B2 (en) | 2007-10-10 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
JP2014120664A (en) * | 2012-12-18 | 2014-06-30 | Dainippon Screen Mfg Co Ltd | Peeling assist method and peeling assist device |
US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8828844B2 (en) | 2007-10-10 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
US8846496B2 (en) | 2010-04-28 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of single crystal semiconductor film and manufacturing method of electrode |
KR101496737B1 (en) * | 2007-09-21 | 2015-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing method of substrate provided with semiconductor films |
-
1998
- 1998-05-28 JP JP14793998A patent/JPH1197379A/en active Pending
Cited By (92)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003510799A (en) * | 1999-08-20 | 2003-03-18 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Microelectronics substrate processing method and substrate obtained by the method |
JP2009081478A (en) * | 2000-11-06 | 2009-04-16 | Commiss Energ Atom | Method for producing lamination structure having at least one thin layer combined with target substrate |
US7884367B2 (en) | 2002-03-26 | 2011-02-08 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
US7619250B2 (en) | 2002-03-26 | 2009-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
JP2005533384A (en) * | 2002-07-18 | 2005-11-04 | コミツサリア タ レネルジー アトミーク | Method for transporting electrically active thin films |
JP2004087606A (en) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Soi substrate, display device using the same and manufacturing method of soi substrate |
JP2005252244A (en) * | 2004-02-03 | 2005-09-15 | Ishikawajima Harima Heavy Ind Co Ltd | Manufacturing method of semiconductor substrate |
JP2009027206A (en) * | 2004-02-03 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor integrated circuit |
JP2008526006A (en) * | 2004-12-24 | 2008-07-17 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | Wafer surface processing method |
JP2006216740A (en) * | 2005-02-03 | 2006-08-17 | Shin Etsu Chem Co Ltd | Manufacturing method of SOI wafer and SOI wafer |
JP2006324530A (en) * | 2005-05-19 | 2006-11-30 | Shin Etsu Chem Co Ltd | Manufacturing method of SOI wafer and SOI wafer |
JP2007317867A (en) * | 2006-05-25 | 2007-12-06 | Sumco Corp | Manufacturing method of semiconductor substrate |
JP2008205456A (en) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | Method for forming semiconductor device |
US8193068B2 (en) | 2007-04-20 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
US7897476B2 (en) | 2007-04-20 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
US8088669B2 (en) | 2007-05-10 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing substrate of semiconductor device |
US7825007B2 (en) | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
US7820524B2 (en) | 2007-05-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
US8895407B2 (en) | 2007-05-18 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
EP1993127A2 (en) | 2007-05-18 | 2008-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
US7960262B2 (en) | 2007-05-18 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film |
US8283238B2 (en) | 2007-06-28 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Layer transfer process for semiconductor device |
US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US7678668B2 (en) | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
KR101496737B1 (en) * | 2007-09-21 | 2015-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing method of substrate provided with semiconductor films |
KR101498576B1 (en) * | 2007-10-10 | 2015-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of manufacturing semiconductor device |
US8598013B2 (en) | 2007-10-10 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
US7799658B2 (en) | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
US8828844B2 (en) | 2007-10-10 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
US7989305B2 (en) | 2007-10-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate using cluster ion |
JP2009111375A (en) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8409966B2 (en) | 2007-10-10 | 2013-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8314012B2 (en) | 2007-10-10 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
US8435871B2 (en) | 2007-10-30 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and semiconductor device and electronic device |
JP2009135465A (en) * | 2007-10-31 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing SOI substrate |
KR101497353B1 (en) * | 2007-10-31 | 2015-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing soi substrate |
US9837300B2 (en) | 2007-10-31 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US7851318B2 (en) | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
US8481393B2 (en) | 2007-11-01 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
US7816234B2 (en) | 2007-11-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7816232B2 (en) | 2007-11-27 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus |
US7985604B2 (en) | 2007-11-30 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
EP2065943A2 (en) | 2007-11-30 | 2009-06-03 | Semiconductor Energy Laboratory Co, Ltd. | Method of manufacturing photoelectric conversion device |
US7858431B2 (en) | 2007-11-30 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
EP2065946A2 (en) | 2007-11-30 | 2009-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
JP2009151293A (en) * | 2007-11-30 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | Display device, method for manufacturing display device, and electronic apparatus |
US8674368B2 (en) | 2007-11-30 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing thereof |
US8507313B2 (en) | 2007-11-30 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
US8143087B2 (en) | 2007-11-30 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing photoelectric conversion device |
US8324086B2 (en) | 2008-01-16 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor substrate by laser irradiation |
US7947570B2 (en) | 2008-01-16 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
US8985173B2 (en) | 2008-01-16 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
US7910465B2 (en) | 2008-01-24 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
US8492248B2 (en) | 2008-01-24 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
US7772089B2 (en) | 2008-02-18 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7932164B2 (en) | 2008-03-17 | 2011-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers |
US8604545B2 (en) | 2008-03-17 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having single crystal silicon layer with local maximum of carbon concentration and shoulder peak of hydrogen concentration |
US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8383487B2 (en) | 2008-03-18 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8288215B2 (en) | 2008-04-18 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8349702B2 (en) | 2008-04-24 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
US7947523B2 (en) | 2008-04-25 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
US7883988B2 (en) | 2008-06-04 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
KR20090127065A (en) * | 2008-06-04 | 2009-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing Method of Semiconductor Substrate |
JP2010016356A (en) * | 2008-06-04 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor substrate |
US7951656B2 (en) | 2008-06-06 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8173496B2 (en) | 2008-06-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2010034523A (en) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
US8338218B2 (en) | 2008-06-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module |
JP2010050446A (en) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
US9076839B2 (en) | 2008-08-01 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US7943414B2 (en) | 2008-08-01 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8048754B2 (en) | 2008-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer |
JP2010109356A (en) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
US8871610B2 (en) | 2008-10-02 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8377804B2 (en) | 2008-10-02 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
US8313989B2 (en) | 2008-10-22 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing the same |
US8043935B2 (en) | 2008-11-27 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
JP2010135539A (en) * | 2008-12-04 | 2010-06-17 | Shin Etsu Handotai Co Ltd | Method of manufacturing bonded wafer |
US8697544B2 (en) | 2008-12-04 | 2014-04-15 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
WO2010064355A1 (en) * | 2008-12-04 | 2010-06-10 | 信越半導体株式会社 | Method for manufacturing bonded wafer |
US8664085B2 (en) | 2010-04-20 | 2014-03-04 | Sumitomo Electric Industries, Ltd. | Method of manufacturing composite substrate |
WO2011132654A1 (en) * | 2010-04-20 | 2011-10-27 | 住友電気工業株式会社 | Method for producing composite substrate |
US9252207B2 (en) | 2010-04-20 | 2016-02-02 | Sumitomo Electric Industries, Ltd. | Composite substrate |
US8846496B2 (en) | 2010-04-28 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of single crystal semiconductor film and manufacturing method of electrode |
WO2011151968A1 (en) * | 2010-06-01 | 2011-12-08 | 信越半導体株式会社 | Method for manufacturing bonded wafer |
JP2011253906A (en) * | 2010-06-01 | 2011-12-15 | Shin Etsu Handotai Co Ltd | Method of manufacturing lamination wafer |
CN103262231A (en) * | 2010-06-30 | 2013-08-21 | 康宁股份有限公司 | Semiconductor on glass substrate with stiffening layer and process of making the same |
JP2014120664A (en) * | 2012-12-18 | 2014-06-30 | Dainippon Screen Mfg Co Ltd | Peeling assist method and peeling assist device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1197379A (en) | Semiconductor substrate and its manufacture | |
US6534380B1 (en) | Semiconductor substrate and method of manufacturing the same | |
CA2233096C (en) | Substrate and production method thereof | |
JP4582982B2 (en) | Substrate processing method | |
JP3911901B2 (en) | SOI wafer and method for manufacturing SOI wafer | |
JP2000294754A (en) | Semiconductor substrate, manufacture thereof, and manufacturing apparatus thereof | |
JP3900741B2 (en) | Manufacturing method of SOI wafer | |
EP1628339A1 (en) | Heat treatment prior to bonding two wafers | |
JPH1145862A (en) | Manufacture of semiconductor substrate | |
US7977209B2 (en) | Method for manufacturing SOI substrate | |
JP2009111381A (en) | Soi substrate with fine buried insulating layer | |
KR20080086898A (en) | Manufacturing Method of SOI Wafer and SOI Wafer | |
KR20100080777A (en) | Semiconductor wafer re-use in an exfoliation process using heat treatment | |
WO2006109614A1 (en) | Soi wafer manufacturing method and soi wafer manufactured by same | |
EP2519965B1 (en) | Method for the preparation of a multi-layered crystalline structure | |
JP4987470B2 (en) | Method for producing ultrathin layer thinned by inducing self-supporting | |
JPH11121310A (en) | Manufacture of semiconductor substrate | |
JPH1174166A (en) | Forming of oxide film on soi layer, manufacture of bonded wafer, and bonded wafer produced by the method | |
JP5411438B2 (en) | Manufacturing method of SOI substrate | |
JP2006210899A (en) | Manufacturing method of SOI wafer and SOI wafer | |
JPH1174209A (en) | Manufacture of semiconductor substrate | |
JP3707200B2 (en) | Manufacturing method of semiconductor substrate | |
JPH1140786A (en) | Semiconductor substrate and its manufacture | |
JPH1174208A (en) | Manufacture of semiconductor substrate | |
JPH10326883A (en) | Substrate and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040826 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20060718 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080415 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20081007 Free format text: JAPANESE INTERMEDIATE CODE: A02 |