JP2009100005A

JP2009100005A - 半導体装置の製造方法

Info

Publication number: JP2009100005A
Application number: JP2009008441A
Authority: JP
Inventors: Takashi Noma; 崇野間; Akira Suzuki; 彰鈴木; Katsuhiko Kitagawa; 勝彦北川; Yoshinori Seki; 嘉則関; Yukihiro Takao; 幸弘高尾; Keiichi Yamaguchi; 恵一山口; Motoaki Wakui; 元明和久井; Hisao Otsuka; 久夫大塚; Masanori Iida; 正則飯田
Original assignee: Kanto Sanyo Semiconductors Co Ltd; Sanyo Electric Co Ltd
Current assignee: Kanto Sanyo Semiconductors Co Ltd; Sanyo Electric Co Ltd
Priority date: 2003-08-06
Filing date: 2009-01-19
Publication date: 2009-05-07
Anticipated expiration: 2024-01-30
Also published as: CN101174572B; CN101174572A; JP4805362B2

Abstract

【課題】半導体基板の第１の面上にガラス基板を接着して、当該半導体基板の第２の面から当該半導体基板をエッチングする工程を有する半導体装置の製造方法において、ダイシング時の切断領域全体を露出することによるガラス基板等のクラック等に基づく歩留上、信頼性上の問題の解決を図る。
【解決手段】本発明の半導体装置の製造方法は、図１２に示すように、半導体基板３０２において、第１の配線３０１が存在する領域のみに、第１の配線３０１とダイシング時の切断領域３０４を露出し得るウィンドウ３０３を形成する。これにより、半導体基板３０２と不図示のガラス基板が絶縁膜や樹脂を介して接着する領域を増大させることで、クラックや剥離の発生が防止できる。
【選択図】図１２

Description

半導体装置の製造方法に関し、特に、半導体チップの外形寸法とほぼ同サイズの外形寸法を有するパッケージの製造方法に関する。

近年、パッケージ技術として、ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体チップと電気的に接続したものである。

そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。

このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）やＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）等の他のＣＳＰ型半導体装置に比べて、多数の導電端子を設けることができ、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。

図１３は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１３（ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１３（ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。

ＢＧＡ型の半導体装置１００は、第１及び第２のガラス基板１０４ａ、１０４ｂの間に半導体チップ１０１が樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０４ｂの一主面上、即ちＢＧＡ型の半導体装置１００の裏面上には、ボール状の端子（以下、導電端子１１１と称す）が格子状に複数配置されている。この導電端子１１１は、第２の配線１０９を介して半導体チップ１０１へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０１の内部から引き出されたアルミニウム配線が接続されており、各導電端子１１１と半導体チップ１０１との電気的接続がなされている。

このＢＧＡ型の半導体装置１００の断面構造について図１４を参照して更に詳しく説明する。図１４はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１００の断面図を示している。

半導体チップ１０１の表面に配置された絶縁膜１０２上に第１の配線１０３が設けられている。この半導体チップ１０１は樹脂１０５ａによって第１のガラス基板１０４ａと接着されている。また、この半導体チップ１０１の裏面は、樹脂１０５ｂによって第２のガラス基板１０４ｂと接着されている。そして、第１の配線１０３の一端は第２の配線１０９と接続されている。この第２の配線１０９は、第１の配線１０３の一端から第２のガラス基板１０４ｂの表面に延在している。そして、第２のガラス基板１０４ｂ上に延在した第２の配線１０９上には、ボール状の導電端子１１１が形成されている。

上述した技術は、以下の特許文献１に記載されている。

特許公表２００２−５１２４３６号公報

前述した半導体装置は、半導体装置の両面にガラス基板を用いるため、半導体装置が厚くなること、コストが高くなることが欠点として挙げられる。そこで、ガラス基板を第１の配線が形成される側にのみ接着する方法が検討された。その場合、ガラス基板が接着されない側は、半導体基板になるため、ガラス基板と比較すると、エッチング加工が容易になる。この利点を生かして、第１の配線と第２の配線を接続させるために、スクライブ領域の半導体基板や絶縁膜をエッチングして、第１の配線を露出させる。この結果、半導体チップの両面にガラス基板を用いる方法と比べると、第１の配線と第２の配線の接触面積を増大させることができる。その後、第２の配線、保護膜、導電端子等を形成し、最終的にガラス基板を切断することで、半導体装置を個別に分離する。

その反面、第１の配線を露出させた後、スクライブ領域は半導体基板上に回路を形成する際に成膜された絶縁膜が露出した状態になる。この時、前記スクライブ領域には、前記絶縁膜、樹脂、ガラス基板しか存在しない。各部の厚さを考えると、実質的に、全ての半導体チップをガラス基板だけで支える状態になる。更に、半導体基板の材料とガラス基板では熱膨張率が異なるため、ガラス基板には大きなそりが生じる。そのため、作業途中のハンドリングにより、ガラス基板に対し、ガラス基板と接着されている半導体チップ等の荷重がかかるようになる。その結果、図１１に示すように、半導体チップの外周部で半導体チップと不図示のガラス基板の間に剥離２０４が発生したり、ガラス基板２０２にクラック２０５が発生したりする。結果として、半導体装置の歩留まりや信頼性が低下する問題が発生するようになった。

本発明の半導体装置の製造方法は、複数の半導体チップを含む半導体基板の第１の面上に形成され、前記複数の半導体チップの境界近傍に配置された第１の配線上を覆うように、接着剤を介して支持板を接着する工程と、第２の面より前記半導体基板の一部を選択的に除去して、前記第１の配線の下部にある絶縁膜を露出するように開口部を形成する工程と、を有することを特徴とする。この場合、ダイシング領域全体が露出することに伴う課題の解決を図るための手段であることから、ダイシング領域の全体が露出しないように開口部を形成することは明らかで、例えば、実施形態で示す図１２のような局所的な形態になる。

本発明は、ガラス基板に生じるクラックや半導体チップ周辺部での剥離の発生を防止することにより、半導体装置の歩留まりや信頼性を向上させる効果を有する。また、半導体チップの裏面側のガラス基板を省略したことで、半導体装置の薄型化やコスト低減を図ることもできる。

本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施形態に係る半導体装置の製造方法を示す断面図である。従来に係る半導体装置の製作途中における平面図である。本発明の実施形態に係る半導体装置の製造途中における平面図である。従来例に係るＢＧＡ型半導体装置の斜視図である。従来に係るＢＧＡ型半導体装置の断面図である。

次に、本発明による半導体装置の製造方法を、図１乃至図１０の半導体装置の断面図、及び図１２の半導体装置の平面図を参照しながら説明する。

最初に、図１に示すように、半導体基板１を用意する。これらの半導体基板１は、前記半導体基板１上に、例えばＣＣＤのイメージセンサや半導体メモリを、半導体のプロセスにより形成したものである。その表面上に第１の絶縁膜２を介して、後に、半導体チップ毎に分断するための境界Ｓ（ダイシングラインまたはスクライブラインと呼ばれる。）付近で、所定の間隙を有して第１の配線３を形成する。ここで、第１の配線３は、半導体装置のボンディングパットから、境界Ｓ付近まで拡張されたパッドである。すなわち、第１の配線３は外部接続パッドであって、半導体装置の図示しない回路と電気的に接続されている。

次に、第１の配線３が形成された半導体基板１上に、支持板として用いるガラス基板４を、透明の接着剤として樹脂５（例えばエポキシ樹脂）を用いて接着する。なお、ここでは、支持板としてガラス基板、接着剤としてエポキシ樹脂を使用しているが、シリコン基板やプラスチックの板を支持板として用いてもよく、接着剤はこれらの支持板に対して適切な接着剤を選択すればよい。

その後、前記半導体基板１について、ガラス基板４を接着した面と反対側の面をバックグラインドして、基板の厚さを薄くする。バックグラインドされた半導体基板１の面では、スクラッチが発生し、幅、深さが数μm程度になる凹凸ができる。これを小さくするために、半導体基板１の材料であるシリコンと第１の絶縁膜２の材料であるシリコン酸化膜に比して高いエッチング選択比を有する薬液を用いてウエットエッチングを行う。

薬液としては、前述したようにシリコンとシリコン酸化膜に比して高いエッチング選択比を有していれば特別な限定をするものではない。例えば、本発明では、シリコンエッチング溶液として、フッ化水素酸２．５％、硝酸５０％、酢酸１０％及び水３７．５％の溶液を使用している。

なお、当該ウエットエッチングは、行う方が好ましいが、本発明は、ウエットエッチングを行わないことを制限するものではない。

次に、図２（ａ）及び図２（ｂ）に示すように、前記半導体基板１において、ガラス基板４を接着した面と反対側の面に対して、第１の配線３の一部を露出できるように開口部を設けた不図示のレジストパターンをマスクとして、半導体基板１の等方性エッチング（もしくは異方性エッチング）を行う。この結果、第１の配線３が存在する部分では、図２（ａ）に示すように、境界Ｓの部分で開口するウィンドウ２０が形成され、第１の絶縁膜２が露出した状態となる。一方、第１の配線３が存在しない部分では、図２（ｂ）に示すように、半導体基板１が残ったままとなる。結果として、図２（ａ）及び図２（ｂ）の半導体装置を半導体基板１側から見た場合には、図１２の平面図に示すように、ダイシング時の切断領域３０４全体がエッチングされず、第１の配線３０１と共にダイシング時の切断領域３０４の一部を露出するウインドウ３０３が形成される。その結果、不図示のガラス基板の殆どの部分は、不図示の樹脂や絶縁膜を介し、半導体基板３０２と接着した状態に保たれる。

上述したように、第１の配線に対応する位置のみを露出し得るウィンドウ２０を設けたことにより、半導体基板１とガラス基板４が第１の絶縁膜２や樹脂５を介して接着する領域が増大する。これにより、ガラス基板４による支持強度が高められる。また、半導体基板１とガラス基板４との熱膨張率の差異によるガラス基板４の反りの増大が低減され、半導体装置に生じるクラックや剥離が低減される。

なお、当該エッチングは、ドライエッチング、ウエットエッチングのどちらで行ってもよい。また、これ以降の工程の説明では、図２（ａ）及び図２（ｂ）と同様に、ウィンドウ２０が形成されている部分の断面図を図番（ａ）、ウィンドウ２０が形成されていない部分の断面図を図番（ｂ）として示す。

エッチングされた半導体基板１の面では、面内の凹凸や残渣、異物があり、また、図２（ａ）中に丸く囲んで１ａ，１ｂとして示したように、ウィンドウ２０において角になる部分が尖った形状になっている。

そこで、図３（ａ）及び図３（ｂ）に示すように、残渣や異物の除去、尖った部分の先端部を丸めるためにウエットエッチングを行う。これにより、図２（ａ）で丸く囲んだ１ａ，１ｂの尖った部分は、図３（ａ）で丸く囲んだ１ａ，１ｂに示すように滑らかな形状になる。

次に、図４（ａ）及び図４（ｂ）に示すように、前記半導体基板１において、ガラス基板４を接着した面と反対側の面に対して、第２の絶縁膜６の成膜を行う。本実施形態では、シランベースの酸化膜を３μｍ程度成膜する。

次に、前記半導体基板１において、ガラス基板４を接着した面と反対側の面に対して、不図示のレジストを塗布し、ウィンドウ２０内の境界Ｓに沿う部分を開口させるようにパターニングを行って、レジスト膜を形成する。そして、図５（ａ）及び図５（ｂ）に示すように、その不図示のレジスト膜をマスクにして、第２の絶縁膜６、第１の絶縁膜２をエッチングし、第１の配線３の一部を露出させる。

次に、図６（ａ）及び図６（ｂ）に示すように、後に導電端子１０を形成する位置に対応するように、柔軟性を有する緩衝部材７を形成する。なお、緩衝部材７は導電端子１０に加わる力を吸収し、導電端子１０の接合時のストレスを緩和する機能を持つものであるが、本発明は緩衝部材７の不使用を制限するものではない。

次に、前記ガラス基板４の反対側の面に、第２の配線８を形成する。これにより、第１の配線３と第２の配線８が電気的に接続される。

その後、前記ガラス基板４の反対側の面に、不図示のレジストを塗布する。ここで、ウィンドウ２０が形成されている部分では、ウィンドウ２０内の境界Ｓに沿う部分を開口させるようにレジスト膜のパターン形成を行う。一方、ウィンドウ２０が開口されていない部分では、第２の配線８を露出するようにレジスト膜のパターン形成を行う。そして、前記不図示のレジスト膜をマスクとしてエッチングを行い、境界Ｓ付近の第２の配線８を除去する。また、ウィンドウ２０が形成されていない部分の第２の配線８を除去する。

次に、図７（ａ）及び図７（ｂ）示すように、境界Ｓに沿って、ガラス基板４を例えば３０μｍ程度の深さで切削するように、切り込み３０（逆Ｖ字型の溝）を形成する。

即ち、半導体基板１上において第１の配線３が存在する部分（即ちウィンドウ２０内の境界Ｓに沿う部分）では、樹脂５、及びガラス基板４の一部が切削されて、上記切り込み３０が形成される。この時、ウィンドウ２０内の第２の配線に接触しないような幅のブレードを用いる必要がある。

一方、半導体基板１上において第１の配線３が存在しない領域（即ちウィンドウ２０が形成されない領域）では、半導体基板１、第１の絶縁膜２、樹脂５、及びガラス基板４の一部が切削されて、上記切り込み３０が形成される。

なお、本実施形態では、切り込み３０の形状は楔形の断面形状をしているが、矩形状の断面形状であっても良い。また、本願発明は、上述したような切り込み３０を入れる工程を行うことを強制するものではない。

次に、図８（ａ）及び図８（ｂ）に示すように、ガラス基板４の反対側の面に対して無電解メッキ処理を行い、第２の配線８に対して、Ｎｉ−Ａｕメッキ膜９を形成する。この膜は、メッキであるため、第２の配線８が存在する部分にのみ形成される。

次に、図９（ａ）及び図９（ｂ）に示すように、ガラス基板４の反対側の面に保護膜１０を形成する。保護膜１０を形成するためには、ガラス基板４の反対側の面を上に向けて、熱硬化性の有機系樹脂を上方から滴下し、半導体基板自体を回転させることで、この回転により生じる遠心力を利用し、当該有機系樹脂を基板面上に広げる。これにより、境界Ｓに沿って形成された切り込み３０の内壁を含む半導体基板１の裏面側に、保護膜１０が形成される。

即ち、半導体基板１上において第１の配線３が存在する部分（即ちウィンドウ２０内の境界Ｓに沿う部分）では、第２の絶縁膜６の表面から、切り込み３０の内壁において露出する樹脂５、及びガラス基板４を覆うようにして、保護膜１０が形成される。一方、半導体基板１上において第１の配線３が存在する部分以外の領域（即ちウィンドウ２０が形成されない領域）では、第２の絶縁膜６の表面から、切り込み３０の内壁において露出する第２の絶縁膜６、半導体基板１、第１の絶縁膜２、樹脂５、及びガラス基板４の各露出部を覆うようにして、保護膜１０が形成される。

その後、導電端子１１を形成する部分の保護膜１０を、不図示のレジストマスク（緩衝部材７に対応する位置に開口部を有する）を利用したエッチングにより除去し、緩衝部材７に対応するＮｉ−Ａｕメッキ膜９上の位置に導電端子１１を形成する。この導電端子１１は、Ｎｉ−Ａｕメッキ膜９を介して第２の配線８と電気的に接続されている。導電端子１１は、はんだバンプや金バンプで作成する。特に、金バンプを用いる場合、導電端子１１の厚さを、１６０μｍから数μｍ〜数十μｍに減少させることができる。

そして、図１０（ａ）及び図１０（ｂ）に示すように、切り込み３０を設けた部分から、境界Ｓに沿ってダイシングを行い、半導体装置を各々の半導体チップに分離する。この時、ダイシングに用いるブレードの幅は、ガラス基板４、及び切り込み３０内の保護膜のみを切削し得る幅である必要がある。

上述したように、本実施形態の半導体装置の製造方法によれば、２段階のダイシング、即ち、切り込み３０を形成して、さらに、その切り込み３０を覆う保護膜１０を形成した後にダイシングを行う。これにより、半導体装置を個々の半導体チップに分離するダイシングの際、境界Ｓ（即ちダイシングライン）に沿って形成された切り込み３０の内壁が保護膜１０で覆われているため、ガラス基板４及び保護膜１０のみをダイシングすることで分離を行うことができる。即ち、ガラス基板４及び保護膜１０以外の層（樹脂５、及び第２の配線８等）にブレードが接触することが無い。従って、分離された半導体装置、即ち半導体チップの断面やエッジ部に、ダイシング時のブレードの接触による剥離が生じることを極力抑止できる。

結果として、半導体装置の歩留まりや信頼性を向上することが可能となる。また、本発明の半導体装置は、１枚のガラス基板から成るため、半導体装置の薄型化やコスト低減を図ることも可能となる。

なお、本実施形態では、第２の配線８と電気的に接続する導電端子１１を形成したが、本発明はこれに限定されない。即ち、本発明は、導電端子が形成されない半導体装置（例えばＬＧＡ；ＬａｎｄＧｒｉｄＡｒｒａｙ型パッケージ）に適用されるものであってもよい。

１半導体基板
２第１の絶縁膜
３第１の配線
４ガラス基板
５樹脂
６第２の絶縁膜
７緩衝部材
８第２の配線
９Ｎｉ−Ａｕメッキ
１０保護膜
１１導電端子

Claims

複数の半導体チップを含む半導体基板の第１の面上に形成され、前記複数の半導体チップの境界近傍に配置された第１の配線上を覆うように、接着剤を介して支持板を接着する工程と、
第２の面より前記半導体基板の一部を選択的に除去して、前記第１の配線の下部にある絶縁膜を露出するように開口部を形成する工程と、を有することを特徴とする半導体装置の製造方法。
前記開口部が前記第１の配線ごとに非連続的に、当該第１の配線の下部から当該第１の配線に隣接するダイシング領域まで延在していることを特徴とする請求項１に記載の半導体装置の製造方法。
前記第１の配線は、前記半導体チップの境界を挟んで一対となるように配置されており、前記開口部は、前記一対の第１の配線毎に非連続的に存在することを特徴とする請求項１に記載の半導体装置の製造方法。
前記絶縁膜を露出する開口部を形成する工程の前に、前記半導体基板の第２の面を研削する工程を有することを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
前記絶縁膜を露出する開口部を形成する工程の後に、前記半導体基板の第２の面に第２の絶縁膜を形成する工程を有することを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。
前記第２の絶縁膜を形成する工程の後に、前記第１の絶縁膜と前記第２の絶縁膜をエッチングして、前記第１の配線を露出させる工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
前記第１の配線を露出させる工程の後に、当該第１の配線に接続される第２の配線を形成する工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
前記半導体チップの境界に沿ってダイシングを行い、各々の前記半導体チップを分離する工程を有することを特徴とする請求項７に記載の半導体装置の製造方法。