JP2009088337A - Printed circuit board and its manufacturing method - Google Patents
Printed circuit board and its manufacturing method Download PDFInfo
- Publication number
- JP2009088337A JP2009088337A JP2007257509A JP2007257509A JP2009088337A JP 2009088337 A JP2009088337 A JP 2009088337A JP 2007257509 A JP2007257509 A JP 2007257509A JP 2007257509 A JP2007257509 A JP 2007257509A JP 2009088337 A JP2009088337 A JP 2009088337A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- printed wiring
- multilayer printed
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 42
- 238000007747 plating Methods 0.000 claims description 39
- 239000011229 interlayer Substances 0.000 claims description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 230000035945 sensitivity Effects 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 24
- 238000003754 machining Methods 0.000 abstract description 2
- 230000010485 coping Effects 0.000 abstract 1
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、プリント配線板およびその製造方法に関し、特に層間の電気的接続を行う多層プリント配線板およびその製造方法に関する。 The present invention relates to a printed wiring board and a manufacturing method thereof, and more particularly to a multilayer printed wiring board that performs electrical connection between layers and a manufacturing method thereof.
近年、多層プリント配線板において層間の電気的接続を行う場合には、一般に、スルーホールやビアホールと呼ばれる、貫通孔や非貫通孔の内壁を電解めっき等の手法を用いて金属電極層で被覆した構造が用いられる。このようなスルーホールやビアホールの孔周囲には、一般にランドと呼ばれる円形の電極層が形成される。 In recent years, when electrical connection between layers is performed in a multilayer printed wiring board, the inner wall of a through hole or a non-through hole, generally referred to as a through hole or a via hole, is coated with a metal electrode layer using a technique such as electrolytic plating. Structure is used. A circular electrode layer generally called a land is formed around the hole of such a through hole or via hole.
このランドは、孔と配線回路との位置ズレに対して、確実に層間の電気的接続を維持するために設けられる。この位置ズレを考慮するため、ランドの直径は、現在量産可能な範囲では最も微細な両面プリント配線板でも225μm(参考:2007年度版、日本実装技術ロードマップ)もしくはそれ以上の大きさを持つ。ランドの大きさは、孔の形成における位置ズレによって決まるが、加工位置ズレが避けられない以上、ランドの小径化は難しい。 This land is provided to reliably maintain the electrical connection between layers with respect to the positional deviation between the hole and the wiring circuit. In consideration of this positional deviation, the diameter of the land has a size of 225 μm (reference: 2007 edition, Japan mounting technology roadmap) or more even in the finest double-sided printed wiring board in the range that can be mass-produced at present. The size of the land is determined by the positional deviation in the formation of the hole, but it is difficult to reduce the diameter of the land as long as the machining positional deviation is unavoidable.
このような従来のスルーホールを用いて層間接続を行う両面プリント配線板は、通常、以下の工程により作製されるものである。すなわち、まず、図6A(1)に示すように、厚さ25μm程度のポリイミド等の絶縁ベース材41の両面に、厚さ4μm程度の銅箔42を有する両面銅張積層板43を用意する。
Such a double-sided printed wiring board that performs interlayer connection using conventional through-holes is usually manufactured by the following steps. That is, first, as shown in FIG. 6A (1), a double-sided copper-
次に、図6A(2)に示すように、両面銅張積層板43に対し、ダイレクトレーザ加工法を用いて直径50μm程度の貫通孔44を形成し、続いて電解銅めっき処理にて6μm程度のめっき銅45を形成することで、層間接続の取れた両面銅張積層板43aを得る。
Next, as shown in FIG. 6A (2), a through-
次いで、図6A(3)に示すように、両面銅張積層板43aに対し、20μm程度の厚みを持つ感光性ドライフィルムを両面にラミネートし、次いで露光、現像を行うことでエッチングレジスト46を形成する。このとき、貫通孔44とエッチングレジスト46との位置ズレが発生することは避けられない。この位置ズレに対して確実に層間の電気的接続を行うために、貫通孔44の上下にランドを形成するためのエッチングレジスト46を形成する。
Next, as shown in FIG. 6A (3), a photosensitive dry film having a thickness of about 20 μm is laminated on both sides of the double-sided copper-
続いて、図6B(4)に示すように、通常のサブトラクティブ法によるエッチング手法を用いてめっき銅45および銅箔42をエッチングし、配線回路42aおよびランド42bを形成し、次いで感光性ドライフィルム46を剥離する。
Subsequently, as shown in FIG. 6B (4), the
この後、図6B(5)に示すように、ソルダーレジスト47を形成し、必要に応じて部品実装用ランドやコネクタ等の端子表面に半田めっき、錫めっき、ニッケルめっき、金めっき等の表面処理を施す。以上の工程により、一般的なスルーホールによって層間接続が行われた両面プリント配線板43bを得る。
Thereafter, as shown in FIG. 6B (5), a
図7Aは、プリント配線板上に実装された半導体チップ100から、スルーホールを用いて多数の配線110を層間接続し、プリント配線板の反対側へ接続している両面プリント配線板の配線回路引き回しの一例を示した平面図である。
FIG. 7A shows a wiring circuit of a double-sided printed wiring board in which a large number of
このような場合、スルーホールのランドが大きいため、図7Bに示すように、配線111の端部に形成されたランド112を斜めに整列して並べる。
In such a case, since the land of the through hole is large, as shown in FIG. 7B, the
現在、量産可能で最も微細な両面プリント配線板においても、ランド直径は225μmもしくはそれ以上である。したがって、最も微細な配線ピッチを60μm(配線幅30μm、配線間ギャップ30μm)もしくはそれ以上と考えると、配線本数20本の引き回し、および層間接続を行うためには、約3.2mm2もしくはそれ以上の基板面積が必要となってしまう。 At present, even the finest double-sided printed wiring boards that can be mass-produced have a land diameter of 225 μm or more. Accordingly, when the finest wiring pitch is 60 μm (wiring width 30 μm, inter-wiring gap 30 μm) or more, it is about 3.2 mm 2 or more for routing 20 layers and performing interlayer connection. The substrate area is required.
このような現状に対して、ランドレスなスルーホールを形成する方法として、特許文献1に、両面銅張積層板に対して先に配線回路を形成し、めっきマスクを形成した後、ドリル加工等により孔を形成し、導電化処理後に電解めっき処理にて層間接続を行う方法が開示されている。このような方法により、ランドを形成しなくても層間の電気的接続が行えるとしている。
As a method of forming a landless through hole in response to such a current situation, in
また、一つのスルーホールにて複数の配線を接続する方法として、特許文献2に、スルーホールの壁面に複数の電気的に絶縁された配線を形成する方法が開示されている。ただし、1箇所のスルーホールにて多数の配線を接続する場合、スルーホール穴と配線回路との位置ズレによる影響が大きい。
As a method of connecting a plurality of wirings with one through hole,
図8Aおよび図8Bは、上記スルーホールにて4本の配線を接続したときの、位置ズレに対する影響を示した概念的平面図である。 FIG. 8A and FIG. 8B are conceptual plan views showing the influence on positional deviation when four wirings are connected through the through hole.
図8A(1)は、めっきで層間接続を行ったスルーホール51の上に、エッチングレジスト52を形成し、後にエッチングを行うことで4本の配線を一箇所のスルーホールで接続しようとしている平面図である。エッチングレジスト52の幅は50μm、スルーホール径は300μm程度を想定する。これは後に示すとおり、この程度のスルーホール径でなければ安定した接続は行えないため、多数の配線接続に対してスルーホールの大径化は避けられないことを意味する。
FIG. 8A (1) shows a plan view in which an etching resist 52 is formed on a
図8A(2)は、裏面からの露光が、図の右上方向に25μm程度のズレが発生した場合の裏面からの露光エリア53を重ねて示した平面図である。
FIG. 8A (2) is a plan view showing the
図8A(3)は、スルーホール51が図の左下方向に75μm程度位置ズレした最も厳しい場合の想定スルーホール54を重ねて示した平面図である。このような最も厳しい位置ズレが発生した場合、エッチングにて配線間の絶縁性を確保するためのエッチングレジストギャップ55は非常に狭くなる。このことから、スルーホール51の直径をこれ以上小径化することは困難である。
FIG. 8A (3) is a plan view showing the assumed through
図8B(4)は、スルーホール51が±75μmの位置ズレが発生する場合に、スルーホール51が形成される可能性のある領域56を重ねて示した平面図である。この領域56の直径は450μmもの大きさであり、この領域56の内部はスルーホール51が形成される可能性があるため、他の配線回路を形成することはできないし、接続する配線をエッチングレジスト52aのように領域56の外側まで引き出さなければならない。
FIG. 8B (4) is a plan view showing a
図8B(5)は、領域56の外側にて4本の配線をエッチングレジスト52bのように一方向に引き出した場合の、配線引き回しの一例である。このような場合、直径450μmの領域56の外側にて配線回路を引き回すことから、4本の配線接続に対して直径600μm程度の基板面積が必要となることが判る。
上述した従来の層間接続方法は、何れも問題がある。 The conventional interlayer connection methods described above have problems.
特許文献1に示される方法では、工程数が増加するためコスト的に不利であり、また、ランドを形成しなくてもドリル等の加工ズレを考慮してその近傍の配線回路を逃がさなければならず、課題の解決には至らない。
The method disclosed in
また、特許文献2に示される方法では、露光ズレやスルーホール加工ズレの影響が大きく、多数の配線接続に対してスルーホールの大径化は避けられない。スルーホールの大径化は、課題としている基板の小型化、高密度化とは相反しており、課題の解決には至らないことが判る。
Further, in the method disclosed in
本発明は上述の点を考慮してなされたもので、工程数を増すことなく、加工時の位置ズレにも対応でき、高密度で微細な層間接続ができる多層プリント配線板およびその製造方法を提供することを目的とする。 The present invention has been made in consideration of the above-described points. A multilayer printed wiring board capable of dealing with a positional deviation during processing without increasing the number of steps and capable of high-density and fine interlayer connection and a method for manufacturing the same The purpose is to provide.
上記目的達成のため、本願では、次の発明を提供する。 In order to achieve the above object, the present application provides the following invention.
第1の発明は、
貫通孔と、この貫通孔の内壁に形成された金属層とによって層間接続部が形成された多層プリント配線板であって、
1) 前記層間接続部は、前記貫通孔の内壁に少なくとも2本以上の電気的に絶縁された配線回路を、
2) 前記貫通孔は、平面形状が直線的で略等幅の細長い形状であり、
3) 前記配線回路は、前記貫通孔の深さ方向に沿って形成され、前記多層プリント配線板の両面の表層電極層を含む2層以上の電極層間を電気的に接続する、
ことを特徴とする多層プリント配線板、
を提供する。
The first invention is
A multilayer printed wiring board in which an interlayer connection is formed by a through hole and a metal layer formed on the inner wall of the through hole,
1) The interlayer connection portion includes at least two or more electrically insulated wiring circuits on the inner wall of the through hole.
2) The through-hole is an elongated shape having a straight planar shape and a substantially equal width,
3) The wiring circuit is formed along the depth direction of the through hole, and electrically connects two or more electrode layers including surface electrode layers on both surfaces of the multilayer printed wiring board.
Multilayer printed wiring board, characterized by
I will provide a.
第2の発明は、
表層電極層を含む複数の層を有する多層プリント配線板の製造方法において、
1) 前記表層電極層に配線回路が形成されていない多層配線基材を用意し、
2) 前記多層配線基材に、平面形状が直線的で略等幅の細長い形状である貫通孔を形成し、
3) 前記貫通孔に電解銅めっき処理して層間の電気的接続を行い、
4) 感光性樹脂材料を用いて、前記貫通孔の内壁に、エッチングレジスト形成部およびエッチングレジスト非形成部を含むレジストパターンを形成し、
5) 前記レジストパターンを用いたエッチングにより層間接続用の配線回路を形成する、
ことを特徴とする多層プリント配線板の製造方法、
を提供する。
The second invention is
In the method for producing a multilayer printed wiring board having a plurality of layers including a surface electrode layer,
1) Prepare a multilayer wiring substrate in which no wiring circuit is formed on the surface electrode layer,
2) In the multilayer wiring substrate, a planar shape is linear and a through hole having an elongated shape with a substantially equal width is formed.
3) Electrolytic copper plating treatment is performed on the through holes to make electrical connection between the layers,
4) A photosensitive resin material is used to form a resist pattern including an etching resist forming portion and an etching resist non-forming portion on the inner wall of the through hole
5) A wiring circuit for interlayer connection is formed by etching using the resist pattern.
A method for producing a multilayer printed wiring board, characterized in that
I will provide a.
第3の発明は、
表層電極層を含む複数の層を有する多層プリント配線板の製造方法において、
1) 前記表層電極層に配線回路が形成されていない多層配線基材を用意し、
2) 前記多層配線基材に対して平面形状が直線的で略等幅の細長い形状である貫通孔を形成し、
3) 前記貫通孔にめっきマスクを形成し、
4) 前記めっきマスクを用いて、前記貫通孔に電解銅めっき処理を施すことにより、層間の電気的接続を行うとともに前記表層電極層の配線回路を形成し、
5) 前記配線回路における配線間の絶縁性を確保するためのフラッシュエッチングを行う、
ことを特徴とする多層プリント配線板の製造方法
を提供する。
The third invention is
In the method for producing a multilayer printed wiring board having a plurality of layers including a surface electrode layer,
1) Prepare a multilayer wiring substrate in which no wiring circuit is formed on the surface electrode layer,
2) Form a through-hole that is an elongated shape having a straight planar shape and a substantially equal width with respect to the multilayer wiring substrate,
3) forming a plating mask in the through hole;
4) Using the plating mask, by performing an electrolytic copper plating process on the through hole, an electrical connection between layers is performed and a wiring circuit of the surface electrode layer is formed.
5) Perform flash etching to ensure insulation between wirings in the wiring circuit.
A method for producing a multilayer printed wiring board is provided.
これらの特徴により、本発明は次のような効果を奏する。 Due to these features, the present invention has the following effects.
本発明によれば、ランドレスでありながら貫通孔と配線との高精度な位置合わせを不要とし、複数の配線回路を高密度に層間接続することができ、しかも特別な工程が不要でコスト的にも有利である多層プリント配線板を安価にかつ安定的に製造することができる。 The present invention eliminates the need for highly accurate alignment between the through-hole and the wiring while being a landless, allows a plurality of wiring circuits to be connected with high density, and does not require a special process and is cost-effective. In addition, a multilayer printed wiring board that is also advantageous can be manufactured inexpensively and stably.
以下、添付図面を参照して本発明の実施例につき説明する。ここでは、多層プリント配線板では最も構造が単純な両面プリント配線板を例にして説明を行うが、本発明は3層以上の多層プリント配線板に対しても、適用することができる。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. Here, an explanation will be given by taking a double-sided printed wiring board having the simplest structure as an example of a multilayer printed wiring board, but the present invention can also be applied to a multilayer printed wiring board having three or more layers.
図1Aおよび図1Bは、本発明の第1の実施例におけるプリント配線板の製造工程を示す概念図である。このプリント配線板は、以下の工程により製造されるものである。まず、図1A(1)に示すように、エポキシ、ポリイミド等からなる厚さ25μm程度の絶縁ベース材1の両面に厚さ4μm程度の銅箔2を有する両面銅張積層板3を用意する。
1A and 1B are conceptual diagrams showing a manufacturing process of a printed wiring board in the first embodiment of the present invention. This printed wiring board is manufactured by the following steps. First, as shown in FIG. 1A (1), a double-sided copper-clad
なお、絶縁ベース材1の材質は、エポキシ、ポリイミドに限定される訳ではなく、用途に応じて使い分けることができる。例えば、高速信号伝送時の誘電体損失を低減させる必要があるようなアプリケーションにおいては、低誘電正接材料として液晶ポリマー等をベースとした両面銅張積層板を用いることもできる。
In addition, the material of the insulating
次に、図1A(2)に示すように、UV−YAGレーザ等によるダイレクトレーザ加工法を用いて、後に層間の電気的接続を行うための貫通孔4を形成する。図1A(2)は、銅箔2および絶縁ベース材1によって隠れている貫通孔4の輪郭を点線にて示している。
Next, as shown in FIG. 1A (2), through-
貫通孔4は、平面形状が直線的で略等幅の細長い形状の一例として細長い矩形、つまり幅20〜500μm程度、長さ0.1〜50.0mm程度の矩形もしくはそれに近い形状が好ましい。これは、一つの貫通孔の両側面を利用して複数の配線を層間接続するための形状であり、貫通孔の長さは接続する配線本数に応じて調節することができる。図1に示した実施例では、貫通孔4の幅を50μm、長さを1.0mmの細長い矩形とした。
The through-
なお、貫通孔4の形成手段は、UV−YAGレーザに限定される訳ではなく、要求される加工幅や加工長さ、スループット、加工精度、品質等を考慮して、炭酸ガスレーザやドリルによる加工等を単独または組み合わせて使用することができる。
The means for forming the through-
次に、図1A(3)に示すように、電解めっきにて層間接続を取るための前処理として、デスミア処理、導電化処理を行い、続いて電解めっき処理にて6μm程度のめっき銅5を形成する。以上の工程により、層間接続の取れた両面銅張積層板3aを得る。
Next, as shown in FIG. 1A (3), as a pretreatment for obtaining interlayer connection by electrolytic plating, desmear treatment and conductive treatment are performed, and subsequently, plated
次に、図1B(4)に示すように、両面銅張積層板3aの両面に、感光性樹脂材料を20μm程度の厚みでフィルム化したドライフィルムをラミネートし、次いで両面から露光、現像を行うことで、貫通孔4の長手方向と直交する向きにエッチングレジスト6のパターンを形成する。図1B(4)は、絶縁ベース材1、銅箔2、めっき銅5によって隠れているエッチングレジスト6の輪郭を点線にて図示している。
Next, as shown in FIG. 1B (4), a dry film in which a photosensitive resin material is formed into a film with a thickness of about 20 μm is laminated on both sides of the double-sided copper-clad
貫通孔4は、内部にもエッチングレジスト6のパターンを形成するため、前記ラミネートでは、貫通孔4の内部にボイド等が発生しないように、真空ラミネータ等を用いて感光性樹脂材料を貫通孔4の内部に充填させる。
Since the through-
また、貫通孔4の深さによっては、貫通孔4の中心部まで十分な露光が行えず、貫通孔4の内部にエッチングレジスト6のパターンを形成できない場合も考えられる。この対策として露光量を過剰にすると、基材表面のエッチングレジスト6が太くなってしまったり、十分なレジストギャップを確保できなくなる。
Further, depending on the depth of the through
このような場合には、最初に露光感度が高く流動性の高い感光性樹脂材料を用いたドライフィルムをラミネートし、前記感光性樹脂材料にて貫通孔4の内部を充填して基板表面を平坦化し、後に露光感度の低い感光性樹脂材料を用いたドライフィルムをラミネートすることで、貫通孔4の内部における感光性樹脂材料の感光を促進させることができる。
In such a case, a dry film using a photosensitive resin material having high exposure sensitivity and high fluidity is first laminated, and the inside of the through
また、露光感度の高い感光性樹脂材料と露光感度の低い感光性樹脂材料とを積層構造にしたドライフィルムを用意し、露光感度の高い感光性樹脂材料側を基材側にしてラミネートすることで、貫通孔4の内部を優先的に露光感度の高い感光性樹脂材料で充填し、上記問題を解決することもできる。
Also, by preparing a dry film with a laminated structure of a photosensitive resin material with high exposure sensitivity and a photosensitive resin material with low exposure sensitivity, laminating with the photosensitive resin material side with high exposure sensitivity facing the substrate side The inside of the through
このような対策を施す場合には、感光性樹脂材料の光透過率および厚みから、貫通孔4の内部に到達する光量を概算し、それに合わせた露光感度を持つ感光性樹脂材料を選択することが望ましい。
When such measures are taken, the amount of light reaching the inside of the through
また、前記感光性樹脂材料には、遮光部分が現像により除去されるネガ型の感光性樹脂材料が望ましい。これは、貫通孔4の内部で両面から露光されたとき、両面の露光位置ズレ分だけ遮光される部分が小さくなるため、ポジ型では後のエッチングレジストとして不十分となる虞れがあるためである。
The photosensitive resin material is preferably a negative photosensitive resin material in which the light shielding portion is removed by development. This is because when exposed from both sides inside the through-
なお、このとき形成するエッチングレジスト6の幅およびギャップは、両面からの露光による位置ズレを考慮して決定する必要がある。図2は、両面からの露光に位置ズレが起こった場合の概念図である。貫通孔4の内部は両面からの露光が行われることから、露光される部分が位置ズレ量だけ大きくなり、遮光部分(現像により除去される部分)が減少する。
It should be noted that the width and gap of the etching resist 6 formed at this time must be determined in consideration of the positional deviation due to exposure from both sides. FIG. 2 is a conceptual diagram when a positional shift occurs in exposure from both sides. Since the inside of the through-
また、貫通孔4の内部にもエッチングレジスト6のパターンを形成するため、焦点深度の深い露光方式が好ましく、平行光露光機を用いることが最も望ましい。
Further, since the pattern of the etching resist 6 is formed inside the through
そこで、この実施例1においては、両面の露光マスク同士を高精度に位置合わせする両面同時露光の行える平行光露光機を用い、これにより両面の露光位置ズレを±25μm以内に抑えることができた。そして、25μmの位置ズレが発生した場合でも、貫通孔4の内部のエッチングレジスト6のギャップとして25μmを確保できるように、エッチングレジスト6のギャップの設計値を50μmとし、このギャップから銅をエッチングして配線回路を形成するため、エッチングレジスト6の幅を40μm(ピッチ90μm)とした。
Therefore, in Example 1, a parallel light exposure machine capable of performing double-sided simultaneous exposure that aligns the exposure masks on both sides with high accuracy was used, and thereby the exposure position deviation on both sides could be suppressed to within ± 25 μm. . And even when a positional deviation of 25 μm occurs, the design value of the gap of the etching resist 6 is set to 50 μm so that the gap of the etching resist 6 inside the through
このように、エッチングレジスト6の微細なパターンを、1.0mmの長さを持つ貫通孔4に対して両面にそれぞれ10本ずつ形成した。このエッチングレジスト6のパターン本数は、後にエッチングを行うことで貫通孔4にて層間接続を行う配線数の半分となる。高密度な層間接続を行うという目的を考えるなら、このエッチングレジスト6のパターン本数は2本以上、すなわち接続する配線本数は4本以上が好ましいと考えられる。
In this way, ten fine patterns of the etching resist 6 were formed on both sides of the through
貫通孔4の長さは1.0mmであるから、10本のエッチングレジスト6を形成しても、長さ方向の両端部には75μmずつの余裕が生まれ、露光により形成するエッチングレジスト6と貫通孔4との位置ズレは、この余裕で吸収できる。
Since the length of the through-
このような構造であれば、貫通孔4の形成時の位置ズレがより大きい場合でも、貫通孔4の長さを増やすことで対応可能であり、位置ズレは層間接続の配線密度に影響を与えない。以上の工程により、エッチングレジストが形成された両面銅張積層板3bを得る。
With such a structure, even when the positional deviation at the time of formation of the through
次に、図1B(5)に示すように、通常のサブトラクティブ法によるエッチング手法により銅箔2およびめっき銅5に対して配線回路2aを形成した。図1B(5)は、絶縁ベース材1によって隠れている配線回路2aおよびエッチングレジスト6の輪郭を点線にて図示している。
Next, as shown in FIG. 1B (5), the
これにより、貫通孔4には片側当たり10本、両側合せて20本もの配線回路に対して、層間の電気的接続を行うことができた。このときの両側の配線は、ピッチ90μmと非常に高密度であり、層間接続用のランドも必要ではない。加えて、貫通孔の長さを調節することで、位置ズレの影響もなく、特別に複雑な工程を必要としないため、コスト的にも有利である。
As a result, the through-
次に、図1B(6)に示すように、エッチングレジスト6の剥離を行い、図示しないソルダーレジストを必要な箇所に形成し、必要に応じて部品実装用ランドやコネクタ等の端子表面に半田めっき、錫めっき、ニッケルめっき、金めっき等の表面処理を施す。以上の工程により、配線回路を高密度に層間接続した両面プリント配線板3cを得る。
Next, as shown in FIG. 1B (6), the etching resist 6 is peeled off, and a solder resist (not shown) is formed at a necessary location, and solder plating is applied to the terminal surfaces of component mounting lands and connectors as necessary. Surface treatment such as tin plating, nickel plating, gold plating is performed. Through the above steps, the double-sided printed
ランドを並べるアプリケーション(図7Aおよび図7B参照)に対しては、図4Aおよび図4Bのような回路レイアウトが好適である。 For an application in which lands are arranged (see FIGS. 7A and 7B), a circuit layout as shown in FIGS. 4A and 4B is preferable.
本発明によれば、配線の層間接続にランドは必要ではなく、層間接続部の貫通孔の幅は50μm、貫通孔から配線までの余裕を75μm(貫通孔形成時の位置ズレ75μmを考慮)としても、貫通孔付近の配線ギャップを200μmに抑えられる。 According to the present invention, a land is not necessary for the interlayer connection of the wiring, the width of the through hole of the interlayer connection portion is 50 μm, and the margin from the through hole to the wiring is 75 μm (considering the positional deviation of 75 μm when forming the through hole). However, the wiring gap in the vicinity of the through hole can be suppressed to 200 μm.
このことから、従来のスルーホールやビアホールにて同様の配線を引き回す構成(図7)と比較して、配線の引き回し面積を半分以下に抑えることができた。貫通孔の長さを増やせば、さらに多数の配線を接続可能であり、非常に高密度に多数の配線に対して層間接続を行うことができる。 Therefore, compared to the conventional configuration in which similar wiring is routed through through holes and via holes (FIG. 7), the wiring routing area can be reduced to half or less. If the length of the through hole is increased, a larger number of wirings can be connected, and interlayer connection can be made to a large number of wirings at a very high density.
図5は、本発明をプリント配線板の端部の外形加工と組み合わせたアプリケーションの一例である。このように貫通孔の中心を外形加工することにより、プリント配線板の外形端部の側面に配線回路を形成することができる。 FIG. 5 shows an example of an application in which the present invention is combined with the outer shape processing of the end portion of the printed wiring board. Thus, by processing the center of the through-hole, a wiring circuit can be formed on the side surface of the outer end of the printed wiring board.
プリント配線板を小型電子機器に接続する際には、このようなプリント配線板の端部にて外部回路やケーブル等と接続する構造が多く用いられており、従来であれば多数のランドと共にスルーホールやビアホールを用いて裏面へ接続しなければならない配線回路を、製品の端部にて簡単に裏面へ接続することができ、プリント配線板の配線回路を小型化、単純化することが可能である。 When connecting a printed wiring board to a small electronic device, a structure that connects to an external circuit or cable at the end of the printed wiring board is often used. Wiring circuits that must be connected to the back side using holes and via holes can be easily connected to the back side at the edge of the product, and the wiring circuit of the printed wiring board can be reduced in size and simplified. is there.
以上の工程、回路レイアウトにより、ランドレスでありながら貫通孔と配線との高精度な位置合わせを不要とし、複数の配線回路を高密度に層間接続することができ、しかも特別な工程が不要でコスト的にも有利に、多層プリント配線板を安定的に製造することができる。 The above process and circuit layout eliminates the need for high-precision alignment between the through-holes and the wiring while being landless, allows multiple wiring circuits to be connected to each other at high density, and eliminates the need for special processes. The multilayer printed wiring board can be stably manufactured advantageously in terms of cost.
図3Aおよび図3Bは、本発明の第2の実施例におけるプリント配線板の製造工程を示す概念図である。このプリント配線板は、以下の工程により製造されるものである。すなわち、まず、図3A(1)に示すように、エポキシ、ポリイミド等からなる厚さ25μm程度の絶縁ベース材21の両面に厚さ1μm程度の導電層22を有する両面導電性基材23を用意する。
FIG. 3A and FIG. 3B are conceptual diagrams showing the manufacturing process of the printed wiring board in the second embodiment of the present invention. This printed wiring board is manufactured by the following steps. That is, first, as shown in FIG. 3A (1), a double-sided
両面導電性基材23としては、絶縁ベース材21の両面にニッケルやクロム、亜鉛等をスパッタ処理にて形成し、その上に電解銅めっき処理等で1μm程度のめっき銅を形成したものを用いることができる。
As the double-sided
次に、図3A(2)に示すように、UV−YAGレーザ等によるダイレクトレーザ加工法を用いて、後に層間の電気的接続を行うための貫通孔24を形成する。この実施例2においては、貫通孔24の幅を50μm、長さを1.0mmとした。
Next, as shown in FIG. 3A (2), a through-
次に、図3B(3)に示すように、電解めっきにて層間接続を取るための前処理として、デスミア処理、導電化処理を行い、続いて両面に感光性樹脂材料を20μm程度の厚みでフィルム化したドライフィルムをラミネートし、次いで両面から露光、現像を行うことで、貫通孔24の長手方向と直交する向きにめっきマスク25のパターンを形成する。
Next, as shown in FIG. 3B (3), as a pretreatment for obtaining interlayer connection by electrolytic plating, desmear treatment and conductive treatment are performed, and then a photosensitive resin material is formed on both sides with a thickness of about 20 μm. By laminating the film-formed dry film and then performing exposure and development from both sides, a pattern of the plating
前記感光性樹脂材料には、ドライフィルムの他に、露光部分が現像により除去されるポジ型の感光性樹脂材料を塗布することもできる。このとき形成するめっきマスク25の幅およびギャップは、両面からの露光による位置ズレを考慮して決定する必要がある。貫通孔24の内部は両面からの露光が行われることから、露光される部分が位置ズレ量だけ大きくなり、遮光部分(現像により除去される部分)が減少する。
In addition to the dry film, a positive photosensitive resin material in which an exposed portion is removed by development can be applied to the photosensitive resin material. At this time, the width and gap of the plating
この実施例2では、両面同時露光方式の行える平行光露光機を用い、両面の露光位置ズレを±25μm以内に抑えることができる。したがって、25μmの位置ズレが発生した場合でも、貫通孔24の内部にあるめっきマスク25のギャップが25μm確保できるように、めっきマスク25のギャップの設計値を50μmとした。
In Example 2, a parallel light exposure machine capable of performing the double-sided simultaneous exposure method is used, and the exposure position deviation between both sides can be suppressed to within ± 25 μm. Therefore, even when a positional deviation of 25 μm occurs, the design value of the gap of the plating
また、位置ズレがめっきマスク25の幅以上に起こってしまうと、上下の配線を貫通孔24の内部で接続することができなくなる。このことから、めっきマスク25の幅を40μm(ピッチ90μm)とした。
Further, if the positional deviation occurs beyond the width of the plating
このように、めっきマスク25の微細(ピッチ90μm)なパターンを、1.0mmの長さを持つ貫通孔24に対して両面にそれぞれ9本ずつ形成し、貫通孔24の両端部にもめっきマスクを形成した。以上の工程により、貫通孔内が導電化されてめっきマスクの形成された両面導電性基材23aを得る。
In this way, nine fine patterns (pitch of 90 μm) of the plating
次に、図3B(4)に示すように、両面導電性基材23b、貫通孔24のめっきマスク25が形成されていない部分に対し、電解めっき処理により11μm程度の厚さを持つ配線回路26を形成し、次いでめっきマスク25の剥離を行い、2μm程度のフラッシュエッチングを行う。このフラッシュエッチングにより、配線回路26が形成されていない部分の導電層22は除去され、配線回路間の絶縁性が確保される。
Next, as shown in FIG. 3B (4), a
これにより、貫通孔24には片側当たり10本、両側合せて20本もの配線回路に対して、層間の電気的接続を行うことができた。
As a result, interlayer electrical connection could be made to the through-
続いて、図示しないソルダーレジストを必要な箇所に形成し、必要に応じて部品実装用ランドやコネクタ等の端子表面に半田めっき、錫めっき、ニッケルめっき、金めっき等の表面処理を施す。以上の工程により、配線回路を高密度に層間接続した両面プリント配線板23bを得る。
Subsequently, a solder resist (not shown) is formed at a necessary location, and surface treatment such as solder plating, tin plating, nickel plating, gold plating or the like is performed on the terminal surfaces of component mounting lands and connectors as necessary. Through the above steps, a double-sided printed
ランドを並べるアプリケーション(図7Aおよび図7B参照)に対しては、第1の実施例と同じく、図4Aおよび図4Bのような回路レイアウトを用いるのが好適である。 For an application for arranging lands (see FIGS. 7A and 7B), it is preferable to use a circuit layout as shown in FIGS. 4A and 4B, as in the first embodiment.
以上の工程、回路レイアウトにより、ランドレスでありながら貫通孔と配線との高精度な位置合わせを不要とし、複数の配線回路を高密度に層間接続することができ、しかも特別な工程が不要でコスト的にも有利に、多層プリント配線板を安定的に製造することができる。 The above process and circuit layout eliminates the need for high-precision alignment between the through-holes and the wiring while being landless, allows multiple wiring circuits to be connected to each other at high density, and eliminates the need for special processes. The multilayer printed wiring board can be stably manufactured advantageously in terms of cost.
1 絶縁ベース材
2 銅箔
2a 配線回路
3 両面銅張積層板
3a 層間接続の取れた両面銅張積層板
3b エッチングレジストの形成された両面銅張積層板
3c 両面プリント配線板
4 貫通孔
5 めっき銅
6 エッチングレジスト
21 絶縁ベース材
22 導電層
23 両面導電性基材
23a めっきマスクの形成された両面導電性基材
23b 両面プリント配線板
24 貫通孔
25 めっきマスク
26 配線回路
41 絶縁ベース材
42 銅箔
42a 配線回路
42b ランド
43 両面銅張積層板
43a 層間接続の取れた両面銅張積層板
44 貫通孔
45 めっき銅
46 エッチングレジスト
47 ソルダーレジスト
51 スルーホール
52 エッチングレジスト
52a エッチングレジスト
52b エッチングレジスト
53 裏面からの露光によって残る可能性のあるエッチングレジスト
54 位置ズレが起こった場合のスルーホール
55 厳しい位置ズレが起こった場合のエッチングレジストギャップ
56 スルーホールが形成される可能性のある領域
DESCRIPTION OF
Claims (7)
1) 前記層間接続部は、前記貫通孔の内壁に少なくとも2本以上の電気的に絶縁された配線回路を有し、
2) 前記貫通孔は、平面形状が直線的で略等幅の細長い形状であり、
3) 前記配線回路は、前記貫通孔の深さ方向に沿って形成され、前記多層プリント配線板の両面の表層電極層を含む2層以上の電極層間を電気的に接続する、
ことを特徴とする多層プリント配線板。 A multilayer printed wiring board in which an interlayer connection is formed by a through hole and a metal layer formed on the inner wall of the through hole,
1) The interlayer connection portion has at least two or more electrically insulated wiring circuits on the inner wall of the through hole,
2) The through-hole is an elongated shape having a straight planar shape and a substantially equal width,
3) The wiring circuit is formed along the depth direction of the through hole, and electrically connects two or more electrode layers including surface electrode layers on both surfaces of the multilayer printed wiring board.
A multilayer printed wiring board characterized by that.
前記多層プリント配線板の外形端部の側面に、表層電極層を含む2層以上の電極層間を電気的に接続する配線回路が形成され、
前記外形端部は、端面に前記配線回路が形成されている
ことを特徴とする多層プリント配線板。 In the multilayer printed wiring board according to claim 1,
A wiring circuit that electrically connects two or more electrode layers including a surface electrode layer is formed on the side surface of the outer edge of the multilayer printed wiring board,
A multilayer printed wiring board characterized in that the wiring circuit is formed on an end surface of the outer end portion.
1) 前記表層電極層に配線回路が形成されていない多層配線基材を用意し、
2) 前記多層配線基材に、平面形状が直線的で略等幅の細長い形状である貫通孔を形成し、
3) 前記貫通孔に電解銅めっき処理して層間の電気的接続を行い、
4) 感光性樹脂材料を用いて、前記貫通孔の内壁に、エッチングレジスト形成部およびエッチングレジスト非形成部を含むレジストパターンを形成し、
5) 前記レジストパターンを用いたエッチングにより層間接続用の配線回路を形成する、
ことを特徴とする多層プリント配線板の製造方法。 In the method for producing a multilayer printed wiring board having a plurality of layers including a surface electrode layer,
1) Prepare a multilayer wiring substrate in which no wiring circuit is formed on the surface electrode layer,
2) In the multilayer wiring substrate, a planar shape is linear and a through hole having an elongated shape with a substantially equal width is formed.
3) Electrolytic copper plating treatment is performed on the through holes to make electrical connection between the layers,
4) A photosensitive resin material is used to form a resist pattern including an etching resist forming portion and an etching resist non-forming portion on the inner wall of the through hole
5) A wiring circuit for interlayer connection is formed by etching using the resist pattern.
A method for producing a multilayer printed wiring board, comprising:
1) 前記表層電極層に配線回路が形成されていない多層配線基材を用意し、
2) 前記多層配線基材に対して平面形状が直線的で略等幅の細長い形状である貫通孔を形成し、
3) 前記貫通孔にめっきマスクを形成し、
4) 前記めっきマスクを用いて、前記貫通孔に電解銅めっき処理を施すことにより、層間の電気的接続を行うとともに前記表層電極層の配線回路を形成し、
5) 前記配線回路における配線間の絶縁性を確保するためのフラッシュエッチングを行う、
ことを特徴とする多層プリント配線板の製造方法。 In the method for producing a multilayer printed wiring board having a plurality of layers including a surface electrode layer,
1) Prepare a multilayer wiring substrate in which no wiring circuit is formed on the surface electrode layer,
2) Form a through-hole that is an elongated shape having a straight planar shape and a substantially equal width with respect to the multilayer wiring substrate,
3) forming a plating mask in the through hole;
4) Using the plating mask, by performing electrolytic copper plating on the through-holes, electrical connection between layers is performed and a wiring circuit of the surface electrode layer is formed.
5) Perform flash etching to ensure insulation between wirings in the wiring circuit.
A method for producing a multilayer printed wiring board, comprising:
前記貫通孔の内部および前記多層プリント配線板の外形端部の側面に、前記表層電極層を含む2層以上の電極層間を電気的に接続する配線回路を形成する、
ことを特徴とする、多層プリント配線板の製造方法。 In the manufacturing method of the multilayer printed wiring board of Claim 3 or 4,
Forming a wiring circuit that electrically connects two or more electrode layers including the surface electrode layer on the inside of the through hole and the side surface of the outer edge of the multilayer printed wiring board;
A method for producing a multilayer printed wiring board, comprising:
露光感度の高い感光性樹脂材料にて前記貫通孔の内部を充填し、
露光感度の低い感光性樹脂材料の層を前記多層配線基材の表面に形成し、
前記貫通孔の内部にレジストパターンを形成する
ことを特徴とする多層プリント配線板の製造方法。 In the manufacturing method of the multilayer printed wiring board of Claim 3 or 4,
Fill the inside of the through hole with a photosensitive resin material with high exposure sensitivity,
A layer of a photosensitive resin material having low exposure sensitivity is formed on the surface of the multilayer wiring substrate,
A method for producing a multilayer printed wiring board, comprising: forming a resist pattern inside the through hole.
露光感度の異なる2種類以上の感光性樹脂材料を積層した構造を持つドライフィルムを用意し、
前記ドライフィルムを、露光感度の高い感光性樹脂材料の面が接するように前記基材にラミネートし、
前記貫通孔の内部にレジストパターンを形成する
ことを特徴とする多層プリント配線板の製造方法。 In the manufacturing method of the multilayer printed wiring board of Claim 3 or 4,
Prepare a dry film with a structure in which two or more types of photosensitive resin materials with different exposure sensitivities are laminated,
Laminating the dry film on the base material so that the surface of the photosensitive resin material with high exposure sensitivity is in contact,
A method for producing a multilayer printed wiring board, comprising: forming a resist pattern inside the through hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007257509A JP2009088337A (en) | 2007-10-01 | 2007-10-01 | Printed circuit board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007257509A JP2009088337A (en) | 2007-10-01 | 2007-10-01 | Printed circuit board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088337A true JP2009088337A (en) | 2009-04-23 |
Family
ID=40661345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007257509A Pending JP2009088337A (en) | 2007-10-01 | 2007-10-01 | Printed circuit board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088337A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103167724A (en) * | 2011-12-16 | 2013-06-19 | 田茂福 | Light-emitting diode (LED) double-sided circuit board made by four wires |
WO2023281740A1 (en) * | 2021-07-09 | 2023-01-12 | 日本電子材料株式会社 | Wiring board for probe card |
-
2007
- 2007-10-01 JP JP2007257509A patent/JP2009088337A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103167724A (en) * | 2011-12-16 | 2013-06-19 | 田茂福 | Light-emitting diode (LED) double-sided circuit board made by four wires |
WO2023281740A1 (en) * | 2021-07-09 | 2023-01-12 | 日本電子材料株式会社 | Wiring board for probe card |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8586875B2 (en) | Wiring board and method for manufacturing the same | |
US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
JP2014131017A (en) | Multilayered substrate | |
TWI479972B (en) | Multi-layer flexible printed wiring board and manufacturing method thereof | |
US20040124003A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
JP2008016482A (en) | Manufacturing method of multilayer printed wiring board | |
KR20170118780A (en) | Printed wiring board and method for manufacturing same | |
JP2015159153A (en) | electronic component built-in multilayer wiring board | |
KR20130053289A (en) | Manufacturing method of printed circuit board | |
JP2010278067A (en) | Method of manufacturing multilayer flexible printed circuit board, and multilayer circuit base material | |
JP4314263B2 (en) | Via hole having minute hole land and method for forming the same | |
KR101987378B1 (en) | Method of manufacturing printed circuit board | |
JP4203425B2 (en) | Method for manufacturing double-sided circuit wiring board | |
JP2009088337A (en) | Printed circuit board and its manufacturing method | |
WO2024057586A1 (en) | Method for producing printed wiring board | |
KR20050046565A (en) | Double sided wired circuit board | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
KR101523840B1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2005203457A (en) | Method for manufacturing component built-in wiring board | |
CN102149255A (en) | Method for forming multi-lead through hole | |
JP5000446B2 (en) | Method for manufacturing printed wiring board | |
CN114554709A (en) | A method of manufacturing a circuit board | |
JP2019029559A (en) | Multilayer wiring board and manufacturing method thereof | |
JP7397718B2 (en) | Printed wiring board and method for manufacturing printed wiring board |