KR20130053289A

KR20130053289A - Manufacturing method of printed circuit board

Info

Publication number: KR20130053289A
Application number: KR1020110119024A
Authority: KR
Inventors: 정다희; 박진모; 장석봉; 구봉완; 이성준
Original assignee: 삼성전기주식회사
Priority date: 2011-11-15
Filing date: 2011-11-15
Publication date: 2013-05-23
Also published as: JP2013106034A

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
본 발명의 인쇄회로기판 제조방법은, 베이스 기판의 양면에 형성된 동박의 일부를 제거하여 베이스층을 노출하는 단계; 상기 베이스층의 노출 영역에 관통홀을 형성하는 단계; 상기 관통홀을 디스미어 처리하여 비아홀을 형성하는 단계; 상기 비아홀 내부에 도금층을 형성하는 단계; 및 상기 비아홀에 충진된 도금층에 의해 전기적으로 접속되는 회로 패턴을 형성하는 단계;를 포함한다.The present invention relates to a method of manufacturing a printed circuit board.
The method of manufacturing a printed circuit board of the present invention includes the steps of exposing a base layer by removing a portion of copper foil formed on both sides of the base substrate; Forming a through hole in an exposed area of the base layer; Desmearing the through hole to form a via hole; Forming a plating layer in the via hole; And forming a circuit pattern electrically connected by the plating layer filled in the via hole.

Description

Manufacturing method of printed circuit board

본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 보다 자세하게는 드릴링 공정과 디스미어 약품 처리를 통해 중앙부의 단면적이 작게 비아홀을 형성함으로써, 비아홀 내부에 형성되는 도금층의 충진(fill) 성능을 향상시킬 수 있도록 한 인쇄회로기판의 제조방법에 관한 것이다.
The present invention relates to a method for manufacturing a printed circuit board, and more particularly, to form a via hole having a small cross-sectional area at a center through a drilling process and a desmear chemical treatment, thereby improving fill performance of a plating layer formed in the via hole. The present invention relates to a method of manufacturing a printed circuit board.

일반적으로, 전자제품의 소형화와 박판화 및 고밀도화되는 추세에 따라 인쇄회로기판(PCB:Printed Circuit Board)도 박판화와 패키지화되고 있으며, 미세패턴이 가능한 구조로 기술개발이 이루어지고 있다.In general, according to the trend toward miniaturization, thinning, and high density of electronic products, printed circuit boards (PCBs) are also being plated and packaged, and technology development has been made in a structure capable of fine patterns.

이와 같은 인쇄회로기판의 박판화와 미세패턴 형성에 따른 신뢰성 및 설계 밀도를 높이기 위해서 원자재의 변경과 아울러 회로 패턴의 층 구성을 복합화되는 구조로 변화되고 있다. 따라서, 인쇄회로기판에 실장되는 전자부품도 표면 실장(SMT:Surface Mount Technology) 타입으로 변경됨에 의해서 실장밀도가 높아지고 있는 추세이다.In order to increase the reliability and design density according to the thinning of the printed circuit board and the formation of the micropattern, the composition of the circuit pattern and the layer structure of the circuit pattern are being changed. Accordingly, electronic components to be mounted on a printed circuit board are also trending to increase in mounting density due to the change in surface mount technology (SMT) type.

통상적인 인쇄회로기판은 절연기판의 단면에만 회로패턴을 형성한 단면 인쇄회로기판 또는 양면에 회로패턴을 형성한 양면 인쇄회로기판 또는 다층 인쇄회로기판으로 구성될 수 있는 데, 최근에는 회로의 복잡도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 주로 양면 인쇄회로기판이나 다층 인쇄회로기판이 주로 사용되고 있다.A typical printed circuit board may be composed of a single-sided printed circuit board having a circuit pattern formed only on one side of an insulated substrate or a double-sided printed circuit board or a multilayer printed circuit board having a circuit pattern formed on both sides thereof. Due to the increasing demand for high density and miniaturized circuits, double-sided printed circuit boards or multilayer printed circuit boards are mainly used.

이와 같은 양면 또는 다층의 인쇄회로기판은 내층과 외층으로 구분되어 내층의 재료로 박판 코어가 사용되고, 내층과 외층 간의 회로 패턴 연결은 비아홀을 통해 연결하고 있다.Such a printed circuit board of both sides or multilayers is divided into an inner layer and an outer layer, and a thin plate core is used as an inner layer material, and a circuit pattern connection between the inner layer and the outer layer is connected through via holes.

또한, 양면 또는 다층의 인쇄회로기판은 박판 코어를 통해 기판의 박형화를 만족시키고자 하고 있으나, 앞서 설명한 바와 같이 최근 표면실장 방식의 전자부품 실장 구조가 늘어남에 따라 기판의 휨이 발생되는 문제점이 지적될 수 있다.In addition, the double-sided or multi-layer printed circuit board is intended to satisfy the thinning of the substrate through a thin plate core, but as described above, it is pointed out that the bending of the substrate occurs due to the increase of the surface mount electronic component mounting structure. Can be.

따라서, 기판의 휨을 방지하기 위해서는 코어의 두께를 비교적 두껍게 형성하여 양면 또는 다층 인쇄회로기판을 제작하고 있다.Therefore, in order to prevent the warping of the substrate, the thickness of the core is formed relatively thick to manufacture a double-sided or multilayer printed circuit board.

그러나, 코어의 두께가 두껍게 형성될 경우에는 비아홀을 통해 내층과 외층을 연결할 때 비아홀 내부에 도금을 수행함에 있어 비아홀 내부의 도금층 충진(fill) 효율이 저하되는 단점이 지적되고 있다.
However, when the thickness of the core is formed thick, it is pointed out that the plating layer fill efficiency inside the via hole is lowered when plating the inside of the via hole when the inner layer and the outer layer are connected through the via hole.

따라서, 본 발명은 종래 인쇄회로기판의 제조방법에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 다층으로 접합되는 베이스 기판에 드릴링 공정에 의해 관통홀을 형성하고, 관통홀을 디스미어 처리하여 중앙부의 단면적인 작은 모래시계 형태의 비아홀을 형성함으로써, 비아홀 내부에 도금층의 충진(fill) 성능을 향상시킬 수 있도록 한 인쇄회로기판의 제조방법에 관한 것이다.
Therefore, the present invention was devised to solve the above-mentioned disadvantages and problems in the conventional method of manufacturing a printed circuit board, and forms a through hole by a drilling process on a base substrate bonded in a multi-layer, and cuts through holes. The present invention relates to a method of manufacturing a printed circuit board, by forming a small hourglass-shaped via hole in the center portion by mirroring, thereby improving the fill performance of the plating layer in the via hole.

본 발명의 상기 목적은, 베이스 기판의 양면에 형성된 동박의 일부를 제거하여 베이스층을 노출하는 단계; 상기 베이스층의 노출 영역에 관통홀을 형성하는 단계; 상기 관통홀을 디스미어 처리하여 비아홀을 형성하는 단계; 상기 비아홀 내부에 도금층을 형성하는 단계; 및 상기 비아홀에 충진된 도금층에 의해 전기적으로 접속되는 회로 패턴을 형성하는 단계;를 포함하는 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.The object of the present invention, the step of removing a portion of the copper foil formed on both sides of the base substrate to expose the base layer; Forming a through hole in an exposed area of the base layer; Desmearing the through hole to form a via hole; Forming a plating layer in the via hole; And forming a circuit pattern electrically connected by the plating layer filled in the via hole.

상기 베이스층의 일부를 노출하는 단계에서, 상기 동박은 에칭에 의해서 제거될 수 있으며, 상기 비아홀의 직경에 대응하는 크기로 형성될 수 있다.In the exposing a part of the base layer, the copper foil may be removed by etching, and may be formed in a size corresponding to the diameter of the via hole.

또한, 상기 관통홀을 형성하는 단계에서, 상기 관통홀은 드릴링 또는 레이져 가공에 의해서 형성될 수 있으며, 상기 베이스층이 노출된 복수의 베이스 기판을 적층한 후, 상기 복수의 베이스 기판에 일괄적으로 관통홀을 형성할 수 있다.In the forming of the through hole, the through hole may be formed by drilling or laser processing, and after stacking a plurality of base substrates on which the base layer is exposed, collectively on the plurality of base substrates. Through holes can be formed.

그리고, 상기 디스미어 처리에 의해 비아홀을 형성하는 단계에서, 상기 비아홀은 디스미어 약품에 의해 중앙부의 지름이 작고, 상, 하부의 지름이 큰 모래시계 형태로 구성될 수 있다.Further, in the forming of the via hole by the desmear process, the via hole may be configured in the form of an hourglass having a small diameter of the center portion and a large diameter of the upper and lower portions by the desmear chemical.

이때, 상기 비아홀의 형성시 사용되는 디스미어 약품은 과망간산나트륨(NaMnO₄)이 사용될 수 있다.In this case, as the desmear chemical used in the formation of the via hole, sodium permanganate (NaMnO ₄ ) may be used.

상기 비아홀 내부에 도금층을 형성하는 단계에서, 상기 베이스 기판은 화학동에 의해 비아홀 내부에 도금층이 충진됨과 동시에 상기 동박의 외층에 도전층이 더 형성될 수 있으며, 상기 도금층과 도전층을 에칭하여 상기 베이스층의 양면에 회로 패턴이 형성될 수 있다.In the forming of the plating layer in the via hole, the base substrate may be filled with a plating layer in the via hole by chemical copper and at the same time, a conductive layer may be further formed on the outer layer of the copper foil, and the plating layer and the conductive layer may be etched to form the plating layer. Circuit patterns may be formed on both sides of the base layer.

한편, 상기 회로 패턴을 형성하는 단계 이후에는 상기 회로 패턴이 형성된 베이스층의 양면에 절연층을 형성하는 단계; 상기 절연층에 각각 비아홀을 형성하는 단계; 및 상기 비아홀에 도금층을 충진하고, 상기 비아홀과 절연층 상면에 제2 회로 패턴을 형성하는 단계;를 더 포함할 수 있다.Meanwhile, after the forming of the circuit pattern, forming an insulating layer on both sides of the base layer on which the circuit pattern is formed; Forming via holes in the insulating layer, respectively; And filling a plating layer in the via hole and forming a second circuit pattern on an upper surface of the via hole and the insulating layer.

이 후에, 상기 절연층 상에 제2 절연층을 더 적층하고, 비아홀을 형성한 후 제3 회로 패턴을 형성하는 단계를 반복하여 다층의 인쇄회로기판을 형성할 수 있다.
Thereafter, the second insulating layer may be further stacked on the insulating layer, the via holes may be formed, and then the third circuit pattern may be repeatedly formed to form a multilayer printed circuit board.

이상에서 설명한 바와 같이, 본 발명의 인쇄회로기판 제조방법은 베이스 기판의 두께를 증가된다 하여도 비아홀이 모래시계 형태로 구성됨에 의해서 비아홀 내부의 도금층 충진 효율을 향상시킬 수 있는 이점이 있다.As described above, even if the thickness of the base substrate is increased, the method of manufacturing the printed circuit board of the present invention has an advantage of improving the filling efficiency of the plating layer in the via hole by forming the via hole in the form of an hourglass.

또한, 본 발명은 베이스 기판의 베이스층을 노출시킨 후 베이스 기판을 다수 적층시켜 관통홀을 형성함에 의해서 생산성을 증가시킬 수 있으며, 한번의 공정으로 다수의 기판에 관통홀이 형성됨에 의해 제작 단가와 제작 공수를 절감할 수 있는 장점이 있다.
In addition, the present invention can increase the productivity by forming a through hole by stacking a plurality of the base substrate after exposing the base layer of the base substrate, and the production cost and There is an advantage that can reduce the production work.

도 1 내지 도5는 본 발명에 따른 인쇄회로기판의 제조방법이 순차적으로 도시된 공정도로서,
도 1은 베이스 기판의 단면도이고,
도 2는 베이스 기판의 베이스층에 관통홀이 형성된 상태의 단면도이며,
도 3은 베이스층에 비아홀이 형성된 상태의 단면도이고,
도 4는 비아홀 내에 도금층이 형성된 상태의 단면도이며,
도 5는 베이스층의 양면에 회로 패턴이 형성된 상태의 단면도이다.
도 6 내지 도 8은 본 발명의 인쇄회로기판의 제조방법에 따른 다른 실시예가 도시된 단면도로서,
도 6은 코어 기판에 절연층이 형성된 상태의 단면도이고,
도 7은 절연층과 블라인드 비아홀 상면에 도전층이 형성된 상태의 단면도이고,
도 8은 절연층에 회로 패턴이 형성된 상태의 단면도이다.1 to 5 are process diagrams sequentially showing a method of manufacturing a printed circuit board according to the present invention.
1 is a cross-sectional view of a base substrate,
2 is a cross-sectional view of a through hole formed in a base layer of a base substrate;
3 is a cross-sectional view of a via hole formed in a base layer;
4 is a cross-sectional view of a plating layer formed in a via hole,
5 is a cross-sectional view of a circuit pattern formed on both surfaces of a base layer.
6 to 8 are cross-sectional views showing another embodiment according to the method of manufacturing a printed circuit board of the present invention.
6 is a cross-sectional view of an insulating layer formed on a core substrate;
7 is a cross-sectional view of a conductive layer formed on an insulating layer and an upper surface of a blind via hole,
8 is a cross-sectional view of a circuit pattern formed on an insulating layer.

본 발명에 따른 인쇄회로기판의 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
Matters relating to the operational effects including the technical configuration for the above object of the method of manufacturing a printed circuit board according to the present invention will be clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

먼저, 도 1 내지 도5는 본 발명에 따른 인쇄회로기판의 제조방법이 순차적으로 도시된 공정도로서, 도 1은 베이스 기판의 단면도이고, 도 2는 베이스 기판의 베이스층에 관통홀이 형성된 상태의 단면도이며, 도 3은 베이스층에 비아홀이 형성된 상태의 단면도이고, 도 4는 비아홀 내에 도금층이 형성된 상태의 단면도이며, 도 5는 베이스층의 양면에 회로 패턴이 형성된 상태의 단면도이다.First, FIGS. 1 to 5 are process diagrams sequentially illustrating a method of manufacturing a printed circuit board according to the present invention. FIG. 1 is a cross-sectional view of the base substrate, and FIG. 2 is a state in which through holes are formed in the base layer of the base substrate. 3 is a cross-sectional view of a via hole formed in the base layer, FIG. 4 is a cross-sectional view of a plating layer formed in the via hole, and FIG. 5 is a cross-sectional view of a circuit pattern formed on both surfaces of the base layer.

도시된 바와 같이, 본 발명에 따른 인쇄회로기판 제조방법은 먼저, 베이스층(110) 양면에 동박(120)이 형성된 베이스 기판(100)을 준비(도 1 참조)한다. 베이스 기판(100)은 양면에 동박()이 적층된 CCL(Copper Clad Laminated)이 채용될 수 있으며, 동박(120) 사이의 베이스층(110)은 절연체 또는 메탈 재질로 구성될 수 있다. As shown, the method of manufacturing a printed circuit board according to the present invention first prepares a base substrate 100 having copper foils 120 formed on both sides of the base layer 110 (see FIG. 1). The base substrate 100 may employ a copper clad laminated (CCL) in which copper foils are stacked on both sides, and the base layer 110 between the copper foils 120 may be formed of an insulator or a metal material.

이때, 베이스층(110)이 메탈 재질로 구성될 경우에는 알루미늄, 마그네슘, 티타늄, 아연, 철, 니켈 중 어느 하나의 재질 또는 이들의 합금 재질로 구성될 수 있으며, 메탈 재질의 베이스층을 통해 베이스 기판(100)의 방열 효율을 향상시킬 수 있다.In this case, when the base layer 110 is made of a metal material, any one of aluminum, magnesium, titanium, zinc, iron, nickel, or an alloy thereof may be formed, and the base may be formed of a metal through the base layer. The heat dissipation efficiency of the substrate 100 can be improved.

베이스 기판(100)은 통상 60㎛의 두께로 양산되나, 이 두께는 특별히 제한되는 것은 아니고, 유져(user)의 요청에 따라 30 내지 100㎛의 두께를 가질 수 있다. 특히 베이스 기판(100)을 구성하는 베이스층(110)의 두께가 두꺼울수록 최종 기판 제품의 생산시 휨이 발생되는 것을 방지할 수 있어 비교적 두꺼운 베이스층을 갖는 베이스 기판이 유져에게서 요구될 수 있다.The base substrate 100 is generally produced in a thickness of 60 μm, but the thickness is not particularly limited and may have a thickness of 30 to 100 μm at the request of a user. In particular, the thicker the thickness of the base layer 110 constituting the base substrate 100 can prevent warpage from occurring in the production of the final substrate product, so a base substrate having a relatively thick base layer may be required from the user.

이때, 베이스층이 두꺼워질 경우에는 이 후 공정에서 비아홀을 형성하고 비아홀 내부에 도금층 충진시 도금층 충진 불량이 발생할 우려가 있는 바, 비아홀의 형상을 모래시계 형태로 구성할 수 있다. 상기 비아홀의 구체적인 형상 및 그 제조방법에 대해서는 아래에서 더 자세하게 설명될 것이다.In this case, when the base layer is thickened, a via hole may be formed in a subsequent process, and when the plating layer is filled in the via hole, a plating layer filling defect may occur, and the shape of the via hole may be configured in the form of an hourglass. The specific shape of the via hole and its manufacturing method will be described in more detail below.

다음, 베이스 기판(100)의 양면에 적층된 동박(120)의 일부를 제거하여 베이스층(110)을 노출(도 2 참조)되게 할 수 있다. 상기 동박(120)은 에칭에 의해서 제거될 수 있으며, 에칭에 의한 동박(120)의 제거시 패턴이 형성된 마스크 또는 드라이 필름을 동박 상에 적층한 후 에칭에 의해서 동박(120)의 일부분이 제거될 수 있다.Next, a portion of the copper foil 120 laminated on both surfaces of the base substrate 100 may be removed to expose the base layer 110 (see FIG. 2). The copper foil 120 may be removed by etching, and a portion of the copper foil 120 may be removed by etching after laminating a mask or dry film having a pattern formed on the copper foil when the copper foil 120 is removed by etching. Can be.

이때, 도 2에서는 한 지점의 동박(120)이 제거된 상태를 도시하였으나, 한 지점의 동박이 제거되는 것에 한정하는 것은 아니고, 실제로는 베이스 기판(100) 전체에 걸쳐 다수의 베이스층 노출 영역(125)이 형성되게 할 수 있다.2 illustrates a state in which the copper foil 120 at one point is removed, but is not limited to removing the copper foil at one point, and in reality, a plurality of base layer exposed regions ( 125) can be formed.

그리고, 상기 베이스층 노출 영역(125)은 이 후 단계에서 형성될 비아홀의 직경에 대응하는 크기로 형성될 수 있다.The base layer exposed region 125 may have a size corresponding to the diameter of the via hole to be formed in a later step.

다음으로, 베이스 기판(100)의 베이스층(110) 노출 영역에 관통홀(130)을 형성(도 2 참조)할 수 있다. 관통홀(130)은 CNC 장치를 이용한 드릴링 가공 또는 레이져 가공을 통해 형성될 수 있다. 레이져 가공을 통해 관통홀이 형성될 경우에는 CO 레이져 또는 YAG 레이져를 이용할 수 있다.Next, a through hole 130 may be formed in the exposed area of the base layer 110 of the base substrate 100 (see FIG. 2). The through hole 130 may be formed by drilling or laser processing using a CNC device. When the through hole is formed through laser processing, a CO laser or a YAG laser can be used.

또한, 상기 베이스층(110)에 관통홀(130)을 형성할 때, 다수개의 베이스 기판(100)을 적층하여 드릴링 또는 레이져를 통해 가공됨으로써, 한번의 공정으로 다수개의 베이스 기판(100)에 관통홀(130)이 형성되도록 할 수 있다.In addition, when the through hole 130 is formed in the base layer 110, a plurality of base substrates 100 are stacked and processed through drilling or laser, thereby penetrating the plurality of base substrates 100 in one process. The hole 130 may be formed.

즉, 베이스 기판(100)의 양면에 베이스층 노출 영역이 형성되게 동박(120)의 일부분을 제거된 베이스 기판(100)을 베이스층 노출 영역이 정렬되게 순차적으로 적층하고, 드릴링 또는 레이져를 이용하여 정렬된 베이스층 노출 영역에 한 번의 홀 가공으로 각 베이스 기판(100)의 베이스층(110)에 관통홀(130)이 형성될 수 있다.That is, the base substrate 100 from which a portion of the copper foil 120 is removed is sequentially stacked so that the base layer exposed regions are formed on both surfaces of the base substrate 100 so that the base layer exposed regions are aligned, and using drilling or laser. Through holes 130 may be formed in the base layer 110 of each base substrate 100 by one hole processing in the exposed base layer exposed regions.

따라서, 관통홀(130) 가공을 위한 공정을 베이스 기판(100)의 개별적으로 할 필요가 없기 때문에 공정 수를 줄일 수 있으며, 생산성이 향상될 수 있다.Therefore, since the process for processing the through hole 130 does not need to be performed separately on the base substrate 100, the number of processes can be reduced and productivity can be improved.

다음, 관통홀(130)이 형성된 베이스 기판(100)의 베이스층(120)에 디스미어(desmear) 처리에 의해서 비아홀(140)을 형성(도 3 참조)할 수 있다.Next, the via hole 140 may be formed in the base layer 120 of the base substrate 100 on which the through hole 130 is formed by a desmear process (see FIG. 3).

관통홀(130)의 디스미어 처리에 의해서 동일한 직경으로 형성된 관통홀은 중앙부의 직경이 작고, 상, 하부의 직경이 크게 형성된 모래시계 형태의 비아홀(140)로 형성될 수 있다.The through hole formed to have the same diameter by the desmear treatment of the through hole 130 may be formed as an hourglass-type via hole 140 having a small central diameter and a large upper and lower diameter.

즉, 디스미어 공정시 사용되는 디스미어 약품에 의해 베이스층(110)의 노출 영역이 접촉됨에 따라 비아홀(140)의 상부와 하부가 큰 직경을 가지고 디스미어 약품의 접촉이 작은 비아홀(140)의 중앙부가 작은 직경을 가지는 형태로 구성될 수 있다.That is, as the exposed area of the base layer 110 is contacted by the desmear chemical used during the desmear process, the upper and lower portions of the via hole 140 have a large diameter and the contact of the desmear chemical is small. The central portion may be configured to have a small diameter.

이와 같은 모래시계 형상의 비아홀(140)은 베이스층(110)의 두께가 두껍고 비아홀의 직경이 클 경우에 도금층의 충진 불량이 발생되는 것을 방지하여 도금층이 충진되는 효율, 즉 비아 필(via fill) 성능을 향상시킬 수 있다.The hourglass-shaped via hole 140 prevents filling failure of the plating layer when the thickness of the base layer 110 is thick and the diameter of the via hole is large, that is, the fill efficiency of the plating layer, that is, via fill. It can improve performance.

이때, 디스미어 처리에 의한 비아홀(140) 형성시 디스미어 약품으로는 과망간산나트륨(NaMnO₄)이 사용될 수 있다. 그리고, 상기 비아홀(140)의 형성시 모래시계 형태의 비아홀(140)을 구성하는 상, 하부의 직경은 베이스층(110)이 디스미어 약품에 노출되는 시간으로 조절할 수 있을 것이다.At this time, sodium permanganate (NaMnO ₄ ) may be used as the desmear chemical when the via hole 140 is formed by the desmear treatment. In addition, when the via hole 140 is formed, the upper and lower diameters of the hourglass-shaped via hole 140 may be adjusted to the time when the base layer 110 is exposed to the desmear medicine.

디스미어 공정에 의해 비아홀(140) 형성이 완료되면, 베이스 기판(100)의 표면과 비아홀(140) 내부에 화학동에 의한 필(fill) 도금이 수행되어 비아홀(140) 내부에 도금층(150)이 형성(도 4 참조)될 수 있다.When the via hole 140 is formed by the desmear process, fill plating by chemical copper is performed on the surface of the base substrate 100 and the inside of the via hole 140, and the plating layer 150 is formed inside the via hole 140. This can be formed (see FIG. 4).

일반적으로, 비아홀(140) 내에 도금층(150)을 형성하는 비아 필(via fill) 공정은 기판의 두께에 따라 차이는 있으나, 기판을 구성하는 베이스층(110)의 두께가 두껍고 홀의 직경이 클 경우 또는 비아홀의 얼라인이 틀어진 경우에 비아 필(via fill)이 잘 이루어지지 않을 뿐만 아니라 딤플(dimple)이 발생되어 비아홀 내부에 도금층의 접합 불량이 발생될 수 있는 데, 비아홀(140)의 형상을 모래시계 형태로 구성할 경우에는 도금층이 충진되는 비아 필(via fill) 성능이 향상될 수 있다.In general, the via fill process of forming the plating layer 150 in the via hole 140 may vary depending on the thickness of the substrate. However, when the thickness of the base layer 110 constituting the substrate is thick and the diameter of the hole is large. Alternatively, when the alignment of the via holes is misaligned, the via fill may not be well formed, and dimples may occur, thereby causing a poor bonding of the plating layer inside the via holes. When configured in the form of an hourglass, via fill performance in which the plating layer is filled may be improved.

한편, 비아홀(140) 내의 도금층 형성이 완료되면, 필(fill) 도금이 완료된 비아홀(140)의 상면을 포함한 베이스 기판(100)의 표면에 도전층(160)이 더 형성될 수 있다.When the plating layer is formed in the via hole 140, the conductive layer 160 may be further formed on the surface of the base substrate 100 including the top surface of the via hole 140 in which fill plating is completed.

그리고, 상기 도전층(160)에 의해 비아홀(140)에 충진된 도금층(150)과 전기적으로 접속되는 회로 패턴(170)이 형성(도 5 참조)될 수 있다.In addition, a circuit pattern 170 electrically connected to the plating layer 150 filled in the via hole 140 may be formed by the conductive layer 160 (see FIG. 5).

회로 패턴의 형성방법은 당업계에서 공지된 방법을 이용할 수 있으며, 대표적으로는 주로 에칭에 의한 회로패턴 형성방법이 적용될 수 있다. 즉, 도전층(160)에 회로 패턴을 형성하기 위한 에칭 레지스트 패턴을 먼저 형성한 후 에칭 공정에 의해 에칭 레지스트 패턴이 형성되지 않은 영역의 도금층이 제거됨으로써, 회로 패턴이 형성될 수 있다.A method of forming a circuit pattern may use a method known in the art, and typically, a method of forming a circuit pattern by etching may be applied. That is, after forming the etching resist pattern for forming the circuit pattern on the conductive layer 160 first, the plating layer of the region where the etching resist pattern is not formed by the etching process is removed, thereby forming the circuit pattern.

이때, 에칭 레지스트 패턴은 아트워크 필름에 인쇄된 회로 패턴을 도전층(160) 상에 전사함에 의해서 형성될 수 있으며, 드라이 필름을 이용하거나 마스크를 이용하여 형성될 수 있다.
In this case, the etching resist pattern may be formed by transferring the circuit pattern printed on the artwork film on the conductive layer 160, and may be formed using a dry film or a mask.

다음, 도 6 내지 도 8은 본 발명의 인쇄회로기판의 제조방법에 따른 다른 실시예가 도시된 단면도로서, 도 6은 코어 기판에 절연층이 형성된 상태의 단면도이고, 도 7은 절연층과 블라인드 비아홀 상면에 도전층이 형성된 상태의 단면도이고, 도 8은 절연층에 회로 패턴이 형성된 상태의 단면도이다.Next, FIGS. 6 to 8 are cross-sectional views showing another embodiment according to the method of manufacturing a printed circuit board of the present invention, FIG. 6 is a cross-sectional view of an insulating layer formed on a core substrate, and FIG. 7 is an insulating layer and a blind via hole. It is sectional drawing of the state in which the conductive layer was formed in the upper surface, and FIG. 8 is sectional drawing of the state in which the circuit pattern was formed in the insulating layer.

도시된 바와 같이, 본 실시예의 인쇄회로기판 제조방법은 먼저 도 1 내지 도 5에 도시된 제조방법을 통해 제작된 인쇄회로기판을 코어 기판(200)으로 하여 양면에 절연층(210)을 형성(도 6 참조)할 수 있다.As shown, the method of manufacturing a printed circuit board of the present embodiment first forms the insulating layer 210 on both surfaces by using the printed circuit board manufactured by the manufacturing method illustrated in FIGS. 1 to 5 as the core substrate 200 ( 6).

이때, 상기 코어 기판(200)의 제조방법은 앞서 도 1 내지 도 5에 도시된 도면을 통해 설명된 인쇄회로기판에 준하며, 코어 기판(200)의 제조방법은 앞서 언급한 설명과 중복되므로 이하에서는 코어 기판(200)의 상세한 제조방법에 관한 설명은 생략하기로 한다.In this case, the method of manufacturing the core substrate 200 is based on the printed circuit board described above with reference to the drawings illustrated in FIGS. 1 to 5, and the method of manufacturing the core substrate 200 is overlapped with the above-described description. Description of the detailed manufacturing method of the core substrate 200 will be omitted.

그리고, 상기 절연층(210)에 내층과 외층에 형성된 회로 패턴을 전기적으로 연결하기 위한 블라인드 비아홀(220)이 형성(도 6 참조)될 수 있다. 즉, 코어 기판(200)에 형성된 제1 회로 패턴(170)과 코어 기판(200) 양면에 형성된 절연층(210)에 형성되는 제2 회로 패턴(도 8 참조)을 전기적으로 연결하는 비아홀(220)로 구성될 수 있다.In addition, a blind via hole 220 may be formed in the insulating layer 210 to electrically connect a circuit pattern formed in an inner layer and an outer layer (see FIG. 6). That is, the via hole 220 electrically connecting the first circuit pattern 170 formed on the core substrate 200 and the second circuit pattern (see FIG. 8) formed on the insulating layer 210 formed on both surfaces of the core substrate 200. It can be composed of).

상기 비아홀(220)은 통상적인 방법에 의한 드릴링 공정 또는 레이져 가공을 통해 형성될 수 있으며, 앞서 언급된 실시예와 같이 디스미어 공정을 통해서도 형성될 수 있다.The via hole 220 may be formed through a drilling process or a laser processing according to a conventional method, and may also be formed through a desmear process as in the aforementioned embodiment.

다음으로, 상기 비아홀(220)과 절연층(210) 상에 제2 회로 패턴(240)을 형성하기 위한 도전층(230)을 형성(도 7 참조)할 수 있다. 이 후에 상기 도전층을 에칭하여 제2 회로 패턴(240)이 형성(도 8 참조)될 수 있다.Next, a conductive layer 230 for forming the second circuit pattern 240 may be formed on the via hole 220 and the insulating layer 210 (see FIG. 7). Thereafter, the conductive layer may be etched to form a second circuit pattern 240 (see FIG. 8).

상기 제2 회로 패턴(240)은 코어 기판(200)에 형성된 제1 회로 패턴(170)과 동일한 방법으로 형성될 수 있으며, 구체적인 회로 패턴 형성방법은 중복됨에 의해서 상세한 설명은 생략한다.The second circuit pattern 240 may be formed in the same manner as the first circuit pattern 170 formed on the core substrate 200, and a detailed circuit pattern forming method is redundant, and thus detailed description thereof will be omitted.

이 후에, 절연층을 복수로 적층하고 코어 기판(200)의 비아홀(140)과 전기적으로 연결되는 블라인드 비아홀(220)을 스택 비아 형태로 형성함에 의해서 다층의 인쇄회로기판이 제작될 수 있다.
Subsequently, a multilayer printed circuit board may be manufactured by stacking a plurality of insulating layers and forming a blind via hole 220 electrically connected to the via hole 140 of the core substrate 200 in a stack via form.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재되는 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

100. 베이스 기판 110. 베이스층
120. 동박 125. 베이스층 노출 영역
130. 관통홀 140. 비아홀
150. 도금층 160. 도전층
170. 회로 패턴 200. 코어 기판100. Base substrate 110. Base layer
120. Copper foil 125. Base layer exposed area
130. Through Hole 140. Via Hole
150. Plating layer 160. Conductive layer
170. Circuit pattern 200. Core board

Claims

Removing a portion of the copper foil formed on both sides of the base substrate to expose the base layer;
Forming a through hole in an exposed area of the base layer;
Desmearing the through hole to form a via hole;
Forming a plating layer in the via hole; And
Forming a circuit pattern electrically connected by a plating layer filled in the via hole;
And a step of forming the printed circuit board.

The method of claim 1,
Exposing the base layer,
And the copper foil is removed by etching to form a size corresponding to the diameter of the via hole.

The method of claim 1, wherein
The base layer is a manufacturing method of a printed circuit board made of an insulator or a metal material .

The method of claim 1,
In the forming of the through hole,
The through hole is a manufacturing method of a printed circuit board formed by drilling or laser processing.

The method of claim 1,
In the forming of the through hole,
The through-hole is a manufacturing method of a printed circuit board formed by stacking a plurality of base substrate exposed the base layer, and collectively formed in the base layer exposed area formed on the plurality of base substrate.

The method of claim 1,
In the step of forming the via hole by the desmear process,
The via hole is a manufacturing method of a printed circuit board having a small diameter of the central portion, the upper and lower diameters are formed in the form of an hourglass.

The method according to claim 6,
The desmear chemical used in the formation of the via hole is a method of manufacturing a printed circuit board using sodium permanganate (NaMnO ₄ ).

The method of claim 1,
Prior to forming the circuit pattern,
And forming a conductive layer on the surface of the base substrate including the upper surface of the via hole simultaneously with or after the plating layer is formed by chemical copper in the via hole.
Transferring an etching resist pattern to the conductive layer, and further comprising the step of performing an etching process.

Removing portions of the copper foil formed on both sides of the base substrate to expose the base layer, forming through holes in the exposed area of the base layer, desmearing the through holes to form via holes, Forming a plating layer in the via hole; And forming a first circuit pattern electrically connected to the via hole by a plating layer filled in the via hole.
Forming insulating layers on both sides of the core substrate and forming blind via holes;
Forming a conductive layer on the blind via hole and the insulating layer; And
Etching the conductive layer to form a second circuit pattern;
And a step of forming the printed circuit board.

10. The method of claim 9,
The blind via hole is a manufacturing method of a printed circuit board is formed by any one of a drilling process, laser processing, desmear process.

10. The method of claim 9,
In the forming of the through hole,
The through-hole is a manufacturing method of a printed circuit board formed by stacking a plurality of base substrate exposed the base layer, and collectively formed in the base layer exposed area formed on the plurality of base substrate.

10. The method of claim 9,
In the step of forming the via hole by the desmear process,
The via hole is a manufacturing method of a printed circuit board having a small diameter of the central portion, the upper and lower diameters are formed in the form of an hourglass.

The method of claim 12,
The desmear chemical used in the formation of the via hole is a method of manufacturing a printed circuit board using sodium permanganate (NaMnO ₄ ).