JP2009065187A

JP2009065187A - 半導体装置の作製方法

Info

Publication number: JP2009065187A
Application number: JP2008277835A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-10-29
Filing date: 2008-10-29
Publication date: 2009-03-26
Anticipated expiration: 2017-11-22
Also published as: JP4489823B2

Abstract

【課題】高性能な半導体装置を低価格で提供する。
【解決手段】
歪点７５０℃以上のガラス基板と水素打ち込み層を有する単結晶シリコンでなるボンドウェハとを、ガラス基板に形成された絶縁性シリコン膜とボンドウェハに形成された酸化膜とを挟むように、室温で貼り合わせた後、第１の加熱処理を行い、第１の加熱処理後、ボンドウェハの水素打ち込み層の部分で、ボンドウェハの一部を剥離することにより、ガラス基板上に単結晶シリコン薄膜を形成し、ガラス基板と単結晶シリコン薄膜とに第２の加熱処理を行い、第２の加熱処理後、単結晶シリコン薄膜をパターニングして活性層を形成し、活性層上にゲイト絶縁膜を形成し、ゲイト絶縁膜上にゲイト電極を形成する。
【選択図】図１

Description

本明細書で開示する発明は、絶縁表面を有する基板上に形成された単結晶半導体薄膜を利用した半導体装置に関する。特に、基板として安価で耐熱性の高い結晶化ガラス（セラミックスガラスとも呼ばれる）を用いる。

なお、本明細書中では薄膜トランジスタ（以下、ＴＦＴ）、半導体回路、電気光学装置および電子機器を全て「半導体装置」に範疇に含めて扱う。即ち、半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。

従って、上記特許請求の範囲に記載された半導体装置は、ＴＦＴ等の単体素子だけでなく、それを集積化した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは特に画像表示装置（例えば液晶表示装置：ＬＣＤ）のスイッチング素子としての開発が急がれている。

また、液晶表示装置においてはマトリクス状に配列された画素を個々に制御する画素マトリクス回路、画素マトリクス回路を制御するドライバー回路、さらに外部からのデータ信号を処理するロジック回路（演算回路、メモリ回路、クロックジェネレータなど）等を同一基板上に作り込む試みがなされている。

その様なモノリシック型ＬＣＤを実現するために、さらに動作速度の速いＴＦＴ回路が必要とされ、そのために極めてキャリア移動度の高い半導体層が必要となってきている。

その様な流れの中で、ＳＯＩ技術が注目されている。特に、単結晶シリコン薄膜を合成石英などの基板上に形成する技術としてスマートカット法と呼ばれる技術が注目されている。

スマートカット法（1996年、フランスのSOITEC社が発表）とは貼り合わせＳＯＩ技術の一つであり、水素脆化を積極的に利用するものである。ここでスマートカット法の簡単な手順を図２に説明する。

まず、ボンドウェハ２０１を熱酸化することで熱酸化膜２０２を形成し、その後、イオンインプランテーション法により水素イオン（Ｈ⁺）を添加する。水素イオンの添加工程によってボンドウェハ２０１内には、水素で終端された微小な空洞（micro cavity）２０３が形成される。本明細書では、この微小な空洞２０３を水素打ち込み層と呼ぶことにする。（図２（Ａ））

次に、上記処理を終えたボンドウェハ２０１と、後に薄膜の支持基板となるベースウェハ２０４とを室温で貼り合わせ、500 ℃程度の加熱処理を施す。この加熱処理によって上述の水素打ち込み層では水素脆化が生じ、水素脆化による破断層２０５が形成される。（図２（Ｂ））

こうして水素脆化によ破断層２０５が形成されると単結晶シリコン薄膜２０６のみを残して容易にボンドウェハ２０１が剥がれる。（図２（Ｃ））

従って、ベースウェハ２０４上には下地となる熱酸化膜２０２と単結晶シリコン薄膜２０６が形成される。なお、この時の単結晶シリコン薄膜２０６の膜厚は図２（Ａ）における熱酸化膜２０２の膜厚と水素イオン注入の打ち込み深さによって決定される。

こうして図２（Ｃ）の状態が得られたら、10nmオーダーの浅い研摩（タッチポリッシュ）を行い、さらに1000〜1100℃程度の温度で２時間ぐらいの加熱処理を行って結合力の強い単結晶シリコン薄膜２０７を得る。（図２（Ｄ））

以上の様に、スマートカット法は非常に簡易な手段で単結晶シリコン薄膜を得られるという利点を有している。また、これまでの貼り合わせＳＯＩ基板ほど単結晶シリコン層の膜厚が研摩精度に影響されないので、非常に膜厚の均一性が高い。

また、最近ではこのスマートカット法を利用して合成石英の上に単結晶シリコン薄膜を形成する試みもなされている。（阿部孝夫：第24回アモルファス物質の物性と応用セミナーテキスト，p.25-32,1997）

しかしながら、この報告によると合成石英とシリコンウェハ（ボンドウェハ）とを貼り合わせると熱膨張係数の差が大きいため300 ℃程度の加熱で破壊が起こる。従って、同報告ではボンドウェハを200 ℃前後で貼り合わせた後、50μｍまで平面研摩（またはエッチング）して、その後で500 ℃の加熱処理を施して貼り合わせを完了している。

以上の様に、合成石英上にスマートカット法を利用して単結晶シリコン層を形成するには、熱膨張係数の差という問題があって貼り合わせ工程が煩雑になるという欠点がある。

また、単結晶シリコン層を利用してＴＦＴを形成し、モノリシック型ＬＣＤを実現するという目的を考えると、高価な石英基板を用いることは全体のコストを増加させるため、好ましいものではない。

本願発明は上記問題点を鑑みてなされたものであり、スマートカット法で得られる単結晶シリコン薄膜を用いた半導体装置を、安価な製造コストで実現するための技術を提供することを課題とする。

本明細書で開示する発明の構成は、
歪点が７５０℃以上であるガラス基板と、
前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性シリコン膜と、
前記絶縁性シリコン膜上に形成された単結晶シリコン薄膜をチャネル形成領域とするＴＦＴと、
を構成に含むことを特徴とする。

また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板と、
前記ガラス基板の外周囲を覆って形成された絶縁性シリコン膜と、
前記絶縁性シリコン膜上に形成された単結晶シリコン薄膜をチャネル形成領域とするＴＦＴと、
を構成に含むことを特徴とする。

また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板の全面に対して非晶質半導体薄膜を形成する工程と、
第１の加熱処理により前記非晶質半導体薄膜を酸化し、完全に熱酸化膜に変成させる工程と、
スマートカット法により前記ガラス基板の主表面側に単結晶シリコン薄膜を形成する工程と、
を含むことを特徴とする。

また、他の発明の構成は、
歪点が７５０℃以上であるガラス基板の全面に対して減圧熱ＣＶＤ法により絶縁性シリコン膜を形成する工程と、
スマートカット法により前記ガラス基板の主表面側に単結晶シリコン薄膜を形成する工程と、
を含むことを特徴とする。

本願発明の重要な構成要件としては、
（１）基板として 750℃以上の温度に耐えうる耐熱性を有するガラス基板（歪点が 750℃以上であるガラス基板）を用いる。
（２）上記高耐熱性ガラス基板の外周面（少なくとも表面及び裏面、好ましくは全面）を絶縁性シリコン膜で保護する。
（３）絶縁性シリコン膜で包まれた上記高耐熱性ガラス基板上に、スマートカット法を用いて単結晶シリコン薄膜を形成する。
という３点が挙げられる。

スマートカット法により基板上に貼り合わされた単結晶シリコン薄膜は 800〜1200℃（好ましくは 900〜1100℃）の加熱処理を施すことで完全な結合力が得られる。そのため、ベース基板としては歪点が少なくとも 750℃以上である基板を用いる必要がある。

その様な基板としては石英基板がまず考えられるが、前述の様に石英基板は高価であるため全体的なコストを上げてしまう。また、石英の熱膨張係数は0.48×10^-6℃^-1であり、シリコンの熱膨張係数（約4.15×10^-6℃^-1）の1/10程度と小さい。即ち、シリコンとの間に応力を発生しやすく、加熱処理の際にシリコンのピーリング（膜剥がれ）などを引き起こしやすい。

そこで、本願発明では歪点が 750℃以上（代表的には 800〜1200℃、好ましくは 900〜1100℃）である耐熱性の高い結晶化ガラスを基板として用いる。結晶化ガラスは石英よりも薄くできるため、ＬＣＤの製造コストを安く抑えられる。また、ガラス基板であるため大版化が可能であり、多面取りによるコストダウンも図れる。

さらに、熱膨張係数は結晶化ガラスを構成する成分組成を適切なものとすることで容易に変えることができるため、単結晶シリコン薄膜の熱膨張係数に近いものを選択することができる。即ち、熱膨張係数の差を極めて小さくすることができるので従来の様な膜剥がれなどがなくなり、従来例で述べた様な煩雑な工程を行う必要がない。

ただし、結晶化ガラスは様々な成分組成を持つため、半導体装置の製造過程における成分物質の流出が懸念される。そのため、結晶化ガラスを絶縁膜（単結晶シリコン薄膜との相性を考慮すると絶縁性シリコン膜が好ましい）で保護することが重要となる。そのためには、全プロセス過程において結晶化ガラスの少なくとも表面（素子が形成される側）及び裏面を絶縁膜で保護する必要がある。

なお、結晶化ガラスの側面は全体から見ると非常に小さい面積であるので露出していてもさほど問題とはならない。しかし、表面、側面及び裏面を絶縁膜で完全に包み込んでしまい、成分物質の流出を完全に防ぐことが最も好ましいことは言うまでもない。

ただし、絶縁膜を成膜する際の基板支持部（プッシャーピン等）の部分には成膜されない部分ができる。しかしながら、全体の面積と比較すると非常に微小な領域なので問題とはならない。

以上の点を考慮して、本願発明者らは絶縁性シリコン膜で外周面（好ましくは全面）を保護された高耐熱性ガラス基板上に、スマートカット法により形成された単結晶シリコン薄膜を設ける、という本願発明の構成に至ったのである。

本願発明では安価で大版化の可能な結晶化ガラスを使用し、且つ、結晶化ガラスを安全に（汚染の心配なく）活用するためにガラスの少なくとも表面及び裏面（好ましくは外周囲全面）を絶縁性シリコン膜で保護するといった構成を採用している。

そして、その上にスマートカット法を利用して形成した単結晶シリコン薄膜を用いてＴＦＴを作製することでシステム・オン・パネルを実現し、高性能な電気光学装置や半導体回路、さらにはそれらを搭載した電子機器を低価格で提供することができる。

本願発明の実施形態について、以下に示す実施例でもって詳細な説明を行うこととする。

本実施例では、スマートカット法を利用して結晶化ガラス上に単結晶シリコン薄膜を形成する所までの工程について図１を用いて説明する。

まず、基板として 0.5〜1.1mm 厚（代表的には 0.7mm厚）の結晶化ガラス基板１０１を用意する。結晶化ガラスはガラスセラミックスとも呼ばれ、ガラス生成の段階で微小な結晶を均一に成長させて得られたガラス基板と定義される。この様な結晶化ガラスは耐熱性が高く、熱膨張係数が小さいという特徴がある。

本願発明で用いるガラス基板には 750℃以上、好ましくは 900〜1100の歪点温度を有する高い耐熱性が要求される。現状ではその様な耐熱性を実現するガラス材料は結晶化ガラスしかないが、結晶化ガラスの定義に入らないガラス基板（例えば非晶質状態の高耐熱性ガラス基板等）であっても上記耐熱性を有する基板であれば本願発明に利用することができる。

なお、結晶化ガラスに関する詳細は「ガラスハンドブック；作花済夫他，pp.197〜217 ，朝倉書店，1975」を参考にすると良い。

結晶化ガラスの種類も様々であるが、基本的には石英（SiO₂）、アルミナ（Al₂O₃）を中心としたアルミノケイ酸塩ガラス、ホウケイ酸塩ガラス（B₂O₃が含まれる）などが実用的と言える。しかしながら、半導体装置用の基板として用いることを考慮すれば無アルカリガラスであることが望ましく、そういった意味で、MgO-Al₂O₃-SiO₂系、PbO-ZnO-B₂O₃系、Al₂O₃-B₂O₃-SiO₂系、ZnO-B₂O₃-SiO₂系などが好ましい。

MgO-Al₂O₃-SiO₂系の高絶縁結晶化ガラスは、核形成剤として、TiO₂、SnO₂、ZrO₂などを含み、コージュライト（2MgO・2Al₂O₃・5SiO₂）を主結晶相とする結晶化ガラスである。このタイプの結晶化ガラスは耐熱性が高く、電気絶縁性が高周波域でも優れている点に特徴がある。コージュライト系結晶化ガラスの組成例及び熱膨張係数を表１に示す。

熱膨張係数は小さいほど熱によるシュリンケージ（熱による縮み）の影響が小さくなるため、微細パターン加工を行う半導体用基板としては好ましい。しかし、半導体薄膜の熱膨張係数との差が大きいと膜剥がれなどを起こしやすくなるため、なるべく半導体薄膜の熱膨張係数に近いものを用いることが望ましい。この様なことを考慮すると、SiO₂が45〜57% 、Al₂O₃が20〜27% 、MgO が11〜18% 、TiO₂が 9〜12% のコージュライト系結晶化ガラスが好ましいと言える。

また、例えば透過型ＬＣＤを作製する場合には結晶化ガラスには透光性が要求される。その様な場合には無アルカリの透明結晶化ガラスを用いると良い。例えば、結晶相が充填β−石英固溶体で、熱膨張係数が 1.1〜3.0 ×10^-6℃の結晶化ガラスとして、表２に示す様な結晶化ガラスがある。

本願発明の構成要件の第１は、以上の様な結晶化ガラスを基板として用いることである。勿論、適切な工夫（本願発明の様に絶縁膜で完全に保護する等）を施せばアルカリ系結晶化ガラス（Na₂O-Al₂O₃-SiO₂系、Li₂O-Al₂O₃-SiO₂系等）を用いることもできる。また、熱膨張係数が非常に小さい（またはゼロに近い）結晶化ガラスでも、 2.0〜3.0 ×10^-6℃の熱膨張係数を有するガラスをコーティングして、半導体薄膜との熱膨張係数の差を緩和することも可能である。

以上の様な構成の結晶化ガラス１０１を用意したら、結晶化ガラス１０１に対して非晶質シリコン膜１０２を成膜する。成膜は減圧熱ＣＶＤ法で行い、成膜ガスとしてはシラン（SiH₄）又はジシラン（Si₂H₆）を用いる。なお、膜厚は50〜250 nm（代表的には 100〜150 nm）とすれば良い。（図１（Ａ））

この様に減圧熱ＣＶＤ法で成膜すると基板１０１を包み込む様にして表面、裏面及び側面に対して非晶質シリコン膜１０２を成膜することができる。なお、厳密には基板を保持するためのプッシャーピンが接する部分に非晶質シリコン膜１０２は成膜されない。しかし、全体の面積から見れば微々たるものである。

次に、加熱処理を行い、非晶質シリコン膜１０２を完全に熱酸化することで熱酸化膜１０３を形成する。この場合、非晶質シリコン膜１０２は完全に熱酸化して熱酸化膜１０３に変化するため、熱酸化膜１０３の膜厚は 100〜500 nm（代表的には 200〜300 nm）となる。

また、加熱処理の条件は公知のドライＯ₂酸化、ウェットＯ₂酸化、スチーム酸化、パイロジェニック酸化、酸素分圧酸化、塩酸（ＨＣｌ）酸化のいずれの手段によっても構わない。処理温度及び処理時間はプロセスを考慮した上で適切な条件を設定すれば良い。

なお、この加熱処理は結晶化ガラスの歪点以上、徐冷点以下の温度で行い、その温度で保持した後、徐冷するといった処理を行うことが好ましい。この様な処理を行うと熱酸化膜の形成と同時にガラスのシュリンケージ対策を行うことができる。即ち、上述の処理によって予め基板を十分に縮ませておくことでその後の加熱処理による基板のシュリンケージ量を低減することができる。これに関連した技術は特開平8-250744号公報に記載されている。

以上の様にして、熱酸化膜（酸化シリコン膜）１０３が形成されるが、前述の様に非晶質シリコン膜１０２は基板１０１を包み込む様にして形成されているので、熱酸化膜
０３も基板１０１を包み込む様にして形成される。即ち、結晶化ガラス基板１０１は完全に絶縁性シリコン膜で包まれるので、成分物質の流出を防止することが可能となる。

なお、ここではSixOy で表される酸化シリコン膜を絶縁性シリコン膜として用いているが、他にもSixNy で表される窒化シリコン膜やSiOxNyで表される酸化窒化シリコン膜などの絶縁性シリコン膜を用いることも可能である。

こうして、本願発明の重要な構成のうちの二つ、結晶化ガラスを用いる点と結晶化ガラスを絶縁性シリコン膜で包み込む点とが達成される。

次に、ボンドウェハ１０４を用意する。ボンドウェハ１０４はその表面が熱酸化膜１０５で覆われ、イオンインプランテーション法による水素イオン（Ｈ⁺イオン）打ち込みによって水素打ち込み層１０６が形成されている。

なお、熱酸化膜１０５の膜厚は 200〜700 nm（代表的には 400〜500nm ）とし、水素イオンのドーズ量は 5×10¹⁵〜 1×10¹⁷ions/cm²（好ましくは 1×10¹⁶〜 5×10¹⁶ions/cm²）とする。これ以下のドーズ量では破断層の形成が困難になり、これ以上の濃度ではイオン注入と同時に破断してしまう恐れがある。

そして、上述の結晶化ガラス１０１の主表面側（ＴＦＴを形成する側）に対してボンドウェハ１０４を室温で貼り合わせ、その後、 400〜600 ℃（典型的には 500℃）の温度で加熱処理を施す。この時、結晶化ガラス１０１とボンドウェハ１０４の熱膨張係数に差があまりないので、熱応力によるピーリング（膜剥がれ）などの問題を防ぐことができる。

こうして、加熱処理工程が終了したら、ボンドウェハ１０４を引き離し、結晶化ガラス１０１上にボンドウェハ１０４の一部であった熱酸化膜１０５と、単結晶シリコン薄膜１０７を残存させる。（図２（Ｄ））

この熱酸化膜１０５は図２（Ｂ）の工程で形成された熱酸化膜１０３と一体化して下地膜として機能する。

その後、10nm前後のタッチポリッシュ工程を行い、 900〜1200℃（代表的には 950〜1050℃）の加熱処理を行って単結晶シリコン薄膜１０７の結合力を高める。こうして、熱酸化膜１０３で外周囲を完全に保護された結晶化ガラス１０１上に単結晶シリコン薄膜１０７を形成することができる。

本実施例に従って作製された図１（Ｄ）に示す結晶化ガラス基板は、従来の様に石英基板を用いるよりも大幅に製造コストが安価である。また、基板外周囲を完全に酸化シリコン膜で保護しているため、後工程でガラス成分による汚染が発生することもない。

本実施例では、本願発明の構成を有する半導体装置の作製工程について図３を用いて説明する。具体的にはＮＴＦＴ（Ｎチャネル型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦＴ）とを相補的に組み合わせたＣＭＯＳ回路で構成される駆動回路及びロジック回路と、ＮＴＦＴで構成される画素マトリクス回路とを同一基板上に一体形成する例を示す。

なお、ロジック回路とは、シフトレジスタなどに代表される駆動回路とは別の機能を有する信号処理回路であり、Ｄ／Ａコンバータ回路、メモリ回路、γ補正回路、さらには演算処理回路など、従来外付けＩＣで行っていた様な信号処理を行う回路の総称を意味する。

まず、図１を用いて説明した作製工程に従って、単結晶シリコン薄膜の形成までを終了させる。そして、得られた単結晶シリコン薄膜をパターニングして活性層３０３〜３０５を形成する。３０３はＣＭＯＳ回路のＰＴＦＴの活性層、３０４はＣＭＯＳ回路のＮＴＦＴの活性層、３０５は画素マトリクス回路の活性層であり、それぞれの膜厚は30nmとなる様に調節してある。

なお、本実施例では基板３０１としてSiO₂:65%、Al₂O₃:25% 、MgO:10% 、ZrO₂:10%の組成を有する結晶化ガラスを用いる。この基板３０１は透明である点に特徴がある。また、３０２は非晶質シリコン膜を熱酸化させて得た酸化シリコン膜であり、膜厚は 400nmである。

こうして図３（Ａ）の状態が得られる。次に、酸化シリコン膜から構成されるゲイト絶縁膜３０６を 120nmの膜厚に形成する。なお、他にも酸化窒化シリコン膜又は窒化シリコン膜を用いることができる。さらに、これら絶縁性シリコン膜を自由に組み合わせて積層構造としても良い。

ゲイト絶縁膜３０６を形成したら、その状態で 800〜1100℃（好ましくは1000〜1150℃）の温度範囲で熱酸化工程を行う。この時、活性層とゲイト絶縁膜との界面で熱酸化反応が進行するため、活性層は薄膜化され、ゲイト絶縁膜の膜厚は増加する。この構成はエッジシニング現象（活性層端部で熱酸化膜が極端に薄くなる現象）によるゲイト絶縁膜の絶縁破壊を抑える上で効果的である。

また、この時、加熱処理の雰囲気は不活性雰囲気でも酸化雰囲気でも良いが、ドライＯ₂雰囲気が最も安定な界面特性を得る上で好ましい。また、高温で加熱処理を行うことによりゲイト絶縁膜自体の膜質も向上する。

次に、ゲイト絶縁膜３０６の上にＮ型導電性を呈する結晶性シリコン膜からなるゲイト電極３０７〜３０９を形成する。ゲイト電極３０７〜３０９の膜厚は 200〜300 nmの範囲で選択すれば良い。（図３（Ｂ））

ゲイト電極３０７〜３０９を形成したら、ゲイト電極３０７〜３０９をマスクとしてドライエッチング法によりゲイト絶縁膜３０６をエッチングする。本実施例では酸化シリコン膜をエッチングするためにＣＨＦ₃ガスを用いる。

この工程によりゲイト電極（及びゲイト配線）の直下のみにゲイト絶縁膜が残存する状態となる。勿論、ゲイト電極の下に残った部分が実際にゲイト絶縁膜として機能する部分である。

次に、ＰＴＦＴとなる領域をレジストマスク３１０で隠し、Ｎ型を付与する不純物（本実施例ではリン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時形成される低濃度不純物領域３１１、３１２の一部は後にＬＤＤ（Lightly Doped Drain ）領域となるので、 1×10¹⁷〜 5×10¹⁸atoms/cm³の濃度でリンを添加しておく。（図３（Ｃ））

次に、レジストマスク３１０を除去した後、ＮＴＦＴとなる領域をレジストマスク３１３で隠し、Ｐ型を付与する不純物（本実施例ではボロン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域３１４を形成する。（図３（Ｄ））

こうして図３（Ｄ）の状態が得られたら、レジストマスク３１３を除去した後、エッチバック法を用いてサイドウォール３１５〜３１７を形成する。本実施例ではサイドウォール３１５〜３１７を窒化シリコン膜を用いて構成する。

なお、サイドウォールの材料として酸化シリコン膜を用いる場合、結晶化ガラス３０１の側面を保護する酸化シリコン膜３０２の膜厚が薄いとエッチバック工程でなくなってしまう場合も起こりうる。ガラス側面は全体の面積よりも十分に小さいためガラス成分の流出はさほど問題とならないが、予め酸化シリコン膜３０２の膜厚を厚くしてエッチバック工程後も残る様にしておいても良い。

こうしてサイドウォール３１５〜３１７を形成したら、再びＰＴＦＴとなる領域をレジストマスク３１８で隠し、リンを添加する。この時は先程の添加工程よりもドーズ量を高くする。

このリンの添加工程によりＣＭＯＳ回路を構成するＮＴＦＴのソース領域３１９、ドレイン領域３２０、低濃度不純物領域（ＬＤＤ領域）３２１、チャネル形成領域３２２が画定する。また、画素マトリクス回路を構成するＮＴＦＴのソース領域３２３、ドレイン領域３２４、低濃度不純物領域（ＬＤＤ領域）３２５、チャネル形成領域３２６が画定する。（図４（Ａ））

次に、レジストマスク３１５を除去した後、レジストマスク３２７でＮＴＦＴとなる領域を隠し、ボロンを先程よりも高いドーズ量で添加する。このボロンの添加工程によりＣＭＯＳ回路を構成するＰＴＦＴのソース領域３２８、ドレイン領域３２９、低濃度不純物領域（ＬＤＤ領域）３３０、チャネル形成領域３３１が画定する。（図４（Ｂ））

以上の様にして、活性層への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。

なお、チャネル形成領域３２２、３２６、３３１は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が 1×10¹⁴〜 1×10¹⁷atoms/cm³の範囲に収まっていることを指す。

次に、25nm厚の窒化シリコン膜と 900nm厚の酸化シリコン膜との積層膜からなる第１の層間絶縁膜３３２を形成する。そして、Ti/Al/Ti（膜厚は順に100/500/100 nm）からなる積層膜で構成されるソース電極３３３〜３３５、ドレイン電極３３６、３３７を形成する。

次に、50nm厚の窒化シリコン膜３３８、20nm厚の酸化シリコン膜（図示せず）、１μｍ厚のポリイミド膜３３９の積層構造からなる第２の層間絶縁膜を形成する。なお、ポリイミド以外にもアクリル、ポリアミド等の他の有機性樹脂膜を用いることができる。また、この場合の20nm厚の酸化シリコン膜はポリイミド膜３３９をドライエッチングする際のエッチングストッパーとして機能する。

第２の層間絶縁膜を形成したら、後に補助容量を形成する領域においてポリイミド膜３３９をエッチングして開口部を設ける。この時、開口部の底部には窒化シリコン膜３３８のみ残すか、窒化シリコン膜３３８と酸化シリコン膜（図示せず）を残すかのいずれかの状態とする。

そして、300 nm厚のチタン膜を成膜し、パターニングによりブラックマスク３４０を形成する。このブラックマスク３４０は画素マトリクス回路上において、ＴＦＴや配線部など遮光を要する部分に配置される。

この時、前述の開口部では画素マトリクス回路のドレイン電極３３７とブラックマスク３４０とが窒化シリコン膜３３８（又は窒化シリコン膜と酸化シリコン膜との積層膜）を挟んで近接した状態となる。本実施例ではブラックマスク３４０を固定電位に保持して、ドレイン電極３３７を下部電極、ブラックマスク３４０を上部電極とする補助容量３４１を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。

こうしてブラックマスク３４０及び補助容量３４１を形成したら、１μｍ厚のポリイミド膜を形成して第３の層間絶縁膜３４２とする。そして、コンタクトホールを形成して透明導電膜（代表的にはＩＴＯ）で構成される画素電極３４３を 120nmの厚さに形成する。

最後に、水素雰囲気中で 350℃２時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図４（Ｃ）に示す様なアクティブマトリクス基板が完成する。本実施例で形成されたＴＦＴは活性層として単結晶シリコン薄膜を用いているため、非常に高い性能を有する。

例えば、サブスレッショルド係数（Ｓ値）はＮＴＦＴ、ＰＴＦＴ共に60〜80mV/decade であり、ＮＴＦＴの電界効果移動度（モビリティ）は 300〜700cm²/Vs 、ＰＴＦＴのモビリティは 200〜400cm²/Vs を実現する。

また、単結晶シリコン薄膜をスマートカット法で形成しているので基板上における活性層の膜厚の均一性を高めることができる。特に、高い均一性を要求される画素ＴＦＴ（画素マトリクス回路を構成するＴＦＴ）の特性バラツキを抑える上で本願発明は非常に有効である。

また、アクティブマトリクス基板が完成したら、公知のセル組み工程によって対向基板との間に液晶層を挟持すればアクティブマトリクス型の液晶表示装置（透過型）が完成する。

なお、アクティブマトリクス基板の構造は本実施例に限定されず、あらゆる構造とすることができる。即ち、本願発明の構成要件を満たしうる構造であれば、ＴＦＴ構造や回路配置等は実施者が自由に設計することができる。

例えば、本実施例では画素電極として透明導電膜を用いているが、これをアルミニウム合金膜など反射性の高い材料に変えれば容易に反射型のアクティブマトリクス型液晶表示装置を実現することができる。また、この場合、アクティブマトリクス基板の母体となる結晶化ガラスは透明である必要はなく、遮光性の基板を用いても構わない。

また、本実施例ではアクティブマトリクス基板として結晶化ガラスを用いているので対向基板としてガラス基板を用いる場合に相性がいい。仮にアクティブマトリクス基板をとして石英を用いると、石英とガラスの熱膨張係数の違いからアクティブマトリクス基板と対向基板との間で反りが生じる場合がある。

本実施例では実施例１、２の構成において結晶化ガラスを保護するための絶縁性シリコン膜を減圧熱ＣＶＤ法により形成する場合の例について説明する。

まず、基板としてSiO₂: 52.5、Al₂O₃:26.5、MgO:11.9、TiO₂:11.4 を組成成分とする結晶化ガラスを用意する。これは核形成剤としてTiO₂を利用した無アルカリのコージュライト系結晶化ガラスである。

次に、結晶化ガラスの表面、裏面及び側面に対して酸化窒化シリコン膜を形成する。本実施例では成膜ガスとしてシラン（SiH₄) と亜酸化窒素（N₂O)を用いた減圧熱ＣＶＤ法により酸化窒化シリコン膜を形成する。

この場合、成膜温度は 800〜850 ℃（本実施例では850 ℃）で行い、それぞれの成膜ガスの流量はSiH₄：10〜30sccm、N₂O ： 300〜900sccm とする。また、反応圧力は 0.5〜1.0torr とすれば良い。

また、成膜ガスとしてシランと二酸化窒素（N₂O)又は一酸化窒素(NO)を用いれば 600〜650 ℃の温度で酸化窒化シリコン膜を形成することもできる。その場合、反応圧力は 0.1〜1.0torr とし、それぞれのガス流量はSiH₄：10〜30sccm、NO₂又はNO： 300〜900sccm とすれば良い。

本実施例の場合、減圧熱ＣＶＤ法により酸化窒化シリコン膜を形成するため、結晶化ガラスの全面が絶縁膜で包まれる形となる。また、成膜ガスを異なるものとすることで結晶化ガラスの保護膜として窒化シリコン膜を形成することもできる。

その場合、成膜ガスとして40〜50sccmのジクロールシラン（SiH₂Cl₂)と 200〜250sccm のアンモニア（NH₃)とを用い、成膜温度を 750〜800 ℃、反応圧力を 0.1〜0.5torr とすれば良い。

窒化シリコン膜はガラス成分の流出を阻止するには最適な絶縁膜であるが応力が強いのでＴＦＴの下地膜としては不向きであった。しかしながら、本願発明では結晶化ガラスの少なくとも表面及び裏面に窒化シリコン膜が形成されるので窒化シリコン膜の応力が基板の裏表で相殺され、基板の反り等は発生しない。

本実施例では、実施例１乃至実施例２においてゲイト絶縁膜として減圧熱ＣＶＤ法により成膜した絶縁性シリコン膜を用いる場合の例を示す。説明には図５を用いる。図５に示す状態は、ゲイト電極を形成した後にゲイト絶縁膜をエッチングした直後の状態である。

図５において、５０１は結晶化ガラス、５０２は結晶化ガラスからの成分物質の流出を阻止するための保護膜（下地膜）となる酸化窒化シリコン膜である。結晶化ガラス５０１の表面側には活性層５０３〜５０５が形成され、ゲイト絶縁膜を成膜した後、ゲイト電極５０６〜５０８が形成される。

このゲイト電極５０６〜５０８をマスクとしてドライエッチングを行うことでゲイト電極直下にゲイト絶縁膜５０９〜５１１が残存する。

本実施例の最も重要な構成は、ゲイト絶縁膜として減圧熱ＣＶＤ法により成膜した絶縁性シリコン膜（本実施例では酸化窒化シリコン膜）を用いる点にある。即ち、ゲイト絶縁膜も結晶化ガラス５０１の表面、裏面及び側面側の全ての面に成膜される点が特徴である。

従って、ゲイト絶縁膜（酸化窒化シリコン膜）のエッチング工程が終了した時点（図５の状態）では基板の表面側はゲイト電極でマスクされた部分以外は完全に除去され、基板の裏面及び側面にはそのまま酸化窒化シリコン膜５１２が残る。なお、側面に形成された酸化窒化シリコン膜は条件によっては除去されてしまうが、側面は除去されてしまっても問題ない。

本実施例の構成では、後の工程で裏面及び側面が酸化窒化シリコン膜をエッチングしうるエッチャント又はエッチングガスに曝されることがあっても結晶化ガラス５０１に直接成膜した酸化窒化シリコン膜５０２を残すことができる。即ち、ガラス基板からの成分物質の流出を徹底的に阻止することが可能である。

実施例２ではゲイト電極としてＮ型導電性を呈する結晶性シリコン膜を利用しているが、導電性を有する材料であればあらゆる材料を用いることができる。特に、直視用の液晶表示装置を作製する場合には、画素マトリクス回路の面積が大きくなるため配線抵抗の小さい材料を用いることが好ましい。

その様な場合には、ゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることが望ましい。本実施例ではゲイト電極として２wt% のスカンジウムを含有したアルミニウム膜を用いる。

アルミニウムを主成分とする材料をゲイト電極として利用する場合には、本発明者らによる特開平7-135318号公報に記載された技術を利用すると良い。同公報では実施例１で用いたサイドウォールの代わりにゲイト電極を陽極酸化して得られる陽極酸化膜を利用している。

本実施例の様にゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることで配線抵抗の小さいゲイト配線を形成することが可能となり、応答速度の速いアクティブマトリクス基板を作製することができる。

なお、本実施例は実施例１〜４の構成と組み合わせることが可能である。

実施例２において、活性層中にＴＦＴのしきい値電圧（Ｖth）を制御するための不純物元素を添加することは有効である。この不純物元素は少なくともチャネル形成領域にさえ添加されていれば良いので、ゲイト電極の形成前であれば何時添加しても良い。

成膜時以外に添加する場合には、イオンインプランテーション法またはプラズマドーピング法による添加、気相中からの拡散による添加、固相中からの拡散による添加などの手段を用いることができる。これらの手段は、例えばＮＴＦＴとＰＴＦＴとで添加する不純物を異ならせるといった具合に選択的な添加が可能であるため有効である。

また、添加する不純物元素としては、Ｖthをプラス側に移動させるのであれば１３族元素（ボロン、ガリウム又はインジウム）を用い、マイナス側に移動させるのであれば１５元素（リン、砒素又はアンチモン）を用いる。

なお、本実施例は実施例１〜５の構成と組み合わせることが可能である。

本実施例では、実施例１で説明したアクティブマトリクス基板において、第３の層間絶縁膜３４２（図４（Ｃ）参照）の上にヒートシンクとしてＤＬＣ（Diamond Like Corbon ）膜を利用する場合の例について説明する。

図６に示す構造は、基本的には図４（Ｃ）の構造と同じであるが第３の層間絶縁膜３４２上にＤＬＣ膜６０１が設けられている点が異なる。

ＤＬＣとは、ダイヤモンドの如き物性を示す炭素または炭素を主成分とする硬度の高い材料である。また、ｉ−カーボンとも呼ばれ、ｓｐ³結合を主体として構成されている。

ダイヤモンドは室温において最も熱伝導率の高い材料（室温で約10〜20Ｗ／cm・k ）であり、それと同等の物性を示すＤＬＣ膜も高い熱伝導率を示す。本実施例ではその熱伝導率の高さを利用してヒートシンクとして機能させている。

また、ＤＬＣ膜は有機性樹脂膜との密着性に優れているため、層間絶縁膜として有機性樹脂膜を用い、その上にヒートシンクを設ける場合には非常に有効な材料である。

なお、ＤＬＣ膜の成膜手段としてはプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法、イオンビームスパッタ法、イオン化蒸着法等の気相成膜法を用いることができる。

また、ＤＬＣ膜を形成する際の原料ガスとしては炭化水素が用いられる。炭化水素としてはメタン、エタン、プロパン等の飽和炭化水素、エチレン、アセチレン等の不飽和炭化水素が挙げられる。また、炭化水素分子の水素のうち１個若しくは複数個がハロゲン元素に置換したハロゲン化炭化水素を用いても良い。

また、炭化水素の他に水素を添加することは有効である。水素を添加するとプラズマ中での水素ラジカルが増加し、膜中の余分な水素を引き抜き、膜質を向上させる効果が期待できる。この時、全ガス流量に対する水素ガス流量の比は30〜90％、好ましくは50〜70％が良い。この比が多すぎると成膜速度が減少し、少なすぎると余分な水素の引き抜き効果がなくなる。

さらに、原料ガスを希釈するキャリアガスとしてヘリウムを添加することもできるし、スパッタ法の場合にはスパッタリングガスとしてアルゴンを添加する場合もある。また、特開平6-208721号公報に記載される様に１３〜１５族の元素を添加することも有効である。

また、反応圧力は 5〜1000mTorr 、好ましくは10〜100mTorrが良い。高周波電力は通常13.56MHzを用いる。この時、印加するＲＦ電力は0.01〜1W/cm²、好ましくは0.05〜0.5W/cm²とする。さらに、原料ガスの分解を助長するために2.45GHz のマイクロ波による励起効果を付加したり、その励起空間に対して875 ガウスの磁場を形成し、電子スピン共鳴を利用することも有効である。

本実施例ではプラズマＣＶＤ装置の反応空間に原料ガスとしてメタンガスを50sccm、水素ガスを50sccmを導入し、成膜圧力は10mTorr 、ＲＦ電力は100W、反応空間の温度は室温とする。また、基板バイアスとして 200Ｖの直流バイアスを加え、プラズマ中の粒子（イオン）が被形成面上に入射する様な電界を形成することで膜質の緻密化と硬度の向上を図っている。

また、ＤＬＣ膜は膜厚が10nm程度でも非常に高い耐摩耗性を持っている。そのため、図７に示した構造では第３の層間絶縁膜３４２を機械的な衝撃から保護する効果が得られる。これは、ラビング工程等による摩擦工程に対して非常に効果的である。

なお、摩擦係数はＤＬＣ膜厚に依存性を有し、ＤＬＣ膜厚が厚くなる程小さくなる。従って、ＤＬＣ膜の膜厚は10nm以上あれば良いことになるが、厚すぎると液晶に印加される電界が弱くなるので10〜50nm程度が良い。

なお、ＤＬＣ膜のさらに詳細な成膜方法および成膜装置等については、本発明者らによる特公平3-72711 号公報、同4-27690 号公報、同4-27691 号公報を参考にすると良い。

以上の様な構成で得られた図７の構造では、ＴＦＴで発生した熱が高い効率で逃がされるので、蓄熱による動作不良を防ぐことができる。特に、プロジェクションタイプの電子機器に用いる液晶表示装置には、この様な耐熱構造を利用した方が良い。

実施例１〜７に示した構成を有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図７に示す。図７は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。

図７において、７０１は結晶化ガラス、７０２は結晶化ガラスの全面を包む様にして形成された絶縁性シリコン膜である。大版基板から多面取りによって複数枚のアクティブマトリクス基板を切り出す場合には切断面となる側面には絶縁性シリコン膜が存在しないが、それ以外の側面には絶縁性シリコン膜が残るというのが本願発明の特徴である。勿論、アクティブマトリクス基板として完成してしまっているので絶縁性シリコン膜で保護されていなくても成分物質が流出する心配はない。

そして、この様な構成の基板上に単結晶シリコン薄膜でもって複数のＴＦＴが形成されている。これらのＴＦＴは基板上に画素マトリクス回路７０３、ゲイト側駆動回路７０４、ソース側駆動回路７０５、ロジック回路７０６を構成する。そして、その様なアクティブマトリクス基板に対して対向基板７０７が貼り合わされる。アクティブマトリクス基板と対向基板７０７との間には液晶層（図示せず）が挟持される。

また、図７に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。また、前述の一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにＦＰＣ（フレキシブル・プリント・サーキット）７０８を取り付ける。ここには必要に応じてＩＣチップ（単結晶シリコン上に形成されたMOSFETで構成される半導体回路）を搭載しても構わない。

本実施例の回路を構成するＴＦＴは極めて高い動作速度を有しているため、数百ＭＨｚ〜数ＧＨｚの高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成することが可能である。即ち、図７に示す液晶モジュールはシステム・オン・パネルを具現化したものである。

なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型ＥＬ（エレクトロルミネッセンス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。

なお、上述の液晶表示装置、ＥＬ表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。

本願発明は実施例８に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。

さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明のＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。

本実施例では、実施例８や実施例９に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図８に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。

本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。

図８（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。

図８（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。

図８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。

図８（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。

図８（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。

図８（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。

単結晶シリコン薄膜の作製工程を示す図。スマートカット法の工程を示す図。薄膜トランジスタの作製工程を示す図。薄膜トランジスタの作製工程を示す図。薄膜トランジスタの構成を示す図。薄膜トランジスタの構成を示す図。液晶モジュールの構成を示す図。電子機器の構成を示す図。

Claims

歪点７５０℃以上のガラス基板と水素打ち込み層を有する単結晶シリコンでなるボンドウェハとを、前記ガラス基板に形成された絶縁性シリコン膜と前記ボンドウェハに形成された酸化膜とを挟むように、室温で貼り合わせ、
前記貼り合わせ後、第１の加熱処理を行い、
前記第１の加熱処理後、前記ボンドウェハの前記水素打ち込み層の部分で、前記ボンドウェハの一部を剥離することにより、前記ガラス基板上に単結晶シリコン薄膜を形成し、
前記ガラス基板と前記単結晶シリコン薄膜とに第２の加熱処理を行い、
前記第２の加熱処理後、前記単結晶シリコン薄膜をパターニングして活性層を形成し、
前記活性層上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成することを特徴とする半導体装置の作製方法。
請求項１において、前記酸化膜の膜厚は２００〜７００ｎｍであることを特徴とする半導体装置の作製方法。
請求項１又は請求項２において、前記絶縁性シリコン膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または塩素を含む酸化シリコン膜であることを特徴とする半導体装置の作製方法。
請求項１乃至請求項３のいずれか一において、前記水素打ち込み層は、ドーズ量５×１０^１５〜１×１０^１７ｉｏｎｓ／ｃｍ^２の水素イオンを打ち込むことによって形成されることを特徴とする半導体装置の作製方法。