JP2009065159A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2009065159A JP2009065159A JP2008227204A JP2008227204A JP2009065159A JP 2009065159 A JP2009065159 A JP 2009065159A JP 2008227204 A JP2008227204 A JP 2008227204A JP 2008227204 A JP2008227204 A JP 2008227204A JP 2009065159 A JP2009065159 A JP 2009065159A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- type impurity
- via hole
- metal pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 19
- 238000005498 polishing Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 90
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】不揮発性メモリー半導体素子及びその製造方法を提供する。
【解決手段】半導体基板に形成されたＰＮ接合ダイオードと、前記ＰＮ接合ダイオード上に形成され、ビアホールを有する絶縁膜と、前記ビアホール内に形成され、前記ＰＮ接合ダイオードの一領域と接触する第１金属パターン、前記第１金属パターン上に形成された酸化膜パターン、及び前記酸化膜パターン上に形成された第２金属パターンからなる抵抗性メモリー素子と、を含む構成とした。
【選択図】図２
【解決手段】半導体基板に形成されたＰＮ接合ダイオードと、前記ＰＮ接合ダイオード上に形成され、ビアホールを有する絶縁膜と、前記ビアホール内に形成され、前記ＰＮ接合ダイオードの一領域と接触する第１金属パターン、前記第１金属パターン上に形成された酸化膜パターン、及び前記酸化膜パターン上に形成された第２金属パターンからなる抵抗性メモリー素子と、を含む構成とした。
【選択図】図２
Description
本発明は、半導体素子に係り、より詳細には、不揮発性メモリー半導体素子及びその製造方法に関する。
不揮発性メモリーとして商用化されたフラッシュメモリー（Ｆｌａｓｈ ｍｅｍｏｒｙ）では、フローティングポリシリコン（ｆｌｏａｔｉｎｇ ｐｏｌｙｓｉｌｉｃｏｎ）や窒化ケイ素（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）に電子を保存したり、フローティングポリシリコンや窒化ケイ素から電子を除去したりしてしきい電圧（Ｖｔｈ）を変化させることによって、データをプログラムまたは消去するデータ保存方式が用いられる。
これに対し、最近研究されている相変化型メモリー（ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｍｏｒｙ：ＰＲＡＭ）、磁気メモリー（ｍａｇｎｅｔｉｃ ｍｅｍｏｒｙ：ＭＲＡＭ）などの場合には、外部から印加した熱や磁場を用いて抵抗変化を発生させることによって、データをプログラムまたは消去するデータ保存方式が用いられる。
これに対し、最近研究されている相変化型メモリー（ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｍｏｒｙ：ＰＲＡＭ）、磁気メモリー（ｍａｇｎｅｔｉｃ ｍｅｍｏｒｙ：ＭＲＡＭ）などの場合には、外部から印加した熱や磁場を用いて抵抗変化を発生させることによって、データをプログラムまたは消去するデータ保存方式が用いられる。
また、電圧印加によって酸化膜の抵抗が変化する特性を用いる抵抗性メモリー（ＲｅＲＡＭ）に対する研究が行われているが、具体的な抵抗性メモリー半導体素子の構造に対する開発は不十分な現状にある。
本発明は上記の点に鑑みてなされたもので、その目的は、電圧印加によって酸化膜の抵抗が変化する抵抗性メモリー素子として、選択的なセル駆動が容易な不揮発性メモリー半導体素子及びその製造方法を提供することにある。
上記の目的を達成するための本発明の実施例による不揮発性半導体素子は、半導体基板に形成されたＰＮ接合ダイオードと、前記ＰＮ接合ダイオード上に形成され、ビアホールを有する絶縁膜と、前記ビアホール内に形成され、前記ＰＮ接合ダイオードの一領域と接触する第１金属パターン、前記第１金属パターン上に形成された酸化膜パターン、及び前記酸化膜パターン上に形成された第２金属パターンからなる抵抗性メモリー素子と、を含む構成とした。
上記の目的を達成するための本発明の実施例による半導体素子の製造方法は、半導体基板上に第１型不純物を注入して第１型不純物領域を形成する段階と、前記第１型不純物領域に第２型不純物を注入して第２型不純物領域を形成する段階と、前記半導体基板上に第１絶縁膜を形成し、該第１絶縁膜に前記第２型不純物領域の一部を露出させる第１ビアホールを形成する段階と、前記第１絶縁膜上に金属膜を蒸着し研磨して前記第１ビアホール内に第１金属パターンを形成する段階と、前記第１絶縁膜上に第２絶縁膜を形成し、該第２絶縁膜に前記第１金属パターンを露出させる第２ビアホールを形成する段階と、前記第２絶縁膜上に酸化膜を形成し研磨して前記第２ビアホール内に酸化膜パターンを形成する段階と、前記第２絶縁膜上に第３絶縁膜を形成し、該第３絶縁膜に前記酸化膜パターンを露出させる第３ビアホールを形成する段階と、前記第３絶縁膜上に金属膜を蒸着し研磨して前記第３ビアホール内に第２金属パターンを形成する段階と、を含むことを特徴とする。
本発明の実施例による抵抗性メモリー素子を有する半導体素子によれば、選択的なセル駆動が容易で、隣接セルの影響を受けず、均一で安定的且つ高効率の不揮発性メモリー素子を製造することが可能になる。
以下、添付の図面を参照しつつ、本発明の好適な実施例による半導体素子及びその製造方法について具体的に説明する。以下、“第１”、“第２”などの用語は、部材を限定するためのものではなく、部材を区分して示し、かつ、少なくとも２つを備えているということを示すためのものである。したがって、“第１”、“第２”などで言及される場合、部材が複数個備えられていることは明白であり、各部材が選択的にまたは交換的に使用されても良い。また、添付した図面の各構成要素の大きさ（寸法）は、発明の理解を助けるために拡大して示し、よって、示された各構成要素の寸法の比率は実際寸法の比率と異なることができる。また、図面に示された構成要素がいずれも本発明に必ずしも含まれたり限定されるわけはなく、本発明の核心的な特徴を除く構成要素は、付加または削除されても良い。本発明による実施例の説明において、各層（膜）、領域、パターンまたは構造物が基板、各層（膜）、領域、パッドまたはパターンの“上（ｏｎ／ａｂｏｖｅ／ｏｖｅｒ／ｕｐｐｅｒ）”または“下（ｄｏｗｎ／ｂｅｌｏｗ／ｕｎｄｅｒ／ｌｏｗｅｒ）”に形成されると記載される場合において、各層（膜）、領域、パッド、パターンまたは構造物が直接基板、各層（膜）、領域、パッドまたはパターンに接触して形成される場合と解釈されても良く、他の層（膜）、他の領域、他のパッド、他のパターンまたは他の構造物がそれらの間にさらに形成される場合と解釈されても良い。したがって、その意味は、発明の技術的思想によって判断すべきである。
図１は、本発明の実施例による半導体素子の一部を示す平面図であり、図２は、図１のＩ−Ｉ'線断面図である。
図１及び図２を参照すると、半導体基板１００上にセルが形成されている。
半導体基板１００に第１型不純物が注入されて形成された第１型不純物領域１０１、第１型不純物領域１０１内に第２型不純物が注入されて形成された第２型不純物領域１０３が形成されている。第１型不純物領域１０１と前記第２型不純物領域１０３はＰＮ接合ダイオードを構成する。
第２型不純物領域１０３上に、第１金属パターン１０７、酸化膜パターン１１５及び第２金属パターン１１９からなる抵抗性メモリー素子が形成されている。
第１金属パターン１０７は、半導体基板１００上に形成された第１絶縁膜１０５の第１ビアホール１０５ａに形成される。酸化膜パターン１１５は、第１絶縁膜１０５上に形成された第２絶縁膜１１３の第２ビアホール１１３ａに形成される。第２金属パターン１１９は、第２絶縁膜１１３上に形成された第３絶縁膜１１７の第３ビアホール１１７ａに形成される。
第１型不純物領域１０１上に第３金属パターン１０９が形成されており、第３金属パターン１０９は、第１絶縁膜１０５に形成された第４ビアホール１０５ｂに形成される。
第１絶縁膜１０５と第２絶縁膜１１３との間には、第３金属パターン１０９と接触する第１金属配線１１１が形成されている。
第３絶縁膜１１７上には第２金属パターン１１９と接触する第２金属配線１２０が形成されている。
半導体基板１００としては、例えば、シリコン基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガリウムひ素基板、シリコンゲルマニウム基板、セラミック基板、石英基板、またはディスプレイ用ガラス基板などを使用することができる。
例えば、第１型不純物はｐ型不純物で、第２型不純物はｎ型不純物であっても良く、または、第１型不純物はｎ型不純物で、第２型不純物はｐ型不純物であっても良い。
第１絶縁膜乃至第３絶縁膜１０５，１１３，１１７はそれぞれ、酸化膜及び窒化膜のうち少なくとも一つを含むことができる。
第１金属パターン１０７、酸化膜パターン１１５、第２金属パターン１１９の断面大きさは、同一であっても良く、異なっていても良い。
上記半導体素子のセルは、抵抗性メモリー素子をＰＮ接合ダイオードと連結させることによって、より有効に選別的に作動することができる。
すなわち、抵抗性メモリー素子は、電圧−電流特性において電圧が正（＋）の場合にもオン状態（Ｏｎ ｓｔａｔｅ：“０”）とオフ状態（Ｏｆｆ ｓｔａｔｅ：“１”）を有し、電圧が負（−）の場合にもオン状態とオフ状態を有するので、読み取り電圧（Ｖｒｅａｄ：ｒｅａｄｉｎｇ ｖｏｌｔａｇｅ）の範囲が広くなり、このため、セルとセル間の区分が容易でなく、所望のセルのみを作動させるのが難しいが、本実施例のように、抵抗性メモリー素子にＰＮ接合ダイオードを連結させると、この抵抗性メモリー素子は電圧が正の値を有する場合にのみオン状態とオフ状態を有するので、セルの制御が容易となるわけである。
このような抵抗性メモリー素子は、薄膜に印加される特定電圧によって薄膜の抵抗状態が急に変化する点から不揮発性メモリーとして使用されるし、また、無限帯の記録及び再生について劣化がなく、高温動作が可能で、不揮発のためデータの安全性などに優れているという特長を有している。
また、１０〜２０ｎｓ程度に高速動作が可能であり、また、工程的に単一膜構造であるため高集積化及び高速化が可能である。基本的に単層構造に製作されるため、既存のＣＭＯＳ工程と集積工程（ｉｎｔｅｇｒａｔｉｏｎ ｐｒｏｃｅｓｓ）技術が使用可能であり、結果として消費エネルギーが最小限に抑えられる。
図３乃至図１４は、本発明の実施例による半導体素子を製造する方法を示す断面図である。
まず、図３に示すように、半導体基板１００上に第１フォトレジストパターン１５１を形成する。第１フォトレジストパターン１５１をマスクとして半導体基板１００にイオン注入し、第１型不純物領域１０１を形成する。第１型不純物領域１０１は、ｎ型不純物またはｐ型不純物を注入して形成することができる。
次に、図４に示すように、第１フォトレジストパターン１５１を除去した後、第１型不純物領域１０１の形成された半導体基板１００上に、第２フォトレジストパターン１５２を形成する。第２フォトレジストパターン１５２をマスクとして半導体基板１００にイオン注入し、第２型不純物領域１０３を形成する。第２型不純物領域１０３は第１型不純物領域１０１内に形成されることができる。
第２型不純物領域１０３は、第１型不純物領域１０１に注入された不純物と反対類型の不純物を注入して形成し、ｐ型不純物またはｎ型不純物を注入して形成すれば良い。
図５に示すように、第２フォトレジストパターン１５２を除去した後、第１型不純物領域１０１及び第２型不純物領域１０３の形成された半導体基板１００上に、第１ビアホール１０５ａ及び第４ビアホール１０５ｂを有する第１絶縁膜１０５を形成する。ここで、第１絶縁膜１０５は酸化膜及び窒化膜のうち少なくとも一つを含むことができる。
第１ビアホール１０５ａは、第２型不純物領域１０３の一部を露出させることができ、第４ビアホール１０５ｂは第１型不純物領域１０１の一部を露出させることができる。
図６に示すように、第１ビアホール１０５ａ及び第４ビアホール１０５ｂの形成されている第１絶縁膜１０５上に金属膜を形成したのち、第１絶縁膜１０５の上面が露出されるように金属膜を研磨することによって第１ビアホール１０５ａ及び第４ビアホール１０５ｂ内に埋め立てられた第１金属パターン１０７及び第３金属パターン１０９を形成する。
第１金属パターン１０７は、Ｎｉ、Ｚｒ、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉのうちいずれか一つまたはそれらの合金で形成されることができる。前記金属膜は、パルスレーザー蒸着法（ｐｕｌｓｅｄ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＬＤ）、物理気相蒸着法（ＰＶＤ）、化学気相蒸着法（ＣＶＤ）、及び物理気相蒸着法と化学気相蒸着法とを混用する方法からなる群より選ばれるいずれか一方法を用いて形成することができる。この金属膜の研磨方法は、化学的機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）方法とすればいい。
次に、図７に示すように、第１絶縁膜１０５上に配線形成のための金属膜１１１ａを形成する。続いて、図８に示すように、金属膜１１１ａをパターニングし、第３金属パターン１０９と接触しつつ一方向に形成された第１金属配線１１１を形成する。
次に、図９に示すように、第１金属配線１１１の形成された第１絶縁膜１０５上に、第２絶縁膜１１３を形成する。第２絶縁膜１１３は、酸化膜及び窒化膜のうち少なくとも一つを含むことができる。
図１０に示すように、第２絶縁膜１１３の上面は第１金属配線１１１の厚さによって平坦に形成されることができないから、第２絶縁膜１１３の上面を研磨して平坦化する。
図１１に示すように、平坦化した第２絶縁膜１１３を選択的にエッチングし、第１金属パターン１０７を露出させる第２ビアホール１１３ａを形成する。
次に、図１２に示すように、第２ビアホール１１３ａの形成された第２絶縁膜１１３上に酸化膜を形成する。続いて、この酸化膜を研磨して前記第２絶縁膜１１３の上面を露出させることによって前記第２ビアホール１１３ａ内に酸化膜パターン１１５を形成する。この酸化膜は、まず金属膜を形成したのち酸化させて形成することができる。
次に、図１３に示すように、酸化膜パターン１１５の形成された第２絶縁膜１１３上に第３絶縁膜１１７を形成する。第３絶縁膜１１７は、酸化膜パターン１１５を露出させる第３ビアホール１１７ａを有する。
第３ビアホール１１７ａの形成された第３絶縁膜１１７上に金属膜を形成し、第３絶縁膜１１７が露出されるまで研磨して第３ビアホール１１７ａ内に埋め立てられた第２金属パターン１１９を形成する。
この第２金属パターン１１９は、Ｎｉ、Ｚｒ、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉのうちいずれか一つまたはそれらの合金で形成されることができる。前記金属膜は、パルスレーザー蒸着法（ｐｕｌｓｅｄ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＬＤ）、物理気相蒸着法（ＰＶＤ）、化学気相蒸着法（ＣＶＤ）、及び物理気相蒸着法と化学気相蒸着法とを混用する方法からなる群より選ばれるいずれか一方法によって形成することができる。この金属膜の研磨方法は、化学的機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）方法とすれば良い。
その後、図１４に示すように、第２金属パターン１１９の形成された第３絶縁膜１１７上に配線形成用金属膜を形成しパターニングし、第２金属パターン１１９と接触する第２金属配線１２０を形成する。第２金属配線１２０は、第１金属配線１１１と交差する方向に形成されることができる。
図１５Ａは、抵抗性メモリー素子の電流−電圧特性を示すグラフであり、図１５Ｂは、本発明の実施例による抵抗性メモリー素子の電流−電圧特性を示すグラフである。
図１５Ａは、第１金属パターン、酸化膜パターン、第２金属パターンからなる抵抗性メモリー素子において、第１金属パターン及び第２金属パターンに電圧を加えることによって酸化膜パターンの抵抗を変化させつつ電流量を測定した対照群グラフである。
図１５Ｂは、図１４に示す第１金属パターン１０７、酸化膜パターン１１５、第２金属パターン１１９からなる抵抗性メモリー素子にＰＮ接合ダイオード１０１，１０３を連結し、抵抗性メモリー素子１０７，１１５，１１９及びＰＮ接合ダイオード１０１，１０３の両者間に電圧を加えることによって酸化膜パターン１１５の抵抗を変化させつつ電流量を測定したグラフである。
図１５Ａに示す対照群グラフにおいて、製作された抵抗性メモリー素子の抵抗変化は、オン状態とオフ状態とに区分されることができ、正の電圧であれ負の電圧であれ外部の電圧変化によって可逆的に変化することがわかる。
すなわち、電流−電圧特性で電圧が正（＋）の場合にもオン状態（Ｏｎ ｓｔａｔｅ：“０”）とオフ状態（Ｏｆｆｓｔａｔｅ：“１”）を有し、電圧が負（−）の場合にもオン状態とオフ状態を有するので、読み取り電圧（Ｖｒｅａｄ：ｒｅａｄｉｎｇ ｖｏｌｔａｇｅ）の範囲が広くなり、したがって、セルとセル間の区分が容易でなく、所望のセルのみを作動させるのは難しい。
これに対し、図１５Ｂに示す本発明の実施例によるグラフでは、ＰＮ接合ダイオード１０１，１０３を抵抗性メモリー素子１０７，１１５，１１９に連結すると、抵抗性メモリー素子１０７，１１５，１１９は、電圧が正の値を有する場合にのみオン状態とオフ状態を有し、よって、セルの制御が容易となる。
以上では具体的な実施例に挙げて説明したが、これは本発明を例示するためのもので、本発明を限定するためのものではなく、したがって、本発明の属する分野における通常の知識を持つ者にとっては、本発明の本質的な特性を逸脱しない範囲で様々な変形や応用が可能であるということは自明である。例えば、本発明の実施例に具体的に示された各構成要素は変形して実施できるものである。そして、このような変形と応用に係る差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものとして理解されるべきである。
１００ 半導体基板
１０１ 第１型不純物領域
１０３ 第２型不純物領域
１０５ 第１絶縁膜
１０７ 第１金属パターン
１０９ 第３金属パターン
１１１ 第１金属配線
１１３ 第２絶縁膜
１１５ 酸化膜パターン
１１７ 第３絶縁膜
１１９ 第２金属パターン
１２０ 第２金属配線
１０１ 第１型不純物領域
１０３ 第２型不純物領域
１０５ 第１絶縁膜
１０７ 第１金属パターン
１０９ 第３金属パターン
１１１ 第１金属配線
１１３ 第２絶縁膜
１１５ 酸化膜パターン
１１７ 第３絶縁膜
１１９ 第２金属パターン
１２０ 第２金属配線
Claims (17)
- 半導体基板に形成されたＰＮ接合ダイオードと、
前記ＰＮ接合ダイオード上に形成され、ビアホールを有する絶縁膜と、
前記ビアホール内に形成され、前記ＰＮ接合ダイオードの一領域と接触する第１金属パターン、前記第１金属パターン上に形成された酸化膜パターン、及び前記酸化膜パターン上に形成された第２金属パターンからなる抵抗性メモリー素子と、
を含むことを特徴とする半導体素子。 - 前記抵抗性メモリー素子は、
前記ＰＮ接合ダイオードの他の領域と連結された第１金属配線と、
前記第２金属パターンと連結される第２金属配線と、
をさらに含むことを特徴とする、請求項１に記載の半導体素子。 - 前記ＰＮ接合ダイオードは、
前記半導体基板に第１型不純物が注入されて形成された第１型不純物領域と、
前記第１型不純物領域の一領域に第２型不純物が注入されて形成された第２型不純物領域と、
を含むことを特徴とする、請求項１に記載の半導体素子。 - 前記ＰＮ接合ダイオードは、
前記半導体基板に第１型不純物が注入されて形成された第１型不純物領域と、
前記第１型不純物領域の一領域に第２型不純物が注入されて形成された第２型不純物領域と、
を含むことを特徴とする、請求項２に記載の半導体素子。 - 前記第１型不純物はＮ型不純物であり、前記第２型不純物はＰ型不純物であることを特徴とする、請求項４に記載の半導体素子。
- 前記第１金属パターンは前記第２型不純物領域と接触し、前記第１金属配線は前記第１型不純物領域と連結されることを特徴とする、請求項５に記載の半導体素子。
- 前記絶縁膜は、
第１ビアホール及び該第１ビアホール内に形成された前記第１金属パターンを有する第１絶縁膜と、
前記第１絶縁膜上に形成され、第２ビアホール及び該第２ビアホール内に形成された前記酸化膜パターンを有する第２絶縁膜と、
前記第２絶縁膜上に形成され、第３ビアホール及び該第３ビアホール内に形成された前記第２金属パターンを有する第３絶縁膜と、
を含むことを特徴とする、請求項１に記載の半導体素子。 - 前記絶縁膜は、
第１ビアホール、第４ビアホール、前記第１ビアホール内に形成された前記第１金属パターン、及び前記第４ビアホール内に形成された第３金属パターンを有する第１絶縁膜と、
前記第１絶縁膜上に形成され、第２ビアホール及び該第２ビアホール内に形成された前記酸化膜パターンを有する第２絶縁膜と、
前記第２絶縁膜上に形成され、第３ビアホール及び該第３ビアホール内に形成された前記第２金属パターンを有する第３絶縁膜と、
を含むことを特徴とする、請求項６に記載の半導体素子。 - 前記第１ビアホール乃至第３ビアホールは垂直に一列配置されたことを特徴とする、請求項８に記載の半導体素子。
- 前記第１金属パターンは前記第２型不純物領域と接触し、前記第３金属パターンは前記第１型不純物領域と接触することを特徴とする、請求項８に記載の半導体素子。
- 半導体基板上に第１型不純物を注入して第１型不純物領域を形成する段階と、
前記第１型不純物領域に第２型不純物を注入して第２型不純物領域を形成する段階と、
前記半導体基板上に第１絶縁膜を形成し、該第１絶縁膜に前記第２型不純物領域の一部を露出させる第１ビアホールを形成する段階と、
前記第１絶縁膜上に金属膜を蒸着し研磨して前記第１ビアホール内に第１金属パターンを形成する段階と、
前記第１絶縁膜上に第２絶縁膜を形成し、該第２絶縁膜に前記第１金属パターンを露出させる第２ビアホールを形成する段階と、
前記第２絶縁膜上に酸化膜を形成し研磨して前記第２ビアホール内に酸化膜パターンを形成する段階と、
前記第２絶縁膜上に第３絶縁膜を形成し、該第３絶縁膜に前記酸化膜パターンを露出させる第３ビアホールを形成する段階と、
前記第３絶縁膜上に金属膜を蒸着し研磨して前記第３ビアホール内に第２金属パターンを形成する段階と、
を含むことを特徴とする半導体素子の製造方法。 - 前記第１絶縁膜に前記第１型不純物領域の一部を露出する第４ビアホールを形成し、該第４ビアホール内に第３金属パターンを形成する段階をさらに含むことを特徴とする、請求項１１に記載の半導体素子の製造方法。
- 前記第１絶縁膜上に前記第３金属パターンと連結される第１金属配線を形成する段階をさらに含むことを特徴とする、請求項１２に記載の半導体素子の製造方法。
- 前記第３絶縁膜上に前記第２金属パターンと連結される第２金属配線を形成する段階をさらに含むことを特徴とする、請求項１１に記載の半導体素子の製造方法。
- 前記第１型不純物はＰ型不純物であり、前記第２型不純物はＮ型不純物であることを特徴とする、請求項１１に記載の半導体素子の製造方法。
- 前記第２絶縁膜を形成する段階の後に、前記第２絶縁膜を平坦化する段階をさらに含むことを特徴とする、請求項１１に記載の半導体素子の製造方法。
- 第１金属パターンは、
Ｎｉ、Ｚｒ、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉのうちいずれか一つまたはそれらの合金からなることを特徴とする、請求項１１に記載の半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070090758A KR100909537B1 (ko) | 2007-09-07 | 2007-09-07 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009065159A true JP2009065159A (ja) | 2009-03-26 |
Family
ID=40430856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008227204A Pending JP2009065159A (ja) | 2007-09-07 | 2008-09-04 | 半導体素子及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7670897B2 (ja) |
| JP (1) | JP2009065159A (ja) |
| KR (1) | KR100909537B1 (ja) |
| CN (1) | CN101383373B (ja) |
| DE (1) | DE102008045417A1 (ja) |
| TW (1) | TWI373829B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8143150B2 (en) | 2010-02-23 | 2012-03-27 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device and electronic system |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101842897B (zh) | 2007-10-30 | 2011-11-02 | 松下电器产业株式会社 | 非易失性半导体存储装置和其制造方法 |
| TWI452680B (zh) * | 2010-08-20 | 2014-09-11 | Chien Shine Chung | 相變記憶體、電子系統、可逆性電阻存儲單元及其提供方法 |
| KR20240172261A (ko) | 2012-07-20 | 2024-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP7454454B2 (ja) * | 2020-06-18 | 2024-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028117A1 (ja) * | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とその製造方法 |
| JP2006324625A (ja) * | 2005-04-22 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 電気素子，メモリ装置，および半導体集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608744B1 (en) * | 1999-11-02 | 2003-08-19 | Oki Electric Industry Co., Ltd. | SOI CMOS input protection circuit with open-drain configuration |
| US6855975B2 (en) | 2002-04-10 | 2005-02-15 | Micron Technology, Inc. | Thin film diode integrated with chalcogenide memory cell |
| JP4509467B2 (ja) * | 2002-11-08 | 2010-07-21 | シャープ株式会社 | 不揮発可変抵抗素子、及び記憶装置 |
| TW200421988A (en) | 2003-04-21 | 2004-11-01 | Nissin Food Products Ltd | Instant noodles and method for producing instant noodle dishes |
| KR100593750B1 (ko) * | 2004-11-10 | 2006-06-28 | 삼성전자주식회사 | 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법 |
| KR100621774B1 (ko) | 2005-04-08 | 2006-09-15 | 삼성전자주식회사 | 반도체 메모리 장치에서의 레이아웃구조 및 그에 따른레이아웃 방법 |
| TWI288730B (en) | 2006-03-03 | 2007-10-21 | Chian-Hua Liao | Continuous inflatable air tight enclosure and method for manufacturing the same |
-
2007
- 2007-09-07 KR KR1020070090758A patent/KR100909537B1/ko not_active Expired - Fee Related
-
2008
- 2008-09-02 DE DE102008045417A patent/DE102008045417A1/de not_active Ceased
- 2008-09-02 US US12/203,079 patent/US7670897B2/en not_active Expired - Fee Related
- 2008-09-03 TW TW097133822A patent/TWI373829B/zh not_active IP Right Cessation
- 2008-09-04 JP JP2008227204A patent/JP2009065159A/ja active Pending
- 2008-09-08 CN CN200810215631XA patent/CN101383373B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028117A1 (ja) * | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とその製造方法 |
| JP2006324625A (ja) * | 2005-04-22 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 電気素子，メモリ装置，および半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8143150B2 (en) | 2010-02-23 | 2012-03-27 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device and electronic system |
Also Published As
| Publication number | Publication date |
|---|---|
| US7670897B2 (en) | 2010-03-02 |
| US20090065759A1 (en) | 2009-03-12 |
| DE102008045417A1 (de) | 2009-04-30 |
| KR20090025705A (ko) | 2009-03-11 |
| TWI373829B (en) | 2012-10-01 |
| CN101383373A (zh) | 2009-03-11 |
| CN101383373B (zh) | 2012-07-18 |
| TW200913172A (en) | 2009-03-16 |
| KR100909537B1 (ko) | 2009-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8168538B2 (en) | Buried silicide structure and method for making | |
| US7456421B2 (en) | Vertical side wall active pin structures in a phase change memory and manufacturing methods | |
| TWI440143B (zh) | 形成記憶體單元存取裝置的方法 | |
| US7608503B2 (en) | Side wall active pin memory and manufacturing method | |
| CN101461071B (zh) | 纵向相变存储器单元及其制造方法 | |
| US8315088B2 (en) | Multiple phase change materials in an integrated circuit for system on a chip application | |
| CN102522374B (zh) | 一种具有柱状底电极相变化存储装置及其制造方法 | |
| CN113196490B (zh) | 包含双终端选择器的三维nand存储器器件及其使用和制造方法 | |
| US6946702B2 (en) | Resistance random access memory | |
| US8445887B2 (en) | Nonvolatile programmable switch device using phase-change memory device and method of manufacturing the same | |
| US20070184613A1 (en) | Phase change RAM including resistance element having diode function and methods of fabricating and operating the same | |
| JP5032797B2 (ja) | 相変化記憶素子及びその製造方法 | |
| US9136469B2 (en) | Phase change memories | |
| TW200834912A (en) | Memory cell device with coplanar electrode surface and method | |
| US20100044670A1 (en) | Semiconductor device structures having single-crystalline switching device on conducting lines and methods thereof | |
| US7135727B2 (en) | I-shaped and L-shaped contact structures and their fabrication methods | |
| JP4827074B2 (ja) | 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法 | |
| JP2009065159A (ja) | 半導体素子及びその製造方法 | |
| KR101213225B1 (ko) | 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 | |
| TW201027818A (en) | Integrated circuit device with single crystal silicon on silicide and manufacturing method | |
| CN101800236B (zh) | 一种半导体存储器结构及其制造方法 | |
| KR100912822B1 (ko) | 고체 전해질 메모리 소자 및 그 제조방법 | |
| KR20070036976A (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120214 |