[go: up one dir, main page]

CN101383373A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101383373A
CN101383373A CNA200810215631XA CN200810215631A CN101383373A CN 101383373 A CN101383373 A CN 101383373A CN A200810215631X A CNA200810215631X A CN A200810215631XA CN 200810215631 A CN200810215631 A CN 200810215631A CN 101383373 A CN101383373 A CN 101383373A
Authority
CN
China
Prior art keywords
dielectric film
metal patterns
impurity
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810215631XA
Other languages
English (en)
Other versions
CN101383373B (zh
Inventor
金秀泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101383373A publication Critical patent/CN101383373A/zh
Application granted granted Critical
Publication of CN101383373B publication Critical patent/CN101383373B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明披露了一种非易失性存储半导体器件及其制造方法。该半导体器件包括形成于半导体衬底上方的PN结二极管。可以在PN结二极管上方形成绝缘膜且图样化该绝缘膜以具有通道孔。包括第一金属图样的电阻式随机存取存储器可以与PN结二极管的第一区接触。可以在第一金属图样上方形成氧化膜图样且在氧化膜图样上方形成第二金属图样。可以在通道孔中形成第一金属图样、氧化膜图样和第二金属图样。

Description

半导体器件及其制造方法
本申请基于35 U.S.C119要求第10-2007-0090758号(于2007年9月7日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件，更具体地，涉及一种非易失性存储半导体器件及其制造方法。
背景技术
用作非易失性存储器的闪存通过从浮置多晶硅(floatingpolysilicon)或氮化硅中存储或去除电子以改变阈值电压Vth来存储数据。最近，相变存储器(PRAM)、磁性存储器(MRAM)等等已经通过使用外部施加的热量和磁场改变电阻来存储数据。尽管已经对使用电压来改变氧化膜电阻的电阻式随机存取存储器(ReRAM)进行了研究，但是对ReRAM结构的开发还是不够。
发明内容
本发明实施例涉及一种半导体器件，更具体地，涉及一种非易失性存储半导体器件及其制造方法。本发明实施例涉及一种其中氧化膜电阻可以根据电压的应用而被改变的电阻式随机存取存储器(ReRAM)，也就是，能够选择性地操作一个单元的非易失性存储半导体器件及其制造方法。
本发明实施例涉及一种半导体器件，该半导体器件包括形成于半导体衬底上方的PN结二极管。可以在PN结二极管上方形成绝缘膜并图样化该绝缘膜以使其具有通道孔(via hole)。包括第一金属图样的电阻式随机存取存储器可以与PN结二极管的第一区接触。可以在第一金属图样上方形成氧化膜图样并在氧化膜图样上方形成第二金属图样。可以在通道孔中形成第一金属图样、氧化膜图样和第二金属图样。
本发明实施例涉及一种用于制造半导体器件的方法，该方法包括：通过注入第一杂质到半导体衬底中形成第一杂质区；通过注入第二杂质到第一杂质区中形成第二杂质区；在半导体衬底上方形成第一绝缘膜并且在第一绝缘膜中形成第一通道孔以暴露一部分第二杂质区；通过在第一绝缘膜上方沉积金属膜并且抛光该金属膜来在第一通道孔中形成第一金属图样；在第一绝缘膜上方形成第二绝缘膜并且在第二绝缘膜中形成第二通道孔以暴露第一金属图样；通过在第二绝缘膜上方沉积氧化膜并且抛光该氧化膜来在第二通道孔中形成氧化膜图样；在第二绝缘膜上方形成第三绝缘膜并且在第三绝缘膜中形成第三通道孔以暴露氧化膜图样；以及通过在第三绝缘膜上方沉积金属膜并且抛光该金属膜来在第三通道孔中形成第二金属图样。
在根据本发明实施例的具有电阻式随机存取存储器的半导体器件中，容易操作单元而不影响邻近的单元。此外，一致地稳定地制造高效的非易失性存储器件是可能的。
附图说明
图1示出了显示一部分根据本发明实施例的半导体器件的平面图。
图2示出了沿着图1的线I-I’截取的横截面图。
图3至图14示出了显示用于制造根据本发明实施例的半导体器件的方法的横截面图。
图15A是示出了电阻式随机存取存储器的电压-电流特性的曲线图。
图15B是示出了根据本发明实施例的电阻式随机存取存储器的电压-电流特性的曲线图。
具体实施方式
图1示出了显示根据本发明实施例的一部分半导体器件的平面图。图2示出了沿着图1的线I-I’截取的横截面图。图1和图2示出了形成于半导体衬底100上的单元。可以通过在半导体衬底100中注入第一杂质来形成第一杂质区101。可以通过注入第二杂质到第一杂质区101中来形成第二杂质区103。第一杂质区101和第二杂质区103可以形成PN结二极管。电阻式随机存取存储器可以包括第一金属图样107、氧化膜图样115和第二金属图样119，第一金属图样107、氧化膜图样115和第二金属图样119可以形成在第二杂质区103的上方。
可以在形成于半导体衬底100上方的第一绝缘膜105的第一通道孔105a中形成第一金属图样107。可以在形成于第一绝缘膜105上方的第二绝缘膜113的第二通道孔113a中形成氧化膜图样115。可以在形成于第二绝缘膜113上方的第三绝缘膜117的第三通道孔117a中形成第二金属图样119。
可以在第一杂质区101上方形成第三金属图样109。可以在形成于第一绝缘膜105中的第四通道孔105b中形成第三金属图样109。可以在第一绝缘膜105和第二绝缘膜113之间形成与第三金属图样109接触的第一金属线111。可以在第三绝缘膜117上方形成与第二金属图样119接触的第二金属线120。
半导体衬底100可以包括，例如，用于显示(display)的硅衬底、绝缘体覆硅(silicon-on-insulator)(SOI)衬底、镓砷衬底、硅锗衬底、陶瓷衬底、石英衬底和玻璃衬底。第一杂质可以是，例如，p型杂质，而第二杂质可以是n型杂质。可选地，第一杂质可以是n型杂质，而第二杂质可以是p型杂质。每个第一至第三绝缘膜105、113、117可以包括氧化膜和氮化膜中的至少一个。第一金属图样107、氧化膜图样115和第二金属图样119可以具有相同的横截面尺寸或不同的横截面尺寸。
可以通过将PN结二极管连接至电阻式随机存取存储器来选择性地操作半导体器件的单元。即使当电压为正(+)时，电阻式随机存取存储器的电压-电流特性也具有导通状态(接通状态，onstate)(“0”)和截止状态(断开状态，off state)(“1”)。当电压为负(-)时，ReRAM同样具有导通状态和截止状态，从而提供了大范围的读取电压(reading voltage)Vread。因此，使单元相互隔离是不容易的，从而很难只操作所期望的单元。然而，在本发明实施例中，当PN结二极管连接至电阻式随机存取存储器时，由于电阻式随机存取存储器仅在电压为正时具有导通状态和截止状态，所以容易控制单元。
由于施加至薄膜的特定电压迅速改变薄膜的电阻，所以电阻式随机存取存储器可以用作非易失性存储器。电阻式随机存取存储器不会由于无限的记录(recording)和再现(reproduction)而退化。电阻式随机存取存储器可以在相对高的温度下操作并且是非易失性的以提供极好的数据安全性。
此外，可以以大约10ns至20ns的相对高的速度操作电阻式随机存取存储器。由于其具有单膜结构，所以可以实现高集成和高速度。由于其基本上制造为单层结构，可以通过使用相关的CMOS工艺和集成工艺技术来使能量消耗最小化。
图3至图14示出了显示用于制造根据本发明实施例的半导体器件的方法的横截面图。如图3所示，可以在半导体衬底100上方形成第一光刻胶图样151。然后，可以使用第一光刻胶图样151作为掩膜将离子注入到半导体衬底100中以形成第一杂质区101。可以通过注入n型或p型杂质形成第一杂质区101。
接下来，如图4所示，在去除第一光刻胶图样151之后，可以在具有第一杂质区101的半导体衬底100上方形成第二光刻胶图样152。然后，可以使用第二光刻胶图样152作为掩膜将离子注入到半导体衬底100中以形成第二杂质区103。可以在第一杂质区101中形成第二杂质区103。可以通过注入与注入到第一杂质区101中的杂质相反的杂质来形成第二杂质区103。可以通过注入p型杂质或n型杂质形成第二杂质区103。
如图5所示，在去除第二光刻胶图样152之后，可以在具有第一杂质区101和第二杂质区103的半导体衬底100上形成具有第一通道孔105a和第四通道孔105b的第一绝缘膜105。第一绝缘膜105可以包括氧化膜和氮化膜中的至少一个。第一通道孔105a可以暴露一部分第二杂质区103。第四通道孔105b可以暴露一部分第一杂质区101。
如图6所示，可以在具有第一通道孔105a和第四通道孔105b的第一绝缘膜105上方形成金属膜。可以抛光该金属膜以暴露第一绝缘膜105的上部表面，从而形成分别填充第一通道孔105a和第四通道孔105b的第一金属图样107和第三金属图样109。
第一金属图样107可以由选自由Ni、Zr、Pt、Au、Al、Cu和Ti组成的组的金属或其合金形成。可以通过脉冲激光沉积(PLD)方法、物理气相沉积(PVD)方法、化学气相沉积(CVD)方法或使用PVD和CVD两者的方法来形成金属膜。可以通过化学机械抛光(CMP)方法抛光该金属膜。
如图7所示，可以在第一绝缘膜105上方形成用于形成线的金属膜111a。然后，如图8所示，可以图样化金属膜111a以形成与第三金属图样109接触且在同一方向形成的第一金属线111。
其后，如图9所示，可以在第一绝缘膜105和第一金属线111上方形成第二绝缘膜113。第二绝缘膜113可以包括氧化膜和氮化膜中的至少一个。由于第一金属线111的厚度，第二绝缘膜113的上部表面可能不平坦。因此，如图10所示，为了平坦化可以抛光第二绝缘膜113的上部表面。
如图11所示，可以选择性地蚀刻平坦的第二绝缘膜113，从而在第二绝缘膜113中形成第二通道孔113a以暴露第一金属图样107。如图12所示，可以在具有第二通道孔113a的第二绝缘膜113上方形成氧化膜。然后，可以抛光该氧化膜以暴露第二绝缘膜113的上部表面，从而在第二通道孔113a中形成氧化膜图样115。在形成金属膜之后，可以通过氧化金属膜来形成氧化膜。
然后，如图13所示，可以在具有氧化膜图样115的第二绝缘膜113上方形成第三绝缘膜117。第三绝缘膜117可以具有用于暴露氧化膜图样115的第三通道孔117a。可以在具有第三通道孔117a的第三绝缘膜117上方形成金属膜。可以抛光该金属膜以暴露第三绝缘膜117，从而形成填充于第三通道孔117a中的第二金属图样119。
第二金属图样119可以由选自由Ni、Zr、Pt、Au、Al、Cu和Ti组成的组的金属或其合金形成。可以通过脉冲激光沉积(PLD)方法、物理气相沉积(PVD)方法、化学气相沉积(CVD)方法或使用PVD和CVD两者的方法来形成金属膜。可以通过化学机械抛光(CMP)方法抛光该金属膜。
如图14所示，可以在具有第二金属图样119的第三绝缘膜117上方形成用于形成线的金属膜。可以图样化该金属膜，从而形成与第二金属图样119接触的第二金属线120。可以在与第一金属线111交叉的方向上形成第二金属线120。
图15A是示出了电阻式随机存取存储器的电压-电流特性的曲线图。图15B是示出了根据本发明实施例的电阻式随机存取存储器的电压-电流特性的曲线图。图15A是当通过施加电压至第一金属图样和第二金属图样改变氧化膜图样的电阻时，通过测量包括第一金属图样、氧化膜图样和第二金属图样的电阻式随机存取存储器中的电流量而获得的对比曲线图。
图15B是当通过将PN结二极管101和103连接至包括第一金属图样107、氧化膜图样115和第二金属图样119的电阻式随机存取存储器并在电阻式随机存取存储器107、115和119与PN结二极管101和103之间施加电压来改变氧化膜图样115的电阻时，通过测量电流量而获得的曲线图。
如图15A所示，在对比曲线图中，电阻式随机存取存储器可以根据电阻变化具有导通状态和截止状态。即使电压为正或负，电阻可以根据外部电压的变化而可逆地改变。
即使当电压为正(+)时，电阻式随机存取存储器的电压-电流特性也具有导通状态(“0”)和截止状态(“1”)。当电压为负(-)时，ReRAM同样具有导通状态和截止状态，从而提供了大范围的读取电压(reading voltage)Vread。因此，使单元相互隔离是不容易的，从而很难只操作所期望的单元。
然而，如图15B所示，在根据本发明实施例的曲线图中，当PN结二极管101和103连接至电阻式随机存取存储器107、115和119时，由于仅在电压为正时电阻式随机存取存储器具有导通状态和截止状态，所以很容易控制单元。
在所披露的本发明实施例中可以作各种修改及变形，这对于本领域的技术人员而言是清楚且显而易见的。因此，本发明意在涵盖在所附权利要求及其等同替换的范围内的对本发明的修改和变形。

Claims (20)

1.一种装置，包括:
PN结二极管，形成于半导体衬底上方；
绝缘膜，形成于所述PN结二极管上方且被图样化以具有通道孔；以及
电阻式随机存取存储器，包括与所述PN结二极管的第一区接触的第一金属图样，形成于所述第一金属图样上方的氧化膜图样和形成于所述氧化膜图样上方的第二金属图样，其中所述第一金属图样、所述氧化膜图样和所述第二金属图样形成在所述通道孔中。
2.根据权利要求1所述的装置，其中，所述电阻式随机存取存储器包括:
第一金属线，连接至所述PN结二极管的第二区；以及
第二金属线，连接至所述第二金属图样。
3.根据权利要求1所述的装置，其中，所述PN结二极管包括:
第一杂质区，通过在所述半导体衬底中注入第一杂质形成；以及
第二杂质区，通过注入第二杂质到一部分所述第一杂质区中形成。
4.根据权利要求2所述的装置，其中，所述PN结二极管包括:
第一杂质区，通过注入第一杂质到所述半导体衬底中形成；以及
第二杂质区，通过注入第二杂质到一部分所述第一杂质区中形成。
5.根据权利要求4所述的装置，其中，所述第一杂质是n型杂质，而所述第二杂质是p型杂质。
6.根据权利要求5所述的装置，其中，所述第一金属图样与所述第二杂质区接触，而所述第一金属线连接至所述第一杂质区。
7.根据权利要求1所述的装置，其中，所述绝缘膜包括:
第一绝缘膜，具有第一通道孔和形成于所述第一通道孔中的所述第一金属图样；
第二绝缘膜，形成于所述第一绝缘膜上方并且具有第二通道孔和形成于所述第二通道孔中的所述氧化膜图样；以及
第三绝缘膜，形成于所述第二绝缘膜上方并且具有第三通道孔和形成于所述第三通道孔中的所述第二金属图样。
8.根据权利要求6所述的装置，其中，所述绝缘膜包括:
第一绝缘膜，具有第一通道孔、第四通道孔、形成于所述第一通道孔中的所述第一金属图样和形成于所述第四通道孔中的第三金属图样；
第二绝缘膜，形成于所述第一绝缘膜上方并且具有第二通道孔和形成于所述第二通道孔中的所述氧化膜图样；以及
第三绝缘膜，形成于所述第二绝缘膜上方并且具有第三通道孔和形成于所述第三通道孔中的所述第二金属图样。
9.根据权利要求8所述的装置，其中，所述第一通道孔、所述第二通道孔和所述第三通道孔被排列成一条垂直线。
10.根据权利要求8所述的装置，其中，所述第一金属图样与所述第二杂质区接触，而所述第三金属图样与所述第一杂质区接触。
11.根据权利要求1所述的装置，其中，所述第一金属图样包括Ni、Zr、Pt、Au、Al、Cu和Ti中的至少一种。
12.根据权利要求1所述的装置，其中，所述第二金属图样包括Ni、Zr、Pt、Au、Al、Cu和Ti中的至少一种。
13.一种方法，包括:
通过注入第一杂质到半导体衬底中形成第一杂质区；
通过注入第二杂质到所述第一杂质区中形成第二杂质区；
在所述半导体衬底上方形成第一绝缘膜并且在所述第一绝缘膜中形成第一通道孔以暴露一部分所述第二杂质区；
通过在所述第一绝缘膜上方沉积金属膜并且抛光所述金属膜来在所述第一通道孔中形成第一金属图样；
在所述第一绝缘膜上方形成第二绝缘膜并且在所述第二绝缘膜中形成第二通道孔以暴露所述第一金属图样；
通过在所述第二绝缘膜上方沉积氧化膜并且抛光所述氧化膜来在所述第二通道孔中形成氧化膜图样；
在所述第二绝缘膜上方形成第三绝缘膜并且在所述第三绝缘膜中形成第三通道孔以暴露所述氧化膜图样；以及
通过在所述第三绝缘膜上方沉积金属膜并且抛光所述金属膜来在所述第三通道孔中形成第二金属图样。
14.根据权利要求13所述的方法，包括在所述第一绝缘膜中形成第四通道孔以暴露一部分所述第一杂质区并且在所述第四通道孔中形成第三金属图样。
15.根据权利要求14所述的方法，包括在所述第一绝缘膜上方形成连接至所述第三金属图样的第一金属线。
16.根据权利要求13所述的方法，包括在所述第三绝缘膜上方形成连接至所述第二金属图样的第二金属线。
17.根据权利要求13所述的方法，其中，所述第一杂质是p型杂质，而所述第二杂质是n型杂质。
18.根据权利要求13所述的方法，包括在形成所述第二绝缘膜之后平坦化所述第二绝缘膜。
19.根据权利要求13所述的方法，其中，所述第一金属图样包括Ni、Zr、Pt、Au、Al、Cu和Ti中的至少一种。
20.根据权利要求13所述的方法，其中，所述第二金属图样包括Ni、Zr、Pt、Au、Al、Cu和Ti中的至少一种。
CN200810215631XA 2007-09-07 2008-09-08 半导体器件及其制造方法 Expired - Fee Related CN101383373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070090758 2007-09-07
KR10-2007-0090758 2007-09-07
KR1020070090758A KR100909537B1 (ko) 2007-09-07 2007-09-07 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN101383373A true CN101383373A (zh) 2009-03-11
CN101383373B CN101383373B (zh) 2012-07-18

Family

ID=40430856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810215631XA Expired - Fee Related CN101383373B (zh) 2007-09-07 2008-09-08 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US7670897B2 (zh)
JP (1) JP2009065159A (zh)
KR (1) KR100909537B1 (zh)
CN (1) CN101383373B (zh)
DE (1) DE102008045417A1 (zh)
TW (1) TWI373829B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842897B (zh) * 2007-10-30 2011-11-02 松下电器产业株式会社 非易失性半导体存储装置和其制造方法
KR101661306B1 (ko) 2010-02-23 2016-09-30 삼성전자 주식회사 반도체 소자 및 그 제조방법
TWI480881B (zh) * 2010-08-20 2015-04-11 Chien Shine Chung 單次性可編程記憶體、電子系統、及提供單次性可編程記憶體之方法
KR102262323B1 (ko) * 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP7454454B2 (ja) * 2020-06-18 2024-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608744B1 (en) * 1999-11-02 2003-08-19 Oki Electric Industry Co., Ltd. SOI CMOS input protection circuit with open-drain configuration
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
TW200421988A (en) 2003-04-21 2004-11-01 Nissin Food Products Ltd Instant noodles and method for producing instant noodle dishes
CN100477225C (zh) * 2004-09-09 2009-04-08 松下电器产业株式会社 电阻变化元件及其制造方法
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR100621774B1 (ko) 2005-04-08 2006-09-15 삼성전자주식회사 반도체 메모리 장치에서의 레이아웃구조 및 그에 따른레이아웃 방법
JP5049483B2 (ja) * 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
TWI288730B (en) 2006-03-03 2007-10-21 Chian-Hua Liao Continuous inflatable air tight enclosure and method for manufacturing the same

Also Published As

Publication number Publication date
US20090065759A1 (en) 2009-03-12
KR100909537B1 (ko) 2009-07-27
TW200913172A (en) 2009-03-16
CN101383373B (zh) 2012-07-18
KR20090025705A (ko) 2009-03-11
DE102008045417A1 (de) 2009-04-30
TWI373829B (en) 2012-10-01
JP2009065159A (ja) 2009-03-26
US7670897B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
US7910914B2 (en) Semiconductor memory and method for manufacturing the same
EP1686624B1 (en) Method of fabricating a nonvolatile memory device made of electric resistance material
CN101924062B (zh) 一种存储器装置及用于制造一集成电路装置的方法
US7479671B2 (en) Thin film phase change memory cell formed on silicon-on-insulator substrate
KR20230115965A (ko) 메모리 셀용 다중 게이트 셀렉터 스위치 및 그 형성방법
TW200917475A (en) Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
TW200905873A (en) 4F2 self align fin bottom electrode fet drive phase change memory
CN102013431A (zh) 具有自动对准底电极和二极管存取装置的伞状存储单元
CN101383373B (zh) 半导体器件及其制造方法
US10957370B1 (en) Integration of epitaxially grown channel selector with two terminal resistive switching memory element
US12069964B2 (en) Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10937479B1 (en) Integration of epitaxially grown channel selector with MRAM device
WO2022150315A1 (en) High density spin orbit torque magnetic random access memory
TWI415316B (zh) 一記憶胞存取裝置具有多晶及單晶半導體區域的ｐｎ接面
US10347822B1 (en) Fabrication methods of forming cylindrical vertical SI etched channel 3D switching devices
CN101807596A (zh) 一种自对准半导体存储器结构及其制造方法
CN101800236B (zh) 一种半导体存储器结构及其制造方法
CN113767482B (zh) 竖直选择器stt-mram架构
US10854255B1 (en) Vertical selector stt-MRAM architecture
KR100427716B1 (ko) 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법
US20190206461A1 (en) Cylindrical vertical si etched channel 3d switching devices
TW200838002A (en) Damascene phase change RAM and manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20130908