[go: up one dir, main page]

JP2009049115A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009049115A
JP2009049115A JP2007212651A JP2007212651A JP2009049115A JP 2009049115 A JP2009049115 A JP 2009049115A JP 2007212651 A JP2007212651 A JP 2007212651A JP 2007212651 A JP2007212651 A JP 2007212651A JP 2009049115 A JP2009049115 A JP 2009049115A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
semiconductor device
substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007212651A
Other languages
English (en)
Inventor
Toru Fujita
透 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007212651A priority Critical patent/JP2009049115A/ja
Publication of JP2009049115A publication Critical patent/JP2009049115A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の信頼性を向上できるようにした半導体装置及びその製造方法を提供する。
【解決手段】配線基板３と、配線基板３にフェースダウンで取り付けられた半導体チップ１と、配線基板３と半導体チップ１との間にある接着剤５と、配線基板３と半導体チップ１の側面とに接する樹脂層１５と、を備え、樹脂層１５に含まれる不純物（Ｃｌ-）濃度は２ｍｇ／Ｌ以下である。このような構成であれば、接着剤５に水分が直接付着することを防ぐことができ、また、湿度により樹脂層１５から溶け出す不純物量を少なくすることができる。これにより、水分及び不純物がボイドを伝って半導体装置の内部へ入り込むことを防ぐことができる。
【選択図】図３

Description

本発明は、半導体装置及びその製造方法に関する。
図６（ａ）及び（ｂ）は従来例に係る半導体装置９０の構成例を示す断面図と、その一部を拡大した図である。図６（ａ）に示すように、この半導体装置９０はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の一例であり、半導体チップ８１と、配線基板８３と、半導体チップ８１と配線基板８３との間にあるフィルム状の接着剤８５と、配線基板８３の裏面に設けられた複数個の半田ボール８７、とを含んだ構成となっている。半導体チップ８１はその能動面に突起状電極（以下、バンプともいう。）９１を有し、配線基板８３はその表面から裏面にかけて複数の層からなる配線パターン（図示せず）を有する。この半導体装置９０では、半導体チップ８１は配線基板８３にフェースダウンで取り付けられており、半導体チップ８１のバンプ９１は配線基板８３表面の配線パターンに接合されている。このような実装形態は、フリップチップ実装とも呼ばれており、例えば特許文献１に開示されている。
特開２００４−２８１８９９号公報
ところで、図６（ａ）に示した半導体装置９０を製造する際の、ダイアタッチ工程では、配線基板８３にフィルム状の接着剤８５を配置した後、熱と加重とにより半導体チップ８１を配線基板８３側に押圧する。このとき、接着剤８５は半導体チップ８１下から部分的にはみ出し、このはみ出した部分８５ａからバンプ９１近傍にかけて接着剤８５中に細かなボイド（空隙）ｈが入ってしまうことが多かった。
また、図６（ａ）に示すように、接着剤８５のはみ出した部分８５ａは露出しているため、実際の使用環境下ではこの部分８５ａに水分が直接付着する場合がある。ここで、接着剤８５のはみ出した部分８５ａに水分が付着すると、接着剤８５に含まれる不純物が水分と共にボイドｈに入り込み、ボイドｈを伝って半導体装置９０の内部に入り込んでしまうおそれがあった。上記不純物が水分と共にバンプ９１近傍にまで到達すると、半導体チップ８１の腐食を引き起して信頼性を損なうおそれがあった。
一方、上記の半導体装置９０では、熱膨張係数の違いなどにより、半導体チップ８１と接着剤８５及び配線基板８３間で応力が発生する。この応力の緩和を目的として、図６（ｂ）に示すように、半導体チップ８１の側面８１ａに沿って樹脂層９５を形成する場合がある。この場合、接着剤８５のはみ出した部分８５ａは樹脂層９５で覆われるので剥き出しとはならず、水分が直接付着することを防ぐことができる。しかしながら、図６（ｂ）では、樹脂層９５中の不純物が湿度により溶け出す場合があり、溶け出した不純物は接着剤８５に到達し、さらに、ボイドｈを伝ってバンプ９１近傍にまで到達するおそれがあった。
そこで、この発明はこのような問題に鑑みてなされたものであって、半導体装置の信頼性を向上できるようにした半導体装置及びその製造方法の提供を目的とする。
上記課題を解決するために、発明１の半導体装置は、基板と、第１の面に電極を有する半導体チップであって、前記第１の面が前記基板と対向するように取り付けられた前記半導体チップと、前記基板と前記半導体チップとの間にある第１樹脂と、前記基板と前記半導体チップの側面とに接する第２樹脂と、を備え、前記第２樹脂に含まれる不純物の濃度は２ｍｇ／Ｌ以下であることを特徴とするものである。
ここで、本発明の「第１樹脂」は例えばシート状の接着剤である。「第２樹脂」は例えばエポキシ樹脂であり、当該第２樹脂に含まれる「不純物」は例えば塩素イオン（Ｃｌ-）である。なお、発明１〜４の半導体装置では、第２樹脂は既に硬化後の状態（即ち、固体状態）であり、硬化した状態で不純物濃度が２ｍｇ／Ｌ以下となっている。
発明２の半導体装置は、発明１の半導体装置において、前記第１樹脂は前記半導体チップ下からはみ出した部分を有し、当該はみ出した部分を前記第２樹脂が覆っていることを特徴とするものである。
発明３の半導体装置は、発明１又は発明２の半導体装置において、前記半導体チップの側面全体を前記第２樹脂が覆っていることを特徴とするものである。
発明４の半導体装置は、発明１から発明３の何れか一の半導体装置において、前記半導体チップは、前記第１の面とは反対側の第２の面を有し、前記第２樹脂は前記第２の面を覆っていることを特徴とするものである。
発明５の半導体装置は、発明４の半導体装置において、前記第２樹脂は前記第２の面を全て覆っていることを特徴とするものである。
発明６の半導体装置装置は、発明１から発明３の何れか一の半導体装置において、前記不純物は、塩素イオンであることを特徴とするものである。
発明１〜発明６の半導体装置によれば、第１樹脂は、基板と半導体チップとによって断面視で上下方向から挟まれ、且つ、第２樹脂によって側方から封止される。従って、第１樹脂に水分が直接付着することを防ぐことができる。また、第２樹脂に含まれる不純物濃度は２ｍｇ／Ｌ以下であり、湿度により溶け出す不純物量を少なくすることができる。これにより、水分及び不純物がボイドを伝って半導体装置の内部へ入り込むことを防ぐことができ、半導体チップの腐食を防止することができるので、半導体装置の信頼性向上に寄与することができる。
発明７の半導体装置の製造方法は、第１樹脂を介して、第１の面に電極を有する半導体チップを基板に取り付ける工程であって、前記第１の面が前記基板と対向するように前記半導体チップを前記基板に取り付ける工程と、前記基板と前記半導体チップの側面とに接するように液状の第２樹脂を設ける工程と、前記液状の第２樹脂を硬化させる工程と、を含み、前記液状の第２樹脂を設ける工程では、前記液状の第２樹脂として不純物濃度が２ｍｇ／Ｌ以下の樹脂を使用することを特徴とするものである。
ここで、発明７の半導体装置の製造方法では、液状の第２樹脂の不純物濃度が２ｍｇ／Ｌ以下となっている。この点は発明１〜６の半導体装置と異なる。即ち、発明１〜６では第２樹脂の固体状態における不純物濃度を２ｍｇ／Ｌ以下に規定しているのに対して、発明７では第２樹脂の液体状態における不純物濃度を２ｍｇ／Ｌ以下に規定している。また、発明７の「液状の第２樹脂」が例えば加熱硬化型の樹脂である場合、「所定処理」は加熱処理である。第２樹脂を硬化させる工程では、加熱処理により液状の第２樹脂に含まれる溶媒成分が揮発するため、液状のときと比べて硬化後では第２樹脂の体積が若干減少することが想定される。従って、液状の第２樹脂の不純物濃度が２ｍｇ／Ｌ以下であっても、硬化後の不純物濃度は２ｍｇ／Ｌを若干上回る可能性がある。
発明７の半導体装置の製造方法によれば、第１樹脂に水分が直接付着することを防ぐことができ、また、第２樹脂から溶け出す不純物量を少なくすることができる。従って、水分及び不純物がボイドを伝って半導体装置の内部へ入り込むことを防ぐことができ、半導体チップの腐食を防止することができる。その結果、半導体装置の信頼性向上に寄与することができる。
なお、従来技術では、例えば特許文献１に開示されているように、半導体チップと基板とに挟まれたシート状の接着剤をその側方から樹脂で封止する技術が知られている。しかしながら、従来技術において上記樹脂の不純物濃度は液状で通常５〜６ｍｇ／Ｌであり、これを液状で２ｍｇ／Ｌ以下にわざわざ低減することは今まで行われてこなかった。また、上記樹脂の不純物濃度を液状で２ｍｇ／Ｌ以下にまで低減することのメリットも今まで知られていなかった。
以下、図面を参照しながら、本発明の実施の形態について説明する。
（１）第１実施形態
図１〜図３は本発明の第１実施形態に係る半導体装置１００の製造方法を示す工程図であり、図１（ａ）〜（ｅ）は断面図、図２（ａ）は平面図、図２（ｂ）は図２（ａ）をＸ２−Ｘ´２に沿って切断した断面図、図３（ａ）は平面図、図３（ｂ）は図３（ａ）をＸ３−Ｘ´３に沿って切断した断面図である。
図１（ａ）に示すように、まず始めに、半導体チップ１を用意する。この半導体チップ１はウエーハ工程（前工程）で製造されたものであり、回路素子（図示せず）を有し、半導体チップ１の表面に回路素子と電気的に接続されている電極と、回路素子に繋がり、電極上に設けられた複数のバンプ１１とが形成されている。バンプ１１は半導体チップ１の表面に露出しており、例えば金（Ａｕ）からなる。なお、半導体チップ１の表面には、バンプ１１を避けてパッシベーション膜（図示せず）も形成されている。
次に、図１（ｂ）に示すように、配線基板３を用意する。この配線基板３は例えばインターポーザであり、その表面から裏面にかけて複数の層からなる配線パターン（図示せず）を有する。これら各層の配線パターンは例えばスルーホールによって互いに電気的に接続されている。なお、この配線基板３は、有機系（例えばポリイミド樹脂、エポキシ樹脂）又は無機系（例えばセラミック、ガラス）のいずれの材料であっても良く、これらの複合構造からなるものであっても良い。
次に、図１（ｂ）に示すように、配線基板３表面の、半導体チップ１が取り付けられる領域（以下、チップ取付け領域ともいう。）にフィルム状の接着剤５を貼り付ける。この接着剤５は、例えばＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電フィルム）又はＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）である。ＡＣＦは、例えば熱硬化性のエポキシ樹脂に導電性の粒子を分散させた樹脂である。
次に、図１（ｃ）に示すように、電極が設けられた面若しくはバンプ１１が設けられた面が配線基板３と対向するように、半導体チップ１を配線基板３に取り付ける（ダイアタッチ工程）。ここでは、ボンディングツール（図示しない）を用いて半導体チップ１の表面を配線基板３の表面に押し当てると共に、これら半導体チップ１と配線基板３との間にあるフィルム状の接着剤５を所定の温度に加熱する。これにより、半導体チップ１の表面と配線基板３の表面とが接着し、半導体チップ１が有するバンプ１１と、配線基板３が有する配線パターンとが接合される。
なお、ダイアタッチ工程では、加熱により接着剤５は流動性が高くなっているので、接着剤５の一部が半導体チップ１下からはみ出す場合がある。以後、この接着剤５の半導体チップ１下からはみ出した部分を、はみ出し部分５ａとも呼ぶ。また、ダイアタッチ後は、半導体チップ１の裏面（即ち、能動面とは反対側の面）に製品の名称や番号、商標等をレーザ又はインクジェットプリントで記しても良い。
次に、図１（ｄ）に示すように、配線基板３の裏面に半田ボール７を取り付ける。これら半田ボール７は外部（例えば、半導体装置１００が取り付けられるマザーボード）との電気的コンタクトをとるための球状端子である。この取付け工程では、例えば、配線基板３裏面の所定位置に半田ボール７を搭載し、リフロー炉等で半田ボール７を加熱溶融することによって、半田ボール７を配線基板３が有する配線パターンに接合する。
次に、図１（ｅ）に示すように、半田ボール７が形成された側にシート９を貼付し、この状態で配線基板３をダイシングして半導体装置１００を個片化する（ダイシング工程）。このダイシング工程では、シート９を切らないように配線基板３のみをダイシングする。その後、個片化されたシート９から半導体装置１００を剥がす。シート９に塗布されている接着剤５が例えば紫外線硬化型の場合、シート９に紫外線を照射することでその接着力を無くすことができ、シート９から個々の半導体装置１００を無理なく剥がすことができる。
図２（ａ）及び（ｂ）は、シートから半導体装置１００を剥離した後の図である。図２（ａ）及び（ｂ）に示すように、半導体チップ１と配線基板３との間にはフィルム状の接着剤５が存在し、この接着剤５の半導体チップ１下からはみ出した部分５ａは露出した状態となっている。
次に、図３（ａ）及び（ｂ）において、例えばディスペンスノズル１３から配線基板３の表面に向けて液状の樹脂１５´を吐出し、これを半導体チップ１の側面１ａと配線基板３の表面とに接するように、半導体チップ１の側面に沿って配線基板３上に塗布する。この液状の樹脂１５´は例えば加熱硬化型のエポキシ樹脂である。また、液状の樹脂１５´には不純物濃度が２ｍｇ／Ｌ以下の樹脂を使用する。不純物とは、例えば塩素イオン（Ｃｌ-）である。
次に、例えば、半導体チップ１を含む配線基板３全体に加熱処理を施して、液状の樹脂１５´を硬化させる。これにより、図３（ａ）及び（ｂ）に示すように、配線基板３と半導体チップ１の側面１ａとに接し、且つ、接着剤５の半導体チップ１下からはみ出している部分５ａを隙間なく覆う形状の樹脂層１５を形成する。ここでは、ディスペンスノズル１３から吐出する樹脂１５´の不純物濃度が２ｍｇ／Ｌ以下であるため、硬化後の樹脂層１５の不純物濃度も２ｍｇ／Ｌ以下、若しくは２ｍｇ／Ｌを若干上回る程度となる。また、硬化後の樹脂層１５は耐熱性を有する。なお、側面１ａは、半導体チップ１の、基板と対向する面と、基板と対向する面とは反対側の面と、を繋ぐ面といっても良い。
このように、本発明の第１実施形態によれば、図３（ａ）及び（ｂ）に示すように、シート状の接着剤５は、配線基板３と半導体チップ１とによって断面視で上下方向から挟まれ、且つ、樹脂層５１によって側方から封止される。従って、シート状の接着剤５に水分が直接付着することを防ぐことができる。また、ディスペンスノズル１３から吐出される液状の樹脂１５´の不純物濃度は２ｍｇ／Ｌ以下と極めて低濃度であるため、湿度により樹脂層１５から溶け出す不純物量を少なくすることができる。これにより、水分及び不純物が接着剤５中のボイドを伝って半導体装置１００の内部へ入り込むことを防ぐことができ、半導体チップ１の腐食を防止することができるので、半導体装置１００の信頼性を高めることができる。
この第１実施形態では、配線基板３が本発明の「基板」に対応し、フィルム状の接着剤５が本発明の「第１樹脂」に対応している。また、樹脂１５´が本発明の「液状の第２樹脂」に対応し、樹脂層１５が本発明の「（硬化後の）第２樹脂」に対応している。
なお、上記の第１実施形態では、配線基板３をダイシングした後で液状の樹脂１５´を塗布する場合について説明した。しかしながら、樹脂１５´の塗布はダイシング後に限られることはなく、ダイアタッチ以降の工程であれば、どの工程で実施しても良い。また、樹脂１５´の塗布はディスペンスに限らず、真空モールド等、別の方法を用いても良い。ここで、真空モールドとは、例えば、半導体チップ１を含む配線基板３の表面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内に樹脂１５´を供給する方法のことである。
（２）その他の実施形態
上記の第１実施形態では、シート状の接着剤５を側方から封止するために、樹脂層１５を半導体チップ１の側面に沿って形成する場合について説明したが、本発明の封止はこれに限られるものではない。この点について、図４及び図５を参照しながら説明する。
図４（ａ）及び（ｂ）は、本発明の第２、第３実施形態に係る半導体装置１００の構成例を示す断面図である。図４（ａ）及び（ｂ）において、図１〜図３と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
例えば、図４（ａ）に示すように、半導体チップ１の裏面（基板と対向する面とは反対側の面）を覆うように樹脂層２５を形成しても良い。このとき、樹脂層２５は、半導体チップ１の裏面全てを覆うように形成しても良い。さらに、図４（ｂ）に示すように、半導体チップ１の側面１ａを完全に覆うと共に、半導体チップ１の裏面を完全に露出するように樹脂層３５を形成しても良い。特に、図４（ｂ）に示すような樹脂層３５を形成する場合は、アンダーフィル剤のような流動性の高い樹脂を使用することで樹脂層３５を効率良く形成することが可能である。
アンダーフィル剤を使用して樹脂層３５を形成する場合は、例えば図５（ａ）に示すように、チップ取付け領域を一定距離の余裕を持って囲むことが可能な枠体４１を用意する。この枠体４１は、例えばフッ素樹脂で構成されていることが望ましい。これにより、後の工程で、枠体４１の樹脂層３５からの取り外しが容易となる。次に、図５（ｂ）に示すように、この枠体４１を配線基板３の表面側に被せる。ここでは、枠体４１の中心と、半導体チップ１の中心とが平面視で重なるように、枠体４１の配置を調整しておく。
そして、この枠体４１の内側にアンダーフィル剤を塗布する。ここで、アンダーフィル剤は、例えば、一液性加熱硬化型のエポキシ樹脂である。この塗布工程では、気泡の発生を防ぐために空気の抜け道を確保しながらアンダーフィル剤を塗布する。次に、配線基板３上に供給されたアンダーフィル剤を加熱して硬化させる。硬化したアンダーフィル剤が、図４（ｂ）に示した樹脂層３５である。その後、樹脂層３５から枠体４１を取り外す。
この第２、第３実施形態では、不純物濃度が２ｍｇ／Ｌ以下の液状の樹脂又はアンダーフィル剤を使用して、樹脂層２５、３５を形成する。これにより、水分及び不純物がボイドを伝って半導体装置１００の内部へ入り込むことを防ぐことができ、半導体チップ１の腐食を防止することができる。図４（ａ）に示す第２実施形態では樹脂層２５が本発明の「（硬化後の）第２樹脂」に対応し、図４（ｂ）に示す第３実施形態では樹脂層３５が本発明の「（硬化後の）第２樹脂」に対応している。その他の対応関係は図１〜図３に示した第１実施形態と同じである。
（３）実験結果
半導体装置の試験において、「高温高湿バイアス試験」がある。本試験は高温高湿（例：８５℃、８５％湿度）環境において、半導体チップに絶対最大定格の電圧を印加し続けるものである。求められる信頼性の程度により試験条件は異なり、又耐性も異なる。この試験における本発明の優位性を示すデータを表１に記す。
Figure 2009049115
表１において、「樹脂保護層」とは図１〜図３に示した樹脂層１５のように、半導体チップの側面と配線基板とに接し、シート状の接着剤を側方から封止する樹脂層のことである。また、「Ｃｌ-濃度」は塩素イオン濃度であり、不純物濃度のことである。
また表１において、水準１は樹脂保護層無しのサンプルである。水準２は高不純物濃度の樹脂保護層有りで、樹脂保護層の形成に使用した液状樹脂のＣｌ-濃度が５ｍｇ／Ｌのサンプルである。水準３は低不純物濃度の樹脂保護層有りで、樹脂保護層の形成に使用した液状樹脂のＣｌ-濃度が２ｍｇ／Ｌ以下のサンプルである。このように、水準１はリファレンス、水準２は従来技術、水準３は本発明に係るサンプルである。
表１に示すように、実験結果では、水準１では簡単に不良が発生した。また、水準１と比べて、水準２、３では不良の発生数が少なかった。さらに、水準２では不良の発生数はゼロではなかったが、水準３では不良の発生数がゼロだった。
このような実験結果から本発明者は、樹脂保護層に含まれるＣｌ−の濃度（即ち、不純物濃度）の大小によって不良発生率が異なる、ということを見出した。実験結果から、樹脂保護層における不純物濃度は低ければ低いほど優位であると考えられ、液状樹脂における不純物濃度を２ｍｇ／Ｌ以下にすることで、不良発生数を著しく低減することができるということがわかった。
なお、樹脂保護層の不純物濃度は０ｍｇ／Ｌが最も理想的であると考えられるが、有機物である樹脂保護層において不純物濃度０ｍｇ／Ｌを実現することはほぼ不可能である。このような考えから、本発明では不純物濃度の下限を設定せず、上限のみを２ｍｇ／Ｌ以下に設定した。
第１実施形態に係る半導体装置１００の製造方法を示す工程図。 第１実施形態に係る半導体装置１００の製造方法を示す工程図。 第１実施形態に係る半導体装置１００の製造方法を示す工程図。 第２、第３実施形態に係る半導体装置１００の構成例を示す図。 枠体を用いた樹脂層３５の形成方法を示す図。 従来例に係る半導体装置９０の構成例を示す図。
符号の説明
１ 半導体チップ、３ 配線基板、５ 接着剤、５ａ 接着剤の（半導体チップ下から）はみ出した部分、７ 半田ボール、９ シート、１１ バンプ、１５、２５、３５ （硬化後の）樹脂層、１５´ （液状の）樹脂、４１ 枠体、１００ 半導体装置

Claims (7)

  1. 基板と、
    第１の面に電極を有する半導体チップであって、前記第１の面が前記基板と対向するように取り付けられた前記半導体チップと、
    前記基板と前記半導体チップとの間にある第１樹脂と、
    前記基板と前記半導体チップの側面とに接する第２樹脂と、を備え、
    前記第２樹脂に含まれる不純物の濃度は２ｍｇ／Ｌ以下であることを特徴とする半導体装置。
  2. 前記第１樹脂は前記半導体チップ下からはみ出した部分を有し、当該はみ出した部分を前記第２樹脂が覆っていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップの側面全体を前記第２樹脂が覆っていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記半導体チップは、前記第１の面とは反対側の第２の面を有し、
    前記第２樹脂は前記第２の面を覆っていることを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置。
  5. 前記第２樹脂は前記第２の面を全て覆っていることを特徴とする請求項４に記載の半導体装置。
  6. 前記不純物は、塩素イオンであることを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置。
  7. 第１樹脂を介して、第１の面に電極を有する半導体チップを基板に取り付ける工程であって、前記第１の面が前記基板と対向するように前記半導体チップを前記基板に取り付ける工程と、
    前記基板と前記半導体チップの側面とに接するように液状の第２樹脂を設ける工程と、
    前記液状の第２樹脂を硬化させる工程と、を含み、
    前記液状の第２樹脂を設ける工程では、前記液状の第２樹脂として不純物濃度が２ｍｇ／Ｌ以下の樹脂を使用することを特徴とする半導体装置の製造方法。
JP2007212651A 2007-08-17 2007-08-17 半導体装置及びその製造方法 Withdrawn JP2009049115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007212651A JP2009049115A (ja) 2007-08-17 2007-08-17 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007212651A JP2009049115A (ja) 2007-08-17 2007-08-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009049115A true JP2009049115A (ja) 2009-03-05

Family

ID=40501083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007212651A Withdrawn JP2009049115A (ja) 2007-08-17 2007-08-17 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009049115A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129826A (ja) * 2008-11-28 2010-06-10 Denso Corp 電子装置およびその製造方法
JP2013141027A (ja) * 2013-04-15 2013-07-18 Renesas Electronics Corp 半導体装置
JP2013183054A (ja) * 2012-03-02 2013-09-12 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8710651B2 (en) 2009-10-14 2014-04-29 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JPH10125834A (ja) * 1996-10-23 1998-05-15 Nec Corp 半導体素子の放熱構造
JP2000327884A (ja) * 1999-03-17 2000-11-28 Shin Etsu Chem Co Ltd フリップチップ型半導体装置用アンダーフィル材
JP2005086040A (ja) * 2003-09-09 2005-03-31 Sony Chem Corp 電子部品の実装方法
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
WO2007032406A1 (ja) * 2005-09-15 2007-03-22 Hitachi Chemical Company, Ltd. 封止充填剤用樹脂組成物、それを用いたフリップチップ実装方法及びフリップチップ実装品
WO2007116979A1 (ja) * 2006-04-12 2007-10-18 Hitachi Chemical Company, Ltd. 封止充填剤用樹脂組成物、それを用いたフリップチップ実装法及びフリップチップ実装品

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JPH10125834A (ja) * 1996-10-23 1998-05-15 Nec Corp 半導体素子の放熱構造
JP2000327884A (ja) * 1999-03-17 2000-11-28 Shin Etsu Chem Co Ltd フリップチップ型半導体装置用アンダーフィル材
JP2005086040A (ja) * 2003-09-09 2005-03-31 Sony Chem Corp 電子部品の実装方法
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
WO2007032406A1 (ja) * 2005-09-15 2007-03-22 Hitachi Chemical Company, Ltd. 封止充填剤用樹脂組成物、それを用いたフリップチップ実装方法及びフリップチップ実装品
WO2007116979A1 (ja) * 2006-04-12 2007-10-18 Hitachi Chemical Company, Ltd. 封止充填剤用樹脂組成物、それを用いたフリップチップ実装法及びフリップチップ実装品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129826A (ja) * 2008-11-28 2010-06-10 Denso Corp 電子装置およびその製造方法
US8710651B2 (en) 2009-10-14 2014-04-29 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2013183054A (ja) * 2012-03-02 2013-09-12 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2013141027A (ja) * 2013-04-15 2013-07-18 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
US7554205B2 (en) Flip-chip type semiconductor device
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
US8222748B2 (en) Packaged electronic devices having die attach regions with selective thin dielectric layer
JP2005064362A5 (ja)
JP2015106617A (ja) 基板接合方法、バンプ形成方法及び半導体装置
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
KR20170141067A (ko) 플립 칩
JP2009049115A (ja) 半導体装置及びその製造方法
JPWO2008120564A1 (ja) 電子部品の実装構造、及び電子部品の実装方法
JP2010050262A (ja) 半導体装置及びその製造方法
WO2006035541A1 (ja) 半導体装置
JP2010135501A (ja) 半導体装置の製造方法
JP3501281B2 (ja) 半導体装置
JP5020051B2 (ja) 半導体装置
JP4324773B2 (ja) 半導体装置の製造方法
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JP2003297977A (ja) 電子部品の製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2005217295A (ja) 半導体装置の製造方法
JP4696712B2 (ja) 半導体装置
JPH11274235A (ja) 半導体装置およびその製造方法
JP4436748B2 (ja) 半導体装置およびその実装方法
JP5024137B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120202