[go: up one dir, main page]

JP2013183054A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2013183054A
JP2013183054A JP2012046329A JP2012046329A JP2013183054A JP 2013183054 A JP2013183054 A JP 2013183054A JP 2012046329 A JP2012046329 A JP 2012046329A JP 2012046329 A JP2012046329 A JP 2012046329A JP 2013183054 A JP2013183054 A JP 2013183054A
Authority
JP
Japan
Prior art keywords
cap
lid member
semiconductor device
leads
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012046329A
Other languages
English (en)
Other versions
JP5956783B2 (ja
Inventor
Noriyuki Takahashi
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012046329A priority Critical patent/JP5956783B2/ja
Priority to TW102106787A priority patent/TWI627684B/zh
Priority to US13/777,219 priority patent/US8841166B2/en
Priority to CN201310067465.4A priority patent/CN103295922B/zh
Publication of JP2013183054A publication Critical patent/JP2013183054A/ja
Priority to US14/464,401 priority patent/US20140353812A1/en
Application granted granted Critical
Publication of JP5956783B2 publication Critical patent/JP5956783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】樹脂封止型の半導体装置の信頼性を向上させる。
【解決手段】半導体チップ１、６および複数のワイヤ５を覆うようにキャップ（蓋部材）１１を配置した後、キャップ１１により形成された空間内に樹脂７ｐを供給して半導体チップ１、６および複数のワイヤ５を覆う封止体７を形成する。また、封止体７を形成する工程では、平面視においてキャップ１１の角部に形成された開口部から樹脂７ｐを供給する。封止体７はキャップ１１の角部において露出するが、封止体７の露出部からワイヤ５までの距離を遠ざけることができる。
【選択図】図３０

Description

本発明は、半導体装置およびその製造技術に関し、例えば半導体チップを樹脂からなる封止体で覆った半導体装置に適用して有効な技術に関するものである。
特開平４−１５７７５７号公報（特許文献１）には、プリント基板上に搭載した半導体チップをアルミキャップで覆い、アルミキャップの中央部から樹脂を充填することが記載されている。
また、特開２０１０−８０９３１号公報（特許文献２）には、放熱板と蓋体とで形成される内部空間に電子部品を配置し、内部空間に樹脂を充填することが記載されている。
特開平４−１５７７５７号公報 特開２０１０−８０９３１号公報
本願発明者は、半導体チップを樹脂で封止する、所謂、樹脂封止型の半導体装置（半導体パッケージ）について検討を行い、以下の課題を見出した。すなわち、樹脂封止型の半導体装置が高温（例えば１７５℃〜２５０℃程度）雰囲気中に晒されると、樹脂からなる封止体の表面が劣化して信頼性低下の原因になることが判った。
本願において開示される実施の形態は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性を向上させる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願の一態様である半導体装置の製造方法は、半導体チップおよび複数のワイヤを覆うように蓋部材を配置した後、前記蓋部材により形成された空間内に樹脂を供給して前記半導体チップおよび前記複数のワイヤを覆う封止体を形成する。また、前記封止体を形成する工程では、平面視において前記蓋部材の角部の位置から前記樹脂を供給するものである。
また、本願の別の態様である半導体装置の製造方法は、半導体チップおよび複数のワイヤを封止する封止体を形成した後、前記封止体を覆うように蓋部材を配置する。また、前記蓋部材は、第１蓋部材と、前記第１蓋部材と重ね合わせることで前記封止体を収容する空間を形成する第２蓋部材と、を有する。また、平面視において、前記第１蓋部材と前記第２蓋部材の周縁部に配置される接着部は全周に亘って封着されるものである。
本願において開示される代表的な実施の形態によって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本願において開示される代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態である半導体装置の上面側を示す平面図である。 図１に示す半導体装置の下面側を示す平面図である。 図１に示す半導体装置の側面図である。 図１のＡ−Ａ線に沿った断面図である。 図１のＢ−Ｂ線に沿った断面図である。 図１に示す半導体装置の上キャップを透視して内部構造を示す透視平面図である。 図６の一部の拡大平面図である。 図４または図５に示すキャップを示す断面図である。 図６のＡ−Ａ線に沿った断面図である。 図１に示す半導体装置の組み立てフローを示す説明図である。 図１０に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図である。 図１１に示す複数の製品形成領域のうち、１つの製品形成領域周辺の拡大平面図である。 図１２のＡ−Ａ線に沿った拡大断面図である。 図１２に示すダイパッド上に接着材を介して半導体チップを搭載した状態を示す拡大平面図である。 図１４のＡ−Ａ線に沿った拡大断面図である。 図１４に示す半導体チップ上に接着材を介して別の半導体チップを搭載した状態を示す拡大平面図である。 図１６のＡ−Ａ線に沿った拡大断面図である。 図１６に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図である。 図１８のＡ−Ａ線に沿った拡大断面図である。 図１８に示す複数のリード上にキャップを接着固定した状態を示す拡大平面図である。 図２０のＡ−Ａ線に沿った拡大断面図である。 図２０に示すリードフレームの上下を反転させた状態を示す拡大平面図である。 図２２のＡ−Ａ線に沿った拡大断面図である。 図１８に示すキャップおよび複数のリード上に封着材を塗布した状態を示す拡大平面図である。 図２４のＡ−Ａ線に沿った拡大断面図である。 図２４に示す封着材を介して実装面側のキャップを接着固定した状態を示す拡大平面図である。 図２６のＡ−Ａ線に沿った拡大断面図である。 図２６のＢ−Ｂ線に沿った拡大断面図である。 図２０に示すリードフレームの製品形成領域に、封止体を形成した状態を示す拡大平面図である。 図２９のＡ−Ａ線に沿った拡大断面図である。 図２９に示すＢ−Ｂ線に沿った断面において、キャップが形成する空間内に、封止用の樹脂を供給する状態を示す拡大断面図である。 図２９に示すアウタリード部を切断し、成形した状態を示す拡大平面図である。 図３２に示す製品形成領域をリードフレームの枠部から切り離し、個片化した状態を示す拡大平面図である。 図２に対する変形例である半導体装置の下面側を示す平面図である。 図４に対する変形例である半導体装置の断面図である。 図５に対する変形例である半導体装置の断面図である。 図６に対する変形例である半導体装置の透視平面図である。 図１０に対する変形例である半導体装置の組み立てフローを示す説明図である。 図１２に対する変形例であるリードフレームを示す拡大平面図である。 図１３に対する変形例であるリードフレームを示す拡大断面図である。 図２７に対する変形例を示す拡大断面図である。 図１０に対する変形例である半導体装置の組み立てフローを示す説明図である。 図４に対する他の変形例である半導体装置の断面図である。 図５に対する他の変形例である半導体装置の断面図である。 図４３に対する変形例である半導体装置の断面図である。 図４２に示す封止体形成工程において、図１８に示すリードフレームに封止体を形成した状態を示す拡大平面図である。 図１に対する変形例を示す平面図である。 図３１に対する変形例を示す拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態１）
＜半導体装置の構成＞
まず、本実施の形態の半導体装置の構成について説明する。図１は本実施の形態の半導体装置の上面側を示す平面図、図２は図１に示す半導体装置の下面側を示す平面図、図３は、図１に示す半導体装置の側面図である。また、図４は、図１のＡ−Ａ線に沿った断面図、図５は、図１のＢ−Ｂ線に沿った断面図である。また、図６は、図１に示す半導体装置の上キャップを透視して内部構造を示す透視平面図である。また、図７は図６の一部の拡大平面図である。また、図８は図４または図５に示すキャップを示す断面図である。また、図９は、図６のＡ−Ａ線に沿った断面図である。
本実施の形態の半導体装置１０は、基材としてリードフレームを用い、リードフレームのチップ搭載部上に半導体チップが搭載されたリードフレームタイプの半導体パッケージである。本実施の形態ではリードフレームタイプの半導体装置の一例として、図１および図２に示すように、パッケージの外観が平面視において四辺形を成し、四辺のそれぞれに複数のリードが配置された、ＱＦＰ（Quad Flat Package）型の半導体装置１０を取り上げて説明する。
＜外観構造＞
まず、半導体装置１０の外観構造について説明する。図１に示す上面側の上キャップ（蓋部材）１２は、外面（上面）１２ａおよび外面１２ａの周囲に配置される側面１２ｃを有し、平面視において四角形（四辺形）を成す。上キャップ１２は周縁部に以下の四辺（四つの主辺）を備えている。すなわち、上キャップ１２は、周縁部に、Ｘ方向に沿って延びる辺（主辺）１２ｈ１、辺１２ｈ１と交差（直交）するＹ方向に沿って延びる辺（主辺）１２ｈ２、辺１２ｈ１と対向する辺（主辺）１２ｈ３、および辺（主辺）１２ｈ２と対向する辺１２ｈ４を備える。また、上キャップ１２は、辺１２ｈ１、辺１２ｈ２、辺１２ｈ３、辺１２ｈ４が交差する領域に位置する四つの角部１２ｋを備える。詳しくは、上キャップ１２は、辺１２ｈ１と辺１２ｈ２が交差する領域に角部１２ｋ１を備える。また、上キャップ１２は、辺１２ｈ３と辺１２ｈ４が交差する領域に角部１２ｋ２を備える。また、上キャップ１２は、辺１２ｈ１と辺１２ｈ４が交差する領域に角部１２ｋ３を備える。また、上キャップ１２は、辺１２ｈ２と辺１２ｈ３が交差する領域に角部１２ｋ４を備える。
上キャップ１２の角部１２ｋとは、上キャップ１２の四辺（四つの主辺）のうち、交差する任意の二辺（二つの主辺）の交点である角の周辺領域を含んでいる。厳密には、図１に示すように、上キャップ１２の角部１２ｋは、一部が面取り加工されているので、主辺の交点は上キャップ１２の角部１２ｋよりも外側に配置される。しかし、面取り加工部は、主辺の長さと比較して十分に小さいため、本願では、面取り加工部の中心を上キャップ１２の角と見做して説明する。つまり、本願においては、上キャップ１２の四辺（四つの主辺）のうち、任意の二辺（二つの主辺）が交差する領域であって、該領域が面取り加工されている場合にはその面取り加工部が角部１２ｋに相当し、該領域が面取り加工されていない場合には、任意の二辺（二つの主辺）の交点が角部１２ｋに相当する。以下、本願において、キャップの角部と説明するときは、特に異なる意味、内容で用いている旨を明記した場合を除き、上記と同様の意味、内容として用いる。
また、図２に示すように、下面（実装面）側の下キャップ（蓋部材）１３は、外面（下面）１３ｂおよび外面１３ｂの周囲に配置される側面１３ｃを有し、平面視において四角形（四辺形）を成す。下キャップ１３は周縁部に以下の四辺（四つの主辺）を備えている。すなわち、下キャップ１３は、Ｘ方向に沿って延びる辺（主辺）１３ｈ１、辺１３ｈ１と交差（直交）するＹ方向に沿って延びる辺（主辺）１３ｈ２、辺１３ｈ１と対向する辺（主辺）１３ｈ３、および辺（主辺）１３ｈ２と対向する辺１３ｈ４を備える。また、下キャップ１３は、辺１３ｈ１、辺１３ｈ２、辺１３ｈ３、辺１３ｈ４が交差する領域に位置する四つの角部１３ｋを備える。詳しくは、下キャップ１３は、辺１３ｈ１と辺１３ｈ２が交差する領域に角部１３ｋ１を備える。また、下キャップ１３は、辺１３ｈ３と辺１３ｈ４が交差する領域に角部１３ｋ２を備える。また、下キャップ１３は、辺１３ｈ１と辺１３ｈ４が交差する領域に角部１３ｋ３を備える。また、下キャップ１３は、辺１３ｈ２と辺１３ｈ３が交差する領域に角部１３ｋ４を備える。下キャップ１３の角部１３ｋの定義は前記した上キャップ１２の角部１２ｋと同様なので、重複する説明は省略する。
また、図３に示すように上キャップ１２の側面１２ｃおよび下キャップ１３の側面１３ｃはそれぞれ傾斜面になっている。また、上キャップ１２および下キャップ１３のそれぞれは、側面１２ｃ、１３ｃの外側（側面１２ｃ、１３ｃよりも周縁部側）に突出するフランジ部（突出部、接着領域）１２ｅ、１３ｅを有している。図１および図２に示すようにフランジ部１２ｅ、１３ｅは、側面１２ｃ、１３ｃの周囲を囲むように上キャップ１２、下キャップ１３の周縁部に形成されている。半導体装置１０では、上キャップ１２のフランジ部１２ｅの内面（下面、図４に示す接着面１２ｆ）側と下キャップ１３のフランジ部１３ｅの内面（上面、図４に示す接着面１３ｆ）側を互いに対向させ、さらに、封着材１４を介してリード３に各フランジ部１２ｅ、１３ｅを接着することで、封止体７を覆うキャップ（蓋部材、部材）１１を構成する。
また、図１および図２に示すように、半導体装置１では、キャップ１１の各辺（各主辺）に沿って、それぞれ複数のリード３が配置されている。詳しくは、図１に示す上キャップ１２の辺１２ｈ１、１２ｈ２、１２ｈ３、１２ｈ４のそれぞれに沿って複数のリード３（リード群）が配置されている。言い換えれば、図２に示す下キャップ１３の辺１３ｈ１、１３ｈ２、１３ｈ３、１３ｈ４のそれぞれに沿って複数のリード３（リード群）が配置されている。また、図３に示すように各辺に沿ったリード群の配列端部には、吊りリード８が配置される。
複数のリード３（および吊りリード８）は、それぞれ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）、または銅合金からなる基材の表面に例えばニッケル（Ｎｉ）またはニッケル・パラジウムからなる金属膜（図示は省略）が形成された積層金属膜から成る。なお、ニッケル・パラジウムとは、ニッケル（Ｎｉ）とパラジウム（Ｐｄ）の合金からなる金属膜の構成材料を指す。以下ではこのニッケルとパラジウムの合金をニッケル・パラジウムまたはＮｉ／Ｐｄ、ニッケル・パラジウムから成る金属膜（めっき膜）をニッケル・パラジウム膜と記載する。
また、図４に示すように、複数のリード３は、上キャップ１２と下キャップ１３の間から外側に突出し、キャップ１１から露出している。複数のリード３の露出部（アウタリード部３ｂ）はキャップ１１の外側で、下キャップ１３側に向かってガルウィング状に成形され（折り曲げられ）、複数のリード３の下端の位置は、下キャップ１３の外面１３ｂの位置よりも低い位置に配置される。
また、リード３のキャップ１１からの露出部（アウタリード部３ｂ）には、金属膜ＭＭが形成され、前記した基材の下面を覆っている。金属膜ＭＭは、例えば、リード３を図示しない実装基板側の端子と接合する際に接合材となる半田材の濡れ性を向上させる金属膜であって例えば、金属膜ＭＭは、前記したニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）から成る。なお、このニッケル膜あるいはニッケル・パラジウム膜は、ダイパッド２、リード３、あるいはキャップ１１と封止体７の密着性を向上させる密着性改善膜としても機能する。そのため、リード３のキャップ１１からの露出部（アウタリード部３ｂ）にまで、ニッケル膜あるいはニッケル・パラジウム膜を形成しなくても良いが、前記した半田材の濡れ性を向上するためには、別途、リード３のアウタリード部３ｂに金属膜（外装めっき膜）ＭＭを形成する必要がある。
＜内部構造＞
次に、半導体装置１０の内部構造について説明する。図４に示すように、半導体装置１０は、半導体チップ１、半導体チップ６、ダイパッド（チップ搭載部）２、およびダイパッド２の周囲に配置された複数のリード３を有している。また、半導体装置１０は、半導体チップ１と複数のリード３を電気的に接続する複数のワイヤ５を有している。また、半導体装置１０は、半導体チップ１、６、および複数のワイヤ５を封止する封止体７を有している。また半導体装置１０は封止体７を覆うキャップ（蓋部材）１１を有している。
図４に示すように、半導体チップ１は表面（主面、上面）１ａ、表面１ａの反対側に位置する裏面（主面、下面）１ｂ、および表面１ａと裏面１ｂの間に位置する側面１ｃを有している。表面１ａには、半導体チップ１の電極である複数のパッド（電極、ボンディングパッド）１ｐが形成される。この複数のパッド１ｐは、図示しない半導体基板の主面（半導体素子形成面）に形成された複数の半導体素子（図示は省略）と電気的に接続され、電気回路（図示は省略）を構成する。また、半導体チップ６は、表面（主面、上面）６ａ、表面６ａの反対側に位置する裏面（主面、下面）６ｂ、および表面６ａと裏面６ｂの間に位置する側面６ｃを有している。表面６ａには、半導体チップ６の電極である複数のパッド６ｐが形成される。この複数のパッド６ｐは、図示しない半導体基板の主面（半導体素子形成面）に形成された、複数の半導体素子（図示は省略）と電気的に接続され、電気回路（図示は省略）を構成する。
図４〜図７に示す例では、半導体装置１０は複数の半導体チップ（半導体チップ１、６）を有し、半導体チップ６の表面６ａ上に半導体チップ１が搭載されている。言い換えれば、半導体装置１０は複数の半導体チップが積層して搭載された半導体装置である。半導体チップ６は、接着材（ダイボンド材）Ｓ１を介してダイパッド２上に搭載され、半導体チップ１は接着材（ダイボンド材）Ｓ２を介して半導体チップ１の表面１ａ上に搭載されている。図４に示すように半導体チップ６は、裏面６ｂがダイパッド２の上面２ａと対向するように、所謂、フェイスアップ実装方式により搭載されている。また、半導体チップ１は、裏面１ｂが半導体チップ６の表面６ａと対向するように、所謂、フェイスアップ実装方式により搭載されている。
接着材Ｓ１は、ダイパッド２の上面２ａに半導体チップ６を固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂からなるペースト状の樹脂接着材を塗布して半導体チップ６を接着した後、熱硬化させることにより固定する。また、接着材Ｓ２も半導体チップ１を半導体チップ６上に固定するための部材であるが、半導体チップ６のパッド６ｐに接着材Ｓ２の一部が付着して、後述するワイヤボンディング工程において、パッド６ｐにワイヤ５を接続することが困難となることを抑制する観点から、接着材Ｓ２はフィルム状の接着材とすることが好ましい。フィルム状の接着材は、ペースト状の接着材ほどの流動性を有していないため、この接着材が配置される領域からその周囲に広がらない点で好ましい。フィルム状の接着材は、例えば、基材上に接着層が形成された構成であり、ＤＡＦ（Die Attach Film）と呼ばれ、半導体チップ上に別の半導体チップを積層する接着材として一般に使用されているものを使用することができる。
このように一つのパッケージ（半導体装置）内に複数の半導体チップを搭載する構造例として、ＳＩＰ（System In Package）と呼ばれる半導体装置がある。ＳＩＰ構造の半導体装置では、複数の半導体チップを互いに電気的に接続することでシステムを構成する。例えば、図６に示す半導体チップ１にはメモリ回路が形成され、半導体チップ６には半導体チップ１のメモリ回路を制御する制御回路が形成される。このように一つのパッケージ内に複数の半導体チップを搭載してシステムを構成することで、実装面積を低減することができる。ただし、半導体チップの数は２個には限定されず、変形例としては例えば１個の半導体チップを搭載する場合（図示は省略）、あるいは３個以上の半導体チップを搭載する場合（図示は省略）にも適用することができる。
半導体チップ６を搭載するダイパッド２は、リード３（および吊りリード８）と同じ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）、または銅合金からなる基材の表面に例えばニッケル（Ｎｉ）またはニッケル・パラジウムからなる金属膜（図示は省略）が形成された積層金属膜から成る。図６に示すようにダイパッド２のチップ搭載面である上面２ａは平面視において円形の形状を成し、半導体チップ６の表面６ａよりも面積が小さくなっている。このため、図４に示すように、半導体チップ６の裏面６ｂは一部がダイパッド２から露出し、封止体７と密着する。このように半導体チップ６の裏面６ｂの一部を封止体７と密着させることで、封止体７と半導体チップ６の接着強度を向上させることができる。ただし、ダイパッド２のチップ搭載面の面積および形状は上記に限定されず、例えば半導体チップ６の裏面６ｂの面積よりも大きい四角形の平面形状とすることができる。
また、ダイパッド２は、複数の吊りリード８により支持される。図５に示すように吊りリード８は一方の端部がダイパッド２に連結され、角部１２ｋ、１３ｋに向かって延びる。本実施の形態では、図６に示すように、吊りリード８は角部１２ｋとダイパッド２の間で複数に（図６では二又に）分岐し、分岐した各端部が上キャップ１２（図１参照）の各辺１２ｈ１、１２ｈ２、１２ｈ３、１２ｈ４において、キャップ１１（図３参照）から露出する。言い換えれば、吊りリード８は、ダイパッド２から角部１２ｋに向かって延びるが、上キャップ１２の角部１２ｋを避けるように配置される。更に言い換えれば、吊りリード８は、角部１２ｋとリード３の間でキャップ１１から露出する。詳細は後述するが、角部１２ｋとダイパッド２の間で吊りリード８を複数に分岐させることで、吊りリード８は、クラック進展を阻害するストッパとして機能する。また、角部１２ｋに吊りリード８を配置しない構造を採用することで半導体装置１０の製造工程において、角部１２ｋから（詳しくは図５に示す角部１２ｋ１と１３ｋ１の間の開口部から）効率的に樹脂を供給することができる。
また、図４に示すように半導体チップ１は、複数のワイヤ（導電性部材、金属線）５を介して複数のリード３と電気的に接続される。詳しくは、ワイヤ５ｂの一方の端部が半導体チップ６のパッド６ｐに接合され、他方の端部がリード３に接合される。これにより、半導体チップ６は、ワイヤ５を介してリード３と電気的に接続される。また、上段側の半導体チップ１は、複数のワイヤ５を介して下段側の半導体チップ６と電気的に接続されている。詳しくは、ワイヤ５ａの一方の端部が半導体チップ６のパッド６ｐに接合され、他方の端部が半導体チップ１のパッド１ｐに接合される。これにより、半導体チップ１は、ワイヤ５ａを介して半導体チップ６と電気的に接続される。言い換えると、半導体チップ１は半導体チップ６を介してリード３と電気的に接続される。ただし、図６に対する変形例としては、半導体チップ１とリード３を、ワイヤ５を介して電気的に接続する場合（図示は省略）にも適用できる。
また、図４に示すように半導体チップ１、６および複数のワイヤ５は、樹脂から成る封止体７により封止されている。封止体７によりワイヤ５を封止することで、ワイヤ５を保護し、酸化や変形による電気的特性劣化を防止ないしは抑制できる。また、ワイヤ５を封止体７で封止することにより、隣り合うワイヤ５同士が接触することを防止ないしは抑制できる。封止体７の構成材料は特に限定されないが、例えばエポキシ系の熱硬化性樹脂に、シリカなどのフィラ材（粒子）を添加した樹脂製封止材料を用いることができる。
ここで、封止体７を形成すれば、図４に示すキャップ１１を形成しなくてもワイヤ５を保護することはできる。しかし、本願発明者の検討によれば、キャップ１１を形成しない場合、例えば１７５℃〜２５０℃程度の高温環境下において、封止体７にクラックが発生する場合があることが判った。詳しくは、本願発明者は、１７５℃、２００℃、および２５０℃の高温環境下に図４に示すキャップ１１を形成しない状態の半導体装置を放置して高温耐性を評価した。この結果、封止体７の表面にクラックが発生することを確認した。また、封止体７の表面に発生したクラックを起点として、クラックが封止体７の内部に向かって進展することを確認した。つまり、クラックの発生場所、およびクラックの進展の程度によっては、クラックがワイヤ５、ワイヤ５とパッド１ｐ、６ｐとの接合部、あるいは半導体チップ１、６まで到達し、半導体装置の信頼性が低下（電気的特性が低下）する原因となる。
上記の現象は、以下のメカニズムにより発生したと考えられる。すなわち、封止体７の表面温度が高温になると、封止体７の表面部分において酸化による重合の解裂が発生する。また、重合の解裂とともに解重合が発生する。この封止体７の表面において、この解重合が不均一に発生すると、表面に歪みが生じ、この歪みに起因してクラックが発生すると考えられる。
近年、樹脂封止型の半導体装置は、様々な用途に適用されており、例えば自動車に搭載される半導体装置として使用される場合がある。自動車搭載用とする場合には、例えば携帯電話機に搭載する場合と比較して、使用環境温度が高温になる場合がある。したがって、上記した１７５℃〜２５０℃程度の高温環境下において、樹脂封止型の半導体装置の信頼性を確保する技術が必要となる。
また、クラックが発生した場合でもワイヤ５、ワイヤ５とパッド１ｐ、６ｐとの接合部、あるいは半導体チップ１、６までクラックが到達する事を防止する方法として、封止体７の厚さを厚くして、表面からワイヤ５までの距離を長くする方法も考えられる。しかし、半導体装置に対しては薄型化の要求もあり、封止体７の表面からワイヤ５までの距離は短くなる傾向がある。特に本実施の形態のように複数の半導体チップ１、６を積層した半導体装置の場合上段側の半導体チップ１に接続されるワイヤ５と封止体７の表面の距離は近くなる。
以上の知見から本願発明者はさらに検討を行い、図４に示すように封止体７をキャップ１１で覆う構成を見出した。キャップ１１は、半導体装置１０の実装面側に配置される下キャップ（実装面側蓋部材、部材、キャップ）１３と、半導体装置１０の実装面とは反対側に配置される上キャップ（上面側蓋部材、部材、キャップ）１２を有する。また、上キャップ１２と下キャップ１３の周縁部を封着材１４を介して接着固定することで、封止体７を収容する空間を備えるキャップ１１を構成する。
図８に示すように、上キャップ１２は、外面（上面、露出面）１２ａ、外面１２ａの反対側に位置する内面（下面）１２ｂ、および外面１２ａの周囲に配置される側面（外面）１２ｃを有している。また、上キャップ１２は、内面（下面）１２ｂ側の略中央部に配置される窪み部（空間形成部）１２ｄを有する。また、上キャップ１２は、窪み部１２ｄの周囲に配置されるフランジ部（突出部、接着領域）１２ｅを有し、フランジ部１２ｅの下面側は図４に示すように封着材１４を接着する接着面１２ｆとなっている。
また、下キャップ１３は、外面（下面、露出面、実装面）１３ｂ、外面１３ｂの反対側に位置する内面（上面）１３ａ、および外面１３ｂの周囲に配置される側面（外面）１３ｃを有している。また、下キャップ１３は、内面（上面）１３ａ側の略中央部に配置される窪み部（空間形成部）１３ｄを有する。また、下キャップ１３は、窪み部１３ｄの周囲に配置されるフランジ部（突出部、接着領域）１３ｅを有し、フランジ部１３ｅの上面側は図４に示すように封着材１４を接着する接着面１３ｆとなっている。
図８に示すような上キャップ１２、下キャップ１３の形状（窪み部１２ｄ、１３ｄやフランジ部１２ｅ、１３ｅを有する形状）は、例えば、金属板にプレス加工を施すことで塑性変形させて成形することができる。
図４に示すように、キャップ１１は、上キャップ１２の接着面１２ｆと下キャップ１３の接着面１３ｆを対向させ、封着材１４を介して各接着面１２ｆ、１３ｆをリード３に接着することで、半導体チップ１、半導体チップ６および複数のワイヤ５を、窪み部１２ｄ、１３ｄが形成する空間内に配置する。また、窪み部１２ｄ、１３ｄが形成する空間により、封止体７を覆う。また、上キャップ１２の窪み部１２ｄの周囲にフランジ部１２ｅを、下キャップ１３の窪み部１３ｄの周囲にフランジ部１３ｅを設けることで、封着材１４による接着領域の面積を広くすることができる。このため、上キャップ１２と下キャップ１３の接着強度を向上させることができる。
また、封止体７をキャップ１１で覆うことにより、キャップ１１を放熱部材（放熱板）として機能させ、封止体７の表面温度の上昇を抑制することができる。つまり、図４に示す半導体装置１０を、例えば１７５℃〜２５０℃程度の高温環境下に放置した場合、キャップ１１の温度は上昇する。しかし、キャップ１１を封止体７よりも輻射効率が大きい材料で構成すれば、キャップ１１の熱の一部はキャップ１１の表面から外部に輻射熱として放熱される。また、封止体７とキャップ１１を密着させることにより、封止体７からキャップ１１に熱が伝達される。この結果、封止体７の表面温度の上昇を抑制できる。そして、封止体７の表面温度の上昇を抑制すれば、前記した歪みの発生を抑制できるので、クラックの発生を抑制できる。つまり、半導体装置１０は、封止体７の熱を、キャップ１１を介して半導体装置１０の外部に放出することにより、クラックの発生を抑制し、信頼性を向上させることができる。
キャップ１１を放熱部材として機能させる観点からは、キャップ１１の輻射率が、封止体７の輻射率よりも大きければキャップ１１を形成しない場合と比較して放熱性を向上させることができる。樹脂から成る封止体７よりも輻射率が高い材料としては、金属材料や、セラミック材料などが挙げられる。また、製造工程において、加工を容易にする観点からは、金属材料でキャップ１１を形成することが好ましい。また、封止体７との接触界面からの熱伝達率を向上する観点からは、金属材料にすることが好ましい。熱伝達率、輻射率（つまり、放熱特性）を向上させる観点から特に好ましいキャップ１１の構成材料としては、例えば銅、または銅合金が挙げられる。
また、半導体装置１０のように封止体７とキャップ１１を密着させる場合、線膨張係数の違いに起因する歪みの発生を抑制する観点から封止体７の線膨張係数とキャップ１１の線膨張係数を揃えることが好ましい。封止体７は、前記したようにシリカなどのフィラ材が添加され、半導体チップ１、６との線膨張係数差が小さくなっている。したがって、キャップ１１の構成材料と半導体チップ１、６の構成材料の線膨張係数を揃えれば、封止体７の線膨張係数とキャップ１１の線膨張係数を揃えることができる。
例えば、本実施の形態では、半導体チップ１、６の半導体基板は珪素（Ｓｉ）から成り、キャップ１１（上キャップ１２および下キャップ１３）は、珪素（Ｓｉ）の線膨張係数と近い金属材料であるコバール（鉄にニッケル、コバルトを配合した合金）から成る。また、コバールから成る基材の表面に例えばニッケル、あるいはニッケル・パラジウムからなる金属膜（めっき膜）を形成している。このニッケル、あるいはニッケル・パラジウムからなるめっき膜（ニッケル膜、あるいはニッケル・パラジウム膜）は、キャップ１１の酸化を防止する酸化防止膜として機能する。また、キャップ１１の内面（上キャップ１２の内面１２ｂおよび下キャップ１３の内面１３ａ）に形成した金属膜（ニッケル膜、あるいはニッケル・パラジウム膜）は、封止体７とキャップ１１の界面の密着性を向上させる密着性改善膜として機能する。封止体７とキャップ１１の密着性が向上すれば、熱伝達の効率が上昇するので、放熱性が向上する。
また、封着材１４は、上キャップ１２と下キャップ１３の接着部（フランジ部１２ｅ、１３ｅの間）に配置される部材なので、キャップ１１内の密封性を向上させる観点から、高い封着特性（隣り合うリード３の間に埋め込む特性、塗布してから接着固定するまでの間に形状を保つ特性、および接着界面の密着性）があることが好ましい。そこで、隣り合うリード３の間に生じる隙間を低減する観点から、フィルム状（テープ状）の接着材のように固形状態で接着する材料よりも、硬化させる前にはペースト状の性状を有する材料が好ましい。
また、封着材１４を塗布してから硬化させるまでの間は、塗布形状を保つ必要があるので、ある程度粘度が高い方が好ましい。例えば、水のような粘度の封着材では、塗布形状を保つことができない。一方、粘度が高すぎると、隣り合うリード３の間に隙間が生じてしまう場合がある。また、本実施の形態のように上キャップ１２および下キャップ１３を金属材料（例えばコバール、銅あるいは銅合金）で構成した場合、リード３と上キャップ１２、下キャップ１３が接触すると、リード３間の短絡不良の原因になる。そこで、図９に示すようにリード３との接触を防止するため、上キャップ１２とリード３の間、および下キャップ１３とリード３の間に確実に絶縁体である封着材１４を介在させる必要がある。
そこで、封着材１４を塗布した後、硬化させて上キャップ１２と下キャップ１３の接着面１２ｆ、１３ｆを固定するまでの間は、塗布形状を保つことができる範囲で、粘度を低くすることが好ましい。例えば、本実施の形態では、接着材Ｓ１は、エポキシ系の熱硬化性樹脂にフィラ（粒子）を混合した接着材を用いているが、封着材１４の硬化前の粘度は、接着材Ｓ１の硬化前の粘度よりも低い。このような粘度調整は、接着材に添加するフィラの形状、粒径の他、粘度調整用のバインダ材などの添加材料の配合割合を調整することにより行うことができる。
また、封着材１４を硬化させた後は、上キャップ１２、下キャップ１３、およびリード３との接着界面がそれぞれ封着材１４に密着して固定されていることが要求される。本実施の形態では、上キャップ１２、下キャップ１３の接着面１２ｆ、１３ｆおよびリード３の表面のそれぞれに同じ金属材料（例えばニッケル、あるいはニッケル・パラジウム）からなるめっき膜を形成している。このため、接着面１２ｆ、１３ｆの間の接着部に配置される各部材との密着性を容易に向上させることができる。
ただし、上キャップ１２と下キャップ１３のうち、いずれか一方（例えば上キャップ１２）を先にリード３に接着し、その後他方（例えば下キャップ１３）をリード３に接着する場合には、異なる種類の封着材１４により接着することができる。詳細は後述するが、例えば、先に接着する際に（例えば上キャップ１２の接着面１２ｆに）図示しないフィルム状の封着材１４を貼り付けておく。一方、後で接着する際（例えば下キャップ１３を接着する際）にはペースト状の封着材１４を複数のリード３、あるいは下キャップ１３の接着面１３ｆに塗布することができる。
また、下キャップ１３を金属製とした場合、半導体装置１０を図示しない実装基板に実装する際に、半田材などの金属製の接合材を介して下キャップ１３の外面１３ｂと実装基板の放熱端子を接続することができる。つまり、下キャップ１３はキャップ１１内部の熱を半導体装置１０の外部に放熱する放熱部材（ヒートスプレッダ）として機能させることができる。この場合、キャップ１１からの輻射による放熱経路に加えて、別の放熱経路（下キャップ１３および図示しない金属製の接合材を通過する放熱経路）を追加できるので、放熱効率がさらに向上する。
ところで、本実施の形態では、封止体７とキャップ１１の内面を密着させるため、キャップ１１で半導体チップ１、６および複数のワイヤ５を覆った後、樹脂を形成することにより封止体７を形成する（詳細は後述する）。このように、キャップ１１を形成した後で封止体７を形成する場合、樹脂の供給口が必要となる。また、封止体７内や封止体７とキャップ１１の間にボイド（気泡）が形成されることを抑制する観点からは、封止体７を形成する際に、キャップ１１内の気体を排出する排出口を設けることが好ましい。このため、図６に示すように、上キャップ１２（図１参照）の辺１２ｈ１、１２ｈ２、１２ｈ３、１２ｈ４のそれぞれには、上キャップ１２の周縁部に各辺に沿って封着材１４が配置される。しかし、上キャップ１２の角部１２ｋには封着材１４が配置されない。言い換えれば、封着材は、上キャップ１２の角部１２ｋを避けるように配置されている。これにより、図５に示す封止体７を形成する際に、四つの角部１２ｋのうちの一部は、樹脂供給用のゲート部として利用し、他部はキャップ１１内の気体を排出するベント部として利用することができる。
上記のように、キャップ１１を形成した後でキャップ１１内に樹脂を供給し、封止体７を形成する場合には、樹脂の供給口および気体の排出口は開口しているため、図５に示すように封止体７の一部は、角部１２ｋと角部１３ｋの間において露出している。このように封止体７の一部が露出した半導体装置１０を高温環境下に放置すると、露出部においてクラックが発生する場合がある。つまり、封止体７の露出部の位置（クラックの発生位置）によっては、クラックがワイヤ５、ワイヤ５とパッド１ｐ、６ｐとの接合部、あるいは半導体チップ１、６（図４参照）に到達する場合がある。例えば図４に示すワイヤ５上で封止体７の上面７ａの一部が露出していた場合には、クラックがワイヤ５まで到達する可能性が高くなる。
一方、本実施の形態では、前記したように封止体７は、角部１２ｋと角部１３ｋの間において露出している。このため、封止体７の露出部でクラックが発生した場合であっても、クラックの発生箇所からワイヤ５までの距離は離れている。このため、クラックがワイヤ５まで到達する可能性を低減できる。また、封止体７の上面７ａ側では上面７ａ全体が上キャップ１２に覆われるので、クラックの発生を抑制できる。このため、クラックの進展を考慮して封止体７の厚さを過剰に厚くする必要がない。言い換えれば、封止体７の厚さは、ワイヤ５を覆うために必要な厚さを有していれば良いので、結果的に半導体装置１０の厚さを薄型化できる。
また、本実施の形態では、図６に示すように吊りリード８は、角部１２ｋとダイパッド２の間で複数に（図６では二又に）分岐し、分岐した各端部が上キャップ１２（図１参照）の各辺１２ｈ１、１２ｈ２、１２ｈ３、１２ｈ４において、キャップ１１（図３参照）から露出する。このため、図５に示す封止体７の露出面でクラックが発生した場合であっても、クラックの進展方向には吊りリード８が配置されているので、吊りリード８に到達した時点でクラックの進展が止まる。つまり、平面視において角部１２ｋとダイパッド２の間で吊りリード８を複数に分岐させることで、吊りリード８を、クラック進展を阻害するストッパとして機能させることができる。このため、クラックがワイヤ５やリード３に到達することを、より確実に抑制することができる。
＜半導体装置の製造工程＞
次に図５〜図９に示す半導体装置１０の製造工程について説明する。半導体装置１０は、図１０に示す組み立てフローに沿って製造される。図１０は、本実施の形態の半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図１１〜図３３を用いて、以下に説明する。
１．リードフレーム準備工程；
図１１は、図１０に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図、図１２は、図１１に示す複数の製品形成領域のうち、１つの製品形成領域周辺の拡大平面図である。また、図１３は図１２のＡ−Ａ線に沿った拡大断面図である。
まず、図１０に示すリードフレーム準備工程として、図１１に示すようなリードフレーム２０を準備する。本実施の形態で使用するリードフレーム２０は、外枠（枠体）２０ｂの内側に複数の製品形成領域２０ａを備えている。複数の製品形成領域２０ａは、行列状に配置されている。また、隣り合う製品形成領域２０ａの間には、枠部２０ｃが配置されている。枠部２０ｃは各製品形成領域２０ａの構成部品（例えば図１２に示す複数のリード３やダイパッド２）に連結され、これらを支持する。また、枠部２０ｃは、後述する封止体形成工程において、封止用樹脂を各製品形成領域２０ａ内に配置されるキャップ内に供給するための供給経路であるランナ部が（図示は省略）配置される領域（ランナ配置領域）となる。
また、図１１の部分拡大図である図１２に示すように各製品形成領域２０ａは、周縁部に、Ｘ方向に沿って延びる辺（主辺）２０ｈ１、辺２０ｈ１と交差（直交）するＹ方向に沿って延びる辺（主辺）２０ｈ２、辺２０ｈ１と対向する辺（主辺）２０ｈ３、および辺（主辺）２０ｈ２と対向する辺２０ｈ４を備える。また、製品形成領域２０ａは、四つの辺２０ｈが交差する領域に位置する四つの角部２０ｋを備える。詳しくは、製品形成領域２０ａは、辺２０ｈ１と辺２０ｈ２が交差する領域に角部２０ｋ１を備える。また、製品形成領域２０ａは、辺２０ｈ３と辺２０ｈ４が交差する領域に角部２０ｋ２を備える。また、製品形成領域２０ａは、辺２０ｈ１と辺２０ｈ４が交差する領域に角部２０ｋ３を備える。また、製品形成領域２０ａは、辺２０ｈ２と辺２０ｈ３が交差する領域に角部２０ｋ４を備える。
また、各製品形成領域２０ａには、チップ搭載部であるダイパッド２が製品形成領域２０ａの中央部に配置されている。またダイパッド２の周囲には複数のリード３がダイパッド２の周囲を囲むように配置される。製品形成領域２０ａには、製品形成領域２０ａの四つの辺２０ｈに沿って、それぞれ複数のリード３が配置されている。ダイパッド２は予め曲げ加工が施され、傾斜部を有する複数の吊りリード８を介して枠部２０ｃに支持される。このため、図１３に示すようにダイパッド２の上面２ａの位置は複数のリード３の上面の位置よりも下方に配置されている。つまり、リードフレーム準備工程で準備するリードフレーム２０は、予めダウンセット加工（オフセット加工）が施されている。
また、複数の吊りリード８のそれぞれは、一方の端部がダイパッド２に連結され、製品形成領域２０ａの角部２０ｋに向かって延びる。本実施の形態では、図１２に示すように、吊りリード８は角部２０ｋとダイパッド２の間で複数に（図６では二又に）分岐し、分岐した各端部は、リード３と角部２０ｋの間において枠部２０ｃに連結される。言い換えれば、吊りリード８は、ダイパッド２から角部２０ｋに向かって延びるが、角部２０ｋを避けるように配置される。
また、複数のリード３は、図４に示すように完成時に封止体７および封着材１４により封止されるインナリード部３ａと、キャップ１１から露出するアウタリード部３ｂから成る。また、図１３に示すようにインナリード部３ａは、リード３の内側の端部から順に配置されるボンディング領域３ｃ、封止領域３ｄ、および封着領域３ｅを有している。ボンディング領域３ｃは、リード３の内側の端部に配置され、ワイヤボンディング工程（図１０参照）でワイヤ５（図４参照）を接合する領域である。また、封止領域３ｄは、ボンディング領域３ｃと封着領域３ｅの間に配置され、封止体形成工程（図１０参照）で、封止体７（図４参照）により封止される領域である。また、封着領域３ｅは、封止領域３ｄとアウタリード部３ｂの間に配置され、キャップボンディング工程（図１０参照）で、キャップ１１（図４参照）のフランジ部１２ｅ、１３ｅ（図４参照）の間で封着材１４（図４参照）により封着（封止）される領域である。また、アウタリード部３ｂは、リード３の外側の端部に配置され、リード成形工程（図１０参照）で例えば図６に示すようなガルウィング状に曲げ加工が施される領域、および図示しない実装基板の端子と接続される領域である。
また、ダイパッド２および複数のリード３は、リードフレーム２０の枠部２０ｃと一体に形成され、例えば図１３に示すように銅（Ｃｕ）から成る基材２１の表面に、例えばニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなる金属膜（めっき膜）ＭＭが予め形成されている。なお、この金属膜ＭＭは前記したように必ずしも複数のリード３のそれぞれの全面に形成されていなくても良い。全面に形成しない場合は、図４を用いて説明したように、リード３のキャップ１１から露出するアウタリード部３ｂの表面（上面、下面および側面）に、半田材（鉛フリー半田を含む）からなる金属膜（外装めっき膜）ＭＭを例えばめっき法で形成する。逆に言えば、アウタリード部３ｂを含むリード３の全体に、予め金属膜ＭＭを形成しておけば、図４に示す金属膜ＭＭを形成する工程を省略することができる。
ここで、図１２に示すように複数のリード３は、それぞれ枠部２０ｃに連結され、枠部２０ｃを介して一体化されているが、枠部２０ｃの内側では、連結されていない。詳細は後述するが、本実施の形態では封止体形成工程（図１０参照）において、キャップ１１（図４参照）と封着材１４（図４参照）で密封された空間内に樹脂を供給して封止体７（図４参照）を形成する。このため、複数のリード３は、枠部２０ｃで連結されていれば、枠部２０ｃ以外の領域ではそれぞれ分離させておくことができる。
２．半導体チップ搭載工程；
図１４は、図１２に示すダイパッド上に接着材を介して半導体チップを搭載した状態を示す拡大平面図、図１５は図１４のＡ−Ａ線に沿った拡大断面図である。また、図１６は、図１４に示す半導体チップ上に接着材を介して別の半導体チップを搭載した状態を示す拡大平面図、図１７は図１６のＡ−Ａ線に沿った拡大断面図である。
次に、図１０に示す半導体チップ搭載工程として、図１４〜図１７に示すように半導体チップ６、および半導体チップ１をダイパッド２上に順次搭載する。本工程ではまず、複数の半導体チップ（半導体チップ１および半導体チップ６）を準備する。半導体チップ１、６は例えば以下の工程により得られる。例えば、シリコンからなる半導体ウエハ（図示は省略）を準備して、集積回路を形成する。この集積回路には半導体素子、半導体素子に接続される配線層、配線層に接続される外部端子（パッド１ｐまたはパッド６ｐ）が含まれる。その後、半導体ウエハのダイシングラインに沿って、ダイシングブレード（回転刃）を走らせて（図示は省略）半導体ウエハを分割し、複数種類の半導体チップをそれぞれ複数個取得する。
そして各半導体ウエハをそれぞれ個片化して、複数の半導体チップ１および複数の半導体チップ６を取得する。なお、本実施の形態では、半導体チップ１は、例えばＤＡＦと呼ばれるフィルム状の接着材Ｓ２を介して半導体チップ６の表面６ａ上に搭載するので、本工程で取得する複数の半導体チップ１の裏面１ｂには、それぞれ接着材Ｓ２が貼り付けられている。
次に、図１４および図１５に示すように、下層に配置される半導体チップ６を、先にダイパッド２の上面２ａ上に接着材Ｓ１を介して搭載する。図１５に示すように、半導体チップ６の裏面６ｂをダイパッド２の上面２ａと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。
本実施の形態では、例えば、エポキシ系の熱硬化性樹脂である接着材Ｓ１を介して半導体チップ６を搭載するが、接着材Ｓ１は、硬化（熱硬化）させる前には流動性を有するペースト材である。このようにペースト材を接着材Ｓ１として用いる場合には、まず、ダイパッド２の上面２ａ上に、ペースト状の接着材Ｓ１を塗布する。次に、例えば図１５に示す押圧治具３０を半導体チップ６の表面６ａ側に押し当てて、半導体チップ６の裏面６ｂをダイパッド２の上面２ａに向かって押し付けることで、接着材Ｓ１を半導体チップ６の裏面６ｂ全体に濡れ広がらせて接着する。そして、接着後に、接着材Ｓ１を硬化させる（例えば熱処理を施す）と、図１４および図１５に示すように、半導体チップ６は接着材Ｓ１を介してダイパッド２上に固定される。
なお、変形例として、接着材Ｓ１をフィルム状の接着材とすることもできる。さらには、ダイパッド２への放熱性の向上を考慮すれば、熱伝導率の高い導電性粒子を含有する接着材を用いてもよい。ただし、金属（例えばニッケル、あるいはニッケル・パラジウム）から成るダイパッド２の上面２ａとの接着強度を向上させることができる点で、ペースト状の接着材の方が好ましい。
次に、図１６および図１７に示すように半導体チップ６の表面６ａ上に、接着材Ｓ２を介して半導体チップ１を搭載する。本工程では、半導体チップ１の裏面１ｂ側（接着材Ｓ２が貼着された面）を半導体チップ６の表面６ａと対向させた状態で、半導体チップ６の表面６ａ上に配置する。半導体チップ１は、例えば図１７に示す押圧治具３１を半導体チップ６の表面６ａ側に押し当てて、半導体チップ１の裏面１ｂを半導体チップ６の表面６ａ上に押し付けて接着させることにより搭載する。ここで、半導体チップ１の裏面１ｂにはフィルム状の接着材Ｓ２が予め貼り付けられているので、半導体チップ６を搭載する場合よりも弱い押し付け力で、半導体チップ１を搭載することができる。このため、本工程による半導体チップ１の損傷を抑制できる。また、フィルム状の接着材Ｓ２を用いれば、図１７に示すように接着材Ｓ２は半導体チップ１の裏面１ｂの外縁よりも外側に張り出ないので、半導体チップ６のパッド６ｐに接着材の一部が付着する（汚染する）ことを抑制できる。次に、接着材Ｓ２の接着層を硬化させて半導体チップ１を半導体チップ６の表面６ａ上に固定する。
３．ワイヤボンディング工程；
図１８は、図１６に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図、図１９は、図１８のＡ−Ａ線に沿った拡大断面図である。
次に、図１０に示すワイヤボンディング工程として、図１８および図１９に示すように、半導体チップの複数のパッドと複数のリード３とを、複数のワイヤ５を介して、それぞれ電気的に接続する。本工程では、半導体チップ１の複数のパッド１ｐと半導体チップ６の複数のパッド６ｐを複数のワイヤ５ａを介してそれぞれ電気的に接続する。また、半導体チップ６の複数のパッド６ｐと複数のリード３のボンディング領域３ｃ（図１９参照）を複数のワイヤ５ｂを介してそれぞれ電気的に接続する。
４．キャップボンディング工程；
図２０は、図１８に示す複数のリード上にキャップを接着固定した状態を示す拡大平面図、図２１は、図２０のＡ−Ａ線に沿った拡大断面図である。また、図２２は図２０に示すリードフレームの上下を反転させた状態を示す拡大平面図、図２３は、図２２のＡ−Ａ線に沿った拡大断面図である。また、図２４は、図１８に示すキャップおよび複数のリード上に封着材を塗布した状態を示す拡大平面図、図２５は、図２４のＡ−Ａ線に沿った拡大断面図である。また、図２６は、図２４に示す封着材を介して実装面側のキャップを接着固定した状態を示す拡大平面図、図２７は、図２６のＡ−Ａ線に沿った拡大断面図である。また、図２８は、図２６のＢ−Ｂ線に沿った拡大断面図である。
次に、図１０に示すキャップボンディング工程として、図２７に示すように半導体チップ１、６および複数のワイヤ５を覆うようにキャップ１１を配置し、封着材１４を介して複数のリード３に接着する。本工程では、図２７に示す上キャップ１２および下キャップ１３を準備して、上キャップ１２を半導体チップ１の表面１ａ側に、下キャップ１３を半導体チップ１の裏面１ｂ側にそれぞれ搭載する。
本実施の形態のキャップボンディング工程では、上キャップ１２および下キャップ１３を搭載する順序は下記に限定されないが、半導体チップ１や半導体チップ６に接続されたワイヤ５を保護した状態で、下キャップ１３を搭載する観点からは、表面１ａ側の上キャップ１２を先に搭載し、次に裏面１ｂ側の下キャップ１３を搭載することが好ましい。詳しくは、まず、図２１に示すように、凹部（窪み部）３２ａおよび凹部３２ａの周囲に配置されたリード保持部３２ｂを備えたステージ（支持台）３２を準備する。続いて複数のリード３がリード保持部３２ｂ上に、ダイパッド２の下面２ｂが凹部３２ａ上に配置されるように、リードフレーム２０をステージ３２上に配置する。
次に、半導体チップ１、６および複数のワイヤ５を覆うように上キャップ１２を配置し、封着材１４を介して複数のリード３に接着する。図２１に示すように上キャップ１２は、外面１２ａ、外面１２ａの反対側の内面（下面）１２ｂ、および外面１２ａと内面１２ｂの間に位置する側面１２ｃを有する上キャップ１２を備えている。上キャップ１２は、外面１２ａに向かって窪んだ形状を成し、内面１２ｂ側には、窪み部（空間形成部、凹部、チップ収容部）１２ｄおよび窪み部１２ｄの周囲を取り囲むように配置されるフランジ部（接着部）１２ｅを有している。上キャップ１２は、例えばコバールからなる平板にプレス加工を施すことにより、窪み部１２ｄおよびフランジ部１２ｅを形成することで得られる。なお、上キャップ１２の形成方法としては、これに限らず、一つの厚い平板の一部（中央部）を除去する（くり貫く）ことによって、窪み部１２ｄおよびフランジ部１２ｅ（平板の底面から突出する部分）を形成してもよい。ただし、使用材料を低減する観点、あるいは軽量化を図る観点からは、本実施の形態のように、平板を成形したものを用いることが好ましい。
また、窪み部１２ｄの平面サイズは、半導体チップ１、半導体チップ６、複数のワイヤ５、および複数のリード３の一部（図１３に示すボンディング領域３ｃ）を内部に収める（収容する）ことができるサイズになっている。このため、本工程では、半導体チップ１、半導体チップ６、複数のワイヤ５、および複数のリード３の一部（ボンディング領域３ｃ）は、上キャップ１２に覆われる。言い換えれば、本工程では、上キャップ１２は、半導体チップ１、半導体チップ６、複数のワイヤ５、および複数のリード３の一部（ボンディング領域３ｃ）を覆うように、複数のリード３上に接着固定される。また、複数のリード３は、インナリード部３ａとアウタリード部３ｂが一体に形成されるため、複数のリード３のそれぞれは、平面視において上キャップ１２の窪み部１２ｄの内側から窪み部１２ｄの外側に向かって延びるように配置される。
また、本工程において、隣り合うリード３の間を封着材１４で埋める観点からは、ペースト状の樹脂を用いることが好ましい。しかし、本実施の形態では、上キャップ１２、下キャップ１３（図２７参照）を順次、接着固定するので、後で固定するキャップ（例えば下キャップ１３）を接着する際に、ペースト状の樹脂を用いれば、隣り合うリード３の間を封着材１４で埋めることができる。
したがって、先に固定するキャップ（例えば上キャップ１２）は、図２１に示すようにフィルム状（テープ状）に形成した封着材１４ａを介してリード３に接着固定することができる。この場合、例えば、フィルム状（テープ状）に形成した封着材１４ａの一方の接着面を予め上キャップ１２の接着面１２ｆに貼り付ける。次に、封着材１４ａが貼り付けられた状態で上キャップ１２をリード３の封着領域３ｅに貼り付ける。これにより、上キャップ１２を容易にリード３上に接着固定することができる。なお、図１０に示す封着材塗布工程には、フィルム状（テープ状）の封着材１４ａを接着面１２ｆに貼り付ける工程が含まれる。
ただし、封着材１４の性状は上記フィルム状の封着材１４ａには限定されず、例えば、後述する下キャップ１３を接着する際に用いるものと同様に、ペースト状の樹脂を封着材１４として用いることができる。この場合、複数のリード３の封着領域３ｅ上にペースト状の封着材１４ｂを塗布する。そして封着材１４ｂを塗布した領域（封着領域３ｅ）と上キャップ１２のフランジ部１２ｅの接着面１２ｆが対向するように、ダイパッド２上に上キャップ１２を配置する。この時、半導体チップ６、半導体チップ１複数のワイヤ５、複数のリード３のボンディング領域３ｃ（図１９参照）およびダイパッド２は、上キャップ１２の窪み部１２ｄ内に配置される。そして、例えば図示しない押圧治具により上キャップ１２を外面１２ａ側からステージ３２に向かって押し付けることで、フランジ部１２ｅの接着面１２ｆをステージ３２側に押し込むと、封着材１４は隣り合うリード３の間の隙間に埋め込まれるように濡れ広がり、フランジ部１２ｅの接着面１２ｆとリード３の封着領域３ｅは、封着材１４を介して接着される。ペースト状の封着材１４ｂの塗布方法の詳細は、後述する下キャップ１３を接着する工程と共通するので、重複する説明は省略する。
次に、図２２および図２３に示すようにリードフレーム２０の上下（裏表）を反転させる。すなわち、図２３に示すようにダイパッド２が半導体チップ１、６よりも上方に位置するようにリードフレーム２０を配置する。ここで、図２２に示すように、本実施の形態では、封着材１４は角部２０ｋには配置されず、角部２０ｋでは、それぞれ上キャップ１２のフランジ部１２ｅの接着面１２ｆが露出している。これは、後述する封止体形成工程（図１０参照）において、角部２０ｋを樹脂の供給口（ゲート部）または気体の排出口（ベント部）とするためである。
次に、図２４および図２５に示すように、複数のリード３の封着領域３ｅ（図２５参照）上、言い換えれば、上キャップ１２のフランジ部１２ｅ（図２５参照）の接着面１２ｆ（図２５参照）上にペースト状の封着材１４ｂを塗布する。続いて、図２７に示すように半導体チップ１、６および複数のワイヤ５を覆うように下キャップ１３を配置し、封着材１４を介して複数のリード３に接着する。図２８に示すように下キャップ１３は、フランジ部１３ｅが上キャップ１２のフランジ部１２ｅと対向するように配置され、図示しない押し付け治具により、下キャップ１３を上キャップ１２に向かって押し付けることで、下キャップ１３を接着する。
前記したように、ペースト状の封着材１４ｂは、塗布された形状（例えば図２５に示す形状）を保持できる程度の粘度を有している。このため、封着材１４ｂを塗布した後、下キャップ１３（図２７参照）を接着するまでの間に封着材１４ｂが塗布領域の周囲に広がってしまうことを抑制できる。
また、封着材１４ｂを塗布する領域（接着領域）には複数のリード３が配置されているため上キャップ１２の接着面１２ｆよりも粗い凹凸面となっている。このため、封着材１４ｂを塗布した段階では、図２５に示すように封着材１４ｂと上キャップ１２と隣り合うリード３の間に隙間が生じている場合がある。しかし、図２８に示すように下キャップ１３を押し付けてペースト状の封着材１４ｂを押し広げる事で、隣り合うリード３の間の隙間に封着材１４を埋め込むことができる。特に、図１５に示すペースト状の接着材Ｓ１よりも粘度が低い封着材１４ｂを用いれば、その埋め込み特性が向上するので、封着材１４ｂが埋め込まれていない隙間の発生を効果的に抑制することができる。
また、図２４に示すように、封着材１４ｂは、製品形成領域２０ａの角部２０ｋには塗布しない。例えば図２５に示すように、複数のリード３が並べて配置されるリード群の端部に吊りリード８が配置される場合、複数のリード３の封着領域３ｅを覆うように連続的に封着材１４ｂを塗布するが、吊りリード８と重なる位置で封着材１４ｂの塗布を終了する。この状態で、図２８に示すように下キャップ１３のフランジ部１３ｅを上キャップ１２のフランジ部１２ｅに向かって押し付けると、隣り合うリード３の間には封着材１４ｂが埋め込まれ、かつ、角部２０ｋに封着材１４ｂが広がることを抑制できる。これにより、隣り合うリード３の間、および吊りリード８とリード３の間には、封着材１４が埋め込まれ、かつ、製品形成領域２０ａ（図２６参照）の角部２０ｋには、開口部が形成される。
次に、ペースト状の封着材１４ｂを加熱して、硬化させると、上キャップ１２のフランジ部１２ｅの接着面１２ｆと、下キャップ１３のフランジ部１３ｅの接着面１３ｆは硬化した封着材１４と接着されて固定される。本実施の形態では、封着材１４ｂには、例えばエポキシ系の熱硬化性樹脂が含まれているので、封着材１４を加熱することでこれを硬化させることができる。
ところで、図２４と図２５では、封着材１４を塗布する方法の一例について説明した。しかし、図２８に示すように上キャップ１２と下キャップ１３が接着された段階で、封着材１４が隣り合うリード３の間に埋め込まれ、かつ、角部２０ｋに開口部が形成されていれば、塗布方法は特に限定されない。例えば、図２４および図２５では、ペースト状の封着材１４ｂをダイパッド２の上面２ａの周縁部に沿って帯状に配置する態様について示した。しかし、変形例として、リード３の封着領域３ｅの複数箇所にペースト状の封着材１４を断続的に配置する、所謂、多点塗布方式とすることもできる。多点塗布方式の場合でも、下キャップ１３を押し付けてペースト状の封着材１４ｂを押し広げれば、リード３の間の隙間に封着材１４ｂを埋め込むことができる。また例えば、図２４および図２５では、リード３上にペースト状の封着材１４ｂを塗布する方式について説明した。しかし、封着材１４ｂを塗布する部材はリード３に限定されず、例えば、下キャップ１３のフランジ部１３ｅの接着面１３ｆに塗布することができる。また例えば、下キャップ１３の接着面１３ｆと、リード３の封着領域３ｅの双方に封着材１４ｂを塗布することができる。
以上の工程により、上キャップ１２および下キャップ１３が互いに窪み部１２ｄ、１３ｄを対向させた状態で接着固定される。下キャップ１３を接着固定した後は、図２７に示すように半導体チップ１、半導体チップ６、複数のワイヤ５、および複数のリード３の一部（ボンディング領域３ｃ）は、上キャップ１２の窪み部１２ｄおよび下キャップ１３の窪み部１３ｄを重ね合わせることで形成される空間ＴＫ内に配置される。
また、本工程では、金属材料からなる上キャップ１２、下キャップ１３のそれぞれが複数のリード３と接触しないように、絶縁材料から成る封着材１４を介して接着固定する。
５．封止体形成工程；
図２９は、図２０に示すリードフレームの製品形成領域に、封止体を形成した状態を示す拡大平面図、図３０は図２９のＡ−Ａ線に沿った拡大断面図である。また、図３１は、図２９に示すＢ−Ｂ線に沿った断面において、キャップが形成する空間内に、封止用の樹脂を供給する状態を示す拡大断面図である。
次に、図１０に示す封止体形成工程として、図２９〜図３１に示すように上キャップ１２、１３が形成する空間ＴＫ（図３１参照）内に樹脂７ｐを供給し、複数のワイヤ５（図３０参照）および半導体チップ１、６（図３０、図３１参照）を樹脂７ｐで封止する。
封止体７は、本実施の形態では、所謂トランスファモールド方式で形成される。すなわち、図３１に示すように成形金型４０の上金型４１と下金型４２の間に、リードフレーム２０を固定する。続いて、軟化（可塑化）させた熱硬化性樹脂（樹脂７ｐ）を、上キャップ１２と下キャップ１３の間の空間ＴＫ内に供給（圧入）して成形し、その後加熱硬化させる。なお、本実施の形態で使用する熱硬化性樹脂（樹脂７ｐ）は、樹脂（レジン）と、この樹脂に混入されたフィラ（粒子）を含んでいる。
トランスファモールド方式は、複数の製品形成領域２０ａに一括して封止体７を形成できるので、製造を効率的に行うことができる点で好ましい。また、トランスファモールド方式では、軟化した樹脂７ｐを空間ＴＫ内に供給するので、上キャップ１２の下面（内面）１２ｂおよび下キャップ１３の上面（内面）１３ａと樹脂７ｐを容易に密着させることができる。つまり、図３０に示すように封止体７とキャップ１１を密着させることにより、封止体７からキャップ１１への熱伝達を効率的に行うことができる。
本工程では、まず、図３０および図３１に示す成形金型４０を準備する。成形金型４０は、リードフレーム２０の上面（半導体チップを搭載した面）側を覆う上金型（第１金型）４１、およびリードフレーム２０の下面（半導体チップを搭載した面の反対面）側を覆う下金型（第１金型）４２を備えている。上金型４１はキャビティ（凹部、キャップ押さえ部、蓋押さえ部）４３を、下金型４２はキャビティ（凹部、キャップ押さえ部、蓋押さえ部）４４をそれぞれ有し、キャビティ４３、４４を対向させて重ね合わせることで、キャップ１１を収容する空間を形成する。
キャビティ４３、４４は、それぞれ上キャップ１２、下キャップ１３に倣った形状となっている。また、上金型４１の内面（下面）４１ａおよび下金型４２の内面（上面）４２ａにはそれぞれ樹脂フィルム４５が、内面４１ａ、４２ａの形状に倣って貼り付けられている。言い換えれば、キャビティ４３と上キャップ１２の間、およびキャビティ４４と下キャップ１３の間には樹脂フィルム４５が配置される。樹脂フィルム４５は、成形金型４０およびキャップ１１よりも柔らかい。言い換えれば、樹脂フィルム４５は、成形金型４０およびキャップ１１よりも弾力性が高い。このため、上金型４１と下金型４２の間にキャップ１１を配置した状態で挟み込むと（クランプすると）、樹脂フィルム４５がキャップ１１に食い込んで、樹脂７ｐの漏れを抑制することができる。つまり、樹脂７ｐを空間ＴＫ内に供給することができる。以下、樹脂フィルム４５を用いた方式をラミネートモールド方式と呼ぶ。
なお、本実施の形態では、成形金型４０により上キャップ１２の周囲全体、および下キャップ１３の周囲全体を押さえた状態で樹脂７ｐを供給する例を示している。しかし、樹脂７ｐを供給する領域は、既に上キャップ１２と下キャップ１３により覆われ、上キャップ１２と下キャップ１３の接着部は硬化した封着材１４により固定されている。このため、少なくとも、樹脂７ｐの供給口周辺を押さえれば、空間ＴＫ内に樹脂７ｐを供給することができる。ただし、キャップ１１全体にバランス良く力（クランプ力）を印加して、安定的に樹脂７ｐを供給する観点からは、本実施の形態のように、成形金型４０により上キャップ１２の周囲全体、および下キャップ１３の周囲全体を押さえた状態で樹脂７ｐを供給することが好ましい。
また、図３０に示すように上金型４１のキャビティ４３の周囲には、金型面（クランプ面）４１ｂが配置される。また、下金型４２のキャビティ４４の周囲には、金型面（クランプ面）４２ｂが配置され、金型面４１ｂと対向配置されている。成形金型４０は、対向配置される金型面４１ｂ、４２ｂでリードフレーム２０を挟んで押さえることにより、リードフレーム２０を上金型４１と下金型４２の間に固定する。
また、図３１に示すように成形金型４０は、樹脂７ｐの供給口であるゲート部４０Ｇ、および空間ＴＫ内の気体（空気）や余剰な樹脂７ｐの排出口であるベント部４０Ｂを有している。本実施の形態では、図２９に示す製品形成領域２０ａは、四つの角部２０ｋを有するが、一つの角部２０ｋ１にゲート部４０Ｇ（図３１参照）を、残りの三つの角部２０ｋ２、２０ｋ３、２０ｋ４にベント部４０Ｂ（図３１参照）を配置している。言い換えれば、製品形成領域の四つの角部のうち、角部２０ｋ１から樹脂７ａを供給し、他の角部２０ｋ２、２０ｋ３、２０ｋ４から気体を排出する。このように複数の角部２０ｋから気体を排出することで、空間ＴＫ内に気泡（ボイド）が残り難くすることができる。
前記キャップボンディング工程で説明した図２８に示すように、隣り合うリード３の間、および吊りリード８とリード３の間には、封着材１４が埋め込まれ、かつ、製品形成領域２０ａ（図２６参照）の角部２０ｋには、開口部が形成される。本工程では、樹脂７ｐを供給するための供給口（開口部）、および気体を排出するための排出口（開口部）として、封着材１４が埋め込まれない角部２０ｋに形成した開口部を利用する。言い換えれば、本工程では、図３１に示す角部１２ｋ１と角部１３ｋ１の間に形成された開口部から樹脂７ｐを供給（圧入）する。また、本工程では、角部１２ｋ１以外の角部１２ｋと角部１３ｋ１以外の角部１３ｋの間に形成された開口部からキャップ１１内の気体を排出する。
図３１に示すように、キャビティ４３の側面にゲート部４０Ｇを配置する方式を、サイドゲート方式と呼ぶ。トランスファモールド方式では、樹脂７ｐは、ゲート部４０Ｇから図３１に示す空間ＴＫ内に供給される。そして空間ＴＫ内において、ダイパッド２、半導体チップ１、６の周囲を取り囲むように広がって、空間ＴＫ内の部材全体を封止する。空間ＴＫ内の気体（空気）は、樹脂７ｐの供給圧力により押し出され、ベント部４０Ｂから排出される。
また、図１２に示すようにダイパッド２から角部２０ｋ１に向かって延びる吊りリード８は、角部１２ｋとダイパッド２の間で複数に（二又に）分岐し、上キャップ１２の角部１２ｋを避けるように配置される。このため、図３１に示す角部１２ｋ１と１３ｋ１の間の開口部の開口面積を広くすることができるので、開口部から樹脂７ｐを効率的に供給することができる。
ここで、一般に、成形金型を用いてトランスファモールド方式により封止体を形成する場合、隣り合うリード３同士を連結するダムバー（タイバー）と呼ばれる部材が設けられる。このダムバーは、トランスファモールド方式を適用した時に、隣り合うリード３の間の隙間から樹脂７ｐが漏れ出すことを抑制するために設けられる。しかし、本実施の形態では、前記キャップボンディング工程において、隣り合うリード３の間には、封着材１４が埋め込まれている。そして、封着材１４は、トランスファモールド方式を適用した時に、樹脂７ｐが漏れ出すことを抑制する機能を備えている。言い換えれば、封止体形成工程において、隣り合うリード３は、絶縁材料から成る封着材１４を介して連結されている。このため、封止体形成工程の後、ダム部（封着材１４）を取り除く工程（ダム部除去工程）が不要である。つまり、本実施の形態によれば、製造工程の一部を削減することで、製造効率を向上させることができる。
ところで、封止体７からキャップ１１への熱伝達を効率化させる観点からは、キャップ１１の内部に残留する気泡（ボイド）を低減することが好ましい。この気泡を低減する観点からは、図３１に示す空間ＴＫ内が樹脂７ｐで満たされた後、樹脂７ｐ内に残留する気泡（ボイド）を強制的に排出するため、供給圧力よりも高い圧力（ボイド除去圧力）を空間ＴＫ内に加えることが好ましい。
ただし、気泡を除去する方法は上記に限定されず、例えば図示しない減圧室（真空チャンバ等）内にリードフレーム２０を配置して空間ＴＫ内に樹脂７ｐを供給する、所謂、減圧モールド方式を適用することができる。この場合、樹脂７ｐの供給圧力を低く設定しても、気泡の残留を抑制できるので、封着材１４に加わるストレスを低減することができる。一方、前記した供給圧力よりも高い圧力（ボイド除去圧力）を空間ＴＫ内に加える方法は、減圧室などの設備を用いずに気泡を除去することができる点で減圧モールド方式よりも有利である。
上記のように、空間ＴＫ内を樹脂７ｐで満たし、気泡（ボイド）を除去した後、樹脂７ｐを加熱することにより硬化させて図３０に示す封止体７を形成する。この加熱工程（ベーク工程）は、例えば成形金型４０内で樹脂７ｐを仮硬化（樹脂７ｐ全体が硬化した訳ではないが、成形金型４０から取り出しても形状を保持できる状態）させる。その後、リードフレーム２０を成形金型４０から取り出し、図示しない加熱炉に移送して樹脂７ｐを本硬化（樹脂７ｐ全体が硬化した状態）させる。
以上の工程により形成された封止体７は、図３０に示すように上面７ａが上キャップ１２の内面１２ｂと密着する。また、封止体７の下面７ｂは下キャップ１３の内面（上面）１３ａと密着する。また、図２９に示すように樹脂７ｐの供給口、あるいは気体の排出口として利用した、製品形成領域２０ａの角部２０ｋにおいて、封止体７はキャップ１１から露出する。しかし、封止体７の露出部を角部２０ｋに配置することで、封止体７の露出部からワイヤ５（図３０参照）までの距離を離すことができる。このため、封止体７の露出部でクラックが発生した場合であっても、クラックがワイヤ５まで到達する可能性を低減できる。また、封止体７の上面７ａ側では上面７ａ全体が上キャップ１２に覆われるので、クラックの発生を抑制できる。
６．リード成形工程；
図３２は、図２９に示すアウタリード部を切断し、成形した状態を示す拡大平面図である。なお、図３２に示すＡ−Ａ線に沿った拡大断面図は、図４と同様なので図示を省略し、図４を用いて説明する。
次に、図１０に示すリード成形工程として、図３２に示すようにリード３のアウタリード部３ｂを切断し、枠部２０ｃから切り離す。その後、図４に示すように複数のリード３のアウタリード部３ｂのそれぞれをガルウィング状に成形する。複数のリード３のアウタリード部３ｂの切断方法は、例えば、リードフレーム２０の上面側に図示しないパンチ（切断刃）を、下面側には図示しないダイ（支持治具）をそれぞれ配置してプレスすることで切断する。また、リード３のアウタリード部３ｂを成形する方法は、成形用のパンチとダイを用いてプレスすることで成形することができる。本工程により、複数のリード３はそれぞれ分離され、別体となる。また、本工程により複数のリード３はリードフレーム２０から切り離される。このため、製品形成領域２０ａ内の各部材をリードフレーム２０の枠部２０ｃにより支持しなければ、成形し難い。そこで、本実施の形態では、複数のリード３が配置されない領域に吊りリード８を配置し、例えば図７に示すように吊りリード８を封止体７により封止している。これにより、後述する個片化工程が完了するまでは、製品形成領域２０ａは、吊りリード８を介してリードフレーム２０の枠部２０ｃに連結され、支持される。
７．個片化工程；
図３３は、図３２に示す製品形成領域をリードフレームの枠部から切り離し、個片化した状態を示す拡大平面図である。
次に、図１０に示す個片化工程として、図３３に示すように、製品形成領域２０ａをリードフレーム２０の枠部２０ｃから切り離し、個片化する。本工程では、製品形成領域２０ａと枠部２０ｃの連結部である吊りリード８を、例えば、図示しないパンチ（切断刃）とダイ（支持治具）を用いてプレス加工を施すことにより、切断する。この時、図３１に示すゲート部４０Ｇに形成されたゲート樹脂およびベント部４０Ｂに形成されたベント樹脂は、それぞれパンチにより取り除かれる。
以上の各工程により、図１〜図９に示す半導体装置１０を取得する。本実施の形態のリードフレーム２０は、図１１に示すように複数の製品形成領域２０ａを有するリードフレーム２０を用いているので、１枚のリードフレーム２０から複数個の半導体装置１０を取得することができる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは図示しない実装基板に実装する。
なお、前記リードフレーム準備工程で説明した図１３に示すように、本実施の形態のリードフレーム２０は、例えば、銅（Ｃｕ）から成る基材２１の表面全体（上面、下面および側面）に、例えばニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなる金属膜（めっき膜）ＭＭが予め形成されている。つまり、図４に示すように半導体装置１０を図示しない実装基板に実装する際に実装基板側の端子と接続するアウタリード部３ｂは、ニッケル（Ｎｉ）、あるいはニッケル・パラジウム（Ｎｉ／Ｐｄ）からなる金属膜ＭＭで覆われている。この金属膜ＭＭは、半導体装置１０を実装基板に実装する際の接合部材である半田材の濡れ性を向上させる機能を備えているので、図１０において括弧書きで示すめっき工程は省略することができる。
ただし、変形例として、アウタリード部３ｂにニッケル・パラジウム（Ｎｉ／Ｐｄ）からなる金属膜（めっき膜）ＭＭを形成しない場合には、図１０に括弧書きで示すように、封止体形成工程の後でめっき工程を行う。図１０に示すめっき工程を行う場合には、封止体７から露出する複数のリード３（アウタリード部３ｂ）に例えば半田材からなる金属膜（外装めっき膜）を形成する。本工程では、被めっき加工物であるリードフレーム２０を、めっき液（図示は省略）が入っためっき槽（図示は省略）内に配置して、例えば、電解めっき法により外装めっき膜を形成する。この電解めっき法によれば、封止体７から露出している領域に一括して外装めっき膜を形成することができる。したがって、外装めっき膜は、複数のアウタリード部３ｂの上面、下面、および側面に形成される。なお、各キャップ１２、１３とリード３との間には、上記のように、絶縁材料からなる封着材１４が介在している。そのため、リードフレーム２０を電極として使用した場合は、この上キャップ１２および下キャップ１３には通電しないことから、キャップ１１に外装めっき膜が形成されない。そこで、キャップ１１の酸化防止を考慮した場合は、キャップ１１をリード３に接合する前に、予め、金属膜（めっき膜）をキャップ１１の表面に形成しておくことが好ましい。
（実施の形態２）
本実施の形態では、前記実施の形態１で説明した半導体装置１０の変形例として、半導体チップの裏面側に配置するキャップにはキャビティ部を形成せず、平板であるキャップを用いたパッケージ構造について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。
＜実施の形態１との構造上の相違点＞
図３４は、図２に対する変形例である半導体装置の下面側を示す平面図である。また、図３５は、図４に対する変形例である半導体装置の断面図、図３６は図５に対する変形例である半導体装置の断面図である。また、図３７は、図６に対する変形例である半導体装置の透視平面図である。なお、図３４に示す半導体装置の上面図は、前記実施の形態１で説明した図１と同様なので図示は省略する。
図３４〜図３７に示す半導体装置５０は、上キャップ１２と対向する位置に平板である下キャップ（蓋部材）１５を接着している点で、前記実施の形態１で説明した半導体装置１０と相違する。図３４に示すように、半導体装置５０の下面（実装面）側に配置される下キャップ（蓋部材）１５は、外面（下面、露出面、実装面）１５ｂを有し、平面視において四角形（四辺形）を成す。下キャップ１５の平面寸法は、上キャップ１２（図１参照）の平面寸法と同じ大きさになっており、上キャップ１２の周縁部（フランジ部１２ｅ）と下キャップ１５の周縁部が重なるように接着固定されている。下キャップ１５は、前記実施の形態１で説明した下キャップ１３と同様に、コバールから成る基材の表面に例えばニッケル、あるいはニッケル・パラジウムからなる金属膜（めっき膜）ＭＭ（図３５参照）が形成されている。このように、実装面側に配置される下キャップ１５の下面（実装面）１５ｂに金属膜ＭＭを形成することで、下キャップ１５の外面１５ｂの濡れ性（半田材の濡れ性）が向上する。この結果、図示しない実装基板に半導体装置５０を実装する際には、下キャップ１５の外面（下面）１５ｂを実装基板側の端子と接続し、放熱性を向上させることができる。
また、下キャップ１５は周縁部に以下の四辺（四つの主辺）を備えている。すなわち、下キャップ１５は、周縁部にＸ方向に沿って延びる辺（主辺）１５ｈ１、辺１５ｈ１と交差（直交）するＹ方向に沿って延びる辺（主辺）１５ｈ２、辺１５ｈ１と対向する辺（主辺）１５ｈ３、および辺（主辺）１５ｈ２と対向する辺１５ｈ４を備える。また、下キャップ１５は、辺１５ｈ１、辺１５ｈ２、辺１５ｈ３、辺１５ｈ４が交差する領域に位置する四つの角部１５ｋを備える。詳しくは、下キャップ１５は、辺１５ｈ１と辺１５ｈ２が交差する領域に角部１５ｋ１を備える。また、下キャップ１５は、辺１５ｈ３と辺１５ｈ４が交差する領域に角部１５ｋ２を備える。また、下キャップ１５は、辺１５ｈ１と辺１５ｈ４が交差する領域に角部１５ｋ３を備える。また、下キャップ１５は、辺１５ｈ２と辺１５ｈ３が交差する領域に角部１５ｋ４を備える。下キャップ１５の角部１５ｋの定義は前記した上キャップ１２の角部１２ｋと同様なので、重複する説明は省略する。
また、封止体７の上面７ａは露出せず、かつ、上キャップ１２の角部１２ｋと下キャップ１５の角部１５ｋの間において封止体７が露出している。この点は前記実施の形態で説明した半導体装置１０と同様である。
また、図３５に示すように下キャップ１５は断面視において平坦な板（平板）形状を成し、上キャップ１２のような窪み部１２ｄやフランジ部１２ｅは形成されていない。半導体装置５０では、平坦な板形状を成す下キャップ１５で封止体７を覆うため、半導体チップ１、６を搭載するチップ搭載部として下キャップ１５を用いることができる。言い換えれば、半導体装置５０は、図１に示すダイパッド２が配置されず、半導体チップ６は、下キャップ１５の内面１５ａ上に搭載されている点で、前記実施の形態１で説明した半導体装置１０と相違する。詳しくは、半導体チップ６は、接着材Ｓ１を介してチップ搭載部としての下キャップ１５の内面１５ａ上に搭載され、半導体チップ１は半導体チップ６の表面６ａ上に接着材Ｓ２を介して搭載される。
このようにダイパッド２（図４参照）を設けず、下キャップ１５をチップ搭載部として利用することで、薄型化できる。あるいは、下キャップ１５をチップ搭載部として利用することで、下キャップ１５の厚さ（内面１５ａから外面１５ｂまでの距離）を厚くすることができるので、下キャップ１５の放熱特性を向上させることができる。例えば図３５および図３６に示す例では下キャップ１５の厚さは、上キャップ１２の厚さ外面１２ａから内面（下面）１２ｂまでの距離よりも厚い（大きい）。
また、下キャップ１５をチップ搭載部として利用する場合、変形例としては、吊りリード８を設けない構成とすることができる。しかし、前記実施の形態１のリード成形工程で説明した図３２に示すように、リード３のアウタリード部３ｂを切断した後、製品形成領域２０ａ内の各部材をリードフレーム２０の枠部２０ｃにより支持しなければ、リード３を成形し難い。したがって、本実施の形態では、図３５に示すようにリード３に曲げ加工を施し、容易に成形する観点から、吊りリード８を設けている。図３７に示すように、吊りリード８は平面視において、下キャップ１５の四つの角部１５ｋと半導体チップ６の四つの角の間にそれぞれ配置されている。また、各吊りリード８は、半導体チップ６の角と下キャップ１５の間で複数に分岐し、分岐した各端部が下キャップ１５の各辺１５ｈ１、１５ｈ２、１５ｈ３、１５ｈ４において、キャップ１１（図３５参照）から露出する。
＜実施の形態１との製法上の相違点＞
次に、図３４〜図３７に示す半導体装置５０の製造方法について説明する。本セクションでも、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。図３８は、図１０に対する変形例である半導体装置の組み立てフローを示す説明図である。
本実施の形態の半導体装置の製造方法は、リードフレーム準備工程、およびキャップボンディング工程が、前記実施の形態１で説明した製造方法と相違する。なお、詳しくは、下キャップ１５の一部（中央に配置されたチップ搭載領域）をチップ搭載部として利用する点で、半導体チップ搭載工程も前記実施の形態１と相違するが、内面（上面）１５ａの平面積が半導体チップ６の平面積よりも大きい点を除き、前記実施の形態１で説明したダイパッド２を下キャップ１５に置き換えて適用できるので図示および説明は省略する。
まず、リードフレーム準備工程では、図３９および図４０に示すリードフレーム２０を準備する。図３９は図１２に対する変形例であるリードフレームを示す拡大平面図、図４０は図１３に対する変形例であるリードフレームを示す拡大断面図である。
本実施の形態では、半導体チップ搭載工程（図３８参照）で、半導体チップ６（図３５参照）を下キャップ１５上に搭載するので、下キャップ１５は、半導体チップ搭載工程の前にリードフレームに接着しておく必要がある。このため、図３９に示すように、下キャップ１５が製品形成領域２０ａの中央部に配置されている。下キャップ１５は、リードフレーム２０とは別体として形成され、封着材１４を介して複数のリード３（および複数の吊りリード８）と接着固定されている。本工程の時点では、隣り合うリード３の間に封着材１４を埋め込む必要はないので、前記実施の形態１で説明したフィルム状の封着材１４ａ、またはペースト状の封着材１４ｂのいずれかを介して接着することができる。リード３および下キャップ１５のそれぞれの封着材１４との接着界面は、それぞれニッケル、あるいはニッケル・パラジウムからなる金属膜ＭＭとなっているため、封着材１４との密着性を向上させることができる。なお、本工程では、図３９に示すように複数のリード３と下キャップ１５が接着固定された状態のリードフレーム２０を準備する。
また、下キャップ１５のチップ搭載領域（半導体チップ６が搭載される予定領域；チップ搭載部）の周囲には、複数のリード３が配置される。リード３は、図３５に示す完成時に封止体７により封止されるインナリード部３ａと、封止体７から露出するアウタリード部３ｂから成る。また、図４０に示すようにインナリード部３ａは、リード３の内側の端部から順に配置されるボンディング領域３ｃ、封止領域３ｄおよび封着領域３ｅを有している。ここで、本実施の形態では、下キャップ１５が開いた形状を成すので、インナリード部３ａでは、全域において、下キャップ１５とインナリード部３ａの距離が近い。このため、リード３と下キャップ１５の接触を防止する観点から、ボンディング領域３ｃと下キャップ１５の間、封止領域３ｄと下キャップ１５の間、および封着領域３ｅと下キャップ１５の間に、それぞれ封着材１４が配置される。
また、前記実施の形態１で説明したキャップボンディング工程と同様に、製品形成領域２０ａの角部２０ｋには、封着材１４は配置しない。これにより、封止体形成工程において、角部２０ｋから（詳しくは、図３６に示す角部１２ｋ１と角部１５ｋ１の間の開口部から）樹脂を供給することができる。また、他の角部２０ｋから、気体や余剰な樹脂を排出することができる。これにより、前記実施の形態１と同様に、封止体がキャップ１１から露出する位置を、キャップ１１の角部（詳しくは、図３６に示す角部１２ｋと角部１５ｋの間）にすることができる。言い換えれば、封止体７の上面７ａ全体を封止体７で覆うことができる。
次に、図３８に示すキャップボンディング工程では、下キャップ１５は既に接着されているので、上キャップ１２を接着固定すれば、図４１に示すように、上キャップ１２の窪み部１２ｄと下キャップ１５の内面１５ａを対向させた状態で接着固定され、空間ＴＫが形成される。また、本工程では、上キャップ１２の周縁部と下キャップ１５の周縁部が重なるように配置して接着する。図４１は、図２７に対する変形例を示す拡大断面図である。本工程では窪み部１２ｄ、窪み部１２ｄの周囲に設けられたフランジ部（突出部）１２ｅを有する上キャップ（蓋部材）１２を準備する、そして、下キャップ１５の周縁部と上キャップ１２の周縁部が重なるように上キャップ１２を配置し、封着材１４ｂを介して複数のリード３に上キャップ１２を接着する。本実施の形態のキャップボンディング工程では、上キャップ１２を搭載することで、隣り合うリード３の間に封着材１４を埋め込むことが好ましいので、前記実施の形態で説明したペースト状の封着材１４ｂを用いることが好ましい。
また、図示は省略するが、本実施の形態では下キャップ１５を平板とすることで、前記実施の形態１で説明した下キャップ１３の場合よりも封止体形成工程において、成形金型４０（図３１参照）と下キャップ１５を密着させ易い。このため、例えば、下キャップ１５と成形金型４０の間に樹脂フィルム４５（図３１参照）を介在させなくても、樹脂７ｐ（図３１参照）の漏れを抑制することができる。つまり、製造工程中における、消耗部材の使用量を低減することができる。
なお、本実施の形態の半導体装置およびその製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。
（実施の形態３）
本実施の形態では、前記実施の形態１で説明した半導体装置１０の変形例として、封止体を形成した後で、封止体を覆うようにキャップを配置する実施態様について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置の製造方法およびその構造の相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。
＜実施の形態１との相違点＞
まず、本実施の形態の半導体装置の製造方法について説明する。図４２は、図１０に対する変形例である半導体装置の組み立てフローを示す説明図である。また、図４３は、図４に対する他の変形例である半導体装置の断面図、図４４は図５に対する他の変形例である半導体装置の断面図である。また、図４５は、図４３に対する変形例である半導体装置の断面図である。
図４２に示すように、本実施の形態の半導体装置５２は、封止体形成工程を実施した後で、キャップボンディング工程を実施する点で前記実施の形態１で説明した半導体装置１０の製造方法と相違する。
図４３および図４４に示すように、上キャップ１２は、下キャップ１３と重ね合わせることで、封止体７を収容する空間ＴＫを形成する。そして、上キャップ１２と下キャップ１３の周縁部に配置される接着部（フランジ部１２ｅ、１３ｅの間）に封着材１４を配置することで、封止体７が収容された空間を気密状態にする（封着する）。
ここで、本実施の形態のように、封止体７（図４３参照）を先に形成する場合、封止体形成工程において、封止用の樹脂を供給するための開口部が不要になる。つまり、上キャップ１２の角部１２ｋと下キャップ１３の角部１３ｋの間に封着材１４を配置することができる。言い換えれば、上キャップ１２と下キャップの接着面を全周に亘って封着することができる。この結果、封止体７は露出せず、外部環境に直接的には曝露しないため、封止体７の温度上昇を抑制できる。
ただし、封止体７が形成された状態で、上キャップ１２、下キャップ１３を接着固定する場合、封止体７の上面７ａと上キャップ１２の内面（下面）１２ｂ、および封止体７の下面７ｂと下キャップ１３の内面（下面）１３ａを密着させることが難しい。言い換えると、図４３に示すようにキャップ１１と封止体７の間に隙間ＳＫが介在し易くなる。
この隙間ＳＫが存在する場合、前記実施の形態１や前記実施の形態２で説明したように封止体７の上面７ａとキャップ１１が密着している場合と比較して封止体７からキャップ１１への熱伝達効率が低下する。また、キャップ１１からは、半導体装置５１の外部方向のみではなく、半導体装置５１の内部方向（封止体７に向かう方向）にも輻射されるため、輻射された熱が、キャップ１１の内部の空間ＴＫ内に留まり易い。この結果、環境温度と輻射の条件によっては、封止体７の上面７ａの温度が半導体装置１０よりも却って高くなる場合がある。
そこで、封止体７の温度上昇を抑制する観点からは、図４５に示す半導体装置５３のように、接着材１６を介して、封止体７の上面７ａと上キャップ１２の内面１２ｂを接続することが好ましい。接着材１６は、例えば、エポキシ系の熱硬化性樹脂からなるペースト状の樹脂接着材に複数（多数）の金属粒子を含有させた接着材であって、樹脂のみからなる接着材よりも熱伝導率が高い、熱伝導性接着材である。
この接着材１６を特にワイヤ５との距離が近い封止体７の上面７ａと上キャップ１２の内面１２ｂの間に介在させ、封止体７の上面７ａおよび上キャップ１２の内面１２ｂとそれぞれ密着させることで、上面７ａの温度を低下させることができる。また、上面７ａ全体を覆うように接着材１６を配置することがより好ましい。また、図４５に示すように、封止体７の下面７ｂと下キャップ１３の内面１３ａの間にも接着材１６を配置することが特に好ましい。封止体７の下面７ｂは、上面７ａと比較するとワイヤ５からの距離が遠いが、下面７ｂ側にも接着材１６を配置することで、封止体７全体の温度を低下させることができる。
なお、隙間ＳＫを低減させる観点からは、封止体７の側面７ｃにも接着材１６を配置することが好ましい。しかし、接着材１６には、前記したように金属粒子が含まれるため、リード３と金属粒子が接触することを防止する観点からは、接着材１６は封止体７の側面７ｃ側には配置されないことが好ましい。
また、本実施の形態では、封止体７を先に形成するため、図４６に示すように、樹脂７ｐの漏れを防止するダムバー（ダム部）２２をリードフレーム２０に設ける必要がある。図４６は図４２に示す封止体形成工程において、図１８に示すリードフレームに封止体７を形成した状態を示す拡大平面図である。図４６に示すダムバー（ダム部）２２は、隣り合うリード３を連結するようにリード３と一体に形成された部材であって、封止体７の周囲を囲むように配置される。図４２に示す封止体形成工程では、ダムバー２２により、樹脂７ｐの漏れを堰き止める。また、封止体７をキャップ１１内に収める必要があるので、ダムバー２２は封着領域３ｅ（図１３参照）よりも内側（図１３に示すボンディング領域３ｃ側）に設ける必要がある。
ただし、ダムバー２２は、複数のリード３を連結する金属部材なので、隣り合うリード３を分離するためには、キャップボンディング工程（図４２参照）を行う前にダムバー２２を切断する必要がある。つまり、図４２に示すように、封止体形成工程の後、でかつ、キャップボンディング工程の前にダムカット工程を行う必要がある。ダムカット工程では、隣り合うリード３の間に配置されるダムバー２２をそれぞれ切断する。切断方法は特に限定されないが、図示しないパンチとダイを用いたプレス加工により切断することができる。前記実施の形態１または前記実施の形態２で説明した半導体装置１０、５０の製造方法では、封着材１４をダム部として利用するので、このダムカット工程を省略することができる点で好ましい。
なお、本実施の形態の半導体装置およびその製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。
また、本実施の形態では、前記実施の形態１で説明した半導体装置１０およびその製造方法に対する変形例として説明するが、前記実施の形態２で説明した変形例と組み合わせて適用することができる。
＜その他の変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１〜前記実施の形態３では、一つのパッケージ（半導体装置）内に２個の半導体チップ１、６を搭載した場合の実施態様について説明した。しかし、半導体チップの数は２個には限定されず、例えば、１個の半導体チップを搭載した半導体装置、あるいは３個以上の半導体チップを搭載した半導体装置に適用することができる。ただし、例えば図４に示すように複数の半導体チップ１、６を積層して搭載する半導体装置１０は、ワイヤ５と封止体７の上面７ａの距離が近くなるため、封止体７の上面７ａにクラックが発生すると、ワイヤ５にクラックが到達しやすい。このため、前記実施の形態で説明した技術を適用すると、特に効果的に半導体装置の信頼性を向上させることができる。
例えば、前記実施の形態１〜前記実施の形態３では、上キャップ１２および下キャップ１３の各辺に沿った部分だけでなく、角部１２ｋ、１３ｋにもフランジ部１２ｅ、１３ｅを設ける実施態様について説明した。しかし、図４７に変形例として示す半導体装置５４のように、封止体形成工程において樹脂の供給口として利用する角部（図４７の角部１２ｋ１）はフランジ部１２ｅを設けない構成とすることができる。図４７は図１に対する変形例を示す平面図、図４８は図３１に対する変形例を示す拡大断面図である。図４８に示すように、成形金型４０のゲート部４０Ｇが配置される角部２０ｋ１、１２ｋ１、１３ｋ１にはフランジ部１２ｅ、１３ｅを設けない構成とすることで、樹脂７ｐを供給し易くなる。一方、ベント部４０Ｂが配置される他の角部２０ｋ、１２ｋ、１３ｋは、フランジ部１２ｅ、１３ｅを設けることで、静圧が大きくなるため、樹脂７ｐの漏れ量を低減することができる。また、フランジ部１２ｅ、１３ｅを設けることで、封着材１４による接着面積が広くなるので、上キャップ１２と下キャップ１３の接着強度を向上させることができる。
また例えば、上記変形例を前記実施の形態２、実施の形態３で説明した技術と組み合わせて適用できる。
本発明は、樹脂封止型の半導体装置に適用することができる。
１、６ 半導体チップ
１ａ、６ａ 表面（主面、上面）
１ｂ、６ｂ 裏面（主面、下面）
１ｃ、６ｃ 側面
１ｐ、６ｐ パッド（電極、ボンディングパッド）
２ ダイパッド（チップ搭載部）
２ａ 上面
２ｂ 下面
３ リード
３ａ インナリード部
３ｂ アウタリード部
３ｃ ボンディング領域
３ｄ 封止領域
３ｅ 封着領域
５、５ａ、５ｂ ワイヤ（導電性部材）
７ 封止体
７ａ 上面
７ｂ 下面
７ｃ 側面
７ｐ 樹脂
８ 吊りリード
１０、５０、５１、５２、５３、５４ 半導体装置
１１ キャップ（蓋部材、部材）
１２ 上キャップ（蓋部材）
１２ａ 外面（上面、露出面）
１２ｂ 内面（下面）
１２ｃ 側面
１２ｄ 窪み部（空間形成部）
１２ｅ フランジ部（突出部、接着領域）
１２ｆ 接着面
１２ｈ１、１２ｈ２、１２ｈ３、１２ｈ４ 辺
１２ｋ、１２ｋ１、１２ｋ２、１２ｋ３、１２ｋ４ 角部
１３ 下キャップ（蓋部材）
１３ａ 内面（上面）
１３ｂ 外面（下面、露出面、実装面）
１３ｃ 側面
１３ｄ 窪み部（空間形成部）
１３ｅ フランジ部（突出部、接着領域）
１３ｆ 接着面
１３ｈ１、１３ｈ２、１３ｈ３、１３ｈ４ 辺
１３ｋ、１３ｋ１、１３ｋ２、１３ｋ３、１３ｋ４ 角部
１４、１４ａ、１４ｂ 封着材
１５ 下キャップ（蓋部材）
１５ａ 内面（上面）
１５ｂ 外面（下面、露出面、実装面）
１５ｈ１、１５ｈ２、１５ｈ３、１５ｈ４ 辺
１５ｋ、１５ｋ１、１５ｋ２、１５ｋ３、１５ｋ４ 角部
１６ 接着材
２０ リードフレーム
２０ａ 製品形成領域
２０ｂ 外枠（枠体）
２０ｃ 枠部
２０ｈ、２０ｈ１、２０ｈ２、２０ｈ３、２０ｈ４ 辺
２０ｋ、２０ｋ１、２０ｋ２、２０ｋ３、２０ｋ４ 角部
２１ 基材
２２ ダムバー（ダム部、タイバー）
３０、３１ 押圧治具
３２ ステージ
３２ａ 凹部
３２ｂ リード保持部
４０ 成形金型
４０Ｂ ベント部（排出部）
４０Ｇ ゲート部（供給部）
４１ 上金型（第１金型）
４１ａ 内面（下面）
４１ｂ 金型面（クランプ面）
４２ａ 内面（上面）
４２ｂ 金型面（クランプ面）
４２ 下金型（第２金型）
４３、４４ キャビティ
４５ 樹脂フィルム
ＭＭ 金属膜
Ｓ１ 接着材
Ｓ２ 接着材
ＳＫ 隙間
ＴＫ 空間

Claims (19)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）チップ搭載部、および前記チップ搭載部の周囲に配置された複数のリードを有するリードフレームを準備する工程；
    （ｂ）前記（ａ）工程の後、表面、前記表面に形成された複数の電極、および前記表面とは反対側の裏面を有する半導体チップを、前記チップ搭載部上に搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記半導体チップの前記複数の電極と前記複数のリードを、複数のワイヤを介して電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、前記半導体チップおよび前記複数のワイヤを覆うように蓋部材を配置し、封着材を介して前記蓋部材を前記複数のリードに接着する工程；
    （ｅ）前記（ｄ）工程の後、前記蓋部材内の前記半導体チップが配置された空間内に樹脂を供給し、前記複数のワイヤおよび前記半導体チップを前記樹脂で封止する工程；
    ここで、
    前記蓋部材の平面形状は、第１角部を有する四角形からなり、
    前記（ｄ）工程では、前記複数のリードのうちの互いに隣り合うリード間が前記封着材の一部で塞がれ、
    前記（ｅ）工程では、前記封着材により塞がれない前記第１角部から前記空間内に前記樹脂を供給する。
  2. 請求項１において、
    前記蓋部材は金属部材であり、
    前記（ｄ）工程では、前記蓋部材と前記複数のリードが接触しないように絶縁材料から成る前記封着材を介して接着する半導体装置の製造方法。
  3. 請求項１において、
    前記（ｄ）工程には、
    （ｄ１）第１窪み部、前記第１窪み部の周囲に設けられた第１突出部を有する第１蓋部材を準備して、前記半導体チップおよび前記複数のワイヤを覆うように前記第１蓋部材を配置し、第１封着材を介して前記複数のリードに接着する工程、
    （ｄ２）第２窪み部、前記第２窪み部の周囲に設けられた第２突出部を有する第２蓋部材を準備して、前記第１窪み部と前記第２窪み部が対向するように前記第２蓋部材を配置し、第２封着材を介して前記複数のリードに接着する工程、
    が含まれる半導体装置の製造方法。
  4. 請求項３において、
    前記（ｄ２）工程では、前記複数のリードのうち隣り合うリードの間に前記封着材が埋め込まれる半導体装置の製造方法。
  5. 請求項１において、
    前記（ｅ）工程では、前記蓋部材の内部の気体を前記蓋部材の前記第１角部とは異なる第２角部から排出する半導体装置の製造方法。
  6. 請求項１において、
    前記（ａ）工程で準備するリードフレームの前記チップ搭載部には第１吊りリードが接続され、
    前記第１吊りリードは、前記第１角部と前記チップ搭載部の間で複数に分岐し、前記第１角部を避けるように配置される半導体装置の製造方法。
  7. 請求項１において、
    前記（ｅ）工程では、
    前記蓋部材の内面と前記樹脂が密着するように前記樹脂を供給する半導体装置の製造方法。
  8. 請求項１において、
    前記（ｅ）工程では、成形金型のキャビティ内に前記蓋部材を収容した状態で前記樹脂が供給され、
    前記成形金型と前記蓋部材の間には、前記成形金型および前記蓋部材よりも柔らかい樹脂フィルムが介在する半導体装置の製造方法。
  9. 請求項１において、
    前記（ｅ）工程では、減圧室内に前記リードフレームを配置して前記蓋部材内に前記樹脂を供給する半導体装置の製造方法。
  10. 請求項１において、
    前記（ｅ）工程では、前記蓋部材内が樹脂で満たされた後、前記樹脂を供給する圧力よりも高い圧力を前記蓋部材内に印加する半導体装置の製造方法。
  11. 請求項１において、
    前記（ｅ）工程では、
    前記複数のリードは、隣り合うリードのそれぞれが、絶縁材料から成る前記封着材を介して連結されている半導体装置の製造方法。
  12. 請求項１において、
    前記（ａ）工程で準備するリードフレームには、
    平面視において四角形を成し、前記チップ搭載部を有する平板である第１蓋部材が予め接着され、
    前記チップ搭載部の周囲には前記複数のリードが第１封着材を介して接着され、
    前記（ｄ）工程では、窪み部、前記窪み部の周囲に設けられた突出部を有する第２蓋部材を準備して、前記第１蓋部材の周縁部と前記第２蓋部材の周縁部が重なるように前記第２蓋部材を配置し、第２封着材を介して前記複数のリードに接着する半導体装置の製造方法。
  13. チップ搭載部と、
    表面、前記表面に形成された複数の電極、および前記表面とは反対側の裏面を有し、前記チップ搭載部上に搭載された半導体チップと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの前記複数の電極と前記複数のリードを電気的に接続する複数のワイヤと、
    前記複数のワイヤ上に配置される上面、および前記上面の反対側の下面を有し、前記半導体チップおよび前記複数のワイヤを封止する封止体と、
    前記封止体を覆い、平面形状が第１角部を有する四角形から成る蓋部材と、
    を有し、
    前記封止体は、前記上面が前記蓋部材により覆われ、かつ、前記蓋部材の前記第１角部において、露出している半導体装置。
  14. 請求項１３において、
    前記蓋部材は金属部材であり、
    前記蓋部材と前記複数のリードの間には絶縁材料から成る前記封着材が介在する。
    半導体装置。
  15. 請求項１３において、
    前記半導体チップは珪素から成り、
    前記蓋部材は、コバールから成る半導体装置。
  16. 請求項１３において、
    前記蓋部材の内面と前記封止体の前記上面は、密着している半導体装置。
  17. 請求項１３において、
    前記チップ搭載部には第１吊りリードが接続され、
    前記第１吊りリードは、前記第１角部と前記チップ搭載部の間で複数に分岐し、前記第１角部を避けるように配置される半導体装置。
  18. 請求項１３において、
    前記蓋部材の四つの角部のうち、前記第１角部とは異なる第２角部において、前記封止体が露出ししている半導体装置。
  19. 請求項１８において、
    前記チップ搭載部には第１吊りリードおよび第２吊りリードが接続され、
    前記第１吊りリードは、前記第１角部と前記チップ搭載部の間で複数に分岐し、前記第１角部を避けるように配置され、
    前記第２吊りリードは、前記第２角部と前記チップ搭載部の間で複数に分岐し、前記第２角部を避けるように配置される半導体装置。
JP2012046329A 2012-03-02 2012-03-02 半導体装置の製造方法 Expired - Fee Related JP5956783B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012046329A JP5956783B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法
TW102106787A TWI627684B (zh) 2012-03-02 2013-02-26 半導體裝置之製造方法及半導體裝置
US13/777,219 US8841166B2 (en) 2012-03-02 2013-02-26 Manufacturing method of semiconductor device, and semiconductor device
CN201310067465.4A CN103295922B (zh) 2012-03-02 2013-03-04 半导体器件的制造方法和半导体器件
US14/464,401 US20140353812A1 (en) 2012-03-02 2014-08-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012046329A JP5956783B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013183054A true JP2013183054A (ja) 2013-09-12
JP5956783B2 JP5956783B2 (ja) 2016-07-27

Family

ID=49042370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012046329A Expired - Fee Related JP5956783B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US8841166B2 (ja)
JP (1) JP5956783B2 (ja)
CN (1) CN103295922B (ja)
TW (1) TWI627684B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3001453A1 (en) 2014-09-29 2016-03-30 Renesas Electronics Corporation Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425392A (zh) 2013-08-27 2015-03-18 优博创新科技有限公司 具有预模制的基板的空腔封装
US9257370B2 (en) * 2013-08-27 2016-02-09 Ubotic Company Limited Cavity package with pre-molded cavity leadframe
US9627329B1 (en) * 2014-02-07 2017-04-18 Xilinx, Inc. Interposer with edge reinforcement and method for manufacturing same
JP6783128B2 (ja) * 2016-12-06 2020-11-11 三菱電機株式会社 リード加工装置
KR102554431B1 (ko) * 2018-09-05 2023-07-13 삼성전자주식회사 반도체 장치 및 반도체 장치 제조 방법
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置
US11765836B2 (en) 2022-01-27 2023-09-19 Xilinx, Inc. Integrated circuit device with edge bond dam

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127456A (ja) * 1989-09-14 1992-04-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH04133453A (ja) * 1990-09-26 1992-05-07 Nec Corp 半導体装置用リードフレーム
JPH04157757A (ja) * 1990-10-22 1992-05-29 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JPH0697321A (ja) * 1992-06-04 1994-04-08 Shinko Electric Ind Co Ltd 半導体装置
JPH077032A (ja) * 1993-06-16 1995-01-10 Hitachi Ltd 半導体装置の樹脂封止方法及びその実施装置
JPH08125055A (ja) * 1994-10-21 1996-05-17 Murata Mfg Co Ltd 電子部品のシール構造
JPH10144822A (ja) * 1996-11-05 1998-05-29 Ibiden Co Ltd 電子部品搭載用基板
US6278182B1 (en) * 1999-01-06 2001-08-21 Walsin Advanced Electronics Ltd. Lead frame type semiconductor package
JP2005347769A (ja) * 2001-11-12 2005-12-15 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009027191A (ja) * 2005-08-30 2009-02-05 Panasonic Corp 携帯電話
JP2009049115A (ja) * 2007-08-17 2009-03-05 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
US5451715A (en) * 1993-08-11 1995-09-19 Sgs-Thomson Microelectronics, Inc. Molded package integrated circuit with electrochemical cell
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
JP2003247903A (ja) * 2002-02-21 2003-09-05 Denso Corp 圧力センサ
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
CN100477176C (zh) * 2006-06-01 2009-04-08 美国博通公司 集成电路封装体及其装配方法
JP2010080931A (ja) 2008-08-27 2010-04-08 Kyocera Corp 電子部品モジュールおよびその製造方法
TWI392065B (zh) * 2009-06-08 2013-04-01 Cyntec Co Ltd 電子元件封裝模組
CN102589753B (zh) * 2011-01-05 2016-05-04 飞思卡尔半导体公司 压力传感器及其封装方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127456A (ja) * 1989-09-14 1992-04-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH04133453A (ja) * 1990-09-26 1992-05-07 Nec Corp 半導体装置用リードフレーム
JPH04157757A (ja) * 1990-10-22 1992-05-29 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JPH0697321A (ja) * 1992-06-04 1994-04-08 Shinko Electric Ind Co Ltd 半導体装置
US5365107A (en) * 1992-06-04 1994-11-15 Shinko Electric Industries, Co., Ltd. Semiconductor device having tab tape
JPH077032A (ja) * 1993-06-16 1995-01-10 Hitachi Ltd 半導体装置の樹脂封止方法及びその実施装置
JPH08125055A (ja) * 1994-10-21 1996-05-17 Murata Mfg Co Ltd 電子部品のシール構造
JPH10144822A (ja) * 1996-11-05 1998-05-29 Ibiden Co Ltd 電子部品搭載用基板
US6278182B1 (en) * 1999-01-06 2001-08-21 Walsin Advanced Electronics Ltd. Lead frame type semiconductor package
JP2005347769A (ja) * 2001-11-12 2005-12-15 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009027191A (ja) * 2005-08-30 2009-02-05 Panasonic Corp 携帯電話
JP2009049115A (ja) * 2007-08-17 2009-03-05 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3001453A1 (en) 2014-09-29 2016-03-30 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
JP5956783B2 (ja) 2016-07-27
TWI627684B (zh) 2018-06-21
US8841166B2 (en) 2014-09-23
US20140353812A1 (en) 2014-12-04
CN103295922B (zh) 2017-07-18
US20130228908A1 (en) 2013-09-05
CN103295922A (zh) 2013-09-11
TW201401388A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
JP5956783B2 (ja) 半導体装置の製造方法
US9368432B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5689462B2 (ja) 半導体装置およびその製造方法
JP6129315B2 (ja) 半導体装置
JP2010062365A (ja) 半導体装置およびその製造方法
TWI521658B (zh) 半導體裝置及其製造方法
WO2017002268A1 (ja) 半導体装置の製造方法および半導体装置
US10388597B2 (en) Manufacturing method for semiconductor device and semiconductor device
JP7149751B2 (ja) 半導体装置
JP3429245B2 (ja) 半導体装置及びその製造方法
WO2017154072A1 (ja) 半導体装置および半導体装置の製造方法
JP2012109435A (ja) 半導体装置の製造方法
JP2016192523A (ja) 半導体装置の製造方法
JP2014229884A (ja) 半導体装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2013016851A (ja) 半導体装置の製造方法
JP5385438B2 (ja) 半導体装置
CN115706014A (zh) 一种改善引脚溢胶的封装方法及封装结构
JP2004207307A (ja) 半導体装置およびその製造方法
JP2005223352A (ja) 半導体装置及び半導体装置の製造方法
JP2012190956A (ja) 半導体装置およびその製造方法
CN102315186A (zh) 一种通过印刷粘接材料封装的半导体器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160617

R150 Certificate of patent or registration of utility model

Ref document number: 5956783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees