JP2008311373A - 磁性多層膜通電素子 - Google Patents

Abstract

【課題】高いＭＲ比を実現できる磁気抵抗効果素子などの磁性多層膜通電素子を提供する。
【解決手段】第１の開口部を有する第１の絶縁層、第２の開口部を有する第２の絶縁層及び前記第１の絶縁層及び前記第２の絶縁層の間に位置した導電体を含み、前記第２の絶縁層の、前記第２の開口部及び前記第１の絶縁層間の距離Ａが、前記第１の絶縁層及び前記第２の絶縁層間の最近接距離Ｂよりも大きくなっており、バレル形状を呈する少なくとも１つの薄膜構造体を、第１の磁性層、第２の磁性層、及び前記第１および第２の磁性層間に形成されたスペーサ層の少なくとも一部に配置する。
【選択図】図２

Description

本発明は、特に磁気抵抗効果素子として使用することが可能な磁性多層膜通電素子に関する。

近年、ハードディスクドライブ（ＨＤＤ：Hard Disk Drive）の急速な小型化・高密度化が進行し、今後もさらなる高密度化が見込まれている。記録トラック幅を狭くしてトラック密度を高めることで、ＨＤＤの高密度化を実現できる。しかし、トラック幅が狭くなると、記録される磁化の大きさ、すなわち記録信号が小さくなり、媒体信号を再生するＭＲヘッドの再生感度の向上が必要となる。

最近では、巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance effect）を利用した高感度なスピンバルブ膜を含むＧＭＲヘッドが採用されている。スピンバルブ膜は、２層の強磁性層の間に非磁性スペーサ層を挟んだサンドイッチ構造を有する積層膜であり、抵抗変化を生ずる積層膜構造部位はスピン依存散乱ユニットとも呼ばれる。２層の強磁性層の一方の強磁性層（「ピン層」あるいは「磁化固着層」という）の磁化方向は反強磁性層などで固着される。他方の強磁性層（「フリー層」あるいは「磁化自由層」という）の磁化方向は外部磁界により変化可能である。スピンバルブ膜では、２層の強磁性層の磁化
方向の相対角度の変化によって、大きな磁気抵抗効果が得られる。

スピンバルブ膜を用いた磁気抵抗効果素子には、ＣＩＰ（Current In Plane）−ＧＭＲ素子、ＣＰＰ（Current Perpendicular to Plane）−ＧＭＲ素子、ＴＭＲ（Tunneling Magneto-Resistance）素子がある。ＣＩＰ−ＧＭＲ素子ではスピンバルブ膜の面に平行にセンス電流を通電し、ＣＰＰ−ＧＭＲ、ＴＭＲ素子ではスピンバルブ膜の面にほぼ垂直方向にセンス電流を通電する。

膜面垂直に通電する方式においては、通常のＣＰＰ−ＧＭＲではスペーサ層として金属層を用い、ＴＭＲ素子ではスペーサ層として絶縁層を用いる。

しかしながら、上述したような磁気ヘッドやＭＲＡＭデバイスの高密度化に伴う磁気抵抗効果素子のさらなる微細化の要求に伴って、磁気抵抗効果素子は微細化された場合においても十分に高いＭＲ比を有することが求められる。

本発明は、高いＭＲ比を実現できる磁気抵抗効果素子などの磁性多層膜通電素子を提供することを目的とする。

上記目的を達成すべく、本発明の一態様は、
少なくとも１つの磁性層と、
第１の開口部を有する第１の絶縁層、第２の開口部を有する第２の絶縁層及び前記第１の絶縁層及び前記第２の絶縁層の間に位置した導電体を含み、前記第２の絶縁層の、前記第２の開口部及び前記第１の絶縁層間の距離Ａが、前記第１の絶縁層及び前記第２の絶縁層間の最近接距離Ｂよりも大きい、少なくとも１つの薄膜構造体と、
前記磁性層、前記薄膜構造体を含む磁性多層膜に対して、その積層方向に電流を流すための一対の電極と、
を具えることを特徴とする、磁性多層膜通電素子に関する。

また、本発明の一実施形態においては、前記距離Ａ及び前記最近接距離Ｂが、Ａ／２＞Ｂなる関係を満たすようにすることができる。また、前記最近接距離Ｂ＝０であって、前記第１の絶縁層及び前記第２の絶縁層が部分的に接合するようにすることができる。

また、本発明の一態様は、
少なくとも１つの磁性層と、
第１の開口部を有する第１の絶縁層、第２の開口部を有する第２の絶縁層及び前記第１の絶縁層及び第２の絶縁層の間に位置した導電体を含み、前記第１の絶縁層及び前記第２の絶縁層が部分的に接合しており、前記導電体の膜面内の面積が、前記第１の開口部よりも大きく、かつ前記第２の開口部よりも大きい、少なくとも１つの薄膜構造体と、
前記磁性層、前記薄膜構造体を含む磁性多層膜に対して、その積層方向に電流を流すための一対の電極と、
を具えることを特徴とする、磁性多層膜通電素子に関する。

なお、本発明の作用効果及び詳細、並びにその他の特徴に関しては、以下において詳述する。

以上説明したように、本発明の上記態様によれば、高いＭＲ比を実現できる磁気抵抗効果素子などの磁性多層膜通電素子を提供することができる。

以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、以下の実施の形態においては、合金の組成は原子％（atomic％）で表される。

（薄膜構造体）
最初に、本発明の磁性多層膜通電素子を構成する薄膜構造体について説明する。

（薄膜構造体の第１の実施形態）
図１は、本実施形態に係る薄膜構造体を表す断面図である。なお、図１および以降の図は全て模式図であり、図上での膜厚同士の比率と、実際の膜厚同士の比率は必ずしも一致しない。

図１において破線で示す薄膜構造体１０は、第１の絶縁層１１、第２の絶縁層１２及び第１の絶縁層１１及び第２の絶縁層１２の間に位置した第１の導電体１３を含んでいる。また、第１の絶縁層１１及び第２の絶縁層１２には、それぞれ互いに対向するようにして第１の開口部１１Ａ及び第２の開口部１２Ａが形成されている。また、第２の絶縁層１２の、第２の開口部１２Ａ及び第１の絶縁層１１（開口部１１Ａ）間の距離Ａが、第１の絶縁層１１及び第２の絶縁層１２間の最近接距離Ｂよりも大きくなっており、その結果、薄膜構造体１０はバレル形状を呈する。

なお、本実施形態においては、第１の開口部１１Ａ及び第２の開口部１２Ａに対してそれぞれ第２の導電体１４及び第３の導電体１５が形成されている。このため、第１の絶縁層１１及び第２の導電体１４、並びに第２の絶縁層１２及び第３の導電体１５は、薄膜構造体１０に対してその厚さ方向に電圧を印加して電流を流す場合において電流狭窄層として機能する。

図１に示す例では、バレル形状の薄膜構造体１０が横方向に複数形成されている場合を示しているが、薄膜構造体１０の数は、目的とする磁性多層膜通電素子の種類などに応じて適宜に設定することができる。

なお、以下に詳述するように、図１に示す薄膜構造体１０は、その大きさ（直径及び高さなど）がナノメートルオーダの極微小構造体であるため、種々の特異な性質を呈する。例えば、薄膜構造体１０の厚さ方向に電流を通電した場合、電子は、第１の絶縁層１１、および第２の絶縁層１２は通過せずに導電体１３〜１５を通過し、ナノサイズの形状効果を利用した特異な通電特性が期待できる。

また、上記バレル形状とは、いわゆる樽型の形状を意味するものである。図１に示すような薄膜構造体１０が樽型形状を呈することから、本発明者らによって命名されたものである。

（薄膜構造体の第２の実施形態）
図２は、本実施形態に係る薄膜構造体を表す断面図である。なお、図１に示す構造体の構成要素と同一あるいは類似の構成要素に関しては、同じ参照数字を用いて表している。

図２において破線で示す薄膜構造体２０は、第１の絶縁層１１、第２の絶縁層１２及び第１の絶縁層１１及び第２の絶縁層１２の間に位置した第１の導電体１３を含んでいる。また、第１の絶縁層１１及び第２の絶縁層１２には、それぞれ互いに対向するようにして第１の開口部１１Ａ及び第２の開口部１２Ａが形成されている。また、第２の絶縁層１２の、第２の開口部１２Ａ及び第１の絶縁層１１（開口部１１Ａ）間の距離Ａは、以下の詳述するように、例えばナノメートルのオーダに保持されており、第１の絶縁層１１及び第２の絶縁層１２間の、第１の開口部１１Ａ及び第２の開口部１２Ａの両側に位置する端部では、第１の絶縁層１１及び第２の絶縁層１２が互いに接合している。

また、図２に示すように、第１の導電体１３の面積Ｓは、第１の開口部１１Ａ及び第２の開口部１２Ａの大きさよりも大きくなるように設定されている。

したがって、本実施形態における薄膜構造体２０は、第１の導電体１３が、第１の絶縁層１１及び第２の絶縁層１２で囲まれ、それによってバレル形状を呈するように構成されている。

なお、本実施形態においても、第１の開口部１１Ａ及び第２の開口部１２Ａに対してそれぞれ第２の導電体１４及び第３の導電体１５が形成されている。このため、第１の絶縁層１１及び第２の導電体１４、並びに第２の絶縁層１２及び第３の導電体１５は、薄膜構造体１０に対してその厚さ方向に電圧を印加して電流を流す場合において電流狭窄層として機能する。

図２に示す例でも、バレル形状の薄膜構造体２０が横方向に複数形成されている場合を示しているが、薄膜構造体２０の数は、目的とする磁性多層膜通電素子の種類などに応じて適宜に設定することができる。

なお、以下に詳述するように、図２に示す薄膜構造体２０は、その大きさ（直径及び高さなど）がナノメートルオーダの極微小構造体であるため、種々の特異な性質を呈する。例えば、薄膜構造体２０の厚さ方向に電流を通電した場合、電子は、第１の絶縁層１１、および第２の絶縁層１２は通過せずに導電体１３〜１５を通過し、ナノサイズの形状効果を利用した特異な通電特性が期待できる。

また、上記バレル形状とは、いわゆる樽型の形状を意味するものである。図２に示すような薄膜構造体２０が樽型形状を呈することから、本発明者らによって命名されたものである。

（薄膜構造体の詳細）
次に、上述した実施形態に係る薄膜構造体の詳細について説明する。なお、以降の説明は、上述した実施形態における双方の薄膜構造体に適用可能である。

上述のように、第１の絶縁層１１及び第１の導電体１４、並びに第２の絶縁層１２及び第２の導電体１５は、それぞれ第１の電流狭窄層及び第２の電流狭窄層として機能する。従って、以下においては、第１の絶縁層１１及び第１の導電体１４からなる第１の電流狭窄層、並びに第１の絶縁層１２及び第２の導電体１５からなる第２の電流狭窄層の観点から詳細な説明を加えるとともに、第１の絶縁層１１などの各構成要素毎に詳細な説明を加える。

第１の電流狭窄層と第２の電流狭窄層、すなわち第１の絶縁層１１及び第２の絶縁層１２の膜厚は、以下の三つの要求により適正な範囲が決まる。第１は、電流狭窄層の構造を作製するにあたり、作製可能な膜厚に上限がある。電流狭窄層の膜厚が４ｎｍを超えると、上下に貫通した導電が困難となるため望ましくない。

第２は、電流狭窄層を介した磁気結合の要求である。上述した薄膜構造体１０，２０を例えば磁気抵抗効果膜などに適用する場合、その膜中のどの部位に挿入するかで、薄膜構造体１０，２０に隣接する層と薄膜構造体１０，２０の第１の導電体１３の間で磁気結合させる場合と、逆に磁気結合を切らなくてはいけない場合とがある。第１の導電体１３と隣接する層との磁気結合は、電子が通過する第２の導電体１４及び第３の導電体１５を介して行われる。そのため、第２の導電体１４及び第３の導電体１５が強磁性体で形成されている場合は、第１の絶縁層１１及び第２の絶縁層１２が厚くとも比較的簡単に結合する。

一方、第２の導電体１４及び第３の導電体１５が非磁性体で形成されている場合、第１の絶縁層１１及び第２の絶縁層１２が厚い場合には磁気結合は分断される。ただし、第２の導電体１４及び第３の導電体１５が非磁性体の場合でも、電流狭窄層の膜厚が薄ければ、磁気結合させることは十分に可能である。

第３は、絶縁層の絶縁機能の要求である。電流狭窄層が薄すぎると、それを構成する絶縁層が十分に絶縁機能を発揮することができなくなる。十分な絶縁機能を発揮するには少なくとも０．５ｎｍ以上の膜厚が必要である。

このように、第１の電流狭窄層と第２の電流狭窄層の膜厚は、十分に絶縁機能を維持できる範囲で、かつ薄膜構造体１０，２０の磁気結合の有無により適宜調整する必要がある。例えば、第１の導電体１３を強磁性体で構成して、第２の導電体１４及び第３の導電体１５を強磁性体とし、磁気結合させる場合には、厚くとも３．０ｎｍ以下、絶縁機能を維持するために膜厚０．５ｎｍ以上が望ましい。つまり、０．５ｎｍ以上３．０ｎｍ以下が望ましい。

また、例えば、第３の導電体１５を強磁性体で構成して、第１の導電体１３及び第２の導電体１４を非磁性体とし、磁気結合させる場合には、厚くとも１．５ｎｍ以下が望ましい。十分な絶縁機能をもたせるためには、０．５ｎｍ以上が望ましいので、あわせて０．５ｎｍ以上１．５ｎｍ以下が望ましい。また、同様の構成で磁気結合させない場合には、上下に貫通した導電体を形成できる範囲で厚くすることが出来る。つまり、１．５ｎｍ以上４ｎｍ以下が望ましい。

第１の絶縁層１１及び第２の絶縁層１２は、Ａｌ、Ｔａ、Ｈｆ、Ｃｒ、Ｚｒ、Ｔｉ、Ｓｉ、Ｗ、Ｖ、Ｍｇ、Ｍｏ、Ｆｅ、Ｎｉ、Ｃｏからなる群より少なくともひとつの元素を含む、酸化物、窒化物、酸窒化物で構成することができる。

第２の導電体１４及び第３の導電体１５は、後述するように、例えば薄膜構造体１０，２０が磁気抵抗効果膜に適用する場合などには、そのどの部位に配置されるかで、好ましい材料が異なる。本発明では、第１の導電体１４及び第３の導電体１５は、非磁性元素で構成される場合と、強磁性元素で構成される場合とがある。第１の導電体１４及び第２の導電体１５を非磁性元素で構成する場合、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄなどを用いることができる。これらの材料のなかでも、酸化エネルギーの低く、電気的良電体であるＣｕ、Ａｕ、Ａｇなどの金属を用いるのが望ましい。第１の導電体１４及び第２の導電体１５を強磁性元素で構成する場合、Ｃｏ、Ｆｅ、Ｎｉからなる群より少なくともひとつの元素を含む金属を用いることができる。

第１の導電体１３は、どの材料を用いるかによって、薄膜構造体１０，２０の機能が異なる。例えば、磁気抵抗効果膜に適用した場合に、そのどの部位に配置して、どの機能を持たせるかの目的によって、好ましい材料が異なる。例えば、第１の導電体１３を非磁性元素で構成する場合、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄなどを用いることができる。これらの材料のなかでも、酸化エネルギーの低く、電気的良電体であるＣｕ、Ａｕ、Ａｇなどの金属を用いるのが望ましい。また、第１の導電体１３を強磁性元素で構成する場合、Ｃｏ、Ｆｅ、Ｎｉからなる群より少なくともひとつの元素を含む金属を用いることができる。

図２に示すような薄膜構造体２０の場合、第１の絶縁層１１の開口部１１Ａに形成された第２の導電体１４の膜面内方向の面積、及び第２の絶縁層１２の開口部１２Ａに形成された第３の導電体１５の膜面内方向の面積は、第１の導電体１３の膜面内方向の最大面積よりも十分に小さくなければならない。この要件を満足しないと、以下に詳述する特異な伝導特性は期待されない。実際、第２の導電体１４及び第３の導電体１５の面積（直径）が大きすぎると、薄膜構造体２０の内部で散乱された電子が、薄膜構造体２０の内壁に当たらずにそのまま通過してしまい、特異な伝導を得ることが出来ない。結果として、薄膜構造体２０を磁気抵抗効果膜などに適用した場合において、高いＭＲ変化率を得ることができない。そのため、第２の導電体１４と第３の導電体１５の直径は５ｎｍ以下であることが望ましい。

また、薄膜構造体２０のナノサイズの形状効果を利用した特異な導電特性を効率よく得るためには、図２の薄膜構造体２０のように、第１の導電体１３が膜面内方向にも絶縁層で遮られているほうが好ましい。また、この場合の第１の導電体の面積は大きすぎるとナノサイズの形状効果を利用した特異な導電特性を効率よく得ることができない。よって、第１の導電体の面積は、上記の要件を満たした上でその直径が１０ｎｍ以下であることが望ましい。

なお、第２の導電体１４及び第３の導電体１５の膜面内方向の面積は、開口部１１Ａ及び１２Ａの大きさ（直径）によって画定されるので、薄膜構造体２０を図２に示すような態様で構成する限りは、上記要件は必然的に満足される。

図１に示すような薄膜構造体１０の場合においても、上述した図２に示す薄膜構造体２０と同じ要件が課される。但し、薄膜構造体１０においては、図２に示す薄膜構造体２０と異なり、第１の導電体１３が第１の絶縁層１１及び第２の絶縁層１２で囲まれたような構成を呈しておらず、開口部１１Ａ及び１２Ａの両端部において所定の距離で離隔している。したがって、この場合においては、距離Ａ／２＞距離Ｂなる関係を満足することが好ましい。

また、第１の導電体１３の膜厚は、５nm以下であることが望ましい。第１の導電体の膜厚が厚すぎると、距離Ａ／２＞距離Ｂなる関係を満たすバレル形状の作製が困難となる。また、第１の導電体１３の膜厚は、１nm以上であることが望ましい。第１の導電体の膜厚が薄くなると、それに伴って第１の導電体の直径も小さくなる。第２の導電体１４及び第３の導電体１５の面積は、第１の導電体の直径よりも小さくする必要があるため、第１の導電体の直径が小さくなりすぎると、それよりも小さい直径の第２の導電体１４と第３の導電体１５を作製することが困難となる。上述する理由から、第１の導電体１３の膜厚は、１nm以上であることが望ましい。

上記要件を満足しない場合、例えば、第１の絶縁層１１の第１の開口部１１Ａ内に形成した第２の導電体１４を介して電子が第１の導電体１３内に取り込まれることになった場合に、前記電子は、同じ薄膜構造体１０に形成された第２の絶縁層１２の第２の開口部１２Ａ内に形成した第３の導電体１５を介してではなく、隣接する薄膜構造体１０に形成された第３の導電体１５を介して外部に取り出されるような場合が生じる。したがって、このような場合は、薄膜構造体１０の内部で散乱された電子が、薄膜構造体１０の内壁に当たらずにそのまま通過してしまい、特異な伝導を得ることが出来ない。結果として、薄膜構造体１０を磁気抵抗効果膜などに適用した場合において、高いＭＲ変化率を得ることができない。

次に、薄膜構造体１０，２０の具体的な配置例について、第１の導電体１３を中心に説明する。図３〜７は、薄膜構造体１０，２０の具体的な配置例を示す構成図である。なお、以下の説明に関連した図面においては、薄膜構造体２０を代表的に用いているが、当然に薄膜構造体１０を用いることもできる。

図３において、第１の導電体１３は、積層構造として構成している。例えば、薄膜構造体１０，２０を後述のような磁気抵抗効果膜に対して適用する場合、ピン層／スペーサ層にまたがって薄膜構造体１０，２０を配置する場合、第１の導電体１３の内部にピン層／スペーサ層の界面を設ける構成も適用可能である。この場合、第１の導電体１３は、ピン層を構成する強磁性層ＦＭとスペーサ層を構成する非磁性層ＮＭの積層とすることが出来る。

また、図４に示すように、第１の導電体１３、多数の層からなる積層構造とすることができる。例えば、磁気抵抗効果膜への適用を考慮した場合、薄膜構造体１０，２０をピン層またはフリー層内部に配置して、第１の導電体１３に強磁性体を用いる場合、第１の導電体１３を（強磁性層ＦＭ／非磁性層ＮＭ）ｘＮ／強磁性層ＦＭのような積層構造を用いることができる。このように強磁性層ＦＭに非磁性層を挿入することにより、強磁性層のスピン依存バルク散乱を増強する効果がある。

また、薄膜構造体１０，２０を強磁性層と隣接して配置する場合に、薄膜構造体１０，２０と強磁性層ＦＭの間に非磁性層ＮＭを挿入しても良い。

図５に示す例では、薄膜構造体１０，２０の上下に非磁性層ＮＭが設けられた構造を表している。すなわち、薄膜構造体１０，２０がピン層Ｐやフリー層Ｆなどを構成する強磁性層ＦＭ中に挿入され、さらにその上下両方ともに非磁性層ＮＭが挿入された構造を表す。この非磁性層ＮＭは、薄膜構造体ＮＢの上下にある強磁性層ＦＭが酸化することを防ぐ、酸素バリア層として機能する。この非磁性層ＮＭは、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄなどを用いることができる。これらの材料のなかでも、酸化エネルギーの低く、電気的良電体であるＣｕ、Ａｕ、Ａｇなどの金属を用いるのが望ましい。

図６に示す例では、薄膜構造体１０，２０の下に非磁性層ＮＭが設けられた構造を表している。すなわち、薄膜構造体１０，２０がピン層Ｐやフリー層Ｆの強磁性層ＦＭとスペーサ層Ｓの非磁性層ＮＭとの間に挿入され、さらにその下に非磁性層ＮＭが挿入された構造を表す。この非磁性層ＮＭは、上述したように薄膜構造体ＮＢの下にある強磁性層ＦＭが酸化することを防ぐ、酸素バリア層として機能する。

図７は、薄膜構造体１０，２０の上に非磁性層ＮＭが設けられた構造を示す図である。すなわち、スペーサ層Ｓの非磁性層ＮＭと薄膜構造体ＮＢがピン層Ｐやフリー層Ｆの強磁性層ＦＭとの間に挿入され、さらにその上に非磁性層ＮＭが挿入された構造を表す。この非磁性層ＮＭは、上述したように薄膜構造体ＮＢの上にある強磁性層ＦＭが酸化することを防ぐ、酸素バリア層として機能する。

（薄膜構造体を設けた磁気抵抗効果膜）
上述した薄膜構造体１０，２０は、磁気抵抗効果膜に対して適用することができる。この場合は、以下に詳述する原理に基づいて高いＭＲ変化率を得ることができる。

図８は、上述した薄膜構造体１０，２０を磁気抵抗効果膜に組み込んだ様子を示す図である。図８に示すように、薄膜構造体１０，２０は、ピン層Ｐ、スペーサ層Ｓ、フリー層Ｆのスピン依存散乱ユニットに配置することができる。図８では、ピン層Ｐ、スペーサ層Ｓ、フリー層Ｆそれぞれの内部に薄膜構造体１０，２０を設けた場合を例として図示している。また、薄膜構造体１０，２０は、ピン層Pの内部に複数層配置してもよく、同様にスペーサ層S、フリー層Fの内部に複数層配置してもよい。

なお、薄膜構造体１０，２０は、ピン層Ｐ及びスペーサ層Ｓに跨り、ピン層Ｐとスペーサ層Ｓとの界面を含むようにして配置することもできる。また、スペーサ層Ｓ及びフリー層Ｆに跨り、スペーサ層Ｓとフリー層Ｆとの界面を含むようにして配置することもできる。さらに、ピン層Ｐ，スペーサ層Ｓ及びフリー層Ｆに跨り、これら層間の界面を含むようにして配置することもできる。なお、これらの具体例については以下において詳述する。

（薄膜構造体を設けた磁気抵抗効果膜の詳細）
以降、磁気抵抗効果膜に適用する薄膜構造体の詳細を説明する。
図９及び１０は、薄膜構造体１０，２０がピン層Ｐまたはフリー層Ｆに設けられる場合の配置例を示す。なお、薄膜構造体１０，２０の具体的な構造は、図１〜７に示したようないずれの構造をも採ることができるが、これらに限られるものではない。

ピン層Ｐまたはフリー層Ｆに薄膜構造体１０，２０を設ける場合、第１の導電体１３は、ピン層Ｐまたはフリー層Ｆの機能を持たせるために強磁性体で構成する。ただし、強磁性層／非磁性層の積層構造を用いて、スピン依存バルク散乱の向上を図っても良い。積層順序は、（強磁性層／非磁性層）ｘＮ／強磁性層の順でも、（非磁性層／強磁性層）ｘＮ／非磁性層でもよい。また、（強磁性層／非磁性層）ｘＮ、（非磁性層／強磁性層）ｘＮでもよい。

ピン層Ｐまたはフリー層Ｆに薄膜構造体１０，２０を設けた場合の第１の導電体１３の一例として、Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］のような積層型導電体を用いることができる。

第１の導電体１３を構成するＦｅ_５０Ｃｏ_５０はｂｃｃ構造をもつ。なお、ＦｅＣｏ系合金として、Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００％）や、Ｆｅ_ｘＣｏ_{１００−ｘ}に添加元素を加えたものが挙げられる。ここでは、第１の導電体１３として、極薄Ｃｕ積層を含むＦｅ_５０Ｃｏ_５０を用いている。ここで、第１の導電体１３は、全膜厚が２ｎｍのＦｅＣｏと、１ｎｍのＦｅＣｏ毎に積層された０．２５ｎｍのＣｕとからなり、トータル膜厚２．２５ｎｍである。

第１の導電体１３には、ｂｃｃ構造をもつ磁性材料の代わりに、従来の磁気抵抗効果素子で広く用いられているｆｃｃ構造を有するＣｏ_９０Ｆｅ_１０合金や、ｈｃｐ構造をもつコバルト合金を用いることができる。第１の導電体１３として、Ｃｏ、Ｆｅ、Ｎｉなどの単体金属、またはこれらのいずれか一つの元素を含む合金材料はすべて用いることができる。第３の導電体の磁性材料として、大きなＭＲ変化率を得るのに有利なものから並べると、ｂｃｃ構造をもつＦｅＣｏ合金材料、５０％以上のコバルト組成をもつコバルト合金、５０％以上のＮｉ組成をもつニッケル合金の順になる。

上述した磁性層（ＦｅＣｏ層）と非磁性層（極薄Ｃｕ層）とを交互に積層したものから第１の導電体１３を構成する場合、極薄Ｃｕ層によって、スピン依存バルク散乱効果を向上させることができる。なお、バルク散乱効果を得るための極薄Ｃｕ層の膜厚は、０．１〜１ｎｍが好ましく、０．２〜０．５ｎｍがより好ましい。Ｃｕ層の膜厚が薄すぎると、バルク散乱効果を向上させる効果が弱くなる。Ｃｕ層の膜厚が厚すぎると、バルク散乱効果が減少することがあるうえに、非磁性のＣｕ層を介した上下磁性層の磁気結合が弱くなり、第３の導電体の特性が不十分となる。そこで、好ましい一例として挙げたものでは、０．２５ｎｍのＣｕを用いた。

磁性層間の非磁性層の材料として、Ｃｕの換わりに、Ｈｆ、Ｚｒ、Ｔｉなどを用いてもよい。一方、これら極薄の非磁性層を挿入した場合、ＦｅＣｏなど磁性層の一層あたりの膜厚は０．５〜２ｎｍが好ましく、１〜１．５ｎｍ程度がより好ましい。

第１の導電体１３として、ＦｅＣｏ層とＣｕ層との交互積層構造に換えて、ＦｅＣｏとＣｕを合金化した層を用いてもよい。このようなＦｅＣｏＣｕ合金として、例えば、（Ｆｅ_ｘＣｏ_{１００−ｘ}）_{１００−ｙ}Ｃｕ_ｙ（ｘ＝３０〜１００％、ｙ＝３〜１５％程度）が挙げられるが、これ以外の組成範囲を用いてもよい。ここで、ＦｅＣｏに添加する元素として、Ｃｕの代わりに、Ｈｆ、Ｚｒ，Ｔｉなど他の元素を用いてもよい。

第１の導電体１３には、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金材料からなる単層膜を用いてもよい。例えば、最も単純な構造として、従来から広く用いられている、Ｃｏ_９０Ｆｅ_１０単層を用いてもよい。この材料に他の元素を添加してもよい。

第１の導電体１３は、結晶性金属の代わりにアモルファス金属を用いてもかまわない。具体的には、ＣｏＦｅＢ、ＣｏＺｒＮｂ、ＦｅＺｒＮ、ＦｅＡｌＳｉなどを用いることができる。

第１の導電体１３は、垂直磁化膜を用いてもかまわない。具体的には、ＦｅＰｔ、ＣｏＰｔ、ＳｍＣｏなどを用いることができる。この材料に他の元素を添加してもよい。

図９（ａ）は、ピン層Ｐまたはフリー層Ｆを強磁性体ＦＭ／薄膜構造体１０，２０／強磁性体ＦＭで構成した場合の模式図である。図９（ｂ）は、ピン層Ｐまたはフリー層Ｆを薄膜構造体１０，２０／強磁性体ＦＭで構成した場合の模式図である。図９（ｃ）は、ピン層Ｐまたはフリー層Ｆを強磁性体ＦＭ／薄膜構造体１０，２０で構成した場合の模式図である。図９（ｄ）は、ピン層Ｐまたはフリー層Ｆを薄膜構造体１０，２０の単層で構成した場合の模式図である。

図１０（ａ）〜（ｄ）は、それぞれ図９（ａ）〜（ｄ）に対応しており、スペーサ層Ｓの位置とピン層Ｐ又はフリー層Ｆの位置とが逆転したものである。

薄膜構造体１０，２０をピン層Ｐまたはフリー層Ｆに設ける場合、上述した図９（ａ）〜（ｄ）及び図１０（ａ）〜（ｄ）のいずれの構成をも採用することができる。

図１１は、薄膜構造体１０，２０がスペーサ層Ｓに設けられる場合の配置例を示す。なお、薄膜構造体１０，２０の具体的な構造は、図１〜７に示したようないずれの構造をも採ることができるが、これらに限られるものではない。

スペーサＳに薄膜構造体１０，２０を設ける場合、第１の導電体１３、さらには第２の導電体１４及び第３の導電体１５は、スペーサ層としての機能を持たせるために、非磁性金属体で構成する。例えば、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄなどを用いることができる。これらの材料のなかでも、酸化エネルギーの低く、電気的良電体であるＣｕ、Ａｕ、Ａｇなどの金属を用いるのが望ましい。

一方、スペーサ層Ｓに薄膜構造体１０，２０を設ける場合、スペーサ層Ｓを磁性スペーサ層として構成することもできる。磁性スペーサ層を用いる場合、第１の導電体１３、第２の導電体１４、第３の導電体１５はＣｏ、Ｆｅ、Ｎｉなどの単体金属、またはこれらのいずれか一つの元素を含む合金材料はすべて用いることができる。

図１１（ａ）は、スペーサ層Ｓを非強磁体ＮＭ／薄膜構造体１０，２０／非磁性体ＮＭで構成した場合の模式図である。図１１（ｂ）は、スペーサ層Ｓを薄膜構造体１０，２０／非磁性体ＨＭで構成した場合の模式図である。図１１（ｃ）は、スペーサ層Ｓを非磁性体ＮＭ／薄膜構造体１０，２０で構成した場合の模式図である。図１１（ｄ）は、スペーサ層Ｓを薄膜構造体１０，２０の単層で構成した場合の模式図である。薄膜構造体１０，２０をスペーサ層Ｓに設ける場合、上述した図１１（ａ）、（ｂ）、（ｃ）、（ｄ）のいずれの構成をも採用することができる。

図１２は、薄膜構造体１０、２０がスペーサ層Ｓと、フリー層Ｆ又はピン層Ｐとに跨り、これらの界面を含むようにして形成された場合の配置例を示す。なお、薄膜構造体１０，２０の具体的な構造は、図１〜７に示したようないずれの構造をも採ることができるが、これらに限られるものではない。

本態様では、図１２に示すように、薄膜構造体１０，２０の第１の導電体１３が、スペーサ層Ｓと、フリー層Ｆ又はピン層Ｐとに跨るようになるので、第１の導電体１３の、スペーサ層Ｓに属する部分は、スペーサ層Ｓとしての機能を持たせるために非磁性金属体から構成し、第１の導電体１３の、フリー層Ｆ又はピン層Ｐに属する部分は、ピン層Ｐまたはフリー層Ｆの機能を持たせるために強磁性体で構成する。

第１の導電体１３の、スペーサ層Ｓに属する部分は、上述したように、例えば、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄなどを用いることができる。これらの材料のなかでも、酸化エネルギーの低く、電気的良電体であるＣｕ、Ａｕ、Ａｇなどの金属を用いるのが望ましい。また、第１の導電体１３の、フリー層Ｆ又はピン層Ｐに属する部分は、上述の、図９に関連して説明した態様で述べたような構成及び材料から構成することができる。例えば、スピン依存バルク散乱の向上を図るべく、強磁性層／非磁性層の積層構造を用いることができ、具体的に、Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］のような積層型導電体を用いることができる。

なお、図１２（ａ）は、フリー層Ｆ又はピン層Ｐがスペーサ層Ｓの上側に位置する場合を示し、図１２（ｂ）は、フリー層Ｆ又はピン層Ｐがスペーサ層Ｓの下側に位置する場合を示している。薄膜構造体１０，２０をスペーサ層Ｓと、フリー層Ｆ又はピン層Ｐとに跨るようにして形成する場合、図１２（ａ）及び（ｂ）のいずれの構成をも採ることができる。

図１３は、同じく薄膜構造体１０，２０がスペーサ層Ｓと、フリー層Ｆ又はピン層Ｐとに跨り、これらの界面を含むようにして形成された場合の配置例を示すものである。図１３に関連する例では、薄膜構造体１０，２０を構成する第１の導電体１３が、フリー層Ｆ又はピン層Ｐのいずれかに総て含まれるような場合を示している。図１３（ａ）及び（ｂ）に示す例では、第１の導電体１３がスペーサ層Ｓの上部に設けられたフリー層Ｆ又はピン層Ｐ内に含まれる場合を示しており、図１３（ｃ）及び（ｄ）に示す例では、第１の導電体１３がスペーサ層Ｓの下部に設けられたフリー層Ｆ又はピン層Ｐ内に含まれる場合を示している。

図１３（ａ）及び（ｂ）の場合は、第１の絶縁層１１及び第２の導電体１４がスペーサ層Ｓを構成しており、スペーサ層Ｓ自身が電流狭窄層として機能する。図１３（ｃ）及び（ｄ）の場合は、第２の絶縁層１２及び第２の導電体１５がスペーサ層Ｓを構成しており、スペーサ層Ｓ自身が電流狭窄層として機能する。

なお、図１３（ａ）では、フリー層Ｆ又はピン層Ｐは、薄膜構造体１０，２０の第１の導電体１３、第２の絶縁膜１２及び第３の導電体１５からなる部分と、強磁性体ＦＭとから構成されている。図１３（ｂ）では、フリー層Ｆ又はピン層Ｐは、薄膜構造体１０，２０の第１の導電体１３、第２の絶縁膜１２及び第３の導電体１５から構成されている。図１３（ｃ）では、フリー層Ｆ又はピン層Ｐは、薄膜構造体１０，２０の第１の導電体１３、第１の絶縁膜１１及び第２の導電体１４からなる部分と、強磁性体ＦＭとから構成されている。図１３（ｄ）では、フリー層Ｆ又はピン層Ｐは、薄膜構造体１０，２０の第１の導電体１３、第１の絶縁膜１１及び第２の導電体１４から構成されている。

薄膜構造体１０，２０をスペーサ層Ｓと、フリー層Ｆ又はピン層Ｐとに跨るようにして形成する場合、図１３（ａ）〜（ｄ）に示すような構造をも採ることができる。

図１４は、薄膜構造体１０，２０が、スペーサ層Ｓと、フリー層Ｆ及びピン層Ｐとに跨り、これらの界面を含むようにして形成された場合の配置例を示すものである。

本態様では、図１４に示すように、薄膜構造体１０，２０の第１の導電体１３が、スペーサ層Ｓ、フリー層Ｆ及びピン層Ｐに跨るようになるので、第１の導電体１３の、スペーサ層Ｓに属する部分は、スペーサ層Ｓとしての機能を持たせるために非磁性金属体から構成し、第１の導電体１３の、フリー層Ｆ及びピン層Ｐに属する部分は、ピン層Ｐ及びフリー層Ｆの機能を持たせるために強磁性体で構成する。

第１の導電体１３の、スペーサ層Ｓに属する部分は、上述したように、例えば、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄなどを用いることができる。これらの材料のなかでも、酸化エネルギーの低く、電気的良電体であるＣｕ、Ａｕ、Ａｇなどの金属を用いるのが望ましい。また、第１の導電体１３の、フリー層Ｆ及びピン層Ｐに属する部分は、上述の、図９に関連して説明した態様で述べたような構成及び材料から構成することができる。例えば、スピン依存バルク散乱の向上を図るべく、強磁性層／非磁性層の積層構造を用いることができ、具体的に、Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］のような積層型導電体を用いることができる。

なお、磁気抵抗効果膜の基本的な構成は、図１５（ａ）に示すように、スペーサ層Ｓの上方にフリー層Ｆが位置し、スペーサ層Ｓの下方にピン層Ｐが位置するようなボトム型、図１５（ｂ）に示すように、スペーサ層Ｓの下方にフリー層Ｆが位置し、スペーサ層Ｓの上方にピン層Ｐが位置するようなトップ型、図１５（ｃ）に示すように、中心にフリー層Ｓが配置され、その上方及び下方に、スペーサ層Ｓ及びピン層Ｐが順次に配置されてなるいわゆるデュアル型の構成を採ることができる。

また、図１６は、ピニング層を設けたスピンバルブ構造を例示する模式図である。ピニング層は、図１６（ａ）に示すように、ピン層Pの磁化方向を反強磁性膜ＡＦ又はハード磁性膜ＨＭなどにより直接固着する方法や、図１６（ｂ）に示すように、いわゆる「シンセティック構造」と称される方法もある。シンセティック構造においては、反強磁性膜AFによって強磁性層FMを固着し、その上にＲｕなどからなる反強磁性的結合膜ACを介して、ピン層Pに反強磁性的に結合させてその磁化を固着する。

なお、図１６では、図１５（ａ）に示すような、いわゆるボトム型の磁気抵抗効果膜に対してピニング層を設けている場合について示しているが、図１５（ｂ）及び（ｃ）に示すような、トップ型及びデュアル型の磁気抵抗効果膜についても同様にして設けることができる。

（高いＭＲ比の発現メカニズム）
次に、図８〜１４に示すような、薄膜構造体１０，２０を含む磁気抵抗効果膜において、高いＭＲ比が発現する物理的メカニズムについて説明する。ただし現時点では、高いＭＲ比が発現する物理メカニズムは完全に把握し切れていない部分もある。

Ａ．高いＭＲ比の発現メカニズム（１）
最初に、薄膜構造体１０，２０を設けていない、従来のＣＰＰ−ＧＭＲ膜のＭＲ発現原理を説明する。ＧＭＲ効果とは、非磁性層のスペーサを介して積層された少なくとも二つ以上の強磁性層において、非磁性を介した強磁性層の相対角度の変化により電気抵抗が変化する現象である。ＧＭＲ効果は、アップスピンをもつアップスピン電子とダウンスピンをもつダウンスピン電子がそれぞれ独立に伝導に寄与するとした二電流モデルで説明される。伝導電子のスピンが強磁性層を通過するときに、強磁性層の磁化と同じ向きのスピンある場合（Ｍａｊｏｒｉｔｙスピン電子と呼ぶ）と逆向きである場合（Ｍｉｎｏｒｉｔｙスピン電子と呼ぶ）とで、強磁性層からうける散乱が異なること（スピン依存散乱）がＧＭＲ効果の起源である。

ＣＰＰ−ＧＭＲ膜に二電流モデルを適用してスピン依存散乱による抵抗の変化を考える場合、スピン依存バルク散乱とスピン依存界面散乱の両方を考える必要がある。スピン依存バルク散乱とは、強磁性層の内部のスピン依存散乱のことであり、スピン依存界面散乱は、強磁性層と非磁性層の界面で起こるスピン依存散乱のことである。

まず、スピン依存バルク散乱について考えると、Ｍａｊｏｒｉｔｙスピン電子の強磁性層内部のバルク抵抗率をρ _F↑、Ｍｉｎｏｒｉｔｙスピン電子の強磁性層内部のバルク抵抗率をρ _F↓とすると、次式で表される。
ρ _F↑＝２ρ_F／(１＋β）
ρ _F↓＝２ρ_F／(１−β）
ここで、ρ_Fは強磁性層の抵抗率であり、βはスピン依存バルク散乱パラメータである。スピン依存バルク散乱パラメータβの絶対値の大きさが大きいほどρ _F↑とρ _F↓の差が大きい。バルク散乱の場合は、上記の式に強磁性層の膜厚をかけることで、同じ向きである場合の強磁性層内部のバルク抵抗ＡＲ_F↑と逆向きである場合の強磁性層内部のバルク抵抗ＡＲ_F↓が次式のように表される。
ＡＲ_F↑ ＝ ρ _F↑・ｔ_Ｆ ＝ ２ρ_F・ｔ_Ｆ／(１＋β）
ＡＲ_F↓ ＝ ρ _F↓・ｔ_Ｆ ＝ ２ρ_F・ｔ_Ｆ／(１−β）

次に、スピン依存界面散乱も同様に考えると、伝導電子のスピンが強磁性層の磁化と同じ向きである場合の強磁性層とスペーサ層の界面抵抗をＲＡ_F／S↑、逆向きである場合の強磁性層とスペーサ層の界面抵抗をＲＡ_F／S↓とすると、次式で表される。
ＡＲ_F／S↑ ＝ ２ＡＲ_F／S／(１＋α）
ＡＲ_F／S↓ ＝ ２ＡＲ_F／S／(１−α）
ここで、ＡＲ_F／Sは強磁性層とスペーサ層の界面抵抗であり、αはスピン依存バルク散乱パラメータである。スピン依存界面散乱パラメータαの絶対値の大きさが大きいほどＡＲ_F／S↑とＡＲ_F／S↓の差が大きい。

上述したスピン依存バルク散乱によるＡＲ_F↑とＡＲ_F↓の差、およびスピン依存界面散乱によるＲＡ_F／S↑とＲＡ_F／S↓の差がＣＰＰ−ＧＭＲ膜のＭＲ発現の起源であり、それぞれの差が大きいほど高いＭＲ変化率が得られる。

ここで高いＭＲ変化率を得るための手段の一つとして、強磁性層のスピン依存バルク抵抗率のρ _F↑とρ _F↓の差を大きくする、すなわちスピン依存バルク散乱パラメータβの大きい材料を用いることが挙げられる。同様にスピン依存界面抵抗ＡＲ_F／S↑とＡＲ_F／S↓の差が大きくする、すなわちスピン依存界面散乱パラメータγの大きい材料を用いることが挙げられる。しかし、これらの値は材料依存であり従来材料を上回る材料を発見することが精力的に検討されているが、スピンバルブに必要な特性を満たしたまま従来材料を大きく超えるスピン依存散乱パラメータを有する材料を見つけることは困難である。

高いＭＲ変化率を得るための手段の一つとして、強磁性層の膜厚ｔ_Ｆを厚くして大きいスピン依存バルク散乱を得る方法がある。しかし、磁気抵抗効果膜の総膜厚を厚くすることは、読み取りヘッドのギャップ長を長くすること、ピン層を厚くするとピン固着が弱まること、フリー層を厚くすると読み取り感度が落ちること、など様々な原因から好ましくない。

高いＭＲ変化率の有効な手段の一つとして、強磁性層とスペーサ層の界面の数を増やして、スピン依存界面散乱効果を有効に用いる方法がある。スピンバルブ膜のスピン依存界面散乱ユニットを増やすために、ピン層／スペーサ層とフリー層／スペーサ層の界面を増やそうとすると、ピン層／スペーサ層／フリー層／スペーサ層／ピン層といった、デュアルスピンバルブ構造での４つの界面数が限界である。また、デュアルスピンバルブ構造では、比較的厚いピニング層を２層設ける必要があるため、やはり総膜厚が厚くなり、前述した理由で好ましくない。

次に、薄膜構造体１０，２０を設けた磁気抵抗効果膜について考える。図１７〜１９には、薄膜構造体１０，２０を設けた磁気抵抗効果膜の高いＭＲ変化率の発現メカニズム（１）の模式図を示す。図１７〜１９には、ピン層Ｐ、スペーサ層Ｓ、フリー層Ｆのスピン依存散乱ユニットのみを図示している。図１７は薄膜構造体を設けていない場合、図１８はピン層Ｐの内部に薄膜構造体１０，２０を設けた例であり、図１９はピン層Ｐ／スペーサ層Ｓ／フリー層Ｆにまたがって薄膜構造体１０，２０を設けた例である。なお、これらの図には、代表的に薄膜構造体２０の構成のみを示しているが、当然に薄膜構造体１０の構成をも採用することができる。

フリー層Ｆからピン層Ｐの向きの膜垂直方向に電流を流した場合、薄膜構造体１０，２０を通過する際に電子は第２の導電体１４、第１の導電体１３、及び第３の導電体１５を通過する。ここで、薄膜構造体１０，２０の第２の導電体１３の膜厚ｔ_ＮＢが、伝導電子が散乱されずに通過する距離である平均自由行程の長さに対して十分に大きいといえない場合、電子が絶縁体で構成される内壁に衝突して、反射することが考えられる。第２の導電体１４から入った電子が第３の導電体１５を抜けていくまでに、絶縁層の内壁で反射する平均の回数をＮと仮定すると、電子が第２の導電体の内部を通過する距離は（Ｎ＋１）・ｔ_ＮＢとなる。すなわち、物理的な膜厚は薄いままで、伝導電子が強磁性層の内部を通過する行程距離を長くすることが期待される。

図１８は、ピン層Ｐの内部に薄膜構造体１０，２０を設け、第１の導電体１３、第２の導電体１４及び第３の導電体１５がピン層Ｐの強磁性層ＦＭと同じ強磁性材料で構成されている場合である。上述したように、図１８の場合の伝導電子がピン層Ｐを通過するときの行程距離ｔ_Ｆ ^effは、反射の効果が加わってｔ_ＰＩＮ−ｔ_ＮＢ＋（Ｎ＋１）・ｔ_ＮＢとなる。つまり、Ｍａｊｏｒｉｔｙスピン電子の強磁性層内部のバルク抵抗率ＡＲ_F↑、Ｍｉｎｏｒｉｔｙスピン電子の強磁性層内部のバルク抵抗ＡＲ_F↓とすると、次式で表される。
ＡＲ_F↑ ＝ ρ _F↑・ｔ_Ｆ ^eff
＝２ρ_F・｛ｔ_ＰＩＮ−ｔ_ＮＢ＋（Ｎ＋１）・ｔ_ＮＢ｝／(１＋β）
ＡＲ_F↓ ＝ ρ _F↓・ｔ_Ｆ ^eff
＝ ２ρ_F・｛ｔ_ＰＩＮ−ｔ_ＮＢ＋（Ｎ＋１）・ｔ_ＮＢ｝／(１−β）

一方、図１７の薄膜構造体１０，２０を設けていない場合は、伝導電子がピン層Ｐを通過するときの行程距離はピン膜厚ｔ_ＰＩＮとほぼ同じである。つまり、図１７と図１８とでは、ピン層が同じ物理膜厚であるにもかかわらず、図１８の薄膜構造体１０，２０を設けた場合の方が、図１７の薄膜構造体１０，２０を設けていない場合に比べて、ピン層Ｐ内部における伝導電子の行程距離が長くなり、スピン依存バルク抵抗ＡＲ_F↑とＡＲ_F↓の差が大きくなる、つまり、高いＭＲ変化率が得られることが期待される。

また、図１９は、薄膜構造体１０，２０をピン層Ｐ／スペーサ層Ｐ／フリー層Ｆに跨って設け、薄膜構造体１０，２０の第２の導電体１４をピン層Ｐと同じ強磁性層材料から構成し、第３の導電体１５をフリー層と同じ強磁性層材料から構成し、第１の導電体１３をピン層Ｐ／スペーサ層Ｓ／フリー層Ｆとした場合である。図１９のように、薄膜構造体１０、２０の第１の導電体１３に強磁性層／スペーサ層を設けた場合、反射効果により、スピン依存散乱界面を通過する回数を増やすことができると期待される。すなわち、前述したデュアルスピンバルブ構造のように膜厚の厚い構成を用いなくとも、スピン依存散乱界面を通過する回数を増やすことができる、つまり、高いＭＲ変化率が得られることが期待される。

また、図１９の第１の導電体１３には、ピン層Ｐとフリー層Ｆも含まれているため、図１８と同じ理由でスピン依存バルク抵抗ＡＲ_F↑とＡＲ_F↓の差を大きくなることが期待される。

Ｂ．高いＭＲ比の発現メカニズム（２）
Ａ．で述べた高いＭＲ比の発現メカニズム（１）では、薄膜構造体１０，２０の中の電子の伝導について、半古典的な現象のみで考えている。一方、本発明に係る薄膜構造体１０，２０のサイズはナノオーダーであるため、薄膜構造体１０，２０を通過する電子の振る舞いは、量子的な伝導を示す可能性がある。このような半古典的な伝導特性と量子的な伝導特性をあわせもつ伝導はメゾスコピック伝導と呼ばれている。

図２０には、高いＭＲ比の発現メカニズム（２）として、薄膜構造体１０，２０のサイズ効果によるメゾスコピック伝導の模式図を示す。

例えば、図２０（ｂ）のように薄膜構造体１０，２０のサイズが、強磁性体や非磁性体などの金属中の電子が散乱されずに直進する距離（平均自由行程と呼ぶ）に比べて十分大きい場合、その伝導特性は、散乱過程の統計的平均の範囲を逸せず、図２０（ａ）のような通常の薄膜構造体１０，２０を設けていない場合の伝導特性とほぼ変わらない。

一方、本発明のように、図２０（ｃ）に示すような薄膜構造体１０，２０のサイズが強磁性体や非磁性体などの金属中の電子の平均自由行程に比べて、十分に大きいといえない場合、薄膜構造体１０，２０を通過する電子が薄膜構造体１０，２０の中の導電体で散乱される回数が少ないため、その散乱過程は平均化されず、その伝導特性は薄膜構造体１０，２０の第１、第３、第２の導電体の形状から大きく影響をうけることが考えられる。このような薄膜構造体ＮＢを磁気抵抗効果膜（たとえばＣＰＰ−ＧＭＲ膜）の中に設けた場合、従来のＣＰＰ−ＧＭＲ膜のようにＭａｊｏｒｉｔｙスピン電子とＭｉｎｏｒｉｔｙスピン電子の散乱過程の統計的平均によるＭＲ現象に加えて、薄膜構造体１０，２０の形状により決定される量子的なＭＲ現象が期待される。

例えば、薄膜構造体１０，２０が、例えばピン層の内部に配置され、薄膜構造体１０，２０の第１の導電体１３が強磁性体で構成される場合について考える。第１の導電体１３の強磁性層と同じスピンの向きのＭａｊｏｒｉｔｙスピン電子と逆向きのＭｉｎｏｒｉｔｙスピン電子の平均自由行程について考えると、スピン依存バルク散乱パラメータβが正の場合、強磁性層の磁化と同じ向きのスピンを持ったＭａｊｏｒｉｔｙスピン電子の抵抗率ρ _F↑は、逆向きのＭｉｎｏｒｉｔｙスピン電子の抵抗率ρ _F↓よりも小さくなる。つまり、Ｍａｊｏｒｉｔｙスピン電子の平均自由工程λ_Ｆ↑は、Ｍｉｎｏｒｉｔｙスピン電子の平均自由工程λ_Ｆ↓よりも長くなる。

ここで、薄膜構造体１０，２０のサイズ（第１の導電体の膜厚ｔ_Ｆ）が、強磁性層内における電子の平均自由行程に対して十分に大きいといえない場合、薄膜構造体１０，２０の形状に起因して、Ｍａｊｏｒｉｔｙスピン電子とＭｉｎｏｒｉｔｙスピン電子とで、薄膜構造体１０，２０内の強磁性体で散乱される確率が変わることが考えられる。すると、Ｍａｊｏｒｉｔｙスピン電子のほうが、薄膜構造体１０，２０内で一度も散乱されずに直進して通過する確率が高い。ナノオーダーのサイズの薄膜構造体１０，２０内部で散乱された電子は、薄膜構造体１０，２０の内壁に衝突して、薄膜構造体１０，２０内部でさらに散乱すると考えられる。その結果、Ｍａｊｏｒｉｔｙスピン電子とＭｉｎｏｒｉｔｙスピン電子が薄膜構造体１０，２０を通過するときの抵抗の差は、薄膜構造体１０，２０と同じ膜厚の強磁性層を通過するときよりも大きくなることが考えられる。

また、このようにＭａｊｏｒｉｔｙスピン電子とＭｉｎｏｒｉｔｙスピン電子とで、薄膜構造体１０，２０内の強磁性体で散乱される確率が変り、Ｍａｊｏｒｉｔｙスピン電子の方が、薄膜構造体１０，２０内で一度も散乱されずに直進して通過する電子が多い場合、薄膜構造体１０，２０を通過する電子の数がＭａｊｏｒｉｔｙスピン電子のほうが多くなることが考えられる。例えば、ピン層内部に薄膜構造体１０，２０を設けて、ピン層、スペーサ層、フリー層の順に電子が通過する方向に電流を流した場合、上記のようにして起こったアップスピン電子とダウンスピン電子の数の偏りは、スピンフリップが起こらない限り、そのままフリー層Ｆに流れる。アップスピン電子とダウンスピン電子の偏りは、ピン層Ｐとフリー層Ｆの磁化の平行・反平行で生じるＭＲ変化率をさらに大きくする可能性がある。

さらに、例えば、薄膜構造体１０，２０が、スペーサ層内部に配置され、薄膜構造体１０，２０ＮＢの第１の導電体１３が、非磁性体で構成される場合について考える。通常のＣＰＰ−ＧＭＲ膜では、スペーサ層Ｓの非磁性層ＮＭ内で電子が散乱されることは、スピンに依存しない抵抗成分を増大するため、望ましくない。また、非磁性層ＮＢ内で電子が散乱されると、散乱された電子のなかにはアップスピン電子とダウンスピン電子間のスピンフリップが起こるものが現れ、ピン層通過後の電子がフリー層に到達する前にスピン情報を失い、ＭＲ現象を阻害する。

ここで、薄膜構造体１０，２０内部を電子が通過するときに、薄膜構造体１０，２０内部の非磁性体で一度も散乱されなかった電子は、そのまま直進して、薄膜構造体１０，２０を通過し、散乱された電子は薄膜構造体１０，２０の内壁に衝突し、薄膜構造体１０，２０の内部で散乱され通過確率が下がることが考えられる。一度も散乱されなかった電子は、スピン情報を失っておらず、高いＭＲ比を得るために望ましい電子であるため、結果、上記の現象はＭＲ変化率を大きくする可能性がある。

本実施形態の薄膜構造体１０，２０は、上述したようにナノメートルのオーダであって、金属中の電子の平均自由行程に比べて十分に大きいとはいえないナノオーダーのサイズであるため、上述したような特異なメゾスコピック伝導を利用したＭＲ変化率の向上効果が期待される。

（薄膜構造体の製造方法）
次に、薄膜構造体１０，２０の製造方法について説明する。
まず、第１の電流狭窄層を形成する。第２の導電体１４の母材料となる金属層ｍ１１（非磁性体とする場合は例えばＣｕ、強磁性体とする場合は例えばＣｏ）を成膜し、次に第１の絶縁層１１に変換される金属層ｍ１２（例えばＡｌ）を成膜する。

次いで、第１の絶縁層１１に変換される金属層ｍ１２表面に、絶縁層と導電体を有する電流狭窄層の一部を形成するための、表面酸化処理あるいは表面窒化処理を行う。この表面酸化処理および表面窒化処理は、金属層ｍ１２中に金属層ｍ１１の一部を侵入させるとともに、金属層ｍ１２を第１の絶縁層に変換するために行われる工程である。具体的には、ｍ１２のなかにｍ１１を侵入させるためには、原子の移動エネルギーを与える必要がある。そのために、酸化処理又は窒化処理を行うときには酸素ガスまたは窒素ガスを単純にチャンバーにフローするだけの自然酸化や置全窒化プロセスではなく、イオンやプラズマ状態のガスを照射することによるエネルギーを用いることが望ましい。またｍ１２を酸化、窒化、酸窒化物として良好な絶縁耐性を有するものにするためには、酸化処理および窒化処理もエネルギーを与えられた状態で形成することが望ましい。

このような観点から、前記酸化および窒化処理はＡｒ、Ｋｒ、Ｈｅなどのガスをイオン化あるいはプラズマ化し、このようなイオンあるいはプラズマ雰囲気中に酸素ガスや窒素ガスを供給し、前記イオンあるいはプラズマのアシストを受けた状態で、行うことが望ましい。

また、上記酸化処理や窒化処理において、上述したアシストを効果的に行うために、上述した処理の後、もしくは前に、上述した希ガスのイオン、もしくはプラズマを膜表面に照射することが望ましい。酸化・窒化処理の後に、上記の希ガスのイオンもしくはプラズマの照射を行った場合、上記酸化処理、窒化処理を事後的にアシストすることができ、第１の絶縁層と良好に分離された第１の導電体を形成することができる。酸化・窒化処理の前に、上記の希ガスのイオンもしくはプラズマの照射を行った場合、ｍ１２にあらかじめ移動エネルギーを付与することができ、後の酸化処理などを経ることによって、良好に分離した第２の導電体１４を形成することができる。

上述した酸化処理、窒化処理前後の希ガスのイオンまたはプラズマ照射は、前後の両方行っても良い。

上述した酸化処理では、イオンまたはプラズマの照射条件は、加速電圧Ｖを＋４０〜２００Ｖ、ビーム電流Ｉｂを３０〜３００ｍＡ程度に設定することが望ましい。

次に、上記形成された第１の電流狭窄層上に第１の導電体１３を成膜する。第１の導電体１３を積層構造とする場合は、各々の層を順に成膜する。

次に、第１の導電体１３上に、第２の電流狭窄層を形成する。まず、第１の導電体１３上に、第３の導電体１５の母材料となる金属層ｍ２１（非磁性体とする場合は例えばＣｕ、強磁性体とする場合は例えばＣｏ）を成膜し、次に第２の絶縁層１２に変換される金属層ｍ２２（例えばＡｌ）を成膜する。次いで、第１の電流狭窄層を形成する場合と、同様に、酸化処理および窒化処理を行う。

上述した工程のなかで、第１の導電体１３の成膜膜厚が厚い場合は、図１のような薄膜構造体１０が形成され、第１の導電体１３の成膜膜厚が薄い場合は、図２のような薄膜構造体２０が形成される。

（薄膜構造体以外の磁気抵抗効果膜の構成要素）
次に、上述した磁気抵抗効果膜の代表的な構成に関し、上記薄膜構造体の構成と関連づけて説明する。

図２１は、磁気抵抗効果膜の構成の一例を示す斜視図である。図２１の磁気抵抗効果膜１００は、図示しない基板上に形成された、下電極１１０、下地層１２０、ピニング層１３０、ピン層１４０、スペーサ層１６０、フリー層１８０、キャップ層１９０及び上電極２００を有する。この内、ピン層１４０、スペーサ層１６０及びフリー層１８０が、２つの強磁性層の間に非磁性のスペーサ層１６０を挟んでなるスピンバルブ膜（スピン依存散乱ユニット）に対応する。

下電極１１０は、磁気抵抗効果膜１００の膜面垂直方向に通電するための電極である。下電極１１０と上電極２００の間に電圧が印加されることで、磁気抵抗効果膜内部をその膜垂直方向に沿って電流が流れる。このセンス電流によって、磁気抵抗効果に起因する抵抗の変化を検出することで、磁気が検知される。下電極１１０には、電流を磁気抵抗効果膜に通電するために、電気抵抗が比較的小さい金属層が用いられる。

下地層１２０は、例えば、バッファ層１２０ａ、シード層１２０ｂに区分することができる。バッファ層１２０ａは下電極１１表面の荒れを緩和したりするための層である。シード層１２０ｂは、その上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するための層である。

バッファ層１２０ａとしては、Ｔａ、Ｔｉ、Ｗ、Ｚｒ、Ｈｆ、Ｃｒまたはこれらの合金を用いることができる。バッファ層１２０ａの膜厚は２〜１０ｎｍ程度が好ましく、３〜５ｎｍ程度がより好ましい。バッファ層１２０ａの厚さが薄すぎるとバッファ効果が失われる。一方、バッファ層１２０ａの厚さが厚すぎるとＭＲ変化率に寄与しない直列抵抗を増大させることになる。なお、バッファ層１２０ａ上に成膜されるシード層１２０ｂがバッファ効果を有する場合には、バッファ層１２０ａを必ずしも設ける必要はない。上記のなかの好ましい一例として、Ｔａ［３ｎｍ］を用いることができる。

シード層１２０ｂは、その上に成膜される層の結晶配向を制御できる材料であればよい。シード層１２０ｂとして、ｆｃｃ構造（face-centered cubic structure：面心立方格子構造）またはｈｃｐ構造（hexagonal close-packed structure：六方最密格子構造）やｂｃｃ構造（body-centered cubic structure：体心立方格子構造）を有する金属層などが好ましい。例えば、シード層１２０ｂとして、ｈｃｐ構造を有するＲｕや、ｆｃｃ構造を有するＮｉＦｅを用いることにより、その上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができる。また、ピニング層１３０（例えば、ＰｔＭｎ）の結晶配向を規則化したｆｃｔ構造（face-centered tetragonal structure：面心正方構造）、あるいはｂｃｃ（body-centered cubic structure：体心立方構造）（１１０）配向とすることができる。

結晶配向を向上させるシード層１２０ｂとしての機能を十分発揮するために、シード層１２０ｂの膜厚としては、１〜５ｎｍが好ましく、より好ましくは、１．５〜３ｎｍが好ましい。上記のなかの好ましい一例として、Ｒｕ［２ｎｍ］を用いることができる。
スピンバルブ膜やピニング層１３０の結晶配向性は、Ｘ線回折により測定できる。スピンバルブ膜のｆｃｃ（１１１）ピーク、ピニング層１３０（ＰｔＭｎ）のｆｃｔ（１１１）ピークまたはｂｃｃ（１１０）ピークでのロッキングカーブの半値幅を３．５〜６度として、良好な配向性を得ることができる。なお、この配向の分散角は断面ＴＥＭを用いた回折スポットからも判別することができる。

シード層１２０ｂとして、Ｒｕの代わりに、ＮｉＦｅベースの合金（例えば、Ｎｉ_ｘＦｅ_{１００−ｘ}（ｘ＝９０〜５０％、好ましくは７５〜８５％）や、ＮｉＦｅに第３元素Ｘを添加して非磁性にした（Ｎｉ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｘ_ｙ（Ｘ＝Ｃｒ、Ｖ、Ｎｂ、Ｈｆ、Ｚｒ、Ｍｏ））を用いることもできる。ＮｉＦｅベースのシード層１２０ｂでは、良好な結晶配向性を得るのが比較的容易であり、上記と同様に測定したロッキングカーブの半値幅を３〜５度とすることができる。

シード層１２０ｂには、結晶配向を向上させる機能だけでなく、スピンバルブ膜の結晶粒径を制御する機能もある。具体的には、スピンバルブ膜の結晶粒径を５〜４０ｎｍに制御することができ、磁気抵抗効果素子のサイズが小さくなっても、特性のばらつきを招くことなく高いＭＲ変化率を実現できる。

ここでの結晶粒径は、シード層１２０ｂの上に形成された結晶粒の粒径によって判別することができ、断面ＴＥＭなどによって決定することができる。ピン層１４０がスペーサ層１６０よりも下層に位置するボトム型スピンバルブ膜の場合には、シード層１２０ｂの上に形成される、ピニング層１３０（反強磁性層）や、ピン層１４０（磁化固着層）の結晶粒径によって判別することができる。

高密度記録に対応した再生ヘッドでは、素子サイズが、例えば、１００ｎｍ以下である。素子サイズに対する結晶粒径の比が大きいことは、素子の特性がばらつく原因となる。スピンバルブ膜の結晶粒径が４０ｎｍよりも大きいことは好ましくない。具体的には、結晶粒径が５〜４０ｎｍの範囲が好ましく、５〜２０ｎｍの範囲がさらに好ましい範囲である。

素子面積あたりの結晶粒の数が少なくなると、結晶数が少ないことに起因した特性のばらつきの原因となりうるため、結晶粒径を大きくすることはあまり好ましくない。特に電流パスを形成している薄膜構造体１０、２０を含む磁気抵抗効果膜では結晶粒径を大きくすることはあまり好ましくない。一方、結晶粒径が小さくなりすぎても、良好な結晶配向を維持することが一般的には困難になる。これら、結晶粒径の上限、および下限を考慮した結晶粒径の好ましい範囲が、５〜２０ｎｍである。

しかしながら、ＭＲＡＭ用途などでは、素子サイズが１００ｎｍ以上の場合があり、結晶粒径が４０ｎｍ程度と大きくてもそれほど問題とならない場合もある。即ち、シード層１２０ｂを用いることで、結晶粒径が粗大化しても差し支えない場合もある。

上述した５〜２０ｎｍの結晶粒径を得るためには、シード層１２０ｂとして、Ｒｕ２nmや、（Ｎｉ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｘ_ｙ（Ｘ＝Ｃｒ、Ｖ、Ｎｂ、Ｈｆ、Ｚｒ、Ｍｏ））層の場合には、第３元素Ｘの組成ｙを０〜３０％程度とすることが好ましい（ｙが０％の場合も含む）。

一方、結晶粒径を４０ｎｍよりも粗大化させて用いるためには、さらに多量の添加元素を用いることが好ましい。シード層１２ｂの材料が、例えば、ＮｉＦｅＣｒの場合にはＣｒ量を３５〜４５％程度とし、ｆｃｃとｂｃｃの境界相を示す組成を用いて、ｂｃｃ構造を有するＮｉＦｅＣｒ層を用いることが好ましい。

前述したように、シード層１２０ｂの膜厚は１ｎｍ〜５ｎｍ程度が好ましく、１．５〜３ｎｍがより好ましい。シード層１２０ｂの厚さが薄すぎると結晶配向制御などの効果が失われる。一方、シード層１２０ｂの厚さが厚すぎると、直列抵抗の増大を招き、さらにスピンバルブ膜の界面の凹凸の原因となることがある。

ピニング層１３０は、その上に成膜されるピン層１４０となる強磁性層に一方向異方性（unidirectional anisotropy）を付与して磁化を固着する機能を有する。ピニング層１３０の材料としては、ＰｔＭｎ、ＰｄＰｔＭｎ、ＩｒＭｎ、ＲｕＲｈＭｎなどの反強磁性材料を用いることができる。この内、高記録密度対応のヘッドの材料として、ＩｒＭｎが有利である。ＩｒＭｎは、ＰｔＭｎよりも薄い膜厚で一方向異方性を印加することができ、高密度記録の為に必要な狭ギャップ化に適している。

十分な強さの一方向異方性を付与するために、ピニング層１３０の膜厚を適切に設定する。ピニング層１３０の材料がＰｔＭｎやＰｄＰｔＭｎの場合には、膜厚として、８〜２０ｎｍ程度が好ましく、１０〜１５ｎｍがより好ましい。ピニング層１３０の材料がＩｒＭｎの場合には、ＰｔＭｎなどより薄い膜厚でも一方向異方性を付与可能であり、４〜１８ｎｍが好ましく、５〜１５ｎｍがより好ましい。上記のなかの好ましい一例として、ＩｒＭｎ［７ｎｍ］を用いることができる。

ピニング層１３０として、反強磁性層の代わりに、ハード磁性層を用いることができる。ハード磁性層として、例えば、ＣｏＰｔ（Ｃｏ＝５０〜８５％）、（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘ＝５０〜８５％、ｙ＝０〜４０％）、ＦｅＰｔ（Ｐｔ＝４０〜６０％）を用いることができる。ハード磁性層（特に、ＣｏＰｔ）は比抵抗が比較的小さいため、直列抵抗および面積抵抗ＲＡの増大を抑制できる。

ピン層１４０は、下部ピン層１４１（例えば、Ｃｏ_９０Ｆｅ_１０［３．５nm］）、磁気結合層１４２（例えば、Ｒｕ）、および上部ピン層１４３（例えば、Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］）からなるシンセティックピン層とすることが好ましい一例である。ピニング層１３０（例えば、ＩｒＭｎ）とその直上の下部ピン層１４１は一方向異方性（unidirectional anisotropy）をもつように交換磁気結合している。磁気結合層１４２の上下の下部ピン層１４１および上部ピン層１４３は、磁化の向きが互いに反平行になるように強く磁気結合している。

下部ピン層１４１の材料として、例えば、Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘ＝０〜１００％）、Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘ＝０〜１００％）、またはこれらに非磁性元素を添加したものを用いることができる。また、下部ピン層１４１の材料として、Ｃｏ、Ｆｅ、Ｎｉの単元素やこれらの合金を用いても良い。

下部ピン層１４１の磁気膜厚（飽和磁化Ｂｓ×膜厚ｔ（Ｂｓ・ｔ積））が、上部ピン層１４３の磁気膜厚とほぼ等しいことが好ましい。つまり、上部ピン層１４３の磁気膜厚と下部ピン層１４１の磁気膜厚とが対応することが好ましい。一例として、上部ピン層１４３が（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］の場合、薄膜でのＦｅＣｏの飽和磁化が約２．２Ｔであるため、磁気膜厚は２．２Ｔ×３ｎｍ＝６．６Ｔｎｍとなる。Ｃｏ_９０Ｆｅ_１０の飽和磁化が約１．８Ｔなので、上記と等しい磁気膜厚を与える下部ピン層１４１の膜厚ｔは６．６Ｔｎｍ／１．８Ｔ＝３．６６ｎｍとなる。したがって、膜厚が約３．６ｎｍのＣｏ_９０Ｆｅ_１０を用いることが望ましい。

下部ピン層１４１に用いられる磁性層の膜厚は２〜５ｎｍ程度が好ましい。ピニング層１３０（例えば、ＩｒＭｎ）による一方向異方性磁界強度および磁気結合層１４２（例えば、Ｒｕ）を介した下部ピン層１４１と上部ピン層１４３との反強磁性結合磁界強度の観点に基づく。下部ピン層１４１が薄すぎるとＭＲ変化率が小さくなる。一方、下部ピン層１４１が厚すぎるとデバイス動作に必要な十分な一方向性異方性磁界を得ることが困難になる。好ましい一例として、膜厚３．４ｎｍのＣｏ_７５Ｆｅ_２５が挙げられる。

磁気結合層１４２（例えば、Ｒｕ）は、上下の磁性層（下部ピン層１４１および上部ピン層１４３）に反強磁性結合を生じさせてシンセティックピン構造を形成する機能を有する。磁気結合層１４２としてのＲｕ層の膜厚は０．８〜１ｎｍであることが好ましい。なお、上下の磁性層に十分な反強磁性結合を生じさせる材料であれば、Ｒｕ以外の材料を用いてもよい。ＲＫＫＹ（Ruderman-Kittel- Kasuya-Yosida）結合の２ｎｄピークに対応する膜厚０．８〜１ｎｍの換わりに、ＲＫＫＹ結合の１ｓｔピークに対応する膜厚０．３〜０．６ｎｍを用いることもできる。ここでは、より高信頼性の結合を安定して特性が得られる、０．９ｎｍのＲｕが一例として挙げられる。

次に、上部ピン層１４３としてここで用いた、ｂｃｃ構造をもつＦｅ_５０Ｃｏ_５０を用いる効果について述べる。上部ピン層１４３として、ｂｃｃ構造をもつ磁性材料を用いた場合、スピン依存界面散乱効果が大きいため、大きなＭＲ変化率を実現することができる。ｂｃｃ構造をもつＦｅＣｏ系合金として、Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００％）や、Ｆｅ_ｘＣｏ_{１００−ｘ}に添加元素を加えたものが挙げられる。そのなかでも、諸特性を満たしたＦｅ_４０Ｃｏ_６０〜Ｆｅ_６０Ｃｏ_４０が使いやすい材料の一例である。

上部ピン層１４３が、高ＭＲ変化率を実現しやすいｂｃｃ構造をもつ磁性層から形成されている場合には、この磁性層の全膜厚が１．５ｎｍ以上であることが好ましい。ｂｃｃ構造を安定に保つためである。スピンバルブ膜に用いられる金属材料は、ｆｃｃ構造またはｆｃｔ構造であることが多いため、ピン層Ｐのみがｂｃｃ構造を有することがあり得る。このため、ピン層Ｐの膜厚が薄すぎると、ｂｃｃ構造を安定に保つことが困難になり、高いＭＲ変化率が得られなくなる。

ここでは、上部ピン層１４３として、極薄Ｃｕ積層を含むＦｅ_５０Ｃｏ_５０を用いている。ここで、上部ピン層Ｐは、全膜厚が３ｎｍのＦｅＣｏと、１ｎｍのＦｅＣｏ毎に積層された０．２５ｎｍのＣｕとからなり、トータル膜厚３．５ｎｍである。

上部ピン層１４３の膜厚は５ｎｍ以下であることが好ましい。大きなピン固着磁界を得るためである。大きなピン固着磁界と、ｂｃｃ構造の安定性の両立のため、ｂｃｃ構造をもつ上部ピン層１４３の膜厚は、２．０ｎｍ〜４ｎｍ程度であることが好ましいということになる。

上部ピン層１４３には、ｂｃｃ構造をもつ磁性材料の代わりに、従来の磁気抵抗効果素子で広く用いられているｆｃｃ構造を有するＣｏ_９０Ｆｅ_１０合金や、ｈｃｐ構造をもつコバルト合金を用いることができる。上部ピン層１４３として、Ｃｏ、Ｆｅ、Ｎｉなどの単体金属、またはこれらのいずれか一つの元素を含む合金材料はすべて用いることができる。上部ピン層１４３の磁性材料として、大きなＭＲ変化率を得るのに有利なものから並べると、ｂｃｃ構造をもつＦｅＣｏ合金材料、５０％以上のコバルト組成をもつコバルト合金、５０％以上のＮｉ組成をもつニッケル合金の順になる。

ここでの一例として挙げたものは、上部ピン層１４３として、磁性層（ＦｅＣｏ層）と非磁性層（極薄Ｃｕ層）とを交互に積層したものを用いることができる。このような構造を有する上部ピン層１４３では、極薄Ｃｕ層によって、スピン依存バルク散乱効果を向上させることができる。

バルク散乱効果を得るための極薄Ｃｕ層の膜厚は、０．１〜１ｎｍが好ましく、０．２〜０．５ｎｍがより好ましい。Ｃｕ層の膜厚が薄すぎると、バルク散乱効果を向上させる効果が弱くなる。Ｃｕ層の膜厚が厚すぎると、バルク散乱効果が減少することがあるうえに、非磁性のＣｕ層を介した上下磁性層の磁気結合が弱くなり、ピン層１４の特性が不十分となる。そこで、好ましい一例として挙げたものでは、０．２５ｎｍのＣｕを用いた。

磁性層間の非磁性層の材料として、Ｃｕの換わりに、Ｈｆ、Ｚｒ、Ｔｉなどを用いてもよい。一方、これら極薄の非磁性層を挿入した場合、ＦｅＣｏなど磁性層の一層あたりの膜厚は０．５〜２ｎｍが好ましく、１〜１．５ｎｍ程度がより好ましい。

上部ピン層１４３として、ＦｅＣｏ層とＣｕ層との交互積層構造に換えて、ＦｅＣｏとＣｕを合金化した層を用いてもよい。このようなＦｅＣｏＣｕ合金として、例えば、（Ｆｅ_ｘＣｏ_{１００−ｘ}）_{１００−y}Ｃｕ_ｙ（ｘ＝３０〜１００％、ｙ＝３〜１５％程度）が挙げられるが、これ以外の組成範囲を用いてもよい。ここで、ＦｅＣｏに添加する元素として、Ｃｕの代わりに、Ｈｆ、Ｚｒ，Ｔｉなど他の元素を用いてもよい。

上部ピン層１４３には、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金材料からなる単層膜を用いてもよい。例えば、最も単純な構造の上部ピン層１４３として、従来から広く用いられている、２〜４ｎｍのＣｏ_９０Ｆｅ_１０単層を用いてもよい。この材料に他の元素を添加してもよい。

スペーサ層１６０は、ピン層１４０とフリー層１８０とを磁気的に分断する機能を有する。スペーサ層１６０の材料としては、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄなどを用いることができる。これらの材料のなかでも、電気的良電体であるＣｕ、Ａｕ、Ａｇなどの金属を用いるのが望ましい。スペーサ層１６０の膜厚としては、ピン層１４０やフリー層１８０でのスピン拡散長よりも短い膜厚であることが必要とされる。例えばＮｉＦｅのスピン拡散長は５ｎｍ程度である。その観点から、スペーサ層１６０は薄ければ薄いほど望ましい。

また、スペーサ層１６０を伝導電子が通過するときの抵抗が高くなると、ＭＲ変化率が低下するという問題もあるため、薄ければ薄いほど望ましい。

一方、フリー層１８０の磁化方向が媒体磁界によって変化したときにも、ピン層１４０の磁化方向に変化が生じないように、ピン層１４０とフリー層１８０との間の磁気結合が実用上問題ないぐらいに分断されていなければない。このようにピン層１４０とフリー層１８０の磁気結合を分断するという観点からすると、スペーサ層１６０はある一定以上厚い膜厚とすることが必要である。

金属だけで形成されたスペーサ層１６０の場合には、その膜厚は、１．５ｎｍ程度がその膜厚の下限である。そのため、スペーサ層１６０の膜厚としては、１．５ｎｍ〜５ｎｍが望ましく、２ｎｍ〜４ｎｍがさらに望ましい。

ただし、後の実施例で上げるように、スペーサ１６０はＣＣＰ構造とすることもできる。ＣＣＰ構造とは、絶縁層を上下に貫通した導電体が２次元的に存在する構造であり、垂直方向に通電された電流を絞り込む機能を有する。この構造を用いるとスピン依存界面散乱を有効に用いることができ、高ＭＲ化に有効である。ＣＣＰ構造を用いる場合には、ＣＣＰ効果を生み出す酸化物層の存在によってピン層１４０とフリー層１８０との磁気結合がきれやすくなっているため、スペーサ層１６０の膜厚を１．５ｎｍよりも薄くすることが可能となる。ＣＣＰ用酸化物の上下には、Ｃｕ層を設けて、Ｃｕ層／ＣＣＰ構造／Ｃｕ層とすることができる。この場合の上下のＣｕ層の膜厚は０〜１［ｎｍ］が好ましい。

ＣＣＰ効果を生み出す酸化物層としては、Ｔａ、Ｃｒ，Ｔｉ、Ｚｒ、Ｈｆ、Ａｌ、Ｓｉ、Ｍｇ、Ｖ、Ｗ、Ｍｏなどの酸化物を挙げることができる。このときの酸化物層の膜厚は、１ｎｍ〜３ｎｍ程度が望ましい。また、スペーサ層１６０は、磁性スペーサを用いても良い。

フリー層１８０は、磁化方向が外部磁界によって変化する強磁性体を有する層である。例えば、界面にＣｏＦｅを挿入してＮｉＦｅを用いたＣｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］という二層構成がフリー層１８０の一例として挙げられる。この場合、スペーサ層１６０との界面には、ＮｉＦｅ合金よりもＣｏＦｅ合金を設けることが好ましい。高いＭＲ変化率を得るためには、スペーサ層Ｓの界面に位置するフリー層Ｆの磁性材料の選択が重要である。なお、ＮｉＦｅ層を用いない場合には、Ｃｏ_９０Ｆｅ_１０［４ｎｍ］単層を用いることができる。また、ＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅなどの三層構成からなるフリー層を用いても構わない。

ＣｏＦｅ合金のなかでも、軟磁気特性が安定であることから、Ｃｏ_９０Ｆｅ_１０が好ましい。Ｃｏ_９０Ｆｅ_１０近傍のＣｏＦｅ合金を用いる場合には、膜厚を０．５〜４ｎｍとすることが好ましい。その他、Ｃｏ_ｘＦｅ_{１００−ｘ}（ｘ＝７０〜９０）が好ましい。

また、フリー層１８０として、１〜２ｎｍのＣｏＦｅ層またはＦｅ層と、０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを、複数層交互に積層したものを用いてもよい。

スペーサ層１６０がＣｕ層から形成される場合には、ピン層１４０と同様に、フリー層１８０でも、ｂｃｃのＦｅＣｏ層をスペーサ層１６０との界面材料として用いると、ＭＲ変化率が大きくなる。スペーサ層１６０との界面材料として、ｆｃｃのＣｏＦｅ合金に換えて、ｂｃｃのＦｅＣｏ合金を用いることもできる。この場合、ｂｃｃ層が形成されやすい、Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００）や、これに添加元素を加えた材料を用いることができる。これらの構成のうち、好ましい実施例の一例として、Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］を用いることができる。

キャップ層１９０は、スピンバルブ膜を保護する機能を有する。キャップ層１９０は、例えば、複数の金属層、例えば、Ｃｕ層とＲｕ層の２層構造（Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］）とすることができる。また、キャップ層１９０として、Ｒｕをフリー層１９０側に配置したＲｕ／Ｃｕ層なども用いることができる。この場合、Ｒｕの膜厚は０．５〜２ｎｍ程度が好ましい。この構成のキャップ層１９０は、特に、フリー層１８０がＮｉＦｅからなる場合に望ましい。ＲｕはＮｉと非固溶な関係にあるので、フリー層１８０とキャップ層１９０の間に形成される界面ミキシング層の磁歪を低減できるからである。

キャップ層１９０が、Ｃｕ／Ｒｕ、Ｒｕ／Ｃｕ、いずれの場合も、Ｃｕ層の膜厚は０．５〜１０ｎｍ程度が好ましく、Ｒｕ層の膜厚は０．５〜５ｎｍ程度とすることができる。Ｒｕは比抵抗値が高いため、あまり厚いＲｕ層を用いることは好ましくないため、このような膜厚範囲にしておくことが好ましい。

キャップ層１９０として、Ｃｕ層やＲｕ層の代わりに他の金属層を設けてもよい。キャップ層１９０の構成は特に限定されず、キャップとしてスピンバルブ膜を保護可能なものであれば、他の材料を用いてもよい。但し、キャップ層の選択によってＭＲ変化率や長期信頼性が変わる場合があるので、注意が必要である。ＣｕやＲｕはこれらの観点からも望ましいキャップ層の材料の例である。

上電極２００は、スピンバルブ膜の垂直方向に通電するための電極である。下電極１１０と上電極２００との間に電圧が印加されることで、スピンバルブ膜内部にその膜の垂直方向の電流が流れる。上部電極層２００には、電気的に低抵抗な材料（例えば、Ｃｕ，Ａｕ）が用いられる。

上述したように、本実施形態では、磁気抵抗効果膜１００はシンセティックスピンバルブ構造をとっており、ピン層１４０、スペーサ層１６０、及びフリー層１８０の少なくとも一部に薄膜構造体１０，２０を設けることが出来る。上述したように、薄膜構造体１０，２０は、ピン層１４０、スペーサ層１６０及びフリー層１８０の内部に設けることが出来る。また、ピン層１４０及びスペーサ層１６０跨るようにして設けてもよいし、スペーサ層１６０及びフリー層１８０に跨るようにして設けても良い。さらには、ピン層１４０／スペーサ層１６０／フリー層１８０に跨るようにして設けてもよい。

（薄膜構造体１０，２０を設けた高周波発振素子）
上述した薄膜構造体１０，２０は、高周波発振素子に対して適用することができる。この場合、図２１に示す磁気抵抗効果素子の構造をそのまま高周波発振素子に転用することができる。このとき、磁気抵抗効果膜ではフリー層１８０として機能した層が磁性発振層１８１に入れ替わる。

図２２では、図示しない基板上に形成された、下電極１１０、下地層１２０、ピニング層１３０、ピン層１４０、スペーサ層１６０、磁性発振層１８１、キャップ層１９０及び上電極２００を有し、このような構成によって高周波発振素子５００を構成する。下電極１１０と上電極２００の間で、ピン層１４０、スペーサ層１６０及び磁性発振層１８１を含む積層膜の膜面に垂直に電流を流すと、スピントランスファートルクにより磁性発振層１８１のスピン波励起（磁化の歳差運動）が起こり、ある周波数の高周波発振が得られる。

上記の高周波発振素子５００は、上述した磁気抵抗効果膜のフリー層１８０が磁性発振層１８１として機能する以外は、磁気抵抗効果膜の構成をそのまま転用できる。よって、図１、図２、図３、図４、図５、図６、図７に示す薄膜構造体１０，２０の構造もそのまま転用できる。図８、図９、図１０、図１１、図１２、図１３、図１４に示す薄膜構造体１０，２０の配置例もフリー層１８０を磁性発振層１８１としてそのまま転用できる。図１５、図１６に示すスピンバルブ膜構造もフリー層１８０を磁性発振層１８１としてそのまま転用できる。

本実施形態に係る高周波発振素子５００では、上述した薄膜構造体１０，２０にのナノサイズの形状効果を利用した特異な通電特性により、通常のCPP発振素子よりも効率的に発振することができる。特に、薄膜構造体１０，２０を磁性発振層１８１の内部に設けた場合、第１の導電体１３が磁性発振部分となるため、ナノサイズの形状効果を利用した特異な通電特性が発振効率に対して最もよく機能する。

（実施例１）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜の構成を示す。
・下電極
・下地層（バッファ層／シード層）：Ｔａ[１ｎｍ]／Ｒｕ[２ｎｍ]
・ピニング層
反強磁性層ＡＣ：ＩｒＭｎ[７ｎｍ]
強磁性層ＦＭ：Ｃｏ_７５Ｆｅ_２５［３．４ｎｍ］
反強磁性的磁気結合層ＡＣ：Ｒｕ［０．８５ｎｍ］
・ピン層Ｐ：Ｆｅ_５０Ｃｏ_５０［０．５ｎｍ］／薄膜構造体２０／Ｆｅ_５０Ｃｏ_５０［０．５ｎｍ］
・スペーサ層Ｓ：Ｃｕ[３ｎｍ]
・フリー層Ｆ：Ｃｏ_９０Ｆｅ_１０［１．０ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層：Ｃｕ[１ｎｍ]／Ｔａ[５ｎｍ]
本実施例では、薄膜構造体２０として、下記の表に表す構造を用いた。

すなわち、本実施例は、図１０（ａ）に例示したように、ピン層Ｐの内部に薄膜構造体２０を設けた構造を有する。本実施例のように、薄膜構造体２０を設けることにより、設けなかった場合よりも大きいＭＲ変化率を実現することができる。

（実施例２）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜の構成を示す。
・下電極
・下地層（バッファ層／シード層）：Ｔａ[１ｎｍ]／Ｒｕ[２ｎｍ]
・ピニング層
反強磁性層ＡＣ：ＩｒＭｎ[７ｎｍ]
強磁性層ＦＭ：Ｃｏ_７５Ｆｅ_２５［３．４ｎｍ］
反強磁性的磁気結合層ＡＣ：Ｒｕ［０．８５ｎｍ］
・ピン層Ｐ／スペーサ層Ｓ：Ｆｅ_５０Ｃｏ_５０［１．０ｎｍ］／薄膜構造体２０
・フリー層Ｆ：Ｃｏ_９０Ｆｅ_１０［１．０ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層：Ｃｕ[１ｎｍ]／Ｔａ[５ｎｍ]
本実施例では、薄膜構造体２０として、下記の表に表す構造を用いた。

すなわち、本実施例は、図１３（ｃ）に例示したように、第１の導電体１３をピン層Ｐとして機能させ、第２の電流狭窄層をスペーサ層とした、薄膜構造体２０を設けた構造を有する。本実施例のように、薄膜構造体ＮＢを設けることにより、設けなかった場合よりも大きいＭＲ変化率を実現することができる。

（実施例３）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜の構成を示す。
・下電極
・下地層（バッファ層／シード層）：Ｔａ[１ｎｍ]／Ｒｕ[２ｎｍ]
・ピニング層
反強磁性層ＡＣ ：ＩｒＭｎ[７ｎｍ]
強磁性層ＦＭ ：Ｃｏ_７５Ｆｅ_２５［３．４ｎｍ］
反強磁性的磁気結合層ＡＣ ：Ｒｕ［０．８５ｎｍ］
・ピン層Ｐ：Ｆｅ_５０Ｃｏ_５０［１．５ｎｍ］／Ｃｕ［０．２５ｎｍ］／Ｆｅ_５０Ｃｏ_５０［１．５ｎｍ］
・スペーサ層Ｓ：Ｃｕ［３ｎｍ］
・フリー層Ｆ：薄膜構造体２０／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層：Ｃｕ[１ｎｍ]／Ｔａ[５ｎｍ]
本実施例では、薄膜構造体２０として、下記の表に表す構造を用いた。

すなわち、本実施例は、図９（ｂ）に例示したように、フリー層Ｆに薄膜構造体２０を設けた構造を有する。本実施例のように、薄膜構造体２０を設けることにより、設けなかった場合よりも大きいＭＲ変化率を実現することができる。

（実施例４）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜の構成を示す。
・下電極
・下地層（バッファ層／シード層）：Ｔａ[１ｎｍ]／Ｒｕ[２ｎｍ]
・ピニング層
反強磁性層ＡＣ：ＩｒＭｎ[７ｎｍ]
強磁性層ＦＭ：Ｃｏ_７５Ｆｅ_２５［３．４ｎｍ］
反強磁性的磁気結合層ＡＣ：Ｒｕ［０．８５ｎｍ］
・ピン層Ｐ：Ｆｅ_５０Ｃｏ_５０［１．５ｎｍ］／Ｃｕ［０．２５ｎｍ］／Ｆｅ_５０Ｃｏ_５０［１．５ｎｍ］
・スペーサ層Ｓ／フリー層Ｆ：薄膜構造体２０／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層：Ｃｕ[１ｎｍ]／Ｔａ[５ｎｍ]
本実施例では、薄膜構造体２０として、下記の表に表す構造を用いた。

すなわち、本実施例は、図１３（ａ）に例示したように、第１の導電体をフリー層Ｆとして機能させ、第１の電流狭窄層をスペーサ層とした場合の薄膜構造体２０を設けた構造を有する。本実施例のように、薄膜構造体２０を設けることにより、設けなかった場合よりも大きいＭＲ変化率を実現することができる。

（実施例５）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜の構成を示す。
・下電極
・下地層（バッファ層／シード層）：Ｔａ[１ｎｍ]／Ｒｕ[２ｎｍ]
・ピニング層
反強磁性層ＡＣ：ＩｒＭｎ[７ｎｍ]
強磁性層ＦＭ：Ｃｏ_７５Ｆｅ_２５［３．４ｎｍ］
反強磁性的磁気結合層ＡＣ：Ｒｕ［０．８５ｎｍ］
・ピン層Ｐ：Ｆｅ_５０Ｃｏ_５０［１．５ｎｍ］／Ｃｕ［０．２５ｎｍ］／Ｆｅ_５０Ｃｏ_５０［１．５ｎｍ］
・スペーサ層Ｓ：Ｃｕ［０．５ｎｍ］／薄膜構造体２０／Ｃｕ［０．５ｎｍ］
・フリー層Ｆ：Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層：Ｃｕ[１nm]／Ｔａ[５nm]
本実施例では、薄膜構造体２０として、下記の表に表す構造を用いた。

すなわち、本実施例は、図１１（ａ）に例示したように、スペーサ層Ｓの内部に薄膜構造体２０を設けた構造を有する。本実施例のように、薄膜構造体２０を設けることにより、設けなかった場合よりも大きいＭＲ変化率を実現することができる。

（実施例６）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜の構成を示す。
・下電極
・下地層（バッファ層／シード層）：Ｔａ[１ｎｍ]／Ｒｕ[２ｎｍ]
・ピニング層
反強磁性層ＡＣ：ＩｒＭｎ[７ｎｍ]
強磁性層ＦＭ：Ｃｏ_７５Ｆｅ_２５［３．４ｎｍ］
反強磁性的磁気結合層ＡＣ：Ｒｕ［０．８５ｎｍ］
・ピン層Ｐ／スペーサ層：Ｆｅ_５０Ｃｏ_５０［１．０ｎｍ］／薄膜構造体２０／Ｃｕ［１ｎｍ］
・フリー層Ｆ：Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層：Ｃｕ[１ｎｍ]／Ｔａ[５ｎｍ]
本実施例では、薄膜構造体２０として、下記の表に表す構造を用いた。

すなわち、本実施例は、図１２（ｂ）に例示したように、第１の導電体がピン層Ｐ／スペーサ層Ｓを構成し、ピン層Ｐ及びスペーサ層Ｓに跨るようにして形成した薄膜構造体２０を設けた構造を有する。本実施例のように、薄膜構造体２０を設けることにより、設けなかった場合よりも大きいＭＲ変化率を実現することができる。

（実施例７）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜の構成を示す。
・下電極
・下地層（バッファ層／シード層）：Ｔａ[１ｎｍ]／Ｒｕ[２ｎｍ]
・ピニング層
反強磁性層ＡＣ：ＩｒＭｎ[７ｎｍ]
強磁性層ＦＭ：Ｃｏ_７５Ｆｅ_２５［３．４ｎｍ］
反強磁性的磁気結合層ＡＣ：Ｒｕ［０．８５ｎｍ］
・ピン層Ｐ／スペーサ層／フリー層：
・Ｆｅ_５０Ｃｏ_５０［２．０ｎｍ］／薄膜構造体２０／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層：Ｃｕ[１ｎｍ]／Ｔａ[５ｎｍ]
本実施例では、薄膜構造体２０として、下記の表に表す構造を用いた。

すなわち、本実施例は、図１４に例示したように、第１の導電体がピン層Ｐ／スペーサ層Ｓ／フリー層Ｆを構成し、薄膜構造体２０が前記３つの層に跨って位置するようにした。 本実施例のように、薄膜構造体２０を設けることにより、設けなかった場合よりも大きいＭＲ変化率を実現することができる。

（実施例８）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜の構成を示す。
・下電極
・下地層（バッファ層／シード層）：Ｔａ[１ｎｍ]／Ｒｕ[２ｎｍ]
・ピニング層
反強磁性層ＡＣ：ＩｒＭｎ[７ｎｍ]
強磁性層ＦＭ：Ｃｏ_７５Ｆｅ_２５［３．４ｎｍ］
反強磁性的磁気結合層ＡＣ：Ｒｕ［０．８５ｎｍ］
・ピン層Ｐ：Ｆｅ_５０Ｃｏ_５０［０．５ｎｍ］／薄膜構造体２０／Ｆｅ_５０Ｃｏ_５０［０．５ｎｍ］
・スペーサ層：Ｃｕ［０．６ｎｍ］／Ｃｕ導電バスを含むＡｌ−Ｏ絶縁層／Ｃｕ［０．４ｎｍ］
・フリー層Ｆ：Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層：Ｃｕ[１ｎｍ]／Ｔａ[５ｎｍ]
本実施例では、薄膜構造体２０として、下記の表に表す構造を用いた。

すなわち、本実施例は、図１０（ａ）に例示したように、ピン層Ｐ内部に薄膜構造体２０を設け、スペーサ層Ｓに抵抗調整を狙った電流狭窄構造を適用した構造を有する。本実施例のように、薄膜構造体２０を設けることにより、設けなかった場合よりも大きいＭＲ変化率を実現することができる。

（磁気抵抗効果素子の応用）
以下、本発明の実施形態に係る磁気抵抗効果素子の応用について説明する。

本実施形態において、磁気抵抗効果素子の素子抵抗ＲＡは、高密度対応の観点から、５００ｍΩ／μｍ^２以下が好ましく、３００ｍΩ／μｍ^２以下がより好ましい。素子抵抗ＲＡを算出する場合には、磁気抵抗効果素子の抵抗Ｒにスピンバルブ膜の通電部分の実効面積Ａを掛け合わせる。ここで、素子抵抗Ｒは直接測定できる。一方、スピンバルブ膜の通電部分の実効面積Ａは素子構造に依存する値であるため、その決定には注意を要する。

例えば、スピンバルブ膜の全体を実効的にセンシングする領域としてパターニングしている場合には、スピンバルブ膜全体の面積が実効面積Ａとなる。この場合、素子抵抗を適度に設定する観点から、スピンバルブ膜の面積を少なくとも０．０４μｍ^２以下にし、２００Ｇｂｐｓｉ以上の記録密度では０．０２μｍ^２以下にする。

しかし、スピンバルブ膜に接してスピンバルブ膜より面積の小さい下電極１１または上電極２０を形成した場合には、下電極１１または上電極２０の面積がスピンバルブ膜の実効面積Ａとなる。下電極１１または上電極２０の面積が異なる場合には、小さい方の電極の面積がスピンバルブ膜の実効面積Ａとなる。この場合、素子抵抗を適度に設定する観点から、小さい方の電極の面積を少なくとも０．０４μｍ^２以下にする。

後に詳述する図２３、図２４の実施例の場合、図２３でスピンバルブ膜１０の面積が一番小さいところは上電極２０と接触している部分なので、その幅をトラック幅Ｔｗとして考える。また、ハイト方向に関しては、図２４においてやはり上電極２０と接触している部分が一番小さいので、その幅をハイト長Ｄとして考える。スピンバルブ膜の実効面積Ａは、Ａ＝Ｔｗ×Ｄとして考える。

本実施形態に係る磁気抵抗効果素子では、電極間の抵抗Ｒを１００Ω以下にすることができる。この抵抗Ｒは、例えばヘッドジンバルアセンブリー（ＨＧＡ）の先端に装着した再生ヘッド部の２つの電極パッド間で測定される抵抗値である。

本実施形態に係る磁気抵抗効果素子において、ピン層１４０またはフリー層１８０がｆｃｃ構造である場合には、ｆｃｃ（１１１）配向性をもつことが望ましい。ピン層１４またはフリー層１８０がｂｃｃ構造をもつ場合には、ｂｃｃ（１１０）配向性をもつことが望ましい。ピン層１４０またはフリー層１８０がｈｃｐ構造をもつ場合には、ｈｃｐ（００１）配向またはｈｃｐ（１１０）配向性をもつことが望ましい。

本実施形態に係る磁気抵抗効果素子の結晶配向性は、配向のばらつき角度で４．０度以内が好ましく、３．５度以内がより好ましく、３．０度以内がさらに好ましい。これは、Ｘ線回折のθ−２θ測定により得られるピーク位置でのロッキングカーブの半値幅として求められる。また、素子断面からのナノディフラクションスポットでのスポットの分散角度として検知することができる。

（磁気ヘッド）
図２３および図２４は、上記磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示している。図２３は、磁気記録媒体（図示せず）に対向する媒体対向面に対してほぼ平行な方向に磁気抵抗効果素子を切断した断面図である。図２４は、この磁気抵抗効果素子を媒体対向面ＡＢＳに対して垂直な方向に切断した断面図である。

図２３および図２４に例示した磁気ヘッドは、いわゆるハード・アバッテッド（hard abutted）構造を有する。磁気抵抗効果膜１００の上下には、下電極１１０と上電極２００とがそれぞれ設けられている。図２４において、磁気抵抗効果膜１０の両側面には、バイアス磁界印加膜４１と絶縁膜４２とが積層して設けられている。図２４に示すように、磁気抵抗効果膜１０の媒体対向面には保護層４３が設けられている。

磁気抵抗効果膜１００に対するセンス電流は、その上下に配置された下電極１１０、上電極２００によって矢印Ａで示したように、膜面に対してほぼ垂直方向に通電される。また、左右に設けられた一対のバイアス磁界印加膜４１、４１により、磁気抵抗効果膜１００にはバイアス磁界が印加される。このバイアス磁界により、磁気抵抗効果膜１００のフリー層１８０の磁気異方性を制御して単磁区化することによりその磁区構造が安定化し、磁壁の移動に伴うバルクハウゼンノイズ（Barkhausen noise）を抑制することができる。

磁気抵抗効果膜１００のＳ／Ｎ比が向上しているので、磁気ヘッドに応用した場合に高感度の磁気再生が可能となる。

（ハードディスクおよびヘッドジンバルアセンブリー）
図２３および図２４に示した磁気ヘッドは、記録再生一体型の磁気ヘッドアセンブリに組み込んで、磁気記録再生装置に搭載することができる。

図２５は、このような磁気記録再生装置の概略構成を例示する要部斜視図である。すなわち、本実施形態の磁気記録再生装置１５０は、ロータリーアクチュエータを用いた形式の装置である。同図において、磁気ディスク１５９は、スピンドル１５２に装着され、図示しない駆動装置制御部からの制御信号に応答する図示しないモータにより矢印Ａの方向に回転する。本実施形態の磁気記録再生装置１５０は、複数の磁気ディスク１５９を備えてもよい。

磁気ディスク１５９に格納する情報の記録再生を行うヘッドスライダ１５３は、薄膜状のサスペンション１５４の先端に取り付けられている。ヘッドスライダ１５３は、上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドをその先端付近に搭載している。

磁気ディスク１５９が回転すると、ヘッドスライダ１５３の媒体対向面（ＡＢＳ）は磁気ディスク１５９の表面から所定の浮上量をもって保持される。あるいはスライダが磁気ディスク１５９と接触するいわゆる「接触走行型」でもよい。

サスペンション１５４はアクチュエータアーム１５５の一端に接続されている。アクチュエータアーム１５５の他端には、リニアモータの一種であるボイスコイルモータ１５６が設けられている。ボイスコイルモータ１５６は、ボビン部に巻かれた図示しない駆動コイルと、このコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成される。

アクチュエータアーム１５５は、スピンドル１５７の上下２箇所に設けられた図示しないボールベアリングによって保持され、ボイスコイルモータ１５６により回転摺動が自在にできるようになっている。

図２６は、アクチュエータアーム１５５から先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。すなわち、アセンブリ１６０は、アクチュエータアーム１５５を有し、アクチュエータアーム１５５の一端にはサスペンション１５４が接続されている。サスペンション１５４の先端には、上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドを具備するヘッドスライダ１５３が取り付けられている。サスペンション１５４は信号の書き込みおよび読み取り用のリード線１６４を有し、このリード線１６４とヘッドスライダ１５３に組み込まれた磁気ヘッドの各電極とが電気的に接続されている。図中１６５はアセンブリ１６０の電極パッドである。

本実施形態によれば、上述の磁気抵抗効果素子を含む磁気ヘッドを具備することにより、高い記録密度で磁気ディスク１５９に磁気的に記録された情報を確実に読み取ることが可能となる。

（磁気メモリ）
次に、本発明の実施形態に係る磁気抵抗効果素子を搭載した磁気メモリについて説明する。すなわち、本発明の実施形態に係る磁気抵抗効果素子を用いて、例えばメモリセルがマトリクス状に配置されたランダムアクセス磁気メモリ（ＭＲＡＭ： magnetic random access memory）などの磁気メモリを実現できる。

図２７は、本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。この図は、メモリセルをアレイ状に配置した場合の回路構成を示す。アレイ中の１ビットを選択するために、列デコーダ３５０、行デコーダ３５１が備えられており、ビット線３３４とワード線３３２によりスイッチングトランジスタ３３０がオンになり一意に選択され、センスアンプ３５２で検出することにより磁気抵抗効果膜１００中の磁気記録層（フリー層）に記録されたビット情報を読み出すことができる。ビット情報を書き込むときは、特定の書き込みワード線３２３とビット線３２２に書き込み電流を流して発生する磁場を印加する。

図２８は、本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。この場合、マトリクス状に配線されたビット線３２２とワード線３３４とが、それぞれデコーダ３６０、３６１により選択されて、アレイ中の特定のメモリセルが選択される。それぞれのメモリセルは、磁気抵抗効果素子１００とダイオードＤとが直列に接続された構造を有する。ここで、ダイオードＤは、選択された磁気抵抗効果素子１００以外のメモリセルにおいてセンス電流が迂回することを防止する役割を有する。書き込みは、特定のビット線３２２と書き込みワード線３２３とにそれぞれに書き込み電流を流して発生する磁場により行われる。

図２９は、本発明の実施形態に係る磁気メモリの要部を示す断面図である。図３０は、図２９のＡ−Ａ’線に沿う断面図である。これらの図に示した構造は、図２７または図２８に示した磁気メモリに含まれる１ビット分のメモリセルに対応する。このメモリセルは、記憶素子部分３１１とアドレス選択用トランジスタ部分３１２とを有する。

記憶素子部分３１１は、磁気抵抗効果素子１００と、これに接続された一対の配線３２２、３２４とを有する。磁気抵抗効果素子１００は、上述した実施形態に係る磁気抵抗効果素子である。

一方、アドレス選択用トランジスタ部分３１２には、ビア３２６および埋め込み配線３２８を介して接続されたトランジスタ３３０が設けられている。このトランジスタ３３０は、ゲート３３２に印加される電圧に応じてスイッチング動作をし、磁気抵抗効果素子１００と配線３３４との電流経路の開閉を制御する。

また、磁気抵抗効果素子１００の下方には、書き込み配線３２３が、配線３２２とほぼ直交する方向に設けられている。これら書き込み配線３２２、３２３は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）あるいはこれらいずれかを含む合金により形成することができる。

このような構成のメモリセルにおいて、ビット情報を磁気抵抗効果素子１００に書き込むときは、配線３２２、３２３に書き込みパルス電流を流し、それら電流により誘起される合成磁場を印加することにより磁気抵抗効果素子の記録層の磁化を適宜反転させる。

また、ビット情報を読み出すときは、配線３２２と、磁気記録層を含む磁気抵抗効果素子１００と、下電極３２４とを通してセンス電流を流し、磁気抵抗効果素子１０の抵抗値または抵抗値の変化を測定する。

本発明の実施形態に係る磁気メモリは、上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を用いることにより、セルサイズを微細化しても、記録層の磁区を確実に制御して確実な書き込みを確保でき、且つ、読み出しも確実に行うことができる。

（高周波発振素子の応用例）
次に、上述した高周波発信素子の応用例について説明する。

（高周波集積回路）
最初に、複数の高周波発振素子を並列に接続した高周波集積回路について説明する。図３１（ａ）および（ｂ）に、本実施形態における高周波集積回路の平面図および積層構造を示す。図３１（ｂ）に示すように、Ｓｉ基板５１上に増幅器としてのＣＭＯＳトランジスタ５２が形成され、ＣＭＯＳトランジスタ５２上にＣＣＰ−ＣＰＰ発振素子５００が形成されている。なお、図３１（ａ）に示すように、Ｓｉ基板５１の表面には複数のＣＣＰ−ＣＰＰ発振素子５００が規則的に配列されている。通常、ＣＭＯＳ製造プロセスはＣＣＰ−ＣＰＰ発振素子の製造プロセスに比較して、高温の工程を含むので、図３１（ｂ）のような積層構造が採用される。すなわち、Ｓｉ基板５１上にＣＭＯＳトランジスタ５２を形成し、表面の平坦化やコンタクトの形成を行った後、高周波発振素子５００を形成する。本実施例による高周波集積回路を用いれば、安価にシステムを構築でき、ミリ波やマイクロ波を扱う高周波機器を民生用途で普及させることができる。

なお、図３１に示す構成の高周波集積回路を基本として、並列接続及び直列接続の高周波回路を作製することができる。図３３は、並列接続の高周波集積回路の一例を示す回路図である。図３１に示すように、高周波発振発振素子５００ａ、５００ｂ、５００ｃ、５００ｄ、５００ｅは、電源５４に対して並列に接続されている。図３２に示す並列接続の高周波集積回路の具体的な構造は、図３１（ａ）および（ｂ）に示す場合と同様である。すなわち、Ｓｉ基板上にＣＭＯＳトランジスタおよびＣＣＰ−ＣＰＰ発振素子が形成されており、Ｓｉ基板の表面に複数の高周波発振発振素子が規則的に配列される。

図３３は、直列接続の高周波集積回路の一例を示す回路図である。この場合は、図３３に示すように、複数の高周波発振素子５００ａ、５００ｂ、５００ｃ、５００ｄ、５００ｅが、電源５４と直列に接続されて高周波集積回路を形成している。このように複数の高周波発振素子を直列に接続すると発振出力を上げることができる。

（車載レーダー及び車間通信装置）
図３４は、本発明に係る高周波発振素子を用いたミリ波（またはマイクロ波）帯域の車載レーダーのシステム構成を示す図である。このシステムは、本発明に係る高周波発振素子を有するミリ波送受信モジュール６１、送受信モジュール６１の信号を処理するアナログ回路６２、Ａ／Ｄ（アナログ・ディジタル）変換およびＤ／Ａ（ディジタル・アナログ）変換を行うコンバーター６３、ディジタルシグナルプロセッサー（ＤＳＰ）６４、および外部との送受信を行う通信機構６５を有する。

図３５に、より具体的なＦＭ−ＣＷレーダー方式の車載レーダーの回路図を示す。図３６に、このレーダーによる信号波形を示す。この信号波形は、レーダーが目標に近づく場合を想定している。

発生器７１からの送信波と発振器７２からの搬送波は出力電圧に比例するＦＭ変調波として送信アンテナ７３から放射される。送信波はレーダー信号解析器８０へ送られる。反射物から反射され受信アンテナ７４で受信された受信波と送信波の一部とはミキサ７５で合成されビート信号が得られる。このビート信号は前置増幅器７６、中間周波増幅器７７、フィルタ７８、検波器７９を経てレーダー信号解析器８０へ送られる。

ビート信号には目標までの距離に比例する位相遅れ（図３６のＤｔ）とレーダー及び目標間の相対速度より生じるドップラー周波数偏移（図３６のＤｆ）が含まれている。ＤｔおよびＤｆは変調周波数増加時および減少時のビート信号の周波数差（δｆｕ、δｆｄ）から計算でき、これらをもとに目標までの距離と相対速度を求めることができる。

図３７に具体的な周波数で動作するＦＭ−ＣＷ方式のミリ波車載レーダーの構成例を示す。送信時には１９ＧＨｚ帯の発振器８１、１９ＧＨｚ帯の電力増幅器８２、１９／３８ＧＨｚの周波数逓倍器８３、３８ＧＨｚ帯の電力増幅器８４、３８／７６ＧＨｚの周波数逓倍器８５、７６ＧＨｚ帯の電力増幅器８６を経て送信出力を放射する。受信時には受信入力を７６ＧＨｚ帯のスイッチ８７で受信し、７６ＧＨｚ帯の低雑音増幅器８８、受信用のミキサ８９を経てＩＦ帯出力を得る。

図３８に具体的な周波数で動作するパルスドップラー方式のミリ波車載レーダーの構成例を示す。送信時には１９ＧＨｚ帯の発振器９１、１９ＧＨｚ帯の電力増幅器９２、１９／３８ＧＨｚの周波数逓倍器９３、３８ＧＨｚ帯の電力増幅器９４、３８／７６ＧＨｚの周波数逓倍器９５、７６ＧＨｚ帯の電力増幅器９６、７６ＧＨｚ帯のスイッチ９７を経て送信出力を放射する。受信時には受信入力を７６ＧＨｚ帯のスイッチ９７で受信し、７６ＧＨｚ帯の低雑音増幅器９８、受信用のミキサ９９を経てＩＦ帯出力を得る。

図３７および図３８の発振器８１、９１として図２２のような高周波発振素子を用いることにより、従来の発振素子を用いたものよりもはるかに小型で回路構成も簡単で安価な車載レーダーを実現することができる。周波数としては上記の周波数に限られるものではなく、使用可能周波数の割り当てに応じて、数十ＧＨｚから数百ＧＨｚ、数ＴＨｚといった広い周波数レンジにおいて、本発明の高周波発振素子は動作可能である。

図３９に本実施形態に係る車載レーダー装置６００を装着した自動車６１０を示す。上述した原理により、自動車６１０から障害物６１５までの距離と相対速度を求めることができる。

従来の車載レーダーは、小型化が困難なため装着位置が限られていた。たとえばフロントグリルに取り付けた場合には位置が低すぎて、トラックなどの位置をうまく検知できなかった。これに対して、本発明に係る車載レーダーは小型化が可能なので、フロントグリルやフロントボンネットに限らず、運転室内のフロントガラスなどに装着することもできる。このように運転室内に装着した場合、風雨雪を避けるための特別な保護構造を設ける必要もなくなり、価格を大幅に低減できる。このため本発明に係る車載レーダーは大衆車にも装着できる。

図４０に本実施形態に係る車間通信装置を示す。各自動車６１０のフロントおよびバックに、本発明に係る高周波発振素子を含む車載レーダー装置６００をそれぞれ一機ずつ装着する。この装置では、自動車６１０間で双方向通信を行い、車間距離を一定に保って各車が走行するよう制御でき、ＩＴＳ（Intelligent Transport System）を実現できる。本実施形態に係る送受信装置は小型化が可能なので、装着位置の自由度が非常に大きく、風雨雪を避けるための特別な保護構造を設ける必要もなくなり、価格を大幅に低減できる。

（情報端末間通信装置）
図４１に本実施形態に係る情報端末間通信装置を示す。本発明に係る高周波発振素子を含む送受信装置６０５を個々の携帯情報端末６２０に装着し、双方向の簡易近距離通信を行うことができる。高周波を用いるため情報量が大きく、近距離で高速な無線データ通信を行うのは非常に便利である。

（高周波アシスト磁気ヘッドへの応用例）
本発明に係る高周波発振素子は、高周波アシスト磁気ヘッドへの応用が可能である。高周波アシスト磁気ヘッドとは、上述する高周波発振素子から生ずる磁界を媒体への書き込み磁界のアシスト磁界として利用する方法である（非特許文献１参照）。
（非特許文献１：The Magnetic Recording Conference (TMRC 2007), , Session B, Monday PM : Write Heads, B6, Microwave Assisted Magnetic Recording, Jian-Gang ZHU and Xiaochun ZHU.）

以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。

例えば、上記具体例では、第１の絶縁体１１の第１の開口部１１Ａ及び第２の絶縁体１２の第２の開口部１２Ａは、互いに対向するようにして配置しているが、これらの開口部は必ずしも対向して配置する必要はない。例えば、第１の開口部１１Ａ内に形成した第２の導電体１４を介して薄膜構造体１０，２０内に流入した電子が、第２の開口部１２Ａ内に形成した第３の導電体１５を介して放出されるような配置であれば、必ずしも開口部１１Ａ及び１２Ａ同士が対向している必要はない。

第１の実施形態に係る薄膜構造体を表す断面図である。 第２の実施形態に係る薄膜構造体を表す断面図である。 上記実施形態における薄膜構造体の具体的な配置例を示す構成図である。 同じく、上記実施形態における薄膜構造体の具体的な配置例を示す構成図である。 同じく、上記実施形態における薄膜構造体の具体的な配置例を示す構成図である。 同じく、上記実施形態における薄膜構造体の具体的な配置例を示す構成図である。 同じく、上記実施形態における薄膜構造体の具体的な配置例を示す構成図である。 上記実施形態における薄膜構造体を磁気抵抗効果膜に組み込んだ様子を示す図である。 上記実施形態における薄膜構造体を磁気抵抗効果膜に組み込んだ具体例を示す図である。 同じく、上記実施形態における薄膜構造体を磁気抵抗効果膜に組み込んだ具体例を示す図である。 同じく、上記実施形態における薄膜構造体を磁気抵抗効果膜に組み込んだ具体例を示す図である。 同じく、上記実施形態における薄膜構造体を磁気抵抗効果膜に組み込んだ具体例を示す図である。 同じく、上記実施形態における薄膜構造体を磁気抵抗効果膜に組み込んだ具体例を示す図である。 同じく、上記実施形態における薄膜構造体を磁気抵抗効果膜に組み込んだ具体例を示す図である。 磁気抵抗効果膜の基本構成を示す図である。 同じく、磁気抵抗効果膜の基本構成を示す図である。 上記実施形態における薄膜構造体を設けた磁気抵抗効果膜の高いＭＲ変化率の発現メカニズムの模式図を示す。 同じく、上記実施形態における薄膜構造体を設けた磁気抵抗効果膜の高いＭＲ変化率の発現メカニズムの模式図を示す。 同じく、上記実施形態における薄膜構造体を設けた磁気抵抗効果膜の高いＭＲ変化率の発現メカニズムの模式図を示す。 同じく、上記実施形態における薄膜構造体を設けた磁気抵抗効果膜の高いＭＲ変化率の発現メカニズムの模式図を示す。 磁気抵抗効果膜の構成の一例を示す斜視図である。 高周波発振素子の構成の一例を示す斜視図である。 本実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示す図である。 同じく、本実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示す図である。 磁気記録再生装置の概略構成を例示する要部斜視図である。 アクチュエータアームから先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。 本実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。 本実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。 本実施形態に係る磁気メモリの要部を示す断面図である。 図２９のＡ−Ａ’線に沿う断面図である。 本実施形態に係る高周波発振素子を含む高周波集積回路の平面図および積層構造を示す図である。 並列接続の高周波集積回路の例を示す回路図である。 直列接続の高周波集積回路の例を示す回路図である。 本実施形態に係る高周波発振素子を含むミリ波帯域の車載レーダーのシステム構成を示す図である。 本実施形態に係る高周波発振素子を含むＦＭ−ＣＷレーダー方式の車載レーダーの回路図である。 図３５のレーダーによる信号波形を示す図である。 ＦＭ−ＣＷ方式のミリ波車載レーダーの構成例を示す図である。 パルスドップラー方式のミリ波車載レーダーの構成例を示す図である。 本実施形態における車載レーダー装置を装着した自動車の例を示す概略図である。 本実施形態における車間通信装置を搭載した自動車の例を示す概略図である。 情報端末間通信装置の構成例を示す図である。（以下の符号の説明では、記載が煩雑とならないように薄膜構造体に関する符号のみを記載するに止めました）

符号の説明

１０、２０ 薄膜構造体
１１ 第１の絶縁層
１２ 第２の絶縁層
１３ 第１の導電体
１４ 第２の導電体
１５ 第３の導電体

Claims (33)

1. 少なくとも１つの磁性層と、
   第１の開口部を有する第１の絶縁層、第２の開口部を有する第２の絶縁層及び前記第１の絶縁層及び前記第２の絶縁層の間に位置した導電体を含み、前記第２の絶縁層の、前記第２の開口部及び前記第１の絶縁層間の距離Ａが、前記第１の絶縁層及び前記第２の絶縁層間の最近接距離Ｂよりも大きい、少なくとも１つの薄膜構造体と、
   前記磁性層、前記薄膜構造体を含む磁性多層膜に対して、その積層方向に電流を流すための一対の電極と、
   を具えることを特徴とする、磁性多層膜通電素子。
2. 前記距離Ａ及び前記最近接距離Ｂが、Ａ／２＞Ｂなる関係を満たすことを特徴とする、請求項１に記載の磁性多層膜通電素子。
3. 前記最近接距離Ｂ＝０であって、前記第１の絶縁層及び前記第２の絶縁層が部分的に接合していることを特徴とする、請求項２に記載の磁性多層膜通電素子。
4. 少なくとも１つの磁性層と、
   第１の開口部を有する第１の絶縁層、第２の開口部を有する第２の絶縁層及び前記第１の絶縁層及び第２の絶縁層の間に位置した導電体を含み、前記第１の絶縁層及び前記第２の絶縁層が部分的に接合しており、前記導電体の膜面内の面積が、前記第１の開口部よりも大きく、かつ前記第２の開口部よりも大きい、少なくとも１つの薄膜構造体と、
   前記磁性層、前記薄膜構造体を含む磁性多層膜に対して、その積層方向に電流を流すための一対の電極と、
   を具えることを特徴とする、磁性多層膜通電素子。
5. 前記導電体は強磁性金属を含むことを特徴とする、請求項１〜４のいずれか一に記載の磁性多層膜通電素子。
6. 前記導電体は非磁性金属を含むことを特徴する、請求項１〜４のいずれか一に記載の磁性多層膜通電素子。
7. 前記導電体は、強磁性金属と非磁性金属の積層体を含むことを特徴する、請求項１〜４のいずれか一に記載の磁性多層膜通電素子。
8. 前記導電体は、Ｃｏ、Ｆｅ、Ｎｉからなる群より選択される少なくとも1つの元素を含有することを特徴とする、請求項１〜４、５、７のいずれか一に記載の磁性多層膜通電素子。
9. 前記導電体は、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄからなる群より選択される少なくとも1つの元素を含有することを特徴とする、請求項１〜４、６、７のいずれか一に記載の磁性多層膜通電素子。
10. 前記導電体は結晶性金属を含むことを特徴とする、請求項１〜９のいずれか一に記載の磁性多層膜通電素子。
11. 前記導電体の厚さが、前記導電体内における電子のスピン拡散長以下であることを特徴とする、請求項１〜１０のいずれか一に記載の磁性多層膜通電素子。
12. 前記導電体の膜厚が５ｎｍ以下であることを特徴とする、請求項１〜１１のいずれか一に記載の磁性多層膜通電素子。
13. 前記導電体の膜面内方向の直径が１０ｎｍ以下であることを特徴とする、請求項３〜１１のいずれか一に記載の磁性多層膜通電素子。
14. 前記第１の絶縁層、または第２の絶縁層の膜厚が０．５ｎｍ以上４ｎｍ以下であることを特徴とする、請求項１〜１３のいずれか一に記載の磁性多層膜通電素子。
15. 前記第１の絶縁層、または第２の絶縁層が、Ａｌ、Ｔａ、Ｈｆ、Ｃｒ、Ｚｒ、Ｔｉ、Ｓｉ、Ｗ、Ｖ、Ｍｇ、Ｍｏ、Ｆｅ、Ｎｉ、Ｃｏからなる群より少なくともひとつの元素を含む、酸化物、窒化物、酸窒化物で形成されていることを特徴とする、請求項１〜１４のいずれか一に記載の磁性多層膜通電素子。
16. 前記第１の開口部、または前記第２の開口部が、Ｃｏ、Ｆｅ、Ｎｉからなる群より選択される少なくとも1つの元素を含有することを特徴とする、請求項１〜１５のいずれか一に記載の磁性多層膜通電素子。
17. 前記第１の開口部、または前記第２の開口部が、Ｃｕ、Ａｕ、Ａｇ、Ｒｈ、Ｒｕ、Ｍｎ、Ｃｒ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄからなる群より選択される少なくとも1つの元素を含有することを特徴とする、請求項１〜１６のいずれか一に記載の磁性多層膜通電素子。
18. 前記第１の開口部及び前記第２の開口部の直径が５ｎｍ以下であることを特徴とする、請求項１〜１７のいずれか一に記載の磁性多層膜通電素子。
19. 第１の磁性層と、
    前記第１の磁性層上に形成された形成されたスペーサ層と、
    前記スペーサ層上に形成された第２の磁性層と、
    前記薄膜構造体と、
    前記第１の磁性層、前記第２の磁性層、前記スペーサ層及び前記薄膜構造体を含む磁性多層膜に対して、その積層方向に電流をながすための一対の電極と、
    を具えることを特徴とする、請求項１〜１８のいずれか一に記載の磁性多層膜通電素子。
20. 前記薄膜構造体は、前記第１の磁性層、前記スペーサ層及び前記第２の磁性層の少なくとも一部内に位置することを特徴とする、請求項１〜１９のいずれか一に記載の磁性多層膜通電素子。
21. 前記薄膜構造体は、前記第１の磁性層及び前記第２の磁性層の少なくとも一方の内に位置することを特徴とする、請求項２０に記載の磁性多層膜通電素子。
22. 前記薄膜構造体は、前記スペーサ層の内に位置することを特徴とする、請求項２１に記載の磁性多層膜通電素子。
23. 前記薄膜構造体は、前記第１の磁性層及び前記スペーサ層に跨って、または、前記第２の磁性層及び前記スペーサ層に跨って、これら層間の界面を含むようにして位置することを特徴とする、請求項２０に記載の磁性多層膜通電素子。
24. 前記薄膜構造体は、前記第１の磁性層、前記スペーサ層及び前記第２の磁性層に跨って、これら層間の界面を含むようにして位置することを特徴とする、請求項２０に記載の磁性多層膜通電素子。
25. 前記磁性多層膜通電素子は、
    前記第１の磁性層及び前記第２の磁性層の一方が、磁化方向が実質的に一方向に固着される磁化固着層として機能し、前記第１の磁性層及び前記第２の磁性層の他方が、前記第２の磁性層が、外部磁界に応じて変化する磁化自由層として機能する、外部磁界に応じて抵抗が変化する磁気抵抗効果素子であることを特徴とする、請求項１９〜２４のいずれか一に記載の磁性多層膜通電素子。
26. 前記磁性多層膜通電素子は、
    前記第１の磁性層及び前記第２の磁性層の一方が、磁化方向が実質的に一方向に固着される磁化固着層として機能し、前記第１の磁性層及び前記第２の磁性層の他方が、電流を流すことにより磁化の発振現象を起こす磁性発振層として機能する、高周波発振素子であることを特徴とする、請求項１９〜２４のいずれか一に記載の磁性多層膜通電素子。
27. 請求項２５記載の磁気抵抗効果素子を具備することを特徴とする磁気ヘッド。
28. 請求項２７記載の磁気ヘッドを具備することを特徴とする磁気ディスク装置。
29. 請求項２５記載の磁気抵抗効果素子を具備することを特徴とする磁気メモリ。
30. 請求項２６記載の高周波発振素子を具備することを特徴とする磁気ヘッド。
31. 請求項２７記載の磁気ヘッドを具備することを特徴とする磁気ディスク装置。
32. 同一基板上に形成され、電気的に直列に接続された複数の請求項２６記載の高周波発振素子を具備することを特徴とする高周波集積回路。
33. 請求項２６記載の高周波発振素子を含む車載レーダー装置。

Images