JP2008306132A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ＮＭＯＳトランジスタなどのｎチャネル領域を有する電界効果トランジスタの電流駆動能力をより向上させることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置のＮＭＯＳトランジスタ３は、ｎチャネル領域を有する半導体基板１と、ｎ型ソース／ドレイン領域４と、ゲート絶縁膜７と、ゲート電極８とを含んでいる。ｎ型ソース／ドレイン領域４は、半導体基板１上にｎチャネル領域を挟むように形成されている。ゲート絶縁膜７はｎチャネル領域上に形成されている。半導体装置の製造方法は、半導体基板１上にゲート絶縁膜７およびゲート電極８が形成される工程と、半導体基板１上にゲート電極８を覆うように窒化シリコンを含む薄膜２０が形成される工程と、この薄膜２０に紫外線が照射される工程とを有する。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関し、特に、ｎチャネル領域を有する電界効果トランジスタを含む半導体装置の製造方法に関するものである。

従来から、ＮＭＯＳ(N-channel Metal Oxide Semiconductor)トランジスタの電流駆動能力を向上させるためにさまざまな技術が提案されている。たとえば非特許文献１によれば、高い引張応力を有するシリコン窒化膜(high tensile silicon nitride layer)がＮＭＯＳトランジスタ上に形成されることにより、当該ＮＭＯＳトランジスタの電流駆動能力（オン電流(on-current)をオフ電流(off-current)で除した値）を向上させる技術が開示されている。
S. Pidin et al., "A Novel Strain Enhanced CMOS Architecture Using Selectively Deposited High Tensile And High Compressive Silicon Nitride Films", IEDM Technical Digest, 2004, pp.921-924

上記の従来例では、形成されたシリコン窒化膜の引張応力をさらに高める方法が開示されていない。このため、シリコン窒化膜の引張応力をシリコン窒化膜の形成時よりもさらに高めることができず、ＮＭＯＳトランジスタの電流駆動能力をより向上させることができないという問題があった。

本発明は、上記の問題に鑑みてなされたものであり、その目的は、ＮＭＯＳトランジスタなどのｎチャネル領域を有する電界効果トランジスタの電流駆動能力をより向上させることができる半導体装置の製造方法を提供することである。

本発明の半導体装置は、電界効果トランジスタを含んでいる。電界効果トランジスタは、半導体基板と、ｎ型ソース／ドレイン領域と、ゲート絶縁膜と、ゲート電極とを有している。半導体基板はｎチャネル領域を有している。ｎ型ソース／ドレイン領域は、半導体基板上にｎチャネル領域を挟むように形成されている。ゲート絶縁膜はｎチャネル領域上に形成されている。ゲート電極はゲート絶縁膜上に形成されている。

本発明の半導体装置の製造方法は以下の工程を備えている。
まず半導体基板上にゲート絶縁膜およびゲート電極が形成される。半導体基板上にゲート電極を覆うように窒化シリコンを含む薄膜が形成される。この薄膜に紫外線が照射される。

本発明の半導体装置の製造方法によれば、窒化シリコンを含む薄膜が形成された後に、この薄膜に紫外線が照射される。この照射により薄膜の引張応力が向上する。よって、紫外線が照射されない場合に比して、ＮＭＯＳトランジスタの電流駆動能力をさらに向上させることができる。

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。図１を参照して、本実施の形態の半導体装置は、たとえばｐ型シリコン基板である半導体基板１を有している。半導体基板１は素子分離絶縁膜２により区画された活性領域を有している。素子分離絶縁膜２は、たとえばシリコン酸化膜からなる。そして半導体装置は、半導体基板１の活性領域の一部をｎチャネル領域として有する複数のＮＭＯＳトランジスタ３を有している。なお本実施の形態の半導体装置が有する電界効果トランジスタはＭＯＳ型であるため、ｎチャネル領域はｐ型半導体からなる領域である。

各ＮＭＯＳトランジスタ３は、１対のソース／ドレイン領域４，４と、ゲート構造６とを有している。１対のソース／ドレイン領域４，４は、互いに所定距離をなしてｎチャネル領域を挟むように半導体基板１の上面に形成されている。隣合う２つのＮＭＯＳトランジスタ３，３は、この両者に挟まれたソース／ドレイン領域４を共有している。また各ソース／ドレイン領域４の上面の一部にはシリサイド部５が形成されている。

ゲート構造６は、互いに隣合う２つのソース／ドレイン領域４，４で挟まれた半導体基板１のｎチャネル領域およびこの２つのソース／ドレイン領域４，４のそれぞれの端部の上に形成されている。ゲート構造６は、ゲート絶縁膜７と、ゲート電極８と、サイドウォール１０とを有している。

ゲート絶縁膜７は、互いに隣合う１対のソース／ドレイン領域４で挟まれた半導体基板１のｎチャネル領域の上面上に形成されている。ゲート電極８はゲート絶縁膜７の上に形成されている。サイドウォール１０はゲート絶縁膜７およびゲート電極８の側面上に形成されている。ゲート電極８は、ゲート絶縁膜７と接する側（図中の下側）にポリシリコン部８ａを有しており、このポリシリコン部８ａの上にシリサイド部９を有している。

サイドウォール１０は、第１の絶縁膜１１および第２の絶縁膜１２を有している。第１の絶縁膜１１は、ゲート絶縁膜７およびゲート電極８の側面上と、ソース／ドレイン領域４の端部の上とに設けられている。第２の絶縁膜１２は第１の絶縁膜１１上に設けられている。

また、半導体装置は、薄膜２０と、層間絶縁膜２１と、コンタクトホール２２と、コンタクトプラグ２３と、配線２４とを有している。

薄膜２０は、半導体基板１上にゲート構造６を覆うように形成されている。すなわち薄膜２０はゲート電極８を覆うように形成されている。

薄膜２０は窒化シリコンを含んでいる。また薄膜２０は炭素を含んでいてもよい。また薄膜２０は水素を含んでいてもよい。

コンタクトホール２２は層間絶縁膜２１に設けられた貫通孔である。コンタクトプラグ２３はコンタクトホール２２内に充填されている。配線２４はコンタクトプラグ２３の上に形成されている。

なお、シリサイド部５およびシリサイド部９のそれぞれは、たとえばニッケルシリサイドやコバルトシリサイドにより形成されている。また、ゲート絶縁膜７、第１の絶縁膜１１および層間絶縁膜２１のそれぞれは、たとえばシリコン酸化膜により形成されている。第２の絶縁膜１２は、たとえばシリコン窒化膜により形成されている。

次に、本実施の形態における半導体装置の製造方法について説明する。図２〜図５は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。

図２を参照して、半導体基板１に素子分離絶縁膜２が活性領域を区画するように形成される。そして半導体基板１のこの活性領域に複数のＮＭＯＳトランジスタ３が形成される。またソース／ドレイン領域４のゲート構造６に覆われていない部分にシリサイド部５が形成される。

図３を参照して、各ＮＭＯＳトランジスタ３のゲート構造６を覆うように半導体基板１上に薄膜２０が形成される。

薄膜２０は、たとえばシリコン窒化膜である。シリコン酸化膜は、シラン系化合部と、窒素（Ｎ₂）または窒化化合物とを原料とし、処理温度が２００℃以上３００℃以下のプラズマＣＶＤ法を使用して形成することができる。シラン系化合物としては、たとえばＳｉＨ₄が使用され、窒化化合物としては、たとえばＮ₂ＯやＮＨ₃が使用される。

また薄膜２０は、炭素を含有するシリコン窒化膜であってもよい。炭素を含有するシリコン窒化膜は、シラン系化合物と、窒素または窒素系化合物とを原料とし、処理温度が２００℃以上４００℃以下のプラズマＣＶＤ法を使用して形成することができる。シラン系化合物としては、たとえばトリメチルシラン（３ＭＳ）あるいはテトラメチルシラン（４ＭＳ）が使用され、窒素系化合物としては、たとえばＮ₂ＯやＮＨ₃が使用される。

なお、後述する工程において、薄膜２０の互いに隣合う２つのゲート構造６の間の部分は、コンタクトホール２２（図１）形成のために層間絶縁膜２１がエッチングされる際のエッチングストッパ膜としても利用される。したがって、薄膜２０の上記部分は過度に厚くない方が、引き続き行なわれるエッチングストッパ膜の除去が容易となる。したがって、薄膜２０は、２つのゲート構造６の間を完全には充填しないように形成されることが好ましい。このためには、たとえば、ゲート構造６の上面上における膜厚ａがゲート構造６の側面上における膜厚ｂよりも大きく設定されればよい。

図４および図６を参照して、薄膜２０形成後のポスト処理として、図中実線矢印で示すように薄膜２０に対して紫外線が照射される。

この照射の準備のため、まず半導体基板１が、薄膜２０の成膜用のチャンバーから取出される。そして半導体基板１が紫外線照射用のチャンバー１００内に移動される。チャンバー１００内の雰囲気は、窒素およびヘリウムの少なくともいずれかを含む雰囲気とされる。

チャンバー１００内に設けられた部材であるサセプタ１０１の上に半導体基板１が載置される。このサセプタ１０１は高温に保持されており、サセプタ１０１により半導体基板１が加熱される。サセプタ１０１の温度は、４００℃以上５５０℃以下、好ましくは４００℃以上４８０℃以下に設定されている。またこの温度は、薄膜２０がプラズマＣＶＤ法により形成された場合は、この形成時の処理温度よりも高い温度とされる。

そして、サセプタ１０１の上面に垂直な軸である回転軸１０３が回転軸とされて、サセプタ１０１が、たとえば低速で１８０°回転される。この回転中に、チャンバー１００の上方に設置された少なくとも１つの光源１０２から生じる紫外線が半導体基板１に照射される。

光源１０２の発光波長は２１０ｎｍ以上２６０ｎｍ以下、好ましくは２２０ｎｍ以上２４０ｎｍ以下とされる。上記発光波長の紫外線を発生させるための光源１０２としては、エキシマランプ、エキシマレーザ、水銀ランプ、キセノンランプおよび重水素ランプのうち少なくとも１つを用いることができ、特に、ＫｒＣｌエキシマの発光を利用した光源が好ましい。また、光源１０２とともに、波長を調整するためのフィルタなどが用いられてもよい。

紫外線の照射強度は１５ｍＷ／ｃｍ²以上が好ましい。なお、回転軸１０３を回転軸とする回転方向は時計廻りでも反時計廻りでもよい。以上のポスト処理が実行されることにより、薄膜２０の引張応力は、たとえば１．６ＧＰａまで増大する。

なお、紫外線が照射された薄膜２０は、クロスリンク構造を有している部分において、局所的にストイキオメトリの組成比（化学量論組成比）を有している。たとえば薄膜２０がシリコン窒化膜の場合、シリコンと窒素との組成比がＳｉ：Ｎ＝３：４となっている。また、薄膜２０の機械的強度（弾性率）が向上し、２５０ＧＰａ以下となっている。

また、薄膜２０が成膜された時点での薄膜２０の結合水素濃度が比較的高くても、上記のポスト処理が行なわれることにより結合水素濃度は大きく低減する。このため、水素に起因してＮＭＯＳトランジスタ３におけるホットキャリア耐性などの信頼性が劣化することはほとんどなくなる。

図５を参照して、薄膜２０上に層間絶縁膜２１が形成される。次に、隣合う２つのゲート構造６の間において層間絶縁膜２１の上面からソース／ドレイン領域４上のシリサイド部５にまで達するコンタクトホール２２が、層間絶縁膜２１および薄膜２０を貫通するように形成される。なおコンタクトホール２２の形成の際、まずは層間絶縁膜２１が薄膜２０をエッチングストッパ膜としてエッチングされる。これにより薄膜２０の一部が露出される。その後、この露出された薄膜２０が除去されて、コンタクトホール２２が形成される。

再び図１を参照して、コンタクトホール２２内にコンタクトプラグ２３が充填される。その後、層間絶縁膜２１上にコンタクトプラグ２３と接触する配線２４が形成される。以上により、本実施の形態の半導体装置が得られる。

次に、本実施の形態の半導体装置の製造方法の実施例について説明する。表１は、６サンプルの半導体装置について、紫外線波長、薄膜２０の紫外線照射後の膜ストレス（引張応力）、照射時間、およびサセプタ１０１（図６）の設定温度をまとめた表である。なお、サンプルＢ〜サンプルＧにおける紫外線の照射強度は１５ｍＷ／ｃｍ²である。またサンプルＡは比較例であり、紫外線照射が行なわれずに半導体基板１のサセプタ１０１による加熱のみが行なわれた例である。

表１を参照して、紫外線が照射されなかったサンプルＡ（比較例）の薄膜２０の膜ストレスは０．６ＧＰａであった。一方、紫外線が照射されたサンプルＢ〜サンプルＧは、比較例であるサンプルＡに比して薄膜２０の膜ストレスが大きくなった。このサンプルＢ〜サンプルＧのうち、サンプルＥの薄膜２０の膜ストレスが最も大きく、１．６ＧＰａであった。このことから、波長２２２nmによる紫外線照射処理が薄膜２０の膜ストレス（引張応力）の向上に最も効果的であることが実験で確認された。

上記のように、特に波長２２２ｎｍの紫外線が用いられた場合に引張応力が１．６ＧＰａとなり、引張応力が特に大きく向上した。この原理は以下のように考えられる。

薄膜２０は窒化シリコンを含んでいる。窒化シリコンに対して紫外線が照射されると、紫外線のエネルギーが窒化シリコンで吸収される。これにより、窒化シリコンの各種結合（シリコンと窒素との結合、シリコンと水素との結合、および窒素と水素との結合）が一度切れ、新たな各種結合が生じる。すなわち、アモルファス構造の再配列が生じる。

この紫外線の波長が２１０ｎｍよりも小さいと、光子エネルギーが高いために、薄膜２０の引張応力に寄与している膜骨格に関与する結合までもが切断されてしまう。この切断は、薄膜２０の引張応力向上を阻害する要因となる。

逆に紫外線の波長が２６０ｎｍよりも大きいと、光子エネルギーが低いためにシリコン窒化膜に紫外線が十分に吸収されず、紫外線照射による架橋反応（クロスリンク）が十分に進まなくなる。

２１０ｎｍ以上２６０ｎｍ以下の波長による紫外線照射では、窒素と水素の結合が選択的に励起されるため、引張応力向上に必要な架橋反応が選択的に行なわれ、窒化シリコンの組成比が局所的に化学量論組成比に近づく。この結果、引張応力が上記のように１．６ＧＰａまで向上するものと考えられる。なお、薄膜２０が窒化シリコンに加えて炭素を含む場合においても、引張応力向上に必要な架橋反応を促進させる波長は窒素と水素との結合に起因するため、シリコン窒化膜と同一であると考えられる。

上記のように、薄膜２０の引張応力が向上すると、ＮＭＯＳトランジスタ３の電流駆動能力が向上する。この原理は以下のように考えられる。

図４を参照して、引張応力を有する薄膜２０は、ゲート構造６に対して図中破線矢印で示すように半導体基板１の方（図中下方）に向かう力を与える。これによりゲート構造６が半導体基板１のｎチャネル領域に半導体基板１の厚み方向（図中縦方向）に沿って押付けられる。この結果、ｎチャネル領域には半導体基板１の面方向（図中横方向）の引張応力が生じる。したがって、薄膜２０に対する紫外線照射（図中実線矢印）により薄膜２０の引張応力が向上すると、ｎチャネル領域の引張応力が向上する。

ｎチャネル領域に大きな引張応力が加わると、この領域でシリコンの結晶格子が歪み、等方的であったシリコン結晶のバンド構造の対称性が崩れ、エネルギー準位の分裂が生じる。その結果、格子振動によるキャリア散乱の減少や有効質量の低減が生じ、電子の移動
度が向上する。これにより、ＮＭＯＳトランジスタ３の電流駆動能力が向上する効果が得られる。

上記の効果を工業的に利用するためには、紫外線の照射強度は、好ましくは１５ｍＷ／ｃｍ²以上とされる。なお、紫外線強度が１５ｍＷ／ｃｍ²未満の場合、薄膜２０の引張応力を所望の量だけ向上させるためには長時間を要するため、生産性が悪化したり工程単価が上昇したりする。

次に、紫外線照射が行なわれる際の半導体基板１の温度（キュア温度）がＮＭＯＳトランジスタ３の特性に与える影響について説明する。

薄膜２０の形成の際には、たとえば処理温度が２００℃以上３００℃以下のプラズマＣＶＤ法が使用される。その後、半導体基板１は４００℃以上５５０℃以下のサセプタ１０１上に載置され、薄膜２０に対して紫外線が照射される。これにより引張応力向上を効率的に行なうことを可能であり、サーマルバジェットを抑制できる。これにより、ＮＭＯＳトランジスタ３の不純物拡散層の不活性化を抑制することができるので、ＮＭＯＳトランジスタ３の性能を向上することができると考えられる。

なお、サセプタ１０１の温度が４００℃未満で紫外線処理が行なわれると、引張応力向上に必要なシリコンと窒素との架橋反応が十分に進まない。サセプタ１０１の温度が５５０℃を超えて紫外線処理が行なわれると、サーマルバジェットが増加するとともに、ＮＭＯＳトランジスタ３におけるソース／ドレイン領域４のシリサイド部５やゲート電極８のシリサイド部９が悪影響を受ける。

次に、紫外線照射が行なわれる際の半導体基板１の回転の効果について説明する。図６を参照して、半導体基板１はその上面に垂直な軸を回転軸１０３として回転させられる。この回転中に、薄膜２０は紫外線の照射を受ける。よって、薄膜２０に対して紫外線を均一に照射することができる。その結果、薄膜２０に対する紫外線の照射効率が向上し、ポスト処理の処理時間を短縮することができる。

さらに、薄膜２０に対して紫外線が均一に照射されることによって、薄膜２０の収縮が均一に発生する。したがって、薄膜２０の膜厚を均一化することもできる。

なお、半導体基板１が静止した状態で薄膜２０に紫外線が照射された場合、薄膜２０において紫外線が照射されやすい部分と照射されにくい部分とが生じる。つまり、薄膜２０に対して照射むらが生じる。たとえば、紫外線照射に使用される装置によっては、ゲート構造６の側面上の部分や、ゲート構造６間の半導体基板１の上面上の部分は紫外線等が照射されにくいことがある。

本実施の形態によれば、図４の実線矢印に示すように紫外線が照射されることにより、薄膜２０の引張応力が向上する。これにより、図中破線で示すように、薄膜２０がゲート構造６を半導体基板１に押付ける力が増大する。この結果、半導体基板１におけるｎチャネル領域の引張応力が向上し、ＮＭＯＳトランジスタ３の電流駆動能力を向上させることができる。

また、照射される紫外線の波長が２１０ｎｍ以上２６０ｎｍ以下であることにより、窒素と水素との結合が選択的に励起され、引張応力向上に必要な架橋反応が選択的に行なわれる。この結果、薄膜２０の引張応力が大きく向上する。

また、照射される紫外線の照射強度が１５ｍＷ／ｃｍ²以上であることにより、薄膜２０の引張応力を所望の量だけ向上させるための時間が抑制され、生産性がを高めることができる。

また、紫外線の光源１０２（図６）が、エキシマランプ、エキシマレーザ、水銀ランプ、キセノンランプおよび重水素ランプの少なくともいずれである。これにより上記の２１０ｎｍ以上２６０ｎｍ以下の波長の紫外線を発生させることができる。

また、サセプタ１０１（図６）の温度が４００℃以上５５０℃以下とされる。この温度が４００℃以上とされることにより、引張応力向上に必要なシリコンと窒素との架橋反応を十分に進めることができる。またこの温度が５５０℃以下とされることにより、サーマルバジェットが抑制されるとともに、ＮＭＯＳトランジスタ３におけるソース／ドレイン領域４のシリサイド部５やゲート電極８のシリサイド部９が受ける悪影響を抑制できる。

また、チャンバー１００内の雰囲気が、窒素およびヘリウムの少なくともいずれかを含む雰囲気とされて、紫外線の照射が行なわれる。これにより、薄膜２０の酸化を抑制することができる。

（実施の形態２）
図７から図１０は、本発明の実施の形態２における半導体装置の製造方法を工程順に示す概略断面図である。

主に図７を参照して、まず上述した実施の形態１（図２）と同様にして、半導体基板１に素子分離絶縁膜２とＮＭＯＳトランジスタ３とが形成される。次に、薄膜２０（図１０）の一部となる部分薄膜２０ａがＮＭＯＳトランジスタ３のゲート構造６を覆うように半導体基板１上に形成される。部分薄膜２０ａは実施の形態１における薄膜２０と同様の方法により形成することができる。

図８を参照して、部分薄膜２０ａに膜収縮を発生させる工程が行なわれる。具体的には、実施の形態１における紫外線照射と同様にして、部分薄膜（第１の薄膜）２０ａに対して図中実線矢印に示すように紫外線が照射される工程が行なわれる。

なお、部分薄膜２０ａに赤外線を照射する工程、部分薄膜２０ａに電子ビームを照射する工程、および部分薄膜２０ａに対してプラズマ処理を行なう工程のうち少なくともいずれかが、上記紫外線照射の工程に代わり、または上記紫外線照射の工程と併用されて行なわれてもよい。

主に図９を参照して、薄膜２０の一部となる部分薄膜２０ｂが部分薄膜２０ａ上に積層される。そして、部分薄膜２０ａに膜収縮を発生させる工程（図８）と同様の工程により、部分薄膜２０ｂに膜収縮を発生させる工程が行なわれる。

図１０を参照して、薄膜２０の一部となる部分薄膜２０ｃが部分薄膜２０ｂ上に積層される。これにより、複数の部分薄膜２０ａ〜２０ｃからなる薄膜２０が形成される。そして実施の形態１における紫外線照射と同様にして、薄膜２０（部分薄膜２０ａ〜２０ｃ）に対して図中実線矢印に示すように紫外線が照射される工程が行なわれる。

以後、実施の形態１と同様にして、層間絶縁膜２１、コンタクトホール２２、コンタクトプラグ２３および配線２４が順次形成され、本実施の形態における半導体装置が完成する。

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を省略する。

本実施の形態によれば、図８に示すように部分薄膜（第１の部分薄膜）２０ａの膜収縮が発生する。次に、図９に示すように部分薄膜２０ｂの膜収縮が発生する。次に、図１０に示すように紫外線が照射されて部分薄膜（第２の部分薄膜）２０ｃの膜収縮が発生する。すなわち薄膜２０が実施の形態１のように一気に膜収縮させられずに、各部分薄膜２０ａ〜２０ｃごとに膜収縮が発生させられる。これにより薄膜２０でのクラック発生や、薄膜２０が下地から剥がれてしまうことを抑制することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、ｎチャネル領域を有する電界効果トランジスタを含む半導体装置の製造方法に特に有利に適用され得る。

本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程における紫外線照射用のチャンバーおよびその内部の構成の概略説明図である。 本発明の実施の形態２における半導体装置の製造方法の第１工程示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第２工程示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第３工程示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第４工程示す概略断面図である。

符号の説明

１ 半導体基板、３ ＮＭＯＳトランジスタ、４ ソース／ドレイン領域、５，９ シリサイド部、６ ゲート構造、７ ゲート絶縁膜、８ ゲート電極、２０ 薄膜、２０ａ〜２０ｃ 部分薄膜、１０１ サセプタ、１０２ 光源、１０３ 回転軸。

Claims (6)

1. ｎチャネル領域を有する半導体基板と、前記半導体基板上に前記ｎチャネル領域を挟むように形成されたｎ型ソース／ドレイン領域と、前記ｎチャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する電界効果トランジスタを含む半導体装置の製造方法であって、
   前記半導体基板上に前記ゲート絶縁膜および前記ゲート電極を形成する工程と、
   前記半導体基板上に前記ゲート電極を覆うように窒化シリコンを含む薄膜を形成する工程と、
   前記薄膜に紫外線を照射する工程とを備えた、半導体装置の製造方法。
2. 前記紫外線の波長が２１０ｎｍ以上２６０ｎｍ以下であり、前記紫外線の照射強度が１５ｍＷ／ｃｍ²以上であることを特徴とする、請求項１に記載の半導体装置の製造方法。
3. 前記紫外線の光源が、エキシマランプ、エキシマレーザ、水銀ランプ、キセノンランプおよび重水素ランプの少なくともいずれであることを特徴とする、請求項１または２に記載の半導体装置の製造方法。
4. 前記半導体装置が前記ｎ型ソース／ドレイン領域の上に形成されたシリサイド膜をさらに含み、
   前記照射する工程が、半導体基板を４００℃以上５５０℃以下に加熱する工程を有することを特徴とする、請求項１〜３のいずれかに記載の半導体装置の製造方法。
5. 前記照射する工程が、窒素およびヘリウムの少なくともいずれかを含む雰囲気中で行なわれることを特徴とする、請求項１〜４のいずれかに記載の半導体装置の製造方法。
6. 前記薄膜を形成する工程が、前記薄膜の一部となる第１の薄膜を形成する工程と、前記第１の薄膜を収縮させる工程と、前記第１の薄膜の上に前記薄膜の一部となる第２の薄膜を形成する工程とを備え、
   前記第１の薄膜を収縮させる工程が、前記第１の薄膜に紫外線を照射する工程、前記第１の薄膜に赤外線を照射する工程、前記第１の薄膜に電子ビームを照射する工程、および前記第１の薄膜に対してプラズマ処理を行なう工程のうち少なくともいずれかの工程であることを特徴とする、請求項１〜５のいずれかに記載の半導体装置の製造方法。

Images