[go: up one dir, main page]

CN102569394B - 晶体管及其制作方法 - Google Patents

晶体管及其制作方法 Download PDF

Info

Publication number
CN102569394B
CN102569394B CN201010612652.2A CN201010612652A CN102569394B CN 102569394 B CN102569394 B CN 102569394B CN 201010612652 A CN201010612652 A CN 201010612652A CN 102569394 B CN102569394 B CN 102569394B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
semiconductor substrate
metal gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010612652.2A
Other languages
English (en)
Other versions
CN102569394A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201010612652.2A priority Critical patent/CN102569394B/zh
Priority to US13/196,671 priority patent/US8420511B2/en
Publication of CN102569394A publication Critical patent/CN102569394A/zh
Application granted granted Critical
Publication of CN102569394B publication Critical patent/CN102569394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种晶体管及其制作方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有半导体层，所述半导体层的晶向与所述半导体衬底的晶向不同；在所述半导体层上形成伪栅极结构；在所述伪栅极结构两侧的半导体衬底和半导体层内形成源区和漏区；在所述半导体层上形成与所述伪栅极结构齐平的层间介质层；去除所述伪栅极结构，在所述层间介质层内形成开口，所述开口露出下方的半导体层；对所述开口露出的半导体层进行非晶化的步骤，形成沟道层；对所述沟道层进行退火，使得所述沟道层的晶向与所述半导体衬底的晶向相同；在所述开口内形成金属栅极结构，所述金属栅极结构位于所述沟道层上方。提高了晶体管的饱和电流，改善了器件的性能。

Description

晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及晶体管及其制作方法。
背景技术
应变记忆技术(Stress Memorization Technique，简称SMT)以及应力刻蚀阻挡层技术(Stressd-CESL，contact etch stop layer)是现有的提高晶体管载流子迁移率的两种技术。通过上述两种技术，在晶体管的沟道区形成稳定应力，提高沟道中的载流子迁移率。所述应力平行于沟道长度方向，可以为延伸应力或压缩应力。通常拉伸应力可以使得沟道区域中的原子排列更加疏松，从而提高电子的迁移率，适用于NMOS晶体管；而压缩应力使得沟道区域内的原子排布更加紧密，有助于提高空穴的迁移率，适用于PMOS晶体管。
请参考图1～图3，为现有技术的晶体管的制作方法剖面结构示意图。
首先，参考图1，提供半导体衬底10，所述半导体衬底10上形成有NMOS晶体管和PMOS晶体管，所述NMOS晶体管和PMOS晶体管之间具有隔离结构11。所述NMOS晶体管包括P阱(未示出)、形成于P阱内的NMOS晶体管源/漏区12、位于源/漏区12之间半导体衬底上的NMOS晶体管栅极13；所述PMOS晶体管包括：N阱(未示出)、形成于N阱内的PMOS晶体管的源/漏区14、位于源/漏区14之间的PMOS晶体管的栅极15。
然后，参考图2，在所述NMOS晶体管以及PMOS晶体管表面形成覆盖源/漏区12、栅极13以及半导体衬底10的应力层16，所述应力层16的材质可以为氮化硅。所述应力层16可以提供拉伸应力或压应力。假设所述应力层16提供拉伸应力，对NMOS晶体管产生有益影响。
然后，参考图3，使用掩膜层进行刻蚀，去除PMOS晶体管表面的应力层16，保留位于NMOS晶体管表面的应力层16。然后，进行退火，使得NMOS晶体管表面的应力层16诱发拉伸应力，所述拉伸应力保留在NMOS晶体管中，提高了NMOS晶体管沟道区载流子(即电子)的迁移率。在退火之后，通常进行刻蚀工艺去除位于NMOS晶体管的栅极13、源/漏区12以及半导体衬底10的应力层16。
在公开号为CN101393894A的中国专利申请中可以发现更多关于现有的MOS晶体管的制作方法。
但是，在实际中发现，利用现有的方法形成的晶体管的饱和电流值偏低，影响器件的性能。
发明内容
本发明解决的问题是提供了一种晶体管及其制作方法，所述方法提高了晶体管的饱和电流，改善了器件的性能。
为解决上述问题，本发明提供一种晶体管的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有半导体层，所述半导体层的晶向与所述半导体衬底的晶向不同；
在所述半导体层上形成伪栅极结构；
在所述伪栅极结构两侧的半导体衬底和半导体层内形成源区和漏区；
在所述半导体层上形成与所述伪栅极结构齐平的层间介质层；
去除所述伪栅极结构，在所述层间介质层内形成开口，所述开口露出下方的半导体层；
对所述开口露出的半导体层进行非晶化的步骤，形成沟道层；
对所述沟道层进行退火，使得所述沟道层的晶向与所述半导体衬底的晶向相同；
在所述开口内形成金属栅极结构，所述金属栅极结构位于所述沟道层上方。
可选地，所述晶体管为NMOS晶体管，所述半导体衬底的晶向为(100)，所述半导体层的晶向为(110)。
可选地，所述晶体管为PMOS晶体管，所述半导体衬底的晶向为(110)，所述半导体层的晶向为(100)。
可选地，所述半导体层的厚度为3～30纳米。
可选地，所述非晶化步骤利用离子注入工艺进行，所述离子注入工艺的掺杂离子为硅离子、锗离子或碳离子。
可选地，所述硅离子注入的能量范围为2～30KeV，倾斜角度为0～15度，剂量为9E14～3E15cm-2；所述锗离子注入的能量范围为5～40KeV，倾斜角度为0～20度，剂量为1E15～4E15cm-2；所述碳离子注入的能量范围为1～10KeV，倾斜角度为0～15度，剂量范围为1E12～5E12-2。
可选地，所述退火的温度范围为550～750摄氏度，所述退火利用的气体为惰性气体、氮气或两者的混合。
可选地，还包括：
进行轻掺杂离子注入，在所述半导体衬底和半导体层内形成轻掺杂区的步骤，所述轻掺杂区位于所述栅极结构两侧。
可选地，所述轻掺杂离子注入的角度为15～40度。
可选地，所述金属栅极结构的制作包括：
在所述开口的侧壁和底部形成高K介质层；
在所述高K介质层上制作金属栅极，所述金属栅极与高K介质层构成金属栅极结构。
可选地，所述高K介质层的材质为：氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛或氧化铝。
可选地，还包括：在所述开口两侧的层间介质层内制作金属栅极侧墙的步骤，所述金属栅极侧墙的位置与所述源区和漏区的位置对应。
可选地，所述金属栅极侧墙的材质为氧化硅、氮化硅、氮氧化硅或氮化硅中的一种或多种，所述金属栅极侧墙的厚度不超过20纳米。
相应地，本发明还提供一种晶体管，包括：
半导体衬底，所述半导体衬底上形成有半导体层，所述半导体层的晶向与所述半导体衬底的晶向不同；
层间介质层，位于所述半导体层上；
开口，位于所述层间介质层内，所述开口露出下方的半导体层；
金属栅极结构，位于所述开口内，所述金属栅极结构覆盖所述半导体层；
源区，位于所述金属栅极结构一侧的半导体层和半导体衬底内；
漏区，位于所述金属栅极结构另一侧的半导体层和半导体衬底内；
沟道层，位于所述源区和漏区之间的半导体层内，且所述沟道层与所述半导体层齐平，所述沟道层的晶向与所述半导体衬底的晶向相同，所述沟道层的位置与所述开口的位置对应。
可选地，所述晶体管为NMOS晶体管，所述半导体衬底的晶向为(100)，所述半导体层的晶向为(110)。
可选地，所述晶体管为PMOS晶体管，所述半导体衬底的晶向为(110)，所述半导体层的晶向为(100)。
可选地，所述半导体层的厚度为3～30纳米。
可选地，还包括：
轻掺杂区，位于所述半导体衬底和半导体层内，且所述轻掺杂区位于所述金属栅极结构和沟道层两侧。
可选地，所述沟道层中具有掺杂离子，所述掺杂离子为硅离子、锗离子或碳离子。
可选地，所述金属栅极结构包括：
高K介质层，位于所述开口的侧壁和底部；
金属栅极，位于所述高K介质层上，所述金属栅极与所述高K介质层构成金属栅极结构。
可选地，所述高K介质层的材质为氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛或氧化铝。
可选地，还包括：金属栅极侧墙，位于在所述开口两侧的层间介质层内，所述金属栅极侧墙与所述源区、漏区和沟道层的位置对应。
可选地，所述金属栅极侧墙的材质为氧化硅、氮化硅、氮氧化硅或氮化硅中的一种或多种，所述金属栅极侧墙的厚度不超过20纳米。
与现有技术相比，本发明具有以下优点：
本发明首先在半导体衬底上形成与所述半导体衬底具有不同晶向的半导体层，在所述半导体层上制作伪栅极结构，接着，在所述伪栅极结构两侧的半导体衬底和半导体层内形成源区和漏区；然后去除所述伪栅极结构，在层间介质层内形成露出部分半导体层的开口；然后对所述半导体层进行非晶化和退火的步骤，在所述开口露出的半导体层内形成沟道层，所述沟道层作为所述源区和漏区之间的沟道区。由于所述半导体层与所述半导体衬底的晶向不同，从而在沟道区产生应力，该应力提高了源区和漏区的载流子的迁移率，从而提高了晶体管的饱和漏电流，改善了半导体器件的性能；由于所述沟道层与所述半导体衬底的晶向相同，从而防止了所述沟道层的晶向与所述半导体衬底的晶向不同引起的沟道区的载流子迁移速率下降的问题；
进一步优化地，在所述开口两侧的层间介质层内制作金属栅极侧墙的步骤，所述金属栅极侧墙的位置与所述源区和漏区的位置对应，不仅保护了后续形成的金属栅极结构，而且防止所述源区与漏区的短沟道效应，减小所述源区与漏区之间由于距离缩短引起的漏电流；
进一步优化地，所述金属栅极侧墙的厚度不超过20纳米，从而防止所述金属栅极侧墙的厚度过大造成晶体管的面积过大，从而有利于减小晶体管的面积。
附图说明
图1～图3是现有技术的晶体管制作方法剖面结构示意图；
图4是本发明的晶体管制作方法流程示意图；
图5～图11是本发明的晶体管制作方法剖面结构示意图。
具体实施方式
现有的方法形成的晶体管的饱和电流值偏低，影响器件的性能。经过发明人研究发现，造成所述晶体管的饱和电流值偏低的原因是，晶体管的载流子的迁移率偏低，无法满足实际的要求，影响了器件的性能。并且，随着晶体管特征尺寸的缩小，现有的晶体管的特征尺寸缩小至45纳米范围，栅介质层的厚度减小，源区和漏区之间的距离缩短，从而使得所述晶体管内存在的漏电流问题也较为严重。
发明人经过创造性劳动，提出一种晶体管的制作方法，请参考图4所示的本发明的晶体管制作方法流程示意图。所述方法包括：
步骤S1，提供半导体衬底，所述半导体衬底上形成有半导体层，所述半导体层的晶向与所述半导体衬底的晶向不同；
步骤S2，在所述半导体层上形成伪栅极结构；
步骤S3，在所述伪栅极结构两侧的半导体衬底和半导体层内形成源区和漏区；
步骤S4，在所述半导体层上形成与所述伪栅极结构齐平的层间介质层；
步骤S5，去除所述伪栅极结构，在所述层间介质层内形成开口，所述开口露出下方的半导体层；
步骤S6，对所述开口露出的半导体层进行非晶化的步骤，形成沟道层；
步骤S7，对所述沟道层进行退火，使得所述沟道层的晶向与所述半导体衬底的晶向相同；
步骤S8，在所述开口内形成金属栅极结构，所述金属栅极结构位于所述沟道层上方。
下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案，请参考图5～图11所示的本发明一个实施例的晶体管制作方法剖面结构示意图。
首先，请参考图5，提供半导体衬底100，所述半导体衬底100上形成有半导体层101，所述半导体层101的晶向与所述半导体衬底100的晶向不同。
由于所述半导体层101的晶向与所述半导体衬底100的晶向不同，从而在所述半导体层101与所述半导体衬底100之间产生应力。所述应力的类型与所述半导体层101的晶向与所述半导体衬底100的晶向有关系。
具体地，当所述半导体衬底100的晶向为(100)，所述半导体层101的晶向为(110)时，所述半导体衬底100与所述半导体层101之间产生的应力为拉应力，该拉应力能够提高电子的迁移率，从而有益于提高NMOS晶体管的饱和电流值；当所述半导体衬底100的晶向为(110)，所述半导体层101的晶向为(100)时，所述半导体衬底100与所述半导体层101之间产生的应力为压应力，该压应力能够提高空穴的迁移率，从而有益于提高PMOS晶体管的饱和电流值。
若要产生足够的应力，所述半导体层101需要满足一定的厚度，即所述半导体层101的厚度需要大于3纳米；但是所述半导体层101的厚度也不应过大，以防止无法形成符合要求的晶体管，所述半导体层101的厚度应小于32纳米。在上述的厚度范围内，能够产生足够的应力，有效提高载流子的迁移率，同时不会影响晶体管的性能。
接着，请参考图6，在所述半导体层101上形成栅介质层102，在所述栅介质层102上形成伪栅极103。所述伪栅极103与栅介质层102共同构成伪栅极结构。
所述栅介质层102的材质为电学绝缘材质，所述电学绝缘材质优选为氧化硅或氮氧化硅。所述栅介质层102的厚度范围为3～80埃。所述栅介质层102优选地利用氧化工艺制作。
所述伪栅极103的材质为多晶硅。所述多晶硅可以利用化学气相沉积工艺制作。所述化学气相沉积工艺与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。
接着，请参考图7，进行轻掺杂离子注入，在所述伪栅极103和栅介质层102两侧的半导体衬底100和半导体层101内形成轻掺杂区108。
作为优选的实施例，所述轻掺杂离子注入的倾斜角度范围14～40度，所述轻掺杂离子注入的掺杂离子的类型应根据要形成的晶体管的类型进行具体的选择，作为本领域技术人员的公知技术，在此不做详细的说明。
然后，请参考图8，在所述伪栅极103和栅介质层102两侧的半导体层101的表面形成伪栅极侧墙104，所述伪栅极侧墙104的材质为单层的氧化硅或氮化硅层；所述伪栅极侧墙104的材质还可以为多层的氧化硅层-氮化硅层-氧化硅层构成的ONO结构。所述伪栅极侧墙104的制作方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。
由于所述伪栅极侧墙104将作为后续形成源区和漏区的源/漏离子注入掩膜，所述伪栅极侧墙104的位置应根据将要形成的源区和漏区进行具体的设置，并且所述伪栅极侧墙104的厚度不宜过大，否则可能使得后续形成的源区和漏区的距离过大，使得晶体管的面积过大。由于所述伪栅极侧墙104最终将会被去除，并且在所述伪栅极侧墙104的位置形成金属栅极侧墙，该金属栅极侧墙的厚度不超过20纳米，作为优选的实施例，所述伪栅极侧墙104的厚度应等于后续形成的所述金属栅极侧墙的厚度，因此，所述伪栅极侧墙104的厚度不超过20纳米。
然后，请继续参考图8，以所述伪栅极侧墙104为掩膜，进行源/漏离子注入，在所述半导体衬底100和半导体层101内形成源区105和漏区106，所述源区105和漏区106分别位于所述伪栅极103和栅介质层102两侧，且所述源区105和漏区106的位置与所述伪栅极侧墙104的位置对应。所述源/漏离子注入与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。
然后，请参考图9，在所述半导体层101上形成与所述伪栅极103和伪栅极侧墙104齐平的层间介质层107。所述层间介质层107覆盖所述源区105、漏区106和轻掺杂区108。
所述层间介质层107的材质为电学绝缘材质，例如所述层间介质层107可以为氧化硅、氮化硅、碳化硅或氮氧化硅。所述层间介质层107可以利用化学气相沉积工艺制作。
然后，请参考图10，进行刻蚀工艺，去除所述伪栅极103(参考图9)、栅介质层102(参考图9)，在所述层间介质层107内形成开口，所述开口露出所述轻掺杂区108之间的部分半导体层101。所述开口用于在后续的工艺步骤中制作金属栅极结构。
由于所述刻蚀工艺可能造成位于伪栅极103和栅介质层102两侧的伪栅极侧墙104(参考图9)损伤，从而可能引起后续形成的金属栅极结构漏电流。因此，作为本发明的优选实施例，还需要进行刻蚀工艺，去除位于所述伪栅极103和栅介质层102两侧的伪栅极侧墙104(参考图9)，将所述源区105和漏区106之间的部分轻掺杂区108暴露。
接着，请继续参考图10，在所述轻掺杂区108之间部分半导体层进行非晶化的步骤，在所述轻掺杂区109之间形成沟道层109所述沟道层109作为晶体管的沟道区。
所述非晶化采用离子注入形成，所述离子注入的掺杂离子为硅离子、锗离子或碳离子。所述硅离子注入的能量范围为2～30KeV，倾斜角度为0～15度，剂量为9E14～3E15cm-2；所述锗离子注入的能量范围为5～40KeV，倾斜角度为0～20度，剂量为1E15～4E15cm-2；所述碳离子注入的能量范围为1～10KeV，倾斜角度为0～15度，剂量范围为1E12～5E12-2。
经过所述晶化的离子注入工艺，位于轻掺杂区108之间的半导体层的晶向被破坏，从而形成的沟道层109的晶向为杂乱的，后续可以通过退火步骤中重新调整所述沟道层109的晶向，使得所述沟道层109的晶向与所述半导体衬底100的晶向一致。
然后，对所述沟道区109进行退火，使得所述沟道层109的晶向重新排布，从而所述沟道层109的晶向与所述半导体衬底100的晶向一致。作为本发明的优选实施例，需要对所述退火的参数进行优选，以使得所述沟道层109的晶向与所述半导体衬底100的晶向一致。作为一个实施例，所述退火的温度范围为550～850摄氏度；所述退火利用的气体为惰性气体或氮气或惰性气体与氮气的混合气体。其中所述惰性气体可以为氩气、氦气、氙气中的一种或多种。
经过所述退火步骤，所述沟道区109的晶向与半导体衬底100的晶向一致，从而防止沟道区109的晶向与所述半导体衬底100的晶向不一致、影响所述沟道区的载流子的迁移速率。
接着，请参考图11，在所述层间介质层107的开口的侧壁上制作金属栅极侧墙110，所述金属栅极侧墙110的材质为氧化硅、氮化硅、碳化硅或氮氧化硅。所述金属栅极侧墙110的厚度应不超过20纳米，以有利于减小晶体管的面积。所述金属栅极侧墙110的位置取代原先的伪栅极侧墙的位置，从而所述金属栅极侧墙110的位置与所述源区105和漏区106的位置对应。
接着，在所述层间介质层107的开口的侧壁和底部制作高K介质层111，所述高K介质层111的材质可以为氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛或氧化铝等。其中位于所述开口底部的高K介质层111覆盖于所述外延层109的表面。
由于所述高K介质层111位于所述开口的侧壁和底部，从而与现有技术的高K介质层只形成在开口的底部相比，本发明减小了晶体管的漏电流。
接着，继续参考图11，在所述开口内制作金属栅极112，所述金属栅极112与所述层间介质层107、金属栅极侧墙1110、高K介质层111和金属栅极112齐平。所述金属栅极112与所述高K介质层111共同构成金属栅极结构。
经过上述工艺步骤形成的晶体管，请参考图11所示，所述晶体管包括：
半导体衬底100，所述半导体衬底100上形成有半导体层101，所述半导体层101的晶向与所述半导体衬底100的晶向不同；
层间介质层107，位于所述半导体层101上；
开口，位于所述层间介质层107内，所述开口露出下方的半导体层101；
金属栅极结构，位于所述开口内，所述金属栅极结构包括位于所述开口内的高K介质层111和金属栅极112，其中所述高K介质层111位于所述开口的侧壁和底部，所述金属栅极112将所述开口填满；
金属栅极侧墙110，位于所述开口的侧壁，且所述金属栅极结构与所述层间介质层107之间，所述金属栅极侧墙110的厚度不超过20纳米，以防止金属栅极侧墙110的厚度过大引起的晶体管的面积过大；
源区105，位于所述金属栅极结构一侧的半导体层101和半导体衬底100内，所述源区105的位置与所述金属栅极侧墙110的位置对应；
漏区106，位于所述金属栅极结构另一侧的半导体层101和半导体衬底100内，所述漏区106的位置与所述金属栅极侧墙110的位置对应；
轻掺杂区108，位于所述半导体衬底100和半导体层101内，且所述轻掺杂区108位于所述金属栅极结构两侧；
沟道层109，所述沟道层109的位置与所述开口和金属栅极结构的位置对应，所述沟道层的宽度等于所述金属栅极结构的宽度，所述沟道层109位于所述轻掺杂区108之间的半导体衬底100上，所述沟道层109与所述半导体层101齐平，所述沟道层109的晶向与所述半导体衬底100的晶向相同，所述沟道层109作为晶体管的沟道区，所述沟道层109中具有掺杂离子，所述掺杂离子为锗离子或硅离子。
所述高K介质层111的材质可以为氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛或氧化铝，由于在所述开口的侧壁和底部都形成了高K介质层111，从而防止了晶体管的漏电流问题。
需要说明的是，所述半导体层100的晶向和半导体衬底100的晶向需要根据所述晶体管的类型进行具体的设置，当所述晶体管为NMOS晶体管，所述半导体衬底100的晶向为(100)，所述半导体层101的晶向为(110)，在所述半导体衬底100与半导体层101之间产生的应力为拉应力，从而有利于提高电子的迁移速率，有利于增大NMOS晶体管的饱和电流；当所述晶体管为PMOS晶体管，所述半导体衬底100的晶向为(110)，所述半导体层101的晶向为(100)，从而有利于提高空穴的迁移速率，有利于增大PMOS晶体管的饱和电流。
若要产生足够的应力，所述半导体层101需要满足一定的厚度，即所述半导体层101的厚度需要大于3纳米；但是所述半导体层101的厚度也不应过大，以防止无法形成符合要求的晶体管，所述半导体层101的厚度应小于32纳米。在上述的厚度范围内，能够产生足够的应力，有效提高载流子的迁移率，同时不会影响晶体管的性能。作为本发明的一个实施例，所述半导体层的厚度为3～30纳米。
综上，发明提供了一种晶体管及其制作方法，所述方法首先在半导体衬底上形成与所述半导体衬底具有不同晶向的半导体层，在所述半导体层上制作伪栅极结构，接着，在所述伪栅极结构两侧的半导体衬底和半导体层内形成源区和漏区；然后去除所述伪栅极结构，在层间介质层内形成露出部分半导体层的开口；然后对所述半导体层进行非晶化和退火的步骤，在所述开口露出的半导体层内形成沟道层，所述沟道层作为所述源区和漏区之间的沟道区。由于所述半导体层与所述半导体衬底的晶向不同，从而在沟道区产生应力，该应力提高了源区和漏区的载流子的迁移率，从而提高了晶体管的饱和漏电流，改善了半导体器件的性能；由于所述沟道层与所述半导体衬底的晶向相同，从而防止了所述沟道层的晶向与所述半导体衬底的晶向不同引起的沟道区的载流子迁移速率下降的问题。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (23)

1.一种晶体管的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有半导体层，所述半导体层的晶向与所述半导体衬底的晶向不同，所述半导体层和半导体衬底之间产生应力；
在所述半导体层上形成伪栅极结构；
在所述伪栅极结构两侧的半导体衬底和半导体层内形成源区和漏区；
在所述半导体层上形成与所述伪栅极结构齐平的层间介质层；
去除所述伪栅极结构，在所述层间介质层内形成开口，所述开口露出下方的半导体层；
对所述开口露出的半导体层进行非晶化的步骤，所述半导体层的晶向被破坏，形成沟道层，所述沟道层的晶向杂乱；
对所述沟道层进行退火，使得所述沟道层的晶向与所述半导体衬底的晶向相同；
在所述开口内形成金属栅极结构，所述金属栅极结构位于所述沟道层上方。
2.如权利要求1所述的晶体管的制作方法，其特征在于，所述晶体管为NMOS晶体管，所述半导体衬底的晶向为(100)，所述半导体层的晶向为(110)。
3.如权利要求1所述的晶体管的制作方法，其特征在于，所述晶体管为PMOS晶体管，所述半导体衬底的晶向为(110)，所述半导体层的晶向为(100)。
4.如权利要求1所述的晶体管的制作方法，其特征在于，所述半导体层的厚度为3～30纳米。
5.如权利要求1所述的晶体管的制作方法，其特征在于，所述非晶化步骤利用离子注入工艺进行，所述离子注入工艺的掺杂离子为硅离子、锗离子或碳离子。
6.如权利要求5所述的晶体管的制作方法，其特征在于，所述硅离子注入的能量范围为2～30KeV，倾斜角度为0～15度，剂量为9E14～3E15cm-2；所述锗离子注入的能量范围为5～40KeV，倾斜角度为0～20度，剂量为1E15～4E15cm-2；所述碳离子注入的能量范围为1～10KeV，倾斜角度为0～15度，剂量范围为1E12～5E12-2。
7.如权利要求1所述的晶体管的制作方法，其特征在于，所述退火的温度范围为550～750摄氏度，所述退火利用的气体为惰性气体、氮气或两者的混合。
8.如权利要求1所述的晶体管的制作方法，其特征在于，还包括：
进行轻掺杂离子注入，在所述半导体衬底和半导体层内形成轻掺杂区的步骤，所述轻掺杂区位于所述栅极结构两侧。
9.如权利要求8所述的晶体管的制作方法，其特征在于，所述轻掺杂离子注入的角度为15～40度。
10.如权利要求1所述的晶体管的制作方法，其特征在于，所述金属栅极结构的制作包括：
在所述开口的侧壁和底部形成高K介质层；
在所述高K介质层上制作金属栅极，所述金属栅极与高K介质层构成金属栅极结构。
11.如权利要求10所述的晶体管的制作方法，其特征在于，所述高K介质层的材质为：氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛或氧化铝。
12.如权利要求1所述的晶体管的制作方法，其特征在于，还包括：在所述开口两侧的层间介质层内制作金属栅极侧墙的步骤，所述金属栅极侧墙的位置与所述源区和漏区的位置对应。
13.如权利要求12所述的晶体管的制作方法，其特征在于，所述金属栅极侧墙的材质为氧化硅、氮化硅、氮氧化硅或氮化硅中的一种或多种，所述金属栅极侧墙的厚度不超过20纳米。
14.一种晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有半导体层，所述半导体层的晶向与所述半导体衬底的晶向不同，所述半导体层和半导体衬底之间产生应力；
层间介质层，位于所述半导体层上；
开口，位于所述层间介质层内，所述开口露出下方的半导体层；
金属栅极结构，位于所述开口内，所述金属栅极结构覆盖所述半导体层；
源区，位于所述金属栅极结构一侧的半导体层和半导体衬底内；
漏区，位于所述金属栅极结构另一侧的半导体层和半导体衬底内；
沟道层，位于所述源区和漏区之间的半导体层内，且所述沟道层与所述半导体层齐平，所述沟道层的晶向与所述半导体衬底的晶向相同，所述沟道层的位置与所述开口的位置对应。
15.如权利要求14所述的晶体管，其特征在于，所述晶体管为NMOS晶体管，所述半导体衬底的晶向为(100)，所述半导体层的晶向为(110)。
16.如权利要求14所述的晶体管，其特征在于，所述晶体管为PMOS晶体管，所述半导体衬底的晶向为(110)，所述半导体层的晶向为(100)。
17.如权利要求14所述的晶体管，其特征在于，所述半导体层的厚度为3～30纳米。
18.如权利要求14所述的晶体管，其特征在于，还包括：
轻掺杂区，位于所述半导体衬底和半导体层内，且所述轻掺杂区位于所述金属栅极结构和沟道层两侧。
19.如权利要求14所述的晶体管，其特征在于，所述沟道层中具有掺杂离子，所述掺杂离子为硅离子、锗离子或碳离子。
20.如权利要求14所述的晶体管，其特征在于，所述金属栅极结构包括：
高K介质层，位于所述开口的侧壁和底部；
金属栅极，位于所述高K介质层上，所述金属栅极与所述高K介质层构成金属栅极结构。
21.如权利要求20所述的晶体管，其特征在于，所述高K介质层的材质为氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛或氧化铝。
22.如权利要求14所述的晶体管，其特征在于，还包括：金属栅极侧墙，位于在所述开口两侧的层间介质层内，所述金属栅极侧墙与所述源区、漏区和沟道层的位置对应。
23.如权利要求22所述的晶体管，其特征在于，所述金属栅极侧墙的材质为氧化硅、氮化硅、氮氧化硅或氮化硅中的一种或多种，所述金属栅极侧墙的厚度不超过20纳米。
CN201010612652.2A 2010-12-29 2010-12-29 晶体管及其制作方法 Active CN102569394B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010612652.2A CN102569394B (zh) 2010-12-29 2010-12-29 晶体管及其制作方法
US13/196,671 US8420511B2 (en) 2010-12-29 2011-08-02 Transistor and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010612652.2A CN102569394B (zh) 2010-12-29 2010-12-29 晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN102569394A CN102569394A (zh) 2012-07-11
CN102569394B true CN102569394B (zh) 2014-12-03

Family

ID=46380004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010612652.2A Active CN102569394B (zh) 2010-12-29 2010-12-29 晶体管及其制作方法

Country Status (2)

Country Link
US (1) US8420511B2 (zh)
CN (1) CN102569394B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543744B (zh) * 2010-12-29 2014-12-24 中芯国际集成电路制造(北京)有限公司 晶体管及其制作方法
CN102779753B (zh) * 2011-05-12 2015-05-06 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
US9245971B2 (en) * 2013-09-27 2016-01-26 Qualcomm Incorporated Semiconductor device having high mobility channel
CN103606524B (zh) * 2013-10-15 2016-03-23 中国科学院微电子研究所 一种mosfet结构及其制造方法
CN104900522B (zh) * 2014-03-04 2017-11-03 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法及半导体器件的制作方法
CN105826260B (zh) * 2015-01-08 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105826258B (zh) * 2015-01-08 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10276719B1 (en) 2018-04-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934686A (zh) * 2004-03-16 2007-03-21 皇家飞利浦电子股份有限公司 场效应晶体管及场效应晶体管的制造方法
CN101176195A (zh) * 2005-06-01 2008-05-07 国际商业机器公司 用于混合取向衬底的改进非晶化/模板化再结晶方法
CN100544022C (zh) * 2004-01-07 2009-09-23 国际商业机器公司 具有<110>晶体取向含硅层的半导体材料及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393894B (zh) 2007-09-20 2011-08-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100544022C (zh) * 2004-01-07 2009-09-23 国际商业机器公司 具有<110>晶体取向含硅层的半导体材料及其形成方法
CN1934686A (zh) * 2004-03-16 2007-03-21 皇家飞利浦电子股份有限公司 场效应晶体管及场效应晶体管的制造方法
CN101176195A (zh) * 2005-06-01 2008-05-07 国际商业机器公司 用于混合取向衬底的改进非晶化/模板化再结晶方法

Also Published As

Publication number Publication date
CN102569394A (zh) 2012-07-11
US20120168860A1 (en) 2012-07-05
US8420511B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
CN102569394B (zh) 晶体管及其制作方法
JP4493536B2 (ja) 半導体装置及びその製造方法
US7507632B2 (en) Semiconductor device and manufacturing method thereof
CN1720607A (zh) 含有掺杂高－k侧壁隔片的场效应晶体管的漏极/源极延伸结构
JP2008283182A (ja) Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法
CN101320711A (zh) 金属氧化物半导体晶体管及其制作方法
US8728894B2 (en) Method for fabricating an NMOS transistor
JP2007165891A (ja) ゲートスペーサを用いたｐｍｏｓ素子の変形されたチャネル層形成方法及びこの方法により形成されたｐｍｏｓ素子
CN102543744B (zh) 晶体管及其制作方法
CN102683210B (zh) 一种半导体结构及其制造方法
JP5445895B2 (ja) 半導体素子の製造方法
CN103545257A (zh) Cmos晶体管的制作方法
CN104347508B (zh) 半导体结构及其形成方法
CN107799418A (zh) 半导体结构及其形成方法
CN105633171A (zh) 一种薄膜晶体管及其制作方法、显示装置
KR101088712B1 (ko) 반도체 소자의 제조방법
CN103681264B (zh) 半导体器件的形成方法以及mos晶体管的形成方法
KR100835519B1 (ko) 반도체 소자의 제조 방법
JP2001250945A (ja) 半導体装置及びその製造方法
KR100588784B1 (ko) 반도체 소자 제조방법
KR100699594B1 (ko) 반도체 소자의 실리사이드 제조방법
KR100677774B1 (ko) 반도체 소자의 제조방법
KR100665796B1 (ko) 얕은 접합 깊이를 가지는 모스 소자 및 그 제조 방법
JP2004207613A (ja) 半導体装置及びその製造方法
KR100546812B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant