[go: up one dir, main page]

JP2008263087A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP2008263087A
JP2008263087A JP2007105176A JP2007105176A JP2008263087A JP 2008263087 A JP2008263087 A JP 2008263087A JP 2007105176 A JP2007105176 A JP 2007105176A JP 2007105176 A JP2007105176 A JP 2007105176A JP 2008263087 A JP2008263087 A JP 2008263087A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
silicon
soi
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007105176A
Other languages
English (en)
Inventor
Makoto Kawai
信 川合
Yoshihiro Kubota
芳宏 久保田
Atsuo Ito
厚雄 伊藤
Koichi Tanaka
好一 田中
Yuuji Tobisaka
優二 飛坂
Shoji Akiyama
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2007105176A priority Critical patent/JP2008263087A/ja
Priority to US12/076,422 priority patent/US7691724B2/en
Priority to EP08005514A priority patent/EP1981083A3/en
Priority to CN2008100886695A priority patent/CN101286444B/zh
Publication of JP2008263087A publication Critical patent/JP2008263087A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6758Thin-film transistors [TFT] characterised by the insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】酸素ドナーの生成に起因する電気的特性の変動の虞のないSOI基板を提供すること。
【解決手段】貼り合わせ用に用いるシリコン基板10は、赤外吸収法で測定された格子間酸素濃度が1×1018cm−3以下の単結晶Si基板である。単結晶シリコン基板の格子間酸素濃度を1×1018cm−3以下とするのは、酸素ドナーの形成の度合いが当該格子間酸素濃度に強く依存するためである。結晶シリコン基板の格子間酸素濃度を1×1018cm−3以下とすれば、SOI基板のシリコン層(SOI層)の電気的特性(抵抗率)の変動が実用上問題ない程度に抑えられる。このような単結晶シリコン基板は、磁場印加によりシリコン融液の対流を制御可能なMCZ法や、石英ルツボを用いることのないFZ法により、容易に得ることができる。
【選択図】図1

Description

本発明は、透明絶縁性基板上にシリコン薄膜を有するSOI基板の製造方法に関する。
耐放射線特性やラッチアップ特性に優れるとともにショートチャネル効果の抑制にも優れるMOSトランジスタの形成を目的として、酸化膜などの絶縁膜上に単結晶のシリコン(Si)層を設けたいわゆるSOI(Silicon on Insulator)ウエーハがデバイス形成用基板として用いられており、なかでも、貼り合わせ技術の適用による低欠陥のSOI基板が注目されている。また、近年では、このようなSOI基板を、光学デバイスの製造用基板として用いることも検討され始めてきている(例えば、特許文献1乃至5)。
絶縁基板上にシリコン薄膜を有するSOI基板については、貼り合せ面側に水素イオンを注入したシリコン基板とハンドリング用基板(支持基板)とを貼り合わせ、概ね500℃以上の熱処理を施して注入水素イオンの濃度が最も高い領域からシリコン薄膜を熱剥離させるというSOITEC法(SmartCut法)が知られており、この方法は、水素イオンの注入で形成された「水素ブリスタ」と呼ばれる高密度の「気泡」を加熱により「成長」させ、この「気泡成長」を利用してシリコン薄膜を剥離するというメカニズムを基礎としている(例えば、特許文献6や非特許文献1)。
ところで、単結晶シリコン基板は、フローティングゾーン(FZ)法で育成されたFZシリコン基板とチョクラルスキ(CZ)法で育成されたCZシリコン基板とに大別されるが、総使用量の80%以上はCZシリコン基板である。このCZシリコン基板は、高純度石英製のルツボ中にチャージした多結晶シリコンを黒鉛製ヒータで加熱して溶解し、細い種結晶の結晶径を徐々に太くする手法で大口径のインゴットを育成し、これをスライスおよび研磨することで製造されるが、インゴット育成中に溶解したシリコンと石英ルツボとが高温で反応することでシリコン溶液中に溶出した酸素不純物が20〜30ppma程度濃度で結晶中に取り込まれる。このようにして取り込まれた酸素不純物は、シリコン結晶の格子間に位置するため「格子間酸素」と呼ばれるが、この格子間酸素は、インゴットの冷却過程やデバイスの製造工程中で過飽和な状態となるために結晶中に析出し、その析出態様によっては電気的に活性な「欠陥」ともなる。
例えば、上述のSOITEC法(SmartCut法)のように、SOI基板の製造プロセスに概ね500℃以上の熱処理を必要とする場合には、当該熱処理が600乃至700℃の温度領域でなされる場合には所謂「ニュードナー」が、当該熱処理が400乃至500℃の温度領域でなされる場合には所謂「サーマルドナー」が発生してしまい、これらの欠陥(酸素ドナー)によって、得られたSOI基板のシリコン層の電気的な特性(抵抗率)が初期のものとは異なることとなってしまうという問題が生じる。
特開平11−145438号公報 特開平6−18926号公報 特開平11−163363号公報 特開2003−282885号公報 特開2002−110998号公報 特許第3048201号公報 A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106).
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、酸素ドナーの生成に起因する電気的特性の変動の虞のないSOI基板を提供することにある。
このような課題を解決するために、本発明のSOI基板の製造方法は、格子間酸素濃度が1×1018cm−3以下の単結晶シリコン基板の主面から水素イオンを注入する工程Aと、透明絶縁性基板およびシリコン基板の少なくとも一方の主面に活性化処理を施す工程Bと、透明絶縁性基板とシリコン基板の主面同士を室温で貼り合わせる工程Cと、該貼り合せ後の基板を350℃以上550℃以下の温度で熱処理する工程Dと、シリコン基板からシリコン薄膜を機械的に剥離して透明絶縁性基板の主面上にシリコン膜を形成する工程Eとを備えている。
好ましくは、単結晶シリコン基板の格子間酸素濃度は5×1017cm−3以下とし、上記工程Dにおける熱処理温度は400℃以上500℃以下とする。また、好ましくは、上記工程Dにおける熱処理後の冷却速度は5℃/分以下とする。
本発明において、上記工程Bの活性化処理は、例えば、プラズマ処理又はオゾン処理の少なくとも一方により実行され、透明絶縁性基板としては、例えば、石英、サファイア、ホウ珪酸ガラスまたは結晶化ガラスが用いられる。
本発明では、貼り合わせ法でSOI基板を製造する際に、格子間酸素濃度が所定の濃度以下の単結晶シリコン基板を用いることとしたので、SOI基板の製造工程は勿論のこと、素子製造工程においても電気的に活性な格子間酸素起因の欠陥(酸素ドナー)の発生が顕著に抑制される。
また、このような基板を用いることとしたので、SOI基板の製造工程で施す熱処理の冷却速度を充分に遅くすることが可能となり、熱歪に起因する基板のワレやカケなどの破損の心配がない。
以下に、実施例により、本発明のSOI基板の製造方法について説明する。なお、以下では透明絶縁性基板を石英基板として説明するが、サファイア基板、ホウ珪酸ガラス基板、あるいは結晶化ガラス基板などでもよい。
図1は、本発明のSOI基板の製造方法のプロセス例を説明するための図である。なお、本実施例では、シリコン基板の表面には酸化膜が設けられていないが、表面に予め酸化膜を形成したシリコン基板を用いてもよい。
図1(A)に図示されたシリコン基板10は、面方位(100)のボロン(B)をドープしたp型(比抵抗は概ね10Ωcm))の基板で、赤外吸収法で測定された格子間酸素濃度が1×1018cm−3以下の単結晶Si基板であり、具体的には、格子間酸素濃度が概ね5×1017cm−3のMCZ(磁場印加CZ)法で育成された8インチ径の基板である。本発明において、用いる単結晶シリコン基板の格子間酸素濃度を1×1018cm−3以下とするのは、酸素ドナーの形成の度合いが当該格子間酸素濃度に強く依存するためである。CZ単結晶シリコン基板を、例えば450℃近傍の温度で熱処理すると、極めて浅いエネルギ準位の格子欠陥であるサーマルドナーが発生するが、その生成初期段階における生成率は、初期格子間酸素濃度の4乗に比例すると報告されている。
本発明者らは、SOI基板の製造工程および一般的な素子製造工程の熱処理条件を検討した結果、貼り合わせに用いる単結晶シリコン基板の格子間酸素濃度を1×1018cm−3以下とすれば、SOI基板のシリコン層(SOI層)の電気的特性(抵抗率)の変動が実用上問題ない程度に抑えられるとの結論に至った。このような単結晶シリコン基板は、通常のCZ法でも得ることは可能であるが、磁場印加によりシリコン融液の対流を制御可能なMCZ法や、石英ルツボを用いることのないFZ法により、容易に得ることができる。なお、格子間酸素濃度を5×1017cm−3以下とした場合には、上述の熱処理工程における電気的特性(抵抗率)の変動は事実上無視できるレベルとなる。
なお、単結晶Si基板10の導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるSOI基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。
貼り合わせに用いる単結晶Si基板10と石英基板20の直径は同一であり、後のデバイス形成プロセスの便宜のため、石英基板20にも単結晶Si基板10に設けられているオリエンテーション・フラット(OF)と同様のOFを設けておき、これらのOF同士を一致させて貼り合わせる。
先ず、単結晶Si基板10の表面に水素イオンを注入する(図1(B))。このイオン注入面が後の接合面(貼り合せ面)となる。この水素イオン注入により、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)にイオン注入領域11が形成される(図1(C))。このイオン注入領域11が後工程での剥離領域となる。
水素のイオン注入時のドーズ量は、SOI基板の仕様等に応じて、例えば1×1016〜4×1017atoms/cmの範囲で適当な値が選択される。また、イオン注入領域11の単結晶Si基板10表面からの深さ(平均イオン注入深さL)はイオン注入時の加速電圧により制御され、どの程度の厚さのSOI層を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さLを0.5μm以下とし、加速電圧50〜100KeVなどとする。なお、Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Si基板10のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
このようにしてイオン注入領域11を形成した単結晶Si基板10の主面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図1(D))。このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものである。なお、このような表面処理は、シリコン基板と透明絶縁性基板の少なくとも一方の主面に施せばよい。
この表面処理をプラズマ処理により実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または石英基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがある。プラズマ用ガスの導入後、100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Si基板および/または石英基板の表面に5〜10秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、表面清浄な単結晶Si基板および/または石英基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Si基板および/または石英基板の表面に所定の時間の処理が施される。
上述の表面処理が施された単結晶Si基板10と石英基板20の主面同士を、室温で密着させて貼り合わせる(図1(E))。上述したように、単結晶Si基板10と石英基板20の少なくとも一方の表面(接合面)は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、室温で密着(貼り合せ)した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。
次に、単結晶Si基板10と石英基板20とを貼り合わせた状態で比較的低温(350℃以上550℃以下)の温度で熱処理する工程を設ける。この熱処理工程は、単結晶シリコン基板10と石英基板20上の接合強度を高めることを主な目的とするものであるが、この熱処理には、水素イオンの注入量によっては、単結晶Si基板10と石英基板20の両基板間の熱膨張係数差に起因する熱応力を生じさせてイオン注入領域11内のシリコン原子の化学結合を弱化させるという副次的な効果も期待できる。
なお、当該熱処理中に単結晶Si基板10と石英基板20との間に生じる熱歪を小さくするためには上限温度は低いほうが好ましい一方、単結晶シリコン基板10と石英基板20上の接合強度を高めるためには下限温度は高いほうが好ましい。従って、熱処理温度を400℃以上500℃以下とすることが好ましい。
このような温度範囲での熱処理を施した後に貼り合わせ基板を冷却することとなるが、本発明では、当該熱処理後の冷却速度を5℃/分以下とし、非常にゆっくりと冷却することとしている。このような冷却条件とするのは、単結晶Si基板10と石英基板20の熱膨張係数差(熱歪)に起因する基板の破損(ワレやカケなど)を回避するためである。
このような処理に続いて、貼り合わされた基板に外部衝撃を付与して単結晶Si基板のバルク13からシリコン薄膜12を機械的に剥離して転写する(図1(F))。この転写によって、石英基板20の主面にSOI膜12が形成されたSOI基板が得られる(図1(G))。なお、シリコン薄膜の剥離のための外部からの衝撃付与の手法としては種々のものがあり得るが、本実施例では貼り合わせ基板を加熱をすることなく、イオン注入領域11近傍にウォータージェットを噴射することで実行している。
このようにして得られたSOI膜は、石英基板の全面において良好に転写され、しかも、450℃で50時間熱処理した後においても、初期の伝導型(p型)および抵抗値(比抵抗値10Ωcm)を維持しており、酸素ドナーの形成は認められなかった。
以上説明したように、本発明では、貼り合わせ法でSOI基板を製造する際に、格子間酸素濃度が所定の濃度以下の単結晶シリコン基板を用いることとしたので、SOI基板の製造工程は勿論のこと、素子製造工程においても電気的に活性な格子間酸素起因の欠陥(酸素ドナー)の発生が顕著に抑制される。
また、このような基板を用いることとしたので、SOI基板の製造工程で施す熱処理の冷却速度を充分に遅くすることが可能となり、熱歪に起因する基板のワレやカケなどの破損の心配がない。
本発明は、酸素ドナーの生成に起因する電気的特性の変動の虞のないSOI基板を提供する。
本発明のSOI基板の製造方法のプロセス例を説明するための図である。
符号の説明
10 単結晶Si基板
11 イオン注入領域
12 シリコン薄膜
13 単結晶シリコンのバルク
20 石英基板

Claims (6)

  1. 格子間酸素濃度が1×1018cm−3以下の単結晶シリコン基板の主面から水素イオンを注入する工程Aと、
    透明絶縁性基板および前記シリコン基板の少なくとも一方の主面に活性化処理を施す工程Bと、
    前記透明絶縁性基板と前記シリコン基板の主面同士を室温で貼り合わせる工程Cと、
    該貼り合せ後の基板を350℃以上550℃以下の温度で熱処理する工程Dと、
    前記シリコン基板からシリコン薄膜を機械的に剥離して前記透明絶縁性基板の主面上にシリコン膜を形成する工程Eと、
    を備えていることを特徴とするSOI基板の製造方法。
  2. 前記単結晶シリコン基板の格子間酸素濃度が5×1017cm−3以下である請求項1に記載のSOI基板の製造方法。
  3. 前記工程Dにおける熱処理温度が400℃以上500℃以下である請求項1又は2に記載のSOI基板の製造方法。
  4. 前記工程Dにおける熱処理後の冷却速度が5℃/分以下である請求項1乃至3の何れか1項に記載のSOI基板の製造方法。
  5. 前記工程Bの活性化処理がプラズマ処理又はオゾン処理の少なくとも一方である請求項1乃至4の何れか1項に記載のSOI基板の製造方法。
  6. 前記透明絶縁性基板は、石英、サファイア、ホウ珪酸ガラスまたは結晶化ガラスの何れかである請求項1乃至5の何れか1項に記載のSOI基板の製造方法。
JP2007105176A 2007-04-12 2007-04-12 Soi基板の製造方法 Withdrawn JP2008263087A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007105176A JP2008263087A (ja) 2007-04-12 2007-04-12 Soi基板の製造方法
US12/076,422 US7691724B2 (en) 2007-04-12 2008-03-18 Method for manufacturing SOI substrate
EP08005514A EP1981083A3 (en) 2007-04-12 2008-03-25 Method for manufacturing an SOI substrate
CN2008100886695A CN101286444B (zh) 2007-04-12 2008-04-10 Soi基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007105176A JP2008263087A (ja) 2007-04-12 2007-04-12 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JP2008263087A true JP2008263087A (ja) 2008-10-30

Family

ID=39657393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007105176A Withdrawn JP2008263087A (ja) 2007-04-12 2007-04-12 Soi基板の製造方法

Country Status (4)

Country Link
US (1) US7691724B2 (ja)
EP (1) EP1981083A3 (ja)
JP (1) JP2008263087A (ja)
CN (1) CN101286444B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135764A (ja) * 2008-10-31 2010-06-17 Shin-Etsu Chemical Co Ltd シリコン薄膜転写絶縁性ウェーハの製造方法
JP2012137479A (ja) * 2010-11-23 2012-07-19 Raytheon Co ウエハーレベルパッケージ焦点面アレイ
US8531000B2 (en) 2009-04-22 2013-09-10 Panasonic Corporation SOI wafer, method for producing same, and method for manufacturing semiconductor device
JPWO2013105634A1 (ja) * 2012-01-12 2015-05-11 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Soi基板の作製方法
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
JP2752799B2 (ja) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Soi基板の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0618926A (ja) 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH0837286A (ja) 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
US5843832A (en) 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
EP1039513A3 (en) * 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
JP2002110998A (ja) 2000-09-29 2002-04-12 Seiko Epson Corp 電気光学基板およびその製造方法、電気光学装置及び電子機器
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
EP1513193A4 (en) 2003-02-14 2007-02-28 Sumco Corp METHOD FOR PRODUCING A SILICON WAFER
DE102004021113B4 (de) 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135764A (ja) * 2008-10-31 2010-06-17 Shin-Etsu Chemical Co Ltd シリコン薄膜転写絶縁性ウェーハの製造方法
US8531000B2 (en) 2009-04-22 2013-09-10 Panasonic Corporation SOI wafer, method for producing same, and method for manufacturing semiconductor device
JP2012137479A (ja) * 2010-11-23 2012-07-19 Raytheon Co ウエハーレベルパッケージ焦点面アレイ
JPWO2013105634A1 (ja) * 2012-01-12 2015-05-11 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
US10103021B2 (en) 2012-01-12 2018-10-16 Shin-Etsu Chemical Co., Ltd. Thermally oxidized heterogeneous composite substrate and method for manufacturing same

Also Published As

Publication number Publication date
EP1981083A3 (en) 2009-10-14
US7691724B2 (en) 2010-04-06
EP1981083A2 (en) 2008-10-15
CN101286444A (zh) 2008-10-15
CN101286444B (zh) 2011-09-28
US20080254595A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US7833878B2 (en) Method for manufacturing SOI substrate
US7691724B2 (en) Method for manufacturing SOI substrate
JP5064692B2 (ja) Soi基板の製造方法
JP2000077287A (ja) 結晶薄膜基板の製造方法
JP2008153411A (ja) Soi基板の製造方法
US8263478B2 (en) Method for manufacturing semiconductor substrate
KR101340002B1 (ko) Soi웨이퍼의 제조방법
US7446016B2 (en) Method for producing bonded wafer
TWI450366B (zh) Semiconductor substrate manufacturing method
US20080044669A1 (en) Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method
JP2009105315A (ja) 半導体基板の製造方法
JP5292810B2 (ja) Soi基板の製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
US7084459B2 (en) SOI substrate
US6740565B2 (en) Process for fabrication of a SIMOX substrate
JP2008263010A (ja) Soi基板の製造方法
JP4655557B2 (ja) Soi基板の製造方法及びsoi基板
JP5096780B2 (ja) Soiウエーハの製造方法
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
JP2004111498A (ja) Simox基板およびその製造方法
JP2011138956A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100706