JP2008187525A - インバータ回路 - Google Patents

Abstract

【課題】インバータの出力信号の振幅レベルを柔軟に設定することは困難であった。
【解決手段】第１スイッチＭ１は入力信号を受ける。第２スイッチＭ２は、第１スイッチＭ１と並列に、入力信号を受ける。出力電位検知インバータ３０は第１スイッチＭ１と第２スイッチＭ２との接続点から得られる出力信号の電位を検知する。入力スイッチＭ３は、出力電位検知インバータ３０を受けて、第２スイッチＭ２に入力信号を入力するか否かを制御する。出力電位検知インバータ３０は、出力信号の電位が所定の閾値電圧を超えると、入力スイッチＭ３をオフするよう制御する。
【選択図】図２

Description

本発明は、クロック信号などを生成するためのインバータ回路に関する。

携帯機器を代表とする電池駆動される機器に搭載されるＬＳＩ（Large Scale Integration）は、消費電力の低減が求められる。ＬＳＩで消費される電力の２０％〜４５％が、クロック信号による容量の充放電の電力として消費されるため、ＬＳＩの消費電力の低減には、この充放電の電力の低減が効果的である。

クロック信号の充放電の電力は、電源電圧の２乗に比例することから、クロック信号のスイッチングにより消費される電力を削減するため、クロック信号の振幅を小さくする手法が提案されている。

特許文献１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータゲートの出力信号の振幅レベルを低くする手法を開示する。図１に示すように、ＰチャンネルＭＯＳトランジスタ１と出力信号線１２との間、およびＮチャンネルＭＯＳトランジスタ２と出力信号線１２との間にそれぞれダイオード１３、１４が挿入されることにより、出力信号線１２の電位が低振幅に調整される。
特開平５−１９８７５５号公報（図１参照）

上述した回路では、出力信号の振幅レベルはダイオードの順方向電圧Ｖｆに依存する。ダイオードの順方向電圧Ｖｆは、ＰＮ接合の仕事関数差で決定されるため、任意の電位に振幅レベルを調整することが困難である。また、電源電圧が低電圧である場合、例えば１．８Ｖ程度より低い場合、その電圧からさらに低い電位を生成することも困難である。

本発明はこうした状況に鑑みてなされたものであり、その目的のひとつは、出力信号の振幅レベルを柔軟に設定することができるインバータ回路の提供にある。

上記課題を解決するために、本発明のある態様のインバータ回路は、入力信号を並列に受けるＮチャンネル型の第１スイッチと、Ｐチャンネル型の第２スイッチと、第１スイッチと第２スイッチとの接続点から得られる出力信号の電位を検知する検知回路と、検知回路の出力を受けて、第１スイッチまたは第２スイッチのいずれか一方に入力信号を入力するか否かを制御する入力スイッチと、を備える。検知回路は、出力信号の電位が所定の閾値電圧を超えると、入力スイッチをオフするよう制御する。「入力スイッチ」は、検知回路の出力をゲート端子で受けるＮチャンネル型のトランジスタであってもよい。

この態様によると、検知回路および入力スイッチを設け、第１スイッチまたは第２スイッチのいずれか一方に入力信号を入力するか否かを制御することにより、出力信号の電位を上昇または降下させるための電流を供給するスイッチをオフするタイミングを所定のタイミングに設定することができる。よって、出力信号のハイレベルの電位を設計者が柔軟に設定することができる。

検知回路の出力を受けて、入力スイッチがオフしている期間、入力スイッチが接続された第１スイッチまたは第２スイッチのゲート端子に所定の固定電位を供給する第１補償スイッチをさらに備えてもよい。入力スイッチがオフで第１スイッチまたは第２スイッチに対する入力信号が遮断された状態でも、第１スイッチまたは第２スイッチがオフすべき期間にオフさせることができる。

検知回路は、出力信号を受ける第１検知スイッチと第１負荷スイッチとを接続した制御用インバータと、入力信号を受ける第２検知スイッチと第２負荷スイッチとを接続した補償用インバータと、を含んでもよく、制御用インバータと補償用インバータとは、相補的に接続されていてもよい。これによると、制御用インバータにおける貫通電流の発生を抑制することができる。

第１補償スイッチと並列に接続された第２補償スイッチをさらに備えてもよく、第１補償スイッチおよび第２補償スイッチは、制御用インバータの出力または補償用インバータの出力の少なくとも一方により制御されてもよい。

本インバータ回路は複数段接続され、少なくとも２段目以降のインバータ回路には、そのインバータ回路の電源電圧よりも低い電圧に低振幅化された入力信号が入力されてもよい。偶数段接続して、入力信号と同相の出力信号を出力してもよい。

なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、出力信号の振幅レベルを柔軟に設定することができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

図２は、実施の形態１に係るインバータ回路１００の構成を示す回路図である。
インバータ回路１００は、入出力端子として、入力信号ＩＮが入力される入力端子１０、出力信号ＯＵＴが出力される出力端子２０を備える。以下、入力信号ＩＮを全振幅クロック、出力信号ＯＵＴを低振幅クロックとする例を説明する。全振幅クロックは、ローレベルが接地電位、ハイレベルが電源電位Ｖｄｄに設計されているものとし、低振幅クロックは、ローレベルが接地電位、ハイレベルが電源電位Ｖｄｄの半分程度の電位に設計されているものとする。すなわち、インバータ回路１００は低振幅クロック発生回路として機能する。

インバータ回路１００は、第１スイッチＭ１および第２スイッチＭ２を含む。第１スイッチＭ１はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成され、第２スイッチＭ２はＰチャンネルＭＯＳＦＥＴで構成される。第１スイッチＭ１および第２スイッチＭ２は、入力信号ＩＮに応じて相補的にオンオフするプッシュプル回路を構成する。第１スイッチＭ１と第２スイッチＭ２との間の出力ノードＮｏの電位が、インバータ回路１００の出力信号ＯＵＴとなる。

第２スイッチＭ２のソース端子には第１の固定電位（電源電位Ｖｄｄ）が印加され、そのゲート端子には入力スイッチＭ３を介して入力信号ＩＮが入力される。第１スイッチＭ１のソース端子には第２の固定電位（接地電位）が印加され、そのゲート端子には入力信号ＩＮが入力される。第１スイッチＭ１のドレイン端子と第２スイッチＭ２のドレイン端子とが接続される。

入力スイッチＭ３はＮチャンネルＭＯＳＦＥＴで構成される。入力スイッチＭ３のソース端子またはドレイン端子の一方は入力端子１０と接続され、ソース端子またはドレイン端子の他方は第２スイッチＭ２のゲート端子に接続され、そのゲート端子は後述する出力電位検知インバータ３０の出力レベルを受ける。入力スイッチＭ３は、第２スイッチＭ２のゲート端子に入力信号ＩＮを入力するか否かを制御するためのスイッチとして機能する。

出力電位検知インバータ３０は、出力信号ＯＵＴのレベルを検知する。より具体的には、出力ノードＮｏの電位を検知して、所定の閾値電圧Ｖｔ＊を超えたとき、出力信号ＯＵＴのレベルを反転させる。よって、この閾値電圧Ｖｔ＊は論理閾値となる。本実施の形態の前提として、この閾値電圧Ｖｔ＊は、第１の固定電位（電源電位Ｖｄｄ）の１／２の電位またはその電位より若干低い電位に設定している。なお、設計者はこの閾値電圧Ｖｔ＊を調整することにより、出力信号ＯＵＴのハイレベルの電位を所望の電位に設定することができる。

第１補償スイッチＭ４は、ＰチャンネルＭＯＳＦＥＴで構成される。第１補償スイッチＭ４のソース端子には第１の固定電位（電源電位Ｖｄｄ）が印加され、そのゲート端子には出力電位検知インバータ３０の出力レベルが入力される。第１補償スイッチＭ４のドレイン端子は、第２スイッチＭ２のゲート端子と入力スイッチＭ３とを結ぶ信号線に接続される。

以下、本実施の形態に係るインバータ回路１００の動作について説明する。初期状態として、入力信号ＩＮはハイレベルであり、第１スイッチＭ１のゲート端子にハイレベルが印加され、出力信号ＯＵＴがローレベルであるとする。したがって、出力電位検知インバータ３０は、出力信号ＯＵＴのローレベルを反転させたハイレベルを出力している。そのため、第１補償スイッチＭ４はオフ状態になり、入力スイッチＭ３は、オン状態になっている。入力スイッチＭ３がオン状態であるため、第２スイッチＭ２のゲート端子には入力信号ＩＮのハイレベルが印加されている。

この状態から、入力信号ＩＮがハイレベルからローレベルに遷移すると、第１スイッチＭ１がオフとなり、第２スイッチＭ２のゲート端子にローレベルが入力され、第２スイッチＭ２がオンする。これにより、出力ノードＮｏの電位が上昇しはじめる。出力ノードＮｏの電位が出力電位検知インバータ３０の上記閾値電圧Ｖｔ＊まで上昇すると、出力電位検知インバータ３０の出力がハイレベルからローレベルに遷移する。

出力電位検知インバータ３０の出力がローレベルに遷移すると、入力スイッチＭ３がオフ、第１補償スイッチＭ４がオンする。これにより、第２スイッチＭ２のゲート端子は入力端子１０と切り離され、第１補償スイッチＭ４を介して第１の固定電位（電源電位Ｖｄｄ）が印加される。第２スイッチＭ２のゲート端子の電位が第２スイッチＭ２の閾値電圧まで上昇すると、第２スイッチＭ２はオフする。第２スイッチＭ２がオフすると、出力ノードＮｏへの充電が停止し、出力信号ＯＵＴの電位の上昇も停止する。その後、入力信号ＩＮがローレベルからハイレベルに遷移すると、第１スイッチＭ１がオンとなり、出力ノードＮｏの電位が下降しはじめ、やがて出力信号ＯＵＴがローレベルになる。出力ノードＮｏの電位が出力電位検知インバータ３０の上記閾値電圧Ｖｔ＊を下回ると、出力電位検知インバータ３０の出力がローレベルからハイレベルに遷移し、入力スイッチＭ３がオンする。

このように、本実施の形態によれば、出力電位検知インバータ３０の上記閾値電圧Ｖｔ＊の設定値により、出力信号ＯＵＴの電位の上昇を停止させるタイミングを設定することができる。よって、出力信号ＯＵＴのハイレベルを所定の電位に設定することができ、出力信号ＯＵＴの振幅レベルを柔軟に設定することができる。

また、入力信号ＩＮがローレベルからハイレベルへ遷移する過渡的状態のとき、第１補償スイッチＭ４のオンにより、第２スイッチＭ２がオフしているため、第１スイッチＭ１および第２スイッチＭ２が共にオンすることを回避することができる。よって、第１スイッチＭ１および第２スイッチＭ２に貫通電流が流れず、消費電力を低減することができる。

図３は、実施の形態２に係るインバータ回路１１０の構成を示す回路図である。実施の形態２に係るインバータ回路１１０は、実施の形態１に係るインバータ回路１００と比較し、出力電位検知インバータ３０の代わりに、レベルシフタ回路４０を設け、第２補償スイッチＭ５を追加した構成である。

レベルシフタ回路４０は、第１検知スイッチＭ６、第１負荷スイッチＭ７、第２検知スイッチＭ８および第２負荷スイッチＭ９を含む。第１検知スイッチＭ６はＮチャンネルＭＯＳＦＥＴで構成され、第１負荷スイッチＭ７はＰチャンネルＭＯＳＦＥＴで構成される。第１検知スイッチＭ６のソース端子には第２の固定電位（接地電位）が印加され、そのゲート端子には出力信号ＯＵＴが入力される。第１検知スイッチＭ６のドレイン端子は第１負荷スイッチＭ７のドレイン端子と接続される。第１負荷スイッチＭ７のソース端子には第１の固定電位（電源電位Ｖｄｄ）が印加され、そのゲート端子には第２検知スイッチＭ８と第２負荷スイッチＭ９との間の第２ノードＮ２の電位が入力される。その第２ノードＮ２の電位が第２検知スイッチＭ８および第２負荷スイッチＭ９で構成される補償用インバータの出力信号となる。

第１検知スイッチＭ６および第１負荷スイッチＭ７は、実施の形態１に係る出力電位検知インバータ３０に相当する。第１検知スイッチＭ６のドレイン端子と第１負荷スイッチＭ７のドレイン端子との間の第１ノードＮ１の電位が、第１検知スイッチＭ６および第１負荷スイッチＭ７で構成される制御用インバータの出力信号となる。その制御用インバータの出力信号のレベルが、本インバータ回路１１０の出力信号ＯＵＴの電位が上記閾値電圧Ｖｔ＊に達したとき反転するよう、第１検知スイッチＭ６および第１負荷スイッチＭ７の駆動能力が設定される。

第２検知スイッチＭ８はＮチャンネルＭＯＳＦＥＴで構成され、第２負荷スイッチＭ９はＰチャンネルＭＯＳＦＥＴで構成される。第２検知スイッチＭ８のソース端子には第２の固定電位（接地電位）が印加され、そのゲート端子には入力信号ＩＮが入力される。第２検知スイッチＭ８のドレイン端子は第２負荷スイッチＭ９のドレイン端子と接続される。第２負荷スイッチＭ９のソース端子には第１の固定電位（電源電位Ｖｄｄ）が印加され、そのゲート端子には第１検知スイッチＭ６と第１負荷スイッチＭ７との間の第１ノードＮ１の電位が入力される。第１ノードＮ１の電位と第２ノードＮ２の電位が同振幅で逆位相になるよう、第２検知スイッチＭ８および第２負荷スイッチＭ９の駆動能力が設定される。

入力信号ＩＮの振幅より出力信号ＯＵＴの振幅が低い場合、第１検知スイッチＭ６および第２検知スイッチＭ８のゲート端子に入力される振幅レベルが異なるため、第２検知スイッチＭ８の駆動能力を第１検知スイッチＭ６の駆動能力より小さくして、調整する必要がある。後述するように、入力信号ＩＮと出力信号ＯＵＴの振幅が同じ場合、第１検知スイッチＭ６および第２検知スイッチＭ８のゲート端子に入力される振幅レベルも同じになるため、第２検知スイッチＭ８および第１検知スイッチＭ６の駆動能力も同じに設定する。第２負荷スイッチＭ９および第１負荷スイッチＭ７の駆動能力は、第２検知スイッチＭ８および第１検知スイッチＭ６の駆動能力に対応させる。

第２補償スイッチＭ５はＰチャンネルＭＯＳＦＥＴで構成される。第２補償スイッチＭ５のソース端子には第１の固定電位（電源電位Ｖｄｄ）が印加され、そのゲート端子には第２ノードＮ２の電位が入力される。第２補償スイッチＭ５のドレイン端子は、第１スイッチＭ１のゲート端子と入力スイッチＭ３とを結ぶ信号線に接続される。このとき、第２補償スイッチＭ５の駆動能力は、入力スイッチＭ３の駆動能力より小さい。

図４は、実施の形態２に係るインバータ回路１１０の動作を説明するためのタイミングチャートである。初期状態ｔ０として、入力信号ＩＮがハイレベルであり、第１スイッチＭ１のゲート端子にハイレベルが印加されているとする。この状態では、出力信号ＯＵＴがローレベル、第１ノードＮ１の出力がハイレベル、第２ノードＮ２の出力がローレベルである。第２補償スイッチＭ５がオン状態であるため、入力信号ＩＮが低振幅クロック信号のハイレベルＬＨ（図４中、太線で示す。）であっても、入力ノードＮｉは電源電位Ｖｄｄレベル、すなわちフルレンジのハイレベルである。

時刻ｔ１にて、入力信号ＩＮがローレベルに下降しはじめ、第１スイッチＭ１のゲートレベルがその閾値電圧を超えるとオフする。また、入力スイッチＭ３を介して入力ノードＮｉの電位もハイレベルからローレベルに下降しはじめる。その結果、第２スイッチＭ２のゲート端子がローレベルとなり、第２スイッチＭ２がオンするので、出力信号ＯＵＴがローレベルからハイレベルへ上昇しはじめる。時刻ｔ２にて、出力信号ＯＵＴの電位が制御用インバータの上記閾値電圧Ｖｔ＊に達すると、第１ノードＮ１がハイレベルからローレベルになる。また、第２ノードＮ２がローレベルからハイレベルになる。その後、第１ノードＮ１のレベルに応じて、入力スイッチＭ３がオフすると共に、第１補償スイッチＭ４が徐々に導通し、第２スイッチＭ２のゲートレベルがその閾値電圧を超えると、第２スイッチＭ２はオフする。これにより、出力ノードＮｏへの充電が停止し、出力信号ＯＵＴの電位の上昇も停止する。

なお、設計者は、第１ノードＮ１の電位がハイレベルからローレベルに下降しはじめてから、出力信号ＯＵＴの電位の上昇が停止するまでの遅延時間を考慮して、上記閾値電圧Ｖｔを設定するとよい。

時刻ｔ３にて、入力信号ＩＮがローレベルからハイレベルに上昇しはじめると、第１スイッチＭ１は徐々に導通し、出力信号ＯＵＴがハイレベルＬＨからローレベルへ下降しはじめる。時刻４にて、第２検知スイッチＭ８のゲートレベルがハイレベルになることに伴い、第２ノードＮ２がハイレベルからローレベルに下降しはじめる。同時に、第１ノードＮ１がローレベルからハイレベルに上昇しはじめる。その後、出力ノードＮｏの電位がすべて放電すると、出力信号ＯＵＴがローレベルになる。

このように、実施の形態２によれば、実施の形態１に係る効果に加えて以下の効果を奏する。実施の形態１では、出力電位検知インバータ３０の入力レベルが上記閾値電圧Ｖｔ＊近傍になったとき、貫通電流が生じる場合がある。

これに関して、実施の形態２では、第１検知スイッチＭ６および第１負荷スイッチＭ７で構成される制御用インバータに加えて、逆位相で動作する第２検知スイッチＭ８および第２負荷スイッチＭ９で構成される補償用インバータを設けている。したがって、出力信号ＯＵＴの電位を検知するための制御用インバータにおける貫通電流の発生を抑制することができる。

上述の実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、構成されるトランジスタのＰチャンネル、Ｎチャンネルの極性を入れ替えることで、出力信号のハイレベルが電源電圧、ローレベルが接地電圧よりも高い電位とする低振幅クロックを生成することも可能である。

実施の形態で説明したインバータ回路１００、１１０を複数段、接続することができる。偶数段接続した場合、入力信号と出力信号の位相が同相となる。実施の形態２に係るインバータ回路１１０を複数段、接続した場合、初段の入力信号ＩＮがフル振幅となり、２段目以降の入力信号ＩＮが低振幅となる。したがって、２段目以降の第１検知スイッチＭ６および第２検知スイッチＭ８のゲート端子に入力される振幅のハイレベルが揃うため、第１検知スイッチＭ６と第２検知スイッチＭ８、および第１負荷スイッチＭ７と第２負荷スイッチＭ９の駆動能力を同じに設定する。このように実施の形態に係るインバータ回路を複数段、接続することにより、任意のバッファ回路やレベルシフト回路を構成することができる。例えば、駆動能力や段数を任意に設定することにより、応答速度や位相を任意に調整することができる。

また、実施の形態では、トランジスタにＭＯＳＦＥＴを用いたが、バイポーラ型トランジスタを用いてもよい。その場合、ベースに電流を供給する必要がある。

従来技術に係るインバータ回路の構成を示す回路図である。 実施の形態１に係るインバータ回路の構成を示す回路図である。 実施の形態２に係るインバータ回路の構成を示す回路図である。 実施の形態２に係るインバータ回路の動作を説明するためのタイミングチャートである。

符号の説明

Ｍ１ 第１スイッチ、 Ｍ２ 第２スイッチ、 Ｍ３ 入力スイッチ、 Ｍ４ 第１補償スイッチ、 Ｍ５ 第２補償スイッチ、 Ｍ６ 第１検知スイッチ、 Ｍ７ 第１負荷スイッチ、 Ｍ８ 第２検知スイッチ、 Ｍ９ 第２負荷スイッチ、 １０ 入力端子、 ２０ 出力端子、 ３０ 出力電位検知インバータ、 １００ インバータ回路、 １１０ インバータ回路。

Claims (5)

1. 入力信号を並列に受けるＮチャンネル型の第１スイッチと、Ｐチャンネル型の第２スイッチと、
   前記第１スイッチと前記第２スイッチとの接続点から得られる出力信号の電位を検知する検知回路と、
   前記検知回路の出力を受けて、前記第１スイッチまたは前記第２スイッチのいずれか一方に前記入力信号を入力するか否かを制御する入力スイッチと、を備えることを特徴とするインバータ回路。
2. 前記検知回路の出力を受けて、前記入力スイッチがオフしている期間、前記入力スイッチが接続された前記第１スイッチまたは前記第２スイッチのゲート端子に所定の固定電位を供給する第１補償スイッチをさらに備えることを特徴とする請求項１に記載のインバータ回路。
3. 前記検知回路は、
   前記出力信号を受ける第１検知スイッチと、第１負荷スイッチとを接続した制御用インバータと、
   前記入力信号を受ける第２検知スイッチと、第２負荷スイッチとを接続した補償用インバータと、を含み、
   前記制御用インバータと前記補償用インバータとは、相補的に接続されていることを特徴とする請求項１または２に記載のインバータ回路。
4. 前記第１補償スイッチと並列に接続された第２補償スイッチをさらに備え、
   前記第１補償スイッチおよび前記第２補償スイッチは、前記制御用インバータの出力または前記補償用インバータの出力の少なくとも一方により制御されることを特徴とする請求項３に記載のインバータ回路。
5. 本インバータ回路は複数段接続され、少なくとも２段目以降のインバータ回路には、そのインバータ回路の電源電圧よりも低い電圧に低振幅化された入力信号が入力されることを特徴とする請求項１から４のいずれかに記載のインバータ回路。

Images