[go: up one dir, main page]

JP2008159820A - 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法 - Google Patents

電子部品の一括実装方法、及び電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP2008159820A
JP2008159820A JP2006346822A JP2006346822A JP2008159820A JP 2008159820 A JP2008159820 A JP 2008159820A JP 2006346822 A JP2006346822 A JP 2006346822A JP 2006346822 A JP2006346822 A JP 2006346822A JP 2008159820 A JP2008159820 A JP 2008159820A
Authority
JP
Japan
Prior art keywords
resin
electronic components
resin layer
semiconductor
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006346822A
Other languages
English (en)
Inventor
Takaaki Morita
高章 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006346822A priority Critical patent/JP2008159820A/ja
Priority to US11/987,260 priority patent/US8544167B2/en
Priority to EP07024850A priority patent/EP1936675A3/en
Priority to KR1020070135706A priority patent/KR20080059098A/ko
Publication of JP2008159820A publication Critical patent/JP2008159820A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75313—Removable bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/074—Features related to the fluid pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】電子部品と樹脂層を固定する際に、複数の電子部品を短時間で且つ一様に絶縁層へ圧着固定できる電子部品の一括実装方法等を提供する。
【解決手段】複数の半導体装置２２０が内蔵された半導体内蔵基板２００の製造において、未硬化状態の樹脂層２１２上に複数の半導体装置２２０を載置した後、これを加圧加温装置３の容器３１内に収容し、容器３１内の内部気体を圧力媒体として複数の半導体装置２２０を同時に一括して等方的に加圧することにより、複数の半導体装置２２０を未硬化状態の樹脂層２１２に同時に圧着させるとともに、樹脂層２１２を加熱して硬化させる。これにより、複数の半導体装置２２０が、樹脂層２１２の状態変化の影響を受けることなく、一括して一様に樹脂層２１２に固定実装される。
【選択図】図６

Description

本発明は、電子部品を絶縁層へ実装する方法、及び電子部品内蔵基板の製造方法に関する。
一般に、半導体装置（ＩＣやその他の半導体能動素子）等の電子部品の搭載基板（電子部品内蔵基板）は、単一又は複数の樹脂層からなる基板にベアチップ状態の半導体装置（ダイ（Die））が固定された構造を有しており、電子機器の高性能化及び小型化の要求に応えるべく、半導体装置等の能動部品や抵抗、コンデンサといった受動部品が高密度で実装されたモジュール化が進んでいる。
近年、例えば携帯電話機等の携帯端末に代表される携帯機器には、従来にも増して更なる高密度実装が熱望されており、さらに近時は、薄型化への要求が特に高まっている。これに対し、かかる携帯機器に用いられる電子部品内蔵基板にも、更なる高密度化と薄型化が切望されており、電子部品自体の更なる薄型化も急速に進んでいる。
このような状況下、一つのモジュールに複数の半導体装置等の電子部品を組み込んだ高密度実装モジュールが実用化されてきており、例えば、特許文献１には、複数の半導体ベアチップを基板の片面に多段に積み重ねたものが記載されている。
特開平８−８８３１６号公報
ところで、複数の半導体装置等の電子部品を多段に組み付けることは、高密度実装のための一つの手段ではあるものの、モジュールに搭載される抵抗やキャパシタ等の受動部品との取り合いや、半導体装置の高速動作化に伴う排熱の問題等に鑑み、或いは、平面寸法の制約が然程厳しくないような基板の場合には、単層に複数の電子部品を配設する場合があり、また、半導体ベアチップの外形サイズも小型化してきているので、水平方向への高密度実装により更なる薄型化や、多段且つ各層に複数の電子部品を配設して更なる高密度化が望まれる場合もある。また、特許文献１に記載されているように、電子部品を多段に実装するには、不可避的に、一つの電子部品を基材等に接着固定してから、その上に次段の電子部品を接着固定する必要があるので、製造に時間がかかってしまい、生産効率の観点からは不利である。
それでは、電子部品を多段ではなく単層に複数実装する方が生産効率の観点から有利かというと、必ずしもそうではない。すなわち、例えば、特許文献１に記載されているように、半導体装置を基材等における配置部位に固定するには、その部位に接着剤を用いて一つずつ固定する必要がある。
また、未硬化状態の樹脂層を接着剤として、その樹脂層に複数の電子部品を配置し、その樹脂層を硬化させて両者を固定する方法も知られているが、両者の接着界面に発泡（ボイド）が生じて固着性が低下しないようにするには、電子部品を、十分な時間、樹脂層に圧着させてから、樹脂層を硬化する必要がある。そのためには、通常、電子部品の一方面に例えばセラッミック製の把持具（例えば、ダイボンダー装置に用いられるコレットなどの治具）をあてがって吸着等により電子部品を保持し、その状態で電子部品の反対面を樹脂層等に当接させて仮置きし、さらに、その把持具で電子部品の前面に圧力を印加して樹脂層等に押し当てて圧着させ、これを複数の電子部品に対して順番に行うといった方法が採られている。
しかし、かかる方法では、一つの電子部品を樹脂層に圧着するのに、数秒〜数十秒を要するので、例えば、比較的大型の基板上の樹脂層に、多数の電子部品を搭載するには、その他のハンドリング時間を含めて完了までに多大な時間（本発明者の知見によれば、数時間以上かかることも稀ではない。）を要してしまう。この間、接着用の未硬化状態の樹脂は、接着に適した柔軟性を維持するためにある程度の加熱状態に保持され、また、大気に曝されることとなるので、徐々に硬化が進んでしまったり、吸湿したりといった様々な影響を受けてしまう。こうなると、樹脂層への電子部品の搭載開始から搭載完了までの間、時間の経過につれて樹脂状態（物性）が変化（劣化）してしまい、これに起因して、電子部品の樹脂層への搭載不良（接着不良やボイドの発生）が生じるおそれがある。
そこで、本発明は、かかる事情に鑑みてなされたものであり、複数の電子部品を単一の樹脂層からなる絶縁層へ実装する際に、樹脂状態の変化の影響を被ることがなく、複数の電子部品を短時間で且つ一様に絶縁層へ圧着固定できる電子部品の一括実装方法、及び、電子部品内蔵基板の製造方法を提供することを目的とする。
上記課題を解決するために、本発明による電子部品の一括実装方法は、複数の電子部品を一の（同一の）絶縁層に一括して圧着固定する方法であって、絶縁層を形成するための未硬化状態の樹脂上に複数の電子部品を載置する載置工程と、圧力媒体を介して複数の電子部品を同時に加圧する加圧工程と、樹脂を加熱して硬化させ絶縁層を形成する加熱工程とを備える。なお、本発明における「絶縁層を形成するための未硬化状態の樹脂」には、全体で絶縁層を形成するもののみならず、基板等の基材に電子部品を接着固定するための未硬化状態の接着剤（ペースト、シート等）が含まれる。
このような電子部品の一括実装方法では、まず、載置工程において、未硬化状態の樹脂上に、適宜の手段で、複数の電子部品が載置される。このとき、個々の電子部品は、非加圧状態で樹脂上に仮置きされるだけであり、複数の電子部品の載置が完了するまでには、多大な時間を要しない。そして、複数の電子部品が仮置きされてから、加圧工程において、それら複数の電子部品が同時に加圧されて樹脂に圧着される。よって、複数の電子部品を、短時間で良好に未硬化状態の樹脂へ圧着することが可能となる。そして、加熱工程を実施することにより、複数の電子部品が良好且つ一様に圧着された樹脂が硬化して絶縁層が形成されるので、複数の電子部品が、十分な固着力で、しかも短時間で絶縁層に一括固定される。
また、加圧工程においては、複数の電子部品を等方的に加圧すると好ましい。このようにすれば、複数の電子部品は、圧力媒体を介して等方的に加圧（いわゆる等方加圧）されるので、個々の電子部品には一様な圧力が作用するとともに、同時に一括して加圧されるので、樹脂の状態も殆ど変化（劣化）しない。
また、加圧工程の少なくとも一部と加熱工程の少なくとも一部、好ましくは、両者の全部とを同時に実施する、換言すれば、熱間等方加圧を実施すると好適である。こうすれば、複数の電子部品を絶縁層に固定実装するための所要時間が更に短縮される。
この場合、加熱工程において少なくとも樹脂が軟化している間、すなわち、複数の電子部品が樹脂上に載置されてから樹脂が硬化するまでの間、加圧工程を実施することが好ましい。このようにすれば、各電子部品がその自重で樹脂に沈み込むことによって変形が生じ得る条件でも、その間、各電子部品が等方的に加圧されるので、かかる電子部品の自重による変形が有効に防止される。
さらに、加圧工程においては、複数の電子部品、及びそれらの電子部品の少なくとも周辺における樹脂を等方的に加圧するとより好ましく、このとき、両者の等方的な加圧を同時に行うと特に好適である。こうすれば、複数の電子部品が載置された周囲の樹脂も電子部品と同等の圧力で押圧されるので、電子部品の周縁部脇からの樹脂のはみ出しと盛り上がりが効果的に防止され、電子部品の変形が一層抑止される。
またさらに、加圧工程においては、圧力媒体として、複数の電子部品及び樹脂の周囲を覆う気体又は液体（液状体を含む）を用いると、複数の電子部品を確実に等方的に加圧して一様な圧着状態をより一層実現し易くなるので、より好ましい。具体的には、例えば、複数の電子部品が載置された未硬化状態の樹脂を、気体（雰囲気ガス）又は液体が収容された加圧容器に封入し、容器内部を加圧する方法を挙げることができる。この場合、容器内部の気体又は液体を適宜の温度勾配で加熱することにより、その気体又は液体を介して樹脂に熱が印加されるので、加圧工程と加熱工程とを電子部品と樹脂に対して同時に実施することが容易となる。
或いは、加圧工程においては、圧力媒体として、少なくとも複数の電子部品の全ての露呈面を覆うように且つそれら全ての露呈面に密着するように配置される膜体又は弾性体、及び、その膜体又は弾性体に圧力を印加する加圧手段を用いても、各電子部品を十分に等方的に加圧できるので、好適である。
具体的には、例えば、未硬化状態の樹脂上に載置された複数の電子部品の全ての上部全体を、伸縮性又は可撓性を有する膜（例えば、樹脂製又はゴム製の薄膜）で覆い、さらに、その膜に、気体、液体等の流動体からなる圧力媒体を介して圧力を印加する方法、換言すれば、複数の電子部品と膜とを一括して貼り合わせて（ラミネートして）同時に等方加圧する方法が挙げられる。これにより、加圧工程を複数の電子部品と樹脂に対して同時に実施することができる。
また、その膜と複数の電子部品との間の空間を排気し、その空間内を減圧することにより、膜で複数の電子部品を一括して密着封止し（言わば一括真空ラミネートし）、膜の外方から膜を介して、大気圧によって複数の電子部品を同時に等方加圧する方法も用いてもよい。この場合、複数の電子部品と未硬化状態の樹脂全体を袋状の膜内に収容し、その内部を減圧することにより、膜で複数の電子部品と樹脂全体を密着封止し、膜の外方から膜を介して、大気圧によって複数の電子部品と樹脂全体を同時に等方加圧するようにしても構わない。このようにしても、加圧工程を複数の電子部品と樹脂に対して同時に実施することができる。
また、本発明による電子部品内蔵基板の製造方法は、本発明の電子部品の実装方法を実行する半導体一括固定工程と、固定された複数の電子部品上に更なる絶縁層を形成する絶縁層形成工程と、更なる絶縁層上に、複数の電子部品と電気的に接続される配線層を形成する配線層形成工程とを備える。
本発明によれば、未硬化状態の樹脂上に載置された複数の電子部品が圧力媒体を介して同時に一括して等方的に加圧されるので、複数の電子部品を、樹脂状態の変化の影響を被ることもなく、短時間で且つ一様に絶縁層へ圧着固定することができる。よって、複数の電子部品を同一の絶縁層へ実装するときの搭載不良を防止することが可能となる。
以下、本発明の実施の形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図１は、本発明による電子部品内蔵基板の製造方法によって製造される電子部品内蔵基板の一例の要部を示す断面図である。
半導体内蔵基板２００（電子部品内蔵基板）は、積層された樹脂層２１１〜２１４のうちの樹脂層２１１内にベアチップ状態の半導体ＩＣ（ダイ）等の半導体部品である半導体装置２２０（電子部品）が複数（図示においては二つ）埋設されたものであり、それらの下層である樹脂層２１２（絶縁層）内に形成されたアライメントマーク２３０と、半導体装置２２０に電気的に接続された導体からなる各種の配線パターン２５０，２６１，２６２と、これら配線パターンを接続する貫通電極２５２，２６３〜２６５とを備える。
ここで、図２１は、半導体装置２２０の概略構造を示す斜視図である。半導体装置２２０は、略矩形板状をなすその主面２２０ａに多数のランド電極（図示せず）及びバンプ２２１を有している。なお、図示においては、四隅にのみバンプ２２１を表示し、それ以外のバンプ２２１の表示を省略した。また、半導体装置２２０の種類は、特に制限されるものではないが、後述するように半導体装置２２０が発する熱の効率よい放熱対策が施されているので、例えば、ＣＰＵやＤＳＰのような動作周波数が非常に高いデジタルＩＣ等を好適に用いることができる。
さらに、特に限定されるものではないが、半導体装置２２０の裏面２２０ｂは研磨されており、これにより半導体装置２２０の厚さｔ（主面２２０ａから裏面２２０ｂまでの距離）は、通常の半導体装置に比して薄くされており、例えば、好ましくは２００μｍ以下、より好ましくは２０〜５０μｍ程度とされる。一方、裏面２２０ｂは、半導体装置２２０の更なる薄型化を図るべく、エッチング、プラズマ処理、レーザ照射、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理等を行うと好ましい
なお、半導体装置２２０の裏面２２０ｂの研磨は、ウェハの状態で多数の半導体装置２２０に対して一括して行い、その後、ダイシングにより個別の半導体装置２２０に分離することが好ましい。研磨により薄くする前にダイシングによって個別の半導体装置２２０に切断分離した場合には、樹脂等により半導体装置２２０の主面２２０ａを覆った状態で裏面２２０ｂを研磨することもできる。
また、バンプ２２１は、導電性突起物の一種であり、その種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。なお、図示においては、プレートバンプを例示した。
バンプ２２１としてスタッドバンプを用いる場合には、金（Ａu）や銅（Ｃｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極２２１ａ上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
バンプ２２１に使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、銅を用いることが好ましい。バンプ２２１の材料として銅を用いると、例えば金を用いた場合に比して、ランド電極２２１ａに対する高い接合強度を得ることが可能となり、半導体装置２２０の信頼性が高められる。
また、バンプ２２１の寸法形状は、ランド電極２２１ａ間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極２２１ａのピッチが約１００μｍである場合には、バンプ２２１の最大径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプ２２１は、ウェハのダイシングにより個別の半導体装置２２０に切断分離した後、ワイヤボンダーを用いて各ランド電極２２１ａに接合することができる。
図１に示す如く、本実施形態による半導体内蔵基板２００では、複数の半導体装置２２０の主面２２０ａが同一層である樹脂層２１１によって直接覆われており、複数の半導体装置２２０の裏面２２０ｂが同一層である樹脂層２１２によって直接覆われている。また、各半導体装置２２０のバンプ２２１は、樹脂層２１１の表面から突出するように設けられており、この突出部分において樹脂層２１４に形成された配線パターン２５０と接続されている。
また、各半導体装置２２０の裏面２２０ｂ上には、金属層２２２が形成されている。この金属層２２２は、半導体装置２２０が作動する際に発生する熱の放熱経路として機能するとともに、熱応力等に起因して半導体装置２２０の裏面２２０ｂに発生し得る亀裂（クラック）を有効に防止し、且つ、薄層化によって取り扱いが益々困難となりつつある半導体装置２２０の取扱性（ハンドリング性）を向上させる役割をも果たすものである。
各金属層２２２は、樹脂層２１２，２１３を貫通するように形成された貫通電極２６４を介して、最外層に形成された配線パターン２６１に接続されている。この貫通電極２６４は、半導体装置２２０が発する熱の放熱経路となり、その熱は、これらを通して効率よくマザーボード等の基体へと放熱される。
ここで、樹脂層２１１〜２１４に用いられる材料としては、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
次に、半導体内蔵基板２００の製造方法の一例について、図面を参照しながら説明する。図２〜図１７は、図１に示す半導体内蔵基板２００を製造する手順の一例を示す工程図である。
まず、両面に導体層２３０ａ，２７１が形成された平板状をなす樹脂層２１３を用意し、その一方面（導体層２７１側）に支持基板２８１を貼付する（図２）。次いで、導体層２３０ａをパターニングし、これによりアライメントマーク２３０を形成する（図３）。このアライメントマーク２３０は、半導体内蔵基板２００では、配線パターンとしても用いられるものである。
次に、樹脂層２１３上に、樹脂層２１２を形成するための未硬化状態の樹脂を、適宜の手法で塗布し、アライメントマーク２３０を覆うように未硬化状態の樹脂層２１２を形成する（図４）。さらに、アライメントマーク２３０を用いて位置合わせ（アライメント）しながら、図示しないダイボンダー等の把持具で保持した半導体装置２２０を、順次、未硬化状態の樹脂層２１２上に載置して仮置きする（図５；載置工程）。本実施形態では、各半導体装置２２０をフェイスアップ方式、つまり、主面２２０ａを上側にして樹脂層２１２上に搭載する。これにより、各半導体装置２２０の裏面２２０ｂは、樹脂層２１２に当接し完全に覆われた状態とされる。
次に、この複数の半導体装置２２０が未硬化状態の一の樹脂層２１２上に一旦仮置きされた状態のものを、加圧加温装置３の容器３１内に収容し、支持台Ｓ上に静置する（図６）。加圧加温装置３は、コンプレッサーといった圧縮装置を有する加圧機３２、及び電熱ヒーター等の加熱機３３が接続された容器３１の内部に収容されたものを、容器３１の内部気体Ｇを媒体として加圧及び加熱できるものである。
そして、加圧機３２を使用して圧縮された気体を、装置槽内に注入することで内部気体Ｇは加圧され、これにより複数の半導体装置２２０を同時に一括して等方的に加圧し、各半導体装置２２０の裏面２２０ｂを樹脂層２１２に同時に一括して圧着させる（加圧工程）。また、加圧とともに、加熱機３３を運転して容器３１の内部雰囲気（場合によっては、さらに支持台Ｓ）を加熱し、これにより、樹脂層２１２を接着に都合がよい程度に一旦軟化させた後、更に熱硬化させる（加熱工程）。このように等方的な加圧工程と加熱工程を同時に実施することにより、複数の半導体装置２２０及び樹脂層２１２に、言わば熱間等方加圧が施され、複数の半導体装置２２０が樹脂層２１２に同時に一括して密着固定される。また、図５に示す載置工程、並びに、図６に示す加圧工程及び加熱工程から、本発明による電子部品の実装方法を実行する半導体一括固定工程が構成されている。なお、図６における複数の矢印は、複数の半導体装置２２０が等方的に一様に加圧されていることを模式的に示す。このとき、複数の半導体装置２２０の周辺の樹脂層２１２も同圧で同時に等方的に加圧されているが、その状態を示す矢印の図示は省略した。後述する図１８〜図２０においても同様とする。
ここで、加圧加温装置３における加圧条件及び加熱条件は、樹脂層２１２の種類や性状、半導体装置２２０の種類や寸法形状、加圧加温装置３の容量や特性等によって、適宜選択することができ、特に制限されないものの、加圧・加熱条件としては、例えば、半導体装置２２０が載置された未硬化状態の樹脂層２１２を、室温又はある程度昇温した容器３１内に収容しておき、大気圧から適宜の圧力勾配で０．５ＭＰａまで昇圧し、その圧力を保持した状態で、適宜の温度勾配で樹脂層２１２の樹脂の融点付近（例えば、６０℃〜１００℃）まで昇温し、半導体装置２２０を未硬化状態の樹脂層２１２と完全密着させる。その後加圧状態を保持したまま、熱硬化性樹脂である樹脂層２１２の硬化開始温度以上の温度（例えば１３０℃〜１８０℃）まで再昇温させ、樹脂層２１２が固化するまでの適宜の時間（例えば数分〜数十分）その温度を保持した後、適宜の温度・圧力勾配で室温・大気圧等の所定温度・圧力まで降温・降圧させる。
次に、複数の半導体装置２２０が樹脂層２１２に固定実装されたものを加圧加温装置３から取り出し、樹脂層２１１と導体層２７０とから構成された積層シートを、樹脂層２１１と複数の半導体装置２２０の主面２２０ａとが対向するように重ね合わせ（図７）、加熱しながら両者をプレスする。これにより、複数の半導体装置２２０の主面２２０ａ及び側面２２０ｃが樹脂層２１１によって覆われた状態とされる（図８；絶縁層形成工程）。すなわち、この時点で、複数の半導体装置２２０は、樹脂層２１１内に埋設され、樹脂層２１１，２１２で挟持された状態とされる。
それから、導体層２７０を除去した後、樹脂層２１１の表層をウエットブラスト法等によりエッチングし、この際、エッチング量及びエッチング条件を適宜調整することにより、半導体装置２２０の主面２２０ａ側に設けられたバンプ２２１を樹脂層２１１の表面から突出させる（図９）。
次いで、樹脂層２１１，２１２を貫通しアライメントマーク２３０へ達する貫通孔２１１ａを形成する（図１０）。この貫通孔２１１ａの形成方法としては、特に制限されないが、例えば、樹脂層２１１に直接レーザ照射を行うレーザアブレーションによる方法、サンドブラスト等のブラストによる方法等が挙げられる。後者のブラストによる場合には、樹脂層２１１上に例えば銅膜等の金属膜を成膜し、それを、フォトリソグラフィとエッチングを用いてコンフォーマル加工することにより、貫通孔２１１ａを開口する位置に開口を有するマスクパターンを形成した後、その金属膜をマスクとするブラスト処理を行う。
次に、スパッタリング法等の気相成長法により、貫通孔２１１ａの内部表面を含む樹脂層２１１側の全表面に、薄い下地導体層２５１を形成する。これにより、アライメントマーク２３０のうち貫通孔２１１ａの底部に露出した部分、及びバンプ２２１の突出部分は、下地導体層２５１によって覆われる（図１１）。なお、上述した樹脂層２１１のウエットブラスト処理の際に、バンプ２２１を樹脂層２１１の表面から突出させているので、下地導体層２５１を形成する前に、エッチング残渣の除去等の前処理は必ずしも行わなくてよいが、必要に応じて行っても構わない。

次いで、基材の両面、つまり、下地導体層２５１の図示上面及び支持基板２８１の図示下面に感光性のドライフィルム２０１，２０２をそれぞれ貼付した後、図示しないフォトマスクを用いてドライフィルム２０１を露光し、配線パターン２５０を形成すべき領域２５０ａのドライフィルム２０１を除去する。これにより、配線パターン２５０を形成すべき領域２５０ａにおいては、下地導体層２５１が露出した状態とされる（図１２）。このとき、ドライフィルム２０２は除去せずに、支持基板２８１の表面全体が覆われた状態を保持する。
こうして下地導体層２５１の一部を露出させた後、下地導体層２５１を基体とした電解メッキを行うことにより、下地導体層２５１が露出している領域２５０ａに、配線パターン２５０を形成し、また、貫通孔２１１ａの内部を埋めるように貫通電極２５２を形成する（図１３；配線層形成工程）。これにより、貫通電極２５２が樹脂層２１１，２１２を貫通するように形成され、アライメントマーク２３０と配線パターン２５０とが貫通電極２５２を介して接続される。このとき、支持基板２８１の表面は、その全体がドライフィルム２０２によって覆われているので、メッキによって導体層が形成されることはない。
続けて、ドライフィルム２０１，２０２を剥離し、さらに、酸等のエッチング液を用いて配線パターン２５０が形成されていない部分の不要な下地導体層２５１を除去（ソフトエッチング）する（図１４）。
それから、樹脂層２１４と導体層２７２とから構成された積層シートを、樹脂層２１４と配線パターン２５０とが対向するように重ね合わせ（図１５）、加熱しながら両者をプレスする。これにより、配線パターン２５０及び樹脂層２１１を樹脂層２１４によって覆った後、支持基板２８１を剥離する（図１６；絶縁層形成工程）。
さらに、導体層２７１，２７２を除去又は薄膜化した後、上述したレーザアブレーションやブラスト処理等の適宜の方法により、貫通孔２１３ａ，２１３ｂ，２１４ａを形成する。なお、貫通孔２１３ａは、樹脂層２１３を貫通してアライメントマーク２３０を露出させる貫通孔であり、貫通孔２１３ｂは、樹脂層２１３，２１２を貫通して金属層２２２を露出させる貫通孔であり、貫通孔２１４ａは、樹脂層２１４を貫通して配線パターン２５０を露出させる貫通孔である。
そして、スパッタリング法等の気相成長法により、貫通孔２１３ａ，２１３ｂ，２１４ａの内部表面を含む全表面に薄い下地導体層２６０を形成し（図１７）、その後、図１１〜図１３に示す手順と同様にして、図１に示す最外層の配線パターン２６１，２６２を形成する（配線層形成工程）。この工程により、貫通孔２１３ａの内部が貫通電極２６３で充填され、これによって配線パターン２６１とアライメントマーク２３０とが接続される。また、貫通孔２１３ｂの内部が貫通電極２６４で充填され、これにより、配線パターン２６１と金属層２２２とが接続される。さらに、貫通孔２１４ａの内部が貫通電極２６５で充填され、これにより、配線パターン２６２と配線パターン２５０とが接続される。
以上の手順により、図１に示す半導体内蔵基板２００を得る。
このような本発明による電子部品の一括実装方法、及びそれを用いた電子部品内蔵基板の製造方法によれば、複数の半導体装置２２０が、未硬化状態の樹脂層２１２に非加圧状態で順次仮置きされた後、加圧加温装置３の容器３１の内部で、その内部気体Ｇを介して同時に一括して加圧されることにより、未硬化状態の樹脂層２１２が状態変化を生じる前に、複数の半導体装置２２０が短時間で一様に樹脂層２１２に圧着される。また、それとともに、未硬化状態の樹脂層２１２が加熱されて軟化した後硬化するので、複数の半導体装置２２０を、樹脂層２１２の状態変化の影響を被ることもなく、短時間で且つ一様に絶縁層２１２へ圧着固定することができる。よって、複数の半導体装置２２０を同一の絶縁層たる樹脂層２１２へ実装するときに、接着不良が生じたりボイドが発生したりといった搭載不良を防止することができる。
また、複数の半導体装置２２０が配設され且つ上述の如く搭載不良が抑えられた半導体内蔵基板２００を、極めて短時間で製造することができるので、製品の生産性及び信頼性を格段に向上させることができる。さらに、加圧加温装置３を用いて加圧工程と加熱工程とを同時に行うことにより、生産性を更に一層向上させることが可能となる。加えて、各半導体装置２２０が等方的に加圧されるので、それらの反りや変形、また、樹脂層２１２の盛り上がりを効果的に防止することができる。
さらに、ダイボンダー装置に用いられるコレットなどの把持具を用いて半導体装置２２０を未硬化状態の樹脂層２１２へ搭載する際に、従前の如くそのまま一つ一つの半導体装置２２０を圧着することなく、単に載置して仮置きするだけなので、半導体装置２２０の複雑な搭載条件（例えば、圧着時にバンプ２２１を損傷しないような把持位置、把持具の材質、把持具に印加する力の制御等）を必要としない。その結果、半導体装置２２０を未硬化状態の樹脂層２１２へ載置する際の制限事項が緩和され、半導体内蔵基板の製造プロセス管理が簡易となるので、生産性をより向上させることができる。
図１８〜図２０は、複数の半導体装置２２０を樹脂層２１２に実装する際に好適な本発明による電子部品の一括実装方法の他の実施形態を実施している状態を示す工程図であり、加圧工程の他の例を概略的に示す図である。
図１８に示す例では、まず、図２〜図５に示す手順で得られた未硬化状態の樹脂層２１２に複数の半導体装置２２０が載置されたものの上を、露呈している複数の半導体装置２２０の主面２２０ａ及びバンプ２１２の面を含む表面全体（すなわち、複数の半導体装置２２０の図示上部全体）が覆われるように、伸縮性又は可撓性を有する袋状の膜４（例えば、樹脂製又はゴム製の薄膜）で覆う。次に、その袋状の膜４の内部に気体や液体等の流動体Ｌを注入して膜４内を加圧する。これにより、膜４は、伸縮性又は可撓性を有するので、図示の如く、複数の半導体装置２２０の表面全体及びその周辺の樹脂層２１２面に密着するように押し当てられ、膜４内に印加されている圧力が、複数の半導体装置２２０及びその周辺の樹脂層２１２に同時且つ等方的に印加される（加圧工程）。すなわち、膜４は、内部に供給された流動体Ｌによって複数の半導体装置２２０を同時に等方加圧する隔壁（ダイアフラム）として機能する。この場合、膜４及びその内部の流動体Ｌが圧力媒体たる加圧手段として作用する。なお、図示においては、膜４の部分の視認を容易にするため、樹脂層２１２の上面と膜４の下面とを離して描画したが、実際には、両者は密接している。
また、図１９に示す例では、まず、図２〜図５に示す手順で得られた未硬化状態の樹脂層２１２に複数の半導体装置２２０が載置されたものの上を、露呈している複数の半導体装置２２０の主面２２０ａ及びバンプ２１２の面を含む表面全体（すなわち、複数の半導体装置２２０の図示上部全体）が覆われるように、伸縮性又は可撓性を有する膜５（例えば、樹脂製又はゴム製の薄膜）で覆う。次に、その膜５と複数の半導体装置２２０との間の空間の空気を真空ポンプ等の排気手段Ｐによって排気し、複数の半導体装置２２０と膜５とを略真空状態で貼り合わせる（一括真空ラミネートする）。これにより、膜５は、伸縮性又は可撓性を有するので、図示の如く、複数の半導体装置２２０の表面全体及びその周辺の樹脂層２１２面に密着するように押し当てられ、複数の半導体装置２２０及びその周辺の樹脂層２１２は、大気圧によって膜５の外方から同時且つ等方的に加圧される（加圧工程）。この場合、膜５は、その膜５及び複数の半導体装置２２０間の略真空とされた空間と、大気圧の周囲雰囲気とを隔て、複数の半導体装置２２０を同時に等方加圧する隔壁（ダイアフラム）として機能する。この例では、膜５及び大気が圧力媒体たる加圧手段として作用する。
さらに、図２０に示す例では、まず、図２〜図５に示す手順で得られた未硬化状態の樹脂層２１２に複数の半導体装置２２０が載置されたもの全体を、伸縮性又は可撓性を有する袋状の膜６（例えば、樹脂製又はゴム製の薄膜）内に収容する。次に、その袋状の膜６の内部の空気を真空ポンプ等の排気手段Ｐによって排気し、複数の半導体装置２２０と膜５とを略真空状態で貼り合わせる（一括真空ラミネートする）。これにより、膜６は、伸縮性又は可撓性を有するので、図示の如く、複数の半導体装置２２０の表面全体及びその周辺の樹脂層２１２の表面全体に密着するように押し当てられ、複数の半導体装置２２０及び樹脂層２１２は、大気圧によって膜６の外方から同時且つ等方的に加圧される（加圧工程）。この場合、膜６は、その袋状の膜６内の略真空とされた空間と、大気圧の周囲雰囲気とを隔て、複数の半導体装置２２０及び樹脂層２１２全体を同時に等方加圧する隔壁（ダイアフラム）として機能する。この例でも、膜６及び大気が圧力媒体たる加圧手段として作用する。
その後、以上のように膜４〜６を用いて加圧工程が実施された状態のものを、乾燥機等に収容し、又は、ヒータープレート、ヒーターステージ等の加熱機能を有する支持台（テーブル）に載置し、全体を加熱して樹脂層２１２を軟化し更に硬化させ、これにより、樹脂層２１２への複数の半導体装置２２０の一括した固定実装を完了する。こうして得られたものに対し、上述した図７〜図１７示した手順と同じ手順を実行することにより、図１に示す半導体内蔵基板２００を得る。
このような本発明による電子部品の一括実装方法、及びそれを用いた電子部品内蔵基板の製造方法においても、複数の半導体装置２２０が、樹脂層２１２に実装される際に、一旦全ての半導体装置２２０が未硬化状態の樹脂層２１２に仮置きされてから、一時に一括して等方的に加圧されるので、樹脂層２１２の状態変化が生じる前に、複数の半導体装置２２０が一様に樹脂層２１２に圧着される。
そして、この状態で、樹脂層２１２が加熱硬化されるので、複数の半導体装置２２０を、短時間で且つ一様に、絶縁層たる硬化した樹脂層２１２に圧着固定させることができる。したがって、複数の半導体装置２２０を同一の絶縁層へ実装するときの搭載不良を防止することが可能になるとともに、製品の生産性及び信頼性を格段に向上させることができる。
図２２は、本発明による電子部品内蔵基板の製造方法によって製造される電子部品内蔵基板の他の一例の要部を示す断面図である。
半導体内蔵基板１００（電子部品内蔵基板）は、コア基板１１１の両面に導電パターン１１３が形成され、また、コア基板１１１上に積層された樹脂層１１６内に複数の半導体装置２２０が配置されたものである。樹脂層１１６には、その下部／上部（コア基板１１１側）及び内部に配置された導電パターン１１３及び複数の半導体装置２２０のバンプ２２１が樹脂層１１６から突出するように、ビアホール１１９ａ，１１９ｂが設けられている。さらに、ビアホール１１９ａ，１１９ｂの内部おいては、バンプ２２１及び導電パターン１１３が、それぞれ、導電パターン１２２のビアホール電極部１２３ａ，１２３ｂと接続されている。
また、ビアホール電極部１２３ａ，１２３ｂは、図示において断面台形状部分を含んで成形されており、換言すれば、略上半分部分が、導電パターン１１３及びバンプ２２１に向かって断面積が増大するように末広がりに形成されており、その両側においてビアホール１１９ａ，１１９ｂの内壁における底部近傍に接し且つそれより上部では接しておらず、ビアホール１１９ａ，１１９ｂの内壁とビアホール電極部１２３ａ，１２３ｂとの間に空間領域（空隙）が画成されている。さらに、ビアホール電極部１２３ａ，１２３ｂの側壁斜面端は、ビアホール１１９ａ，１１９ｂの側壁上に当接するように形成されている。
コア基板１１１は、半導体内蔵基板１００全体の機械強度を確保する基材としての役割を果たすものであり、特に限定されるものではないが、例えば、樹脂基板等を用いることができる。樹脂基板の材料としては、ガラスクロス、ケブラー、アラミド、液晶ポリマー等の樹脂クロス、フッ素樹脂の多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等が含浸された材料を用いることが好ましく、その厚みは２０μｍ〜２００μｍ程度であることが好ましい。また、レーザ加工が施される基板用途としては、加工条件の均一化を目的として、ＬＣＰ、ＰＰＳ、ＰＥＳ，ＰＥＥＫ，ＰＩ等の芯材のないシート材料を用いてもよい。
ビアホール１１９ａ，１１９ｂは、被配線体である導電パターン１１３や複数の半導体装置２２０を導電パターン１２２と物理的に接続させるために樹脂層１１６に設けられた接続孔であり、導電パターン１１３や複数の半導体装置２２０のバンプ２２１の少なくとも一部が樹脂層１１６から露出するような位置及び深さを有する。すなわち、導電パターン１１３及びバンプ２２１は、その少なくとも一部が、ビアホール１１９ａ，１１９ｂの底部に露出するように設けられている。
ビアホール１１９ａ，１１９ｂの形成方法に限定はなく、例えば、レーザ加工、エッチング加工、ブラスト加工等の公知の方法を用いることができる。レーザ加工による場合には、スミアが発生するので、接続孔形成後デスミア処理を行うことが好ましい。
ビアホール１１９ａ，１１９ｂの形体は、それらの内部で導電パターン１１３及びバンプ２２１とビアホール電極部１２３ａ，１２３ｂとが物理的に接続可能な寸法形状であればよく、その深さや目的とする実装密度、接続安定性等を考慮して適宜決定でき、開口端の直径が５〜２００μｍ程度の円筒状、最大径が５〜２００μｍ程度の角筒状のものを例示でき、直筒であってもなくても構わず、図示においては、一例として、逆角錐状の形体を示した。かかる底部から開口端部に向けて徐々に幅径が大きくなるようなビアホール１１９ａ，１１９ｂは、例えば、エッチング加工やブラスト加工等によって穿設され得る。
また、導電パターン１２２は、被配線体である導電パターン１１３とバンプ２２１とを電気的に接続する配線層である。この導電パターン１２２の材料にも特に制限はなく、一般に配線に用いられる金属等の導体を用いることができ、導電パターン１１３やバンプ２２１の材料と同じであっても、異なっていってもよく、導電パターン１２２を形成する際にエッチング工程を含む場合には、エッチャント（ウェットエッチの場合のエッチング液、ドライエッチの場合のエッチャント粒子等）が導電パターン１１３やバンプ２２１の材料をエッチングしないものを適宜選択して用いることができる。
また、導電パターン１２２の厚さも特に限定されないが、過度に薄いと接続安定性が低下するため、通常は５〜７０μｍ程度とされる。また、本実施形態のように、導電パターン１２２の厚さをビアホール１１９ａ，１１９ｂの深さよりも薄くすると、ビアホール接続部において、導電パターン１２２（ビアホール電極部１２３ａ，１２３ｂ）がビアホール１１９ａ，１１９ｂの内部に収容され、配線高さが低減されて薄型化に寄与できるとともに、配線量を削減して配線抵抗や寄生容量を低下させ、接続安定性を高めることができるので好ましい。
次に、半導体内蔵基板２００の製造方法の一例について、図面を参照しながら説明する。図２３〜図３２は、半導体内蔵基板１００を製造する手順の一例を示す工程図である。
まず、コア基板１１１の両面に銅箔１１２が貼り付けられた両面銅箔付き樹脂基板を用意する（図２３）。ここで、銅箔１１２は、導電パターン１１３を形成するためのものであり、プリント配線板用に製造された電解銅箔（硫酸銅水溶液中に銅を溶解イオン化したものを電着ロールにて連続的に電着して銅箔化したもの）や圧延銅箔を使用すれば、その厚みばらつきを極めて小さくすることが可能である。また、必要に応じ、スェップ等の手法で銅箔１１２の厚みを調整してもよい。
次に、コア基板１１１の両面に設けられた銅箔１１２をフォトリソグラフィ及びエッチングにより選択的に除去することにより、コア基板１１１上に導電パターン１１３を形成する（図２４）。このとき、コア基板１１１上の所定の領域にある銅箔１１２が全面的に除去されることにより、複数の半導体装置２２０の搭載領域が確保される。
次いで、コア基板１１１上の所定の領域に、樹脂組成物からなる未硬化状態の接着剤（図示せず：未硬化状態の樹脂）を塗布し、複数の半導体装置２２０をいわゆるフェイスアップ状態で載置する（図２５）。そして、この複数の半導体装置２２０が載置された状態のコア基板１１に対し、前述した図６，図１８〜図２０で説明したのと同様にして、加圧工程及び加熱工程を実施し、接着剤を硬化させ、複数の半導体装置２２０をコア基板１１１（の塗布接着剤）上に固定実装する。
さらに、複数の半導体装置２２０が載置されたコア基板１１１の両面に片面銅箔付き樹脂シート１１５を張り合わせる（図２６）。本製造例の片面銅箔付き樹脂シート１１５は、Ｂステージのエポキシ樹脂等からなる熱硬化性樹脂シート１１６の一方の面に樹脂シート１１７が貼付されたものである。このような片面銅箔付き樹脂シート１１５を用意し、その樹脂面をコア基板１１１の両面にそれぞれ張り合わせた後、熱間プレスして片面銅箔付き樹脂シート１１５をコア基板１１１と一体化する。これにより、複数の半導体装置２２０はプリント配線板内に内蔵された状態となり、熱硬化性樹脂シート１１６が樹脂層１１６となる。
次に、樹脂層１１６の表面に設けられた樹脂シート１１７をコンフォーマル加工により選択的に除去することにより、ビアホール１１９ａ，１１９ｂを形成するためのマスクパターンを形成する（図２７）。コンフォーマル加工をフォトリソグラフィ及びエッチングにより行うと高精度な微細加工を実現することができるので好ましい。なお、特に限定されないが、マスクパターンの開口幅径は１０〜２００μｍ程度に設定することが好ましく、ビアホール１１９ａ，１１９ｂの深さに応じて開口幅径も大きくすることが好ましい。これにより、複数の半導体装置２２０のバンプ２２１の直上に開口パターン１８ａが形成され、コア基板１１１の表面に形成された導電パターン１１３の直上に開口パターン１８ｂが形成される。
それから、コンフォーマル加工が施された樹脂シート１１７をマスクとするサンドブラスト処理により、ビアホール１１９ａ，１１９ｂを形成する（図２８）。サンドブラスト処理では、非金属粒又は金属粒等のブラスト粒子を投射することで被加工体を研削するが、開口パターン１８ａ，１８ｂの直下にバンプ２２１や導電パターン１１３などの金属層を設けておくことで深さの異なるビアホールを作り分けることができる。こうすれば、ビアホール１９ａの形成では、バンプ２２１がストッパーとして機能するので、複数の半導体装置２２０がブラスト粒子で損傷を受けることを防止でき、また、ビアホール１９ｂの形成では、内層の導電パターン１１３がストッパーとして機能するので、ビアホール１９ｂがそれ以上深く抉られることが抑止される。こうして、ビアホール１１９ａ，１１９ｂは非貫通孔とされ、バンプ２２１又は導電パターン１１３がそれぞれビアホール１１９ａ，１１９ｂの底部に露出した構造が形成される。
次に、ビアホール１１９ａ，１１９ｂの内壁面を含むビアホール１１９ａ，１１９ｂ内の露出面のほぼ全面に下地導電層１２０を成膜する（図２９）。下地導電層１２０の形成方法としては、無電解メッキ（化学メッキ）法を用いることが好ましいが、スパッタ法、蒸着法等を用いることもできる。下地導電層１２０は、その後に行う電解（電気）メッキの下地金属（又はシード層）としての役割を果たし、その厚さは非常に薄くてよく、例えば数十ｎｍから数μｍの範囲より適時選択することができる。次いで、電解メッキ法により下地導電層１２０から導体金属を成長させる（図３０）。これにより、ビアホール１１９ａ，１１９ｂの内壁面に下地導電層１２０を含む導電層１２１が形成される。
その後、フォトリソグラフィにより導電層１２１の導電パターン１２２となる領域の上にレジスト層１２４ａ，１２４ｂを形成する（図３１）。ここで、ビアホール１１９ａ，１１９ｂの内壁と接しないよう導電パターン１２２のビアホール電極部１２３ａ，１２３ｂを形成するために、ビアホール１１９ａ，１１９ｂ内のレジスト層１２４ａ，１２４ｂの幅がビアホールの上部開口幅径ｒａ，ｒｂより小さくなるように、それらレジスト層１２４ａ，１２４ｂを形成する。
次に、レジスト層１２４ａ，１２４ｂをエッチングマスクとしてエッチングを行い、配線パターン部分以外の導電層１２１を選択的に除去し、導電パターン１２２（ビアホール電極部１２３ａ，１２３ｂ）を形成する（図３２）。このとき、マスク付近の導電層１２１のエッチング速度（エッチレート）がそれ以外の部分より小さくなるため、形成される配線層たるビアホール電極部１２３ａ，１２３ｂは末広がりの形状となる。
そして、剥離液を用いて導電パターン１２２上のレジスト層１２４ａ、２４ｂを除去することにより、図１に示す構成の半導体内蔵基板１００を得る。
このようにして得られる半導体内蔵基板１００においても、上述した半導体内蔵基板２００が奏するのと同様な作用効果を得ることができる。
なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、半導体内蔵基板２００は、最外層の配線パターン２６１，２６２の少なくとも一方に、抵抗、コンデンサ等の受動部品を搭載することができる。また、加圧加温装置３では、加圧工程と加熱工程を同時に実施せず、加圧工程を実施した後に、加熱工程を実施してもよい。これとは逆に、図１８〜図２０に示す加圧工程を実施する際に、複数の半導体装置２２０が載置されたものを乾燥機や加熱台等に収容・設置し、同時に加熱工程を実施してもよい。さらに、配線パターンを形成する際に、下地導体層２５１，２６０に代えて触媒層を設け、電解メッキの代わりに無電解メッキを行って配線パターンを形成してもよい。下地導体層２５１を触媒層で代替して無電解メッキを行う場合には、支持基板２８１をドライフィルム２０２で覆わなくても構わない。またさらに、半導体装置２２０は図示した二つの場合に限られず、複数であればよい。さらにまた、複数の半導体装置２２０が一方向（一次元方向）に配置される場合に限られず、平面方向（二次元方向）に配置される場合にも、本発明は有効である。
以下、本発明に係る具体的な実施例について説明するが、本発明はこれらに限定されるものではない。
〈実施例１〉
平板状の基体上に、未硬化状態の樹脂を６０μｍの厚さでシート状に塗布し、その上に、複数の縦５ｍｍ×横５ｍｍ×厚さ５０μｍのベアチップ状態の半導体ＩＣ（電子部品としての半導体装置）を、その裏面（バンプが形成されていない面）が樹脂と当接するように、ダイボンダーを用いて順次載置して、図５に示す状態と同様に未硬化状態の樹脂層上に複数の半導体装置が仮置きされた状態のものを製作した。次に、これを、加圧加温槽に収容し、空気を圧力媒体として所定の条件で加圧且つ加熱することにより、半導体ＩＣを等方的に加圧して未硬化状態の樹脂層に圧着させながら樹脂層を硬化させ、半導体ＩＣが樹脂層（絶縁層）上に固定された実装品を得た。なお、加熱と加圧は、先述した加熱条件及び加圧条件の範囲内で行った。
〈比較例１〉
基体上に未硬化状態の樹脂を６０μｍの厚さでシート状に塗布したものを、１００℃に加熱したヒーターステージ上に静置し、その上に、実施例１で用いたのと同じ半導体ＩＣを、その裏面（バンプが形成されていない面）が樹脂と当接するように、ダイボンダーを用いて載置する毎に、そのままダイボンダーを用いて樹脂層に圧着させ、この操作を繰り返した。圧着は、大気中で、ダイボンダーのツールヘッドに２Ｎの力を印加して１０秒間押圧した。また、半導体装置の実装は、搭載開始時、３時間後、５時間後、１２時間後に行った。
〈評価１〉
実施例１で得た実装品における一つの半導体ＩＣを樹脂層から剥離し、また、比較例１で得た実装品における搭載開始時、３時間後、５時間後、１２時間後に実装した各一つの半導体ＩＣを樹脂層から剥離し、それぞれの樹脂層の表面状態を観察した。図３３は、実施例１の実装品における半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真であり、図３４〜図３７は、比較例１の実装品における搭載開始時、３時間後、５時間後、１２時間後に実装した半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真である。図３３に示す写真より、実施例１の実装品では、半導体ＩＣ全体が樹脂層に接着されており、また、樹脂層表面（半導体ＩＣと樹脂層との接着界面）に発泡（ボイド）はないことが確認された。これに対し、図３４〜図３７に示す写真より、比較例１の実装品では、半導体ＩＣの搭載開始から数時間が経過すると、半導体ＩＣの周縁端部が樹脂層と接着し難くなり、搭載開始からの時間が経過するにつれ、半導体ＩＣの周縁端部から内部に向かって樹脂層と接着していない部分が拡大する傾向にあることが判明した。
〈比較例２〉
基体上に塗布した未硬化状態の樹脂層を大気中に放置して強制的に樹脂層に吸湿させた後、比較例１と同じ加圧・加熱条件で半導体ＩＣを圧着させ、実装品を得た。これは、樹脂層の吸湿による状態変化を評価するために実施したものである。
〈評価２〉
評価１と同様に、比較例２で得た実装品から半導体ＩＣを強制的に剥離し、樹脂層の表面状態を観察した。図３８は、比較例１の実装品における半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真である。図３８に示す写真の黒い部分は、樹脂層下の基体（基材）表面が露出していることを示しており、このことから、比較例２の実装品では、樹脂層表面（半導体ＩＣと樹脂層との接着界面）において顕著な発泡が発生していたことが判明した。
以上のことから、実施例の実装品では、半導体ＩＣの搭載不良が生じていなかったのに対し、比較例の実装品では、半導体ＩＣの接着不良やボイドの発生といった搭載不良が生じていたことが確認された。
以上説明した通り、本発明による電子部品の一括実装方法、及びそれを用いた電子部品内蔵基板の製造方法によれば、複数の電子部品を単一の樹脂層からなる絶縁層へ実装する際に、樹脂状態の変化の影響を被ることがなく、複数の電子部品を短時間で且つ一様に絶縁層へ圧着固定でき、これにより電子部品内蔵基板製品の生産性及び信頼性を格段に向上させることが可能になるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広く且つ有効に利用することができる。
本発明による電子部品内蔵基板の製造方法によって製造される電子部品内蔵基板の一例の要部を示す断面図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 半導体内蔵基板２００を製造する手順の一例を示す工程図である。 本発明による電子部品の実装方法の他の実施形態を実施している状態を示す工程図である。 本発明による電子部品の実装方法の他の実施形態を実施している状態を示す工程図である。 本発明による電子部品の実装方法の他の実施形態を実施している状態を示す工程図である。 半導体装置２２０の概略構造を示す斜視図である。 本発明による電子部品内蔵基板の製造方法によって製造される電子部品内蔵基板の一例の要部を示す断面図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 半導体内蔵基板１００を製造する手順の一例を示す工程図である。 実施例１の実装品における半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真である。 比較例１の実装品における搭載開始時に実装した半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真である。 比較例１の実装品における３時間後に実装した半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真である。 比較例１の実装品における５時間後に実装した半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真である。 比較例１の実装品における１２時間後に実装した半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真である。 比較例２の実装品における半導体ＩＣ剥離後の樹脂層の平面顕微鏡写真である。
符号の説明
３…加圧加温装置、４〜６…膜、３１…容器、３２…加圧機、３３…加熱機、１００…半導体内蔵基板（電子部品内蔵基板）、１１１…コア基板、１１２，１１７…銅箔、１１３…導電パターン、１１５…樹脂シート、１１６…樹脂層，熱硬化性樹脂シート、１１８ａ，１１８ｂ…開口パターン、１１９ａ，１１９ｂ…ビアホール、１２０…下地導電層、１２１…導電層、１２２…導電パターン、１２３ａ，１２３ｂ…ビアホール電極部、１２４ａ，１２４ｂ…レジスト層、２００…半導体内蔵基板（電子部品内蔵基板）、２０１，２０２…ドライフィルム、２１１〜２１４…樹脂層、２１１ａ，２１３ａ，２１３ｂ，２１４ａ…貫通孔、２１２…バンプ、２２０…半導体装置（電子部品）、２２０ａ…主面、２２０ｂ…裏面、２２０ｃ…側面、２２１…バンプ、２２１ａ…ランド電極、２２２…金属層、２３０…アライメントマーク、２３０ａ，２７１…導体層、２５０，２５０ａ…領域、２５１，２６０…下地導体層、２５２，２６３，２６４，２６５…貫通電極、２６０…下地導体層、２６１，２６２…配線パターン、２７０，２７１，２７２…導体層、２８１…支持基板、Ｇ…内部気体、Ｌ…流動体、Ｐ…排気手段、Ｓ…支持台。

Claims (8)

  1. 複数の電子部品を一の絶縁層に一括して圧着固定する方法であって、
    前記絶縁層を形成するための未硬化状態の樹脂上に前記複数の電子部品を載置する載置工程と、
    圧力媒体を介して前記複数の電子部品を同時に加圧する加圧工程と、
    前記樹脂を加熱して硬化させ前記絶縁層を形成する加熱工程と、
    を備える電子部品の一括実装方法。
  2. 前記加圧工程においては、前記複数の電子部品を等方的に加圧する、
    請求項１記載の電子部品の一括実装方法。
  3. 前記加圧工程の少なくとも一部と前記加熱工程の少なくとも一部とを同時に実施する、
    請求項１又は２記載の電子部品の一括実装方法。
  4. 前記加熱工程において少なくとも前記樹脂が軟化している間、前記加圧工程を実施する、
    請求項３記載の電子部品の一括実装方法。
  5. 前記加圧工程においては、前記電子部品、及び該電子部品の少なくとも周辺における前記樹脂を等方的に加圧する、
    請求項１〜４のいずれか１項記載の電子部品の一括実装方法。
  6. 前記加圧工程においては、前記圧力媒体として、気体又は液体を用いる、
    請求項１〜５のいずれか１項記載の電子部品の一括実装方法。
  7. 前記加圧工程においては、前記圧力媒体として、少なくとも前記複数の電子部品の全ての露呈面を覆うように且つ該全ての露呈面に密着するように配置される膜体又は弾性体、及び、該膜体又は該弾性体に圧力を印加する加圧手段を用いる、
    請求項１〜５のいずれか１項記載の電子部品の一括実装方法。
  8. 絶縁層を形成するための未硬化状態の樹脂上に複数の電子部品を載置する載置工程、圧力媒体を介して前記複数の電子部品を同時に加圧する加圧工程、及び、前記樹脂を加熱して硬化させ前記絶縁層を形成する加熱工程を実行する半導体一括固定工程と、
    固定された前記複数の電子部品上に更なる絶縁層を形成する絶縁層形成工程と、
    前記更なる絶縁層上に、前記複数の電子部品と電気的に接続される配線層を形成する配線層形成工程と、
    を備える電子部品内蔵基板の製造方法。
JP2006346822A 2006-12-22 2006-12-22 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法 Pending JP2008159820A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006346822A JP2008159820A (ja) 2006-12-22 2006-12-22 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
US11/987,260 US8544167B2 (en) 2006-12-22 2007-11-28 Collective mounting method of electronic components and manufacturing method of electronic component-embedded substrate
EP07024850A EP1936675A3 (en) 2006-12-22 2007-12-20 Collective mounting method of electronic components and manufacturing method of electronic component-embedded substrate
KR1020070135706A KR20080059098A (ko) 2006-12-22 2007-12-21 전자 부품의 일괄 실장 방법, 및 전자 부품 내장 기판의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006346822A JP2008159820A (ja) 2006-12-22 2006-12-22 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
JP2008159820A true JP2008159820A (ja) 2008-07-10

Family

ID=39125255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346822A Pending JP2008159820A (ja) 2006-12-22 2006-12-22 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法

Country Status (4)

Country Link
US (1) US8544167B2 (ja)
EP (1) EP1936675A3 (ja)
JP (1) JP2008159820A (ja)
KR (1) KR20080059098A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090053954A (ko) * 2006-09-15 2009-05-28 린텍 가부시키가이샤 반도체장치의 제조방법
US8712571B2 (en) * 2009-08-07 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for wireless transmission of diagnostic information
US8378498B2 (en) * 2010-09-09 2013-02-19 International Business Machines Corporation Chip assembly with a coreless substrate employing a patterned adhesive layer
KR101144610B1 (ko) * 2011-08-02 2012-05-11 한국기계연구원 투명 전극의 전도성 메쉬 매설 방법
JP2013157408A (ja) * 2012-01-27 2013-08-15 Nitto Denko Corp 発光ダイオード装置およびその製造方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9396972B2 (en) * 2014-02-11 2016-07-19 Palo Alto Research Center Incorporated Micro-assembly with planarized embedded microelectronic dies
US10068853B2 (en) * 2016-05-05 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US11367626B2 (en) 2017-03-31 2022-06-21 Tdk Corporation Electronic component-incorporating substrate
US10555023B1 (en) * 2017-09-25 2020-02-04 Amazon Technologies, Inc. Personalized recap clips
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
JP7682126B2 (ja) * 2022-04-22 2025-05-23 三菱電機株式会社 半導体装置の製造方法及び成型プレス機

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932932A (en) * 1974-09-16 1976-01-20 International Telephone And Telegraph Corporation Method of making multilayer printed circuit board
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
JPS59191600A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd ホツトプレス
JPH03169029A (ja) 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体装置の実装方法
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JP2944308B2 (ja) 1991-11-08 1999-09-06 三菱電機株式会社 多層プリント基板の製法
US5578159A (en) * 1993-06-29 1996-11-26 Hitachi Techno Engineering Co., Ltd. Hot press for producing multilayer circuit board
JP2707979B2 (ja) 1994-09-16 1998-02-04 日本電気株式会社 ハイブリッドｉｃ及びその製造方法
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP4032317B2 (ja) 1996-08-06 2008-01-16 日立化成工業株式会社 チップ実装法
JP4606685B2 (ja) 1997-11-25 2011-01-05 パナソニック株式会社 回路部品内蔵モジュール
JP3461291B2 (ja) * 1998-08-06 2003-10-27 ヤマウチ株式会社 熱プレスのクッション材用ゴム、熱プレス用クッション材およびプリント基板の製造方法
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6658375B1 (en) * 1999-03-15 2003-12-02 Isola Laminate Systems, Inc. Compensation model and registration simulation apparatus and method for manufacturing of printed circuit boards
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
JP2002164665A (ja) 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 配線板成形用の真空成形装置
JP2002368026A (ja) 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造設備
EP1280196A1 (de) * 2001-07-18 2003-01-29 Abb Research Ltd. Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten
KR100463434B1 (ko) * 2001-12-04 2004-12-23 삼성전기주식회사 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
US20030197285A1 (en) * 2002-04-23 2003-10-23 Kulicke & Soffa Investments, Inc. High density substrate for the packaging of integrated circuits
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
AU2003253425C1 (en) * 2002-08-09 2006-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
TWI305479B (en) * 2006-02-13 2009-01-11 Advanced Semiconductor Eng Method of fabricating substrate with embedded component therein
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板

Also Published As

Publication number Publication date
US8544167B2 (en) 2013-10-01
EP1936675A2 (en) 2008-06-25
US20080211143A1 (en) 2008-09-04
KR20080059098A (ko) 2008-06-26
EP1936675A3 (en) 2010-04-28

Similar Documents

Publication Publication Date Title
JP2008159820A (ja) 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
JP2008159819A (ja) 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4346333B2 (ja) 半導体素子を内蔵した多層回路基板の製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
EP2019574B1 (en) Electronic component-embedded board and method of manufacturing the same
JP2004235323A (ja) 配線基板の製造方法
JP2007158150A (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2004119727A (ja) 回路装置の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP2004006829A (ja) 配線転写シートとその製造方法、および配線基板とその製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2008288388A (ja) 電子部品の実装方法および電子部品内蔵基板の製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
JP4062305B2 (ja) 半導体装置の製造方法
JP2010123632A (ja) 電子部品内蔵配線基板の製造方法
JP2008263234A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2006156435A (ja) 配線基板の製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP2008288387A (ja) 配線構造及び基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817