[go: up one dir, main page]

KR100463434B1 - 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법 - Google Patents

매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR100463434B1
KR100463434B1 KR10-2001-0076218A KR20010076218A KR100463434B1 KR 100463434 B1 KR100463434 B1 KR 100463434B1 KR 20010076218 A KR20010076218 A KR 20010076218A KR 100463434 B1 KR100463434 B1 KR 100463434B1
Authority
KR
South Korea
Prior art keywords
resistor
circuit board
printed circuit
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0076218A
Other languages
English (en)
Other versions
KR20030046552A (ko
Inventor
박건양
강장규
이석규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2001-0076218A priority Critical patent/KR100463434B1/ko
Priority to US10/097,406 priority patent/US20030150101A1/en
Priority to CNB021088004A priority patent/CN1191744C/zh
Publication of KR20030046552A publication Critical patent/KR20030046552A/ko
Application granted granted Critical
Publication of KR100463434B1 publication Critical patent/KR100463434B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/24—Conductive material dispersed in non-conductive organic material the conductive material comprising carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/0652—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component containing carbon or carbides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 매립된 레지스터(buried resistor or embedded resistor)를 갖는 인쇄회로기판(PCB) 및 이를 제조하는 방법에 관한 것으로, 수지계 절연성 기판; 상기 기판의 외층에 형성된 회로패턴; 상기 기판의 외층에 일정한 패턴으로 형성되어 일정한 간격을 두고 상호 격치되어 있는 적어도 한 쌍의 레지스터 단자로서 상기 레지스터 단자는 금속 패드 및 상기 금속 패드 상에 형성된 전도성 보호층을 포함하는 레지스터 단자; 상기 레지스터 단자 사이에 형성되어 상기 각각의 레지스터 단자에 전기적으로 연결되는 후막 레지스터; 및 상기 레지스터 및 레지스터 단자를 덮는 일액성 수지로 형성되는 오버 코팅층을 포함하는 것을 특징으로 한다. 또한, 레지스터에 원하는 저항값을 부여하기 위하여 레지스터에 레이저 트리밍 홈을 형성할 수 있다. 본 발명에 의하여 제공되는, 매립된 레지스터를 갖는 인쇄회로기판은 외부환경에 의한 저항값의 변화를 최소화할 수 있는 장점을 갖는다.

Description

매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법{Printed Circuit Board with Buried Resistors and Manufacturing Method Thereof}
본 발명은 매립된 레지스터(buried resistor or embedded resistor)를 갖는 인쇄회로기판(PCB) 및 이를 제조하는 방법에 관한 것이다. 보다 구체적으로, 본발명은 원하는 저항값을 정확히 구현할 수 있고, 외부환경에 의한 저항값의 변화를 최소화할 수 있는, 고분자 후막 형태의 레지스터가 매립된 인쇄회로기판 및 이를 제조하는 방법에 관한 것이다.
인쇄회로기판은 전자회로의 부품을 장착하는 기판으로서 판상에서 대부분의 배선이 인쇄방법에 의하여 형성되어 있고, 특정한 회로설계에 따라 부품이 실장되고 결선되어 있다. 일반적으로, 전자회로에 있어서 다수의 부품들이 칩 형태로 결합되어 있으며, 각각의 부품간의 신호결합(예를 들면, IC 간의 신호전달, 외부 신호 입출력 등)을 위하여 별개의 칩 레지스터(discrete chip resistor)가 회로기판의 표면상에 직접 실장되어 있다. 그러나, 별개의 칩 레지스터의 사용으로는 전자신호처리의 고속화에 따른 고밀도 실장을 요구하는 기술적 추세에 부응하는데 한계가 있었고, 신뢰성 향상에도 문제가 있었다.
상기 문제점을 해결하기 위하여, 새로운 재료 또는 물질 및 공정을 이용하여 전술한 별개의 칩 레지스터의 역할을 대체하는 방법이 제시되었다. 이러한 매립된 레지스터를 갖는 인쇄회로기판은 기판 자체의 내부 또는 외부에 수동소자인 레지스터가 묻혀 있는 형태로서 기판자체의 크기에 관계없으며, 수동소자가 기판의 부분으로 통합되어 있는 형태이다. 즉, 수동소자가 기판의 일부분으로 포함되어 있기 때문에 별개의 칩 레지스터를 기판의 표면에 실장하거나 연결할 필요가 없는 특징을 갖는다. 따라서, 상기 별개의 수동소자가 차지하고 있던 공간을 다른 부품용으로 이용하여 고집적의 실장면적을 확보할 수 있으며, 인쇄회로기판의 크기를 더욱 감소시켜 전자기기의 소형화 추세에도 부응할 수 있고, 솔더 조인트(solder joint)의 제거, 열 또는 기계적 충격 및 진동에 영향을 받지 않는 점등을 고려하면 신뢰성을 요하는 기기에 적합한 장점을 갖는다.
이처럼, 매립된 레지스터를 형성하기 위하여 다양한 공정이 개발되어 왔으며, 현재 상용화된 방법은 다음과 같다.
첫째, 세라믹 레지스터 페이스트를 도포하고 소성하여 구현하는 세라믹 후막 형태의 레지스터(thick film typed resistor)를 형성하는 기술이 있다. 상기 기술은 통상 세라믹 레지스터 페이스트를 기판의 표면에 도포하고, 약 850∼900℃의 고온에서 소성한 다음, 스크린 프린팅에 의하여 상기 레지스터를 보호하기 위한 유리층을 도포한 후에 재소성하는 과정으로 이루어진다. 이러한 세라믹 레지스터의 구현기술은 미국특허번호 제5,510,594호에 구체적으로 개시되어 있다. 상기 특허에서는 알루미나와 같은 전기적으로 절연된 물질로 제조된 기판(substrate) 상에 은을 함유하는 전도성 물질로 제조된 전극을 형성한 후에 서어밋(cermet)과 같은 저항물질로 제조된 후막 레지스터를 상기 전극과 전기적으로 연결되도록 형성하고, 레이저 트리밍(laser trimming)을 통하여 원하는 저항값을 구현하고, 그리고 상기 전극 및 레지스터를 보호하기 위한 절연성의 보호 필름을 형성하고 있다. 그러나, 상기 기술은 세라믹 기판에 적용되는 것으로서 본 발명과 같이 에폭시-글라스, 폴리이미드 등의 수지계 기판에 직접적으로 적용하기는 곤란하다.
둘째, 인쇄회로기판 내부에 저항특성을 갖는 별도의 금속층 또는 금속막을 형성하여 인쇄회로기판의 표면에 실장되던 레지스터를 대체하는 박막 형태의 레지스터(thin film typed resistor)를 구현하는 기술이 있다. 이와 관련하여,Ohmega-Ply®(Ohmega Technologies, Inc.의 상품명)라는 박막의 저항물질을 사용하여 매립된 저항을 갖는 인쇄회로기판의 제조방법이 이미 상용화된 바 있다. 예를 들면, 미국특허번호 제4,892,776호에서 개시하고 있는 지지층(support layer); 니켈-포스포로스(Nickel-Phosporous) 조성을 갖고, 상기 지지층과 결합된 적어도 하나의 저항층(resistant layer); 및 상기 저항층에 결합된 전도층(conductive layer)으로 이루어지는 저항물질을 사용하고, 사진석판술(photolithographic process)을 통하여 매립된 레지스터를 갖는 인쇄회로기판을 제조할 수 있다. 상기 방법은 기판의 내부에 응용되는 기술로서 절연체로 저항체가 보호되므로 외부 환경에 의한 영향을 방지하기 위하여 별도의 공법을 필요로 하지 않는다.
셋째, 기판 상에 고분자계 레지스터 페이스트를 도포하고 열건조(경화)시키는 고분자 후막 형태의 레지스터를 구현하는 기술이 있다. 상기 기술은 기판의 내층에 도포하는 내장형 및 최외층에 페이스트를 도포하는 외장형으로 구분된다.
이러한 내장형 기술과 관련한 선행기술은 예를 들면, EP 0 569 801 A1 및 일본 특개평 6-61651호에 개시되어 있다. 즉, 상기 기술에 따르면 레지스터는 양측면 상에 도체선로가 구비된 인쇄회로기판의 내층에 프린팅에 의하여 후막상으로 형성되고 표면실장소자(SMD)가 외층 상에 실장되며, 상기 인쇄회로기판이 유전물질로 이루어진 중간층 상에서 상기 내층이 상호 마주보면서 프레스되어 있다. 상기 내장형 기술은 기판 내부에 레지스터가 형성되어 외부 환경에 의한 영향을 억제하기 위한 별도의 레지스터 보호층을 필요로 하지 않는다. 그러나, 레지스터의 저항값의 예측성(predictability) 및 허용한계(tolerance limitation)의 조절에 있어서는 불리하다.
한편, 외장형 기술의 경우, 저항특성을 갖는 고분자를 사용하여 스크린 프린팅을 통하여 기판산상에 도포한 후에 솔더 마스크(또는 솔더 레지스트)를 인쇄하여 고분자 레지스터를 보호하는 방법이다.
도 1a 내지 도 1e는 매립된 레지스터를 갖는 인쇄회로기판을 제조하는 종래기술의 공정을 순차적으로 도시하는 도면이다.
먼저 도 1a와 같이 기판(1)에 도전층(구리 박막)을 형성한 다음, 상기 도전층이 형성된 기판(1)의 최외층 상에 포토레지스트 필름 또는 드라이 필름 층(3, 3')을 형성시키고, 노광(exposure), 현상(development), 구리 에칭(copper etching) 과정을 통하여 특정 패턴의 도체 선로(2, 2')를 형성시킨다(제1 단계).
제1 단계에서 에칭 레지스트로 사용된 드라이 필름(3, 3')을 스트리핑하여 도 도 1b와 같이 일정한 간격에 의하여 상호 격치되는 구리 단자(copper termination; 2, 2')를 형성한다(제2 단계).
그 다음, 카본계 레지스터 페이스트(5)를 상기 구리 단자(2, 2') 사이에 스퀴즈 블레이드(4) 등을 사용하여 도 1c와 같이 스크린 프린팅한다(제3 단계). 여기서, 스퀴즈 블레이드(4)를 이용하여 카본계 레지스터 페이스트(5)를 밀어서 기판 상에 레지스터를 형성한다. 이때, 상기 레지스터 페이스트는 전형적으로 카본 블랙과 같은 절연물질이 열경화성의 유기 전색제(vehicle) 또는 고분자 매트릭스 성분으로 이루어진다.
상기 과정에서, 레지스터 페이스트를 도포한 후에는 약 150∼250℃에서 가열 건조하여 열경화시키고, 도 1d와 같이 형성된 후막 레지스터(6)는 상기 각각의 구리 단자(2, 2')와 전기적으로 연결된다(제4 단계).
그 다음, 도 1e와 같이 기판에 형성된 후막 레지스터(6)의 상부에 솔더 마스크 잉크(solder mask ink 또는 PSR ink; 7)를 사용하여 솔더 마스크 층(7)을 형성시킴으로써 외부환경에 의한 손상(물리적, 화학적 손상, 습기 또는 온도에 의한 저항특성의 변화)을 방지하도록 한다(제5 단계). 이때, 전형적인 솔더 마스크 층(7)은 에테르 계통 또는 아세테이트 계통의 용매를 사용하고, 산무수물 변성 에폭시 아크릴레이트(자외선 경화형 수지) 및 크레졸 노볼락형 에폭시 수지 또는 이소시아누레이트 에폭시 수지(열경화형 수지)로 이루어지는 바인더 또는 매트릭스 성분; 바륨 설페이트(barium sulfate), 탈크(talc), 실리카(silica) 등을 단독 또는 혼용한 무기질 필러; 및 2 관능성 이상의 아크릴 모노머 및 디시안디아미이드(dicyandiamide) 또는 멜라민(melamine) 계통의 경화제 성분을 포함하고 레벨링제, 소포제, 분산제 등의 첨가제, 자외선 경화 촉매, 안료 등을 추가적으로 함유하고 있다.
그러나, 상기 언급된 외장형 기술의 경우, 제2 단계와 제3 단계 사이의 공정지연으로 인하여 노출된 구리 단자가 외부환경에 의하여 쉽게 산화되고, 이처럼 산화된 단자 상에 다시 액상의 레지스터 페이스트가 도포되고 건조되면 구리 산화가 촉진된다. 따라서, 레지스터와 단자의 계면에서의 접착력이 저하되어 저항값이 상승하는 문제점이 발생한다. 상기와 같은 흡습에 의한 저항상승을 고려하여 미리 레지스터의 저항값을 작게 조절하는 방안도 시도되고 있으나 양산에는 부적합하다.
또한, 세라믹 인쇄회로기판의 경우, 일반적으로 기판의 크기가 10×10㎝ 이상을 초과하는 예는 거의 없으나 플라스틱계 인쇄회로기판은 통상적으로 50×60㎝ 정도의 판넬(panel) 크기이므로 레지스터 페이스트를 기판 상에 도포하면 동일 판넬 내에서 위치별로 레지스터 페이스트의 두께가 불균일하게 인쇄되는 경향이 있으며, 이러한 두께의 불균일성은 저항값의 불균일 현상을 유발하여 제품의 신뢰성을 저하시키는 요인이 되고 있다. 보다 구체적으로, 레지스터의 저항값은 하기 수학식 1에 의하여 계산될 수 있다:
R(저항값)=R(쉬트 비저항)×(레지스터 길이)/(레지스터 폭×레지스터 두께)
상기 수학식 1에서 알 수 있듯이, 레지스터의 두께가 증가하면 저항값은 감소하게되는데 실제 인쇄공정에 있어서 판넬 상에 일정한 두께로 인쇄하는 것은 인쇄제판, 인쇄기와 같은 설비 자체의 인쇄편차(tolerance)로 인하여 균일한 저항값을 구현하기 곤란하다. 이와 관련하여, 미국특허번호 제5,510,594호에서 개시하는 바와 같이, 레이저 트리밍을 통하여 원하는 저항값을 구현하는 방안도 고려될 수 있다. 그러나, 상기 특허의 경우, 전술한 바와 같이 기판의 재질이 세라믹으로 구성되어 있기 때문에 레이저 트리밍 과정이 비교적 용이하고 원하는 저항값을 구현할 수 있는 반면, 보다 넓은 면적 및 플라스틱 재질을 갖는 인쇄회로기판의 경우에는 레이저 트리밍의 정확성 면에서 문제가 있고, 레이저 열에 의하여 저항값이 변동되기 때문에 실제 인쇄회로기판에 적용되기는 곤란하였다.
이외에도, 종래의 인쇄회로기판에 있어서 사용된 솔더 마스크(또는 솔더 레지스트) 잉크의 경우에는 고분자량의 바인더를 적용하여 도막의 외관이 우수한 장점은 있으나 2액성 용매 타입으로서 사용에 번거롭고, 경화공정이 길며, 특히 용매를 함유하고 있어 하부도막(레지스터 페이스트)에 영향을 주게 된다. 즉, 솔더 마스크 잉크가 최종 건조되면서 레지스터가 흡습함에 따라 레지스터의 저항값 변화를 초래하여 최종 신뢰성 테스트 시 목표 저항값에서 크게 벗어나는 단점을 갖고 있다.
전술한 종래기술의 문제점을 고려하여, 외부환경에 의한 저항값의 변화를 최소화할 수 있고, 이와 함께 원하는 저항값을 정확히 구현할 수 있는, 새로운 후막 레지스터가 매립된 인쇄회로기판에 대한 개발이 절실히 요청되고 있다.이에 따라, 본발명은 상기한 바와 같은 종래기술의 문제점을 다음과 같이 해결하고자 한다.일반적으로 레지스터 단자로 사용되는 금속, 특히 구리는 인쇄회로기판의 제조과정에서 쉽게 산화되어 레지스터와의 계면접착력 저하에 따른 저항의 상승을 초래하였다. 그러나, 본 발명에서는 금속 단자 상에 전도성 보호층(바람직하게는 Ni/Au 도금층)을 추가적으로 형성함으로써 금속의 산화에 따른 저항값의 변화를 억제할 수 있다.그리고, 종래에는 이액성 솔더 마스크 잉크을 사용한데 반하여, 본 발명은 레지스터 단자 및 레지스터의 보호를 위한 오버 코팅층으로 일액성 열경화성 잉크를 사용함으로써 외부 환경에 의한 영향(흡습 및 물리적, 화학적 손상)에 의한 저항값의 변화를 감소시켜 신뢰성을 향상시킨다.또한, 본 발명은 선택적으로 레지스터에 레이저 트리밍 홈을 형성함으로써 균일한 저항값을 구현할 수 있다. 즉, 플라스틱계 인쇄회로기판에 있어서 스크린 프린팅에 의하여 형성된 레지스터의 저항값이 불균일한 경우, 레이저 트리밍을 통하여 목표 저항값에 맞출 수 있다.
따라서, 본 발명의 목적은 외부환경에 의한 저항값의 변화를 최소화할 수 있는, 매립된 레지스터를 갖는 인쇄회로기판을 제공하는 것이다.
본 발명의 다른 목적은 원하는 저항값이 정확히 구현될 수 있는, 매립된 레지스터를 갖는 인쇄회로기판을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 매립된 레지스터를 갖는 인쇄회로기판을 제조하는 방법을 제공하는 것이다.
본 발명의 제1 구체예에 따라 제공되는, 매립된 레지스터를 갖는 인쇄회로기판은,
수지계 절연성 기판;
상기 기판의 외층에 형성된 회로패턴;
상기 기판의 외층에 일정한 패턴으로 형성되어 일정한 간격을 두고 상호 격치되어 있는 적어도 한 쌍의 레지스터 단자로서 상기 레지스터 단자는 금속 패드 및 상기 금속 패드 상에 형성된 전도성 보호층을 포함하는 레지스터 단자;
상기 레지스터 단자 사이에 형성되어 상기 각각의 레지스터 단자에 전기적으로 연결되는 후막 레지스터; 및
상기 레지스터 및 레지스터 단자를 덮는 일액성 수지로 형성되는 오버 코팅층을 포함하는 것을 특징으로 하며, 원하는 저항값을 구현하기 위하여 레이저 트리밍에 의하여 상기 레지스터에 홈을 형성할 수 있다.
본 발명의 제2 구체예에 따라 제공되는, 매립된 레지스터를 갖는 인쇄회로기판의 제조방법은,
a) 수지계 절연성 기판 상에 회로 패턴과 함께 일정한 간격을 두고 격치되어 있는 적어도 한 쌍의 패턴화된 레지스터 금속 패드를 형성하는 단계;
b) 상기 레지스터 금속 패드가 형성된 기판을 덮기 위하여 솔더 마스크 층을 형성하는 단계;
c) 상기 레지스터 금속 패드 및 그 사이의 간격에 의하여 경계가 정하여지는 솔더 마스크 개방부를 형성하기 위하여 상기 솔더 마스크 층을 부분적으로 박리하는 단계;
d) 상기 솔더 마스크 개방부에 의하여 노출되는 상기 레지스터 금속 패드 상에 전도성 보호층을 형성하여 레지스터 단자를 형성하는 단계;
e) 상기 레지스터 단자 사이에 후막 레지스터를 형성하여 상기 레지스터를상기 각각의 레지스터 단자에 전기적으로 연결시키는 단계; 및
f) 상기 레지스터 및 레지스터 단자를 덮도록 상기 기판 상에 일액성 잉크로 오버 코팅 층을 형성하는 단계;
를 포함하는 것을 특징으로 한다.
도 1a 내지 도 1e는 매립된 레지스터를 갖는 인쇄회로기판을 제조하는 종래기술의 공정을 순차적으로 도시하는 도면이다.
도 2a 내지 도 2g는 본 발명의 매립된 레지스터를 갖는 인쇄회로기판을 제조하는 일련의 공정의 일 구체예를 도시하는 도면이다.
도 3a는 레이저 트리밍 홈이 형성된 레지스터를 개략적으로 도시하는 단면도이고, 도 3b 내지 도 3d는 각각 더블 컷, L-컷 및 싱글 컷 방식으로 가공된 레지스터의 구체예를 개략적으로 도시하는 평면도이다.
도 4a 및 도 4b는 각각 본 발명의 일 구체예에 따라 레이저 트리밍에 의하여 레지스터에 제1 홈 및 제2 홈을 형성하는 각각의 공정을 구분하여 평면적으로 도시하는 도면이다.
본 발명은 첨부된 도면을 참고로 하여 하기의 설명에 따라 모두 달성될 수 있다.
도 2a 내지 도 2g는 본 발명에 따라 매립된 레지스터를 갖는 인쇄회로기판을 제조하는 일련의 공정의 구체예를 도시하는 도면이다.
본 발명에서 사용된 기판(101)은 절연특성을 갖는 것으로서, 유리섬유 상에 에폭시수지가 코팅된 에폭시-글라스, 폴리이미드, 시아네이트 에스테르, 비스말레이미드-트리아진(BT), 폴리테트라플루오로에틸렌계 절연체 등이 사용될 수 있으며, 당업계에서 인쇄회로기판(PCB)의 기판 층으로 사용 가능한 성분이라면 특별한 제한 없이 사용될 수 있다.
본 발명의 제1 단계는 도 2a와 같이 상기 기판(101) 상에 일정한 패턴의 금속층, 예를 들면 구리층(bare copper)과 같은 전도성 금속층을 형성하는 단계이다. 상기와 같이 기판 상에 패턴화된 금속층은 당업계에서 널리 알려져 있는 일반적인 PCB 제조공정을 통하여 형성될 수 있으며, 특히 사진식각공정이 바람직하다. 상기 방법의 전형적인 예는 기판 상에 금속층을 무전해도금시킨 후에 전해도금시켜 금속층을 형성시킨 후에 드라이 필름(dry film) 또는 포토 레지스트를 상기 금속층 상에 적용하고 노광 및 현상을 거쳐 원하지 않는 금속층 부분을 에칭한 후에 에칭 레지스트로 작용한 잔존 드라이 필름을 제거한다. 이에 따라, 상기 기판(101)의 외층상에 회로패턴(102, 102')과 함께 일정한 간격으로 격치되어 있는 특히 적어도 한 쌍의 패턴화된 레지스터 금속 패드(103, 103'), 바람직하게는 구리 패드가 18∼45㎛의 두께를 갖도록 형성된다.
도 2b에서는 상기와 같이 패턴화된 금속층을 보호하고, 차후의 전도성 보호층의 형성과정에서 수반되는 도금에 대한 레지스트 역할을 하는 솔더 마스크(solder mask)가 형성된다. 상기와 같이 형성된 솔더 마스크 층(104)은 기판(101) 및 구리층(102, 102', 103, 103')을 충분히 덮을 수 있는 정도의 두께, 바람직하게는 약 30∼40㎛를 갖도록 도포되며, 종래 기술에서 사용된 PSR 잉크(즉, 이액성 잉크)를 사용할 수 있다(제2 단계).
도 2c에서는 상기 솔더 마스크 층(104)에 드라이 필름을 적용하고, 노광 및 현상 과정을 거쳐 상기 한 쌍의 레지스터 금속 패드 및 그 사이의 기판을 덮고 있는 솔더 마스크 층을 박리함으로써 솔더 마스크 개방부(solder mask opening; 105)를 형성한다(제3 단계).
도 2d에서는 상기와 같이 형성된 솔더 마스크 개방부(105)를 통하여 노출되어 있는 한 쌍의 레지스터 금속 패드 상에 전도성 보호층을 형성하여 레지스터 단자를 형성한다(제4 단계). 이때, 상기 전도성 보호층(106, 106')은 바람직하게는 니켈 및 금을 순차적으로 도금시킨 것으로, 무전해도금법(electroless plating)을 사용하는 것이 바람직하며, 이때 니켈 도금층의 두께는 약 3∼5㎛, 그리고 금 도금층의 두께는 약 0.05∼0.08㎛가 바람직하다. 상기와 같이 형성된 레지스터 단자에 의하여 레지스터의 전기적 길이(electrical length)가 결정된다. 이처럼, 본 발명에서는 금속층 상에 전도성 보호층(바람직하게는, Ni/Au 도금층)을 추가적으로 형성함으로써 금속층의 패턴화 단계와 후술하는 레지스터 도포 단계 사이에서 주위의 습기 및 환경에 의하여 금속이 산화되는 문제점을 효과적으로 방지할 수 있다. 특히, 레지스터 구리패드 상에 전도성 보호층으로 금을 직접 도금하는 것은 그 표면특성상 곤란하다. 따라서, 상기의 경우에는 니켈 층을 먼저 레지스터 구리패드 상에 도금한 후에 금을 도금함으로써 Cu/Ni/Au인 레지스터 단자를 형성하는 것이 바람직하다.
도 2e에서는 상기 레지스터 단자 각각에 전기적으로 연결되도록 레지스터 단자 사이에 후막 레지스터(107)가 형성되며, 이때 상기 레지스터는 상기 레지스터 단자를 부분적으로 덮으면서 형성되는 것이 바람직하다(제5 단계). 상기 레지스터의 형성 단계는 예를 들면 레지스터 페이스트, 바람직하게는 카본계 레지스터 페이스트를 스크린 프린팅한 다음 열경화시킴으로써 수행된다. 상기 카본계 레지스터(107)는 필러 입자가 수지 내에 분산되어 있으며, 원하는 쉬트 비저항(sheet resistivity)을 달성하도록 필러의 함량과 수지의 함량이 조절된다. 본 발명에서 사용 가능한 레지스터 페이스트의 예시적인 조성을 하기 표 1에 나타내었다.
카본계 레지스터페이스트 타입 타입-Ⅰ 타입-Ⅱ 타입-Ⅲ
수지 고체 BPA1)/에폭시 페놀/비닐 에폭시/아크릴
필러 Ag/Graphite/Carbon Au/Talc/Carbon Pd/Graphite/Carbon
필러함량(중량%) 20∼30/10∼20/2.5∼5 1∼3/20∼30/4∼8 1∼2/10∼25/5∼10
용매 에탄올 부탄올 에탄올
점도 700 ps 500 ps 800 ps
저장기간 6개월 3개월 3개월
1): 비스페놀-A
본 발명에 있어서, 전술한 레지스터 페이스트를 기판 상에 스크린 프린팅하는 방법은 당업계에서 일반적으로 알려져 있다. 예를 들면, 스크린 마스크로서 개구(aperture)를 갖는 주형(template)을 레지스터 단자가 형성된 기판의 표면에 근접하게 위치시킨 후에 상기 마스크를 레지스터 페이스트로 충진시킨다. 그 다음, 스퀴즈 블레이드 등을 사용하여 상기 마스크의 개구를 통하여 상기 기판의 표면상으로 가압한다. 이처럼, 스크린 프린팅된 레지스터 페이스트는 사용가능한 각각의 페이스트의 경화에 적합한 온도(약 150∼250℃)에서 열 경화시킴으로써 바람직하게는 약 15∼40㎛의 두께를 갖는 후막 레지스터(107)를 형성할 수 있다.
전술한 바와 같이, 종래의 수지계 인쇄회로기판의 경우 스크린 프린팅된 레지스터의 저항값이 균일하지 않아 실제 제품에 적용 시 불량률이 높은 문제점을 갖고 있다. 본 발명의 다른 구체예에 따르면, 상기 문제점을 해결하기 위하여 후술하는 레이저 트리밍 기술을 선택적으로 이용함으로써 원하는 균일한 저항값을 얻을 수 있도록 한다.
도 2f에서는 전술한 바와 같이 형성된 레지스터의 저항값을 목표 저항값에맞추기 위하여 추가할 수 있는 레이저 트리밍 홈의 형성 단계가 도시되어 있다(제6 단계).
상기 과정에서 유용한 레이저 원(source)으로는 UV 레이저, IR 레이저 등을 사용하며, 레이저 스팟 사이즈(laser spot size)는 약 30∼50㎛이다. 일반적으로 레이저 커팅 방식으로는 더블 컷(double cut), 싱글 컷(single cut), 및 L-컷(L-cut) 방식이 알려져 있다. 일반적으로, 레이저 트리밍 과정을 통하여 홈 또는 그루브를 형성할 경우, 레지스터의 저항값은 증가하게 되므로, 레이저 트리밍 단계를 공정 중에 포함할 경우에는 전단계에서 목표 저항값에 미달하도록 레지스터를 형성하는 것이 바람직하다.
도 3a는 레이저 트리밍된 레지스터를 개략적으로 도시하는 단면도이고, 도 3b 내지 도 3d는 각각 더블 컷, L-컷 및 싱글 컷 방식으로 가공된 레지스터의 구체예를 개략적으로 도시하는 평면도이다.
상기 레이저 트리밍 홈을 형성하는 방식은 정확한 저항값을 구현할 수 있다면 특별히 한정되는 것은 아니다. 그러나, 카본계 페이스트 레지스터를 사용하는 경우, 도 3c와 같이 L-컷 방식으로 레이저 트리밍하면 원하는 목표 저항값을 초과할 수 있으며, 도 3d와 같이 싱글 컷 방식으로 가공할 경우에는 트리밍 분해능(resolution)이 저하될 가능성이 있다. 즉, 통상적으로 세라믹 레지스터의 경우, 대부분이 결정 구조인 무기 재질로 형성되어 있기 때문에 레이저 트리밍 과정에서 온도에 의한 영향이 적으나 카본 페이스트 레이지스터의 경우 유기성분으로 이루어져 있기 때문에 레이저 트리밍 과정에서 온도에 의한 영향이 크다. 이러한이유로, 싱글 컷 또는 L-컷으로 레이저 트리밍할 경우 원하는 목표 저항값으로 트리밍한 후에도 실제 레지스터의 저항값이 목표 저항값을 초과할 가능성이 있다. 따라서, 본 발명에 있어서 도 3b와 같이 더블 컷 방식으로 레이저 트리밍하는 것이 가장 바람직하다.
도 4a 및 도 4b는 각각 더블 컷 방식에 따라 레이저 트리밍에 의하여 레지스터에 제1 홈 및 제2 홈을 형성하는 각각의 공정을 구분하여 평면적으로 도시하는 도면이다.
상기 도 4a에서는, 예를 들면 레지스터의 목표 저항값이 10Ω이고 8개의 레지스터가 판넬 상에 있을 때, 1 단계로서 제1 레지스터를 1회 싱글 컷(제1 홈; 108)하여 목표 저항값보다 약간 낮은 저항값까지 트리밍하여 약 9.5Ω로 조절한 다음, 이와 동일한 방법으로 제2 내지 제8 레지스터를 싱글 컷하여 모두 약 9.5Ω로 조절한다. 이때, 상기 제1 홈은 상기 레지스터 폭의 일부를 관통하도록 형성되도록 하는 것이 바람직하다. 또한, 저항값 고정 효과를 향상시키기 위하여 도 2f와 같이 상기 제1 홈(108)이 레지스터 하부면의 기판으로 연장되도록 레이저 트리밍하는 것이 보다 바람직하다.
그 다음, 도 4b에서 도시된 바와 같이, 2 단계에서는 제1 홈(108)이 형성된 모든 레지스터를 다시 제1 레지스터로부터 싱글 컷하여 제2 홈(108')을 순서대로 레이저 트리밍함으로써 판넬 상의 모든 레지스터의 저항값을 목표 저항값인 10Ω으로 조절할 수 있다. 상기 방법은 시간 간격을 두고 레지스터를 2번 싱글 컷하므로 더블 컷 방식에 해당된다.
이처럼, 더블 컷 방식은 시간 간격을 두고 하나의 레지스터를 트리밍하기 때문에 레이저 열에 의한 저항값의 변동을 최소화할 수 있는 장점을 갖는다.
도 2g에서는 레지스터(레이저 트리밍 홈을 형성한 경우에는 레이저 트리밍된 레지스터) 및 노출된 레지스터 단자를 외부 환경으로부터 보호하기 위하여 레지스터의 표면을 흡습성이 적고 내열성 및 내충격성이 우수한 일액성 잉크 재질의 오버 코팅층(109)을 형성하는 단계가 도시되어 있다(제8 단계).
본 발명에 있어서, 바람직한 오버 코팅층 형성용 잉크는 바람직하게는 일액성 열경화성 잉크로서 에폭시계 열경화형 수지 약 30∼40 중량%, 열경화형 경화제 약 3∼5 중량% 및 실리카 등의 무기질 필러 약 50∼60 중량%를 주성분으로 포함하고, 경화촉매, 안료, 기타 첨가제(레벨링제, 소포제, 분산제)가 첨가된 일액성 열경화성 잉크이다. 이러한 오버 코팅용 잉크는 열경화만으로 우수한 도막특성을 얻을 수 있으므로 경화공정이 짧고, 이액성 잉크에 비하여 용매의 함량이 적기 때문에 하부도막에 영향이 적다. 특히, 전술한 레이저 트리밍 홈을 형성하는 경우, 종래에 알려진 이액성 잉크를 사용하면 흡습 및 저항값의 변화가 보다 촉진될 수 있으므로 일액성 잉크를 사용하는 것이 중요하다.
본 발명에서 바람직하게 사용되는 일액성 열경화성 잉크의 대표적인 조성은 하기 표 2에 나타내었다.
성분 조성 비고
메인 바인더 EPA형 액상 에폭시수지 30 중량%에폭시형 반응성 희삭제 9 중량% 열경화형 수지
경화제 디시안디아미드 3 중량% 열경화형 경화제
촉매 변성 폴리아민 1 중량% 경화촉매
필러 실리카 2종 혼용 55 중량% 강도 및 흡습 조절
안료 프탈로시아닌 그린 0.5 중량% 색상
첨가제 레벨링제, 소포제 및 분산제 1.5 중량% 도막상태 및 작업성 개선
상기 표 2에서 메인 바인더로 사용되는 EPA형 액상 에폭시 수지의 예시적인 구조는 하기 화학식 1과 같다.
상기 식에서는 m은 1이하로서 중합도가 거의 없는 단량체(monomer) 상태이다.
이때, 오버 코팅층(109)은 상기 레이저 트리밍된 레지스터 및 부분적으로 노출된 레지스터 단자를 덮도록(바람직하게는 약 15∼25㎛의 두께) 일액성 잉크를 스크린 프린팅에 의하여 도포한 다음 약 150∼170℃에서 열경화시킴으로써 형성되며, 상기 레이저 트리밍된 레지스터 및 레지스터 단자를 보호하여 외부 환경의 영향을 최대한 배제할 수 있다.
전술한 바와 같이, 본 발명은 다음과 같이 3가지 면에서 장점을 갖는다.
첫째, 일반적으로 레지스터 단자로 사용되는 금속, 특히 구리는 인쇄회로기판의 제조과정에서 쉽게 산화되어 레지스터와의 계면접착력 저하에 따른 저항의 상승을 초래한다. 그러나, 본 발명에서는 금속 단자 상에 전도성 보호층(바람직하게는 Ni/Au 도금층)을 추가적으로 형성함으로써 하기의 테스트 결과와 같이 금속의 산화에 따른 저항값의 변화를 억제할 수 있다.
레지스터 단자로서 Cu 단자 및 Cu/Ni/Au 단자를 각각 사용한 경우의 온도 사이클 테스트(temperature cycle test), 항온항습 테스트(temperature humidity test), 및 적외선 리플로우 테스트(IR Reflow test) 결과를 하기 표 3 내지 표 5에 나타내었다.
온도 사이클 테스트의 경우, 1 단계(-65℃에서 30분), 2 단계(25℃에서 15분), 3 단계(125℃에서 30분) 및 4 단계(25℃에서 15분)로 이루어지는 순서를 반복하여 100 사이클로 반복테스트 하였다.
항온항습 테스트의 경우, 샘플을 1기압, 85℃, 85%의 상대습도 분위기의 밀폐된 실험기 내에 넣고 168시간 동안 테스트를 진행하였다.
적외선 리플로우 테스트는 1 단계(150℃에서 50초), 2 단계(190℃에서 50초), 3 단계(245℃에서 50초) 및 4 단계(90℃에서 50초)의 조건으로 적외선 리플로우 1회를 진행하고 다시 1회 리플로우 샘플을 동일한 조건으로 2회 테스트하였다.
온도 사이클 테스트
Cu 단자 Cu/Ni/Au 단자
T.C 전 T.C 후 T.C 전 T.C 후
평균저항값(Ω) 10.15 11.69 9.86 9.75
평균저항값 변화율(%) +15.18 -1.32
항온항습 테스트
Cu 단자 Cu/Ni/Au 단자
T.H 전 T.H 후 T.H 전 T.H 후
평균저항값(Ω) 10.34 16.18 10.02 10.31
평균저항값 변화율(%) +56.43 +2.29
적외선 리플로우 테스트
Cu 단자 Cu/Ni/Au 단자
IR 전 IR 1회 IR 2회 IR 전 IR 2회 IR 3회
평균저항값(Ω) 10.17 10.41 10.65 10.20 10.17 10.15
평균저항값 변화율(%) 기준 +2.36 +4.72 기준 -0.29 -0.49
둘째, 레지스터 단자 및 레지스터의 보호를 위한 오버 코팅층으로 일액성 잉크를 사용함으로써 외부 환경에 의한 영향(흡습 및 물리적, 화학적 손상)에 의한 저항값의 변화를 감소시켜 신뢰성을 향상시킬 수 있다.
종래의 이액성 솔더 마스크 잉크 및 본 발명에서 사용가능한 일액성 열경화성 잉크를 각각 사용한 경우의 온도 사이클 테스트, 항온항습 테스트 및 적외선 리플로우 테스트 결과를 하기 표 6 내지 표 8에 나타내었다.
온도 사이클 테스트
솔더 마스크 잉크 일액성 열경화성 잉크
T.C 전 T.C 후 T.C 전 T.C 후
평균저항값(Ω) 4.7 4.9 4.9 4.9
평균저항값 변화율(%) +4.3 0.0
항온항습 테스트
솔더 마스크 잉크 일액성 열경화성 잉크
T.H 전 T.H 후 T.H 전 T.H 후
평균저항값(Ω) 4.6 4.9 4.6 4.8
평균저항값 변화율(%) +6.5 +4.3
적외선 리플로우 테스트
솔더 마스크 잉크 일액성 열경화성 잉크
IR 전 IR 1회 IR 2회 IR 전 IR 1회 IR 2회
평균저항값(Ω) 5.0 5.0 5.0 5.0 5.0 5.0
평균저항값 변화율(%) 기준 0.0 0.0 기준 0.0 0.0
셋째, 선택적으로 레지스터에 레이저 트리밍 홈을 형성함으로써 균일한 저항값을 구현할 수 있다. 즉, 플라스틱계 인쇄회로기판에 있어서 스크린 프린팅에 의하여 형성된 레지스터의 저항값이 불균일한 경우, 레이저 트리밍을 통하여 목표 저항값에 맞출 수 있다.
본 발명의 매립된 레지스터를 갖는 인쇄회로기판은 외부환경에 의한 저항값의 변화를 최소화할 수 있으며, 그 제조과정에서 레지스터에 레이저 트리밍 홈을 형성할 경우에는 균일하고 정확한 저항값의 구현이 가능하다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (31)

  1. 수지계 절연성 기판;
    상기 기판의 외층에 형성된 회로패턴;
    상기 기판의 외층에 일정한 패턴으로 형성되어 일정한 간격을 두고 상호 격치되어 있는 적어도 한 쌍의 레지스터 단자로서 상기 레지스터 단자는 금속 패드 및 상기 금속 패드 상에 형성된 전도성 보호층을 포함하는 레지스터 단자;
    상기 레지스터 단자 사이에 형성되어 상기 각각의 레지스터 단자에 전기적으로 연결되는 후막 레지스터, 상기 레지스터에 저항값을 조절하기 위한 레이저 트리밍 홈이 형성되어 있음; 및
    상기 레지스터 및 레지스터 단자를 덮는 일액성 열경화성 수지로 형성되는 오버 코팅층;
    을 포함하는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  2. 삭제
  3. 제1항에 있어서, 상기 레이저 트리밍 홈이 제1 홈 및 제2 홈을 포함하는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  4. 제3항에 있어서, 상기 제1 홈이 상기 레지스터 폭의 일부를 관통하는 것을특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  5. 제4항에 있어서, 상기 제1 홈이 상기 레지스터 하부면의 기판으로 연장되어 있는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  6. 제1항에 있어서, 상기 금속 패드가 구리 패드인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  7. 제6항에 있어서, 상기 전도성 보호층이 니켈 및 금의 2중 도금층인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  8. 제7항에 있어서, 상기 오버 코팅층이 일액성 열경화성 수지인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  9. 제1항에 있어서, 상기 인쇄회로기판은 상기 회로패턴을 덮는 솔더 마스크 층을 더 포함하는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  10. 제1항에 있어서, 상기 금속패드의 두께가 18∼45㎛인 것을 특징으로 하는 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  11. 제7항에 있어서, 상기 니켈 및 금 도금층의 두께가 각각 3∼5㎛ 및 0.05∼0.08㎛인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  12. 제1항에 있어서, 상기 레지스터는 필러가 수지 내에 분산되어 있는 카본계 레지스터인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  13. 제1항에 있어서, 상기 레지스터는 15∼40㎛의 두께를 갖는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  14. 제1항에 있어서, 상기 오버 코팅 층의 두께가 15∼25㎛인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판.
  15. a) 수지계 절연성 기판 상에 회로 패턴과 함께 일정한 간격을 두고 격치되어 있는 적어도 한 쌍의 패턴화된 레지스터 금속 패드를 형성하는 단계;
    b) 상기 레지스터 금속 패드가 형성된 기판을 덮기 위하여 솔더 마스크 층을 형성하는 단계;
    c) 상기 레지스터 금속 패드 및 그 사이의 간격에 의하여 경계가 정하여지는 솔더 마스크 개방부를 형성하기 위하여 상기 솔더 마스크 층을 부분적으로 박리하는 단계;
    d) 상기 솔더 마스크 개방부에 의하여 노출되는 상기 레지스터 금속 패드 상에 전도성 보호층을 형성하여 레지스터 단자를 형성하는 단계;
    e) 상기 레지스터 단자 사이에 후막 레지스터를 형성하여 상기 레지스터를 상기 각각의 레지스터 단자에 전기적으로 연결시키고, 상기 레지스터의 저항값을 조절하기 위하여 상기 레지스터에 레이저 트리밍 홈을 형성하는 단계; 및
    f) 상기 레지스터 및 레지스터 단자를 덮도록 상기 기판 상에 일액성 열경화성 잉크로 오버 코팅 층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  16. 제15항에 있어서, 상기 전도성 보호층이 니켈 및 금의 2중 도금층인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  17. 제16항에 있어서, 상기 니켈 및 금의 2중 도금층이 무전해도금에 의하여 형성되는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  18. 제15항에 있어서, 상기 금속 패드가 구리 패드인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  19. 제15항에 있어서, 상기 일액성 잉크가 일액성 열경화성 잉크인 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  20. 제19항에 있어서, 상기 일액성 열경화성 잉크가 에폭시계 열경화형 수지 30∼40 중량%, 열경화형 경화제 3∼5 중량% 및 무기질 필러 50∼60 중량%를 주성분으로 포함하고 있는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  21. 제15항에 있어서, 상기 솔더 마스크 층은 30∼40㎛의 두께로 형성되는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  22. 제15항에 있어서, 상기 금속패드가 18∼45㎛의 두께로 형성되는 것을 특징으로 하는 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  23. 제17항에 있어서, 상기 니켈 및 금 도금층이 각각 3∼5㎛ 및 0.05∼0.08㎛의 두께로 형성되는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  24. 제15항에 있어서, 상기 후막 레지스터는 필러가 수지 내에 분산되어 있는 카본계 레지스터 페이스트를 스크린 프린팅하여 형성되는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  25. 제15항에 있어서, 상기 후막 레지스터가 15∼40㎛의 두께로 형성되는 것을특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  26. 제15항에 있어서, 상기 오버 코팅 층이 15∼25㎛의 두께로 형성되는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  27. 삭제
  28. 제15항에 있어서, 상기 레이저 트리밍 홈은 제1 홈 및 제2 홈을 포함하도록 형성되는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  29. 제28항에 있어서, 상기 제1 홈은 상기 레지스터 폭의 일부를 관통하도록 형성되는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  30. 제29항에 있어서, 상기 제1 홈이 상기 레지스터 하부면의 기판으로 연장되도록 형성되는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
  31. 제15항에 있어서, 상기 f) 단계는 상기 일액성 잉크를 스크린 프린팅에 의하여 도포한 후 150∼170℃에서 열경화시키는 단계로 이루어지는 것을 특징으로 하는 매립된 레지스터를 갖는 인쇄회로기판의 제조방법.
KR10-2001-0076218A 2001-12-04 2001-12-04 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법 Expired - Fee Related KR100463434B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0076218A KR100463434B1 (ko) 2001-12-04 2001-12-04 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법
US10/097,406 US20030150101A1 (en) 2001-12-04 2002-03-15 Printed circuit board with buried resistor and manufacturing method thereof
CNB021088004A CN1191744C (zh) 2001-12-04 2002-04-02 具有隐埋电阻器的印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076218A KR100463434B1 (ko) 2001-12-04 2001-12-04 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20030046552A KR20030046552A (ko) 2003-06-18
KR100463434B1 true KR100463434B1 (ko) 2004-12-23

Family

ID=19716612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0076218A Expired - Fee Related KR100463434B1 (ko) 2001-12-04 2001-12-04 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20030150101A1 (ko)
KR (1) KR100463434B1 (ko)
CN (1) CN1191744C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112567B1 (ko) 2009-03-25 2012-02-16 한국생산기술연구원 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798225B2 (en) * 2002-05-08 2004-09-28 Formfactor, Inc. Tester channel to multiple IC terminals
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
KR100754065B1 (ko) * 2003-11-05 2007-08-31 삼성전기주식회사 매립된 저항을 갖는 인쇄회로기판 제조 방법
AT500807B1 (de) * 2004-01-23 2006-11-15 Austria Tech & System Tech Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement
TWI266568B (en) * 2004-03-08 2006-11-11 Brain Power Co Method for manufacturing embedded thin film resistor on printed circuit board
KR100639063B1 (ko) 2005-07-09 2006-10-30 대덕전자 주식회사 인쇄 회로 기판의 카본 저항체 제조 방법
JP2007067019A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法
KR100763345B1 (ko) * 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
JP4818888B2 (ja) * 2006-11-20 2011-11-16 日本メクトロン株式会社 抵抗素子を内蔵するプリント配線板の製造法
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
KR100845121B1 (ko) * 2006-12-29 2008-07-09 세미텍 주식회사 반도체용 임베디드 회로기판 제조방법 및 그 반도체용임베디드 회로기판
KR100858674B1 (ko) * 2007-06-08 2008-09-16 주식회사 이오테크닉스 레이저를 이용한 저항체의 트리밍방법
KR100903967B1 (ko) * 2007-07-31 2009-06-25 전자부품연구원 폴리머 후막 저항체 형성 방법
DE102007046607A1 (de) * 2007-09-28 2009-04-02 Epcos Ag Elektrisches Vielschichtbauelement sowie Verfahren zur Herstellung eines elektrischen Vielschichtbauelements
US8242876B2 (en) 2008-09-17 2012-08-14 Stmicroelectronics, Inc. Dual thin film precision resistance trimming
FR2942934B1 (fr) * 2009-03-09 2011-10-21 Eurocopter France Procede pour appliquer un produit electriquement conducteur, liquide lors de son application, sur un support afin de relier deux elements electriquement conducteurs.
KR101089840B1 (ko) * 2009-04-01 2011-12-05 삼성전기주식회사 회로 기판 모듈 및 그의 제조 방법
US8400257B2 (en) 2010-08-24 2013-03-19 Stmicroelectronics Pte Ltd Via-less thin film resistor with a dielectric cap
US8436426B2 (en) * 2010-08-24 2013-05-07 Stmicroelectronics Pte Ltd. Multi-layer via-less thin film resistor
US8659085B2 (en) * 2010-08-24 2014-02-25 Stmicroelectronics Pte Ltd. Lateral connection for a via-less thin film resistor
US8927909B2 (en) 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8809861B2 (en) 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
CN102958279B (zh) * 2011-08-23 2016-03-16 北大方正集团有限公司 Pcb的蚀刻方法和pcb在制板
US8981527B2 (en) * 2011-08-23 2015-03-17 United Microelectronics Corp. Resistor and manufacturing method thereof
US8526214B2 (en) 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
CN102573284A (zh) * 2011-12-30 2012-07-11 广东生益科技股份有限公司 柔性灯条板及其制作方法
CN102548238A (zh) * 2011-12-31 2012-07-04 东莞生益电子有限公司 提高pcb板内埋电阻的电阻值精度的方法
US9247649B2 (en) 2013-05-06 2016-01-26 Globalfoundries Inc. Printed circuit boards fabricated using congruent molds
CN104378907B (zh) * 2013-08-12 2017-06-30 富葵精密组件(深圳)有限公司 电路板及其制作方法
US9521752B2 (en) 2014-09-19 2016-12-13 Harris Corporation Method of making an electronic device having a thin film resistor formed on an LCP solder mask and related devices
CN104866814B (zh) * 2015-04-17 2019-09-13 业成科技（成都）有限公司 指纹识别装置及其制造方法
CN105307393B (zh) * 2015-11-13 2017-12-19 惠州市金百泽电路科技有限公司 一种提升导电碳油印制电路板阻值精度的制作工艺
WO2017165525A1 (en) * 2016-03-24 2017-09-28 BOT Home Automation, Inc. Jumpers for pcb design and assembly
EP3242536A1 (fr) * 2016-05-03 2017-11-08 Schott VTF (Societe Par Actions Simplifiee) Panneau comprenant un composant electronique
CN110678942B (zh) * 2017-04-25 2021-10-08 矢崎欧洲有限公司 功率电阻器
CN107743341A (zh) * 2017-09-28 2018-02-27 衢州顺络电路板有限公司 提高内埋电阻信赖性的印制线路板及其制造方法
CN108109795B (zh) * 2017-12-08 2019-12-31 广东风华高新科技股份有限公司 电阻器制造方法及电阻器
CN110099511A (zh) * 2018-01-30 2019-08-06 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN108513438A (zh) * 2018-05-24 2018-09-07 衢州顺络电子有限公司 内置电阻的led灯条电路板及其成型工艺
CN108709107A (zh) * 2018-07-31 2018-10-26 江门黑氪光电科技有限公司 一种采用膜电阻的led灯带
WO2021172262A1 (ja) * 2020-02-26 2021-09-02 日本碍子株式会社 セラミックヒータ及びその製法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880000843A (ko) * 1986-06-27 1988-03-29 케이쓰 디. 슐츠 전달 유체 압력 제어 시스템
JPH053380A (ja) * 1991-06-26 1993-01-08 Nec Corp 厚膜抵抗体，厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路
JPH0548235A (ja) * 1991-08-15 1993-02-26 Omron Corp 回路基板
JPH05109513A (ja) * 1991-10-21 1993-04-30 Matsushita Electric Ind Co Ltd 厚膜抵抗体形成方法
KR950012874U (ko) * 1993-10-30 1995-05-17 인쇄회로기판의 동박패턴 보호구조
JPH0864475A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd 厚膜抵抗と厚膜コンデンサとの複合素子の製造方法
US5510594A (en) * 1993-09-30 1996-04-23 Murata Manufacturing Co., Ltd. Method of manufacturing thick-film circuit component
JPH10107207A (ja) * 1996-09-30 1998-04-24 Denso Corp 厚膜回路基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880000843A (ko) * 1986-06-27 1988-03-29 케이쓰 디. 슐츠 전달 유체 압력 제어 시스템
JPH053380A (ja) * 1991-06-26 1993-01-08 Nec Corp 厚膜抵抗体，厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路
JPH0548235A (ja) * 1991-08-15 1993-02-26 Omron Corp 回路基板
JPH05109513A (ja) * 1991-10-21 1993-04-30 Matsushita Electric Ind Co Ltd 厚膜抵抗体形成方法
US5510594A (en) * 1993-09-30 1996-04-23 Murata Manufacturing Co., Ltd. Method of manufacturing thick-film circuit component
KR950012874U (ko) * 1993-10-30 1995-05-17 인쇄회로기판의 동박패턴 보호구조
JPH0864475A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd 厚膜抵抗と厚膜コンデンサとの複合素子の製造方法
JPH10107207A (ja) * 1996-09-30 1998-04-24 Denso Corp 厚膜回路基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112567B1 (ko) 2009-03-25 2012-02-16 한국생산기술연구원 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판

Also Published As

Publication number Publication date
CN1423517A (zh) 2003-06-11
CN1191744C (zh) 2005-03-02
KR20030046552A (ko) 2003-06-18
US20030150101A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
KR100463434B1 (ko) 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법
US6860000B2 (en) Method to embed thick film components
US7068519B2 (en) Printed circuit board and method manufacturing the same
US6139777A (en) Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
US5912507A (en) Solderable pad with integral series termination resistor
US6317023B1 (en) Method to embed passive components
WO1991014015A1 (en) Method and materials for forming multi-layer circuits by an additive process
US6297564B1 (en) Electronic devices employing adhesive interconnections including plated particles
JPH0447475B2 (ko)
KR20050043157A (ko) 매립된 저항을 갖는 인쇄회로기판 제조 방법
CA2027939A1 (en) Printed circuit board, a method of its fabrication and a method of attaching electronic parts thereto
EP0142783B1 (en) Method for producing hybrid integrated circuit
US6225035B1 (en) Method for forming a thick-film resistor
KR100674075B1 (ko) 고분자를 포함하는 첨단재료용 조성물
KR100483623B1 (ko) 매립된 레지스터를 갖는 인쇄회로기판, 이의 제조방법, 및이의 최적화방법
WO1991009511A2 (en) Electrical conductors of conductive resin
KR101440516B1 (ko) 회로 기판(ｐｃｂ)의 솔더링 방법
GB1574438A (en) Printed circuits
JPH0119834B2 (ko)
JPH0751807Y2 (ja) フレキシブル回路基板
JPS62164757A (ja) 導電性回路を形成する方法
JPS6348914B2 (ko)
JP3797587B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP2819560B2 (ja) 配線基板及びその製造方法
EP0214573A2 (de) Verfahren zur Integration von Widerständen in chemisch abgeschiedene Leiternetzwerke

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011204

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030830

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040406

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041108

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041215

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080930

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090929

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101011

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20111010

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121002

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130916

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161209