JP2008083448A

JP2008083448A - 表示装置の集積化駆動装置

Info

Publication number: JP2008083448A
Application number: JP2006263960A
Authority: JP
Inventors: Tsutomu Murata; 勉村田
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2006-09-28
Filing date: 2006-09-28
Publication date: 2008-04-10
Also published as: US7961179B2; CN101154363A; US20080079702A1; TW200816135A; KR20080029851A; TWI372373B

Abstract

【課題】表示装置のパネル上に搭載される集積化駆動装置のレイアウト効率化。
【解決手段】パネル基板上に表示部を備える表示装置の周縁部に搭載される長尺状の集積化駆動装置であり、ロジック部１２０、電源回路部１１０、ＤＡ変換部１８０を備える。ロジック部１２０は、デジタル表示データ処理部、表示装置に必要なタイミング制御信号を作成するタイミング信号作成部を備え、デジタルアナログ変換部１８０は、デジタル表示データ処理部で得られたデジタル表示データをアナログデータに変換する。電源回路部１１０は、タイミング信号作成部からの信号を利用して表示装置に用いる電源電圧を発生する。このような集積化駆動装置の長尺形状の長辺方向において、ロジック部１２０に隣接して電源回路部１１０、ＤＡ変換部１８０が配置されるようロジック部１２０を間にしてその左右に電源回路部１１０とＤＡ変換部１８０を設ける。
【選択図】図１

Description

表示装置を駆動するための集積化された駆動回路のレイアウトに関する。

平面表示装置の代表例として例えば液晶表示装置はよく知られており、薄型化、低消費電力であるなどの特徴を備え、携帯用情報端末や、パーソナルコンピュータ、テレビのモニタなどとして広く利用されている。

このような液晶表示装置において、各画素の回路として薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を設け、画素毎に表示を制御するいわゆるアクティブマトリクス型表示装置は、高精細で高品質な表示を行うことが可能であり、機器への採用が進んでいる。

図３は、特許文献１等において提案されているアクティブマトリクス型液晶表示装置を概念的に示している。この液晶表示装置（ＬＣＤ）は、一対の基板間に液晶が封入されて構成された液晶表示パネル（以下ＬＣＤパネルという）４００と、このＬＣＤパネル４００を駆動するための信号を作成する駆動回路５００、電源回路６００を備える。

ここで、ＬＣＤパネル４００は、各画素にスイッチ素子としてＴＦＴが設けられたアクティブマトリクス型ＬＣＤパネルである。なお、パネルの表示部の周縁部には、ゲートラインを順に制御する垂直方向ドライバ、所定タイミングでデータラインに表示データを供給する水平方向ドライバが形成されている。

駆動回路５００は、タイミング信号作成部５１０、表示データ処理部５２０、デジタルアナログ（Ｄ／Ａ）変換部５８０を備える。タイミング信号作成部５１０は、外部から供給される同期信号（Hsync、Vsync）、クロック信号（DOTCLK）などの信号に基づき、各種タイミング信号を作成する。また、表示データ処理部５２０は、外部からのカラー映像信号を処理する回路であり、外部から供給される例えばシリアルデジタル映像信号をパラレル信号に変換し、γ補正などの信号処理を実行し、ＬＣＤパネル４００で表示を行うに適した表示データを作成する。

Ｄ／Ａ変換部５８０は、抵抗ストリング型の変換器を採用することができ、上記表示データ処理部５２０で処理したデジタル表示データ信号をＲ，Ｇ，Ｂの各アナログ表示データに変換し、得られたアナログ表示データはアンプなどを介して、最終的にＬＣＤパネル４００の上記データラインに供給される。

電源回路６００は、チャージポンプ回路等によって構成され、外部から供給される基準電圧を用い、ロジック部のタイミング信号作成部５１０で作成される電源用クロック信号に基づき、表示装置で必要な複数の電源（電源電圧）を作成する。この電源回路６００は、ＬＣＤパネル４００の電源だけでなく、上記駆動回路５００のＤ／Ａ変換部５８０の電源としても用いられている。

図３に示すような表示装置では、上記駆動回路５００及び電源回路６００が、ＬＣＤパネルの外部回路としてそれぞれ独立して集積化されている。しかし、表示パネルの更なる高機能化を図ったり、表示装置を含む機器全体の更なる省スペース化の観点から、上記駆動回路５００、電源回路６００を表示装置用駆動装置として集積化すると共に、この集積化された駆動回路（以下、集積化駆動回路という）をＣＯＧ（chip on glass）技術などを利用してパネル４００に搭載する試みがある。

ＬＣＤパネル４００に、このように集積化駆動回路を搭載するには、表示部の面積を狭めないよう表示部以外のパネル周縁部にこの集積化駆動回路を配置する必要がある。したがって、集積化駆動回路は、必然的に表示部の行方向（水平走査方向）又は列方向（垂直走査方向）に沿った細長い長尺状とすることが必要とされる。

図４は、この長尺状の集積化駆動回路７００の従来レイアウトを示している。ここで、レイアウト効率の観点から、類似した機能を備える回路素子は近接した位置に形成するのが通常であり、ロジック回路素子によって構成することのできる上記図３のタイミング信号作成部５１０、表示データ処理部５２０は、いわゆるロジック部５０１として、ひとまとまりに配置される。また、コンデンサとスイッチ等から構成される電源回路６００（チャージポンプ型の場合）、分割抵抗とスイッチなどから構成されるＤＡ変換部５８０（抵抗ストリング型の場合）についても、それぞれが、まとまった領域に形成される。

電源回路（ＤＣ／ＤＣ変換部）６００には、ロジック部５０１から電源発生のための電源用クロック信号を供給する必要があり、ロジック部５０１と電源回路６００は近接配置することが望ましい。また、ＬＣＤパネル４００に供給するアナログ表示データは、表示品質への影響が大きいことから電圧ばらつきが少ないことが要求され、かつ、ＬＣＤパネル４００でのＴＦＴの動作特性などから大きな振幅が必要とされるため、電圧降下を最小限とする目的から、電源回路６００とＤＡ変換部５８０とをできる限り近接して配置する必要がある。したがって、従来の集積化駆動回路７００では、図４に示すように、電源回路６００を長尺状の集積化駆動回路７００の長手方向の中央部に配置し、ロジック部５０１及びＤＡ変換部５８０が、それぞれ電源回路６００と接するように集積化駆動回路７００の左右の端部領域に配置している。

特開２００１−２８２１６４号

図４に示すような従来の回路レイアウトにより、ロジック部５０１と電源回路６００、電源回路６００とＤＡ変換回路部５８０との間の配線距離はそれぞれ最短とすることが可能となっている。しかし、ロジック部５０１からＤＡ変換回路部５８０への配線は電源回路６００の形成領域を通過させることが必要となっている。ここで、ロジック部５０１からＤＡ変換回路部５８０へは、最低でもデジタル表示データのビット数と色数に応じた多数のデータ配線が必要である。つまり、非常に多数のデータ線を平行して電源回路６００の形成領域内に設けなければならず、線幅方向の面積を低減することが困難である。

また、電源回路６００及びＤＡ変換回路部５８０のそれぞれに対してできる限り短い配線長で必要な信号を出力することが要求されるため、ロジック部５０１の電源回路６００側の領域に全ての出力部を配置する必要があり、ロジック部５０１の一辺に出力部が偏在することとなり、ロジック部５０１内でのレイアウト効率を向上することが難しい。

一方で、集積化駆動回路７００は、パネル上に搭載するので、その表示部周縁部の非常に限られた幅の狭い領域に収まるように設計しなければならないが、従来の駆動回路７００ではレイアウト効率が低く、短辺方向の幅を低減することが困難であり、パネル４００の小型化の妨げとなってしまう。

これに対し、本発明は、長尺状の集積化駆動回路のレイアウト効率の向上を図ることを目的とする。

本発明は、パネル基板上に複数の画素がマトリクス配置された表示部を備える表示装置の集積化駆動装置であって、デジタル表示データを処理するデジタル表示データ処理部と、外部からのタイミング信号に基づいて前記表示装置に必要なタイミング制御信号を作成するタイミング信号作成部とを備え、ロジック回路素子を備えるロジック部と、前記デジタル表示データ処理部で得られたデジタル表示データをアナログデータに変換するデジタルアナログ変換部と、前記タイミング信号作成部からのクロック信号を利用して前記表示装置に用いる電源電圧を発生する電源回路部と、を有し、前記集積化駆動装置は、前記パネル基板上の前記表示部の周縁部に搭載するために前記表示部の行方向又は列方向に沿って延びる長尺形状を備え、該長尺形状の長辺方向において、前記ロジック部に隣接してそれぞれ電源回路部と前記デジタルアナログ変換部とが配置されるように、前記ロジック部を間に挟んで左右に前記回路部と前記デジタルアナログ変換部とがそれぞれ設けられている。

本発明の他の態様では、上記集積化駆動装置において、前記タイミング信号作成部と前記電源回路部との間には、少なくとも、前記電源電圧を作成するための電源用クロック信号を供給するクロック配線が設けられ、前記デジタル表示データ処理部と前記デジタルアナログ変換部との間には、少なくとも、前記デジタル表示データを前記デジタルアナログ変換部に供給するための複数のデータ配線が設けられ、前記デジタル表示データ処理部、前記タイミング信号作成部及びデジタルアナログ変換部は、外部電源からの電源供給により動作する。

本発明の他の態様では、上記集積化駆動装置において、前記表示装置は、前記複数の画素のそれぞれに表示素子を制御するためのトランジスタ素子を備えるアクティブマトリクス型表示装置であり、前記デジタルアナログ変換部からのアナログ表示データは、前記表示部に設けられたデータラインに供給される。

本発明では、ロジック回路部からデジタルアナログ変換部に対して電源回路部を通過するようにしてデータ配線を設ける必要が無く、その分の配線エリアが不要となる。このため、長尺状とすることが必要である集積化駆動装置において、その短辺方向におけるレイアウトの効率を向上させることが可能であり、短辺方向における幅を狭めることができる。さらに、レイアウトの偏在を解消できるため、回路構成の全体のレイアウト効率を向上させることが可能となり、チップ全体の小型化を図ることが容易となる。

以下、図面を用いてこの発明の最良の実施の形態（以下実施形態という）について説明する。

図１は、本発明に係る表示装置の全体的な概略構成、図２は、集積化駆動装置の概略レイアウトを示している。表示装置は、ＬＣＤなどの平面表示装置であり、以下では、各画素にスイッチ素子としてＴＦＴを備え画素毎の表示制御を実行するアクティブマトリクス型ＬＣＤを例に説明する。

表示装置は、ＬＣＤパネル２００と、このＬＣＤパネル２００を駆動するための回路構成を備えた集積化駆動装置１００を備える。ＬＣＤパネル２００は、それぞれ対向面側に電極が形成された一対のガラスなどの基板を貼り合わせ、間に液晶を封入して構成されている。液晶層を挟んで電極が対向する位置には画素が構成され、パネルの表示部２３０において、このような画素が複数マトリクス状に配列されている。また、画素ＴＦＴなどの画素回路を駆動するためのシフトレジスタ回路などを備えたドライバ回路をパネル上に内蔵形成する場合、パネルの一方の基板上（画素ＴＦＴなどの形成された基板上）において、図１のように、表示部２３０の周縁部に、ゲートラインを順に制御する垂直方向ドライバ（Ｖドライバ）２１０、所定タイミングでデータラインに表示データを供給するための水平方向ドライバ（Ｈドライバ）２２０が形成される。Ｖドライバ２１０は、行方向に延びるゲートラインに順次、表示部の画素ＴＦＴのオンオフを制御するための走査信号（ゲート信号）を出力する。Ｈドライバ２２０は、後述する集積化駆動装置１００から供給されるアナログ表示データの列方向に延びるデータラインに対する供給を制御する。このような制御により、オン制御された画素ＴＦＴを介して各画素の液晶及び保持容量Ｃｓにアナログ表示データに応じた電圧が印加され、画素毎に液晶の配向が制御されて表示が行われる。

ここで、本実施形態に係る集積化駆動装置１００は、ＬＣＤパネル２００の表示部２３０の周縁部に、ＣＯＧ方式により搭載され、表示部２３０の例えば行方向（水平走査方向）に沿った長尺形状を備えている。この集積化駆動装置１００は、電源回路部１１０、ロジック回路素子から構成可能なロジック部１２０、ＤＡ変換部１８０等が１チップとして集積されている。さらに、本実施形態では、この長尺状の集積化駆動装置１００の長辺方向の中央にロジック部１２０を配置し、このロジック部１２０と隣接するように、ロジック部１２０を挟んで長辺方向の左右の領域に、電源回路部１１０及びＤＡ変換部１８０が設けられている。

ロジック部１２０は、主として、デジタルデータを処理することが可能なロジック回路素子（論理回路素子）などで構成され、表示データ処理部１２２、タイミング信号作成部１２４、ＣＰＵインターフェース（ＣＰＵ／ＩＦ）１２６、レジスタ設定部１２８を備える。表示データ処理部１２２は、外部からのカラー映像信号をＬＣＤパネルでの表示に適した表示信号にするための信号処理回路であり、外部から供給される例えばシリアルデジタル映像信号をパラレル信号に変換し、信号の種類に応じてマトリクス変換や間引き処理などを行い、また、γ補正などの画質調整処理を実行し、得られた処理済みのＲ，Ｇ，Ｂデジタル表示データを後述するＤＡ変換部１８０に出力する。

タイミング信号作成部１２４は、外部から供給されるドットクロック（DOTCLK）、同期信号（Hsync、Vsync）などに基づいて、Ｈ方向、Ｖ方向のクロックＣＫＨ、ＣＫＶ、水平、垂直スタート信号ＳＴＨ、ＳＴＶ等、Ｖドライバ２１０、Ｈドライバ２２０等で必要な各種タイミング信号を作成する。また、電源回路部１１０でパネルで用いる電源を作成するため必要な電源用クロック信号を作成する。さらに、ＬＣＤパネル２００では、液晶を交流駆動する必要があることから、表示データの極性を周期的に反転するための極性反転タイミング信号を作成し、これをＤＡ変換部１８０及びＶＣＯＭ出力部１８４に供給する。

ＣＰＵ／ＩＦ１２６は、ＬＣＤパネル２００を搭載する機器の図示しないＣＰＵ等から命令を受け取ってこれを解析し、レジスタ設定部１２８に供給する。レジスタ設定部１２８は、ＣＰＵからの命令を保持し、その内容に応じた制御信号をタイミング信号作成部１２４に供給する。なお、ＣＰＵから送出される命令としては、表示パネルでの表示位置の調整命令やコントラスト調整命令、或いはパワーセーブ制御命令等が存在する。

Ｄ／Ａ変換部１８０は、抵抗ストリング型の変換器を採用することができ、上記表示データ処理部１２２から出力されるＲ，Ｇ，Ｂデジタル表示データ信号に応じた電圧値のＲ，Ｇ，Ｂアナログ表示データに変換する。得られたアナログ表示データは、この集積化駆動回路１００の出力段に設けられた図示しないアンプを介し、ＬＣＤパネル２００の上記データラインに供給される。

ＶＣＯＭ出力部１８４は、ＬＣＤパネル２００の画素毎に個別の画素電極に対し、液晶層を挟んで対向配置される共通電極に供給する共通電極信号ＶＣＯＭ等を作成して出力する。そして、本実施形態では、この共通電極の電位についても周期的に極性反転する駆動方式を採用しており、ＶＣＯＭ出力部１８４は、上記タイミング信号作成部１２４からの極性反転信号を受け、周期的に共通電極信号ＶＣＯＭの極性を反転している。なお、このＶＣＯＭ出力部１８４は、集積化駆動装置１００の中で、電源回路部１１０とは反対側でＤＡ変換部１８０と同じ側の領域に設けられており、ＤＡ変換部１８０と共に、ＬＣＤパネル２００へのアナログ電圧出力部（主としてＨドライバ、Ｖドライバへのドライバ出力部）を構成している。

電源回路部（ＤＣ／ＤＣ変換部）１１０は、チャージポンプ回路やスイッチングレギュレータ等から構成することができ、タイミング信号作成部１２４からの電源用クロック信号を用いて、３Ｖ程度の外部電源から、例えばＬＣＤパネル２００において必要とされるゲート信号のオン、オフレベルや、保持容量Ｃｓの制御電位レベルなどに用いられる高電圧（一例として８．５Ｖ）を発生し、これをパネル２００に供給する。

本実施形態では、長尺状の集積化駆動装置１００は、概ね上記のような構成を備え、また上述の通り、ロジック部１２０の左右に、電源回路部１１０とＤＡ変換部１８０とがそれぞれ配置されている。ロジック部１２０において、そのＤＡ変換部１８０の近接側には、表示データ処理部１２２を配置することができ、処理部１２２からの例えば１０ビットずつのＲ、Ｇ、Ｂデジタル表示信号を供給するためのデータ配線が、この表示データ処理部１２２とＤＡ変換部１８０との間に設けられている。また、タイミング信号作成部１２４からのタイミング信号配線が設けられている。

ロジック部１２０の電源回路部１１０の近接側に、タイミング信号作成部１２４を設けることができ、電源用クロック信号を供給するためのクロック配線がタイミング信号作成部１２４と電源回路部１１０の間に設けられている。

なお、本実施形態では、電源回路部１１０が発生する電源電圧は、集積化駆動装置１００の電源、例えばＤＡ変換部の変換用の分割抵抗の電源などとしては用いられておらず、上述のようにＬＣＤパネル２００の電源としてのみ採用している。このため、電源回路部１１０からＤＡ変換部１８０等への配線は不要となっている。

このように、本実施形態の集積化駆動装置１００のレイアウトでは、ロジック部１２０を長手方向の中央として電源回路部１１０、ＤＡ変換部１８０を左右に配置することにより、ロジック部１２０内においてＤＡ変換部に必要な信号を出力するロジック回路（表示データ処理部１２２の出力部）をＤＡ変換部の近くに形成でき、データ配線を短い距離に効率的に配置することができる。また、ロジック部１２０においてＤＡ変換部１８０とは反対側の領域に、電源回路部１１０に必要な信号を作成するロジック回路（タイミング信号作成部１２４の出力部）を設けることが可能であり、電源回路部１１０との間の配線についても短い距離に効率的に配置することができる。このように、各部をつなぐ配線の距離を短くでき、ロジック部１２０内において各回路を効率的に配置することができるためロジック部１２０の面積を削減することができ、さらに従来のようにデジタルデータ配線をロジック部から電源回路部を通してＤＡ変換部に形成する必要が無い。このため、集積化駆動装置全体のレイアウト効率を高めることが可能となっており、長尺形状の短辺方向の幅を削減可能であると共に、全体としても小型の集積回路とすることが可能となっている。

なお、以上の説明においては表示装置としてＬＣＤを例に説明したが、本発明の集積化駆動装置は、ＬＣＤに限らず、例えば表示素子として有機ＥＬ素子等の自発光素子を用いたＥＬ表示装置などの駆動回路としても採用し、同様の効果を得ることができる。特に、自発光素子を画素毎に設け、この素子を画素用ＴＦＴで制御するアクティブマトリクス型ＥＬ表示装置等に対し、そのパネル上に搭載する集積化駆動装置として用いることができる。

本発明の実施形態に係る表示装置の概略構成を示す図である。図１の集積化駆動装置のレイアウトの一例を示す図である。従来のＬＣＤの概略構成を示す図である。従来の集積化駆動装置の概略レイアウトを示す図である。

符号の説明

１００集積化駆動装置、１１０電源回路部、１２０ロジック部、１２２表示データ処理部、１２４タイミング信号作成部、１２６ＣＰＵインターフェース、１２８レジスタ設定部、１８０ＤＡ変換部、１８４ＶＣＯＭ出力部、２００ＬＣＤパネル、２１０Ｖドライバ、２２０Ｈドライバ、２３０表示部。

Claims

パネル基板上に複数の画素がマトリクス配置された表示部を備える表示装置の集積化駆動装置であって、
デジタル表示データを処理するデジタル表示データ処理部と、外部からのタイミング信号に基づいて前記表示装置に必要なタイミング制御信号を作成するタイミング信号作成部とを備え、ロジック回路素子を備えるロジック部と、
前記デジタル表示データ処理部で得られたデジタル表示データをアナログデータに変換するデジタルアナログ変換部と、
前記タイミング信号作成部からのクロック信号を利用して前記表示装置に用いる電源電圧を発生する電源回路部と、を有し、
前記集積化駆動装置は、前記パネル基板上の前記表示部の周縁部に搭載するために前記表示部の行方向又は列方向に沿って延びる長尺形状を備え、
該長尺形状の長辺方向において、前記ロジック部に隣接してそれぞれ電源回路部と前記デジタルアナログ変換部とが配置されるように、前記ロジック部を間に挟んで左右に前記回路部と前記デジタルアナログ変換部とがそれぞれ設けられていることを特徴とする表示装置の集積化駆動装置。
請求項１に記載の表示装置の集積化駆動装置において、
前記タイミング信号作成部と前記電源回路部との間には、少なくとも、前記電源電圧を作成するための電源用クロック信号を供給するクロック配線が設けられ、
前記デジタル表示データ処理部と前記デジタルアナログ変換部との間には、少なくとも、前記デジタル表示データを前記デジタルアナログ変換部に供給するための複数のデータ配線が設けられ、
前記デジタル表示データ処理部、前記タイミング信号作成部及びデジタルアナログ変換部は、外部電源からの電源供給により動作することを特徴とする表示装置の集積化駆動装置。
請求項１又は請求項２のいずれかに記載の表示装置の集積化駆動装置において、
前記表示装置は、前記複数の画素のそれぞれに表示素子を制御するためのトランジスタ素子を備えるアクティブマトリクス型表示装置であり、
前記デジタルアナログ変換部からのアナログ表示データは、前記表示部に設けられたデータラインに供給されることを特徴とする表示装置の集積化駆動装置。