KR101500680B1

KR101500680B1 - 표시 장치

Info

Publication number: KR101500680B1
Application number: KR1020080085401A
Authority: KR
Inventors: 이창수; 배유한
Original assignee: 삼성디스플레이 주식회사
Priority date: 2008-08-29
Filing date: 2008-08-29
Publication date: 2015-03-10
Also published as: JP2010055059A; CN101661723B; KR20100026412A; US20100053056A1; US8054272B2; CN101661723A; JP5680282B2

Abstract

표시 장치는 게이트 구동부, 데이터 구동부, 표시 패널, 전원 공급부, 및 공통 전압 라인을 포함한다. 게이트 구동부는 게이트 전압을 출력하고, 데이터 구동부는 데이터 전압을 출력한다. 표시 패널은 게이트 전압과 데이터 전압에 응답하여 화상을 표시하는 표시 영역과 표시 영역을 둘러싼 주변 영역으로 구분된다. 전원 공급부는 공통 전압을 생성하여 표시 패널에 공급한다. 공통 전압 라인은 표시 영역을 감싸도록 주변 영역에 배치되고, 전원 공급부에 인접하는 양 단부 중 게이트 구동부로부터 상대적으로 먼 거리에 있는 단부가 전원 공급부에 연결되어 공통 전압을 입력받는다. 따라서, 공통 전압이 공통 전압 라인의 길이에 따라 차등적으로 인가된다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것으로, 특히 공통 전압이 차등적으로 인가되는 표시 장치에 관한 것이다.

액정 표시 장치는 두 기판 사이에 전계를 형성하여, 두 기판 사이에 개재된 액정으로 투과하는 빛의 양을 조절함으로써, 원하는 영상을 표시하는 장치이다. 액정 표시 장치는 두 기판 중 하부 기판에 다수의 게이트 라인, 다수의 데이터 라인,다수의 화소를 구비하고, 상부 기판에 공통 전극을 구비한다. 액정 표시 장치는 다수의 게이트 라인을 순차적으로 구동시켜 해당 게이트 라인에 연결된 다수의 화소에 해당 데이터 라인으로 인가된 데이터 전압을 제공한다.

액정 표시 장치는 상기 게이트 라인들에서 기생 커패시터와 배선 저항에 의한 신호 지연에 따라 상기 데이터 전압이 쉬프트되어 킥백 전압이 발생한다. 상기 킥백 전압은 액정 표시 장치에서 화면이 깜빡거리는 플리커 현상을 유발한다.

본 발명이 해결하고자 하는 과제는 킥백 전압의 차이에 대응하여 공통 전압 을 차등적으로 인가하는 표시 장치를 제공하는 것이다.

상술한 과제를 해결하기 위하여, 본 발명에 따른 표시 장치는 게이트 구동부, 데이터 구동부, 표시 패널, 전원 공급부, 및 공통 전압 라인을 포함한다. 상기 게이트 구동부는 게이트 전압을 출력하고, 상기 데이터 구동부는 데이터 전압을 출력한다. 상기 표시 패널은 상기 게이트 전압과 상기 데이터 전압에 응답하여 화상을 표시하는 표시 영역과 상기 표시 영역을 둘러싼 주변 영역으로 구분된다. 상기 전원 공급부는 공통 전압을 생성하여 상기 표시 패널에 공급한다. 상기 공통 전압 라인은 상기 표시 영역을 감싸도록 상기 주변 영역에 배치되고, 상기 전원 공급부에 인접하는 양 단부 중 상기 게이트 구동부로부터 상대적으로 먼 거리에 있는 단부가 상기 전원 공급부에 연결되어 상기 공통 전압을 입력받는다.

상기 표시 패널은 상기 공통 전압 라인과 상기 공통 전극 사이에 개재되는 도전성 스페이서를 포함할 수 있다. 상기 도전성 스페이서는 상기 공통 전압 라인과 중첩되게 배치되어 상기 공통 전극과 연결될 수 있다.

상술한 표시 장치에 따르면, 게이트 구동부로부터 먼 거리에 있는 공통 전압 라인의 일 단부가 전원 공급부에 연결되고, 공통 전압을 입력받아 거리에 따라 차등적으로 표시 패널에 인가한다. 이에 따라, 표시 패널에서 발생되는 킥백 전압의 차이를 차등적으로 인가되는 공통 전압으로 보상하여 플리커 등의 표시 불량을 방지할 수 있다.

이하에서는 첨부된 도면들을 참조하여 표시 장치에 대한 실시 예를 상세하게 설명한다. 상술한 본 발명이 해결하고자 하는 과제, 과제 해결 수단, 및 효과는 첨부된 도면과 관련된 실시 예들을 통해서 용이하게 이해될 것이다. 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 아래의 실시 예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서, 본 발명의 범위가 후술될 실시 예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 도면은 명확한 설명을 위해 일부가 간략하거나 과장되게 표현되었다. 도면에 표현된 동일한 참조 번호는 동일한 구성 요소를 나타낸다.

도 1은 본 발명의 일 실시 예에 따른 표시 장치를 나타내는 도면이고, 도 2는 도 1에 도시된 A 영역을 확대하여 도시한 단면도이며, 도 3은 도 1에 도시된 I-I'선을 따라 절취한 단면을 도시한 단면도이다.

도 1, 도 2, 및 도 3을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치(10)는 표시 패널(100), 게이트 구동부(150), 데이터 구동부(170), 및 전원 공급부(200)를 포함한다.

상기 표시 패널(100)은 화상을 표시하는 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싼 주변 영역(PA)으로 구분된다. 또한, 상기 표시 패널(100)은 컬러필터 기판(110), 상기 컬러필터 기판(110)과 마주하는 어레이 기판(120), 및 상기 컬러필터 기판(110)과 상기 어레이 기판(120) 사이에 개재된 액정(119)을 포함한다.

상기 컬러필터 기판(110)은 상기 어레이 기판(120)과 결합되며, 제1 베이스 기판(111) 상에 구비된 컬러필터(113)와 공통 전극(115)을 포함한다. 상기 컬러필터(113)는 적색, 녹색, 및 청색의 색 화소로 이루어진다. 상기 공통 전극(115)은 상기 컬러필터 기판(110)의 전면에 형성되며, 외부로부터 공통 전압(Vcom)을 입력받는다.

상기 어레이 기판(120)의 상기 표시 영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 구체적으로, 상기 표시 영역(DA)에는 제2 베이스 기판(121) 위에 다수의 게이트 라인(GL1 내지 GLn), 및 다수의 데이터 라인(DL1 내지 DLm)이 구비된다. 상기 다수의 게이트 라인(GL1 내지 GLn)은 제1 방향으로 연장되고, 서로 일정한 간격으로 배열된다. 상기 다수의 데이터 라인(DL1 내지 DLm)은 상기 제1 방향에 직교하는 제2 방향으로 연장되고, 서로 일정한 간격으로 배열된다. 상기 다수의 게이트 라인(GL1 내지 GLn)과 상기 다수의 데이터 라인(DL1 내지 DLm)은 서로 다른 층에 구비되며, 서로 절연되어 교차한다.

상기 게이트 라인들(GL1 내지 GLn)과 상기 데이터 라인들(DL1 내지 DLm)에 의해서 상기 표시영역(DA)에는 다수의 화소 영역이 정의된다. 각 화소 영역에는 하나의 화소가 배치되고, 각 화소는 박막 트랜지스터(128), 및 상기 박막 트랜지스터(128)에 연결되고 상기 공통 전극(115)과 전계를 형성하여 액정 커패시터(Clc)를 형성하는 화소 전극(132)을 포함한다.

상기 박막 트랜지스터(128)는 상기 제2 베이스 기판(121) 위에 구비된 게이트 전극(122), 상기 게이트 전극(122) 위에 구비된 절연층(123), 상기 절연층(123) 위에 상기 게이트 전극(122)과 중첩되어 구비된 반도체층(124), 및 상기 절연층(123)과 상기 반도체층(124) 위에 구비된 소스 전극(125)과 드레인 전극(126)을 포함한다. 또한, 상기 박막 트랜지스터(128)는 보호층(129)에 의해 절연되고, 외부의 충격으로부터 보호된다. 상기 화소 전극(132)은 제1 컨택홀(131)을 통해 상기 드레인 전극(126)에 연결된다.

상기 어레이 기판(120)의 상기 주변 영역(PA)은 상기 게이트 구동부(150)가 구비된 제1 구획(141), 상기 데이터 구동부(170)가 연결되는 제2 구획(143), 상기 표시 영역(DA)를 사이에 두고 상기 제1 구획(141)에 대향하는 제3 구획(145)을 포함한다. 또한, 상기 주변 영역(PA)에는 상기 공통 전압 라인(130)과 도전성 스페이서(135)가 구비된다.

상기 공통 전압 라인(130)은 상기 표시 영역(DA)을 감싸며 배치된다. 상기 공통 전압 라인(130)은 상기 제1 구획(141)에서 상기 게이트 라인들(GL1 내지 GLn)과 교차하도록 배치된다. 상기 공통 전압 라인(130)은 상기 데이터 라인들(DL1 내지 DLm)과 동일한 층에 배치된다. 예를 들어, 상기 공통 전압 라인(130)은 상기 절연층(123)을 사이에 두고 j 번째 게이트 라인(GLj)과 교차하며, 첫번째 데이터 라인(DL1)과 평행하게 배치된다. 상기 공통 전압 라인(130)에 대한 추가적인 설명은 후술한다.

상기 도전성 스페이서(135)는 상기 어레이 기판(120)과 상기 컬러필터 기 판(110) 사이에 개재된다. 예를 들어, 상기 도전성 스페이서(135)는 상기 공통 전압 라인(130)과 중첩되며, 상기 공통 전압 라인(130)과 연결되는 패드 전극(134) 위에 일곱 개가 배치될 수 있다. 여기서, 상기 패드 전극(134)은 상기 보호층(129)에 형성된 제2 컨택홀(133)을 통해 상기 공통 전압 라인(130)과 연결되며, 상기 화소 전극(132)과 동일한 층에 형성된다. 상기 도전성 스페이서(135)는 다각형 기둥 형태의 도전성 물질로 이루어져 상기 패드 전극(134)과 상기 공통 전극(115)을 전기적으로 연결한다.

상기 게이트 구동부(150)는 상기 제1 구획(141)에 아몰퍼스 실리콘 트랜지스터로 이루어진다. 상기 게이트 구동부(150)는 상기 박막 트랜지스터(128)와 함께 상기 어레이 기판(120) 상에 직접 형성될 수 있다. 상기 게이트 구동부(150)는 상기 주변 영역(PA)에 구비되며, 상기 게이트 라인들(GL1 내지 GLn)에 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 순차적으로 인가한다.

상기 데이터 구동부(170)는 하나의 칩으로 이루어져 연성 회로 필름(180)에 실장된다. 상기 데이터 구동부(170)는 상기 연성 회로 필름(180)을 통해 상기 제2 구획(143)에 구비된 상기 데이터 라인(DL1 내지 DLm)에 연결된다. 여기서, 상기 연성 회로 필름(180)은 가요성 재질로 이루어지며, 신호를 전달하기 위한 다수의 배선을 포함한다. 상기 데이터 구동부(170)는 상기 다수의 데이터 라인(DL1 내지 DLm)에 데이터 신호를 공급한다. 또한, 상기 데이터 구동부(170)는 상기 화소 전극(132)에 상기 데이터 신호의 극성을 반전시켜 공급할 수 있다.

상기 전원 공급부(200)는 인쇄 회로 기판(190)에 실장되어 상기 데이터 구동 부(170)가 실장된 상기 연성 회로 필름(180)과 전기적으로 연결된다. 상기 전원 공급부(200)는 상기 연성 회로 필름(180)을 통해 상기 공통 전압 라인(130)에 직류 전압의 상기 공통 전압(Vcom)을 공급한다. 또한, 상기 전원 공급부(200)는 상기 게이트 구동부(150)와 상기 데이터 구동부(170)에 구동 전압을 공급할 수 있다. 상기 전원 공급부(200)를 실장하는 상기 인쇄 회로 기판(190)은 신호를 전달하기 위한 배선과 상기 연성 회로 필름(180)이 접속되는 패드 전극을 포함할 수 있다.

본 발명의 일 실시 예에 따른 표시 장치(15)는 상기 어레이 기판(120)의 상기 주변 영역(PA)에 구비된 피드백 라인(210)과 상기 전원 공급부(200)에 보상 신호를 공급하는 공통 전압 보상부(220)를 더 포함할 수 있다.

상기 피드백 라인(210)은 상기 주변 영역(PA)에 구비되어 피드백 도전성 스페이서(205)와 연결된다. 상기 피드백 라인(210)은 상기 공통 전압 라인(130)과 동일한 층에 형성되어 상기 연성 회로 필름(180)과 연결된다. 상기 피드백 라인(210)은 피드백되는 상기 공통 전압(Vcom)을 상기 공통 전압 보상부(220)로 공급한다.

상기 공통 전압 보상부(220)는 상기 피드백 라인(210)으로부터 공통 전압 피드백(VcomF)을 입력받아 상기 공통 전압 피드백(VcomF)에 포함된 리플 성분을 추출한다. 또한, 상기 공통 전압 보상부(220)는 상기 리플 성분과 반대되는 위상을 갖는 보상 신호를 상기 전원 공급부(200)에 공급한다. 이에 따라, 상기 전원 공급부(200)는 보상된 공통 전압(Vcom)을 출력할 수 있다. 상기 공통 전압 보상부(220)는 상기 전원 공급부(200) 내에 구비될 수도 있다.

이하에서는 표시 장치(15)에서 상기 공통 전극(115)에 상기 공통 전압(Vcom) 이 차등적으로 인가되는 것을 상세하게 설명한다.

상기 공통 전극(115)은 상기 표시 패널(100)에 발생하는 킥백 전압(kickback voltage)의 차이에 대응하여 상기 공통 전압(Vcom)이 차등적으로 인가되어 한다.

상기 킥백 전압은 상기 박막 트랜지스터(128)에서 상기 게이트 전극(122)과 상기 드레인 전극(126) 사이의 기생 커패시터에 의해 데이터 신호가 전압 쉬프트(voltage shift)되고, 이때 발생되는 상기 데이터 신호의 전압 차이를 의미한다. 상기 킥백 전압은 수학식 1과 같이 표현할 수 있다.

수학식 1에서 Vk는 상기 킥백 전압이고, Cgd는 상기 게이트 전극(122)과 상기 드레인 전극(126) 사이의 기생 커패시터이다. 또한, 수학식 1에서 Clc는 액정 커패시터이고, Von은 상기 게이트 온 전압이며, Voff는 상기 게이트 오프 전압이다.

상기 게이트 라인들(GL1 내지 GLn)에서 상기 게이트 온 전압(Von)이 상기 제1 구획(141)으로부터 멀어질수록 저항과 기생 커패시터에 의해 감소한다. 이에 따라, 상기 게이트 온 전압(Von)과 상기 게이트 오프 전압(Voff)의 차는 상기 게이트 라인들(GL1 내지 GLn)에서 상기 제1 구획(141)으로부터 멀어질수록 작아진다. 이에 따라, 상기 킥백 전압(Vk)은 상기 게이트 온 전압(Von)과 상기 게이트 오프 전압(Voff)의 차에 비례하므로, 상기 제1 구획(141)에 배치된 상기 게이트 라인 들(GL1 내지 GLm)의 제1 단부보다 상기 제3 구획(145)에 인접하여 배치된 상기 게이트 라인들(GL1 내지 GLm)의 제2 단부에서 상대적으로 작다.

상기 공통 전압(Vcom)은 상기 킥백 전압(Vk)으로 인해 발생되는 플리커 현상을 방지하기 위해 상기 제1 구획(141)과 상기 제3 구획(145)에 서로 다르게 인가된다. 상기 킥백 전압(Vk)이 큰 상기 제1 구획(141)에서 낮은 상기 공통 전압(Vcom)이 인가되고, 상기 킥백 전압(Vk)이 작은 상기 제3 구획(145)에서 높은 상기 공통 전압(Vcom)이 인가되어야 한다. 상기 제3 구획(145)에서 상기 킥백 전압(Vk)이 작아짐에 따라 상기 높은 공통 전압(Vcom)이 인가되어 상기 기생 커패시터(Cgd)의 커플링 효과가 줄어들고 플리커 현상을 감소시킬 수 있다.

상기 공통 전압 라인(130)은 상기 킥백 전압(Vk)에 대응하는 상기 공통 전압(Vcom)을 인가하기 위해 상기 제2 구획(143)에 위치하는 제1 단부가 상기 전원 공급부(200)와 연결된다. 또한, 상기 공통 전압 라인(130)은 상기 표시 영역(DA)을 둘러싸고 상기 제3 구획(145)과 상기 제1 구획(141)으로 연장되어 제2 단부가 상기 전원 공급부(200)와 인접한 상기 제2 구획(143)에 위치한다. 상기 공통 전압(Vcom)은 상기 제1 단부에서 상기 제2 단부로 인가될수록 상기 공통 전압 라인(130)의 저항과 기생 커패시터에 의해 점점 감소된다. 이를 통해, 상기 공통 전압 라인(130)은 상기 도전성 스페이서(135)를 경유하여 상기 공통 전극(115)에 상기 차등적인 공통 전압(Vcom)을 인가할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 표시 장치를 나타내는 도면이다.

도 2는 도 1에 도시된 A 영역을 확대하여 도시한 단면도이다.

도 3은 도 1에 도시된 I-I'선을 따라 절취한 단면을 도시한 단면도이다.

*도면의 주요 부분에 대한 부호의 설명*

10: 표시 장치 100: 표시 패널

110: 컬러필터 기판 120: 어레이 기판

130: 공통 전압 라인 135: 도전성 스페이서

150: 게이트 구동부 170: 데이터 구동부

180: 연성 회로 필름 190: 인쇄 회로 기판

200: 전원 공급부

Claims

게이트 라인에 게이트 신호를 출력하는 게이트 구동부;

데이터 신호를 출력하는 데이터 구동부;

상기 게이트 신호와 상기 데이터 신호에 응답하여 화상을 표시하는 표시 영역과 상기 표시 영역을 둘러싼 주변 영역으로 구분되고, 제1 기판 및 상기 제1 기판과 대향하고 공통 전극을 구비하는 제2 기판을 포함하는 표시 패널;

공통 전압을 생성하여 상기 표시 패널에 공급하는 전원 공급부; 및

상기 표시 영역을 감싸도록 상기 주변 영역에 배치되고, 상기 전원 공급부에 인접하는 양 단부 중 상기 게이트 구동부로부터 상대적으로 먼 거리에 있는 단부가 상기 전원 공급부에 연결되어 상기 공통 전압을 입력받는 공통 전압 라인을 포함하고,

상기 주변 영역은, 상기 게이트 구동부가 배치되고, 제1 킥백 전압이 발생되는 제1 구획, 및 상기 표시 영역을 사이에 두고 상기 제1 구획과 대향하며, 상기 제1 킥백 전압보다 낮은 제2 킥백 전압이 발생되는 제2 구획을 포함하며,

상기 공통 전압 라인은 상기 제1 구획에 위치하는 상기 공통 전극의 부분에 제1 공통 전압을 제공하고, 상기 제2 구획에 위치하는 상기 공통 전극의 부분에 상기 제2 킥백 전압에 대응되고, 상기 제1 공통 전압 보다 높은 제2 공통 전압을 제공하며,

상기 제1 공통 전압 및 상기 제2 공통 전압간의 차이는 상기 킥백 전압의 차이에 대응하는 것을 특징으로 하는 표시 장치.
제1 항에 있어서, 상기 게이트 구동부와 상기 전원 공급부는 상기 표시 패널의 네 측면 중 인접한 두 측면에 각각 인접하여 구비되는 것을 특징으로 하는 표시 장치.
제2 항에 있어서,

상기 게이트 구동부는 상기 주변 영역에 아몰포스 실리콘 트랜지스터로 형성되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서, 상기 표시 패널은,

상기 제1 기판 및 상기 제2 기판 사이에 개재되고, 상기 데이터 신호에 대응하여 작동되는 액정을 포함하는 것을 특징으로 하는 표시 장치.
제4 항에 있어서,

상기 제1 기판은 상기 게이트 라인, 상기 게이트 라인에 교차하는 데이터 라인, 및 상기 게이트 라인과 상기 데이터 라인에 전기적으로 연결되는 화소 전극을 구비하는 것을 특징으로 하는 표시 장치.
제5 항에 있어서,

상기 공통 전극 라인은 상기 게이트 구동부와 인접한 상기 주변 영역에서 상기 게이트 라인과 절연되어 교차하는 것을 특징으로 하는 표시 장치.
제6 항에 있어서,

상기 공통 전극 라인은 상기 데이터 라인과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
제5 항에 있어서, 상기 표시 패널은,

상기 공통 전압 라인과 상기 공통 전극 사이에 개재되는 도전성 스페이서를 포함하는 것을 특징으로 하는 표시 장치.
제8 항에 있어서,

상기 도전성 스페이서는 상기 주변 영역에 배치되는 것을 특징으로 하는 표시 장치.
제9 항에 있어서,

상기 도전성 스페이서는 상기 공통 전압 라인과 중첩되게 배치되어 상기 공통 전극과 연결되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,

상기 데이터 구동부는 원칩으로 이루어지며, 상기 전원 공급부에 인접하여 상기 표시 패널에 연결되는 것을 특징으로 하는 표시 장치.
제11 항에 있어서,

상기 데이터 구동부는 상기 표시 패널에 연결되는 연성 회로 필름에 실장되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,

상기 표시 패널에 연결되고 상기 전원 공급부를 실장하는 인쇄 회로 기판을 더 포함하는 것을 특징으로 하는 표시 장치.