JP2007287451A

JP2007287451A - Ion doping apparatus, ion doping method, semiconductor device manufacturing method, and thin film transistor manufacturing method

Info

Publication number: JP2007287451A
Application number: JP2006112726A
Authority: JP
Inventors: Mamoru Furuta; 守古田; Takashi Hirao; 孝平尾
Original assignee: Kochi University of Technology
Current assignee: Kochi University of Technology
Priority date: 2006-04-14
Filing date: 2006-04-14
Publication date: 2007-11-01

Abstract

【課題】原料気体をプラズマ分解してイオン化し、そのプラズマ雰囲気に曝露することで試料にイオンをドーピングする際に、試料の温度の上昇を抑制する。
加えて、試料の帯電を防止し、イオンの加速エネルギーを制御する。
【解決手段】処理室内に原料気体を導入し、第一電源を用いて該原料気体に高周波電力を印加することでイオン化してプラズマを生成し、該プラズマ雰囲気に試料支持体上に支持された試料を曝露することによってイオンをドーピングする装置であって、前記第一電源と前記処理室との間を接続或いは切断するための第一切替スイッチを有することを特徴とするイオンをドーピングする装置である。
【選択図】図１
PROBLEM TO BE SOLVED: To suppress an increase in the temperature of a sample when doping the sample by ionizing the source gas by plasma decomposition and exposing it to the plasma atmosphere.
In addition, the sample is prevented from being charged and the acceleration energy of ions is controlled.
A source gas is introduced into a processing chamber, and a high frequency power is applied to the source gas using a first power source to generate ionized plasma to be supported on the sample support in the plasma atmosphere. An apparatus for doping ions by exposing a sample, wherein the apparatus comprises a first changeover switch for connecting or disconnecting between the first power source and the processing chamber. is there.
[Selection] Figure 1

Description

本発明は、イオンをドーピングする装置、イオンをドーピングする方法、半導体薄膜装置の製法及び薄膜トランジスタの製法に係り、より詳しくは、原料気体をプラズマ分解によってイオン化し、そのプラズマ雰囲気に曝露することで、試料にイオンをドーピングする装置、イオンをドーピングする方法、該方法を利用した半導体薄膜装置の製法及び薄膜トランジスタの製法に関する。 The present invention relates to a device for doping ions, a method for doping ions, a method for manufacturing a semiconductor thin film device, and a method for manufacturing a thin film transistor, and more specifically, by ionizing a source gas by plasma decomposition and exposing it to the plasma atmosphere. The present invention relates to a device for doping ions into a sample, a method for doping ions, a method for manufacturing a semiconductor thin film device using the method, and a method for manufacturing a thin film transistor.

近年、イオンをドーピングする方法は、半導体デバイス等、多くの分野で応用されている。半導体デバイスでの応用としては、例えば、薄膜トランジスタ（以下、TFTと略す場合もある）において、不純物となるイオンをドーピングすることにより、半導体薄膜層のソース・ドレイン領域を低抵抗化することが挙げられる。
また、イオンをドーピングする方法としては、イオン注入法が広く知られている（例えば下記特許文献１参照）。イオン注入法とは原料気体或いは原料固体をイオン化した後、所望のイオン種を質量分析選択し、所定の加速エネルギーに加速し、試料に必要なイオンを導入する方法である。しかしながら、当該方法は、大面積にイオンをドーピングする場合、ビームをスキャンしながら注入する必要があり、大面積化が難しいといった問題を有する。
また、イオン注入法より大面積化が容易な方法として、イオンドーピング法が挙げられる（例えば下記特許文献２参照）。イオンドーピング法は、イオン注入法と異なり，原料気体を質量分離せずイオン化し，そのまま加速して基板に注入させるものである。しかしながら、イオンドーピング法を用いても、大面積化には限界があり、基板が一定以上の大きさになった場合は、やはりビームをスキャンする必要がある。 In recent years, ion doping methods have been applied in many fields such as semiconductor devices. As an application in a semiconductor device, for example, in a thin film transistor (hereinafter sometimes abbreviated as “TFT”), doping of ions that become impurities can lower the resistance of the source / drain region of the semiconductor thin film layer. .
An ion implantation method is widely known as a method for doping ions (for example, see Patent Document 1 below). The ion implantation method is a method in which a source gas or source solid is ionized, a desired ion species is selected by mass spectrometry, accelerated to a predetermined acceleration energy, and necessary ions are introduced into a sample. However, this method has a problem that when ions are doped in a large area, it is necessary to implant ions while scanning, and it is difficult to increase the area.
In addition, an ion doping method is an example of a method that can be easily increased in area as compared with an ion implantation method (see, for example, Patent Document 2 below). Unlike the ion implantation method, the ion doping method ionizes the source gas without mass separation and accelerates it as it is to be implanted into the substrate. However, even if the ion doping method is used, there is a limit to increasing the area, and if the substrate becomes larger than a certain size, it is still necessary to scan the beam.

そこで、より大面積化が容易なイオンをドーピングする方法として、原料気体をプラズマ分解によってイオン化し、そのプラズマ雰囲気に曝露することで、試料にイオンをドーピングする方法（以下、プラズマドーピング法と称す）が考案されている。
しかしながら、プラズマドーピング法では、イオンをドーピングしている間は、試料がプラズマに曝露される状態となり、プラズマ発生時の輻射熱により試料が高温になるといった問題が生じる。特に、イオンのドーピング効率を上げるために高密度プラズマを使用した場合、当該温度上昇がより顕著になる。そのため、例えば、耐熱性に弱い酸化亜鉛を半導体薄膜層として用いた薄膜トランジスタの場合、半導体薄膜層にイオンをドーピングする工程で、半導体薄膜層が高温となる。半導体薄膜層はチャネルを形成する部分を含むが、チャネルが高温になり低抵抗化することで、リーク電流が増大するといった特性劣化を引き起こす。 Therefore, as a method of doping ions that can be easily increased in area, a method of doping ions into a sample by ionizing a source gas by plasma decomposition and exposing it to the plasma atmosphere (hereinafter referred to as plasma doping method). Has been devised.
However, in the plasma doping method, while the ions are doped, the sample is exposed to the plasma, and there is a problem that the sample becomes high temperature due to radiant heat at the time of plasma generation. In particular, when a high-density plasma is used to increase ion doping efficiency, the temperature rise becomes more remarkable. Therefore, for example, in the case of a thin film transistor using zinc oxide, which is weak in heat resistance, as a semiconductor thin film layer, the semiconductor thin film layer becomes high temperature in the step of doping ions into the semiconductor thin film layer. The semiconductor thin film layer includes a portion where a channel is formed. However, when the channel becomes high temperature and the resistance is lowered, characteristic deterioration such as increase in leakage current is caused.

また、プラズマドーピング法では、例えば、試料を支持した試料支持体にバイアス電圧を印加することで、イオンを加速させることができる。それにより、イオンの注入深さを制御する。なお、ドーピングされるイオンは正の電荷を持つので、負のバイアス電圧を印加する。
しかしながら、基板にバイアス電圧を連続的に印加すると、試料が帯電するといった問題が生じる。それにより、イオンのエネルギーを制御することができなくなる。具体的には、試料支持体にバイアス電圧を印加することで、負の電荷を持つ電子は吸引されず、正の電荷を持つイオンだけが加速されて、試料に注入され、試料が正に帯電する。試料の帯電により、イオンの加速が十分に行われなくなり、ドーピングの深さやドーズ量が変動し、適切にイオンをドーピングすることが難しくなる。 In the plasma doping method, for example, ions can be accelerated by applying a bias voltage to a sample support that supports the sample. Thereby, the ion implantation depth is controlled. Since ions to be doped have a positive charge, a negative bias voltage is applied.
However, when a bias voltage is continuously applied to the substrate, there arises a problem that the sample is charged. Thereby, the energy of ions cannot be controlled. Specifically, by applying a bias voltage to the sample support, negatively charged electrons are not attracted, only positively charged ions are accelerated and injected into the sample, and the sample is charged positively. To do. Due to the charging of the sample, the ions are not sufficiently accelerated, the doping depth and the dose amount vary, and it becomes difficult to dope ions appropriately.

特開平９−２８３０７４号公報JP-A-9-283074 特開２００３−１４２４９７号公報JP 2003-142497 A

本発明は、上記問題に鑑みてなされたものであり、原料気体をプラズマ分解してイオン化し、そのプラズマ雰囲気に曝露することで試料にイオンをドーピングする際に、試料の温度の上昇を抑制することを解決課題とする。
加えて、試料の帯電を防止し、イオンの加速エネルギーを制御することも解決課題とする。 The present invention has been made in view of the above problems, and suppresses a rise in the temperature of a sample when the sample is doped with ions by plasma decomposition and ionization and exposure to the plasma atmosphere. This is the solution issue.
In addition, a problem to be solved is to prevent the sample from being charged and to control the acceleration energy of ions.

請求項１に係る発明は、処理室内に原料気体を導入し、第一電源を用いて該原料気体に高周波電力を印加することでイオン化してプラズマを生成し、該プラズマ雰囲気に試料支持体上に支持された試料を曝露することによってイオンをドーピングする装置であって、前記第一電源と前記処理室との間を接続或いは切断するための第一切替スイッチを有することを特徴とするイオンをドーピングする装置に関する。 According to the first aspect of the present invention, a source gas is introduced into a processing chamber, and a high frequency power is applied to the source gas using a first power source to generate ionized plasma, and the plasma atmosphere is placed on the sample support. A device for doping ions by exposing a sample supported on the substrate, comprising a first changeover switch for connecting or disconnecting between the first power source and the processing chamber. The present invention relates to a doping apparatus.

請求項２に係る発明は、前記試料支持体に負のバイアス電圧を印加する第二電源と、該試料支持体と該第二電源との間を接続或いは切断する第二切替スイッチとを有することを特徴とする請求項１記載のイオンをドーピングする装置に関する。
請求項３に係る発明は、前記第一切替スイッチが前記第一電源の装置への電力の印加を接続しつつ、前記第二切替スイッチが前記第二電源と前記試料支持体を切断する時間を設けるように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２記載のイオンをドーピングする装置に関する。 The invention according to claim 2 has a second power source for applying a negative bias voltage to the sample support, and a second changeover switch for connecting or disconnecting the sample support and the second power source. An apparatus for doping ions according to claim 1.
According to a third aspect of the present invention, there is provided a time for the second changeover switch to disconnect the second power supply and the sample support while the first changeover switch connects application of power to the device of the first power supply. 3. The ion doping apparatus according to claim 2, wherein the first changeover switch and the second changeover switch are opened and closed as provided.

請求項４に係る発明は、前記第一切替スイッチが前記第一電源の装置への電力の印加を切断しつつ、前記第二切替スイッチが前記第二電源と前記試料支持体を切断する時間を設けないように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２又は３記載のイオンをドーピングする装置に関する。
請求項５に係る発明は、前記第一切替スイッチが前記第一電源の装置への電力の印加切断しつつ、前記第二切替スイッチが前記第二電源と前記試料支持体を切断する時間を設けるように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２又は３記載のイオンをドーピングする装置に関する。 According to a fourth aspect of the present invention, there is provided a time for the second changeover switch to disconnect the second power supply and the sample support while the first changeover switch cuts off the application of power to the first power supply device. 4. The ion doping apparatus according to claim 2, wherein the first changeover switch and the second changeover switch are opened and closed so as not to be provided.
The invention according to claim 5 provides time for the second changeover switch to disconnect the second power supply and the sample support while the first changeover switch cuts off the application of power to the device of the first power supply. Thus, the present invention relates to the ion doping apparatus according to claim 2, wherein the first changeover switch and the second changeover switch are opened and closed.

請求項６に係る発明は、前記第二切替スイッチが前記第二電源と前記試料支持体を接続していないときに、アース電位に接続することを特徴とする請求項２乃至５いずれか記載のイオンをドーピングする装置に関する。
請求項７に係る発明は、正のバイアス電圧を印加するための第三電源を有し、前記第二切替スイッチが前記第二電源と前記試料支持体を接続していないときに、該第三電源を試料支持体に接続することを特徴とする請求項２乃至５いずれか記載のイオンをドーピングする装置に関する。 The invention according to claim 6 is characterized in that the second changeover switch is connected to the ground potential when the second power source and the sample support are not connected. The present invention relates to an ion doping apparatus.
The invention according to claim 7 has a third power source for applying a positive bias voltage, and when the second changeover switch does not connect the second power source and the sample support, 6. The apparatus for doping ions according to claim 2, wherein a power source is connected to a sample support.

請求項８に係る発明は、原料気体に高周波電力を印加することによってイオン化してプラズマを生成し、該プラズマ雰囲気に試料を曝露することによってイオンをドーピングする方法であって、前記高周波電力を一定の時間間隔を設けて印加することを特徴とするイオンをドーピングする方法に関する。 The invention according to claim 8 is a method of ionizing by applying high-frequency power to a raw material gas to generate plasma and exposing the sample to the plasma atmosphere to dope the ion, wherein the high-frequency power is kept constant. The present invention relates to a method for doping ions, which is applied with a time interval of

請求項９に係る発明は、前記プラズマ雰囲気に前記試料を曝露する際、前記試料が固定されている試料支持体に負のバイアス電圧を印加し、且つ該負のバイアス電圧をスイッチングして、一定の時間間隔を設けて印加することを特徴とする請求項８記載のイオンをドーピングする方法に関する。
請求項１０に係る発明は、前記高周波電力を印加しつつ、前記負のバイアス電圧を印加しない時間を設けるように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９記載のイオンをドーピングする方法に関する。 In the invention according to claim 9, when the sample is exposed to the plasma atmosphere, a negative bias voltage is applied to the sample support to which the sample is fixed, and the negative bias voltage is switched to keep constant. The method of doping ions according to claim 8, wherein the ions are applied with a time interval of
The invention according to claim 10 is performed by adjusting the application of the high frequency power and the application of the negative bias voltage so as to provide a time during which the negative bias voltage is not applied while applying the high frequency power. 10. A method of doping ions according to claim 9 characterized in that

請求項１１に係る発明は、前記高周波電力を印加しないときに、前記負のバイアス電圧を印加しない時間を設けないように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９又は１０記載のイオンをドーピングする方法に関する。
請求項１２に係る発明は、前記高周波電力を印加しないときに、前記負のバイアス電圧を印加しない時間を設けるように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９又は１０記載のイオンをドーピングする方法に関する。 The invention according to claim 11 is performed by adjusting the application of the high frequency power and the application of the negative bias voltage so as not to provide a time during which the negative bias voltage is not applied when the high frequency power is not applied. 11. The method of doping ions according to claim 9 or 10, wherein:
The invention according to claim 12 is performed by adjusting the application of the high frequency power and the application of the negative bias voltage so as to provide a time during which the negative bias voltage is not applied when the high frequency power is not applied. A method for doping ions according to claim 9 or 10.

請求項１３に係る発明は、前記負のバイアス電圧を印加していないときに、前記試料支持体をアース電位に接続することを特徴とする請求項９乃至１２いずれか記載のイオンをドーピングする方法に関する。
請求項１４に係る発明は、前記負のバイアス電圧を印加していないときに、前記試料支持体に正のバイアスを印加することを特徴とする請求項９乃至１２いずれか記載のイオンをドーピングする方法に関する。 The invention according to claim 13 is the method of doping ions according to any one of claims 9 to 12, wherein the sample support is connected to a ground potential when the negative bias voltage is not applied. About.
The invention according to claim 14 is characterized in that when a negative bias voltage is not applied, a positive bias is applied to the sample support, and ions are doped according to any one of claims 9 to 12 Regarding the method.

請求項１５に係る発明は、基板上に形成された半導体薄膜層へイオンをドーピングする工程を有する半導体装置の製法であって、該イオンのドーピングを、請求項８乃至１４いずれか記載のイオンをドーピングする方法により行うことを特徴とする半導体装置の製法に関する。
請求項１６に係る発明は、前記半導体薄膜層が酸化亜鉛であることを特徴とする請求項１５記載の半導体装置の製法に関する。 The invention according to claim 15 is a method of manufacturing a semiconductor device including a step of doping ions into a semiconductor thin film layer formed on a substrate, and the ions according to any one of claims 8 to 14 are doped. The present invention relates to a method for manufacturing a semiconductor device, which is performed by a doping method.
The invention according to claim 16 relates to a method of manufacturing a semiconductor device according to claim 15, wherein the semiconductor thin film layer is zinc oxide.

請求項１７に係る発明は、基板上に半導体薄膜層を形成する工程と、該半導体薄膜層の主成分である物質に対してドナーとなるイオンをドーピングしてソース・ドレイン領域を低抵抗化する工程とを有する薄膜トランジスタの製法であって、該イオンのドーピングを、請求項８乃至１４いずれか記載のイオンをドーピングする方法により行うことを特徴とする薄膜トランジスタの製法に関する。
請求項１８に係る発明は前記ソース・ドレイン領域を低抵抗化する際、該ソース・ドレイン領域が露出していることを特徴とする請求項１７記載の薄膜トランジスタの製法に関する。 According to the seventeenth aspect of the present invention, there is provided a step of forming a semiconductor thin film layer on a substrate, and a source / drain region is reduced in resistance by doping ions serving as donors with respect to a material that is a main component of the semiconductor thin film layer 15. A method of manufacturing a thin film transistor, comprising: a step of doping the ions by the method of doping ions according to any one of claims 8 to 14.
The invention according to claim 18 relates to the method of manufacturing a thin film transistor according to claim 17, wherein the source / drain region is exposed when the resistance of the source / drain region is reduced.

請求項１に係る発明によれば、第一電源と処理室の間に第一切替スイッチを有することにより、高周波電力を印加しない時間、換言すると、プラズマを発生させない時間を設けることができる。プラズマを発生していない時間を設けることにより、プラズマ発生時の輻射熱による試料の温度上昇を抑えることができる。 According to the first aspect of the present invention, by having the first changeover switch between the first power source and the processing chamber, it is possible to provide a time during which high-frequency power is not applied, in other words, a time during which plasma is not generated. By providing a time during which plasma is not generated, the temperature rise of the sample due to radiant heat at the time of plasma generation can be suppressed.

請求項２に係る発明によれば、試料支持体に負のバイアス電圧を印加する第二電源を有することにより、ドーピングするイオンを加速することができ、イオンの注入深さを制御することができる。
また、試料支持体と第二電源との間を接続或いは切断する第二切替スイッチを有することにより、一定の時間間隔を設けて、負のバイアス電圧を印加することができる。そのため、試料がプラズマ中の電子により中和され、帯電することを防ぐことができ、ドーピングするイオンの加速エネルギーを制御することができる。
請求項３に係る発明によれば、第一切替スイッチが第一電源の装置への電力の印加を接続しつつ、第二切替スイッチが第二電源と前記試料支持体を切断する時間を設けることで、プラズマ中の電子がより効果的に試料を中和するので、帯電を防ぐことができる。 According to the second aspect of the present invention, by providing the second power source for applying a negative bias voltage to the sample support, ions to be doped can be accelerated, and the ion implantation depth can be controlled. .
Further, by having the second changeover switch for connecting or disconnecting between the sample support and the second power source, a negative bias voltage can be applied with a certain time interval. Therefore, the sample can be prevented from being neutralized and charged by the electrons in the plasma, and the acceleration energy of ions to be doped can be controlled.
According to the invention of claim 3, the first changeover switch connects the application of power to the device of the first power supply, and the second changeover switch has time to disconnect the second power supply and the sample support. Thus, since electrons in the plasma neutralize the sample more effectively, charging can be prevented.

請求項４に係る発明によれば、第一切替スイッチが第一電源の装置への電力の印加を切断しつつ、第二切替スイッチが第二電源と試料支持体を切断する時間を設けないことで、効果的にイオンのドーピング及び試料支持体の中和を行うことができる。
請求項５に係る発明によれば、第一切替スイッチが第一電源の装置への電力の印加を切断しつつ、第二切替スイッチが第二電源と試料支持体を切断する時間を設けることで、試料支持体の温度の上昇を抑えることができる。 According to the invention of claim 4, the first change-over switch cuts off the application of power to the device of the first power supply, and the second change-over switch does not provide time for cutting off the second power supply and the sample support. Thus, ion doping and sample support neutralization can be performed effectively.
According to the fifth aspect of the present invention, the first changeover switch cuts off the application of power to the device of the first power supply, and the second changeover switch provides time for cutting off the second power supply and the sample support. The temperature rise of the sample support can be suppressed.

請求項６に係る発明によれば、第二切替スイッチが第二電源と試料支持体を接続していないときに、アース電位に接続することにより、試料の帯電をより効果的に防止できる。
請求項７に係る発明によれば、正のバイアス電圧を印加するための第三電源を第二切替スイッチが第二電源と試料支持体を接続していないときに、試料支持体と接続することで、より迅速且つ効果的に試料の帯電を抑制することができる。 According to the invention which concerns on Claim 6, when the 2nd changeover switch has not connected the 2nd power supply and the sample support body, charging of a sample can be prevented more effectively by connecting to ground potential.
According to the seventh aspect of the present invention, the third power source for applying a positive bias voltage is connected to the sample support when the second changeover switch does not connect the second power source and the sample support. Thus, charging of the sample can be suppressed more quickly and effectively.

請求項８に係る発明によれば、高周波電力を一定の時間間隔を設けて印加することにより、プラズマの発生による輻射熱を抑え、試料の温度上昇を抑制することができる。 According to the eighth aspect of the invention, by applying the high frequency power at a constant time interval, it is possible to suppress the radiant heat due to the generation of plasma and suppress the temperature rise of the sample.

請求項９に係る発明によれば、バイアス電圧をスイッチングして一定の時間間隔を設けて印加することにより、試料が中和され、帯電することを防ぐことができる。そのため、ドーピングするイオンの加速エネルギーを制御することができる。これにより、ドーピングの深さやドーズ量を適切に制御することができる。
請求項１０に係る発明によれば、高周波電力を印加しつつ、負のバイアス電圧を印加しない時間を設けることにより、プラズマ中の電子が試料を中和するので、効果的に帯電を防ぐことができる。 According to the ninth aspect of the present invention, it is possible to prevent the sample from being neutralized and charged by switching the bias voltage and applying it at a constant time interval. Therefore, the acceleration energy of ions to be doped can be controlled. Thereby, the depth and dose of doping can be controlled appropriately.
According to the invention of claim 10, by providing a time during which high-frequency power is applied and no negative bias voltage is applied, electrons in the plasma neutralize the sample, so that charging can be effectively prevented. it can.

請求項１１に係る発明によれば、高周波電力を印加しないときに、負のバイアス電圧を印加しない時間を設けないことで、効果的にイオンのドーピング及び試料の中和を行うことができる。
請求項１２に係る発明によれば、高周波電力を印加しないときに、負のバイアス電圧を印加しない時間を設けることで、試料の温度上昇を防止することができる。 According to the eleventh aspect of the present invention, it is possible to effectively perform ion doping and sample neutralization by not providing a time during which no negative bias voltage is applied when no high frequency power is applied.
According to the twelfth aspect of the present invention, it is possible to prevent the temperature of the sample from rising by providing a time during which no negative bias voltage is applied when high-frequency power is not applied.

請求項１３に係る発明によれば、負のバイアス電圧を印加していないときに、試料支持体をアース電位に接続することにより、より効果的に試料の帯電を抑制できる。
請求項１４に係る発明によれば、負のバイアス電圧を印加していないときに、試料支持体に正のバイアスを印加することにより、より迅速且つ効果的に試料の帯電を抑制することができる。 According to the thirteenth aspect of the present invention, the charging of the sample can be more effectively suppressed by connecting the sample support to the ground potential when no negative bias voltage is applied.
According to the fourteenth aspect of the present invention, when a negative bias voltage is not applied, a positive bias can be applied to the sample support, thereby suppressing charging of the sample more quickly and effectively. .

請求項１５に係る発明によれば、請求項６乃至１０いずれか記載のイオンをドーピングする方法を用いることで、半導体薄膜層が高温になることを防ぐことができる。そのため、耐熱性の弱い物質を半導体薄膜層として用いても、熱による影響を抑えることができる。
また、イオンの加速エネルギーを制御できるので、ドーピングの深さやドーズ量が適切に制御された半導体装置を得ることができる。
請求項１６に係る発明によれば、半導体薄膜層が酸化亜鉛を主成分とすることで、電子移動度の優れた半導体装置となる。加えて、酸化亜鉛は耐熱性が弱いが、バイアス電圧を一定の時間間隔を設けて印加することにより、半導体薄膜層が高温に曝されることを防ぐことができるので、リーク電流の増大や、電子移動度の低下等を防ぐことができる。 According to the invention of claim 15, by using the method of doping ions according to any one of claims 6 to 10, the semiconductor thin film layer can be prevented from becoming high temperature. Therefore, even if a substance having low heat resistance is used as the semiconductor thin film layer, the influence of heat can be suppressed.
Further, since the acceleration energy of ions can be controlled, a semiconductor device in which the doping depth and the dose amount are appropriately controlled can be obtained.
According to the sixteenth aspect of the present invention, the semiconductor thin film layer contains zinc oxide as a main component, whereby a semiconductor device having excellent electron mobility is obtained. In addition, although zinc oxide is weak in heat resistance, by applying a bias voltage with a certain time interval, it is possible to prevent the semiconductor thin film layer from being exposed to high temperature, so that an increase in leakage current, It is possible to prevent a decrease in electron mobility.

請求項１７に係る発明によれば、請求項６乃至１０いずれか記載のイオンをドーピングする方法を用いることで、基板が帯電することを防ぐことができる。そのため、ドーピングするイオンの加速エネルギーを制御することができる。
また、半導体薄膜層が高温になることを防ぐことができる。そのため、耐熱性の弱い物質を半導体薄膜層として用いたTFTにおいても、リーク電流の増大や、電子移動度の低下を防ぐことができる。
請求項１８に係る発明によれば、イオンをドーピングする際にソース・ドレイン領域が露出していることにより、イオンを加速するための負のバイアス電圧を低くしても効果的にイオンをドーピングすることができる。そのため、イオンをドーピングする際の半導体薄膜層へのダメージを低減することができる。 According to the invention of claim 17, the substrate can be prevented from being charged by using the method of doping ions according to any of claims 6 to 10. Therefore, the acceleration energy of ions to be doped can be controlled.
Moreover, it can prevent that a semiconductor thin film layer becomes high temperature. Therefore, an increase in leakage current and a decrease in electron mobility can be prevented even in a TFT using a material having low heat resistance as a semiconductor thin film layer.
According to the invention of claim 18, since the source / drain regions are exposed when doping ions, the ions are effectively doped even if the negative bias voltage for accelerating the ions is lowered. be able to. Therefore, damage to the semiconductor thin film layer when doping ions can be reduced.

まず、本発明に係るイオンをドーピングするための装置について以下説明する。
図１は本発明のイオンをドーピングするための装置（以下、プラズマドーピング装置と称す）を示した図である。
プラズマドーピング装置１００は、真空処理室１、シャワープレート２、試料支持体３、第一電源４、第一切替スイッチ５、マッチングボックス６、第二電源７、第二切替スイッチ８、第三電源９を少なくとも備えている。 First, an apparatus for doping ions according to the present invention will be described below.
FIG. 1 is a view showing an apparatus (hereinafter referred to as a plasma doping apparatus) for doping ions according to the present invention.
The plasma doping apparatus 100 includes a vacuum processing chamber 1, a shower plate 2, a sample support 3, a first power supply 4, a first changeover switch 5, a matching box 6, a second power supply 7, a second changeover switch 8, and a third power supply 9. At least.

真空処理室１は、図示していないが圧力調整バルブを有しており、該バルブを介して高真空排気ポンプに接続されており、高真空状態が実現される。高真空排気ポンプは、例えばターボ分子ポンプやクライオポンプを例示することが出来る。真空処理室１は、原料ガスを真空処理室１の内部に導入する前に内部を排気して高真空状態にする。この場合、当該真空度、すなわち背景真空度を、例えば１０^-６Ｔｏｒｒ以下にすることが好ましい。そして、真空処理室１を高真空に排気した後、プラズマの原料となる反応性ガス（原料ガス）が導入され、圧力調整バルブにより処理室１を所定の圧力に維持する。 Although not shown, the vacuum processing chamber 1 has a pressure adjusting valve, and is connected to a high vacuum exhaust pump through the valve, thereby realizing a high vacuum state. Examples of the high vacuum pump include a turbo molecular pump and a cryopump. The vacuum processing chamber 1 is evacuated to a high vacuum state before the source gas is introduced into the vacuum processing chamber 1. In this case, it is preferable that the vacuum degree, that is, the background vacuum degree is, for example, 10 ⁻⁶ Torr or less. Then, after evacuating the vacuum processing chamber 1 to a high vacuum, a reactive gas (raw material gas) serving as a plasma raw material is introduced, and the processing chamber 1 is maintained at a predetermined pressure by a pressure adjusting valve.

また、真空処理室１内にはシャワープレート２及び試料１０を支持する試料支持体３が備えられている。
真空処理室１内のシャワープレート２に、第一電源４よりマッチングボックス（高周波整合器）６を介して高周波電力が印加される。真空処理室１には原料ガスが導入され、圧力制御されているので、真空処理室１中にプラズマが発生する。
プラズマが発生することにより、真空処理室１内の試料支持体３上に支持された試料１０がプラズマに曝露されることとなる。それにより、試料にイオンがドーピングされる。また試料支持体３は、試料にドーピングされたイオンのドーズ量を測るドーズカウンターを備えていてもよい。それにより、注入量のその場測定を行うことができ、適切なドーズ量の測定を行えるからである。 In addition, a sample support 3 that supports the shower plate 2 and the sample 10 is provided in the vacuum processing chamber 1.
High frequency power is applied to the shower plate 2 in the vacuum processing chamber 1 from the first power source 4 through a matching box (high frequency matching unit) 6. Since the source gas is introduced into the vacuum processing chamber 1 and the pressure is controlled, plasma is generated in the vacuum processing chamber 1.
When the plasma is generated, the sample 10 supported on the sample support 3 in the vacuum processing chamber 1 is exposed to the plasma. Thereby, the sample is doped with ions. Further, the sample support 3 may include a dose counter that measures the dose of ions doped in the sample. This is because in-situ measurement of the injection amount can be performed, and an appropriate dose amount can be measured.

また、プラズマドーピング装置１００は、第一電源４とマッチングボックス６の間に第一切替スイッチ５を設けている。第一切替スイッチ５は、第一電源４とマッチングボックス６との間を接続或いは切断するための切替スイッチである。
第一切替スイッチを設けていない場合、試料がプラズマに連続的に曝露される状態となるため、プラズマ発生時の輻射熱により試料が高温になるといった問題が生じる。特に、イオンのドーピング効率を上げるために高密度プラズマを使用した場合、当該温度上昇がより顕著になる。そのため、試料１０の耐熱性が弱い場合（例えば、試料１０が酸化亜鉛を含む場合等）、試料１０にイオンをドーピングする工程で、試料が高温となり、試料の膜質等が悪化する。また、基板が耐熱性の弱いプラスチック基板等の場合、基板の熱収縮や歪みが生じる。
本実施例のように、第一切替スイッチ５を設けることにより、シャワープレート２に高周波電力を印加しない時間、換言すると、プラズマを発生させない時間を設けることができる。プラズマを発生していない時間は、プラズマ発生時の輻射熱が生じず、試料１０の温度上昇を抑えることができる。
また、高周波電力を印加しない時間を設けることで、平均投入電力を同一に保った状態でピーク電力を高く設定できるので、ドーピング効率の低下を防止することもできる。
なお、図１では第一電源４と第一切替スイッチ５が別々に示されているが、第一電源４中に第一切替スイッチ５を内蔵しているものも当然含まれる。 In addition, the plasma doping apparatus 100 includes a first changeover switch 5 between the first power supply 4 and the matching box 6. The first changeover switch 5 is a changeover switch for connecting or disconnecting between the first power supply 4 and the matching box 6.
When the first changeover switch is not provided, the sample is continuously exposed to the plasma, which causes a problem that the sample becomes high temperature due to radiant heat at the time of plasma generation. In particular, when a high-density plasma is used to increase ion doping efficiency, the temperature rise becomes more remarkable. Therefore, when the heat resistance of the sample 10 is weak (for example, when the sample 10 contains zinc oxide), the sample becomes high temperature in the step of doping the sample 10 with ions, and the film quality of the sample is deteriorated. In addition, when the substrate is a plastic substrate or the like having low heat resistance, thermal contraction or distortion of the substrate occurs.
By providing the first changeover switch 5 as in this embodiment, it is possible to provide a time during which high frequency power is not applied to the shower plate 2, in other words, a time during which plasma is not generated. During the time when the plasma is not generated, no radiant heat is generated when the plasma is generated, and the temperature rise of the sample 10 can be suppressed.
In addition, by providing a time during which no high frequency power is applied, the peak power can be set high with the average input power kept the same, so that a reduction in doping efficiency can be prevented.
Although the first power supply 4 and the first changeover switch 5 are shown separately in FIG. 1, the first power supply 4 including the first changeover switch 5 is naturally included.

また、試料支持体３には、第二電源７によって負のバイアス電圧が印加される。試料１０にドーピングされるイオンは正の電荷を有するものであるので、試料支持体３に負のバイアス電圧を印加することで、ドーピングするイオンが加速される。それにより、イオンの注入深さを制御することができる。 A negative bias voltage is applied to the sample support 3 by the second power source 7. Since ions doped in the sample 10 have a positive charge, the ions to be doped are accelerated by applying a negative bias voltage to the sample support 3. Thereby, the ion implantation depth can be controlled.

また、プラズマドーピング装置１００は、第二電源７と試料支持体３の間に第二切替スイッチ８を設けている。第二切替スイッチ８は第二電源７と試料支持体３の間を接続或いは切断するための切替スイッチである。
第二切替スイッチ８を設けていない場合、基板にバイアス電圧を連続的に印加することとなり、試料が正に帯電するといった問題が生じる。試料の帯電により、イオンの加速が十分に行われなくなり、ドーピングの深さやドーズ量が変動し、適切にイオンをドーピングすることが難しくなる。 In addition, the plasma doping apparatus 100 includes a second changeover switch 8 between the second power source 7 and the sample support 3. The second changeover switch 8 is a changeover switch for connecting or disconnecting between the second power source 7 and the sample support 3.
When the second changeover switch 8 is not provided, a bias voltage is continuously applied to the substrate, which causes a problem that the sample is positively charged. Due to the charging of the sample, the ions are not sufficiently accelerated, the doping depth and the dose amount vary, and it becomes difficult to dope ions appropriately.

本実施例のように、第二切替スイッチ８を設けることにより、第二電源７からのバイアス電圧を一定の時間間隔を設けて試料支持体３へ印加することができる。イオンのドーピングにより正のイオンが試料に帯電しているので、試料支持体に負のバイアス電圧を印加しない時間を設けることで、プラズマ内の電子が試料に流れ、試料を中和することができる。 By providing the second changeover switch 8 as in this embodiment, the bias voltage from the second power source 7 can be applied to the sample support 3 with a certain time interval. Since positive ions are charged on the sample by ion doping, electrons in the plasma can flow to the sample and neutralize the sample by providing a time during which no negative bias voltage is applied to the sample support. .

上記したように、負のバイアス電圧の印加において一定の時間間隔を設け、バイアス電圧を変化させることによって試料１０を中和することができるが、さらに、プラズマドーピング装置１００では、第二切替スイッチが第二電源７と試料支持体３を接続していないときに、試料支持体を第三電源９と接続する。第三電源９は正のバイアス電圧を試料支持体３に印加するものであり、正のバイアスを印加することで、プラズマ内の電子が加速されて試料に流れるので、より迅速且つ効果的に試料を中和することができ、帯電を抑制することができる。
なお、プラズマドーピング装置１００では、第二切替スイッチ８が第二電源７と試料支持体３を接続していないときに、試料支持体３と第三電源９を接続しているが、第三電源９のかわりにアース電位に接続することも考えられる。それにより、正の電荷が分散され、試料の帯電が抑えられるからである。
なお、図１では、第二電源７、第三電源９、第二切替スイッチ８が別々に示されているが、第二電源と第三電源を切り替えて試料支持体に接続できればよく、例えば、上記三つの構成が１つの機器に内蔵されていてもよい。 As described above, the sample 10 can be neutralized by changing the bias voltage by providing a certain time interval in the application of the negative bias voltage. When the second power source 7 and the sample support 3 are not connected, the sample support is connected to the third power source 9. The third power source 9 applies a positive bias voltage to the sample support 3. By applying a positive bias, electrons in the plasma are accelerated and flow to the sample, so that the sample can be more quickly and effectively. Can be neutralized and charging can be suppressed.
In the plasma doping apparatus 100, the sample support 3 and the third power supply 9 are connected when the second changeover switch 8 does not connect the second power supply 7 and the sample support 3. It is also conceivable to connect to the ground potential instead of 9. This is because positive charges are dispersed and the sample is prevented from being charged.
In FIG. 1, the second power source 7, the third power source 9, and the second changeover switch 8 are shown separately, but it is only necessary that the second power source and the third power source can be switched and connected to the sample support. The above three configurations may be incorporated in one device.

第一切替スイッチ４と第二切替スイッチ８の切替の構成の一例を図２及び図３を用いて以下説明する。
図２は、第一切替スイッチ及び第二切替スイッチを調整したときの第一電源４により印加する高周波電力と第二電源７により印加する負のバイアス電圧を比較した図であり、高周波電力を印加してからΔｔ経過した後、バイアス電圧を印加している。図（２−１）及び図（３−１）は縦軸に高周波電力の電力量、横軸に時間を示した図であり、図（２−２）及び図（３−２）は縦軸にバイアス電圧の電圧値、横軸に時間を示した図である。なお、プラズマドーピング装置１００では、第二電源での負のバイアスの印加を中断している際、第三電源により正のバイアス電圧を印加しているが、説明の都合上、図（２−２）及び図（２−３）において、第三電源による正のバイアスの印加は示していない。
図２に示した例を説明する。まず、第一切替スイッチ４が第一電源５とマッチングボックス６を接続するために閉じた後、一定時間Δｔ遅れて、第二切替スイッチ８が第二電源７と試料支持体３を接続するように閉じ、試料支持体３にバイアス電圧を印加する。そして、第一切替スイッチ５が第一電源４と該マッチングボックス６の接続を切断するために開いた後であって、且つ再度高周波スイッチ５が第一電源４とマッチングボックス６を接続する前に、第二切替スイッチ８が第二電源７と試料支持体３の接続を切断し、試料支持体３への負のバイアス電圧の印加を止める。
図２に示す如く、バイアス電圧と高周波電力の両方を印加している時間aの他に、バイアス電圧のみを印加している時間ｂと、高周波電力及びバイアス電圧を共に印加していない時間ｃと、高周波電力のみを印加している時間ｄが生じる。
時間ａでは、試料１０にイオンが効果的にドーピングされる。
時間ｂでは、高周波電力が印加されていないので、プラズマは発生せず、輻射熱による試料の温度上昇を防ぐことができる。加えて、高周波電力の印加を止めることで、真空処理室１内のプラズマ中の電子はすぐに消失してしまうが、イオンは電子に比して緩和時間が長く、消失しにくいため、イオンが処理室内に残存し、イオンを試料にドーピングすることができる。
時間ｃでは、負のバイアス電圧も高周波電力も印加されていない。この時は、プラズマの発生による熱輻射が抑えられ、試料の温度上昇が抑制される。本期間ではイオンは試料にドーピングされない。
時間ｄでは、高周波電力が印加してプラズマが発生するが、負のバイアス電圧が印加されていないので、プラズマ中の電子が正に帯電している試料に流れ、試料を中和する。それにより、試料の帯電が迅速かつ効果的に抑制される。
上記のように、第一切替スイッチ５及び第二切替スイッチ８を調整することにより、ドーピング効率の低下を抑制しつつ、プラズマの輻射熱を抑え、試料の温度上昇を抑えることができる。
また、図３のように、高周波電力及びバイアス電圧を共に印加していない時間ｃを設けないように第一切替スイッチ５及び第二切替スイッチ８を調整してもよい。イオンのドーピングも、試料の中和も行われていない時間ｃがなくなることで、効率的にイオンのドーピング及び試料の中和を行うことができるからである。
なお、第一切替スイッチ５及び第二切替スイッチ８の調整は、図２及び図３の例によって何ら限定されるものではない。例えば、第二切替スイッチ８により、負のバイアス電圧を印加しない時間や回数を減らすことで、ドーピング効率を上げることもできる。 An example of the configuration of switching between the first selector switch 4 and the second selector switch 8 will be described below with reference to FIGS.
FIG. 2 is a diagram comparing the high frequency power applied by the first power source 4 and the negative bias voltage applied by the second power source 7 when adjusting the first changeover switch and the second changeover switch. After a lapse of Δt, the bias voltage is applied. FIGS. (2-1) and (3-1) show the amount of high-frequency power on the vertical axis and time on the horizontal axis. FIGS. (2-2) and (3-2) are vertical axes. FIG. 5 is a diagram showing a voltage value of a bias voltage and time on the horizontal axis. In the plasma doping apparatus 100, when the application of the negative bias at the second power source is interrupted, a positive bias voltage is applied from the third power source. However, for convenience of explanation, FIG. ) And FIG. (2-3) do not show application of a positive bias by the third power source.
The example shown in FIG. 2 will be described. First, after the first changeover switch 4 is closed to connect the first power supply 5 and the matching box 6, the second changeover switch 8 connects the second power supply 7 and the sample support 3 with a delay of a certain time Δt. And a bias voltage is applied to the sample support 3. Then, after the first changeover switch 5 is opened to disconnect the connection between the first power supply 4 and the matching box 6 and before the high-frequency switch 5 connects the first power supply 4 and the matching box 6 again. The second changeover switch 8 disconnects the connection between the second power source 7 and the sample support 3 and stops the application of the negative bias voltage to the sample support 3.
As shown in FIG. 2, in addition to the time a in which both the bias voltage and the high frequency power are applied, the time b in which only the bias voltage is applied, and the time c in which both the high frequency power and the bias voltage are not applied. A time d during which only high-frequency power is applied occurs.
At time a, the sample 10 is effectively doped with ions.
At time b, since no high frequency power is applied, plasma is not generated, and the temperature rise of the sample due to radiant heat can be prevented. In addition, by stopping the application of high-frequency power, electrons in the plasma in the vacuum processing chamber 1 disappear immediately, but ions have a longer relaxation time than electrons and are less likely to disappear. The sample remains in the processing chamber and can be doped with ions.
At time c, neither a negative bias voltage nor high frequency power is applied. At this time, thermal radiation due to generation of plasma is suppressed, and an increase in the temperature of the sample is suppressed. During this period, ions are not doped in the sample.
At time d, high frequency power is applied and plasma is generated, but since no negative bias voltage is applied, electrons in the plasma flow to the positively charged sample and neutralize the sample. Thereby, charging of the sample is suppressed quickly and effectively.
As described above, by adjusting the first changeover switch 5 and the second changeover switch 8, it is possible to suppress the radiant heat of the plasma and suppress the temperature rise of the sample while suppressing the decrease in doping efficiency.
In addition, as shown in FIG. 3, the first changeover switch 5 and the second changeover switch 8 may be adjusted so as not to provide the time c during which neither the high frequency power nor the bias voltage is applied. This is because the time c in which neither ion doping nor sample neutralization is performed is eliminated, so that ion doping and sample neutralization can be performed efficiently.
In addition, adjustment of the 1st changeover switch 5 and the 2nd changeover switch 8 is not limited at all by the example of FIG.2 and FIG.3. For example, the second changeover switch 8 can increase the doping efficiency by reducing the time and the number of times that the negative bias voltage is not applied.

また、図１に示すプラズマドーピング装置１００も、本発明を何ら限定するものではない。例えば、プラズマドーピング装置１００は、プラズマの発生を平行平板方式で行う装置であるが、ＩＣＰ（誘導結合プラズマ発光）方式でプラズマを発生させてもよいし、他の方式でもよい。また、ＩＣＰ方式でプラズマを発生させた場合、平行平板方式に比して高密度なプラズマを発生させることができる。従来の装置では、高密度プラズマを用いた場合、試料の温度が上昇しやすくなるという問題を抱えるが、本発明の場合、プラズマを発生させるための高周波電力を一定の時間間隔を設けて印加するので、試料の温度上昇を抑えることができ、好適に利用可能である。 Also, the plasma doping apparatus 100 shown in FIG. 1 does not limit the present invention. For example, the plasma doping apparatus 100 is an apparatus that generates plasma by a parallel plate method, but may generate plasma by an ICP (inductively coupled plasma emission) method, or may be another method. In addition, when the plasma is generated by the ICP method, it is possible to generate high-density plasma as compared with the parallel plate method. The conventional apparatus has a problem that the temperature of the sample is likely to rise when high-density plasma is used, but in the case of the present invention, high-frequency power for generating plasma is applied at regular intervals. Therefore, the temperature rise of the sample can be suppressed and can be suitably used.

次いで、本発明に係るイオンをドーピングする方法について、本発明に係るイオンをドーピングする方法によりイオンをドーピングした薄膜トランジスタを実施例として、以下説明する。
但し、本発明は下記実施例に何ら限定されるものではない。 Next, a method of doping ions according to the present invention will be described below using a thin film transistor doped with ions by the method of doping ions according to the present invention as an example.
However, the present invention is not limited to the following examples.

図４は本発明に係るドーピング方法によりイオンをドーピングされた薄膜トランジスタの一実施例を示す断面図である。
図４に示す薄膜トランジスタ２００は、基板１１、半導体薄膜層１３、ゲート絶縁膜１４、ゲート電極１６、層間絶縁膜１７、一対のソース・ドレイン電極１２、表示電極１９を有しており、図のように、これら各構成を積層して形成されている。
以下、薄膜トランジスタ２００の製造工程を図５を用いて説明する。 FIG. 4 is a cross-sectional view showing an embodiment of a thin film transistor doped with ions by the doping method according to the present invention.
A thin film transistor 200 shown in FIG. 4 includes a substrate 11, a semiconductor thin film layer 13, a gate insulating film 14, a gate electrode 16, an interlayer insulating film 17, a pair of source / drain electrodes 12, and a display electrode 19, as shown in the figure. In addition, these components are laminated.
Hereinafter, a manufacturing process of the thin film transistor 200 will be described with reference to FIGS.

まず、基板１１上の全面に半導体薄膜層１３を例えば50〜100nm程度の膜厚でマグネトロンスパッタ法にて形成し、パターニングする。
この時、基板１１の材料は、プラスチックであることが好ましい。プラスチック基板は基板として一般的に用いられているガラス基板より、軽量、薄型化が可能、大面積化が容易、変形に強い、加工性に優れているといった特性を有するからである。
また、半導体薄膜層１３の主成分となる物質としては、シリコン、ゲルマニウム、酸化亜鉛等が挙げられる。特に半導体薄膜層１３としては、酸化亜鉛を主成分とすることが好ましい。これにより、電子移動度の優れた薄膜トランジスタとなるからである。
また、プラスチックや酸化亜鉛は耐熱性が弱いといった問題があるが、本発明に係る製法を用いることで、低温で薄膜トランジスタを形成できるので、プラスチック基板や酸化亜鉛に対する熱による影響を抑えることができる。詳しくは後述する。
なお、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li、Na、N、C等のp型ドーパント及びB、Al、Ga、In等のn型ドーパントがドーピングされた酸化亜鉛およびMg、Be、Sn、In等がドーピングされた酸化亜鉛を含む。 First, the semiconductor thin film layer 13 is formed on the entire surface of the substrate 11 with a film thickness of, for example, about 50 to 100 nm by a magnetron sputtering method and patterned.
At this time, the material of the substrate 11 is preferably plastic. This is because a plastic substrate is lighter and thinner than a glass substrate generally used as a substrate, has a characteristic that it can be easily increased in area, is resistant to deformation, and has excellent workability.
In addition, examples of the material that is a main component of the semiconductor thin film layer 13 include silicon, germanium, and zinc oxide. In particular, the semiconductor thin film layer 13 is preferably composed mainly of zinc oxide. This is because the thin film transistor has excellent electron mobility.
In addition, although plastic and zinc oxide have a problem that heat resistance is weak, by using the manufacturing method according to the present invention, a thin film transistor can be formed at a low temperature, so that the influence of heat on the plastic substrate and zinc oxide can be suppressed. Details will be described later.
Note that an oxide semiconductor containing zinc oxide as a main component is doped with intrinsic zinc oxide, p-type dopants such as Li, Na, N, and C, and n-type dopants such as B, Al, Ga, and In. Zinc oxide and zinc oxide doped with Mg, Be, Sn, In or the like.

次いで、半導体薄膜層１３上に半導体薄膜層表面が低抵抗化されない手法および条件で酸化珪素（SiOx）、酸窒化珪素（SiON）、窒化珪素（SiNx）等からなるゲート絶縁膜１４を形成する。
ゲート絶縁膜１４の形成方法の一例として、プラズマ化学気相成長（PCVD）法で50〜500nm厚に形成する方法が挙げられる。
次に、ゲート絶縁膜１４上にゲート電極１６を積載する。図５（１）はゲート電極１６積載後の断面図である。 Next, a gate insulating film 14 made of silicon oxide (SiOx), silicon oxynitride (SiON), silicon nitride (SiNx), or the like is formed on the semiconductor thin film layer 13 by a method and conditions that do not lower the resistance of the semiconductor thin film layer surface.
An example of a method for forming the gate insulating film 14 is a method of forming a thickness of 50 to 500 nm by plasma enhanced chemical vapor deposition (PCVD).
Next, the gate electrode 16 is stacked on the gate insulating film 14. FIG. 5A is a cross-sectional view after the gate electrode 16 is loaded.

その後、ゲート電極１６をマスクとして、ゲート絶縁膜１４をSF₆等のガスを用いてドライエッチングする。
図５（２）はゲート絶縁膜１４をドライエッチングした後の断面図を示しており、ゲート絶縁膜１４とゲート電極１６が自己整合的に同一形状に形成されている。また、半導体薄膜層１３は当該処理でエッチングを行わないので、両端部分がゲート絶縁膜１４で被覆されておらず露出した構造となる。 Thereafter, using the gate electrode 16 as a mask, the gate insulating film 14 is dry-etched using a gas such as SF ₆ .
FIG. 5B shows a cross-sectional view after the gate insulating film 14 is dry-etched. The gate insulating film 14 and the gate electrode 16 are formed in the same shape in a self-aligning manner. Further, since the semiconductor thin film layer 13 is not etched in this process, both end portions are not covered with the gate insulating film 14 and are exposed.

ゲート絶縁膜１４のパターン形成後、図５（３）に示される如く、半導体薄膜層１３において、半導体薄膜層１３に対してドナーとなる物質をプラズマ分解してイオン化し、そのプラズマに曝露することで、一対のソース・ドレイン領域１３２の少なくとも上側表面を低抵抗化する。この時、ゲート電極がマスクとなり、ソース・ドレイン領域１３２に自己整合、且つ選択的にイオンをドーピングすることができる。
上記したように、ソース・ドレイン領域を形成することで、ゲート電極１６の両端が、一対のソース・ドレイン領域１３２の内側端と膜厚方向に揃った位置に存在することとなる。それにより、ソース・ドレイン領域とゲート電極間の寄生容量が低減し、動作速度を向上させることができる。 After the pattern formation of the gate insulating film 14, as shown in FIG. 5 (3), in the semiconductor thin film layer 13, a substance that becomes a donor with respect to the semiconductor thin film layer 13 is plasma-decomposed and ionized and exposed to the plasma. Thus, the resistance of at least the upper surface of the pair of source / drain regions 132 is reduced. At this time, the gate electrode serves as a mask, and the source / drain region 132 can be self-aligned and selectively doped with ions.
As described above, by forming the source / drain regions, both ends of the gate electrode 16 are located at positions aligned with the inner ends of the pair of source / drain regions 132 in the film thickness direction. Thereby, the parasitic capacitance between the source / drain regions and the gate electrode is reduced, and the operation speed can be improved.

しかしながら、上記方法でソース・ドレイン領域を低抵抗化する場合、プラズマ発生時の輻射熱によって、基板の温度が上昇し、半導体薄膜層が高温になるといった問題が生じる。半導体薄膜層の主成分に酸化亜鉛等の耐熱性の弱い物質を用いた場合、主成分である物質の成分が脱離し欠陥を形成する。該欠陥は、電気的には浅い不純物準位を形成し、半導体薄膜層の低抵抗化を引き起こす。そのため、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大とともに、しきい電圧が小さくなり、リーク電流が増大する。
また、欠陥は活性層となる半導体薄膜層中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。
そこで、本発明では、プラズマを発生させるために印加する高周波電力をスイッチングして一定の時間間隔を設けて印加することにより、プラズマを発生していない時間を設けることができ、プラズマ発生時の輻射熱による基板温度の上昇を防ぐことができる。それにより、半導体薄膜層１３が高温に曝されるのを防止することができる。そのため、酸化亜鉛等の耐熱性の弱い物質を半導体薄膜層１３に用いても、上記欠陥の発生を防ぐことができ、リーク電流の抑制、電子移動度の向上を図ることができる。
また、上記したように、低温処理が可能なため、耐熱性の弱いプラスチック基板を使用したとしても、熱による影響を抑えることができるので、好適に利用可能である。 However, when the resistance of the source / drain region is lowered by the above method, there arises a problem that the temperature of the substrate rises due to radiant heat at the time of plasma generation, and the semiconductor thin film layer becomes high temperature. When a material having low heat resistance such as zinc oxide is used as the main component of the semiconductor thin film layer, the component of the main component is desorbed to form a defect. The defect forms an electrically shallow impurity level and causes a reduction in resistance of the semiconductor thin film layer. Therefore, a normally-on type, that is, a depletion type operation in which a drain current flows without applying a gate voltage, a threshold voltage decreases and a leakage current increases as the defect level increases.
Further, the defect becomes a trap of carriers in the semiconductor thin film layer serving as the active layer, and causes a decrease in electron mobility of the thin film transistor.
Therefore, in the present invention, it is possible to provide a time during which plasma is not generated by switching high-frequency power applied to generate plasma and applying it at a constant time interval, so that radiant heat during plasma generation can be provided. Can prevent the substrate temperature from rising. Thereby, the semiconductor thin film layer 13 can be prevented from being exposed to a high temperature. Therefore, even when a material having low heat resistance such as zinc oxide is used for the semiconductor thin film layer 13, the above-described defect can be prevented, leakage current can be suppressed, and electron mobility can be improved.
In addition, as described above, since low temperature processing is possible, even if a plastic substrate having low heat resistance is used, the influence of heat can be suppressed, and therefore, it can be suitably used.

また、基板側に負のバイアス電圧を印加して、イオンを加速することで、十分に低抵抗化したソース・ドレイン領域を得ることができる。
しかしながら、基板に負のバイアス電圧を連続的に印加すると、基板が帯電してしまうといった問題が生じる。それにより、イオンの加速エネルギーを制御することができなくなる。そのため、ドーピングの深さやドーズ量が変動し、適切にイオンをドーピングすることが難しくなる。
そこで本発明は、基板に印加する負のバイアス電圧をスイッチングして一定の時間間隔を設けて印加する。負のバイアス電圧を一定の時間間隔を設けて印加することで、基板が帯電することを防ぐことができる。そのため、ドーピングするイオンの加速エネルギーを制御することができる。 In addition, by applying a negative bias voltage to the substrate side to accelerate ions, a sufficiently low resistance source / drain region can be obtained.
However, when a negative bias voltage is continuously applied to the substrate, there arises a problem that the substrate is charged. Thereby, the acceleration energy of ions cannot be controlled. Therefore, the doping depth and the dose amount vary, and it becomes difficult to dope ions appropriately.
Therefore, in the present invention, the negative bias voltage applied to the substrate is switched and applied at a constant time interval. By applying a negative bias voltage with a constant time interval, the substrate can be prevented from being charged. Therefore, the acceleration energy of ions to be doped can be controlled.

負のバイアス電圧を印加していないときに、基板をアース電位に接続することが好ましい。それにより、正の電荷が分散され、基板の帯電が抑えられるからである。
また、負のバイアス電圧を印加していないときに、基板に正のバイアス電圧を印加することも好ましい。正のバイアス電圧を印加することで、プラズマ内の電子が加速されて基板に流れるので、より迅速且つ効果的に基板を中和することができ、基板の帯電を抑制することができるからである。 Preferably, the substrate is connected to ground potential when no negative bias voltage is applied. This is because positive charges are dispersed and charging of the substrate is suppressed.
It is also preferable to apply a positive bias voltage to the substrate when no negative bias voltage is applied. By applying a positive bias voltage, electrons in the plasma are accelerated and flow to the substrate, so that the substrate can be neutralized more quickly and effectively, and charging of the substrate can be suppressed. .

また、高周波電力を印加せず、且つ負のバイアス電圧も印加しない時間を設けることで、基板を効果的に冷却することができる（図２参照）。
また逆に、高周波電力を印加せず、且つ負のバイアス電圧も印加しない時間を設けなければ、イオンのドーピングも基板の中和も行わない時間が生じないので、効率よくイオンのドーピング及び基板の中和を行うことができる（図３参照）。
また、該実施例では、ソース・ドレイン領域１３２がゲート絶縁膜１４に被膜されていないので、バイアス電圧を小さくすることができる。それにより、イオンをドーピングするときの加速エネルギーを抑えることができ、半導体薄膜層１３へのダメージを低減することができる。 In addition, the substrate can be effectively cooled by providing a time during which no high-frequency power is applied and no negative bias voltage is applied (see FIG. 2).
Conversely, if there is no time during which no high frequency power is applied and no negative bias voltage is applied, there is no time during which neither ion doping nor substrate neutralization occurs. Neutralization can be performed (see FIG. 3).
In this embodiment, since the source / drain region 132 is not coated on the gate insulating film 14, the bias voltage can be reduced. Thereby, the acceleration energy when doping ions can be suppressed, and damage to the semiconductor thin film layer 13 can be reduced.

図５（４）に示す如く、ゲート絶縁膜１４、ゲート電極１６の上全面に層間絶縁膜１７を形成する。 As shown in FIG. 5 (4), an interlayer insulating film 17 is formed on the entire surface of the gate insulating film 14 and the gate electrode 16.

その後、フォトリソグラフィー法を用いることにより、一対のソース・ドレイン領域１３２上にコンタクトホールを開口し、一対のソース・ドレイン電極１２を夫々対応するソース・ドレイン領域１３２に接続する。最後に、インジウムスズ酸化物(ITO)等からなる表示電極１９を形成することでTFTアレイが完成する（図４参照）。 Thereafter, contact holes are opened on the pair of source / drain regions 132 by using a photolithography method, and the pair of source / drain electrodes 12 are connected to the corresponding source / drain regions 132, respectively. Finally, a display electrode 19 made of indium tin oxide (ITO) or the like is formed to complete the TFT array (see FIG. 4).

以上説明した如く、本発明を用いることにより、イオンを適切にドーピングすることができ、種々の半導体装置等に好適に使用可能なものである。 As described above, by using the present invention, ions can be appropriately doped and can be suitably used for various semiconductor devices and the like.

本発明におけるプラズマドーピング装置の一実施例を示した図である。It is the figure which showed one Example of the plasma doping apparatus in this invention. 高周波電力の印加の経過と負のバイアス電圧の印加の経過の比較例を示した図である。It is the figure which showed the comparative example of the progress of the application of high frequency electric power, and the progress of the application of a negative bias voltage. 高周波電力の印加の経過と負のバイアス電圧の印加の経過の別の比較例を示した図である。It is the figure which showed another comparative example of progress of the application of high frequency electric power, and progress of the application of a negative bias voltage. 本発明における薄膜トランジスタの一実施例を示す断面図である。It is sectional drawing which shows one Example of the thin-film transistor in this invention. 本発明における薄膜トランジスタの一実施例の製法を経時的に示す断面図であり、（１）基板上に半導体薄膜層、ゲート絶縁膜、ゲート電極を形成した断面図（２）ゲート電極をマスクとしてパターニングした後の断面図（３）低抵抗化した後の断面図（４）層間絶縁膜を形成した断面図よりなる。BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows the manufacturing method of one Example of the thin-film transistor in this invention over time, (1) Sectional drawing which formed the semiconductor thin film layer, the gate insulating film, and the gate electrode on the board | substrate (2) Patterning by using a gate electrode as a mask (3) Cross-sectional view after resistance reduction (4) Cross-sectional view with interlayer insulating film formed.

Explanation of symbols

１真空処理室
３試料支持体
４第一電源
５第一切替スイッチ
７第二電源
８第二切替スイッチ
９第三電源
１００プラズマドーピング装置
１１基板
１３半導体薄膜層
１３１チャネル領域
１３２ソース・ドレイン領域
１４ゲート絶縁膜
１６ゲート電極
２００薄膜トランジスタ

DESCRIPTION OF SYMBOLS 1 Vacuum processing chamber 3 Sample support body 4 1st power supply 5 1st changeover switch 7 2nd power supply 8 2nd changeover switch 9 3rd power supply 100 Plasma doping apparatus 11 Substrate 13 Semiconductor thin film layer 131 Channel area | region 132 Source / drain area | region 14 Gate Insulating film 16 Gate electrode 200 Thin film transistor

Claims

A raw material gas is introduced into the processing chamber, a high frequency power is applied to the raw material gas using a first power source to generate ionized plasma, and the sample supported on the sample support is exposed to the plasma atmosphere. An ion doping apparatus comprising: a first changeover switch for connecting or disconnecting between the first power source and the processing chamber.

2. A second power source for applying a negative bias voltage to the sample support, and a second changeover switch for connecting or disconnecting between the sample support and the second power source. For doping ions of

The first changeover switch provides time for the second changeover switch to disconnect the second power supply and the sample support while the first changeover switch connects application of power to the device of the first power supply. 3. The ion doping apparatus according to claim 2, wherein the switch and the second change-over switch are opened and closed.

The first changeover switch cuts off the application of power to the device of the first power supply, and the second changeover switch does not provide time for cutting off the second power supply and the sample support. 4. The ion doping apparatus according to claim 2, wherein the changeover switch and the second changeover switch are opened and closed.

The first switching so that the switching second switch provides time to disconnect the second power source and the sample support while the switching first switch cuts off the application of power to the first power source device. 4. The ion doping apparatus according to claim 2, wherein the switch and the second change-over switch are opened and closed.

6. The ion doping apparatus according to claim 2, wherein the second changeover switch is connected to a ground potential when the second power source and the sample support are not connected.

A third power source for applying a positive bias voltage is provided, and the third power source is connected to the sample support when the second changeover switch does not connect the second power source and the sample support. An apparatus for doping ions according to any one of claims 2 to 5.

A method of ionizing a source gas by applying high frequency power to a source gas to generate plasma and exposing the sample to the plasma atmosphere to apply ions, and applying the high frequency power at regular intervals. A method of doping ions characterized by the above.

When exposing the sample to the plasma atmosphere, a negative bias voltage is applied to the sample support on which the sample is fixed, and the negative bias voltage is switched and applied at a constant time interval. The method of doping ions according to claim 8.

The application of the high-frequency power and the application of the negative bias voltage are adjusted and performed so as to provide a time during which the negative bias voltage is not applied while the high-frequency power is applied. A method of doping ions.

10. The application of the high frequency power and the application of the negative bias voltage are performed so as not to provide a time during which the negative bias voltage is not applied when the high frequency power is not applied. Or a method of doping ions according to 10.

10. The application of the high frequency power and the application of the negative bias voltage are performed so as to provide a time during which the negative bias voltage is not applied when the high frequency power is not applied. 10. A method for doping ions according to 10.

13. The method of doping ions according to claim 9, wherein the sample support is connected to a ground potential when the negative bias voltage is not applied.

13. The method for doping ions according to claim 9, wherein a positive bias is applied to the sample support when the negative bias voltage is not applied.

15. A method of manufacturing a semiconductor device comprising a step of doping ions into a semiconductor thin film layer formed on a substrate, wherein the ions are doped by the method of doping ions according to claim 8. A manufacturing method of a semiconductor device.

The method of manufacturing a semiconductor device according to claim 15, wherein the semiconductor thin film layer is zinc oxide.

A method of manufacturing a thin film transistor, comprising: a step of forming a semiconductor thin film layer on a substrate; and a step of doping a substance that is a main component of the semiconductor thin film layer with ions serving as donors to reduce the resistance of the source / drain regions. A method of manufacturing a thin film transistor, wherein the ion doping is performed by the method of doping ions according to any one of claims 8 to 14.

18. The method of manufacturing a thin film transistor according to claim 17, wherein when the resistance of the source / drain region is reduced, the source / drain region is exposed.