JP2007287451A - イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法 - Google Patents

Abstract

【課題】 原料気体をプラズマ分解してイオン化し、そのプラズマ雰囲気に曝露することで試料にイオンをドーピングする際に、試料の温度の上昇を抑制する。
加えて、試料の帯電を防止し、イオンの加速エネルギーを制御する。
【解決手段】 処理室内に原料気体を導入し、第一電源を用いて該原料気体に高周波電力を印加することでイオン化してプラズマを生成し、該プラズマ雰囲気に試料支持体上に支持された試料を曝露することによってイオンをドーピングする装置であって、前記第一電源と前記処理室との間を接続或いは切断するための第一切替スイッチを有することを特徴とするイオンをドーピングする装置である。
【選択図】 図１

Description

本発明は、イオンをドーピングする装置、イオンをドーピングする方法、半導体薄膜装置の製法及び薄膜トランジスタの製法に係り、より詳しくは、原料気体をプラズマ分解によってイオン化し、そのプラズマ雰囲気に曝露することで、試料にイオンをドーピングする装置、イオンをドーピングする方法、該方法を利用した半導体薄膜装置の製法及び薄膜トランジスタの製法に関する。

近年、イオンをドーピングする方法は、半導体デバイス等、多くの分野で応用されている。半導体デバイスでの応用としては、例えば、薄膜トランジスタ（以下、TFTと略す場合もある）において、不純物となるイオンをドーピングすることにより、半導体薄膜層のソース・ドレイン領域を低抵抗化することが挙げられる。
また、イオンをドーピングする方法としては、イオン注入法が広く知られている（例えば下記特許文献１参照）。イオン注入法とは原料気体或いは原料固体をイオン化した後、所望のイオン種を質量分析選択し、所定の加速エネルギーに加速し、試料に必要なイオンを導入する方法である。しかしながら、当該方法は、大面積にイオンをドーピングする場合、ビームをスキャンしながら注入する必要があり、大面積化が難しいといった問題を有する。
また、イオン注入法より大面積化が容易な方法として、イオンドーピング法が挙げられる（例えば下記特許文献２参照）。イオンドーピング法は、イオン注入法と異なり，原料気体を質量分離せずイオン化し，そのまま加速して基板に注入させるものである。しかしながら、イオンドーピング法を用いても、大面積化には限界があり、基板が一定以上の大きさになった場合は、やはりビームをスキャンする必要がある。

そこで、より大面積化が容易なイオンをドーピングする方法として、原料気体をプラズマ分解によってイオン化し、そのプラズマ雰囲気に曝露することで、試料にイオンをドーピングする方法（以下、プラズマドーピング法と称す）が考案されている。
しかしながら、プラズマドーピング法では、イオンをドーピングしている間は、試料がプラズマに曝露される状態となり、プラズマ発生時の輻射熱により試料が高温になるといった問題が生じる。特に、イオンのドーピング効率を上げるために高密度プラズマを使用した場合、当該温度上昇がより顕著になる。そのため、例えば、耐熱性に弱い酸化亜鉛を半導体薄膜層として用いた薄膜トランジスタの場合、半導体薄膜層にイオンをドーピングする工程で、半導体薄膜層が高温となる。半導体薄膜層はチャネルを形成する部分を含むが、チャネルが高温になり低抵抗化することで、リーク電流が増大するといった特性劣化を引き起こす。

また、プラズマドーピング法では、例えば、試料を支持した試料支持体にバイアス電圧を印加することで、イオンを加速させることができる。それにより、イオンの注入深さを制御する。なお、ドーピングされるイオンは正の電荷を持つので、負のバイアス電圧を印加する。
しかしながら、基板にバイアス電圧を連続的に印加すると、試料が帯電するといった問題が生じる。それにより、イオンのエネルギーを制御することができなくなる。具体的には、試料支持体にバイアス電圧を印加することで、負の電荷を持つ電子は吸引されず、正の電荷を持つイオンだけが加速されて、試料に注入され、試料が正に帯電する。試料の帯電により、イオンの加速が十分に行われなくなり、ドーピングの深さやドーズ量が変動し、適切にイオンをドーピングすることが難しくなる。

特開平９−２８３０７４号公報 特開２００３−１４２４９７号公報

本発明は、上記問題に鑑みてなされたものであり、原料気体をプラズマ分解してイオン化し、そのプラズマ雰囲気に曝露することで試料にイオンをドーピングする際に、試料の温度の上昇を抑制することを解決課題とする。
加えて、試料の帯電を防止し、イオンの加速エネルギーを制御することも解決課題とする。

請求項１に係る発明は、処理室内に原料気体を導入し、第一電源を用いて該原料気体に高周波電力を印加することでイオン化してプラズマを生成し、該プラズマ雰囲気に試料支持体上に支持された試料を曝露することによってイオンをドーピングする装置であって、前記第一電源と前記処理室との間を接続或いは切断するための第一切替スイッチを有することを特徴とするイオンをドーピングする装置に関する。

請求項２に係る発明は、前記試料支持体に負のバイアス電圧を印加する第二電源と、該試料支持体と該第二電源との間を接続或いは切断する第二切替スイッチとを有することを特徴とする請求項１記載のイオンをドーピングする装置に関する。
請求項３に係る発明は、前記第一切替スイッチが前記第一電源の装置への電力の印加を接続しつつ、前記第二切替スイッチが前記第二電源と前記試料支持体を切断する時間を設けるように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２記載のイオンをドーピングする装置に関する。

請求項４に係る発明は、前記第一切替スイッチが前記第一電源の装置への電力の印加を切断しつつ、前記第二切替スイッチが前記第二電源と前記試料支持体を切断する時間を設けないように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２又は３記載のイオンをドーピングする装置に関する。
請求項５に係る発明は、前記第一切替スイッチが前記第一電源の装置への電力の印加切断しつつ、前記第二切替スイッチが前記第二電源と前記試料支持体を切断する時間を設けるように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２又は３記載のイオンをドーピングする装置に関する。

請求項６に係る発明は、前記第二切替スイッチが前記第二電源と前記試料支持体を接続していないときに、アース電位に接続することを特徴とする請求項２乃至５いずれか記載のイオンをドーピングする装置に関する。
請求項７に係る発明は、正のバイアス電圧を印加するための第三電源を有し、前記第二切替スイッチが前記第二電源と前記試料支持体を接続していないときに、該第三電源を試料支持体に接続することを特徴とする請求項２乃至５いずれか記載のイオンをドーピングする装置に関する。

請求項８に係る発明は、原料気体に高周波電力を印加することによってイオン化してプラズマを生成し、該プラズマ雰囲気に試料を曝露することによってイオンをドーピングする方法であって、前記高周波電力を一定の時間間隔を設けて印加することを特徴とするイオンをドーピングする方法に関する。

請求項９に係る発明は、前記プラズマ雰囲気に前記試料を曝露する際、前記試料が固定されている試料支持体に負のバイアス電圧を印加し、且つ該負のバイアス電圧をスイッチングして、一定の時間間隔を設けて印加することを特徴とする請求項８記載のイオンをドーピングする方法に関する。
請求項１０に係る発明は、前記高周波電力を印加しつつ、前記負のバイアス電圧を印加しない時間を設けるように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９記載のイオンをドーピングする方法に関する。

請求項１１に係る発明は、前記高周波電力を印加しないときに、前記負のバイアス電圧を印加しない時間を設けないように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９又は１０記載のイオンをドーピングする方法に関する。
請求項１２に係る発明は、前記高周波電力を印加しないときに、前記負のバイアス電圧を印加しない時間を設けるように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９又は１０記載のイオンをドーピングする方法に関する。

請求項１３に係る発明は、前記負のバイアス電圧を印加していないときに、前記試料支持体をアース電位に接続することを特徴とする請求項９乃至１２いずれか記載のイオンをドーピングする方法に関する。
請求項１４に係る発明は、前記負のバイアス電圧を印加していないときに、前記試料支持体に正のバイアスを印加することを特徴とする請求項９乃至１２いずれか記載のイオンをドーピングする方法に関する。

請求項１５に係る発明は、基板上に形成された半導体薄膜層へイオンをドーピングする工程を有する半導体装置の製法であって、該イオンのドーピングを、請求項８乃至１４いずれか記載のイオンをドーピングする方法により行うことを特徴とする半導体装置の製法に関する。
請求項１６に係る発明は、前記半導体薄膜層が酸化亜鉛であることを特徴とする請求項１５記載の半導体装置の製法に関する。

請求項１７に係る発明は、基板上に半導体薄膜層を形成する工程と、該半導体薄膜層の主成分である物質に対してドナーとなるイオンをドーピングしてソース・ドレイン領域を低抵抗化する工程とを有する薄膜トランジスタの製法であって、該イオンのドーピングを、請求項８乃至１４いずれか記載のイオンをドーピングする方法により行うことを特徴とする薄膜トランジスタの製法に関する。
請求項１８に係る発明は前記ソース・ドレイン領域を低抵抗化する際、該ソース・ドレイン領域が露出していることを特徴とする請求項１７記載の薄膜トランジスタの製法に関する。

請求項１に係る発明によれば、第一電源と処理室の間に第一切替スイッチを有することにより、高周波電力を印加しない時間、換言すると、プラズマを発生させない時間を設けることができる。プラズマを発生していない時間を設けることにより、プラズマ発生時の輻射熱による試料の温度上昇を抑えることができる。

請求項２に係る発明によれば、試料支持体に負のバイアス電圧を印加する第二電源を有することにより、ドーピングするイオンを加速することができ、イオンの注入深さを制御することができる。
また、試料支持体と第二電源との間を接続或いは切断する第二切替スイッチを有することにより、一定の時間間隔を設けて、負のバイアス電圧を印加することができる。そのため、試料がプラズマ中の電子により中和され、帯電することを防ぐことができ、ドーピングするイオンの加速エネルギーを制御することができる。
請求項３に係る発明によれば、第一切替スイッチが第一電源の装置への電力の印加を接続しつつ、第二切替スイッチが第二電源と前記試料支持体を切断する時間を設けることで、プラズマ中の電子がより効果的に試料を中和するので、帯電を防ぐことができる。

請求項４に係る発明によれば、第一切替スイッチが第一電源の装置への電力の印加を切断しつつ、第二切替スイッチが第二電源と試料支持体を切断する時間を設けないことで、効果的にイオンのドーピング及び試料支持体の中和を行うことができる。
請求項５に係る発明によれば、第一切替スイッチが第一電源の装置への電力の印加を切断しつつ、第二切替スイッチが第二電源と試料支持体を切断する時間を設けることで、試料支持体の温度の上昇を抑えることができる。

請求項６に係る発明によれば、第二切替スイッチが第二電源と試料支持体を接続していないときに、アース電位に接続することにより、試料の帯電をより効果的に防止できる。
請求項７に係る発明によれば、正のバイアス電圧を印加するための第三電源を第二切替スイッチが第二電源と試料支持体を接続していないときに、試料支持体と接続することで、より迅速且つ効果的に試料の帯電を抑制することができる。

請求項８に係る発明によれば、高周波電力を一定の時間間隔を設けて印加することにより、プラズマの発生による輻射熱を抑え、試料の温度上昇を抑制することができる。

請求項９に係る発明によれば、バイアス電圧をスイッチングして一定の時間間隔を設けて印加することにより、試料が中和され、帯電することを防ぐことができる。そのため、ドーピングするイオンの加速エネルギーを制御することができる。これにより、ドーピングの深さやドーズ量を適切に制御することができる。
請求項１０に係る発明によれば、高周波電力を印加しつつ、負のバイアス電圧を印加しない時間を設けることにより、プラズマ中の電子が試料を中和するので、効果的に帯電を防ぐことができる。

請求項１１に係る発明によれば、高周波電力を印加しないときに、負のバイアス電圧を印加しない時間を設けないことで、効果的にイオンのドーピング及び試料の中和を行うことができる。
請求項１２に係る発明によれば、高周波電力を印加しないときに、負のバイアス電圧を印加しない時間を設けることで、試料の温度上昇を防止することができる。

請求項１３に係る発明によれば、負のバイアス電圧を印加していないときに、試料支持体をアース電位に接続することにより、より効果的に試料の帯電を抑制できる。
請求項１４に係る発明によれば、負のバイアス電圧を印加していないときに、試料支持体に正のバイアスを印加することにより、より迅速且つ効果的に試料の帯電を抑制することができる。

請求項１５に係る発明によれば、請求項６乃至１０いずれか記載のイオンをドーピングする方法を用いることで、半導体薄膜層が高温になることを防ぐことができる。そのため、耐熱性の弱い物質を半導体薄膜層として用いても、熱による影響を抑えることができる。
また、イオンの加速エネルギーを制御できるので、ドーピングの深さやドーズ量が適切に制御された半導体装置を得ることができる。
請求項１６に係る発明によれば、半導体薄膜層が酸化亜鉛を主成分とすることで、電子移動度の優れた半導体装置となる。加えて、酸化亜鉛は耐熱性が弱いが、バイアス電圧を一定の時間間隔を設けて印加することにより、半導体薄膜層が高温に曝されることを防ぐことができるので、リーク電流の増大や、電子移動度の低下等を防ぐことができる。

請求項１７に係る発明によれば、請求項６乃至１０いずれか記載のイオンをドーピングする方法を用いることで、基板が帯電することを防ぐことができる。そのため、ドーピングするイオンの加速エネルギーを制御することができる。
また、半導体薄膜層が高温になることを防ぐことができる。そのため、耐熱性の弱い物質を半導体薄膜層として用いたTFTにおいても、リーク電流の増大や、電子移動度の低下を防ぐことができる。
請求項１８に係る発明によれば、イオンをドーピングする際にソース・ドレイン領域が露出していることにより、イオンを加速するための負のバイアス電圧を低くしても効果的にイオンをドーピングすることができる。そのため、イオンをドーピングする際の半導体薄膜層へのダメージを低減することができる。

まず、本発明に係るイオンをドーピングするための装置について以下説明する。
図１は本発明のイオンをドーピングするための装置（以下、プラズマドーピング装置と称す）を示した図である。
プラズマドーピング装置１００は、真空処理室１、シャワープレート２、試料支持体３、第一電源４、第一切替スイッチ５、マッチングボックス６、第二電源７、第二切替スイッチ８、第三電源９を少なくとも備えている。

真空処理室１は、図示していないが圧力調整バルブを有しており、該バルブを介して高真空排気ポンプに接続されており、高真空状態が実現される。高真空排気ポンプは、例えばターボ分子ポンプやクライオポンプを例示することが出来る。真空処理室１は、原料ガスを真空処理室１の内部に導入する前に内部を排気して高真空状態にする。この場合、当該真空度、すなわち背景真空度を、例えば１０^-６Ｔｏｒｒ以下にすることが好ましい。そして、真空処理室１を高真空に排気した後、プラズマの原料となる反応性ガス（原料ガス）が導入され、圧力調整バルブにより処理室１を所定の圧力に維持する。

また、真空処理室１内にはシャワープレート２及び試料１０を支持する試料支持体３が備えられている。
真空処理室１内のシャワープレート２に、第一電源４よりマッチングボックス（高周波整合器）６を介して高周波電力が印加される。真空処理室１には原料ガスが導入され、圧力制御されているので、真空処理室１中にプラズマが発生する。
プラズマが発生することにより、真空処理室１内の試料支持体３上に支持された試料１０がプラズマに曝露されることとなる。それにより、試料にイオンがドーピングされる。また試料支持体３は、試料にドーピングされたイオンのドーズ量を測るドーズカウンターを備えていてもよい。それにより、注入量のその場測定を行うことができ、適切なドーズ量の測定を行えるからである。

また、プラズマドーピング装置１００は、第一電源４とマッチングボックス６の間に第一切替スイッチ５を設けている。第一切替スイッチ５は、第一電源４とマッチングボックス６との間を接続或いは切断するための切替スイッチである。
第一切替スイッチを設けていない場合、試料がプラズマに連続的に曝露される状態となるため、プラズマ発生時の輻射熱により試料が高温になるといった問題が生じる。特に、イオンのドーピング効率を上げるために高密度プラズマを使用した場合、当該温度上昇がより顕著になる。そのため、試料１０の耐熱性が弱い場合（例えば、試料１０が酸化亜鉛を含む場合等）、試料１０にイオンをドーピングする工程で、試料が高温となり、試料の膜質等が悪化する。また、基板が耐熱性の弱いプラスチック基板等の場合、基板の熱収縮や歪みが生じる。
本実施例のように、第一切替スイッチ５を設けることにより、シャワープレート２に高周波電力を印加しない時間、換言すると、プラズマを発生させない時間を設けることができる。プラズマを発生していない時間は、プラズマ発生時の輻射熱が生じず、試料１０の温度上昇を抑えることができる。
また、高周波電力を印加しない時間を設けることで、平均投入電力を同一に保った状態でピーク電力を高く設定できるので、ドーピング効率の低下を防止することもできる。
なお、図１では第一電源４と第一切替スイッチ５が別々に示されているが、第一電源４中に第一切替スイッチ５を内蔵しているものも当然含まれる。

また、試料支持体３には、第二電源７によって負のバイアス電圧が印加される。試料１０にドーピングされるイオンは正の電荷を有するものであるので、試料支持体３に負のバイアス電圧を印加することで、ドーピングするイオンが加速される。それにより、イオンの注入深さを制御することができる。

また、プラズマドーピング装置１００は、第二電源７と試料支持体３の間に第二切替スイッチ８を設けている。第二切替スイッチ８は第二電源７と試料支持体３の間を接続或いは切断するための切替スイッチである。
第二切替スイッチ８を設けていない場合、基板にバイアス電圧を連続的に印加することとなり、試料が正に帯電するといった問題が生じる。試料の帯電により、イオンの加速が十分に行われなくなり、ドーピングの深さやドーズ量が変動し、適切にイオンをドーピングすることが難しくなる。

本実施例のように、第二切替スイッチ８を設けることにより、第二電源７からのバイアス電圧を一定の時間間隔を設けて試料支持体３へ印加することができる。イオンのドーピングにより正のイオンが試料に帯電しているので、試料支持体に負のバイアス電圧を印加しない時間を設けることで、プラズマ内の電子が試料に流れ、試料を中和することができる。

上記したように、負のバイアス電圧の印加において一定の時間間隔を設け、バイアス電圧を変化させることによって試料１０を中和することができるが、さらに、プラズマドーピング装置１００では、第二切替スイッチが第二電源７と試料支持体３を接続していないときに、試料支持体を第三電源９と接続する。第三電源９は正のバイアス電圧を試料支持体３に印加するものであり、正のバイアスを印加することで、プラズマ内の電子が加速されて試料に流れるので、より迅速且つ効果的に試料を中和することができ、帯電を抑制することができる。
なお、プラズマドーピング装置１００では、第二切替スイッチ８が第二電源７と試料支持体３を接続していないときに、試料支持体３と第三電源９を接続しているが、第三電源９のかわりにアース電位に接続することも考えられる。それにより、正の電荷が分散され、試料の帯電が抑えられるからである。
なお、図１では、第二電源７、第三電源９、第二切替スイッチ８が別々に示されているが、第二電源と第三電源を切り替えて試料支持体に接続できればよく、例えば、上記三つの構成が１つの機器に内蔵されていてもよい。

第一切替スイッチ４と第二切替スイッチ８の切替の構成の一例を図２及び図３を用いて以下説明する。
図２は、第一切替スイッチ及び第二切替スイッチを調整したときの第一電源４により印加する高周波電力と第二電源７により印加する負のバイアス電圧を比較した図であり、高周波電力を印加してからΔｔ経過した後、バイアス電圧を印加している。図（２−１）及び図（３−１）は縦軸に高周波電力の電力量、横軸に時間を示した図であり、図（２−２）及び図（３−２）は縦軸にバイアス電圧の電圧値、横軸に時間を示した図である。なお、プラズマドーピング装置１００では、第二電源での負のバイアスの印加を中断している際、第三電源により正のバイアス電圧を印加しているが、説明の都合上、図（２−２）及び図（２−３）において、第三電源による正のバイアスの印加は示していない。
図２に示した例を説明する。まず、第一切替スイッチ４が第一電源５とマッチングボックス６を接続するために閉じた後、一定時間Δｔ遅れて、第二切替スイッチ８が第二電源７と試料支持体３を接続するように閉じ、試料支持体３にバイアス電圧を印加する。そして、第一切替スイッチ５が第一電源４と該マッチングボックス６の接続を切断するために開いた後であって、且つ再度高周波スイッチ５が第一電源４とマッチングボックス６を接続する前に、第二切替スイッチ８が第二電源７と試料支持体３の接続を切断し、試料支持体３への負のバイアス電圧の印加を止める。
図２に示す如く、バイアス電圧と高周波電力の両方を印加している時間aの他に、バイアス電圧のみを印加している時間ｂと、高周波電力及びバイアス電圧を共に印加していない時間ｃと、高周波電力のみを印加している時間ｄが生じる。
時間ａでは、試料１０にイオンが効果的にドーピングされる。
時間ｂでは、高周波電力が印加されていないので、プラズマは発生せず、輻射熱による試料の温度上昇を防ぐことができる。加えて、高周波電力の印加を止めることで、真空処理室１内のプラズマ中の電子はすぐに消失してしまうが、イオンは電子に比して緩和時間が長く、消失しにくいため、イオンが処理室内に残存し、イオンを試料にドーピングすることができる。
時間ｃでは、負のバイアス電圧も高周波電力も印加されていない。この時は、プラズマの発生による熱輻射が抑えられ、試料の温度上昇が抑制される。本期間ではイオンは試料にドーピングされない。
時間ｄでは、高周波電力が印加してプラズマが発生するが、負のバイアス電圧が印加されていないので、プラズマ中の電子が正に帯電している試料に流れ、試料を中和する。それにより、試料の帯電が迅速かつ効果的に抑制される。
上記のように、第一切替スイッチ５及び第二切替スイッチ８を調整することにより、ドーピング効率の低下を抑制しつつ、プラズマの輻射熱を抑え、試料の温度上昇を抑えることができる。
また、図３のように、高周波電力及びバイアス電圧を共に印加していない時間ｃを設けないように第一切替スイッチ５及び第二切替スイッチ８を調整してもよい。イオンのドーピングも、試料の中和も行われていない時間ｃがなくなることで、効率的にイオンのドーピング及び試料の中和を行うことができるからである。
なお、第一切替スイッチ５及び第二切替スイッチ８の調整は、図２及び図３の例によって何ら限定されるものではない。例えば、第二切替スイッチ８により、負のバイアス電圧を印加しない時間や回数を減らすことで、ドーピング効率を上げることもできる。

また、図１に示すプラズマドーピング装置１００も、本発明を何ら限定するものではない。例えば、プラズマドーピング装置１００は、プラズマの発生を平行平板方式で行う装置であるが、ＩＣＰ（誘導結合プラズマ発光）方式でプラズマを発生させてもよいし、他の方式でもよい。また、ＩＣＰ方式でプラズマを発生させた場合、平行平板方式に比して高密度なプラズマを発生させることができる。従来の装置では、高密度プラズマを用いた場合、試料の温度が上昇しやすくなるという問題を抱えるが、本発明の場合、プラズマを発生させるための高周波電力を一定の時間間隔を設けて印加するので、試料の温度上昇を抑えることができ、好適に利用可能である。

次いで、本発明に係るイオンをドーピングする方法について、本発明に係るイオンをドーピングする方法によりイオンをドーピングした薄膜トランジスタを実施例として、以下説明する。
但し、本発明は下記実施例に何ら限定されるものではない。

図４は本発明に係るドーピング方法によりイオンをドーピングされた薄膜トランジスタの一実施例を示す断面図である。
図４に示す薄膜トランジスタ２００は、基板１１、半導体薄膜層１３、ゲート絶縁膜１４、ゲート電極１６、層間絶縁膜１７、一対のソース・ドレイン電極１２、表示電極１９を有しており、図のように、これら各構成を積層して形成されている。
以下、薄膜トランジスタ２００の製造工程を図５を用いて説明する。

まず、基板１１上の全面に半導体薄膜層１３を例えば50〜100nm程度の膜厚でマグネトロンスパッタ法にて形成し、パターニングする。
この時、基板１１の材料は、プラスチックであることが好ましい。プラスチック基板は基板として一般的に用いられているガラス基板より、軽量、薄型化が可能、大面積化が容易、変形に強い、加工性に優れているといった特性を有するからである。
また、半導体薄膜層１３の主成分となる物質としては、シリコン、ゲルマニウム、酸化亜鉛等が挙げられる。特に半導体薄膜層１３としては、酸化亜鉛を主成分とすることが好ましい。これにより、電子移動度の優れた薄膜トランジスタとなるからである。
また、プラスチックや酸化亜鉛は耐熱性が弱いといった問題があるが、本発明に係る製法を用いることで、低温で薄膜トランジスタを形成できるので、プラスチック基板や酸化亜鉛に対する熱による影響を抑えることができる。詳しくは後述する。
なお、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li、Na、N、C等のp型ドーパント及びB、Al、Ga、In等のn型ドーパントがドーピングされた酸化亜鉛およびMg、Be、Sn、In等がドーピングされた酸化亜鉛を含む。

次いで、半導体薄膜層１３上に半導体薄膜層表面が低抵抗化されない手法および条件で酸化珪素（SiOx）、酸窒化珪素（SiON）、窒化珪素（SiNx）等からなるゲート絶縁膜１４を形成する。
ゲート絶縁膜１４の形成方法の一例として、プラズマ化学気相成長（PCVD）法で50〜500nm厚に形成する方法が挙げられる。
次に、ゲート絶縁膜１４上にゲート電極１６を積載する。図５（１）はゲート電極１６積載後の断面図である。

その後、ゲート電極１６をマスクとして、ゲート絶縁膜１４をSF₆等のガスを用いてドライエッチングする。
図５（２）はゲート絶縁膜１４をドライエッチングした後の断面図を示しており、ゲート絶縁膜１４とゲート電極１６が自己整合的に同一形状に形成されている。また、半導体薄膜層１３は当該処理でエッチングを行わないので、両端部分がゲート絶縁膜１４で被覆されておらず露出した構造となる。

ゲート絶縁膜１４のパターン形成後、図５（３）に示される如く、半導体薄膜層１３において、半導体薄膜層１３に対してドナーとなる物質をプラズマ分解してイオン化し、そのプラズマに曝露することで、一対のソース・ドレイン領域１３２の少なくとも上側表面を低抵抗化する。この時、ゲート電極がマスクとなり、ソース・ドレイン領域１３２に自己整合、且つ選択的にイオンをドーピングすることができる。
上記したように、ソース・ドレイン領域を形成することで、ゲート電極１６の両端が、一対のソース・ドレイン領域１３２の内側端と膜厚方向に揃った位置に存在することとなる。それにより、ソース・ドレイン領域とゲート電極間の寄生容量が低減し、動作速度を向上させることができる。

しかしながら、上記方法でソース・ドレイン領域を低抵抗化する場合、プラズマ発生時の輻射熱によって、基板の温度が上昇し、半導体薄膜層が高温になるといった問題が生じる。半導体薄膜層の主成分に酸化亜鉛等の耐熱性の弱い物質を用いた場合、主成分である物質の成分が脱離し欠陥を形成する。該欠陥は、電気的には浅い不純物準位を形成し、半導体薄膜層の低抵抗化を引き起こす。そのため、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大とともに、しきい電圧が小さくなり、リーク電流が増大する。
また、欠陥は活性層となる半導体薄膜層中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。
そこで、本発明では、プラズマを発生させるために印加する高周波電力をスイッチングして一定の時間間隔を設けて印加することにより、プラズマを発生していない時間を設けることができ、プラズマ発生時の輻射熱による基板温度の上昇を防ぐことができる。それにより、半導体薄膜層１３が高温に曝されるのを防止することができる。そのため、酸化亜鉛等の耐熱性の弱い物質を半導体薄膜層１３に用いても、上記欠陥の発生を防ぐことができ、リーク電流の抑制、電子移動度の向上を図ることができる。
また、上記したように、低温処理が可能なため、耐熱性の弱いプラスチック基板を使用したとしても、熱による影響を抑えることができるので、好適に利用可能である。

また、基板側に負のバイアス電圧を印加して、イオンを加速することで、十分に低抵抗化したソース・ドレイン領域を得ることができる。
しかしながら、基板に負のバイアス電圧を連続的に印加すると、基板が帯電してしまうといった問題が生じる。それにより、イオンの加速エネルギーを制御することができなくなる。そのため、ドーピングの深さやドーズ量が変動し、適切にイオンをドーピングすることが難しくなる。
そこで本発明は、基板に印加する負のバイアス電圧をスイッチングして一定の時間間隔を設けて印加する。負のバイアス電圧を一定の時間間隔を設けて印加することで、基板が帯電することを防ぐことができる。そのため、ドーピングするイオンの加速エネルギーを制御することができる。

負のバイアス電圧を印加していないときに、基板をアース電位に接続することが好ましい。それにより、正の電荷が分散され、基板の帯電が抑えられるからである。
また、負のバイアス電圧を印加していないときに、基板に正のバイアス電圧を印加することも好ましい。正のバイアス電圧を印加することで、プラズマ内の電子が加速されて基板に流れるので、より迅速且つ効果的に基板を中和することができ、基板の帯電を抑制することができるからである。

また、高周波電力を印加せず、且つ負のバイアス電圧も印加しない時間を設けることで、基板を効果的に冷却することができる（図２参照）。
また逆に、高周波電力を印加せず、且つ負のバイアス電圧も印加しない時間を設けなければ、イオンのドーピングも基板の中和も行わない時間が生じないので、効率よくイオンのドーピング及び基板の中和を行うことができる（図３参照）。
また、該実施例では、ソース・ドレイン領域１３２がゲート絶縁膜１４に被膜されていないので、バイアス電圧を小さくすることができる。それにより、イオンをドーピングするときの加速エネルギーを抑えることができ、半導体薄膜層１３へのダメージを低減することができる。

図５（４）に示す如く、ゲート絶縁膜１４、ゲート電極１６の上全面に層間絶縁膜１７を形成する。

その後、フォトリソグラフィー法を用いることにより、一対のソース・ドレイン領域１３２上にコンタクトホールを開口し、一対のソース・ドレイン電極１２を夫々対応するソース・ドレイン領域１３２に接続する。最後に、インジウムスズ酸化物(ITO)等からなる表示電極１９を形成することでTFTアレイが完成する（図４参照）。

以上説明した如く、本発明を用いることにより、イオンを適切にドーピングすることができ、種々の半導体装置等に好適に使用可能なものである。

本発明におけるプラズマドーピング装置の一実施例を示した図である。 高周波電力の印加の経過と負のバイアス電圧の印加の経過の比較例を示した図である。 高周波電力の印加の経過と負のバイアス電圧の印加の経過の別の比較例を示した図である。 本発明における薄膜トランジスタの一実施例を示す断面図である。 本発明における薄膜トランジスタの一実施例の製法を経時的に示す断面図であり、（１）基板上に半導体薄膜層、ゲート絶縁膜、ゲート電極を形成した断面図（２）ゲート電極をマスクとしてパターニングした後の断面図（３）低抵抗化した後の断面図（４）層間絶縁膜を形成した断面図よりなる。

符号の説明

１ 真空処理室
３ 試料支持体
４ 第一電源
５ 第一切替スイッチ
７ 第二電源
８ 第二切替スイッチ
９ 第三電源
１００ プラズマドーピング装置
１１ 基板
１３ 半導体薄膜層
１３１ チャネル領域
１３２ ソース・ドレイン領域
１４ ゲート絶縁膜
１６ ゲート電極
２００ 薄膜トランジスタ

Claims (18)

1. 処理室内に原料気体を導入し、第一電源を用いて該原料気体に高周波電力を印加することでイオン化してプラズマを生成し、該プラズマ雰囲気に試料支持体上に支持された試料を曝露することによってイオンをドーピングする装置であって、前記第一電源と前記処理室との間を接続或いは切断するための第一切替スイッチを有することを特徴とするイオンをドーピングする装置。
2. 前記試料支持体に負のバイアス電圧を印加する第二電源と、該試料支持体と該第二電源との間を接続或いは切断する第二切替スイッチとを有することを特徴とする請求項１記載のイオンをドーピングする装置。
3. 前記第一切替スイッチが前記第一電源の装置への電力の印加を接続しつつ、前記切替第二スイッチが前記第二電源と前記試料支持体を切断する時間を設けるように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２記載のイオンをドーピングする装置。
4. 前記第一切替スイッチが前記第一電源の装置への電力の印加を切断しつつ、前記切替第二スイッチが前記第二電源と前記試料支持体を切断する時間を設けないように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２又は３記載のイオンをドーピングする装置。
5. 前記切替第一スイッチが前記第一電源の装置への電力の印加を切断しつつ、前記切替第二スイッチが前記第二電源と前記試料支持体を切断する時間を設けるように、該第一切替スイッチと該第二切替スイッチの開閉を行うことを特徴とする請求項２又は３記載のイオンをドーピングする装置。
6. 前記第二切替スイッチが前記第二電源と前記試料支持体を接続していないときに、アース電位に接続することを特徴とする請求項２乃至５いずれか記載のイオンをドーピングする装置。
7. 正のバイアス電圧を印加するための第三電源を有し、前記第二切替スイッチが前記第二電源と前記試料支持体を接続していないときに、該第三電源を試料支持体に接続することを特徴とする請求項２乃至５いずれか記載のイオンをドーピングする装置。
8. 原料気体に高周波電力を印加することによってイオン化してプラズマを生成し、該プラズマ雰囲気に試料を曝露することによってイオンをドーピングする方法であって、前記高周波電力を一定の時間間隔を設けて印加することを特徴とするイオンをドーピングする方法。
9. 前記プラズマ雰囲気に前記試料を曝露する際、前記試料が固定されている試料支持体に負のバイアス電圧を印加し、且つ該負のバイアス電圧をスイッチングして、一定の時間間隔を設けて印加することを特徴とする請求項８記載のイオンをドーピングする方法。
10. 前記高周波電力を印加しつつ、前記負のバイアス電圧を印加しない時間を設けるように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９記載のイオンをドーピングする方法。
11. 前記高周波電力を印加しないときに、前記負のバイアス電圧を印加しない時間を設けないように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９又は１０記載のイオンをドーピングする方法。
12. 前記高周波電力を印加しないときに、前記負のバイアス電圧を印加しない時間を設けるように、該高周波電力の印加と該負のバイアス電圧の印加を調整して行うことを特徴とする請求項９又は１０記載のイオンをドーピングする方法。
13. 前記負のバイアス電圧を印加していないときに、前記試料支持体をアース電位に接続することを特徴とする請求項９乃至１２いずれか記載のイオンをドーピングする方法。
14. 前記負のバイアス電圧を印加していないときに、前記試料支持体に正のバイアスを印加することを特徴とする請求項９乃至１２いずれか記載のイオンをドーピングする方法。
15. 基板上に形成された半導体薄膜層へイオンをドーピングする工程を有する半導体装置の製法であって、該イオンのドーピングを、請求項８乃至１４いずれか記載のイオンをドーピングする方法により行うことを特徴とする半導体装置の製法。
16. 前記半導体薄膜層が酸化亜鉛であることを特徴とする請求項１５記載の半導体装置の製法。
17. 基板上に半導体薄膜層を形成する工程と、該半導体薄膜層の主成分である物質に対してドナーとなるイオンをドーピングしてソース・ドレイン領域を低抵抗化する工程とを有する薄膜トランジスタの製法であって、該イオンのドーピングを、請求項８乃至１４いずれか記載のイオンをドーピングする方法により行うことを特徴とする薄膜トランジスタの製法。
18. 前記ソース・ドレイン領域を低抵抗化する際、該ソース・ドレイン領域が露出していることを特徴とする請求項１７記載の薄膜トランジスタの製法。
    
    

Images