[go: up one dir, main page]

JP2007208159A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007208159A
JP2007208159A JP2006027849A JP2006027849A JP2007208159A JP 2007208159 A JP2007208159 A JP 2007208159A JP 2006027849 A JP2006027849 A JP 2006027849A JP 2006027849 A JP2006027849 A JP 2006027849A JP 2007208159 A JP2007208159 A JP 2007208159A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor device
semiconductor
semiconductor element
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006027849A
Other languages
English (en)
Inventor
Isamu Yoshida
勇 吉田
Shosaku Ishihara
昌作 石原
Shinichi Fujiwara
伸一 藤原
Shiro Yamashita
志郎 山下
Ukyo Ikeda
宇亨 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006027849A priority Critical patent/JP2007208159A/ja
Publication of JP2007208159A publication Critical patent/JP2007208159A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】リードフレームとインターポーザを使用した高放熱半導体装置とリードフレームの両面に半導体素子を搭載したマルチチップ型半導体装置の両方の機能を兼ね備えた半導体装置を得る。
【解決手段】リードフレームの上下に接着層を介して第一半導体素子と第二半導体素子とを搭載し、第一半導体素子と第二半導体素子とをインターポーザと電気的に接続させ、インターポーザ上面をモールドした半導体装置であって、リードフレームには複数の孔を設け、第一半導体装置とインターポーザの接続にワイヤを用い、第二半導体装置とインターポーザの接続にバンプを用い、第一半導体装置とインターポーザの接続に用いるワイヤは、リードフレームに設けられた孔を通って接続されているものである。
【選択図】図２

Description

本発明は、半導体装置に係り、特にリードフレームの両面に半導体素子を搭載するマルチチップ型半導体装置に関する。
近年、半導体装置の高密度化、小型化への要求に対して、１つの方法として二つの半導体素子をリードフレームの表裏に搭載し各インナリードと半導体素子をワイヤボンディングにより接続する特許文献１のような構造が提案されている。
また、半導体素子は、年々発熱量が増加する傾向にあり放熱性向上の要求も高まってきた。そこで高密度化、小型化、高放熱性化の要求に対して特許文献２のような構造が提案されている。特許文献２によると、リードフレームに張り合わされた金属板の片面に第一の半導体素子を設けインナリードとワイヤにより接続する。そして、金属板の一方にも第二の半導体素子を搭載し、その第二の半導体素子の回路形成面に配線テープを設けワイヤにより接続し、外部基板と配線テープの接続にバンプを設けている構造となっている。特許文献２の構造とすることにより、高密度化、高放熱化が図れることが記載されている。
特開平８−１９１１２９号公報 特開２００２−１２４６２３号公報
しかし、特許文献１の方法では、金属に比べて熱伝導率が低いモールド樹脂からの放熱とワイヤ、インナリード、アウタリードと伝わる熱伝導率は高いが放熱経路が狭い経路しかなく高発熱の半導体素子の搭載には不向きな構造であった。
また、特許文献２の方法では、金属板で熱を広げているが信号線であるインナリード、アウタリードからの放熱経路は狭く、且つ第二の半導体素子の回路形成面に金属に比べて熱伝導率の低い配線テープを介してバンプがあるために放熱性に限界があった。
本発明の目的は、上記した従来技術の欠点を解消し、半導体素子を搭載している放熱リードを外部基板に直接接続することにより、高放熱性な高密度の半導体装置を提供することにある。
本発明の半導体装置は、リードフレームの上下に接着層を介して第一半導体素子と第二半導体素子とを搭載し、前記第一半導体素子と第二半導体素子とをインターポーザと電気的に接続させ、インターポーザ上面をモールドした半導体装置であって、前記リードフレームには一つもしくは複数の孔を設け、前記第一半導体装置とインターポーザの接続にワイヤを用い、前記第二半導体装置とインターポーザの接続にバンプを用い、前記第一半導体装置とインターポーザの接続に用いるワイヤは、前記リードフレームに設けられた孔を通って接続されているものである。
本発明では複数の半導体素子を搭載した構造にすることにより高密度化、リードフレームを用いて直接外部基板に放熱することができるので高放熱化が図ることができる。
以下、本発明の実施の形態を説明する。
図１は本発明の第一の実施例の断面模式図である。リードフレーム１の上面には第一半導体素子２が回路形成面を上にして接着剤層（図示せず）を介して搭載され、リードフレーム１の下面には第二半導体素子３が回路形成面を下にして接着剤層（図示せず）を介して搭載されている。また、第一半導体素子２はワイヤ４を介してインターポーザ５と電気的に接続されており、第二半導体素子３はバンプ６を介してインターポーザ５と電気的に接続されている。さらに、インターポーザ５の上面はモールド樹脂7で保護されており、インターポーザ5の下面には外部基板(図示せず)との接続用に外部接続用バンプ８が設けられている。リードフレーム１は、第一半導体素子２と第二半導体素子３で発生する熱を外部基板に逃がすために外部基板と接着部材を介して接続しやすいように通常の半導体装置のアウタリードのように曲折した構造になっている。なお、バンプ６、外部接続用バンプ８の材料にははんだや導電性接着剤などを用いる。
図２は本発明の第一の実施例の平面模式図である。モールド樹脂７は内部構造を見やすくするために図示せず、その代わり封止するエリアを点線で表している。リードフレーム１には孔９が設けられており、ワイヤ４は孔９の中を通って第一半導体素子２とインターポーザ５を接続している。孔９は、大きくすると熱の逃げる経路が少なくなり放熱性が低下するためワイヤ９を通す必要最低限の大きさにすることが重要である。
図３は本発明の第一の実施例の外部基板に搭載された時の断面模式図である。リードフレーム１ははんだ１０を介して外部基板１１に接続されている。リードフレーム１が接続される外部基板１１の箇所には、基板内でさらに熱を拡散、放熱するために対策を採ることは言うまでもない。また、本発明ははんだによりリードフレーム１と外部基板１１とを接続する方法で説明したが、導電性接着剤を用いても良いことは言うまでもない。
上記のように構成することにより、２つの半導体素子を1つの半導体装置に内蔵することにより高密度化が図れ、また半導体素子の熱はリードフレームを用いて直接基板に放熱させることができるので放熱性の向上を図ることができる。さらに、孔を通してリードフレーム上下のモールド樹脂が密着するのでリードフレーム上下の樹脂間の密着性が向上し信頼性を向上させることができる。
図４は本発明の第二の実施例の断面模式図である。インターポーザ５には第二半導体素子３とほぼ同等な大きさで開口部１２があり、その開口部１２から第二半導体素子３の回路形成面が露出しており、外部接続用バンプ８はインターポーザ５の下面と第二半導体素子３の回路形成面上に接続されている構造になっている。
上記のように構成することにより、第二半導体素子の熱を外部基板に直接逃がすことができるので第一の実施例に比べて放熱性が向上することができる。
本発明の第一の実施例の半導体装置の断面模式図である。 本発明の第一の実施例の半導体装置の平面模式図である。 本発明の第一の実施例の外部基板に搭載されて時の半導体装置の断面模式図である。 本発明の第二の実施例の半導体装置の断面模式図である。
符号の説明
１…リードフレーム、２…第一半導体素子、３…第二半導体素子、４…ワイヤ、５…インターポーザ、６…一層目薄膜、９…孔、１２…開口部。

Claims (5)

  1. リードフレームの上下に接着層を介して第一半導体素子と第二半導体素子とを搭載し、前記第一半導体素子と第二半導体素子とをインターポーザと電気的に接続させ、インターポーザ上面をモールドした半導体装置において、
    前記第一半導体素子と第二半導体素子の電気信号をインターポーザ下面に設置された接続部材によって外部基板に電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第一半導体装置とインターポーザの接続にワイヤを用い、前記第二半導体装置とインターポーザの接続にバンプを用いたことを特徴とする半導体装置。
  3. 請求項１記載の半導体モジュールにおいて、
    前記リードフレームに一つもしくは複数の孔を有することを特徴とする半導体装置。
  4. 請求項２記載の半導体モジュールにおいて、
    前記第一半導体装置とインターポーザの接続に用いるワイヤは、前記リードフレームに設けられた孔を通って接続されていることを特徴とする半導体装置。
  5. 請求項１記載の半導体モジュールにおいて、
    インターポーザに第二半導体素子と同等な大きさの開口部を有し、外部基板と電気的に接続する接続部材をインターポーザ下面と第二半導体素子の回路形成面に設けたことを特徴とする半導体装置。
JP2006027849A 2006-02-06 2006-02-06 半導体装置 Pending JP2007208159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027849A JP2007208159A (ja) 2006-02-06 2006-02-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027849A JP2007208159A (ja) 2006-02-06 2006-02-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2007208159A true JP2007208159A (ja) 2007-08-16

Family

ID=38487334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027849A Pending JP2007208159A (ja) 2006-02-06 2006-02-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2007208159A (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009020037A1 (ja) 2007-08-09 2009-02-12 Nec Lighting, Ltd. 照明装置
JP2013535825A (ja) * 2010-07-19 2013-09-12 テッセラ，インコーポレイテッド エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
EP2650917A3 (en) * 2012-04-09 2016-10-12 Canon Kabushiki Kaisha Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires

Cited By (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
WO2009020037A1 (ja) 2007-08-09 2009-02-12 Nec Lighting, Ltd. 照明装置
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
JP2013535825A (ja) * 2010-07-19 2013-09-12 テッセラ，インコーポレイテッド エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
CN106129041B (zh) * 2010-07-19 2024-03-12 德塞拉股份有限公司 具有面阵单元连接体的可堆叠模塑微电子封装
CN106129041A (zh) * 2010-07-19 2016-11-16 德塞拉股份有限公司 具有面阵单元连接体的可堆叠模塑微电子封装
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
EP2650917A3 (en) * 2012-04-09 2016-10-12 Canon Kabushiki Kaisha Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Similar Documents

Publication Publication Date Title
JP2007208159A (ja) 半導体装置
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US6650006B2 (en) Semiconductor package with stacked chips
US9271388B2 (en) Interposer and package on package structure
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US20060249852A1 (en) Flip-chip semiconductor device
TWI446495B (zh) 封裝載板及其製作方法
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JP2008060172A (ja) 半導体装置
JP2012191002A (ja) 半導体装置
TWI495078B (zh) 連接基板及層疊封裝結構
JP2018117149A (ja) 表面実装可能な半導体デバイス
JP2007281201A (ja) 半導体装置
US8031484B2 (en) IC packages with internal heat dissipation structures
JP2000251463A (ja) メモリモジュール
JPH09199629A (ja) 半導体装置
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
US20130113001A1 (en) Led package module
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JPS63190363A (ja) パワ−パツケ−ジ
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2003273321A (ja) 半導体モジュール
CN112312678A (zh) 无封装芯片直埋印制电路板的结构和方法、芯片封装结构