JP2007188047A - 表示装置 - Google Patents

Abstract

【課題】開口率を下げることなく画素の狭ピッチ化を実現することが可能であり、これによりさらなる表示の高精細化を図ることが可能なアクティブマトリックス型の表示装置を提供する。
【解決手段】走査線４を覆う第１層間絶縁膜１１上に設けられた薄膜トランジスタＴｒおよび容量素子Ｃｓと、これらを覆う第２層間絶縁膜１５上に走査線４と交差する状態で設けられた信号線５と、これを覆う第３層間絶縁膜１６上に容量素子Ｃｓに接続された状態で設けられたコモン配線６と、これを覆う第４層間絶縁膜１７上に設けられた画素電極７とを備えた表示装置１において、コモン配線６と容量素子Ｃｓとは、第３層間絶縁膜１６と第２層間絶縁膜１５とを連続して貫通させた接続孔１６ａを介して接続されている。この接続孔１６ａは、開口幅に対する深さの比が１を超えることを特徴としている。
【選択図】図４

Description

本発明は、表示装置に関し、特には画素毎に駆動回路を設けてなるアクティブマトリックス型の表示装置に関する。

液晶表示装置をはじめとするフラットパネル型の表示装置においては、画素毎に薄膜トランジスタ（以下、ＴＦＴという）を有する駆動回路を備えたアクティブマトリックス型とすることにより高画質で応答速度の速い表示を可能としている。

図９（１）は、アクティブマトリックス型の表示装置における駆動パネル側の画素要部を一部切欠いた概断平面図であり、図９（２）は、概略平面図において各接続孔を通過する断面図である。これらの図に示すように、各画素部には、１方向に延設された走査線４、これを覆う第１層間絶縁膜１１、この上部に設けられた容量素子Ｃｓが設けられている。この容量素子Ｃｓは、下部電極１２ｃ，誘電体膜１３、および上部電極１４ｃからなり、走査線４上に重ねて設けられている。また、この容量素子Ｃｓを覆う第２層間絶縁膜１５上には、走査線４と交差する方向に延設された信号線５が配置されている。尚、各画素部は、この信号線５と先の走査線４との交差部に対応して設けられていることになる。

また、第２層間絶縁膜１５上の走査線４に重なる位置には、この信号線５に隣接して、容量素子Ｃｓの上部電極１４ｃに接続された中継電極２００、および他の中継用の配線５ｃが順に設けられている。このうち、中継電極２００は、第２層間絶縁膜１５に設けられた接続孔２０１を介して上部電極１４ｃに接続されている。また、中継電極２００は、信号線５および配線５ｃとは絶縁された状態で独立した島状に形成されている。そして、これらの信号線５、中継電極２００、および配線５ｃを覆う第３層間絶縁膜１６上には、コモン配線６が設けられている。コモン配線６は、第３層間絶縁膜１６に設けられた接続孔２０２を介して中継電極２００、および容量素子Ｃｓの上部電極１４ｃに接続されている。そして、駆動パネルの周縁部において対向側のパネルに設けられた電極と接続されており、これにより容量素子Ｃｓの上部電極１４ｃをコモン電位としている。以上のようなコモン配線６は、信号線５および走査線４上を覆うマトリックス状、または信号線５間において切断された縞状に配置されてなり、トランジスタへの光の入射を防ぐ遮光膜の役割を兼ねている。

一方、上述した構成の他に、容量素子Ｃｓの上部電極１４ｃとコモン配線６と接続に、中継電極２００を用いない構成も開示されている。つまり、図９（２）において図示した層間絶縁膜１６，１５を連続させて貫通する接続孔を介して容量素子Ｃｓの上部電極１４ｃとコモン配線６とを直接接続する構成である。この場合、接続孔のアスペクト比、即ち幅に対する深さの比率を１以下とすることにより、内部の配線をスパッタ法で形成する際にカバレッジが低下して不連続部分が発生することを防止する（下記特許文献１参照）。

特開２００５−２２２０１９号公報(特に第０１０４段落、図１４参照）

近年、上述したフラットパネル型の表示装置においては、さらなる表示の高精細化を目的として、１つの画素における開口率の向上と狭ピッチ化が求められている。

しかしながら、図９を用いて説明した構成においては、信号線５と配線５ｃとの間において、中継電極２００を完全に絶縁するために水平方向の配線間距離Ｌ１，Ｌ２が必要である。しかも、中継電極２００を形成するためのリソグラフィ工程における寸法や合わせずれのマージンを考慮して高歩留まりを確保するためには、これらの配線間距離Ｌ１，Ｌ２として少なくとも０．５μｍ以上が必要となる。

また、中継電極２００を挟んだ上下に設けられる接続孔２０１，２０２を形成するプロセスにおいても、それぞれのリソグラフィ工程における寸法、合わせずれ等のバラつきが存在する。このため、中継電極２００の幅としては、接続孔２０１，２０２の開口径の他に、リソグラフィ工程のマージンＬ３，Ｌ４を少なくとも０．１μｍ以上設ける必要がある。

そして、以上のような配線間距離Ｌ１，Ｌ２およびマージンＬ３，Ｌ４は、画素の狭ピッチ化を妨げる要因になっている。

また、特許文献１に示されたような中継電極２００を設けない構成の場合には、中継電極２００を省略した分だけ、マージンＬ３，Ｌ４を考慮する必要がなくなる。ところが、２層分の層間絶縁膜１５，１６を連続して貫通させる接続孔の開口幅に対する深さのアスペクト比を１以下としているため、層間絶縁膜１５,１６が薄膜化されない限りにおいては接続孔の開口幅が広くなり、結果として画素の狭ピッチ化を妨げる要因となってしまう。

そこで本発明は、開口率を下げることなく画素の狭ピッチ化を実現することが可能であり、これによりさらなる表示の高精細化を図ることが可能なアクティブマトリックス型の表示装置を提供することを目的とする。

このような目的を達成するための本発明の表示装置は、走査線を覆う第１層間絶縁膜上に設けられた薄膜トランジスタおよび容量素子と、これらを覆う第２層間絶縁膜上に前記走査線と交差する状態で設けられた信号線と、これを覆う第３層間絶縁膜上に前記容量素子に接続された状態で設けられたコモン配線と、これを覆う第４層間絶縁膜上に設けられた画素電極とを備えている。そして特に、コモン配線と容量素子とが、第３層間絶縁膜と第２層間絶縁膜とを連続して貫通させた接続孔を介して接続されており、この接続孔のアスペクト比、すなわち開口幅に対する深さの比が１を超えるように設定されていることを特徴としている。

このような構成の表示装置では、２層の層間絶縁膜間に中継電極を設けずに、これらの層間絶縁膜を連続して貫通させる接続孔によって、これらの層間絶縁膜を介して設けられたコモン配線と容量素子とを接続する構成となっている。これにより、中継電極を設けた場合と比較すると、中継電極に対して容量素子を接続するための接続孔の合わせマージンおよび中継電極に対してコモン配線を接続するための接続孔の合わせマージンが必要なくなる。しかも、２層の層間絶縁膜を貫通させた接続孔のアスペクト比（深さ／開口幅）が１を超えるように設定されていることから、この接続孔の貫通させる２層の層間絶縁膜の膜厚によらずに、接続孔の開口幅が狭く維持される。したがって、コモン配線と容量素子との接続に要する面積を縮小することができる。

以上説明したように本発明の表示装置によれば、したがって、コモン配線と容量素子との接続に要する面積を縮小することができるため、開口率を下げることなく画素の狭ピッチ化を実現することが可能であり、これによりさらなる表示の高精細化を図ることが可能になる。

以下、本発明の表示装置を、例えば電気光学物質として液晶物質を用いたアクティブマトリクス型の液晶表示装置に適用した場合の具体的な実施の形態につき、図面を用いて詳細に説明する。ただし、本発明は液晶表示装置への適用に限らず、例えば電気光学物質として有機ＥＬ（エレクトロ・ルミネッセンス）物質を用いた有機ＥＬ表示装置など、電気光学物質を用いて構成される表示装置全般に広く適用可能である。尚、図９を用いて説明した従来構成と同様の構成には同一の符号を付して説明を行う。

＜第１実施形態＞
図１は、本発明の表示装置の一例を示す全体部分の断面図である。本実施形態の液晶表示装置１は、第１基板３と、これに対向配置された第２基板１００との間に液晶層１０１を狭持してなる。

このうち第１基板３は、ガラス基板、合成石英などの光透過性の絶縁基板、半導体基板、またはシリコン基板を用いて構成され、その中央部が表示領域３ａに設定され、この表示領域３ａの液晶層１０１に向かう面上に画素回路を配列形成してなる駆動パネル側の基板として用いられる。一方、第２基板１００は、合成石英などの光透過性の絶縁基板を用いて構成され、液晶層１０１に向かう面上に対向電極を配置してなる、いわゆる対向基板として構成されている。そして、液晶層１０１は、第１基板３と第２基板１００の周縁部間に設けられた封止剤１０２によって、第１基板３と第２基板１００との間に充填封止されている。

図２には、このような表示装置１における、第１基板３側(駆動パネル側）の回路図を示す。この図に示すように、第１基板３の中央部に配置された表示領域３ａには、複数の走査線４と信号線５とが行列状に配置されており、さらに信号線５に沿ってコモン配線６が配置さえている。そして、走査線４と信号線５との各交差部には、画素駆動用の薄膜トランジスタＴｒが設けられ、さらに薄膜トランジスタＴｒに接続された容量素子Ｃｓおよび画素電極７が設けられている。

また、第１基板３における表示領域３ａの周囲には各走査線４が接続された垂直転送回路や、各信号線５が接続された水平転送回路などの周辺回路が配置されている。

次に、このような構成の第１基板３側における表示領域３ａのさらに詳しい構成を、図３の平面図、および図４の断面図に基づいて下層側から順に説明する。尚、図３は、走査線４と信号線５との交差部の１画素部分を拡大して一部を切り欠いた要部概略平面図であり、絶縁膜の図示を省略している。また図４は、図３のＡ−Ａ’間において各接続孔を適宜通過させた部分の断面図である。

これらの図に示すように、第１基板３上には、第１の方向に走査線４が配列して設けられており、これらの走査線４を覆う状態で第１層間絶縁膜１１が設けられている。

そして、第１層間絶縁膜１１上には走査線４上に重ねて半導体層１２がパターン形成され、この半導体層１２を覆う状態で酸化シリコン膜からなるゲート絶縁膜１３が設けられ、さらにこの上部にゲート電極１４が設けられて薄膜トランジスタＴｒが構成されている(断面図参照）。この薄膜トランジスタＴｒは、平面視的には走査線４上に重ねて配置される。そして、ゲート電極１４は、第１層間絶縁膜１１とゲート絶縁膜１３とに設けた接続孔１３ｔを介して走査線４に接続されている。

また、第１層間絶縁膜１１上における走査線４に重なる部分には、薄膜トランジスタＴｒを構成する半導体層１２の延長部分で構成された下部電極（画素電位電極）１２ｃと、ゲート電極１４と同一層で構成された上部電極（固定電位電極）１４ｃとの間に、ゲート絶縁膜１３の延長部を誘電体膜１３として狭持してなる容量素子Ｃｓも設けられている。尚、ゲート電極１４および上部電極１４ｃは、Ｐ(リン)などの不純物を含有することで導電性をもった多結晶シリコン膜からなり、公知のＣＶＤ法によって形成され、その膜厚は２００ｎｍ程度である。

さらに、第１基板３上には、これらの薄膜トランジスタＴｒおよび容量素子Ｃｓを覆う状態で、酸化シリコンなどからなる第２層間絶縁膜１５が設けられている。この第２層間絶縁膜１５と、この下層のゲート絶縁膜(誘電体膜）１３には、接続孔１５ｔ、１５ｃが設けられている。接続孔１５ｔは、薄膜トランジスタＴｒの半導体層１２に設けたソース／ドレインの一方に達するように設けられている。一方、接続孔１５ｃは、薄膜トランジスタＴｒの反対側において容量素子Ｃｓの下部電極１２ｃに達するように設けられている。尚、第２層間絶縁膜１５の膜厚は、上下層の配線間で発生する寄生容量等を抑制するため、酸化シリコンからなる場合には少なくとも３００ｎｍ、望ましくは５００〜８００ｎｍが良く、ここでは例えば５００ｎｍ程度であることとする。

そして、第２層間絶縁膜１５上には、この接続孔１５ｔを介して薄膜トランジスタＴｒにおけるソース／ドレイン(半導体層）１２に接続された信号線５が設けられている。このうち信号線５は、走査線４に垂直な方向に延設されている。そして、走査線４との間に薄膜トランジスタＴｒを挟持する状態で設けられている。

またこの第２層間絶縁膜１５上には、もう一方の接続孔１５ｃを介して容量素子Ｃｓの下部電極１２ｃに接続された下層中継電極５ｃが設けられている。この下層中継電極５ｃは、隣り合う信号線５−５間において走査線４の上部に重ねて配置され、信号線５とは絶縁された島状にパターン形成されている。

以上の信号線５および下層中継電極５ｃは、同一の材料層をパターニングしてなる。これらの信号線５および下層中継電極５ｃは、例えばアルミニウム(Ａｌ）、チタン（Ｔｉ）などの金属やその合金、さらにはタングステンシリサイド（ＷＳｉ）、チタンシリサイド（ＴｉＳｉ）などのシリサイド化合物を用いて単層または積層構造として構成される。積層構造の場合には、ＷＳｉ-ＡｌやＷＳｉ-Ａｌ-ＷＳｉ、Ｔｉ-Ａｌ、ＴｉＳｉ-Ａｌ、ＴｉＳｉ−Ａｌ−ＷＳｉ等の構成としても良い。

これらの信号線５および下層中継電極５ｃは、下層の配線や薄膜トランジスタＴｒに対する遮光膜としての役割も果たしている。また、特に下層中継電極５ｃは、この上部に設けられる接続孔の形成に際して充分なエッチング耐性が得られることが重要である。このため、信号線５および下層中継電極５ｃを構成する材料層は、その材質にもよるが、容量素子Ｃｓの上部電極１４ｃの膜厚と同じかそれ以上の膜厚であることとし、一例として５００ｎｍ程度に充分な膜厚で形成されていることとする。尚、これらの信号線５および下層中継電極５ｃの形成においては、スパッタリング法やＣＶＤ法などによって成膜した材料膜をパターニングすることによって形成する。また、これらの信号線５および下層中継電極５ｃと下層を接続する接続孔１５ｔ，１５ｃ内は、金属膜で埋め込まれたプラグが形成されていても良い。

またさらに、以上のように構成された信号線５および下層中継電極５ｃを覆う状態で、表面平坦な第３層間絶縁膜１６が設けられている。この第３層間絶縁膜１６は、２μｍ程度の膜厚の酸化シリコン膜を形成した後、この表面をＣＭＰ法などの平滑化処理を行うことにより得られる。

そして、この表面平坦な第３層間絶縁膜１６には、下層中継電極５ｃに達する接続孔１６ｃが設けられている。

また、第３層間絶縁膜１６および第２層間絶縁膜１５には、容量素子Ｃｓの上部電極１４ｃに達する接続孔１６ａが設けられている。この接続孔１６ａは、層間絶縁膜１６，１５を連続して貫通する形状で設けられている。そして特に、この接続孔１６ａは、水平方向の狭ピッチ化を目的として、走査線４の延設方向の開口幅Ｗ１が、信号線５の延設方向の開口幅Ｗ２よりも狭く構成され、開口幅Ｗ１は出来る限り小さく設定されていることとする。また、接続孔１６ａのアスペクト比、即ち小さい方の開口幅Ｗ１に対する深さｈの比率(アスペクト比ｈ／Ｗ１）が、１を超える値に設定されていることとする。これにより、次に行うコモン配線の形成における金属膜のスパッタリング工程で、接続孔１６ａの底部までカバレッジを良くすることができる。またこの接続孔１６ａは、薄膜トランジスタＴｒにできるだけ近接させて配置されることが好ましい。

このような接続孔１６ａの形成は、次のように行う。先ず、公知のリソグラフィ技術によって、第３層間絶縁膜１６上に接続孔パターンを備えたレジストパターンを形成する。その後、レジストパターンをマスクにしたドライエッチング等のエッチング処理によって、第３層間絶縁膜１６および第２層間絶縁膜１５に接続孔１６ａを形成する。このドライエッチングにおいては、先ず、オクタフルオロシクロブタン（Ｃ₄Ｆ₈）と酸素（Ｏ₂）の流量比が、Ｃ₄Ｆ₈：Ｏ₂＝１０：１から徐々にＣ₄Ｆ₈：Ｏ₂＝５：１程度になるように、Ｃ₄Ｆ₈の流量を多くする。エッチング処理を開始してから１０秒程度経過したら、Ｃ₄Ｆ₈の流量を下げていき、Ｃ₄Ｆ₈：Ｏ₂＝４：１から徐々にＣ₄Ｆ₈：Ｏ₂＝２：１程度になるように調節する。このとき、さらに温度調整をしながらエッチングすることにより、基板面内において均一な形状の接続孔１６ａを得ることができる。そして、接続孔１６ａ形成後に、レジストパターンを除去する。

尚、この工程においては、下層中継電極５ｃに達するもう一方の接続孔１６ｃを同一工程で形成しても良い。さらに、ここでの図示を省略した周辺の駆動回路が、信号線５と同一層を用いて構成されており、この層に達する接続孔が第３層間絶縁膜１６に設けられる場合、この接続孔も、接続孔１６ａ，１６ｃと同一工程で形成して良い。

この場合、周辺の駆動回路に接続される接続孔が、接続孔１６ａ，１６ｃと同じ深さであってもこれらよりも浅くてもどちらでも良い。尚、下地となる第３層間絶縁膜１６をＣＭＰによって平坦化する場合、下地形状の疎密に依存する研磨量のばらつきにより、周辺の駆動回部分でＣＭＰ研磨量が小さくなり、第３層間絶縁膜１６の膜厚が大きく保たれる傾向にある。また、周辺の駆動回路に接続される接続孔が、接続孔１６ａ，１６ｃよりも浅い場合、これらの接続孔を全て同一工程で形成する場合には、より浅い接続孔の底面に露出させる導電性材料層を充分に厚膜で形成することにより、接続孔を形成する際のエッチング工程で、接続孔の底部に露出された導電性材料層が貫通されることを防止することが重要である。

そして、この第３層間絶縁膜１６上には、接続孔１６ａを介して容量素子Ｃｓの上部電極１４ｃに接続されたコモン配線６が設けられている。また、接続孔１６ｃを介して下層中継電極５ｃと接続された上層中継電極６ｃが設けられている。

このうちコモン配線６は、走査線４上および信号線５上を覆うマトリックス状に配置され、例えば隣り合う信号線５−５間において少なくともその一部が分断されていることとする。これにより、コモン配線６は信号線５と平行に配線された状態となっている。そして、駆動パネルの周縁部において対向側のパネルに設けられた電極と接続されて、これにより容量素子Ｃｓの上部電極１４ｃをコモン電位としている。また、このコモン配線６は、薄膜トランジスタＴｒへの入射を遮蔽する遮光膜としての役割も備えている。

また、上層中継電極６ｃは、コモン配線６−６間において走査線４上に重なる位置に設けられている。この上層中継電極６ｃは、コモン配線６とは電気的に絶縁された島状にパターン形成され、コモン配線６と同様に遮光膜としての役割も備えている。

そして、以上のコモン配線６と上層中継電極６ｃとで覆われていない部分が、各画素における開口部となる。

このようなコモン配線６と上層中継電極６ｃとは、同一の材料層をパターニングしてなり、例えば信号線５と同様に、例えばアルミニウム(Ａｌ）、チタン（Ｔｉ）などの金属やその合金、さらにはタングステンシリサイド（ＷＳｉ）、チタンシリサイド（ＴｉＳｉ）などのシリサイド化合物、さらにはこれらの積層膜を用いて構成される。尚、コモン配線６および上層中継電極６ｃは、信号線５および下層中継電極５ｃと同様の材質であっても異なる材質であってもどちらでも良い。

ここで、コモン配線６と上層中継電極６ｃを構成する材料層は、スパッタリング法やＣＶＤ法、さらにはその他の方法によって成膜される。しかしながら、第３層間絶縁膜１６と第２層間絶縁膜１５とを貫通させて設けた接続孔１６ａは、第３層間絶縁膜１６の膜厚と第２層間絶縁膜１５の膜厚とを合計した１２００ｎｍ程度の深さｈを有しており、また接続孔１６ａはそのアスペクト比Ｗ２／ｈが１を超える大きな値で形成されている。このため、この接続孔１６ａの底部においては、通常のスパッタリング法やＣＶＤ法で成膜した材料層の被覆性が十分ではない。

そこで、例えば通常よりも厚めに材料層を成膜し、例えばアルミニウム（Ａｌ）であれば膜厚１００ｎｍ以上、好ましくは２００〜６００ｎｍの膜厚で成膜することとする。また接続孔１６ａおよび接続孔１６ｃ内を材料層で完全に埋め込んでプラグを形成しても良い。これにより、薄膜トランジスタＴｒに近接させて配置した接続孔１６ａ内の材料層によって、薄膜トランジスタＴｒを遮光する効果もある。同様に、接続孔１６ｃ内を埋め込む材料層によって、下層に配置された配線を遮光する効果もある。

そして、これらのコモン配線６および上層中継電極６ｃ上には、これらを覆う第４層間絶縁膜１７が設けられている。この第４層間絶縁膜１７は、例えば酸化シリコンからなる。また、この第４層間絶縁膜１７は、高アスペクト比で形成された接続孔１６ａ内にボイドを発生させることなく成膜されるように、平面上における成膜膜厚(α）に対する、接続孔１６ａの底部における成膜膜厚（β）が、β／α＝０．７以上となるように条件設定したＣＶＤ法によってカバレッジ性良好に成膜されていることとする。

さらに、この第４層間絶縁膜１７上には、ＩＴＯなどの透明導電性材料からなる画素電極７が、各画素の開口部を覆う形状にパターン形成されている。これらの画素電極７は、第４層間絶縁膜１７に形成された接続孔１７ｃを介して上層中継電極６ｃに接続され、これを介して容量素子Ｃｓの下部電極１２ｃに接続されている。そしてここでの図示は省略したが、この画素電極７を覆う状態で、配向膜が設けられている。

一方、図１に示した第２基板１００側は、その液晶層１０１に向かう面に、コモン電位に接続された対向電極が設けられ、さらに対向電極を覆う状態で配向膜が設けられている。

以上説明した表示装置１によれば、図３，４を用いて説明したように、２層の層間絶縁膜１６，１５を連続して貫通させた接続孔１６ａによって、容量素子Ｃｓとコモン配線６とを接続する構成としている。つまり、２層の層間絶縁膜１６−１７間には、中継電極を設けていない。これにより、図９を用いて説明した従来構成のように、容量素子Ｃｓとコモン配線６とを接続するための中継電極２００を、層間絶縁膜１６−１７間の信号線５と同一層に設けた場合と比較すると、中継電極２００に対して容量素子Ｃｓを接続するための接続孔の合わせマージンおよび中継電極に対してコモン配線６を接続するための接続孔の合わせマージン（Ｌ３＋Ｌ４）が必要なくなる。

しかも表示装置１の構成では、２層の層間絶縁膜１６，１７を貫通させた接続孔１６ａのアスペクト比（深さｈ／開口幅Ｗ２）が１を超えるように設定されている。このことから、この接続孔１６ａを貫通させる２層の層間絶縁膜１６，１７の膜厚によらすに、接続孔１６ａの開口幅Ｗ２が狭く維持される。

以上のことから、上述した実施形態の表示装置１においては、コモン配線６と容量素子Ｃｓとの接続に要する面積を縮小することができる。これにより、画素の開口率を下げることなく、信号線５−下層中継電極５ｃ間の間隔を狭めて画素の狭ピッチ化を実現することが可能になる。また特に、接続孔１６ａの開口形状を、走査線４の延設方向の開口幅Ｗ１が信号線５の延設方向の開口幅Ｗ２よりも狭く、かつ開口幅Ｗ１を出来る限り小さく設定していることにより、走査線４方向における画素の狭ピッチ化をさらに促進させることを可能にしている。そしてこのように、画素の開口率を下げることのない狭ピッチ化の実現により、さらなる表示の高精細化を図ることが可能になる。

また、実施形態の表示装置１においては、接続孔１６ａを薄膜トランジスタＴｒに近接させて配置することにより、この接続孔１６ａ内の材料層によって薄膜トランジスタＴｒを遮光する効果が得られるようにしている。このような構成において、さらに接続孔１６ａの開口形状を、走査線４の延設方向の開口幅Ｗ１が信号線５の延設方向の開口幅Ｗ２よりも狭くなるように、つまり信号線５の延設方向に長い矩形形状としている。これにより薄膜トランジスタＴｒに対する遮光面積を広げることができる。そして、接続孔１６ａのアスペクト比が１を超える値に設定し、この接続孔１６ａ内の材料層を、通常よりも厚膜としたことにより、さらに遮光効果の向上を図ることが可能になる。

ここで図５には、各サンプル基板（１）〜（５）について測定した、照射光量［ｌｍ］と薄膜トランジスタＴｒのフリッカー［ｄＢ］との関係を示す。尚、サンプル基板（１）は、図９に示した従来構成と同様の中継電極２００を設けた構成である。またサンプル基板（２）〜（５）は、本実施形態の構成において、接続孔１６の開口形状（Ｗ２／Ｗ１）と接続孔１６ａ内の材料層の膜厚を変化させた構成である。

図５に示すように、２層の層間絶縁膜を貫通する接続孔１６ａ内に材料層を設ける本実施形態のサンプル基板（２）〜（５）は、いずれも従来構成のサンプル基板（１）よりも高画質の表示が得られ、特にフリッカーを抑える効果が高かった。これにより、本実施形態の構成とすることで、薄膜トランジスタＴｒに対する遮光性能が高められることが確認された。また、接続孔１６ａの開口形状（Ｗ２／Ｗ１）が信号線５の延設方向により長いサンプル基板（２）（４）の方が、これよりも短いサンプル基板（３）（５）よりも、フリッカーを抑える効果が高かった。これにより、接続孔１６ａの開口形状（Ｗ２／Ｗ１）を信号線５に沿って細長くすることで遮光性能が高められることが確認された。さらに、接続孔１６ａの開口形状（Ｗ２／Ｗ１）が同じであれば、材料膜である配線を厚膜化したサンプル基板（４）（５）ほど、フリッカーを抑える効果が高かった。これにより、接続孔１６ａ内の材料層を厚膜化することで遮光性能が高められることが確認された。

また先の図４を参照し、上述した実施形態においては、第２層間絶縁膜１５上の信号線５および下層中継電極５ｃを構成する材料層が、充分な膜厚で形成されていることとした。これにより、接続孔１６ａと接続孔１６ｃとを同一工程で形成する場合に、比較的浅い接続孔１６ｃ形成のためのエッチングが下層中継電極５ｃに達した後でも、下層中継電極５ｃを貫通させることなく、これよりも深い接続孔１６ａを形成するためのエッチングを充分に進めることが可能になる。

具体的には、第２層間絶縁膜１５および第３層間絶縁膜１６が共に酸化シリコンからなり、下層中継電極５ｃが金属材料からなる場合、そのエッチング比は、酸化シリコン：金属材料＝１５：１〜２０：１程度である。このため、高アスペクト比の接続孔１６ａの形成が完了するまでに、先に形成された接続孔１６ｃが下層中継電極５ｃを貫通しないようにするために充分な膜厚でなければならない。例えば、コンタクトａの深さが１５００nm、コンタクトｃの深さが５００nmの場合、コンタクトａの開口が完了するまでに、通常、コンタクトｃ部の配線Ｐは７０〜１００nm程度エッチングされる。さらに、コンタクトａの開口において、ウェハ面内での抵抗値のバラつきやコンタクトの接触不良を起こさないようにするために、電極Ｍを数十％オーバーエッチングする。このとき、電極Ｍと配線Ｐのエッチング比は同程度であるため、配線Ｐは電極Ｍのオーバーエッチングと同じ程度掘削される。以上の方法において、コンタクトａの開口が完了した時点で、配線Ｐがエッチングされた深さは全部で１００〜２００nmになる。

したがって、上で述べた方法によってこれらのコンタクトを同じエッチング工程で形成する際、ロット間やウェハ面内バラつきを考慮し配線Ｐの膜厚は少なくとも電極Ｍの膜厚と同じか、もしくはそれ以上にする必要がある。

そして、以上のように異なる２つの接続孔１６ａ，１６ｃを同一工程で同時に開口することにより製造工程数を削減し、高価なレチクルを減らすことができ製造コストを削減することが可能となる。

＜第２実施形態＞
図６は、本発明の第２実施形態を説明する断面図である。尚、第１実施形態において用いた図４に示す構成要素と同様の構成要素には同一の符号を付し、重複する説明は省略する。

この図に示す第２実施形態の表示装置と先の第１実施形態の表示装置とが異なるところは、画素電極７と容量素子Ｃｓの下部電極１２ｃとが、コモン配線６と同一層で構成された中継電極６ｃ’のみを介して接続されているところにある。この中継電極６ｃ’は、表面平坦な第３層間絶縁膜１６上に設けられている。そして、第３層間絶縁膜１６、第２層間絶縁膜１５、およびゲート絶縁膜１３に形成された接続孔１６ｃ’を介して容量素子Ｃｓの下部電極１２ｃに接続されている。

このような構成の表示装置では、コモン配線６と容量素子Ｃｓとを接続する接続孔１６ａよりも、中継電極６ｃ’と容量素子Ｃｓとを接続する接続孔１６ｃ’の方が、深く形成されることになる。このような接続孔１６ｃ’の形成は、接続孔１６ａと同一の１工程で行うことが好ましい。しかしながら、接続孔１６ｃ’は高アスペクト比であるため、２回以上の工程に分けて形成しても良い。また、このような深い接続孔１６ｃ'内にプラグを形成し、このプラグによって中継電極６ｃ’と容量素子Ｃｓとを接続する構成とすることで、中継電極６ｃ’と容量素子Ｃｓとの間の断線を防止することができる。

このような構成の表示装置に対しても本発明は適用可能であり、コモン配線６と容量素子Ｃｓとが、これらの間に配置された複数層の層間絶縁膜１５，１６を連続して貫通させた接続孔１６ａを介して直接接続されており、開口幅に対する深さの比が１を超える構成であるため、第１実施形態と同様の効果を得ることができる。

また特に本第２実施形態では、画素電極７と容量素子Ｃｓの下部電極１２ｃとを、コモン配線６と同一層で構成された中継電極６ｃ’のみを介して接続した構成であるため、信号線５と同一層における中継電極が削減され、この層においての配線の自由度が向上してさらなる狭ピッチ化と高開口率化とを図ることが可能になる。

＜第３実施形態＞
図７は、本発明の第３実施形態を説明する断面図である。尚、第１実施形態において用いた図４に示す構成要素と同様の構成要素には同一の符号を付し、重複する説明は省略する。

この図に示す第３実施形態の表示装置と先の第１実施形態の表示装置とが異なるところは、容量素子Ｃｓ’が設けられている層にある。すなわち、容量素子Ｃｓ’は、薄膜トランジスタＴｒを覆う第２層間絶縁膜１５の中間部分に、薄膜トランジスタＴｒとは異なる層構成として設けられているのである。

ここでは、例えば第２層間絶縁膜１５が下層絶縁膜１５-1と上層絶縁膜１５-2との２層構造で構成され、これらの層間に容量素子Ｃｓ’が配置されている。この容量素子Ｃｓ’は、下部電極（画素電位電極）３１と上部電極（固定電位電極）３２との間に、ここでの図示を省略した誘電体膜を狭持してなる。そして、下部電極３１が、第２層間絶縁膜１５の下層絶縁膜１５-1とゲート絶縁膜３１とに設けた接続孔３１ｃを介して、薄膜トランジスタＴｒを構成する半導体層１２に接続されている。尚、誘電体膜は、酸化シリコン膜または窒化シリコン膜からなる。

また、以上のような積層構造の第２層間絶縁膜１５上に、信号線５および下層中継電極５ｃが設けられていること、およびこれらのさらに上層の構成は、第1実施形態と同様である。ただし、コモン配線６は、第３層間絶縁膜１６および第２層間絶縁膜１５の上層絶縁膜１５-2に設けられた接続孔１６ａ’を介して容量素子Ｃｓ’の上部電極３２に接続されていることになる。そして、この接続孔１６ａ’の構成は、第１実施形態と同様であり、上層中継電極６ｃと下層中継電極５ｃとを接続する接続孔１６ｃと同一工程で形成下物であって良い。

このような構成の表示装置に対しても本発明は適用可能であり、コモン配線６と容量素子Ｃｓ’とが、これらの間に配置された複数層の層間絶縁膜１５，１６を連続して貫通させた接続孔１６ａ’を介して直接接続されており、開口幅に対する深さの比が１を超える構成であるため、第１実施形態と同様の効果を得ることができる。

＜第４実施形態＞
図８は、本発明の第４実施形態を説明する断面図である。尚、第３実施形態において用いた図７に示す構成要素と同様の構成要素には同一の符号を付し、重複する説明は省略する。

この図に示す第４実施形態の表示装置と先の第３実施形態の表示装置とが異なるところは、画素電極７と容量素子Ｃｓ’の下部電極３１ｃに接続された半導体層１２とが、コモン配線６と同一層で構成された中継電極６ｃ’のみによって接続されているところにある。この中継電極６ｃ’は、表面平坦な第３層間絶縁膜１６上に設けられている。そして、第３層間絶縁膜１６、第２層間絶縁膜１５、およびゲート絶縁膜１３に形成された接続孔１６ｃ’を介して、容量素子Ｃｓ’の下部電極３１に接続された半導体層１２に接続されている。

このような構成の表示装置では、コモン配線６と容量素子Ｃｓ’とを接続する接続孔１６ａよりも、中継電極６ｃ’と容量素子Ｃｓ’とを接続する接続孔１６ｃ’の方が、深く形成される。このような接続孔１６ｃ’の形成は、接続孔１６ａと同一の１工程で行うことが好ましい。しかしながら、接続孔１６ｃ’は高アスペクト比であるため、２回以上の工程に分けて形成しても良い。また、このような深い接続孔１６ｃ'内にプラグを形成し、このプラグによって中継電極６ｃ’と容量素子Ｃｓとを接続する構成とすることで、中継電極６ｃ’と容量素子Ｃｓとの間の断線を防止することができる。

このような構成の表示装置に対しても本発明は適用可能であり、コモン配線６と容量素子Ｃｓ’とが、これらの間に配置された複数層の層間絶縁膜１５，１６を連続して貫通させた接続孔１６ａを介して直接接続されており、開口幅に対する深さの比が１を超える構成であるため、第１実施形態と同様の効果を得ることができる。

また特に本第４実施形態では、画素電極７と容量素子Ｃｓ’に接続された半導体層１２とを、コモン配線６と同一層で構成された中継電極６ｃ’のみを介して接続した構成であるため、信号線５と同一層における中継電極が削減され、この層においての配線の自由度が向上してさらなる狭ピッチ化と高開口率化とを図ることが可能になる。

本発明の表示装置の一例を示す全体部分の断面図である。 実施形態の表示装置における第１基板側(駆動パネル側）の回路図である。 実施形態の表示装置の表示領域における１画素部分を拡大した概略平面図である。 図３において下層の各接続部を適宜通過するＡ−Ａ’断面図である。 サンプル基板において測定した照射光量［ｌｍ］と薄膜トランジスタＴｒのフリッカー［ｄＢ］との関係を示すグラフである。 第２実施形態を説明する断面図である。 第３実施形態を説明する断面図である。 第４実施形態を説明する断面図である。 従来のアクティブマトリックス型の表示装置における駆動パネル側の構成を説明する図である。

符号の説明

１…表示装置、４…走査線、５…信号線、５ｃ…下層中継電極、６…コモン配線、７…画素電極、１１…第１層間絶縁膜、１５…第２層間絶縁膜、１５-1…下層絶縁膜、１５-2…上層絶縁膜、１６…第３層間絶縁膜、１６ａ，１６ａ’…接続孔、１７…第４層間絶縁膜、Ｃｓ，Ｃｓ’…容量素子、ｈ…深さ、Ｔｒ…薄膜トランジスタ、Ｗ１，Ｗ２…開口幅

Claims (8)

1. 走査線を覆う状態で積層された複数の層間絶縁膜間または層間絶縁膜上に、当該走査線に交差する状態で配線された信号線、前記走査線と信号線とに接続された薄膜トランジスタ、および当該薄膜トランジスタに接続された容量素子が設けられ、
   これら信号線、薄膜トランジスタ、および容量素子の上方に、さらに上層の層間絶縁膜を介してコモン配線および画素電極が設けられた表示装置において、
   前記コモン配線と前記容量素子とは、これらの間に配置された複数層の層間絶縁膜を連続して貫通させた接続孔を介して直接接続され、
   前記接続孔は、開口幅に対する深さの比が１を超える
   ことを特徴とする表示装置。
2. 請求項１記載の表示装置において、
   前記接続孔は、前記走査線上に重ねて配置されると共に、前記信号線に沿った開口幅が前記走査線に沿った開口幅よりも大きい
   ことを特徴とする表示装置。
3. 請求項２記載の表示装置において、
   前記接続孔は、前記走査線に沿った開口幅に対する深さの比が１を超える
   ことを特徴とする表示装置。
4. 請求項２記載の表示装置において、
   前記薄膜トランジスタは前記走査線と信号線との交差部に重ねて配置され、
   前記接続孔は、前記薄膜トランジスタに隣接して配置される
   ことを特徴とする表示装置。
5. 請求項１記載の表示装置において、
   前記信号線と同一層で当該信号線との間に前記接続孔を挟む位置に、前記容量素子と前記画素電極とを接続するための中継用電極が設けられている
   ことを特徴とする表示装置。
6. 請求項５記載の表示装置において、
   前記コモン配線と同一層に、前記容量素子と前記画素電極とを接続するための第２の中継用電極が設けられており、
   前記第２の中継用電極とこれよりも下層の前記中継用電極とを接続するための接続孔と、前記コモン配線と前記容量素子とを接続するための前記接続孔とが、同一工程で形成されている
   ことを特徴とする表示装置。
7. 請求項１記載の表示装置において、
   前記コモン配線と同一層に、前記容量素子と前記画素電極とを接続するための中継用電極が設けられており、
   前記中継用電極と前記容量素子とを接続するための接続孔と、前記コモン配線と前記容量素子とを接続するための接続孔とが、同一工程で形成されている
   ことを特徴とする表示装置。
8. 請求項１記載の表示装置において、
   前記コモン配線と前記容量素子とを接続するための接続孔と、これ以外の前記接続孔とが、同一工程で形成されている
   ことを特徴とする表示装置。

Images